JPH11103073A - Anode formation method of silicon substrate and manufacture of acceleration sensor using the same - Google Patents
Anode formation method of silicon substrate and manufacture of acceleration sensor using the sameInfo
- Publication number
- JPH11103073A JPH11103073A JP9264399A JP26439997A JPH11103073A JP H11103073 A JPH11103073 A JP H11103073A JP 9264399 A JP9264399 A JP 9264399A JP 26439997 A JP26439997 A JP 26439997A JP H11103073 A JPH11103073 A JP H11103073A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- type
- silicon substrate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、シリコン基板の陽
極化成方法及びそれを利用した加速度センサの製造方法
に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a method of anodizing a silicon substrate and a method of manufacturing an acceleration sensor using the method.
【０００２】[0002]
【従来の技術】近年、自動車におけるＡＢＳ（アンチロ
ックブレーキシステム）、エアバッグシステム、サスペ
ンションコントロールシステム等に加速度センサが利用
されている。このような加速度センサの一種としては、
シリコン基板の表面側にマス部が変位可能に形成され、
そのマス部の上面に歪みゲージが形成された表面型の加
速度センサが知られている。特に最近では、マス部を形
成する方法として陽極化成技術が利用されている。ここ
で、陽極化成を使用した従来の表面型の加速度センサ３
１の製造手順の一例を、図６，図７に基づき簡単に説明
する。2. Description of the Related Art In recent years, acceleration sensors have been used in ABSs (anti-lock brake systems), airbag systems, suspension control systems, and the like in automobiles. As one kind of such an acceleration sensor,
A mass portion is formed on the surface side of the silicon substrate so as to be displaceable,
A surface type acceleration sensor in which a strain gauge is formed on the upper surface of the mass portion is known. In particular, recently, anodizing technology has been used as a method for forming a mass portion. Here, a conventional surface type acceleration sensor 3 using anodization
An example of the manufacturing procedure 1 will be briefly described with reference to FIGS.
【０００３】図６には、陽極化成に供されるｐ型単結晶
シリコン基板３２が示されている。ｐ型単結晶シリコン
基板３２の表面側における所定領域には、ｐ+ シリコン
埋込層３３が形成されている。ｐ型単結晶シリコン基板
３２上には、ｎ型シリコンからなる第１のエピタキシャ
ル成長層３４が全体的に積層されている。第１のエピタ
キシャル成長層３４の所定領域には、ｐ+ シリコン拡散
層３５が埋め込まれるようにして形成されている。第１
のエピタキシャル成長層３４上には、ｎ型シリコンから
なる第２のエピタキシャル成長層３６が全体的に積層さ
れている。第２のエピタキシャル成長層３６の所定領域
には、ｐ+ シリコン拡散層３７が形成されている。第２
のエピタキシャル成長層３６上には、酸化膜３８、配線
パターン３９、パッシベーション膜４０及び金属保護膜
４１が形成されている。図示しない歪みゲージも、第２
のエピタキシャル成長層３６内に既に形成されている。
なお、ｐ+ シリコン拡散層３７は外部に露出されてい
る。ｐ型単結晶シリコン基板３２の裏面側には全体的に
酸化膜４２が形成されている。酸化膜４２上には電極層
４３が形成されていて、その電極層４３とｐ型単結晶シ
リコン基板３２とは接続用開口部４４を介して電気的に
接続されている。FIG. 6 shows a p-type single crystal silicon substrate 32 to be subjected to anodization. In a predetermined region on the surface side of p-type single crystal silicon substrate 32, ap + silicon buried layer 33 is formed. On the p-type single crystal silicon substrate 32, a first epitaxial growth layer made of n-type silicon is entirely laminated. In a predetermined region of the first epitaxial growth layer 34, ap + silicon diffusion layer 35 is formed so as to be embedded. First
A second epitaxial growth layer 36 made of n-type silicon is entirely laminated on the epitaxial growth layer 34 of FIG. In a predetermined region of the second epitaxial growth layer 36, ap + silicon diffusion layer 37 is formed. Second
An oxide film 38, a wiring pattern 39, a passivation film 40, and a metal protection film 41 are formed on the epitaxial growth layer 36 of FIG. The strain gauge (not shown)
Has already been formed in the epitaxial growth layer 36.
The p + silicon diffusion layer 37 is exposed to the outside. An oxide film 42 is formed entirely on the back surface of the p-type single crystal silicon substrate 32. An electrode layer 43 is formed on oxide film 42, and electrode layer 43 is electrically connected to p-type single-crystal silicon substrate 32 through connection opening 44.
【０００４】陽極化成においては、直流電源４５の陽極
側に前記電極層４３を接続するとともに、陰極側に図示
しない対向電極を接続する。この状態でｐ型単結晶シリ
コン基板３２及び対向電極をふっ酸溶液中に浸漬する。
すると、基板裏面側から表面側に向かう方向に直流電流
が流れ、それと反対方向にポーラス化が選択的に進行す
るようなっている（図７参照）。同図においてＩは電流
の流れを示している。そして、このような陽極化成を経
ると、主としてｐ+ シリコン埋込層３３、ｐ+シリコン
拡散層３５及びｐ+ シリコン拡散層３７の部分が多孔質
シリコン層に改質される。[0004] In the anodization, the electrode layer 43 is connected to the anode side of the DC power supply 45, and a counter electrode (not shown) is connected to the cathode side. In this state, the p-type single crystal silicon substrate 32 and the counter electrode are immersed in a hydrofluoric acid solution.
Then, a direct current flows in the direction from the back surface side to the front surface side of the substrate, and the formation of the porous material proceeds selectively in the opposite direction (see FIG. 7). In the figure, I indicates a current flow. After such anodization, the portions of the p + silicon buried layer 33, the p + silicon diffusion layer 35, and the p + silicon diffusion layer 37 are mainly reformed into the porous silicon layer.
【０００５】この後、多孔質シリコン層をアルカリでエ
ッチングすることにより、多孔質シリコン層がある部分
を選択的に溶解除去して空洞化する。その結果、エピタ
キシャル成長層３４，３６の一部にあった非改質部分が
マス部４７となり、図７のような加速度センサ３１を得
ることができる。また、上記の陽極化成方法ではエピタ
キシャル成長層を二層構造としているため、一層構造と
した場合に比べて肉厚なマス部４７（最大で約４０μ
ｍ）が確保されている。[0005] Thereafter, the porous silicon layer is etched with an alkali to selectively dissolve and remove the portion where the porous silicon layer is present to form a cavity. As a result, the non-modified portion existing in a part of the epitaxial growth layers 34 and 36 becomes the mass portion 47, and the acceleration sensor 31 as shown in FIG. 7 can be obtained. Further, in the above-described anodization method, since the epitaxial growth layer has a two-layer structure, the mass portion 47 (maximum of about 40 μm) is thicker than a single-layer structure.
m) is secured.
【０００６】[0006]
【発明が解決しようとする課題】ところで、加速度セン
サ３１に対しては近年高感度化の要求が強く、このよう
な要求を満たすためにはマス部４７を大きくしてその重
量を増やせばよいことは明白である。ただし、加速度セ
ンサ３１には高感度化のみならず小型化の要求もあるの
で、実際上は面方向への拡大は許容されず、厚さ方向へ
の拡大（即ち肉厚化）のみが許容されうるものとなる。
ゆえに、エピタキシャル成長の実施回数を２回よりも多
くすれば、陽極化成による非改質部分をより肉厚にする
ことができ、ひいてはマス部４７を肉厚にすることがで
きると単純に考えられる。In recent years, there has been a strong demand for higher sensitivity of the acceleration sensor 31, and in order to satisfy such a demand, it is necessary to increase the mass of the mass portion 47 to increase its weight. Is obvious. However, since the acceleration sensor 31 is required not only to have high sensitivity but also to be downsized, it is not actually allowed to expand in the plane direction, but only to expand in the thickness direction (that is, to increase the thickness). It will be.
Therefore, when the number of times of the epitaxial growth is increased more than two times, it is simply considered that the thickness of the non-modified portion by the anodization can be increased and the thickness of the mass portion 47 can be increased.
【０００７】しかしながら、エピタキシャル成長の実施
回数が３回以上になると、その分だけ熱処理が増えるこ
とから、不純物の打込みにおける深さ制御が困難になる
等の問題が生じる。また、エピタキシャル成長層の一層
分の厚さは、一般的には１０μｍ〜２０μｍに過ぎな
い。このため、３回以上エピタキシャル成長を実施した
としても、肉厚化にはおのずと限界があり、その反面で
処理に時間やコストがかかる等のマイナスの要素のほう
が大きくなる。However, when the number of times of epitaxial growth is three or more, the number of heat treatments is increased by that amount, which causes problems such as difficulty in controlling the depth in implanting impurities. Further, the thickness of one layer of the epitaxial growth layer is generally only 10 μm to 20 μm. For this reason, even if the epitaxial growth is performed three or more times, there is naturally a limit to the increase in the wall thickness, but on the other hand, the negative factors such as the time and cost required for the treatment become larger.
【０００８】本発明は上記の課題に鑑みてなされたもの
であり、その目的は、エピタキシャル成長を３回以上実
施することなく、非改質部分に充分な肉厚を確保するこ
とができるシリコン基板の陽極化成方法を提供すること
にある。The present invention has been made in view of the above problems, and an object of the present invention is to provide a silicon substrate which can secure a sufficient thickness in a non-modified portion without performing epitaxial growth three times or more. An object of the present invention is to provide an anodization method.
【０００９】本発明の別の目的は、小型かつ高感度であ
る表面型の加速度センサを確実に得ることができる製造
方法を提供することにある。Another object of the present invention is to provide a manufacturing method capable of reliably obtaining a small and highly sensitive surface type acceleration sensor.
【００１０】[0010]
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、ｐ型単結晶シリコン
基板の表面側に積層されたｎ型シリコンからなる二層構
造のエピタキシャル成長層の所定領域に、ｐ型不純物を
高濃度で含むシリコン拡散層を形成し、ふっ酸溶液中で
直流電源の陽極側に前記ｐ型単結晶シリコン基板を接続
することにより、その裏面側から表面側に向かう方向に
直流電流を流してそれと反対方向にポーラス化を選択的
に進行させる陽極化成方法において、前記ｐ型単結晶シ
リコン基板と前記二層構造のエピタキシャル成長層との
界面において少なくとも前記シリコン拡散層により側面
側から包囲される領域にｎ型シリコン埋込層を形成する
とともに、前記ｐ型単結晶シリコン基板において前記シ
リコン拡散層に対応する位置に前記ｎ型シリコン埋込層
の非形成領域を設けておくことにより、前記ｎ型シリコ
ン埋込層及びその上にある前記二層構造のエピタキシャ
ル成長層の一部をポーラス化することなく、それらを側
面側及び下面側から包囲する部分をポーラス化すること
を特徴とするシリコン基板の陽極化成方法をその要旨と
する。In order to solve the above-mentioned problems, according to the first aspect of the present invention, a two-layer epitaxial growth of n-type silicon laminated on the surface side of a p-type single crystal silicon substrate is provided. A silicon diffusion layer containing a p-type impurity at a high concentration is formed in a predetermined region of the layer, and the p-type single-crystal silicon substrate is connected to the anode side of a DC power supply in a hydrofluoric acid solution, so that the back surface side to the front surface An anodizing method in which a direct current is passed in a direction toward the side to selectively advance the porosification in the opposite direction, wherein at least the silicon diffusion is present at the interface between the p-type single crystal silicon substrate and the epitaxially grown layer having the two-layer structure. Forming an n-type silicon buried layer in a region surrounded from the side surface by the layer; The non-formation region of the n-type silicon buried layer is provided at the position where the n-type silicon buried layer is formed, without making the n-type silicon buried layer and a part of the two-layer epitaxial growth layer thereover porous. The gist of the present invention is a method for anodizing a silicon substrate, characterized in that portions surrounding the side surfaces and the lower surface are made porous.
【００１１】請求項２に記載の発明では、請求項１にお
いて、前記ｐ型不純物を高濃度で含むシリコン拡散層
は、前記ｐ型単結晶シリコン基板に到る深さに形成され
ていることとした。According to a second aspect of the present invention, in the first aspect, the silicon diffusion layer containing the p-type impurity at a high concentration is formed to a depth reaching the p-type single crystal silicon substrate. did.
【００１２】請求項３に記載の発明では、請求項１また
は２において、前記ｐ型単結晶シリコン基板の裏面側に
は絶縁層を介して電極層が形成され、前記電極層と前記
ｐ型単結晶シリコン基板とは前記絶縁層に形成された接
続用開口部を介して電気的に接続され、前記接続用開口
部は前記ｎ型シリコン埋込層に対応する位置に設けられ
ていることとした。According to a third aspect of the present invention, in the first or second aspect, an electrode layer is formed on the back surface of the p-type single crystal silicon substrate via an insulating layer, and the electrode layer and the p-type single crystal silicon substrate are separated from each other. It is electrically connected to the crystalline silicon substrate via a connection opening formed in the insulating layer, and the connection opening is provided at a position corresponding to the n-type silicon buried layer. .
【００１３】請求項４に記載の発明では、シリコン基板
の表面側にマス部が変位可能に形成され、そのマス部の
上面に歪みゲージが形成された表面型の加速度センサを
製造する方法において、前記歪みゲージ及びそれに接続
する配線パターンを形成する工程を経たシリコン基板に
対して請求項１乃至３のいずれか１項に記載の陽極化成
方法を実施することにより、前記ｎ型シリコン埋込層及
びその上にある前記二層構造のエピタキシャル成長層の
一部をその側面側及び下面側から包囲する部分を選択的
に多孔質シリコン層に改質する工程と、前記多孔質シリ
コン層をアルカリエッチングで溶解除去することによっ
て同多孔質シリコン層がある部分を空洞化することによ
り、前記マス部を形成する工程とを含むことを特徴とす
るシリコン基板の陽極化成方法を利用した加速度センサ
の製造方法をその要旨とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a surface type acceleration sensor in which a mass portion is formed on a surface side of a silicon substrate so as to be displaceable, and a strain gauge is formed on an upper surface of the mass portion. 4. The n-type silicon buried layer and the silicon substrate having undergone the step of forming the strain gauge and a wiring pattern connected thereto by performing the anodization method according to claim 1. A step of selectively reforming a part surrounding the part of the epitaxial growth layer having the two-layer structure from the side and bottom sides thereof into a porous silicon layer, and dissolving the porous silicon layer by alkali etching Forming the mass portion by hollowing out a portion where the porous silicon layer is present by removing the silicon portion. The manufacturing method of an acceleration sensor using a pole conversion method and its gist.
【００１４】以下、本発明の「作用」を説明する。請求
項１に記載の発明によると、エピタキシャル成長層の二
層分の肉厚に加え、ｎ型シリコン埋込層の肉厚に相当す
る厚さ分の非改質部分が確保される。従って、エピタキ
シャル成長を３回以上実施することなく、非改質部分に
充分な肉厚を確保することができる。The operation of the present invention will be described below. According to the first aspect of the present invention, in addition to the thickness of the two layers of the epitaxial growth layer, a non-modified portion corresponding to the thickness of the n-type silicon buried layer is secured. Therefore, a sufficient thickness can be secured in the non-modified portion without performing the epitaxial growth three times or more.
【００１５】請求項２に記載の発明によると、ｐ型不純
物を高濃度で含むシリコン拡散層は陽極化成に寄与する
ホールを多く含むため、同層には陽極化成時に直流電流
が優先的に流れやすい。従って、このような層がｐ型単
結晶シリコン基板に到る深さに形成されていると、直流
電流の流れる経路を確保することができる。よって、経
路が確保されていない場合とは異なり、直流電流の広が
りに起因するロスが小さくなり、その結果処理効率も向
上する。According to the second aspect of the present invention, since the silicon diffusion layer containing the p-type impurity at a high concentration contains many holes contributing to the anodization, a direct current preferentially flows through the same layer during the anodization. Cheap. Therefore, when such a layer is formed at a depth reaching the p-type single crystal silicon substrate, a path through which a direct current flows can be secured. Therefore, unlike the case where the path is not secured, the loss due to the spread of the direct current is reduced, and as a result, the processing efficiency is improved.
【００１６】請求項３に記載の発明によると、ｎ型シリ
コン埋込層に対応する位置に直流電流を確実に集中させ
ることができるため、基板外周部への直流電流の広がり
が確実に抑制される。従って、設計領域とは無関係の領
域に直流電流が流れにくくなり、その分だけ化成速度が
速くなる。また、ポーラス化が基板外周部にまで広がっ
て側壁に孔を開けてしまう心配もなくなり、基板サイズ
の大型化も不要となる。According to the third aspect of the present invention, the direct current can be surely concentrated at the position corresponding to the n-type silicon buried layer, so that the spread of the direct current to the outer peripheral portion of the substrate is reliably suppressed. You. Therefore, it is difficult for a direct current to flow in a region irrelevant to the design region, and the formation speed is increased by that much. In addition, there is no need to worry about the porous structure extending to the outer peripheral portion of the substrate to form a hole in the side wall, and it is not necessary to increase the size of the substrate.
【００１７】請求項４に記載の発明によると、上記の優
れた陽極化成方法を利用していることから、エピタキシ
ャル成長層の二層分の肉厚に加え、ｎ型シリコン埋込層
の肉厚に相当する厚さ分の非改質部分が確保される。非
改質部分は、改質部分である多孔質シリコン層によって
その側面側及び下面側から包囲されている。このような
状態でアルカリエッチング工程を行うと、多孔質シリコ
ン層のみが選択的に溶解除去されて当該部分が空洞化す
る。この場合、非改質部分はアルカリエッチングにより
溶解除去されないため、たとえ基板サイズが小さくて
も、空洞部内にエピタキシャル成長層の二層分よりも肉
厚なマス部が形成される。ゆえに、小型かつ高感度であ
る表面型の加速度センサを確実に得ることができる。According to the fourth aspect of the present invention, since the above-described excellent anodizing method is utilized, the thickness of the n-type silicon buried layer is increased in addition to the thickness of the two epitaxial growth layers. An unmodified portion of a corresponding thickness is secured. The non-modified portion is surrounded by the porous silicon layer, which is the modified portion, from the side surface and the lower surface. When the alkali etching step is performed in such a state, only the porous silicon layer is selectively dissolved and removed, and the portion becomes hollow. In this case, since the unmodified portion is not dissolved and removed by alkali etching, a mass portion thicker than two epitaxial growth layers is formed in the cavity even if the substrate size is small. Therefore, it is possible to reliably obtain a small and highly sensitive surface type acceleration sensor.
【００１８】[0018]
【発明の実施の形態】以下、本発明を表面型加速度セン
サ１の製造方法に具体化した一実施の形態を図１〜図６
に基づき詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is embodied in a method of manufacturing a surface type acceleration sensor 1 will be described below with reference to FIGS.
This will be described in detail based on FIG.
【００１９】図１には、本実施形態の陽極化成に供され
るｐ型単結晶シリコン基板２が示されている。本実施形
態では、直方体状をした面方位（１１０）のｐ型単結晶
シリコン基板２を使用している。その厚さは５００μm
〜６００μm 程度である。ｐ型単結晶シリコン基板２上
には、ｎ型単結晶シリコンからなる第１のエピタキシャ
ル成長層４が全体的に積層されている。第１のエピタキ
シャル成長層４は、二層構造のエピタキシャル成長層を
構成する層のうち内層側に位置するものである。第１の
エピタキシャル成長層４の厚さは約２０μｍに設定され
ている。第１のエピタキシャル成長層４の所定領域に
は、ｐ+ シリコン拡散層５が埋め込まれるようにして形
成されている。本実施形態において、ｐ+ シリコン拡散
層５の深さはｐ型単結晶シリコン基板２に到っている。
第１のエピタキシャル成長層４上には、ｎ型単結晶シリ
コンからなる第２のエピタキシャル成長層６が全体的に
積層されている。第２のエピタキシャル成長層６は、二
層構造のエピタキシャル成長層を構成する層のうち外層
側に位置するものである。第２のエピタキシャル成長層
６の厚さは約２０μｍに設定されている。即ち、エピタ
キシャル成長層４，６の二層分の厚さは４０μｍ程度と
なっている。第２のエピタキシャル成長層６の所定領域
には、ｐ+ シリコン拡散層７が形成されている。なお、
ｐ+ シリコン拡散層７の形成位置はｐ+ シリコン拡散層
５の形成位置に対応しており、両層７，５は互いに接し
ている。FIG. 1 shows a p-type single crystal silicon substrate 2 to be subjected to anodization of the present embodiment. In this embodiment, a rectangular parallelepiped p-type single crystal silicon substrate 2 having a plane orientation (110) is used. Its thickness is 500μm
About 600 μm. On the p-type single crystal silicon substrate 2, a first epitaxial growth layer 4 made of n-type single crystal silicon is entirely laminated. The first epitaxial growth layer 4 is located on the inner layer side among the layers constituting the two-layer epitaxial growth layer. The thickness of the first epitaxial growth layer 4 is set to about 20 μm. In a predetermined region of the first epitaxial growth layer 4, ap + silicon diffusion layer 5 is formed so as to be buried. In the present embodiment, the depth of the p + silicon diffusion layer 5 reaches the p-type single crystal silicon substrate 2.
On the first epitaxial growth layer 4, a second epitaxial growth layer 6 made of n-type single crystal silicon is entirely laminated. The second epitaxial growth layer 6 is located on the outer layer side among the layers constituting the two-layer epitaxial growth layer. The thickness of the second epitaxial growth layer 6 is set to about 20 μm. That is, the thickness of the two epitaxial growth layers 4 and 6 is about 40 μm. In a predetermined region of the second epitaxial growth layer 6, ap + silicon diffusion layer 7 is formed. In addition,
The position where the p + silicon diffusion layer 7 is formed corresponds to the position where the p + silicon diffusion layer 5 is formed, and the two layers 7 and 5 are in contact with each other.
【００２０】図２に概略的に示されるように、第２のエ
ピタキシャル成長層６の表層には拡散歪みゲージＲ1 〜
Ｒ8 が複数箇所に形成されている。これらの拡散歪みゲ
ージＲ1 〜Ｒ8 はブリッジ接続されている。同図におい
てＭ1 は後にマス部本体となるべき部分を示し、Ｂ1 は
後にビーム部となるべき部分を示している。矩形状をし
たマス部本体Ｍ1 は、４本のビーム部Ｂ1 によって変位
可能に支持される。なお、各ビーム部Ｂ1 についてはマ
ス部本体Ｍ1 とは異なり肉薄に（エピタキシャル成長層
の一層分の厚さ程度に）形成される。８つある拡散歪み
ゲージＲ1 〜Ｒ8 のうちＲ1 ，Ｒ3 ，Ｒ5 ，Ｒ7 の４つ
は１つの直線上にレイアウトされ、残りの４つＲ2 ，Ｒ
4 ，Ｒ6 ，Ｒ8 はそれとは異なる直線上にレイアウトさ
れている。これらの拡散歪みゲージＲ1 〜Ｒ8 は、加速
度印加時に生じるビーム部Ｂ1 の歪みにより、自身の抵
抗値を増加または減少させる。そして、このようなピエ
ゾ抵抗効果による抵抗値の変化を検出することにより、
加速度の大きさ・方向が検知されるようになっている。As shown schematically in FIG. 2, the surface of the second epitaxial growth layer 6 has diffusion strain gauges R1 to R1.
R8 is formed at a plurality of locations. These diffusion strain gauges R1 to R8 are bridge-connected. In the same figure, M1 indicates a portion which is to be a mass portion later, and B1 indicates a portion which is to be a beam portion later. The rectangular mass portion main body M1 is displaceably supported by four beam portions B1. Note that each beam portion B1 is formed to be thin (about the thickness of one epitaxial growth layer) unlike the mass portion main body M1. Of the eight diffusion strain gauges R1 to R8, four of R1, R3, R5 and R7 are laid out on one straight line, and the remaining four are R2 and R8.
4, R6 and R8 are laid out on different straight lines. These diffusion strain gauges R1 to R8 increase or decrease their resistance values due to distortion of the beam portion B1 generated when an acceleration is applied. Then, by detecting a change in the resistance value due to such a piezoresistance effect,
The magnitude and direction of the acceleration are detected.
【００２１】図１に示されるように、第２のエピタキシ
ャル成長層６の上面には、層間絶縁層としての薄いシリ
コンの酸化膜（ＳｉＯ2 膜）８が形成されている。この
酸化膜８の上面には、スパッタリングや真空蒸着等の物
理的成膜法によって、アルミニウム製の配線パターン９
及び図示しないボンディングパッドが形成されている。
また、酸化膜８の所定部分、即ち拡散歪みゲージＲ1 〜
Ｒ8 の両端に対応する部分には、層間接続用のコンタク
トホール（図示略）が形成されている。コンタクトホー
ルは、配線パターン９とその下層にある拡散歪みゲージ
Ｒ1 〜Ｒ8 とを電気的に接続している。そして、これら
の配線パターン９はボンディングパッドにそれぞれ電気
的に接続されている。配線パターン９等の導体層及び酸
化膜８は、表層における絶縁を図るためのパッシベーシ
ョン膜（ＳｉＮ膜）１０によって全体的に覆われてい
る。さらにパッシベーション膜１０は金属保護膜１１に
よって全体的に覆われている。パッシベーション膜１０
や金属保護膜１１は、上記と同様の物理的成膜法によっ
て形成される。なお、パッシベーション膜１０や金属保
護膜１１にはそれぞれ開口部１０ａ，１１ａが設けられ
ており、そこからはｐ + シリコン拡散層７が外部に露出
している。As shown in FIG. 1, the second epitaxy
A thin silicon layer as an interlayer insulating layer is
Con oxide film (SiOTwo(Film) 8 is formed. this
On the upper surface of the oxide film 8, a material such as sputtering or vacuum deposition is used.
The wiring pattern 9 made of aluminum is formed by a physical film forming method.
In addition, bonding pads (not shown) are formed.
Also, a predetermined portion of the oxide film 8, that is, the diffusion strain gauges R1 to R1.
The parts corresponding to both ends of R8 have contactors for interlayer connection.
A through hole (not shown) is formed. Contact Ho
Is the wiring pattern 9 and the diffusion strain gauge underneath.
R1 to R8 are electrically connected. And these
Wiring patterns 9 are electrically connected to the bonding pads, respectively.
Connected. Conductive layer such as wiring pattern 9 and acid
The passivation film 8 is used as a passivation for insulating the surface layer.
Coating film (SiN film) 10
You. Further, the passivation film 10 becomes the metal protection film 11.
Therefore, it is entirely covered. Passivation film 10
And the metal protective film 11 are formed by the same physical film forming method as described above.
Formed. Note that the passivation film 10 and the metal protection
The protective film 11 is provided with openings 10a and 11a, respectively.
And from there p +Silicon diffusion layer 7 is exposed to the outside
doing.
【００２２】図１に示されるように、ｐ型単結晶シリコ
ン基板２は、ｎ型シリコンからなるｎ型シリコン埋込層
２１を備えている。ｎ型シリコンはｐ型シリコンよりも
陽極化成に寄与するホールが少ないという特徴を有す
る。ｎ型シリコン埋込層２１は、ｐ型単結晶シリコン基
板２と第１のエピタキシャル成長層４との界面付近に存
在する。不純物の打込み・拡散により形成されるｎ型シ
リコン埋込層２１は、いわゆる這い上がり現象によって
第１のエピタキシャル成長層４の領域にまでいくぶん及
んでいる。ｎ型シリコン埋込層２１は、厚さ方向からｐ
型単結晶シリコン基板２を投影したとき、ｐ+ シリコン
拡散層７及びｐ+ シリコン拡散層５によって側面側から
包囲されるような領域に存在する。また、ｎ型シリコン
埋込層２１の所定領域には、ｎ型シリコン埋込層２１の
非形成領域が形成されている。本実施形態ではかかる非
形成領域は、ｐ型単結晶シリコン基板２においてｐ+ シ
リコン拡散層７及びｐ+ シリコン拡散層５に対応する位
置に設けられている。なお、前記非改質部分の周囲にも
ｎ型シリコン埋込層２１が存在している。従って、ここ
では前記非形成領域がいわばｎ型シリコン埋込層２１に
おける開口部２１ａとなっている。As shown in FIG. 1, the p-type single-crystal silicon substrate 2 has an n-type silicon buried layer 21 made of n-type silicon. N-type silicon has a feature that there are fewer holes that contribute to anodization than p-type silicon. N-type silicon buried layer 21 exists near the interface between p-type single crystal silicon substrate 2 and first epitaxial growth layer 4. The n-type silicon buried layer 21 formed by implanting / diffusion of the impurity somewhat extends to the region of the first epitaxial growth layer 4 by a so-called crawling phenomenon. The n-type silicon buried layer 21 has a thickness of p
When the single-crystal silicon substrate 2 is projected, it is present in a region surrounded by the p + silicon diffusion layer 7 and the p + silicon diffusion layer 5 from the side. In a predetermined region of the n-type silicon buried layer 21, a non-formation region of the n-type silicon buried layer 21 is formed. In the present embodiment, the non-formed region is provided at a position corresponding to the p + silicon diffusion layer 7 and the p + silicon diffusion layer 5 in the p-type single crystal silicon substrate 2. Note that an n-type silicon buried layer 21 also exists around the unmodified portion. Therefore, here, the non-forming region is an opening 21a in the n-type silicon buried layer 21 as it were.
【００２３】なお、本実施形態ではｎ型シリコン埋込層
２１の厚さを１０μｍ〜２０μｍ（より具体的には１５
μｍ程度）に設定している。一方、ｐ型単結晶シリコン
基板２の裏面側には、絶縁層としての酸化膜１２が全体
的に形成されている。酸化膜１２上には電極層１３が形
成されている。ここで用いられる電極層１３としては、
Ｔｉ薄膜やＣｒ薄膜等が挙げられる。その電極層１３と
ｐ型単結晶シリコン基板２上とは、接続用開口部１４を
介して電気的に接続されている。接続用開口部１４は基
板中央部にあるｎ型シリコン埋込層２１の直下となる位
置に設けられている。ｐ型単結晶シリコン基板２の裏面
側において接続用開口部１４に対応する箇所には、同接
続用開口部１４と電気的に接続するようにｐ+ シリコン
拡散層２２が形成されている。このようなｐ+ シリコン
拡散層２２は、小領域に形成されることがよい。また、
ｐ型不純物濃度の高いものを選択する理由は、ｐ型シリ
コンよりも陽極化成に寄与するホールを多く含むため、
陽極化成時に直流電流が優先的に流れやすくなるからで
ある。In this embodiment, the thickness of the n-type silicon buried layer 21 is 10 μm to 20 μm (more specifically, 15 μm to 20 μm).
μm). On the other hand, an oxide film 12 as an insulating layer is entirely formed on the back surface side of p-type single crystal silicon substrate 2. An electrode layer 13 is formed on oxide film 12. As the electrode layer 13 used here,
Examples include a Ti thin film and a Cr thin film. The electrode layer 13 and the surface of the p-type single-crystal silicon substrate 2 are electrically connected via a connection opening 14. The connection opening 14 is provided at a position directly below the n-type silicon buried layer 21 in the center of the substrate. A p + silicon diffusion layer 22 is formed at a position corresponding to the connection opening 14 on the back side of the p-type single crystal silicon substrate 2 so as to be electrically connected to the connection opening 14. Such ap + silicon diffusion layer 22 is preferably formed in a small region. Also,
The reason for selecting one having a high p-type impurity concentration is that it contains more holes that contribute to anodization than p-type silicon,
This is because a direct current is likely to flow preferentially during anodization.
【００２４】次に、加速度センサ１の製造手順を説明す
る。陽極化成を実施する前にあらかじめ図１の状態のｐ
型単結晶シリコン基板２を作製する。Next, a procedure for manufacturing the acceleration sensor 1 will be described. Before performing anodization, p in the state of FIG.
A single crystal silicon substrate 2 is formed.
【００２５】直方体状をした面方位（１１０）のｐ型単
結晶シリコン基板２を用意し、その表面に図示しないマ
スクを形成する。次いで、前記ｐ型単結晶シリコン基板
２に対してイオン注入等によってリンなどのｎ型不純物
を打ち込み、さらにそのｎ型不純物を熱拡散させる。そ
の結果、ｐ型単結晶シリコン基板２には、開口部２１ａ
の部分を除いてｎ型シリコン埋込層２１が全体的に形成
される。なお、ｎ型シリコン埋込層２１の不純物濃度
は、比抵抗が５×１０-3Ωｍ〜５×１０-2Ωｍの範囲
内、好ましくは１×１０-2Ωｍ程度となる値に設定され
る。A rectangular parallelepiped p-type single crystal silicon substrate 2 having a plane orientation (110) is prepared, and a mask (not shown) is formed on the surface thereof. Next, an n-type impurity such as phosphorus is implanted into the p-type single crystal silicon substrate 2 by ion implantation or the like, and the n-type impurity is thermally diffused. As a result, the opening 21a is formed in the p-type single crystal silicon substrate 2.
The n-type silicon buried layer 21 is entirely formed except for the portion. The impurity concentration of the n-type silicon buried layer 21 is set to a value such that the specific resistance is in the range of 5 × 10 −3 Ωm to 5 × 10 −2 Ωm, preferably about 1 × 10 −2 Ωm. .
【００２６】次に、ｎ型シリコン埋込層２１が形成され
たｐ型単結晶シリコン基板２の上面全体に、気相成長に
よってｎ型単結晶シリコンからなる第１のエピタキシャ
ル成長層４を形成する。その結果、第１のエピタキシャ
ル成長層４内にｎ型シリコン拡散層２１が埋め込まれた
状態となる。この後、第１のエピタキシャル成長層４上
に図示しないマスクを形成し、フォトエッチングによっ
て同マスクの所定領域に開口部を形成する。ここでイオ
ン注入等によってほう素などのｐ型不純物を打ち込み、
さらにそのｐ型不純物を熱拡散させる。その結果、第１
のエピタキシャル成長層４にｐ+ シリコン拡散層５が形
成される。このｐ+ シリコン拡散層５は、ｐ型単結晶シ
リコン基板２の表面よりもさらに深い位置にまで到達す
る。より具体的にいうと、第１のエピタキシャル成長層
４の厚さを２０μｍに設定した本実施形態では、ｐ+ シ
リコン拡散層５の打込み・拡散深さを２０μｍ〜３０μ
ｍに設定している。このような値に設定した理由は、ｐ
型単結晶シリコン基板２内において直流電流の流れる経
路を確保するためである。Next, a first epitaxial growth layer 4 made of n-type single crystal silicon is formed by vapor phase growth on the entire upper surface of the p-type single crystal silicon substrate 2 on which the n-type silicon buried layer 21 is formed. As a result, n-type silicon diffusion layer 21 is buried in first epitaxial growth layer 4. Thereafter, a mask (not shown) is formed on the first epitaxial growth layer 4, and an opening is formed in a predetermined region of the mask by photoetching. Here, a p-type impurity such as boron is implanted by ion implantation or the like,
Further, the p-type impurity is thermally diffused. As a result, the first
The p + silicon diffusion layer 5 is formed in the epitaxial growth layer 4 of FIG. The p + silicon diffusion layer 5 reaches a position deeper than the surface of the p-type single crystal silicon substrate 2. More specifically, in this embodiment in which the thickness of the first epitaxial growth layer 4 is set to 20 μm, the implantation and diffusion depth of the p + silicon diffusion layer 5 is set to 20 μm to 30 μm.
m. The reason for setting these values is that p
This is for securing a path for direct current to flow in the single crystal silicon substrate 2.
【００２７】次に、第１のエピタキシャル成長４の上面
全体に、気相成長によってｎ型単結晶シリコンからなる
第２のエピタキシャル成長層６を形成する。その結果、
第２のエピタキシャル成長層６内にｐ+ シリコン拡散層
５が埋め込まれた状態となる。なお、ｐ+ シリコン拡散
層５は第２のエピタキシャル成長層６側に若干這い上が
る。この後、第２のエピタキシャル成長層６上に図示し
ないマスクを形成し、フォトエッチングによって同マス
クの所定領域に開口部を形成する。ここでｐ型不純物の
打ち込み・熱拡散を行い、ｐ+ シリコン拡散層５の深さ
にまで及ぶｐ+シリコン拡散層７を第２のエピタキシャ
ル成長層６に形成する。これらのｐ+ シリコン拡散層
５，７は、後に形成されるべきマス部１７のマス部本体
Ｍ1 の側面に対応する位置に形成される。Next, a second epitaxial growth layer 6 made of n-type single crystal silicon is formed on the entire upper surface of the first epitaxial growth 4 by vapor phase growth. as a result,
P + silicon diffusion layer 5 is buried in second epitaxial growth layer 6. The p + silicon diffusion layer 5 slightly climbs up to the second epitaxial growth layer 6 side. Thereafter, a mask (not shown) is formed on the second epitaxial growth layer 6, and an opening is formed in a predetermined region of the mask by photoetching. Here, implantation of p-type impurities and thermal diffusion are performed to form ap + silicon diffusion layer 7 extending to the depth of the p + silicon diffusion layer 5 in the second epitaxial growth layer 6. These p + silicon diffusion layers 5 and 7 are formed at positions corresponding to the side surfaces of the mass portion body M1 of the mass portion 17 to be formed later.
【００２８】次に、第２のエピタキシャル成長層６の上
面に図示しないマスクを配置した状態で、ｐ型不純物の
打ち込み・熱拡散を行う。その結果、後にマス部１７の
ビーム部Ｂ1 となる箇所に拡散歪みゲージＲ1 〜Ｒ8 を
形成する。これらの箇所には変形が生じやすいからであ
る。次に、歪みゲージ形成工程を経たｐ型単結晶シリコ
ン基板２を酸素中または空気中で加熱することにより、
その上下両面に酸化膜８，１２を形成する。次いで、フ
ォトエッチングを行うことによって、表面側の酸化膜８
の所定部分にコンタクトホールを形成する。Next, with a mask (not shown) arranged on the upper surface of the second epitaxial growth layer 6, implantation and thermal diffusion of p-type impurities are performed. As a result, diffusion strain gauges R1 to R8 are formed at locations where the mass portion 17 will be the beam portion B1 later. This is because these portions are easily deformed. Next, by heating the p-type single-crystal silicon substrate 2 having undergone the strain gauge forming step in oxygen or air,
Oxide films 8 and 12 are formed on the upper and lower surfaces. Next, by performing photoetching, the oxide film 8 on the front side is formed.
A contact hole is formed at a predetermined portion.
【００２９】次に、Ａｌのスパッタリングまたは真空蒸
着を行った後、フォトリソグラフィを行うことによっ
て、酸化膜８の上面に配線パターン９及びボンディング
パッドを形成する。さらに、ＣＶＤ等によってＳｉＮや
Ｓｉ3 Ｎ4 などを堆積させることにより、開口部１０ａ
を有するパッシベーション膜１０を形成する。パッシベ
ーション工程の後、さらにＷやＭｏ等のスパッタリング
または真空蒸着を行いかつフォトリソグラフィを行うこ
とによって、開口部１１ａを有する金属保護膜１１をパ
ッシベーション膜１０上に形成する。この後、開口部１
０ａ，１１ａに位置する部分の酸化膜８を除去すること
によって、その下に隠れていたｐ+ シリコン拡散層７の
上面を露出させる（図２参照）。なお、ＷやＭｏを選択
したのは、これらの金属は耐ふっ酸性を有するからであ
る。Next, after sputtering or vacuum deposition of Al, photolithography is performed to form a wiring pattern 9 and bonding pads on the upper surface of the oxide film 8. Further, the opening 10a is formed by depositing SiN, Si 3 N 4 or the like by CVD or the like.
Is formed. After the passivation step, a metal protective film 11 having an opening 11a is formed on the passivation film 10 by further performing sputtering or vacuum deposition of W or Mo and performing photolithography. After this, the opening 1
By removing the oxide film 8 in the portions located at 0a and 11a, the upper surface of the p + silicon diffusion layer 7 hidden thereunder is exposed (see FIG. 2). In addition, W and Mo were selected because these metals have resistance to hydrofluoric acid.
【００３０】ところで、ｐ型単結晶シリコン基板２の裏
面側については、酸化膜１２上に図示しないマスクを配
置した状態でｐ型不純物の打ち込み・熱拡散を行う。そ
の結果、ｐ型単結晶シリコン基板２において接続用開口
部１４に対応する位置に、ｐ + シリコン拡散層２２を形
成する。その後、ＴｉやＣｒ等のスパッタリングまたは
真空蒸着を行うことより、酸化膜１２上に電極層１３を
全体的に形成する。このとき、電極層１３は接続用開口
部１４を介して前記ｐ+ シリコン拡散層２２と接続す
る。なお、このような工程は、パッシベーション工程の
後に行われてもよく、同工程の前に行われてもよい。ま
た、金属保護膜１１を物理的に成膜する際に、同じ金属
材料を用いて同時に電極層１３を形成することも可能で
ある。The back of the p-type single crystal silicon substrate 2
On the surface side, a mask (not shown) is provided on oxide film 12.
The implantation and thermal diffusion of the p-type impurity are performed in the state of being placed. So
As a result, the opening for connection is formed in the p-type single crystal silicon substrate 2.
In the position corresponding to the part 14, p +Form silicon diffusion layer 22
To achieve. Then, sputtering or Ti or Cr
The electrode layer 13 is formed on the oxide film 12 by performing vacuum deposition.
Formed as a whole. At this time, the electrode layer 13 is
Through the part 14+Connects to silicon diffusion layer 22
You. In addition, such a process is a passivation process.
It may be performed after or before the same step. Ma
When the metal protective film 11 is physically formed, the same metal
It is also possible to simultaneously form the electrode layer 13 using a material.
is there.
【００３１】歪みゲージや配線パターン９等を形成する
工程を経たｐ型単結晶シリコン基板２は、続いて下記の
ようにして陽極化成される。図３に示されるように、陽
極化成用の処理タンク２５内には、陽極化成用酸性溶液
としての高濃度のふっ酸溶液２４が満たされている。ふ
っ酸溶液２４中には、白金等からなる対向電極２３と、
前記ｐ型単結晶シリコン基板２とが対向するような位置
関係で浸漬されている。電極層１３は直流電源１５の陽
極側に電気的に接続され、対向電極２３は直流電源１５
の陰極側に電気的に接続される。従って、直流電流は、
ｐ型単結晶シリコン基板２の裏面側から表面側に向かっ
て流れる。なお、図４において電流の流れる経路はＩで
示されている。電子の流れは電流の流れる方向とは反対
の方向となり、従ってホールに電子が供給されることに
よる選択的ポーラス化もこの電子の流れに沿って進行す
る。The p-type single-crystal silicon substrate 2 having undergone the steps of forming the strain gauge, the wiring pattern 9 and the like is subsequently anodized as described below. As shown in FIG. 3, the treatment tank 25 for anodization is filled with a high concentration hydrofluoric acid solution 24 as an anodizing acidic solution. In the hydrofluoric acid solution 24, a counter electrode 23 made of platinum or the like,
It is immersed in such a positional relationship that it faces the p-type single crystal silicon substrate 2. The electrode layer 13 is electrically connected to the anode side of the DC power supply 15, and the counter electrode 23 is connected to the DC power supply 15.
Is electrically connected to the negative electrode side. Therefore, the DC current is
It flows from the back side to the front side of the p-type single crystal silicon substrate 2. In FIG. 4, the path through which the current flows is indicated by I. The flow of electrons is in the opposite direction to the direction of current flow, and thus the selective porosification due to the supply of electrons to the holes also proceeds along the flow of electrons.
【００３２】陽極化成時において選択的ポーラス化は、
もっとも表面側に位置するｐ+ シリコン拡散層７にてま
ず起こり、次いでそのすぐ下層に位置するｐ+ シリコン
拡散層５へと進行する。さらに、ポーラス化はｐ型単結
晶シリコン基板２において開口部２１ａがある部分へと
進行し、次いで主として基板中央部へと進行する。At the time of anodization, selective porous formation is performed as follows.
It occurs first in the p + silicon diffusion layer 7 located closest to the surface, and then proceeds to the p + silicon diffusion layer 5 located immediately below. Further, the porosification proceeds to a portion where the opening 21a is present in the p-type single-crystal silicon substrate 2, and then proceeds mainly to the central portion of the substrate.
【００３３】以上のような陽極化成が完了すると、図５
に示されるように、ｐ+ シリコン拡散層５，７の全部、
ｐ型単結晶シリコン基板２において開口部２１ａがある
部分、ｐ型単結晶シリコン基板２においてマス部本体Ｍ
1 となるべき部分の下部が多孔質シリコン層１６に改質
される。このような改質部分は非改質部分をその側面側
及び底面側から包囲する。When the above anodization is completed, FIG.
As shown in the figure, all of the p + silicon diffusion layers 5 and 7
In the p-type single-crystal silicon substrate 2, the portion having the opening 21 a, and in the p-type single-crystal silicon substrate 2, the mass body M
The lower part of the portion to become 1 is modified into a porous silicon layer 16. Such a modified portion surrounds the non-reformed portion from its side and bottom sides.
【００３４】陽極化成工程を経た後、金属保護膜１１を
剥離したうえでアルカリエッチングを行う。ここでは、
エッチャントとして例えばＴＭＡＨ（テトラメチルアン
モニウムハイドロオキサイド）等が使用される。その結
果、多孔質シリコン層１６が異方性エッチングされるこ
とで溶解除去される。改質部分である多孔質シリコン層
１６は、非改質部分である緻密なシリコン層に比較して
アルカリに溶解しやすいため、当該部分には空洞部１８
が容易に形成される。その結果、空洞部１８内にはマス
部１７が形成され、図６の加速度センサ１が完成する。
このようにして得られるマス部１７のマス部本体Ｍ1
は、第１及び第２のエピタキシャル成長層４，６並びに
ｎ型シリコン埋込層２１からなるものとなる。After the anodizing step, the metal protective film 11 is peeled off, and alkali etching is performed. here,
As an etchant, for example, TMAH (tetramethylammonium hydroxide) or the like is used. As a result, the porous silicon layer 16 is dissolved and removed by anisotropic etching. The porous silicon layer 16 as the modified portion is more easily dissolved in alkali than the dense silicon layer as the non-modified portion.
Are easily formed. As a result, the mass portion 17 is formed in the hollow portion 18, and the acceleration sensor 1 of FIG. 6 is completed.
The mass portion main body M1 of the mass portion 17 thus obtained
Is composed of the first and second epitaxial growth layers 4 and 6 and the n-type silicon buried layer 21.
【００３５】さて、以下に本実施形態において特徴的な
作用効果を列挙する。 （イ）本実施形態の陽極化成方法によると、ｎ型シリコ
ン埋込層２１及びその上にある二層構造のエピタキシャ
ル成長層の一部をポーラス化することなく、それらを側
面側及び下面側から包囲する部分をポーラス化すること
ができる。つまり、エピタキシャル成長層４，６の二層
分の肉厚に加え、ｎ型シリコン埋込層２１の肉厚に相当
する厚さ分の非改質部分が確保される。従って、エピタ
キシャル成長を３回以上実施することなく、非改質部分
に充分な肉厚を確保することができる。Now, the characteristic effects of the present embodiment will be enumerated below. (A) According to the anodization method of the present embodiment, the n-type silicon buried layer 21 and a part of the epitaxially grown layer having the two-layer structure on the n-type silicon buried layer 21 are surrounded from the side surface and the lower surface without making them porous. The part to be formed can be made porous. That is, in addition to the thickness of the two layers of the epitaxial growth layers 4 and 6, a non-modified portion corresponding to the thickness of the n-type silicon buried layer 21 is secured. Therefore, a sufficient thickness can be secured in the non-modified portion without performing the epitaxial growth three times or more.
【００３６】（ロ）本実施形態の陽極化成方法では、ｐ
型単結晶シリコン基板２に到る深さとなるようにｐ+ シ
リコン拡散層５を形成しているため、直流電流の流れる
経路を確保することができる。よって、そのような経路
が確保されていない場合とは異なり、直流電流の広がり
に起因するロスが小さくなる。その結果、陽極化成の処
理効率の向上が図られる。(B) In the anodizing method of this embodiment, p
Since p + silicon diffusion layer 5 is formed to have a depth reaching type single crystal silicon substrate 2, a path through which a direct current flows can be secured. Therefore, unlike the case where such a path is not secured, the loss due to the spread of the DC current is reduced. As a result, the processing efficiency of the anodization is improved.
【００３７】（ハ）本実施形態の陽極化成方法による
と、ｐ型単結晶シリコン基板２においてｎ型シリコン埋
込層２１に対応する位置に直流電流を確実に集中させる
ことができる。そのため、基板外周部への直流電流の広
がりが確実に抑制される。従って、設計領域とは無関係
の領域に直流電流が流れにくくなり、その分だけ化成速
度が速くなる。また、ポーラス化が基板外周部にまで広
がって側壁に孔を開けてしまう心配もなくなり、基板サ
イズの大型化も不要となる。(C) According to the anodization method of the present embodiment, a direct current can be reliably concentrated on the p-type single crystal silicon substrate 2 at a position corresponding to the n-type silicon buried layer 21. Therefore, the spread of the direct current to the outer peripheral portion of the substrate is reliably suppressed. Therefore, it is difficult for a direct current to flow in a region irrelevant to the design region, and the formation speed is increased by that much. In addition, there is no need to worry about the porous structure extending to the outer peripheral portion of the substrate to form a hole in the side wall, and it is not necessary to increase the size of the substrate.
【００３８】（ニ）この加速度センサ１の製造に際して
は、上記の優れた陽極化成方法の利用により、エピタキ
シャル成長層４，６の二層分の肉厚に加えてｎ型シリコ
ン埋込層２１の肉厚に相当する厚さ分の非改質部分が確
保される。このような状態でアルカリエッチング工程を
行うと、多孔質シリコン層１６のみが選択的に溶解除去
されて当該部分が空洞化する。従って、たとえ基板サイ
ズが小さくても、空洞部１８内にエピタキシャル成長層
の二層分よりも肉厚なマス部本体Ｍ1 を形成することが
できる。ゆえに、小型かつ高感度である表面型の加速度
センサ１を確実に得ることができる。(D) In manufacturing the acceleration sensor 1, the thickness of the n-type silicon buried layer 21 is increased by using the above-described excellent anodization method in addition to the thickness of the two epitaxial growth layers 4 and 6. An unmodified portion corresponding to the thickness corresponding to the thickness is secured. When the alkaline etching step is performed in such a state, only the porous silicon layer 16 is selectively dissolved and removed, and the portion becomes hollow. Therefore, even if the substrate size is small, it is possible to form the mass portion main body M1 in the hollow portion 18 which is thicker than two epitaxial growth layers. Therefore, it is possible to reliably obtain the small and highly sensitive surface type acceleration sensor 1.
【００３９】（ホ）また、本実施形態の加速度センサ１
の製造方法には、さらに次のようないくつかの利点があ
る。第１に、所定領域にあらかじめｐ+ シリコン拡散層
５，７を形成した後、同層５，７を陽極化成する方法で
あるため、ｐ型単結晶シリコン基板２の表面を直接的に
陽極化成する方法と比較して陽極化成部の形状や深さに
ばらつきが生じにくい。第２に、アルカリエッチングが
パッシベーション工程の完了後に行なわれるため、配線
パターン９やボンディングパッド等がエッチャントで汚
染される心配もない。第３に、多孔質シリコン層１６を
溶解除去する方法であるため、ｐ型単結晶シリコン基板
２の面方位に特に制約を受けることがない。第４に、こ
の製造方法は基本的にはバイポーラＩＣの製造プロセス
に近いものであるため、加速度センサ１とバイポーラＩ
Ｃとを一体化することもできる。(E) The acceleration sensor 1 of the present embodiment
The manufacturing method has the following additional advantages. First, since the p + silicon diffusion layers 5 and 7 are formed in a predetermined area in advance and then the layers 5 and 7 are anodized, the surface of the p-type single crystal silicon substrate 2 is directly anodized. The variation and the shape of the anodized portion are less likely to occur as compared with the method of performing anodization. Secondly, since the alkaline etching is performed after the completion of the passivation step, there is no fear that the wiring pattern 9 and the bonding pads are contaminated with the etchant. Third, since the porous silicon layer 16 is dissolved and removed, the plane orientation of the p-type single crystal silicon substrate 2 is not particularly limited. Fourth, since this manufacturing method is basically similar to the manufacturing process of the bipolar IC, the acceleration sensor 1 and the bipolar I
C can also be integrated.
【００４０】なお、本発明は上記の実施形態のみに限定
されることはなく、例えば次のように変更することが可
能である。 ◎ 前記実施形態では、ｐ型単結晶シリコン基板２の全
体にｎ型シリコン埋込層２１を形成し、その一部に開口
部２１ａを形成していた。これに代えて、例えばｐ型単
結晶シリコン基板２の中央部のみにｎ型シリコン埋込層
２１を形成することとし、その周囲を全てｎ型シリコン
埋込層２１の非形成領域とすることも可能である。ただ
し、直流電流の基板外周部への広がりをより確実に抑制
できる点において、前者の方法のほうが後者の方法に比
べて望ましい。The present invention is not limited to the above embodiment, but can be modified as follows, for example. In the above-described embodiment, the n-type silicon buried layer 21 is formed on the entire p-type single-crystal silicon substrate 2, and the opening 21a is formed on a part thereof. Instead of this, for example, the n-type silicon buried layer 21 may be formed only at the center of the p-type single-crystal silicon substrate 2, and the entire periphery may be a region where the n-type silicon buried layer 21 is not formed. It is possible. However, the former method is more preferable than the latter method in that the spread of the direct current to the outer peripheral portion of the substrate can be more reliably suppressed.
【００４１】◎ 実施形態においてｐ+ シリコン拡散層
２２を省略した状態で陽極化成を行うこととしてもよ
い。 ◎ ｐ型単結晶シリコン基板２として面方位（１１０）
以外の基板、例えば（１１１）基板や（１００）基板等
を使用してもよい。In the embodiment, anodization may be performed with the p + silicon diffusion layer 22 omitted. ◎ Plane orientation (110) as p-type single crystal silicon substrate 2
Other substrates, for example, a (111) substrate or a (100) substrate may be used.
【００４２】◎ ＴＭＡＨ以外のアルカリ系エッチャン
トとして、例えばＫＯＨ、ヒドラジン、ＥＰＷ（エチレ
ンジアミン−ピロカテコール−水）等を使用してもよ
い。 ◎ 配線パターン９及びボンディングパッドを形成する
金属材料として、Ａｌのほかに例えばＡｕ等を選択して
もよい。◎ As an alkaline etchant other than TMAH, for example, KOH, hydrazine, EPW (ethylenediamine-pyrocatechol-water) and the like may be used. As the metal material for forming the wiring pattern 9 and the bonding pad, for example, Au or the like may be selected in addition to Al.
【００４３】◎ 実施形態において例示した拡散型の歪
みゲージＲ1 〜Ｒ8 に代えて、例えばＣｒや多結晶シリ
コン等からなる薄膜歪みゲージを形成してもよい。ま
た、歪みゲージＲ1 〜Ｒ8 を４つにしてブリッジ回路を
構成することもできる。In place of the diffusion type strain gauges R1 to R8 exemplified in the embodiment, a thin film strain gauge made of, for example, Cr or polycrystalline silicon may be formed. Further, a bridge circuit can be formed by using four strain gauges R1 to R8.
【００４４】◎ ｐ型単結晶シリコン基板２の表面にお
けるマス部１７の周囲のスペースに、信号論理回路等と
して機能するバイポーラＩＣを形成してもよい。 ◎ 実施形態では、マス部本体Ｍ1 を複数のビーム部Ｂ
1 で支持する構造の加速度センサ１を製造する方法を示
した。これに限定されることはなく、本発明はカンチレ
バータイプの加速度センサを製造する方法に具体化され
てもよい。A bipolar IC functioning as a signal logic circuit or the like may be formed in a space around the mass portion 17 on the surface of the p-type single-crystal silicon substrate 2. ◎ In the embodiment, the mass section main body M1 is connected to a plurality of beam sections B.
The method for manufacturing the acceleration sensor 1 having the structure supported by 1 has been described. Without being limited to this, the present invention may be embodied in a method of manufacturing a cantilever type acceleration sensor.
【００４５】◎ 本発明の陽極化成方法は加速度センサ
１の製造に利用されるのみならず、加速度以外のセンサ
の製造に利用されてもよく、さらにはセンサ以外の半導
体製品の製造に利用されても勿論よい。The anodizing method of the present invention may be used not only for the manufacture of the acceleration sensor 1 but also for the manufacture of sensors other than the acceleration sensor. Of course, it is good.
【００４６】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に列挙する。 （１） 請求項２において、前記シリコン拡散層は前記
ｐ型単結晶シリコン基板の表面から３０μｍ以上深い位
置にまで及んでいることを特徴とするシリコン基板の陽
極化成方法。この方法によると、より確実に直流電流の
経路が確保され、さらなる処理効率の向上を達成でき
る。Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments are listed below together with their effects. (1) The method for anodizing a silicon substrate according to claim 2, wherein the silicon diffusion layer extends to a position deeper than the surface of the p-type single crystal silicon substrate by 30 µm or more. According to this method, a direct current path is more reliably secured, and a further improvement in processing efficiency can be achieved.
【００４７】（２） 請求項３において、前記ｐ型単結
晶シリコン基板の裏面側において前記接続用開口部に対
応する箇所には、同接続用開口部と電気的に接続するよ
うにｐ型不純物を高濃度で含むシリコン拡散層が形成さ
れていることを特徴とするシリコン基板の陽極化成方
法。この方法によると、基板外周部への直流電流の広が
りがより確実に抑制されるため、設計領域を確実にかつ
選択的にポーラス化することができ、さらなる処理効率
の向上を達成できる。(2) The p-type impurity according to claim 3, wherein a portion corresponding to the connection opening on the back side of the p-type single crystal silicon substrate is electrically connected to the connection opening. Wherein a silicon diffusion layer containing a high concentration of is formed. According to this method, the spread of the direct current to the outer peripheral portion of the substrate is more reliably suppressed, so that the design area can be reliably and selectively made porous, and further improvement in processing efficiency can be achieved.
【００４８】（３） ｐ型単結晶シリコン基板の表面側
に積層されたｎ型シリコンからなる一層構造のエピタキ
シャル成長層の所定領域に、ｐ型不純物を高濃度で含む
シリコン拡散層を形成し、ふっ酸溶液中で直流電源の陽
極側に前記ｐ型単結晶シリコン基板を接続することによ
り、その裏面側から表面側に向かう方向に直流電流を流
してそれと反対方向にポーラス化を選択的に進行させる
陽極化成方法において、前記ｐ型単結晶シリコン基板と
前記エピタキシャル成長層との界面において少なくとも
前記シリコン拡散層により側面側から包囲される領域に
ｎ型シリコン埋込層を形成するとともに、前記ｐ型単結
晶シリコン基板において前記シリコン拡散層に対応する
位置に前記ｎ型シリコン埋込層の非形成領域を設けてお
くことにより、前記ｎ型シリコン埋込層及びその上にあ
るエピタキシャル成長層の一部をポーラス化することな
く、それらを側面側及び下面側から包囲する部分をポー
ラス化することを特徴とするシリコン基板の陽極化成方
法。この方法によると、エピタキシャル成長層が一層構
造であったとしても、非改質部分をある程度肉厚なもの
とすることができる。(3) A silicon diffusion layer containing a p-type impurity at a high concentration is formed in a predetermined region of a single-layer epitaxial growth layer made of n-type silicon laminated on the surface side of a p-type single crystal silicon substrate. By connecting the p-type single-crystal silicon substrate to the anode side of a DC power supply in an acid solution, a DC current flows in a direction from the back surface side to the front surface side, and porous formation proceeds selectively in the opposite direction. In the anodization method, at the interface between the p-type single crystal silicon substrate and the epitaxial growth layer, an n-type silicon buried layer is formed at least in a region surrounded from the side by the silicon diffusion layer, and the p-type single crystal is formed. By providing a region where the n-type silicon buried layer is not formed at a position corresponding to the silicon diffusion layer on the silicon substrate, A method for anodizing a silicon substrate, comprising: forming a portion surrounding an n-type silicon buried layer and an overlying epitaxial growth layer from a side surface and a lower surface thereof without making the portion porous. According to this method, even if the epitaxial growth layer has a single-layer structure, the non-modified portion can be made thicker to some extent.
【００４９】なお、本明細書中において使用した技術用
語を次のように定義する。「陽極化成： 電解液中で基
板を陽極として電流を流すことにより、その基板に多孔
質層を形成する一括改質加工をいう。」The technical terms used in the present specification are defined as follows. "Anodic formation: A batch reforming process in which a porous layer is formed on a substrate by flowing a current in an electrolyte using the substrate as an anode."
【００５０】[0050]
【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、エピタキシャル成長を３回以上実施
することなく、非改質部分に充分な肉厚を確保すること
ができるシリコン基板の陽極化成方法を提供することが
できる。As described in detail above, according to the first to third aspects of the present invention, it is possible to secure a sufficient thickness in the non-modified portion without performing epitaxial growth three or more times. An anodizing method for a silicon substrate can be provided.
【００５１】請求項２に記載の発明によれば、処理効率
を向上させることができる。請求項３に記載の発明によ
れば、設計領域を確実にかつ選択的にポーラス化するこ
とが可能であって、より処理効率に優れたものとするこ
とができる。According to the second aspect of the invention, the processing efficiency can be improved. According to the third aspect of the present invention, the design area can be reliably and selectively made porous, so that the processing efficiency can be further improved.
【００５２】請求項４に記載の発明によれば、上記の優
れた陽極化成方法を取り入れた製造方法であるため、小
型かつ高感度である表面型の加速度センサを確実に得る
ことができる。According to the fourth aspect of the present invention, since the manufacturing method incorporates the above-described excellent anodizing method, a small and highly sensitive surface type acceleration sensor can be reliably obtained.
【図１】実施形態の加速度センサの製造方法において、
陽極化成に供されるシリコン基板の概略断面図。FIG. 1 illustrates a method of manufacturing an acceleration sensor according to an embodiment.
FIG. 3 is a schematic cross-sectional view of a silicon substrate subjected to anodization.
【図２】同じく陽極化成に供されるシリコン基板におけ
る拡散歪みゲージのレイアウトを説明するための概略平
面図。FIG. 2 is a schematic plan view for explaining a layout of a diffusion strain gauge on a silicon substrate similarly subjected to anodization.
【図３】同じく陽極化成時において電源との接続方法を
説明するための概略図。FIG. 3 is a schematic diagram for explaining a method of connecting to a power source during anodization.
【図４】陽極化成時における電流の流れを説明するため
のシリコン基板の概略断面図。FIG. 4 is a schematic cross-sectional view of a silicon substrate for explaining a current flow during anodization.
【図５】陽極化成を経てポーラス化したシリコン基板の
概略断面図。FIG. 5 is a schematic sectional view of a porous silicon substrate after anodization.
【図６】アルカリエッチングを経て完成した加速度セン
サの概略断面図。FIG. 6 is a schematic sectional view of an acceleration sensor completed through alkali etching.
【図７】従来技術において、陽極化成方法に供されるシ
リコン基板の概略断面図。FIG. 7 is a schematic cross-sectional view of a silicon substrate subjected to an anodizing method in a conventional technique.
【図８】従来技術において、アルカリエッチングを経て
完成した加速度センサの概略断面図。FIG. 8 is a schematic cross-sectional view of an acceleration sensor completed through alkali etching in a conventional technique.
１…表面型の加速度センサ、２…（ｐ型単結晶）シリコ
ン基板、４…二層構造のエピタキシャル成長層の一部で
ある第１のエピタキシャル成長層、ｎ型シリコン層とし
てのエピタキシャル成長層、５…シリコン拡散層として
のｐ+ シリコン拡散層、６…二層構造のエピタキシャル
成長層の一部である第２のエピタキシャル成長層、９…
配線パターン、１２…絶縁層としての酸化膜、１３…電
極層、１４…接続用開口部、１５…直流電源、１６…多
孔質シリコン層、１７…マス部、２１…ｎ型シリコン埋
込層、２１ａ…非形成領域としての開口部、２４…ふっ
酸溶液、Ｒ1 〜Ｒ8 …拡散歪みゲージ。DESCRIPTION OF SYMBOLS 1 ... Surface type acceleration sensor, 2 ... (p-type single crystal) silicon substrate, 4 ... 1st epitaxial growth layer which is a part of epitaxial growth layer of two-layer structure, epitaxial growth layer as n-type silicon layer, 5 ... silicon A p + silicon diffusion layer as a diffusion layer; 6 a second epitaxial growth layer which is a part of a two-layer epitaxial growth layer;
Wiring pattern, 12 ... oxide film as insulating layer, 13 ... electrode layer, 14 ... connection opening, 15 ... DC power supply, 16 ... porous silicon layer, 17 ... mass part, 21 ... n-type silicon buried layer 21a: an opening as a non-formed region; 24, a hydrofluoric acid solution; R1 to R8: a diffusion strain gauge.
Claims (4)
れたｎ型シリコンからなる二層構造のエピタキシャル成
長層の所定領域に、ｐ型不純物を高濃度で含むシリコン
拡散層を形成し、ふっ酸溶液中で直流電源の陽極側に前
記ｐ型単結晶シリコン基板を接続することにより、その
裏面側から表面側に向かう方向に直流電流を流してそれ
と反対方向にポーラス化を選択的に進行させる陽極化成
方法において、 前記ｐ型単結晶シリコン基板と前記二層構造のエピタキ
シャル成長層との界面において少なくとも前記シリコン
拡散層により側面側から包囲される領域にｎ型シリコン
埋込層を形成するとともに、前記ｐ型単結晶シリコン基
板において前記シリコン拡散層に対応する位置に前記ｎ
型シリコン埋込層の非形成領域を設けておくことによ
り、前記ｎ型シリコン埋込層及びその上にある前記二層
構造のエピタキシャル成長層の一部をポーラス化するこ
となく、それらを側面側及び下面側から包囲する部分を
ポーラス化することを特徴とするシリコン基板の陽極化
成方法。A silicon diffusion layer containing a p-type impurity at a high concentration is formed in a predetermined region of a two-layer epitaxial growth layer made of n-type silicon laminated on the surface side of a p-type single crystal silicon substrate. By connecting the p-type single-crystal silicon substrate to the anode side of a DC power supply in an acid solution, a DC current flows in a direction from the back surface side to the front surface side, and porous formation proceeds selectively in the opposite direction. In the anodization method, at the interface between the p-type single crystal silicon substrate and the epitaxially grown layer having the two-layer structure, an n-type silicon buried layer is formed at least in a region surrounded from the side by the silicon diffusion layer; In a p-type single crystal silicon substrate, the n
By providing a non-formation region of the type silicon buried layer, the n-type silicon buried layer and a part of the epitaxially grown layer having the two-layer structure on the n-type silicon buried layer can be formed on the side surface and without being made porous. A method for anodizing a silicon substrate, comprising: forming a portion surrounded from a lower surface side into a porous material.
散層は、前記ｐ型単結晶シリコン基板に到る深さに形成
されていることを特徴とする請求項１に記載のシリコン
基板の陽極化成方法。2. The silicon substrate according to claim 1, wherein the silicon diffusion layer containing the p-type impurity at a high concentration is formed to a depth reaching the p-type single crystal silicon substrate. Anodizing method.
絶縁層を介して電極層が形成され、前記電極層と前記ｐ
型単結晶シリコン基板とは前記絶縁層に形成された接続
用開口部を介して電気的に接続され、前記接続用開口部
は前記ｎ型シリコン埋込層に対応する位置に設けられて
いることを特徴とする請求項１または２に記載のシリコ
ン基板の陽極化成方法。3. An electrode layer is formed on the back side of the p-type single crystal silicon substrate via an insulating layer, and the electrode layer and the p-type single crystal silicon substrate are
Electrically connected to a single-crystal silicon substrate via a connection opening formed in the insulating layer, wherein the connection opening is provided at a position corresponding to the n-type silicon buried layer The method for anodizing a silicon substrate according to claim 1 or 2, wherein:
に形成され、そのマス部の上面に歪みゲージが形成され
た表面型の加速度センサを製造する方法において、 前記歪みゲージ及びそれに接続する配線パターンを形成
する工程を経たシリコン基板に対して請求項１乃至３の
いずれか１項に記載の陽極化成方法を実施することによ
り、前記ｎ型シリコン埋込層及びその上にある前記二層
構造のエピタキシャル成長層の一部をその側面側及び下
面側から包囲する部分を選択的に多孔質シリコン層に改
質する工程と、 前記多孔質シリコン層をアルカリエッチングで溶解除去
することによって同多孔質シリコン層がある部分を空洞
化することにより、前記マス部を形成する工程とを含む
ことを特徴とするシリコン基板の陽極化成方法を利用し
た加速度センサの製造方法。4. A method of manufacturing a surface type acceleration sensor in which a mass portion is formed on a surface side of a silicon substrate so as to be displaceable, and a strain gauge is formed on an upper surface of the mass portion. 4. The n-type silicon buried layer and the two layers on the n-type silicon buried layer by performing the anodization method according to claim 1 on a silicon substrate having undergone a step of forming a wiring pattern. Selectively modifying a portion surrounding the part of the epitaxial growth layer of the structure from the side surface and the lower surface side into a porous silicon layer; and dissolving and removing the porous silicon layer by alkali etching to form the porous silicon layer. Forming the mass portion by hollowing out a portion where the silicon layer is located, thereby applying a silicon substrate anodizing method. Method of manufacturing a degree sensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264399A JPH11103073A (en) | 1997-09-29 | 1997-09-29 | Anode formation method of silicon substrate and manufacture of acceleration sensor using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264399A JPH11103073A (en) | 1997-09-29 | 1997-09-29 | Anode formation method of silicon substrate and manufacture of acceleration sensor using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11103073A true JPH11103073A (en) | 1999-04-13 |
Family
ID=17402630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264399A Pending JPH11103073A (en) | 1997-09-29 | 1997-09-29 | Anode formation method of silicon substrate and manufacture of acceleration sensor using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11103073A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015316A (en) * | 2010-06-30 | 2012-01-19 | Canon Inc | Semiconductor device, manufacturing method thereof, and solid imaging device |
-
1997
- 1997-09-29 JP JP9264399A patent/JPH11103073A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015316A (en) * | 2010-06-30 | 2012-01-19 | Canon Inc | Semiconductor device, manufacturing method thereof, and solid imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3399660B2 (en) | Manufacturing method of surface type acceleration sensor | |
| US6277712B1 (en) | Multilayered wafer with thick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof | |
| EP0330105B1 (en) | Integrated thin-film diaphragm | |
| US7276277B2 (en) | Micromechanical component, in particular a sensor element, having a stabilized membrane and a method of producing such a component | |
| JPH09501231A (en) | Electrostatic force balance type silicon accelerometer | |
| JP3506932B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| TW200414412A (en) | Soi polysilicon trench refill perimeter oxide anchor scheme | |
| JPH09507965A (en) | Substrate anchor for undercut silicon on insulating microstructure | |
| JPH0453267B2 (en) | ||
| US5725785A (en) | Method for manufacturing accelerometer sensor | |
| JP3551527B2 (en) | Method for manufacturing semiconductor strain-sensitive sensor | |
| US6617191B1 (en) | Method for anodizing silicon substrates for surface type acceleration sensors | |
| JP2000124465A (en) | Manufacture of semiconductor dynamical amount sensor | |
| JPH11103074A (en) | Anode formation method of silicon substrate and manufacture of acceleration sensor using the same | |
| JP2004516160A (en) | Micromechanics component and method of manufacturing the same | |
| JP4368971B2 (en) | Method for manufacturing sensor film substrate | |
| JPH11103073A (en) | Anode formation method of silicon substrate and manufacture of acceleration sensor using the same | |
| JP3506794B2 (en) | Acceleration sensor and method of manufacturing the same | |
| JP3478896B2 (en) | Acceleration sensor and method of manufacturing the same | |
| JPH11330493A (en) | Anodic formation of silicon substrate, fabrication of acceleration sensor employing it, and acceleration sensor | |
| JP4313001B2 (en) | Piezoresistive device and manufacturing method thereof | |
| JP3442549B2 (en) | Method for anodizing silicon substrate and method for hollowing silicon substrate | |
| JP3478895B2 (en) | Acceleration sensor and method of manufacturing the same | |
| WO1998056036A1 (en) | Semiconductor device and method of anodization for the semiconductor device | |
| JP2008198748A (en) | Semiconductor sensor and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050128 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060407 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090708 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120717 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20130717 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |