JPH1098417A - Transmission line - Google Patents
Transmission lineInfo
- Publication number
- JPH1098417A JPH1098417A JP8251590A JP25159096A JPH1098417A JP H1098417 A JPH1098417 A JP H1098417A JP 8251590 A JP8251590 A JP 8251590A JP 25159096 A JP25159096 A JP 25159096A JP H1098417 A JPH1098417 A JP H1098417A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- line
- signal
- signal line
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Waveguides (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高速信号を伝達す
るストリップライン、マイクロ・ストリップライン、及
びコプレーナ線路を用いた伝送路に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a transmission line using a stripline, a microstripline, and a coplanar line for transmitting a high-speed signal.
【０００２】[0002]
【従来の技術】マイクロ波・ミリ波用伝送線路として、
小型、軽量、簡易な構造、量産性に適するなどの理由
で、ストリップラインなどが用いられている。これら
は、少なくとも１枚の薄いストリップ導体を有する平行
２導体線路であり、一般にストリップ導体とアース導体
との間に低損失誘電体平板がはさまれる構造をとってい
る。ストリップ導体とアース導体の配置の仕方により、
スリップライン、マイクロ・ストリップライン、及びコ
プレーナ型伝送路が区別されている。ストリップライン
は、ストリップ導体に対して上下に平行にアース導体を
配設した構造であり、マイクロ・ストリップラインは、
平行なストリップ導体とアース導体との間に誘電体基板
を配設した構造となっている。コプレーナ型伝送路は、
基板の同一面上にストリップ導体とアース導体を配設し
た構造となっている。これらの伝送路を用いて２点間の
双方向通信を行う場合には、伝送する信号が低損失とな
るように線路の特性インピーダンス（例えば、５０Ω）
を決定し、受端において、受信側を見たインピーダンス
と送信側を見たインピーダンスとが等しくなるように終
端抵抗を設け、インピーダンス整合をとって、受端での
反射を防止している。従来、これらの伝送路により、最
長の伝送路（以下、主幹線路と呼ぶ）の間から分岐線路
を接続するマルチ接続の場合において、主幹線路と分岐
線路の特性インピーダンスを等しくし、また、最遠端の
レシーバー側では、終端抵抗によってインピーダンス整
合を取り、レシーバーの受端で反射となるようにしてい
る。2. Description of the Related Art As transmission lines for microwaves and millimeter waves,
Strip lines and the like are used because of their small size, light weight, simple structure, and suitability for mass production. These are parallel two-conductor lines having at least one thin strip conductor, and generally have a structure in which a low-loss dielectric plate is sandwiched between a strip conductor and a ground conductor. Depending on the arrangement of the strip conductor and the ground conductor,
Slip lines, micro strip lines, and coplanar transmission lines are distinguished. The strip line has a structure in which ground conductors are arranged vertically parallel to the strip conductor.
It has a structure in which a dielectric substrate is disposed between a parallel strip conductor and a ground conductor. The coplanar transmission path is
It has a structure in which a strip conductor and a ground conductor are arranged on the same surface of a substrate. When bidirectional communication between two points is performed using these transmission lines, the characteristic impedance of the line (for example, 50Ω) is set so that the transmitted signal has low loss.
At the receiving end, a terminating resistor is provided so that the impedance when viewing the receiving side becomes equal to the impedance when viewing the transmitting side, and impedance matching is performed to prevent reflection at the receiving end. Conventionally, in the case of a multi-connection in which a branch line is connected from a longest transmission line (hereinafter, referred to as a main line) by using these transmission lines, the characteristic impedance of the main line and the branch line are made equal, and On the receiver side at the end, impedance matching is achieved by a terminating resistor so that reflection occurs at the receiving end of the receiver.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
伝送路においては、以下のような課題があった。マルチ
接続された伝送路を用いて、例えば、主幹線路のドライ
バーから分岐線路のレシーバーに送信する場合、分岐線
路がスタブとなり、分岐線路と主幹線路との分岐点から
見た受信側のインピーダンスは、主幹線路のレシーバー
側のインピーダンスと分岐線路側のインピーダンスの並
列接続されたものに等しくなり、そのインピーダンスが
下がってしまい（例えば、主幹線路と分岐線路の特性イ
ンピーダンスを等しくすると、インピーダンスが半分に
なってしまう）、その分岐点から見た送信側のインピー
ダンス（主幹線路の特性インピーダンス）よりも小さく
なる。そのため、分岐点においてインピーダンス不整合
となって、反射雑音が大きくなるという問題点があっ
た。However, the conventional transmission path has the following problems. Using a multi-connected transmission line, for example, when transmitting from the driver of the main line to the receiver of the branch line, the branch line becomes a stub, and the impedance on the receiving side viewed from the branch point between the branch line and the main line is The impedance on the receiver side of the main line and the impedance on the branch line side become equal to those connected in parallel, and the impedance decreases. (For example, if the characteristic impedance of the main line and the branch line are made equal, the impedance becomes half. ), Which is smaller than the impedance on the transmitting side (the characteristic impedance of the main trunk line) as viewed from the branch point. Therefore, there is a problem that impedance mismatch occurs at the branch point and the reflection noise increases.
【０００４】[0004]
【課題を解決するための手段】本発明は、前記課題を解
決するために、伝送路において、基板上に配設され信号
を伝送する第１の伝送線路と、前記第１の伝送線路と反
対側の前記基板の面上に、前記第１の伝送信号線に対し
て平行に配設されたアース面とを有するマイクロ・スト
リップライン構造の第１の伝送路と、前記第１の伝送信
号線の途中から分岐し前記基板上に配設され信号を伝送
する第２の伝送信号線と、前記第２の伝送信号線と反対
側の前記基板の面上に、周囲の絶縁部により電気的に絶
縁され、前記第２の伝送線路と平行に配設された疑似ア
ース面とを有する第２の伝送路と、前記第２の伝送路か
ら信号を受信するか前記第２の伝送路に信号を送信する
かを示す制御信号に基づき、前記制御信号が前記第２の
伝送路から信号の受信を示す時は、前記疑似アース面を
ハイインピーダンスにし、前記制御信号が前記第２の伝
送路に信号の送信を示す時は、前記疑似アース面をアー
ス電位にするインピーダンス変換回路とを備えている。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides, in a transmission line, a first transmission line disposed on a substrate for transmitting a signal, and a first transmission line opposite to the first transmission line. A first transmission line of a microstrip line structure having a ground plane disposed in parallel with the first transmission signal line on a surface of the substrate on the side of the first transmission signal line; A second transmission signal line, which is branched from the middle of the transmission signal line and is disposed on the substrate, for transmitting a signal; and a second transmission signal line, on a surface of the substrate opposite to the second transmission signal line, electrically connected by a peripheral insulating portion. A second transmission line that is insulated and has a pseudo ground plane disposed in parallel with the second transmission line; and receiving a signal from the second transmission line or transmitting a signal to the second transmission line. The control signal is transmitted from the second transmission path based on a control signal indicating whether to transmit. When the control signal indicates transmission of a signal to the second transmission line, the impedance conversion circuit sets the pseudo ground plane to a ground potential when the control signal indicates transmission of a signal to the second transmission line. I have.
【０００５】本発明によれば、以上のように伝送路を構
成したので、第２の伝送信号線から信号を受信する場合
は、インピーダンス変換回路により、疑似アース面をハ
イインピーダンスにする。第２の伝送信号線／基板／疑
似アース面により静電容量を構成するが、疑似アース面
がハイインピータンスなので、第２の伝送信号線と疑似
アース面との静電容量は小さくなる。これにより、第２
の伝送信号線のインピーダンスが高くなり、分岐点での
受信側のインピーダンスが大きくなり、送信側のインピ
ーダンスとの差が小さくなり、分岐点における反射雑音
が抑制される。また、第２の伝送信号線に信号を送信す
る場合は、疑似アース面をアース電位にするので、第２
の伝送路のインピーダンスが小さくなり、低損失で信号
が送信される。According to the present invention, since the transmission path is configured as described above, when a signal is received from the second transmission signal line, the impedance conversion circuit sets the pseudo-ground plane to high impedance. The capacitance is constituted by the second transmission signal line / substrate / pseudo-ground plane. Since the pseudo-ground plane has high impedance, the capacitance between the second transmission signal line and the pseudo-ground plane is small. Thereby, the second
, The impedance on the receiving side at the branch point increases, the difference from the impedance on the transmitting side decreases, and the reflection noise at the branch point is suppressed. When transmitting a signal to the second transmission signal line, the pseudo ground plane is set to the ground potential,
, The impedance of the transmission line becomes small, and the signal is transmitted with low loss.
【０００６】[0006]
【発明の実施の形態】図１は、本発明の実施形態を示す
伝送路の構成図であり、３つの双方向ドライバーをマル
チ接続する場合を示したものである。この伝送路は、例
えば、３００ｍｍ×３３０ｍｍ程度の大きさの基板内に
設けたものである。図２は、図１を基板裏面から見た平
面図である。図１及び図２に示すように、伝送路１は、
主幹信号線５０とアース面８０とを有するマイクロ・ス
トリップライン構造の主幹伝送路（第１の伝送路）、分
岐信号線６０と疑似アース面４１とを有する分岐伝送路
（第２の伝送路）、及びインピーダンス変換回路４０か
ら構成される。主幹信号線５０には、双方向ドライバー
１０，２０が接続されている。分岐信号線６０には、双
方向ドライバー３０が接続されている。双方向ドライバ
１０はドライバー１１、及びレシーバー１２を有し、双
方向ドライバー２０はドライバー２１、及びレシーバー
２２を有し、双方向ドライバー３０はドライバー３１、
及びレシーバー３２を有する。FIG. 1 is a block diagram of a transmission line according to an embodiment of the present invention, showing a case where three bidirectional drivers are connected in a multi-connection manner. This transmission line is provided in a substrate having a size of, for example, about 300 mm × 330 mm. FIG. 2 is a plan view of FIG. 1 as viewed from the back surface of the substrate. As shown in FIGS. 1 and 2, the transmission line 1
A main transmission line (first transmission line) having a microstrip line structure having a main signal line 50 and a ground plane 80, and a branch transmission path (second transmission path) having a branch signal line 60 and a pseudo ground plane 41. , And an impedance conversion circuit 40. The bidirectional drivers 10 and 20 are connected to the main signal line 50. The bidirectional driver 30 is connected to the branch signal line 60. The bidirectional driver 10 has a driver 11 and a receiver 12, the bidirectional driver 20 has a driver 21 and a receiver 22, the bidirectional driver 30 has a driver 31,
And a receiver 32.
【０００７】ドライバー１１の制御端子は、インバータ
を介して、イネーブル信号線ＥＮ１に接続されている。
レシーバー１２の制御端子は、イネーブル信号線ＥＮ１
に接続されている。ドライバー１１の出力端子及びレシ
ーバー１２の入力端子は、主幹信号線５０に接続されて
いる。ドライバー１１の入力端子及びレシーバー１２の
出力端子は、共通接続されている。ドライバー２１の制
御端子は、インバータを介して、イネーブル信号線ＥＮ
２に接続されている。レシーバー２２の制御端子は、イ
ネーブル信号線ＥＮ２に接続されている。ドライバー２
１の出力端子及びレシーバー２２の入力端子は、主幹信
号線５０に接続されている。ドライバー２１の入力端子
及びレシーバー２２の出力端子は、共通接続されてい
る。ドライバー３１の制御端子は、インバータを介し
て、イネーブル信号線ＥＮ３に接続されている。レシー
バー３２の制御端子は、イネーブル信号線ＥＮ３に接続
されている。ドライバー３１の出力端子及びレシーバー
３２の入力端子は、分岐信号線６０に接続されている。
ドライバー３１の入力端子及びレシーバー３２の出力端
子は、共通接続されている。インピーダンス変換回路４
０の入力端子は、アースに接続され、その出力端子は、
疑似アース面４１に接続されている。インピーダンス変
換回路４０の制御端子は、インバータを介して、イネー
ブル信号線ＥＮ３に接続されている。[0007] The control terminal of the driver 11 is connected to an enable signal line EN1 via an inverter.
The control terminal of the receiver 12 is connected to the enable signal line EN1.
It is connected to the. The output terminal of the driver 11 and the input terminal of the receiver 12 are connected to the main signal line 50. The input terminal of the driver 11 and the output terminal of the receiver 12 are commonly connected. The control terminal of the driver 21 is connected to an enable signal line EN via an inverter.
2 are connected. The control terminal of the receiver 22 is connected to the enable signal line EN2. Driver 2
The first output terminal and the input terminal of the receiver 22 are connected to the main signal line 50. The input terminal of the driver 21 and the output terminal of the receiver 22 are commonly connected. The control terminal of the driver 31 is connected to the enable signal line EN3 via the inverter. The control terminal of the receiver 32 is connected to the enable signal line EN3. The output terminal of the driver 31 and the input terminal of the receiver 32 are connected to a branch signal line 60.
The input terminal of the driver 31 and the output terminal of the receiver 32 are commonly connected. Impedance conversion circuit 4
The input terminal of 0 is connected to ground, and its output terminal is
It is connected to the pseudo earth surface 41. The control terminal of the impedance conversion circuit 40 is connected to the enable signal line EN3 via the inverter.
【０００８】図３は、図２中のＡ−Ａ断面図である。図
３に示すように、主幹信号線５０は、ガラスエポキシ樹
脂などの基板７０の表面にＣｕなどの導電材料をパター
ニングして形成してあり、基板７０の裏面に形成したＣ
ｕなどの導電材料に形成したアース面８０とによりマイ
クロ・ストリップライン構造の主幹伝送路を構成してい
る。アース面８０は、基板７０の裏面全面の図４に示す
疑似アース面４１とその周囲の絶縁部４２とを除いた領
域に形成されている。図４は、図２中のＢ−Ｂ断面図で
ある。図４に示すように、分岐信号線６０は、基板７０
の表面に主幹信号線５０と同じ導電材料をパターニング
して形成され、裏面全体に形成した導電材に対して、分
岐信号線６０の直下の導電材料を残して、その周囲（例
えば、１ｍｍ程度の幅）の絶縁部４２の導電材料をエッ
チング除去して形成した疑似アース面４１とにより分岐
伝送路を構成している。FIG. 3 is a sectional view taken along line AA in FIG. As shown in FIG. 3, the main signal line 50 is formed by patterning a conductive material such as Cu on the surface of a substrate 70 such as a glass epoxy resin, and forming C on the back surface of the substrate 70.
The ground plane 80 formed of a conductive material such as u constitutes a main transmission line having a micro strip line structure. The ground plane 80 is formed on the entire rear surface of the substrate 70 except for the pseudo ground plane 41 shown in FIG. FIG. 4 is a sectional view taken along line BB in FIG. As shown in FIG. 4, the branch signal line 60 is
Is formed by patterning the same conductive material as that of the main signal line 50 on the front surface, and the conductive material formed on the entire back surface is left around the conductive material immediately below the branch signal line 60 (for example, about 1 mm). The width of the insulating portion 42 and the pseudo earth surface 41 formed by etching and removing the conductive material constitute a branch transmission line.
【０００９】疑似アース面４１は、レシーバー３２が分
岐信号線６０から信号を受信する際に、分岐信号線６０
の静電容量を小さくし、分岐点から受信側を見たインピ
ーダンスを高くするためのものであり、その位置及び大
きさは、制御する静電容量に合わせて決定するものであ
る。ここでは、一例として、疑似アース面４１は、分岐
信号線６０の直下に平行に配設している。ドライバー１
１，２１，３１は、その制御端子に“Ｌ”レベルが入力
されると、送信モードとなり、信号を出力端子に出力
し、制御端子に“Ｈ”レベルが入力されると、ディセー
ブルとなる送信回路である。レシーバー１２，２２，３
２は、その制御端子に“Ｌ”レベルが入力されると、受
信モードとなり、入力端子に入力される信号を出力端子
に出力し、制御端子に“Ｈ”レベルが入力されると、デ
ィセーブルとなる受信回路である。When the receiver 32 receives a signal from the branch signal line 60, the pseudo ground plane 41 is connected to the branch signal line 60.
This is to reduce the capacitance and increase the impedance when the receiving side is viewed from the branch point, and its position and size are determined according to the capacitance to be controlled. Here, as an example, the pseudo ground plane 41 is disposed immediately below and in parallel with the branch signal line 60. Driver 1
When the "L" level is input to the control terminal, the transmission mode is set to the transmission mode, and a signal is output to the output terminal. When the "H" level is input to the control terminal, the devices 1, 21, and 31 are disabled. It is a transmission circuit. Receivers 12, 22, 3
2 is set to a reception mode when an "L" level is input to its control terminal, outputs a signal input to the input terminal to an output terminal, and is disabled when an "H" level is input to the control terminal. Is a receiving circuit.
【００１０】インピーダンス変換回路４０は、その制御
端子に“Ｌ”レベルが入力されると、疑似アース面４１
を入力端子のアース電位にし、制御端子に“Ｈ”レベル
が入力されると、入力端子と出力端子とを電気的に分離
して、疑似アース面４１をハイインピーダンスにする回
路である。主幹信号線５０の特性インピーダンスは、例
えば、５０Ω、分岐信号線６０の疑似アース面４１がア
ース電位の時の特性インピーダンスは、例えば、５０Ω
とする。これにより、分岐信号線６０の特性インピーダ
ンスがその場合（５０Ω）では、分岐点において、レシ
ーバー２２，３２を見た時のインピーダンスは、２５Ω
程度となる（レシーバー２２，３２は、分岐点から離れ
ているために、分岐点からは、主幹信号線５０と分岐信
号線６０のインピーダンスしか見えない）。レーシーバ
ー１２，２２，３２は、その受端において、受信側を見
たインピーダンスと送信側を見たインピーダンスが等し
くなるように終端抵抗によりインピーダンス整合を取
り、反射を防止している。When an "L" level is input to the control terminal of the impedance conversion circuit 40, the impedance conversion circuit 40
Is set to the ground potential of the input terminal, and when the "H" level is input to the control terminal, the input terminal and the output terminal are electrically separated to make the pseudo ground surface 41 high impedance. The characteristic impedance of the main signal line 50 is, for example, 50Ω, and the characteristic impedance when the pseudo ground plane 41 of the branch signal line 60 is at the ground potential is, for example, 50Ω.
And Accordingly, when the characteristic impedance of the branch signal line 60 is 50Ω, the impedance when the receivers 22 and 32 are viewed at the branch point is 25Ω.
(Since the receivers 22 and 32 are far from the branch point, only the impedance of the main signal line 50 and the branch signal line 60 can be seen from the branch point). At the receiving ends of the race bars 12, 22, and 32, impedance matching is performed by a terminating resistor so that the impedance when viewing the receiving side becomes equal to the impedance when viewing the transmitting side, thereby preventing reflection.
【００１１】以下、図１の動作の説明（ａ）〜（ｃ）を
する。 （ａ） ドライバー１１からレシーバー２２、及びレシ
ーバー３２に伝送する場合 イネーブル信号線ＥＮ１が“Ｈ”レベルとなり、レシー
バー１２の制御端子に“Ｈ”レベルが入力され、レシー
バー１２は、ディセーブルとなる。ドライバー１１の制
御端子にインバータを介して、“Ｌ”レベルが入力さ
れ、ドライバー１１は、送信モードとなり、主幹信号線
５０に信号を送信する。イネーブル信号線ＥＮ２が
“Ｌ”レベルとなり、レシーバー２２の制御端子に
“Ｌ”レベルが入力されて、レシーバー２２は、受信モ
ードとなり、主幹信号線５０から信号を受信する。ドラ
イバー２１の制御端子にインバータを介して、“Ｈ”レ
ベルが入力され、ドライバー２１は、ディセーブルとな
る。また、イネーブル信号線ＥＮ３が“Ｌ”レベルとな
り、レシーバー３２の制御端子に“Ｌ”レベルが入力さ
れて、レシーバー３２は、受信モードとなり、分岐信号
線６０から信号を受信する。ドライバー３１の制御端子
にインバータを介して、“Ｈ”レベルが入力され、ドラ
イバー３１は、ディセーブルとなる。さらに、インピー
ダンス変換回路４０の制御端子にインバータを介して、
“Ｈ”レベルの制御信号が入力されて、インピーダンス
変換回路４０の出力である疑似アース面４１は、ハイイ
ンピーダンスとなる。Hereinafter, the operation of FIG. 1 will be described (a) to (c). (A) When transmitting from the driver 11 to the receiver 22 and the receiver 32 The enable signal line EN1 goes to the “H” level, the “H” level is input to the control terminal of the receiver 12, and the receiver 12 is disabled. The “L” level is input to the control terminal of the driver 11 via the inverter, and the driver 11 enters the transmission mode and transmits a signal to the main signal line 50. The enable signal line EN <b> 2 goes to “L” level, the “L” level is input to the control terminal of the receiver 22, and the receiver 22 enters the reception mode, and receives a signal from the main signal line 50. The “H” level is input to the control terminal of the driver 21 via the inverter, and the driver 21 is disabled. Further, the enable signal line EN3 becomes “L” level, and the “L” level is input to the control terminal of the receiver 32, and the receiver 32 enters the reception mode, and receives a signal from the branch signal line 60. The “H” level is input to the control terminal of the driver 31 via the inverter, and the driver 31 is disabled. Further, the control terminal of the impedance conversion circuit 40 is connected via an inverter to
When the “H” level control signal is input, the pseudo ground plane 41 output from the impedance conversion circuit 40 becomes high impedance.
【００１２】図５は、ドライバー１１からレシーバー２
２、及びレシーバー３２に伝送する場合の等価回路図で
あり、主幹信号線５０及び分岐信号線６０を分布定数回
路としている（集中定数回路の場合も同様である）。こ
の場合は、主幹信号線５０の特性インピーダンスにより
分布定数回路に表される主幹信号線５０と、分岐信号線
６０の抵抗Ｒ及びインダクタンスＬ、分岐信号線６０と
疑似アース面４１及びアース面８０との間の漏れコンダ
クタンスＧ及び静電容量Ｃ0 による特性インピーダンス
Ｚ0 によりその等価回路が表される。疑似アース面４１
は、分岐信号線６０に対して、平行平面を形成してお
り、静電容量Ｃ0 は、分岐信号線６０／基板７０／疑似
アース面４１の平行平板容量と、分岐信号線６０／基板
７０／アース面８０のフリンジング容量から構成され、
分岐信号線６０の直下に形成した疑似アース面４１と分
岐信号線６０との間の静電容量が主である。この静電容
量Ｃ0 は、分岐信号線６０の線幅、基板７０の厚み、基
板７０の誘電率などで決まる。FIG. 5 is a diagram showing a configuration in which the driver 2
2 and an equivalent circuit diagram for transmission to the receiver 32, in which the main signal line 50 and the branch signal line 60 are distributed constant circuits (the same applies to a lumped constant circuit). In this case, the main signal line 50 represented in the distributed constant circuit by the characteristic impedance of the main signal line 50, the resistance R and the inductance L of the branch signal line 60, the branch signal line 60, the pseudo ground plane 41 and the ground plane 80, The equivalent circuit is represented by the characteristic impedance Z 0 due to the leakage conductance G and the capacitance C 0 . Pseudo earth surface 41
Forms a parallel plane with respect to the branch signal line 60, and the capacitance C 0 is the parallel plate capacitance of the branch signal line 60 / substrate 70 / pseudo ground plane 41 and the branch signal line 60 / substrate 70 / Consisting of the fringing capacity of the ground plane 80,
The capacitance is mainly between the pseudo ground plane 41 formed immediately below the branch signal line 60 and the branch signal line 60. The capacitance C 0 is determined by the line width of the branch signal line 60, the thickness of the substrate 70, the dielectric constant of the substrate 70, and the like.
【００１３】ところが、疑似アース面４１は、ハイイン
ピーダンスとなっているので、分岐信号線６０と疑似ア
ース面４１との間の電圧は、それほど高くならないた
め、電荷が蓄積されにくくなり、分岐信号線６０から
は、静電容量Ｃ0 は、小さくなって見える（例えば、従
来よりも１／４程度）。そのため、コンダクタンスＧ
（その値が十分大きく、インピーダンスに及ぼす影響が
小さい）を実部、静電容量Ｃ0 を虚部とする複素数の逆
数と抵抗Ｒを実部、インダクタンスＬを虚部とする複素
数との積の平方根で表される分岐信号線６０の特性イン
ピーダンスＺ0 は高くなる。分岐点から見た受信側のイ
ンピーダンスは、分岐信号線６０の特性インピーダンス
Ｚ0 と主幹信号線５０の特性インピーダンスとの並列接
続によるインピーダンスとなるが、特性インピーダンス
Ｚ0 が高くなるので、分岐点から見た受信側のインピー
ダンスが高くなって、分岐信号線６０のスタブによる影
響が少なくなり、分岐点から見た送信側のインピーダン
スとの差が小さくなって、分岐点における反射が抑制さ
れる。この反射が抑制された信号が、レシーバー２２，
３２に伝達される。However, since the pseudo ground plane 41 has a high impedance, the voltage between the branch signal line 60 and the pseudo ground plane 41 does not increase so much. From 60, the capacitance C 0 appears to be small (for example, about 1/4 that of the related art). Therefore, the conductance G
(Its value is sufficiently large and the effect on impedance is small) is the product of the real part, the reciprocal of a complex number having the capacitance C 0 as the imaginary part, the resistance R as the real part, and the inductance L as the imaginary part. The characteristic impedance Z 0 of the branch signal line 60 represented by the square root increases. Impedance of the receiving side as viewed from the branch point, becomes an impedance by the parallel connection of the characteristic impedance of the characteristic impedance Z 0 and the main trunk signal line 50 of the branch signal line 60, since the characteristic impedance Z 0 becomes higher, from the branch point The impedance on the receiving side as seen increases, the influence of the stub of the branch signal line 60 decreases, the difference from the impedance on the transmitting side as seen from the branch point decreases, and reflection at the branch point is suppressed. The signal whose reflection is suppressed is transmitted to the receiver 22,
32.
【００１４】（ｂ） ドライバー３１からレシーバー１
２、及びレシーバー３２に伝送する場合 イネーブル信号線ＥＮ３が“Ｈ”レベルとなり、レシー
バー３２の制御端子に“Ｈ”レベルが入力されて、レシ
ーバー３２は、ディセーブルとなる。ドライバー３１の
制御端子にインバータを介して、“Ｌ”レベルが入力さ
れ、ドライバー３１は、送信モードとなり、分岐信号線
６０に信号を送信する。インピーダンス変換回路４０の
制御端子にインバータを介して、“Ｌ”レベルの制御信
号が入力され、インピーダンス変換回路４０は、疑似ア
ース面４１の電位をアース電位に等しくする。イネーブ
ル信号線ＥＮ２が“Ｌ”レベルとなり、レシーバー２２
の制御端子に“Ｌ”レベルが入力されて、レシーバー２
２は、受信モードとなり、主幹信号線５０から信号を受
信する。ドライバー２１の制御端子にインバータを介し
て、“Ｈ”レベルが入力され、ドライバー２１は、ディ
セーブルとなる。また、イネーブル信号線ＥＮ１が
“Ｌ”レベルとなり、レシーバー１２の制御端子に
“Ｌ”レベルが入力されて、レシーバー１２は、受信モ
ードとなり、主幹信号線５０から信号を受信する。ドラ
イバー１１の制御端子にインバータを介して、“Ｈ”レ
ベルが入力され、ドライバー１１は、ディセーブルとな
る。(B) From the driver 31 to the receiver 1
2, and transmission to the receiver 32. The enable signal line EN3 goes to the “H” level, the “H” level is input to the control terminal of the receiver 32, and the receiver 32 is disabled. The “L” level is input to the control terminal of the driver 31 via the inverter, and the driver 31 enters the transmission mode and transmits a signal to the branch signal line 60. An “L” level control signal is input to the control terminal of the impedance conversion circuit 40 via the inverter, and the impedance conversion circuit 40 makes the potential of the pseudo ground plane 41 equal to the ground potential. The enable signal line EN2 becomes “L” level, and the receiver 22
"L" level is input to the control terminal of
2 is in a reception mode, and receives a signal from the main signal line 50. The “H” level is input to the control terminal of the driver 21 via the inverter, and the driver 21 is disabled. Further, the enable signal line EN1 goes to “L” level, the “L” level is input to the control terminal of the receiver 12, and the receiver 12 enters the reception mode, and receives a signal from the main signal line 50. The “H” level is input to the control terminal of the driver 11 via the inverter, and the driver 11 is disabled.
【００１５】図６は、ドライバー３１からレシーバー１
２、及びレシーバー２２に伝送する場合の等価回路図で
あり、主幹信号線５０及び分岐信号線６０を分布定数回
路としている（集中定数回路の場合も同様である）。こ
の場合、図５と同様に、特性インピーダンスと終端抵抗
により分布定数回路に表される主幹信号線５０と、分岐
信号線６０の抵抗Ｒ及びインダクタＬ、分岐信号線６０
と疑似アース面４１及びアース面８０との間の漏れコン
ダクタンスＧ及び静電容量Ｃ1 による特性インピーダン
スＺ1 により等価回路が表される。静電容量Ｃ1 は、
（ａ）の場合と同様に、分岐信号線６０／基板７０／疑
似アース面４１から主に構成されるが、疑似アース面４
１は、アース電位となっており、分岐信号線６０と疑似
アース面４１間の電圧が大きくなり、（ａ）の場合より
も静電容量Ｃ1 は大きくなり、分岐信号線６０の特性イ
ンピーダンスＺ1 が低くなる。分岐信号線５０の特性イ
ンピーダンスＺ1 が下がることにより、ドライバー３１
から送信された信号は低損失でレシーバー１２，２２に
伝達される。この時、分岐点で反射雑音が発生してしま
うが、分岐信号線６０の特性インピーダンスを（ａ）の
場合のように高くすると、信号損失が大きくなって、信
号が正しく伝達されないので、特性インピーダンスＺ1
を小さくしている。FIG. 6 is a diagram showing the configuration of the receiver 31 from the driver 31.
2 and an equivalent circuit diagram for transmission to the receiver 22, in which the main signal line 50 and the branch signal line 60 are distributed constant circuits (the same applies to a lumped constant circuit). In this case, as in FIG. 5, the main signal line 50 represented in the distributed constant circuit by the characteristic impedance and the terminating resistance, the resistance R and the inductor L of the branch signal line 60, and the branch signal line 60
Equivalent circuit is represented by the characteristic impedance Z 1 due to leakage conductance G and the capacitance C 1 between the pseudo ground plane 41 and ground plane 80 and. The capacitance C 1 is
As in the case of (a), it is mainly composed of the branch signal line 60 / substrate 70 / pseudo ground plane 41, but the pseudo ground plane 4
1 is a ground potential, the voltage between the branch signal line 60 and the pseudo ground plane 41 increases, the capacitance C 1 becomes larger than in the case of (a), and the characteristic impedance Z of the branch signal line 60 increases. 1 becomes lower. By the characteristic impedance Z 1 of the branch signal line 50 drops, the driver 31
Is transmitted to the receivers 12 and 22 with low loss. At this time, reflection noise occurs at the branch point. However, if the characteristic impedance of the branch signal line 60 is increased as in the case of FIG. 7A, the signal loss increases, and the signal is not transmitted correctly. Z 1
Is smaller.
【００１６】（ｃ） ドライバー２１からレシーバー１
２、及びレシーバー２２に伝送する場合 この場合は、（ａ）において、ドライバー１１がドライ
バー２１、レシーバー３２がレシーバー１２に入れ替わ
るだけであり、動作は、（ａ）と同様となって、分岐信
号線６０のインピーダンスが大きくなり、反射雑音が抑
制される。以上説明したように、本実施形態によれば、
レシーバー３２が分岐信号線６０か信号を受信する場合
は、疑似アース面４１をハイインピーダンスにすること
により、分岐信号線６０の特性インピーダンスを高くす
るので、伝送線路のスタブによる反射雑音を抑制するこ
とができる。また、ドライバー３１から分岐信号線６０
に送信する場合は、疑似アース面４１をアース電位にし
て、分岐信号線６０のインピーダンスを下げるので、低
損失で信号を伝達することができる。なお、本発明は、
上記実施形態に限定されず種々の変形が可能である。そ
の変形例としては、例えば次のようなものがある。(C) From the driver 21 to the receiver 1
2 and transmission to the receiver 22 In this case, in (a), the driver 11 only replaces the driver 21 and the receiver 32 replaces the receiver 12, and the operation is the same as that of (a), The impedance of 60 increases, and the reflected noise is suppressed. As described above, according to the present embodiment,
When the receiver 32 receives a signal from the branch signal line 60, the characteristic impedance of the branch signal line 60 is increased by setting the pseudo-ground plane 41 to high impedance, so that the reflection noise due to the stub of the transmission line is suppressed. Can be. Also, the driver 31 sends the branch signal line 60
, The pseudo ground plane 41 is set to the ground potential to lower the impedance of the branch signal line 60, so that the signal can be transmitted with low loss. In addition, the present invention
The present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications.
【００１７】（１） 実施形態では、主幹信号線５０に
分岐信号線６０を１個、マイクロ・ストリップ・ライン
に適用した例を示したが、複数の分岐信号線に適用する
ことが可能である。また、ストリップ・ラインやコプレ
ーナ型伝送路の場合も同様に適用可能である。ストリッ
プ・ラインの場合は、分岐信号線６０の上方及び下方に
形成するＣｕなどの導電材によるアース面８０に対し
て、分岐信号線６０の直上・直下の導電材の周囲を図３
と同様にエッチング除去した疑似アース面４１の構造に
すればよい。また、コプレーナ型伝送路の場合は、分岐
信号線６０に平行に隣接するアース面８０の周囲の導電
材をエッチング除去した図２と同様の疑似アース面４１
の構造とすればよい。 （２） 実施形態の伝送路は、基板内配線やバックボー
ドを通して基板間の双方向伝送路にも、基板やバックボ
ードの伝送路の構造を図２に示す構造にすればよい。(1) In the embodiment, an example is shown in which one branch signal line 60 is applied to the main signal line 50 and the microstrip line is applied. However, the present invention can be applied to a plurality of branch signal lines. . Further, the present invention can be similarly applied to a strip line or a coplanar transmission line. In the case of a strip line, the surroundings of the conductive material immediately above and immediately below the branch signal line 60 are shown in FIG.
The structure of the pseudo earth surface 41 which has been removed by etching in the same manner as described above. In the case of a coplanar transmission line, a pseudo ground plane 41 similar to FIG. 2 is obtained by removing the conductive material around the ground plane 80 adjacent in parallel to the branch signal line 60 by etching.
The structure may be as follows. (2) The transmission line according to the embodiment may be a bidirectional transmission line between the substrates through the wiring in the substrate or the backboard, or the transmission line of the substrate or the backboard may have the structure shown in FIG.
【００１８】[0018]
【発明の効果】以上詳細に説明したように、第１〜第３
の発明によれば、第１の伝送信号線から分岐する第２の
伝送路からの信号を受信する場合は、第２の伝送路に対
して平行に配設した疑似アース面をハイインピーダンス
にするので、第２の伝送路のインピーダンスが大きくな
り、分岐点における反射雑音が抑制される。さらに、第
２の伝送路に信号をドライバーにより送信する場合は、
疑似アース面をアース電位とするので、第２の伝送路の
インピーダンスが小さくなり、低損失で信号を伝達でき
る。As described in detail above, the first to third embodiments
According to the invention, when receiving a signal from the second transmission line branched from the first transmission signal line, the pseudo earth plane disposed in parallel to the second transmission line is set to high impedance. Therefore, the impedance of the second transmission path increases, and the reflection noise at the branch point is suppressed. Further, when a signal is transmitted to the second transmission path by a driver,
Since the pseudo ground plane is set to the ground potential, the impedance of the second transmission path is reduced, and the signal can be transmitted with low loss.
【図１】本発明の実施形態の伝送路を示す構成図であ
る。FIG. 1 is a configuration diagram illustrating a transmission line according to an embodiment of the present invention.
【図２】図１を基板裏面から見た平面図である。FIG. 2 is a plan view of FIG. 1 as viewed from the back surface of the substrate.
【図３】図２中のＡ−Ａ断面図である。FIG. 3 is a sectional view taken along line AA in FIG. 2;
【図４】図２中のＢ−Ｂ断面図である。FIG. 4 is a sectional view taken along line BB in FIG. 2;
【図５】ドライバー１１からレシーバー２２、及びレシ
ーバー３２に伝送する場合の等価回路図である。FIG. 5 is an equivalent circuit diagram in a case where a signal is transmitted from a driver 11 to a receiver 22 and a receiver 32.
【図６】ドライバー３１からレシーバー１２、及びレシ
ーバー２２に伝送する場合の等価回路図である。FIG. 6 is an equivalent circuit diagram in the case where a signal is transmitted from a driver 31 to a receiver 12 and a receiver 22.
１ 伝送路 １０，２０，３０ 双方向ドライバー １１，２１，３１ ドライバー １２，２２，３２ レシーバー ４０ インピーダンス変換
回路 ４１ 疑似アース面 ５０ 主幹信号線 ６０ 分岐信号線 ７０ 基板 ８０ アース面DESCRIPTION OF SYMBOLS 1 Transmission path 10, 20, 30 Bidirectional driver 11, 21, 31 Driver 12, 22, 32 Receiver 40 Impedance conversion circuit 41 Pseudo ground plane 50 Main signal line 60 Branch signal line 70 Substrate 80 Ground plane
Claims (3)
伝送信号線と、前記第１の伝送信号線と反対側の前記基
板の面上に、前記第１の伝送信号線に対して平行に配設
されたアース面とを有するマイクロ・ストリップライン
構造の第１の伝送路と、 前記第１の伝送信号線の途中から分岐し前記基板上に配
設され信号を伝送する第２の伝送信号線と、前記第２の
伝送信号線と反対側の前記基板の面上に、周囲の絶縁部
により電気的に絶縁され、前記第２の伝送信号線に対し
て平行に配設された疑似アース面とを有する第２の伝送
路と、 前記第２の伝送路から信号を受信するか前記第２の伝送
路に信号を送信するかを示す制御信号に基づき、前記制
御信号が前記第２の伝送路から信号の受信を示す時は、
前記疑似アース面をハイインピーダンスにし、前記制御
信号が前記第２の伝送路に信号の送信を示す時は、前記
疑似アース面をアース電位にするインピーダンス変換回
路とを、 備えたことを特徴とする伝送路。A first transmission signal line disposed on a substrate for transmitting a signal; and a first transmission signal line on a surface of the substrate opposite to the first transmission signal line. A first transmission line having a microstrip line structure having a ground plane disposed in parallel with the first transmission signal line; and a second transmission line that branches off from the middle of the first transmission signal line and is disposed on the substrate to transmit a signal. Transmission signal line, and on the surface of the substrate opposite to the second transmission signal line, electrically insulated by a surrounding insulating portion, and disposed in parallel with the second transmission signal line. A second transmission line having a pseudo-ground plane, and a control signal indicating whether to receive a signal from the second transmission line or to transmit a signal to the second transmission line, wherein the control signal is When indicating reception of a signal from the second transmission line,
An impedance conversion circuit that sets the pseudo ground plane to high impedance, and sets the pseudo ground plane to a ground potential when the control signal indicates transmission of a signal to the second transmission line. Transmission path.
伝送信号線と、前記基板の表面及び裏面に、前記第１の
伝送信号線に対して平行に配設されたアース面とを有す
るストリップライン構造の第１の伝送路と、 前記第１の伝送信号線の途中から分岐し前記基板内に配
設され信号を伝送する第２の伝送信号線と、前記基板の
両方又は片方の前記基板の面上に、周囲の絶縁部により
電気的に絶縁され、前記第２の伝送信号線に対して平行
に配設された疑似アース面とを有する第２の伝送路と、 前記第２の伝送路から信号を受信するか前記第２の伝送
路に信号を送信するかを示す制御信号に基づき、前記制
御信号が前記第２の伝送路から信号の受信を示す時は、
前記疑似アース面をハイインピーダンスにし、前記制御
信号が前記第２の伝送路に信号の送信を示す時は、前記
疑似アース面をアース電位にするインピーダンス変換回
路とを、 備えたことを特徴とする伝送路。2. A first transmission signal line disposed in a substrate for transmitting a signal, and a ground plane disposed on a front surface and a back surface of the substrate in parallel with the first transmission signal line. A first transmission line having a stripline structure having: a second transmission signal line that branches off from the middle of the first transmission signal line and is disposed in the substrate to transmit a signal; and / or one or both of the substrate A second transmission line having a pseudo-ground surface electrically insulated by a surrounding insulating portion and disposed in parallel with the second transmission signal line on the surface of the substrate; When the control signal indicates reception of a signal from the second transmission path based on a control signal indicating whether to receive a signal from the second transmission path or to transmit a signal to the second transmission path,
An impedance conversion circuit that sets the pseudo ground plane to high impedance, and sets the pseudo ground plane to a ground potential when the control signal indicates transmission of a signal to the second transmission line. Transmission path.
伝送信号線と、前記第１の伝送路と同一の前記基板上
に、前記第１の伝送信号線に対して平行に配設されたア
ース面とを有するコプレーナ型の第１の伝送路と、 前記第１の伝送信号線の途中から分岐し前記基板上に配
設され信号を伝送する第２の伝送信号線と、前記第２の
伝送信号線と同一の前記基板上に、周囲の絶縁部により
電気的に絶縁され、前記第２の伝送信号線に対して平行
に配設された疑似アース面とを有する第２の伝送路と、 前記第２の伝送路から信号を受信するか前記第２の伝送
路に信号を送信するかを示す制御信号に基づき、前記制
御信号が前記第２の伝送路から信号の受信を示す時は、
前記疑似アース面をハイインピーダンスにし、前記制御
信号が前記第２の伝送路に信号の送信を示す時は、前記
疑似アース面をアース電位にするインピーダンス変換回
路とを、 備えたことを特徴とする伝送路。3. A first transmission signal line disposed on a substrate and transmitting a signal, and disposed on the same substrate as the first transmission line in parallel with the first transmission signal line. A first transmission line of a coplanar type having a ground plane provided thereon, a second transmission signal line branched from the middle of the first transmission signal line, disposed on the substrate, and transmitting a signal; A second transmission signal line, on the same substrate as the second transmission signal line, having a pseudo-ground plane electrically insulated by a surrounding insulating portion and disposed in parallel with the second transmission signal line; A transmission path, based on a control signal indicating whether to receive a signal from the second transmission path or to transmit a signal to the second transmission path, the control signal receives a signal from the second transmission path When showing
An impedance conversion circuit that sets the pseudo ground plane to high impedance, and sets the pseudo ground plane to a ground potential when the control signal indicates transmission of a signal to the second transmission line. Transmission path.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251590A JPH1098417A (en) | 1996-09-24 | 1996-09-24 | Transmission line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8251590A JPH1098417A (en) | 1996-09-24 | 1996-09-24 | Transmission line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098417A true JPH1098417A (en) | 1998-04-14 |
Family
ID=17225085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8251590A Withdrawn JPH1098417A (en) | 1996-09-24 | 1996-09-24 | Transmission line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098417A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260549A (en) * | 2008-04-15 | 2009-11-05 | Mitsubishi Electric Corp | Multipoint connection signal transmission circuit |
-
1996
- 1996-09-24 JP JP8251590A patent/JPH1098417A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260549A (en) * | 2008-04-15 | 2009-11-05 | Mitsubishi Electric Corp | Multipoint connection signal transmission circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7315224B2 (en) | High data rate interconnecting device | |
| AU705726B2 (en) | Stripline directional coupler tolerant of substrate variations | |
| US6121930A (en) | Microstrip antenna and a device including said antenna | |
| GB2210510A (en) | Microwave balun | |
| US6636126B1 (en) | Four port hybrid | |
| JPH10200311A (en) | Coplanar waveguide line with back ground conductor | |
| US6646518B2 (en) | Balun and semiconductor device including the balun | |
| US4123730A (en) | Slot transmission line coupling technique using a capacitor | |
| AU630559B2 (en) | Phase shifter utilizing hybrid element | |
| EP1298857B1 (en) | Matched broadband switch matrix with active diode isolation | |
| JP2002134868A (en) | High-speed circuit board interconnection | |
| US6946927B2 (en) | Suspended substrate low loss coupler | |
| JPH1098417A (en) | Transmission line | |
| JPH10284901A (en) | High frequency switch and transmission/reception changeover device | |
| JPH06268408A (en) | Filter circuit | |
| JP2710894B2 (en) | Filter / antenna device | |
| JP3158031B2 (en) | Microstrip line coupling structure | |
| JP2000106501A (en) | Power distribution circuit and power synthesizing circuit | |
| US5258730A (en) | Microstrip transmission line substrate to substrate transition | |
| EP0256511A2 (en) | Directional coupler | |
| JP2828009B2 (en) | Microwave / millimeter-wave integrated circuit substrate connection method and connection line | |
| JPH08279703A (en) | Terminal equipment | |
| JPH0555813A (en) | Microstrip line terminal equipment | |
| JP3462397B2 (en) | High frequency module | |
| JP3398527B2 (en) | Crossing structure of transmission line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |