JPH1098128A - Semiconductor package and semiconductor mounting part - Google Patents

Semiconductor package and semiconductor mounting part

Info

Publication number
JPH1098128A
JPH1098128A JP25301996A JP25301996A JPH1098128A JP H1098128 A JPH1098128 A JP H1098128A JP 25301996 A JP25301996 A JP 25301996A JP 25301996 A JP25301996 A JP 25301996A JP H1098128 A JPH1098128 A JP H1098128A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor
semiconductor package
package
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25301996A
Other languages
Japanese (ja)
Inventor
Keiichi Yano
圭一 矢野
Hironori Asai
博紀 浅井
Kaoru Koiwa
馨 小岩
Nobuo Iwase
暢男 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25301996A priority Critical patent/JPH1098128A/en
Priority to US08/934,775 priority patent/US5909058A/en
Priority to KR1019970048696A priority patent/KR100283636B1/en
Publication of JPH1098128A publication Critical patent/JPH1098128A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low cost semiconductor package of simple structure, wherein coping with the increase in the number of input/output signals, package size is reduced, with superior radiation and electric characteristics. SOLUTION: An external connection terminal comprising a solder bump 13, etc., is provided on one main surface (lower surface) 11a of a supporting substrate 11 comprising a nitride group ceramics substrate. The supporting substrate 11 has, in its inside, a viahole 12 connected electrically to a solder bump 13a as an external connection terminal. To the other main surface (upper surface) 11b of the supporting substrate 11, a TAB tape 16 comprising a wiring 16b connected electrically to the other end part of the via hole 12 is jointed. On the joint surface side of the TAB tape 16 of the supporting substrate 11, a semiconductor chip 14 is jointed/mounted, while being electrically connected to the wiring 16b of the TAB tape 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、安価な簡易構造の
半導体パッケージとそれを実装した半導体実装部品に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inexpensive semiconductor package having a simple structure and a semiconductor package component mounting the same.

【０００２】[0002]

【従来の技術】近年、半導体製造技術の飛躍的な進歩に
よって、半導体チップの高集積化や高出力化等が急速に
進められており、これらに伴い半導体チップからの放熱
量はますます増大する傾向にあると共に、 1チップ当り
の入出力信号数も増加の一途をたどっている。2. Description of the Related Art In recent years, with the rapid progress of semiconductor manufacturing technology, high integration and high output of semiconductor chips have been rapidly promoted, and the heat radiation from the semiconductor chips has been further increased. With the trend, the number of input / output signals per chip is steadily increasing.

【０００３】従って、上述したような高集積化された半
導体チップ等が搭載されるパッケージには、半導体チッ
プで発生した熱を効率よく放散することを可能にすると
共に、半導体チップと多端子・狭ピッチでの接続を可能
にすること等が求められている。半導体パッケージの放
熱性に関しては、携帯用電子機器等の進歩等に伴って、
例えば自然対流状態での放熱特性を向上させる必要等が
生じており、より一層の放熱特性の向上が望まれてい
る。加えて、各種電子機器の小型化に伴って、半導体用
パッケージそのものを小型化することが求められてい
る。Accordingly, a package on which a highly integrated semiconductor chip or the like as described above is mounted can efficiently dissipate the heat generated by the semiconductor chip, and at the same time, has a multi-terminal / narrow connection with the semiconductor chip. It is required to enable connection at a pitch. Regarding the heat dissipation of semiconductor packages, with the progress of portable electronic devices, etc.,
For example, there is a need to improve heat radiation characteristics in a natural convection state, and further improvement in heat radiation characteristics is desired. In addition, with the miniaturization of various electronic devices, miniaturization of the semiconductor package itself is required.

【０００４】ここで、入出力数の多い半導体チップをパ
ッケージに実装する方法としては、いわゆるＴＡＢ(tap
e automated bonding)テープに半導体チップを接合し、
このＴＡＢチップをパッケージに実装する方法が知られ
ている。しかしながら、従来のＴＡＢチップを用いた一
般的なパッケージ構造は、多層セラミックス回路基板や
多層樹脂回路基板等からなるパッケージ基体にＴＡＢチ
ップを搭載し、パッケージ基体内部の配線層とＴＡＢリ
ードとを接続した構造であるため、構造的に高価となる
という難点を有していた。Here, as a method for mounting a semiconductor chip having a large number of inputs and outputs on a package, a so-called TAB (tap) is used.
e automated bonding) Join the semiconductor chip to the tape,
A method for mounting the TAB chip on a package is known. However, in a general package structure using a conventional TAB chip, a TAB chip is mounted on a package base made of a multilayer ceramic circuit board, a multilayer resin circuit board, and the like, and a wiring layer inside the package base is connected to a TAB lead. Due to the structure, there is a problem that the structure is expensive.

【０００５】また、ＴＡＢチップ自体を樹脂封止した安
価なパッケージも知られているが、この場合には放熱性
が著しく低下し、上述したような高集積化された半導体
チップ等には到底対応できない。さらに、ＴＡＢチップ
を使用したＢＧＡタイプのパッケージにおいて、リード
配線の曲りや歪、いわゆるリードスキューを防止するた
め、図４に示すように、半導体チップ１を接合したＴＡ
Ｂテープ２部分に、金属枠３等を接着する構造が提案さ
れている。しかし、この構造では放熱性を改善すること
はできず、また上部に放熱板４を接合したとしても、半
導体チップ１との間には封止樹脂５等が介在するため、
十分な放熱性を得ることはできない。An inexpensive package in which the TAB chip itself is sealed with a resin is also known, but in this case, the heat radiation property is remarkably reduced, and the above-mentioned highly integrated semiconductor chip and the like are completely compatible. Can not. Further, in a BGA type package using a TAB chip, in order to prevent bending or distortion of lead wiring, so-called lead skew, as shown in FIG.
A structure in which a metal frame 3 and the like are bonded to the B tape 2 has been proposed. However, this structure cannot improve the heat dissipation, and even if the heat dissipation plate 4 is joined to the upper portion, the sealing resin 5 and the like are interposed between the semiconductor chip 1 and the heat dissipation plate 4.
Sufficient heat dissipation cannot be obtained.

【０００６】一方、放熱性を高めた低熱抵抗パッケージ
としては、例えば図５に示すように窒化アルミニウム基
板等の高放熱性支持基板６の下面側に半導体チップ１を
接合搭載すると共に、この半導体チップ１の接合面と同
一の面にプリント配線基板等からなる配線部７を接合し
た、いわゆるキャビティダウン構造のパッケージが提案
されている。このキャビティダウン構造のパッケージ
は、放熱性に関しては比較的良好な結果が得られている
ものの、入出力信号数が増えるとパッケージサイズが大
きくなってしまい、パッケージ自体の小型化要請に反し
てしまう。また、パッケージサイズの増大に伴って配線
長が長くなることから、配線抵抗やインダクタンス等の
電気特性が低下するという問題も有している。On the other hand, as a low heat resistance package having enhanced heat dissipation, as shown in FIG. 5, for example, a semiconductor chip 1 is bonded and mounted on the lower surface side of a high heat dissipation support substrate 6 such as an aluminum nitride substrate. A package having a so-called cavity-down structure in which a wiring portion 7 made of a printed wiring board or the like is bonded to the same surface as the bonding surface of No. 1 has been proposed. Although the package having the cavity-down structure has relatively good results in terms of heat radiation, the package size increases as the number of input / output signals increases, which is contrary to the demand for miniaturization of the package itself. In addition, since the wiring length increases with an increase in the package size, there is also a problem that electrical characteristics such as wiring resistance and inductance are reduced.

【０００７】[0007]

【発明が解決しようとする課題】上述したように、従来
の安価な簡易構造の半導体パッケージにおいて、ＴＡＢ
チップを利用したパッケージ構造では特に放熱性が問題
となっており、一方高放熱性支持基板を利用したキャビ
ティダウン構造の低熱抵抗パッケージでは、入出力信号
数が増加した際にパッケージサイズが大型化し、パッケ
ージに対する小型化要請を満足することができず、さら
に電気特性の低下等も問題となっている。このようなこ
とから、従来の半導体パッケージにおいては、比較的簡
易な構造で低コスト化した上で、放熱性の向上とパッケ
ージサイズの小型化を共に満足させ、さらには電気特性
の向上を図ることが課題とされている。As described above, a conventional inexpensive semiconductor package having a simple structure has a TAB.
In the package structure using the chip, heat dissipation is a problem in particular.On the other hand, in the low thermal resistance package of the cavity down structure using the high heat dissipation support substrate, when the number of input / output signals increases, the package size increases, It is not possible to satisfy the demand for miniaturization of the package, and there is a problem that the electrical characteristics are deteriorated. For this reason, in the conventional semiconductor package, it is necessary to reduce the cost with a relatively simple structure, satisfy both the improvement of heat dissipation and the miniaturization of the package size, and further improve the electrical characteristics. Is an issue.

【０００８】本発明は、このような課題に対処するため
になされたもので、入出力信号数の増加に対応させた上
で、パッケージサイズの小型化を図ると共に、優れた放
熱性と電気特性を満足させた、安価な簡易構造の半導体
パッケージ、さらにはそのような半導体パッケージを実
装した半導体実装部品を提供することを目的としてい
る。SUMMARY OF THE INVENTION The present invention has been made to address such a problem, and has been made to cope with an increase in the number of input / output signals. It is an object of the present invention to provide an inexpensive semiconductor package having a simple structure, which satisfies the above, and a semiconductor mounting component on which such a semiconductor package is mounted.

【０００９】[0009]

【課題を解決するための手段】本発明の半導体パッケー
ジは、請求項１に記載したように、一方の主面に外部接
続端子が設けられていると共に、その内部に一方の端部
が前記外部接続端子に電気的に接続されたバイアホール
を有する窒化物系セラミックス基板からなる支持基板
と、前記支持基板の他方の主面に接合され、かつ前記バ
イアホールの他方の端部に電気的に接続された配線を有
するＴＡＢテープと、前記支持基板の前記ＴＡＢテープ
の接合面側に搭載され、前記配線と電気的に接続された
半導体チップとを具備することを特徴としている。According to a first aspect of the present invention, there is provided a semiconductor package having an external connection terminal provided on one main surface and having one end inside the external connection terminal. A supporting substrate made of a nitride ceramic substrate having via holes electrically connected to connection terminals; and a bonding substrate joined to the other main surface of the supporting substrate and electrically connected to the other end of the via hole. And a semiconductor chip mounted on the support substrate on the side of the bonding surface of the TAB tape and electrically connected to the wiring.

【００１０】本発明の半導体パッケージは、特に請求項
２に記載したように、前記バイアホールと前記ＴＡＢテ
ープの配線とは、前記支持基板上に予め設けられたバン
プを介して電気的に接続されていることを特徴としてい
る。また、請求項３に記載したように、前記外部接続端
子はバンプ端子であり、かつ前記外部接続端子としての
バンプ端子以外に放熱用のダミーバンプが前記支持基板
に設けられていることを特徴としている。In the semiconductor package according to the present invention, the via hole and the wiring of the TAB tape are electrically connected to each other via a bump provided on the support substrate. It is characterized by having. Further, as described in claim 3, the external connection terminal is a bump terminal, and a dummy bump for heat dissipation is provided on the support substrate in addition to the bump terminal as the external connection terminal. .

【００１１】また、本発明の半導体実装部品は、請求項
４に記載したように、上述した本発明の半導体パッケー
ジと、前記半導体パッケージが実装され、かつ前記半導
体パッケージの外部接続端子と電気的に接続された配線
層を有する多層構造の実装基板とを具備することを特徴
としている。Further, according to a fourth aspect of the present invention, there is provided a semiconductor package component according to the fourth aspect of the present invention, wherein the semiconductor package according to the present invention is electrically connected to an external connection terminal of the semiconductor package. And a mounting substrate having a multilayer structure having connected wiring layers.

【００１２】本発明の半導体パッケージにおいては、主
として支持基板に接合されたＴＡＢテープの配線で信号
配線を取り回しており、窒化物系セラミックス基板から
なる支持基板側の信号配線は基本的にはバイアホールの
みとしているため、パッケージ構造の簡易化、すなわち
低コスト化を満足している。また、パッケージ構造をい
わゆるキャビティアップ構造としており、さらにＴＡＢ
テープの配線は高密度化できることから、入出力信号数
の多い半導体チップと多端子・狭ピッチで接続した上
で、パッケージサイズ自体を小型化することができる。
加えて、半導体チップ自体は熱伝導性に優れる窒化物系
セラミックス基板からなる支持基板に直接搭載している
ため、半導体チップからの熱を効率よく放散することが
でき、半導体パッケージの高放熱性を確保することがで
きる。In the semiconductor package of the present invention, signal wiring is routed mainly by TAB tape wiring bonded to the support substrate, and the signal wiring on the support substrate side made of a nitride ceramic substrate is basically a via hole. Since only this is used, the simplification of the package structure, that is, the cost reduction is satisfied. In addition, the package structure is a so-called cavity-up structure.
Since the wiring density of the tape can be increased, it can be connected to a semiconductor chip having a large number of input / output signals at a large number of terminals and at a narrow pitch, and the package size itself can be reduced.
In addition, since the semiconductor chip itself is directly mounted on a supporting substrate made of a nitride ceramic substrate with excellent thermal conductivity, heat from the semiconductor chip can be efficiently dissipated, and the high heat dissipation of the semiconductor package is improved. Can be secured.

【００１３】さらには、パッケージサイズの小型化に伴
って信号配線長を短くすることができ、またＴＡＢテー
プでは配線材料としてＣｕ等を使用することができるた
め、信号配線を低抵抗化および低インダクタンス化する
ことができる。加えて、ＴＡＢテープに用いられる例え
ばポリイミド樹脂からなる絶縁性樹脂フィルムは、セラ
ミックス基板に比べて誘電率が低いため、信号配線間の
容量を小さくすることができる。これらによって、半導
体パッケージの電気特性を高めることが可能となる。Furthermore, the signal wiring length can be shortened as the package size is reduced, and Cu or the like can be used as a wiring material in a TAB tape, so that the signal wiring has low resistance and low inductance. Can be In addition, since the insulating resin film made of, for example, a polyimide resin used for the TAB tape has a lower dielectric constant than the ceramic substrate, the capacitance between the signal wirings can be reduced. As a result, the electrical characteristics of the semiconductor package can be improved.

【００１４】また、バイアホールとＴＡＢテープの配線
とを、支持基板上に予め設けられたバンプを介して電気
的に接続することによって、ＴＡＢテープと支持基板と
の熱膨張率の差を緩和することができ、パッケージの信
頼性をより一層高めることが可能となる。さらに、外部
接続端子としてのバンプ端子以外に放熱用のダミーバン
プを支持基板に設けることによって、半導体パッケージ
が実装される実装基板側への放熱特性を高めることがで
きる。従って、半導体パッケージの放熱性をより一層向
上させることが可能となる。Further, by electrically connecting the via holes and the wiring of the TAB tape via bumps provided on the support substrate in advance, the difference in the coefficient of thermal expansion between the TAB tape and the support substrate is reduced. Therefore, the reliability of the package can be further improved. Furthermore, by providing a dummy bump for heat radiation on the support substrate in addition to the bump terminal as an external connection terminal, the heat radiation characteristic to the mounting substrate side on which the semiconductor package is mounted can be improved. Therefore, the heat dissipation of the semiconductor package can be further improved.

【００１５】[0015]

【発明の実施の形態】以下、本発明を実施するための形
態について図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００１６】図１は、本発明の半導体パッケージの一実
施形態の概略構造を示す断面図である。同図おいて、１
１は支持基板であり、この支持基板１１は窒化アルミニ
ウム（ＡｌＮ）を主成分とする焼結体や窒化ケイ素（Ｓ
ｉ3 Ｎ4 ）を主成分とする焼結体等からなる窒化物系セ
ラミックス基板により構成されたものである。FIG. 1 is a sectional view showing a schematic structure of an embodiment of a semiconductor package according to the present invention. In the figure, 1
Reference numeral 1 denotes a supporting substrate, and the supporting substrate 11 is made of a sintered body containing aluminum nitride (AlN) as a main component or silicon nitride (SN).
i 3 N 4) is obtained is constituted by a nitride-based ceramic substrate formed of a sintered body mainly composed of.

【００１７】ここで、上記支持基板１１に使用されるＡ
ｌＮ焼結体としては、一般に基板材料として使用されて
いる熱伝導率が80W/m K 以上のものが好ましく用いられ
る。また、Ｓｉ3 Ｎ4 焼結体としては、特に50W/m K 以
上の熱伝導率を有するものが好ましく用いられる。Ｓｉ
3 Ｎ4 焼結体は高強度・高靭性のセラミックス焼結体と
してよく知られており、さらに例えば焼結体原料となる
窒化ケイ素粉末の微粒子化、高純度化、焼結助剤組成等
の組成制御等を行うことによって、本来の高強度・高靭
性という機械的特性を損うことなく、熱伝導率が50W/m
K 以上というように、比較的熱伝導性に優れたＳｉ3 Ｎ
4 焼結体が得られる。Here, A used for the support substrate 11
As the 1N sintered body, those having a thermal conductivity of 80 W / mK or more, which are generally used as a substrate material, are preferably used. Further, as the Si 3 N 4 sintered body, one having a thermal conductivity of 50 W / m K or more is particularly preferably used. Si
3 N 4 sintered body having high strength and high toughness are well known as sintered ceramics, further for example, fine particles of silicon nitride powder as a sintered body raw material, high purity, such as sintering aid composition By controlling the composition, the thermal conductivity can be reduced to 50 W / m without impairing the original mechanical properties of high strength and high toughness.
As referred to above K, relatively excellent in thermal conductivity Si 3 N
4 A sintered body is obtained.

【００１８】上述したような窒化物系セラミックス基板
からなる支持基板１１は、内部信号配線としてバイアホ
ール１２を有している。このバイアホール１２は、例え
ば窒化物系セラミックス基板のグリーンシート段階でス
ルーホールを形成し、このスルーホール内にＷやＭｏ等
を含む導体ペーストを充填した後、グリーンシートと同
時焼成して形成されたものであり、ＷやＭｏ等の高融点
金属を主成分とする導体層である。ここで、支持基板１
１には基本的に安価な単板構造の基板が用いられ、単板
構造の基板に対しても比較的容易に形成することが可能
なバイアホール１２のみを内部信号配線として有してい
る。The support substrate 11 made of a nitride ceramic substrate as described above has via holes 12 as internal signal wiring. The via hole 12 is formed, for example, by forming a through hole at the green sheet stage of the nitride ceramic substrate, filling the through hole with a conductive paste containing W, Mo, or the like, and then simultaneously firing the green sheet. And a conductor layer mainly composed of a high melting point metal such as W or Mo. Here, the support substrate 1
Basically, an inexpensive single-plate substrate is used for 1, and only via holes 12 that can be formed relatively easily on a single-plate substrate are provided as internal signal wires.

【００１９】なお、後に詳述するように、電源層や接地
層等の配線層については支持基板１１内に形成してもよ
く、この場合には支持基板１１に多層構造の窒化物系セ
ラミックス基板を用いることができる。As will be described later in detail, wiring layers such as a power supply layer and a ground layer may be formed in the support substrate 11, and in this case, the support substrate 11 is provided with a multi-layered nitride ceramic substrate. Can be used.

【００２０】上述したバイアホール１２を有する支持基
板１１の一方の主面、すなわち下面１１ａには、例えば
半田ボールを接合して構成したバンプ端子（以下、半田
バンプと記す）１３が設けられている。この半田バンプ
１３は、主に外部接続端子としての機能を有するもので
ある。外部接続端子としての半田バンプ１３ａは、バイ
アホール１２と電気的に接続するように形成されている
が、一部はバイアホール１２の位置に関係なく、支持基
板１１の下面１１ａに接合形成されている。On one main surface, that is, the lower surface 11a, of the support substrate 11 having the above-described via hole 12, a bump terminal (hereinafter, referred to as a solder bump) 13 formed by bonding a solder ball, for example, is provided. . The solder bump 13 mainly has a function as an external connection terminal. The solder bump 13 a as an external connection terminal is formed so as to be electrically connected to the via hole 12, but is partially formed on the lower surface 11 a of the support substrate 11 regardless of the position of the via hole 12. I have.

【００２１】上記した電気的な接続関係を有しない半田
バンプ１３ｂは、放熱用のダミーバンプであり、後述す
る実装基板２０との接合面積拡大に寄与している。この
ように、支持基板１１の下面１１ａにおいて、外部接続
端子としての半田バンプ１３ａの配置等に影響を及ぼさ
ない範囲で、ダミーバンプ１３ａを形成することによっ
て、支持基板１１から実装基板２０への放熱面積を増大
させることができ、これによりパッケージの熱特性（放
熱性）のさらなる向上を図ることができる。The above-mentioned solder bumps 13b having no electrical connection relationship are dummy bumps for heat radiation, and contribute to an increase in the bonding area with the mounting board 20 described later. As described above, by forming the dummy bumps 13a on the lower surface 11a of the support substrate 11 within a range that does not affect the arrangement of the solder bumps 13a as external connection terminals, a heat radiation area from the support substrate 11 to the mounting substrate 20 is formed. And the thermal characteristics (heat dissipation) of the package can be further improved.

【００２２】なお、半田バンプ１３は支持基板１１の下
面１１ａにおいて、バイアホール１２の形成位置および
バイアホール１２が設けられていない空スペースに、Ｓ
ｎ−Ｐｂ共晶半田ペースト等を印刷し、この半田ペース
ト上に治具を用いてＳｎ−Ｐｂ共晶半田ボール等を載せ
た後、半田ペーストを溶融させることにより接合されて
いる。The solder bumps 13 are formed on the lower surface 11a of the support substrate 11 in the formation positions of the via holes 12 and in the empty spaces where the via holes 12 are not provided.
An n-Pb eutectic solder paste or the like is printed, a Sn-Pb eutectic solder ball or the like is mounted on the solder paste by using a jig, and then the solder paste is melted and joined.

【００２３】支持基板１１の他方の主面、すなわち上面
１１ｂには、例えばＣＭＯＳゲートアレイやＥＣＬゲー
トアレイ等の半導体チップ１４が、ろう材、半田、ガラ
ス系接着剤等の接合材１５を介して接合搭載されてお
り、半導体チップ１４の動作に伴って生じる熱は支持基
板１１に直接伝わるよう構成されている。よって、半導
体チップ１４からの熱を熱伝導性に優れる窒化物系セラ
ミックス基板からなる支持基板１１に効率よく伝えるこ
とができる。このように、この実施形態の半導体パッケ
ージは、いわゆるキャビティアップ構造を有している。On the other main surface of the support substrate 11, that is, on the upper surface 11b, a semiconductor chip 14 such as a CMOS gate array or an ECL gate array is provided with a bonding material 15 such as a brazing material, solder, or a glass-based adhesive. The semiconductor chip 14 is bonded and mounted, and heat generated by the operation of the semiconductor chip 14 is directly transmitted to the support substrate 11. Therefore, heat from the semiconductor chip 14 can be efficiently transmitted to the support substrate 11 made of a nitride ceramic substrate having excellent thermal conductivity. As described above, the semiconductor package of this embodiment has a so-called cavity-up structure.

【００２４】この支持基板１１の半導体チップ１４の接
合搭載面（上面）１１ｂには、ＴＡＢテープ１６が絶縁
性接着剤１７を介して接合固定されている。ここで言う
ＴＡＢテープ１６とは、ポリイミド樹脂フィルムのよう
な絶縁性樹脂フィルムからなるテープキャリア１６ａ
に、銅や銅合金等からなる配線１６ｂが予め形成されて
いるものであり、通常のＴＡＢ(tape automated bondin
g)と同様なものを使用することができる。このようなＴ
ＡＢテープ１６の配線１６ｂの一方の端部は、半導体チ
ップ１４の電極（図示せず）とボンディングワイヤ１８
を介して電気的に接続されている。半導体チップ１４の
信号配線は、基本的にはＴＡＢテープ１６の配線１６ｂ
で取り回されている。A TAB tape 16 is bonded and fixed to the bonding mounting surface (upper surface) 11 b of the semiconductor chip 14 of the support substrate 11 via an insulating adhesive 17. The TAB tape 16 here is a tape carrier 16a made of an insulating resin film such as a polyimide resin film.
In addition, a wiring 16b made of copper, a copper alloy, or the like is formed in advance, and a normal TAB (tape automated bondin) is used.
The same as g) can be used. Such a T
One end of the wiring 16 b of the AB tape 16 is connected to an electrode (not shown) of the semiconductor chip 14 and a bonding wire 18.
Are electrically connected via The signal wiring of the semiconductor chip 14 is basically the wiring 16b of the TAB tape 16.
It is managed by.

【００２５】ＴＡＢテープ１６の配線１６ｂには、上述
したように銅や銅合金等を使用することができるため、
極めて微細にエッチングすることが可能である。具体的
には0.05〜 0.5mm程度の配線ピッチを実現することがで
きる。このような配線１６ｂを使用することによって、
半導体チップ１４と配線１６ｂとを多端子・狭ピッチで
接続することができる。さらに、ＴＡＢテープ１６の配
線１６ｂは、微細配線ピッチの実現により高配線密度化
できることから、入出力数の多い半導体チップ１４であ
っても信号配線を容易に取り回すことができるだけでな
く、パッケージサイズそのものを小型化することが可能
となる。Since the wiring 16b of the TAB tape 16 can be made of copper or a copper alloy as described above,
Very fine etching can be performed. Specifically, a wiring pitch of about 0.05 to 0.5 mm can be realized. By using such a wiring 16b,
The semiconductor chip 14 and the wiring 16b can be connected with multiple terminals and a narrow pitch. Further, since the wiring density of the wiring 16b of the TAB tape 16 can be increased by realizing a fine wiring pitch, not only the signal wiring can be easily arranged even in the semiconductor chip 14 having a large number of inputs and outputs, but also the package size can be increased. It is possible to reduce the size itself.

【００２６】上述したＴＡＢテープ１６の配線１６ｂの
他方の端部は、支持基板１１内に設けられたバイアホー
ル１２の上面側端部と電気的に接続されている。ここ
で、配線１６ｂとバイアホール１２との電気的な接続
は、図２に拡大して示すように、支持基板１１の上面１
１ｂに予め設けられたバンプ１９を介して行われてい
る。さらに、半導体チップ１４およびボンディングワイ
ヤ１８の保護のために、ポッテイング樹脂２１により樹
脂封止されている。The other end of the wiring 16 b of the TAB tape 16 is electrically connected to the upper end of the via hole 12 provided in the support substrate 11. Here, the electrical connection between the wiring 16b and the via hole 12 is, as shown in an enlarged manner in FIG.
1b through a bump 19 provided in advance. Further, the semiconductor chip 14 and the bonding wires 18 are sealed with a potting resin 21 for protection.

【００２７】上記したようなバンプ１９による配線１６
ｂとバイアホール１２との電気的な接続、および絶縁性
接着剤１７による支持基板１１とＴＡＢテープ１６との
機械的な接合は、まず支持基板１１のバイアホール１２
上に予めバンプ１９を形成しておき、このバンプ１９の
形成位置を除いて絶縁性接着剤１７を塗布した後、位置
合せしつつＴＡＢテープ１６を接合することにより実施
することができる。The wiring 16 by the bump 19 as described above
First, the electrical connection between the via hole 12 and the via hole 12 and the mechanical bonding between the support substrate 11 and the TAB tape 16 by the insulating adhesive 17 are performed first.
The method can be implemented by forming a bump 19 in advance, applying an insulating adhesive 17 except for the position where the bump 19 is formed, and then joining the TAB tape 16 while positioning.

【００２８】上記したバンプ１９は支持基板１１とＴＡ
Ｂテープ１６との応力緩和層として機能し、その高さが
高いほど応力緩和効果に優れるものである。従って、熱
膨張率が大きく異なる支持基板１１とＴＡＢテープ１６
とを接合した構造にもかかわらず、この実施形態の半導
体パッケージでは接合部に発生する応力を緩和して接合
信頼性が高められている。また、配線１６ｂとバイアホ
ール１２との電気的な接続の信頼性も高めることができ
る。The bump 19 described above is connected to the support substrate 11 by TA
It functions as a stress relaxation layer with the B tape 16, and the higher the height, the more excellent the stress relaxation effect. Therefore, the support substrate 11 and the TAB tape 16 having greatly different coefficients of thermal expansion are used.
However, in the semiconductor package of this embodiment, the stress generated at the bonding portion is alleviated to improve the bonding reliability. Further, the reliability of the electrical connection between the wiring 16b and the via hole 12 can be improved.

【００２９】上述した構成を有する半導体パッケージ
は、例えば多層プリント基板等の多層構造の実装基板２
０上に実装されており、半導体パッケージの外部接続端
子としての半田バンプ１３ａは、実装基板２０の図示を
省略した配線層と電気的に接続されている。これらによ
って、半導体実装部品が構成されている。The semiconductor package having the above-described structure is, for example, a mounting board 2 having a multilayer structure such as a multilayer printed board.
On the other hand, the solder bumps 13 a mounted on the semiconductor chip 0 and serving as external connection terminals of the semiconductor package are electrically connected to a wiring layer (not shown) of the mounting board 20. These constitute a semiconductor mounted component.

【００３０】上述した実施形態の半導体パッケージおよ
びそれを実装した半導体実装部品においては、主として
ＴＡＢテープ１６の配線１６ｂで信号配線を取り回して
おり、支持基板１１側の信号配線は基本的にはバイアホ
ール１２のみとしていると共に、支持基板１１に安価な
単板構造の窒化物系セラミックス基板を用いているた
め、簡易なパッケージ構造が実現されており、これによ
り低コスト化することを可能としている。In the semiconductor package of the above-described embodiment and the semiconductor mounting component on which the semiconductor package is mounted, the signal wiring is mainly routed by the wiring 16b of the TAB tape 16, and the signal wiring on the support substrate 11 side is basically a via hole. Since only 12 is used and an inexpensive nitride-based ceramic substrate having a single-plate structure is used for the support substrate 11, a simple package structure is realized, thereby making it possible to reduce the cost.

【００３１】また、パッケージ構造をいわゆるキャビテ
ィアップ構造としており、加えてＴＡＢテープ１６の配
線１６ｂは前述したように高密度化できることから、入
出力信号数の多い半導体チップ１４と多端子・狭ピッチ
で接続した上で、パッケージサイズ自体を小型化するこ
とができる。すなわち、半導体チップ１４の入出力信号
数の増加に対応させた上で、パッケージサイズを小型化
することを可能にしている。さらには、パッケージサイ
ズの小型化に伴って信号配線長を短くすることができ、
またＴＡＢテープ１６では配線材料としてＣｕ等を使用
することができるため、信号配線を低抵抗化および低イ
ンダクタンス化することができる。これらは動作周波数
の高周波化が進められている半導体チップ１４に対して
特に有効である。The package structure is a so-called cavity-up structure. In addition, since the wiring 16b of the TAB tape 16 can be formed at a high density as described above, the semiconductor chip 14 having a large number of input / output signals and a multi-terminal / narrow pitch are provided. After the connection, the package size itself can be reduced. That is, it is possible to reduce the package size while coping with an increase in the number of input / output signals of the semiconductor chip 14. Furthermore, the signal wiring length can be shortened as the package size is reduced,
Further, since the TAB tape 16 can use Cu or the like as a wiring material, the signal wiring can be reduced in resistance and inductance. These are particularly effective for the semiconductor chip 14 whose operating frequency is increasing.

【００３２】加えて、窒化アルミニウムや窒化ケイ素等
のセラミックス材料の誘電率が約 9程度であるのに対し
て、ＴＡＢテープ１６に用いられる例えばポリイミド樹
脂フィルムのような絶縁性樹脂フィルム１６ａは誘電率
が約 3程度と小さく、これにより信号配線間の容量を大
幅に小さくすることができる。この信号配線間の容量の
減少によって、例えばクロストークノイズを低減するこ
とができる。In addition, while the dielectric constant of a ceramic material such as aluminum nitride or silicon nitride is about 9, the insulating resin film 16a such as a polyimide resin film used for the TAB tape 16 has a dielectric constant of about 9 or more. Is as small as about 3, which can significantly reduce the capacitance between signal wirings. The decrease in the capacitance between the signal lines can reduce, for example, crosstalk noise.

【００３３】このように、この実施形態の半導体パッケ
ージにおいては、信号配線を低抵抗化および低インダク
タンス化、さらには信号配線間の容量の低減を実現して
おり、これらにより電気特性に優れる半導体パッケー
ジ、すなわち半導体チップ１４の誤動作等を防止し、動
作周波数を高周波化した半導体チップ１４の動作特性の
信頼性を高めた半導体パッケージを提供することができ
る。As described above, in the semiconductor package of this embodiment, the resistance and the inductance of the signal wiring are reduced, and the capacitance between the signal wirings is reduced. That is, it is possible to provide a semiconductor package in which the malfunction of the semiconductor chip 14 is prevented and the reliability of the operating characteristics of the semiconductor chip 14 whose operating frequency is increased is improved.

【００３４】また、半導体パッケージの放熱性に関して
は、半導体チップ１４を熱伝導性に優れる窒化物系セラ
ミックス基板からなる支持基板１１に直接搭載している
ために、半導体チップ１４で発生した熱を支持基板１１
から直接放熱することができる。さらに、この半導体パ
ッケージを実装する実装基板２０に、放熱性に優れる多
層プリント基板等の多層構造基板を用いることによっ
て、半田バンプ１３を介して実装基板２０側に良好に放
熱することができる。これらによって、半導体パッケー
ジの放熱特性を向上させることが可能となる。またこの
際に、放熱用のダミーバンプ１３ｂを支持基板１１に設
けているため、支持基板１１と実装基板２０との接合面
積、すなわち放熱面積が増大されている。従って、実装
基板２０側への放熱効率が上がり、より一層半導体パッ
ケージの放熱特性を向上させることが可能となる。As for the heat dissipation of the semiconductor package, since the semiconductor chip 14 is directly mounted on the support substrate 11 made of a nitride-based ceramic substrate having excellent thermal conductivity, the heat generated by the semiconductor chip 14 is supported. Substrate 11
Heat can be dissipated directly from the Further, by using a multilayer structure substrate such as a multilayer printed circuit board having excellent heat dissipation as the mounting substrate 20 on which the semiconductor package is mounted, heat can be satisfactorily dissipated to the mounting substrate 20 via the solder bumps 13. These make it possible to improve the heat radiation characteristics of the semiconductor package. At this time, since the dummy bumps 13b for heat dissipation are provided on the support substrate 11, the bonding area between the support substrate 11 and the mounting substrate 20, that is, the heat dissipation area is increased. Therefore, the heat radiation efficiency to the mounting substrate 20 side is increased, and the heat radiation characteristics of the semiconductor package can be further improved.

【００３５】上述したように、この実施形態の半導体パ
ッケージは、低コスト化が可能な簡易構造、入出力信号
数の増加への対応、パッケージサイズの小型化、高放熱
性、および優れた電気特性を全て満足するものである。
また、実装基板２０に多層構造基板を用いた半導体実装
部品によれば、より一層の放熱性の向上を図ることがで
きる。As described above, the semiconductor package of this embodiment has a simple structure that can be reduced in cost, can cope with an increase in the number of input / output signals, can be reduced in package size, has high heat dissipation, and has excellent electric characteristics. Are all satisfied.
Further, according to the semiconductor mounting component using the multilayer structure substrate as the mounting substrate 20, it is possible to further improve the heat radiation.

【００３６】ここで、上述した実施形態では、半導体チ
ップ１４と配線１６ｂとをボンディングワイヤ１８によ
り電気的に接続した例について説明したが、例えば図３
に示すように、ＴＡＢテープ１６の配線１６ｂ、いわゆ
るＴＡＢリードを直接半導体チップ１４との電気的な接
続に使用することもできる。すなわち、図３に示す半導
体パッケージにおいては、半導体チップ１４と配線（リ
ード配線）１６ｂとが通常のＴＡＢチップと同様に、バ
ンプ１４ａを介して接続されている。このように、半導
体チップ１４との電気的な接続にＴＡＢテープ１６のリ
ード配線１６ｂを用いることで、より一層多端子・狭ピ
ッチでの接続が可能となる。Here, in the above-described embodiment, an example in which the semiconductor chip 14 and the wiring 16b are electrically connected by the bonding wires 18 has been described.
As shown in (1), the wiring 16b of the TAB tape 16, that is, a so-called TAB lead, can be used for direct electrical connection with the semiconductor chip 14. That is, in the semiconductor package shown in FIG. 3, the semiconductor chip 14 and the wiring (lead wiring) 16b are connected via the bumps 14a, similarly to a normal TAB chip. As described above, by using the lead wires 16b of the TAB tape 16 for electrical connection with the semiconductor chip 14, connection with more terminals and a narrower pitch is possible.

【００３７】また前述したように、支持基板１１には内
部に電源層や接地層等を形成した多層構造の窒化物系セ
ラミックス基板を用いてもよい。このように、バイアホ
ール１２を除いて、内部形成する配線層を電源層や接地
層等に限定した多層構造の窒化物系セラミックス基板で
あれば、半導体パッケージの低コスト化を十分に満足さ
せることができる。この際の支持基板１１内に形成する
電源層や接地層等は、ベタ面状とすることが好ましく、
これにより電源層や接地層等の配線抵抗を低減すること
ができる。さらに、支持基板内部の電源層や接地層をベ
タ面状とすることによって、ＴＡＢテープ１６の配線１
６ｂはマイクロストリップ構造となるため、特性インピ
ーダンスを制御することが可能となる。これにより、信
号の反射やリンギングの発生が防止され、数100MHzの高
周波数においても安定した高速動作が可能となる。As described above, the support substrate 11 may be a nitride-based ceramic substrate having a multilayer structure in which a power supply layer, a ground layer, and the like are formed. As described above, a nitride-based ceramic substrate having a multilayer structure in which the wiring layer formed inside is limited to a power supply layer, a ground layer, and the like except for the via hole 12 satisfies sufficiently the cost reduction of the semiconductor package. Can be. At this time, it is preferable that the power supply layer, the ground layer, and the like formed in the support substrate 11 be solid.
Thereby, the wiring resistance of the power supply layer, the ground layer, and the like can be reduced. Further, the power supply layer and the ground layer inside the support substrate are made to be a solid surface, so that the wiring 1 of the TAB tape 16 can be formed.
Since 6b has a microstrip structure, it is possible to control the characteristic impedance. This prevents signal reflection and ringing from occurring, and enables stable high-speed operation even at a high frequency of several hundred MHz.

【００３８】なお、上述した実施形態においては、支持
基板１１の平面状の上面１１ｂに半導体チップ１４を接
合搭載した場合について説明したが、本発明はこれに限
られるものではなく、凹部状のキャビティを有する窒化
物系セラミックス基板を支持基板１１として用いること
も可能である。キャビティタイプの窒化物系セラミック
ス基板を用いる場合においても、基本構造は図１や図３
に示したパッケージ構造と同様であり、また同様な効果
を得ることができる。In the above-described embodiment, the case where the semiconductor chip 14 is bonded and mounted on the planar upper surface 11b of the support substrate 11 has been described. However, the present invention is not limited to this. It is also possible to use a nitride-based ceramic substrate having Even when a cavity type nitride-based ceramic substrate is used, the basic structure is as shown in FIGS.
And a similar effect can be obtained.

【００３９】[0039]

【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、簡易で安価なパッケージ構造で、入
出力信号数の増加に対応させた上で、パッケージサイズ
を小型化することができると共に、優れた放熱性と電気
特性を満足させることが可能となる。また、そのような
半導体パッケージを実装した本発明の半導体実装部品に
よれば、特に放熱特性の向上を図ることができる。As described above, according to the semiconductor package of the present invention, a simple and inexpensive package structure can be used to cope with an increase in the number of input / output signals and to reduce the package size. At the same time, it is possible to satisfy excellent heat dissipation and electrical characteristics. Further, according to the semiconductor mounting component of the present invention in which such a semiconductor package is mounted, it is possible to particularly improve heat radiation characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の半導体パッケージの一実施形態の構
造を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically illustrating a structure of an embodiment of a semiconductor package of the present invention.

【図２】 図１に示す半導体パッケージの支持基板とＴ
ＡＢテープとの接続部分を拡大して示す断面図である。FIG. 2 shows a supporting substrate and T of the semiconductor package shown in FIG.
It is sectional drawing which expands and shows the connection part with AB tape.

【図３】 本発明の半導体パッケージの他の実施形態の
構造を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically illustrating a structure of another embodiment of the semiconductor package of the present invention.

【図４】 従来のＴＡＢチップを用いたパッケージ構造
の一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of a package structure using a conventional TAB chip.

【図５】 従来のキャビティダウン構造の低熱抵抗パッ
ケージの一例を示す断面図である。FIG. 5 is a cross-sectional view showing an example of a conventional low heat resistance package having a cavity-down structure.

【符号の説明】[Explanation of symbols]

１１……窒化物系セラミックス基板からなる支持基板 １２……バイアホール １３……半田バンプ １３ａ…外部接続端子としての半田バンプ １３ｂ…放熱用のダミーバンプ １４……半導体チップ １６……ＴＡＢテープ １６ｂ…配線 １７……絶縁性接着剤 １９……バンプ ２０……実装基板 ２１……ポッティング樹脂 11: Support substrate made of a nitride ceramic substrate 12: Via hole 13: Solder bump 13a: Solder bump as an external connection terminal 13b: Dummy bump for heat dissipation 14: Semiconductor chip 16: TAB tape 16b: Wiring 17: Insulating adhesive 19: Bump 20: Mounting board 21: Potting resin

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩瀬 暢男 神奈川県横浜市鶴見区末広町２丁目４番地 株式会社東芝京浜事業所内 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Nobuo Iwase 2-4 Suehirocho, Tsurumi-ku, Yokohama-shi, Kanagawa Prefecture Toshiba Keihin Works

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 一方の主面に外部接続端子が設けられて
いると共に、その内部に一方の端部が前記外部接続端子
に電気的に接続されたバイアホールを有する窒化物系セ
ラミックス基板からなる支持基板と、 前記支持基板の他方の主面に接合され、かつ前記バイア
ホールの他方の端部に電気的に接続された配線を有する
ＴＡＢテープと、 前記支持基板の前記ＴＡＢテープの接合面側に搭載さ
れ、前記配線と電気的に接続された半導体チップとを具
備することを特徴とする半導体パッケージ。1. A nitride ceramic substrate having an external connection terminal provided on one main surface and having a via hole inside one end of which is electrically connected to the external connection terminal. A support substrate; a TAB tape having a wiring bonded to the other main surface of the support substrate and electrically connected to the other end of the via hole; and a bonding surface side of the support substrate of the TAB tape. A semiconductor chip mounted on the semiconductor chip and electrically connected to the wiring. 【請求項２】 請求項１記載の半導体パッケージにおい
て、 前記バイアホールと前記ＴＡＢテープの配線とは、前記
支持基板上に予め設けられたバンプを介して電気的に接
続されていることを特徴とする半導体パッケージ。2. The semiconductor package according to claim 1, wherein the via hole and the wiring of the TAB tape are electrically connected via a bump provided on the support substrate in advance. Semiconductor package. 【請求項３】 請求項１記載の半導体パッケージにおい
て、 前記外部接続端子はバンプ端子であり、かつ前記外部接
続端子としてのバンプ端子以外に放熱用のダミーバンプ
が前記支持基板に設けられていることを特徴とする半導
体パッケージ。3. The semiconductor package according to claim 1, wherein the external connection terminals are bump terminals, and a dummy bump for heat dissipation is provided on the support substrate in addition to the bump terminals as the external connection terminals. Characteristic semiconductor package. 【請求項４】 請求項１、請求項２または請求項３記載
の半導体パッケージと、 前記半導体パッケージが実装され、かつ前記半導体パッ
ケージの外部接続端子と電気的に接続された配線層を有
する多層構造の実装基板とを具備することを特徴とする
半導体実装部品。4. A multilayer structure comprising: the semiconductor package according to claim 1; and a wiring layer on which the semiconductor package is mounted and which is electrically connected to an external connection terminal of the semiconductor package. A semiconductor mounting component, comprising: a mounting substrate.
JP25301996A 1996-09-25 1996-09-25 Semiconductor package and semiconductor mounting part Withdrawn JPH1098128A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP25301996A JPH1098128A (en) 1996-09-25 1996-09-25 Semiconductor package and semiconductor mounting part
US08/934,775 US5909058A (en) 1996-09-25 1997-09-22 Semiconductor package and semiconductor mounting part
KR1019970048696A KR100283636B1 (en) 1996-09-25 1997-09-25 Semiconductor package and semiconductor mounting part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25301996A JPH1098128A (en) 1996-09-25 1996-09-25 Semiconductor package and semiconductor mounting part

Publications (1)

Publication Number Publication Date
JPH1098128A true JPH1098128A (en) 1998-04-14

Family

ID=17245362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25301996A Withdrawn JPH1098128A (en) 1996-09-25 1996-09-25 Semiconductor package and semiconductor mounting part

Country Status (1)

Country Link
JP (1) JPH1098128A (en)

Similar Documents

Publication Publication Date Title
KR100283636B1 (en) Semiconductor package and semiconductor mounting part
JP2548602B2 (en) Semiconductor mounting module
US6046499A (en) Heat transfer configuration for a semiconductor device
US6972479B2 (en) Package with stacked substrates
EP1143514A2 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JPH10256429A (en) Semiconductor package
KR20050014676A (en) Circuit module
JPH11191603A (en) Semiconductor integrated circuit and its manufacture
JP3816821B2 (en) High frequency power module substrate and manufacturing method thereof
JP3312611B2 (en) Film carrier type semiconductor device
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JPH10256428A (en) Semiconductor package
JPH1098129A (en) Semiconductor package and semiconductor mounting part
JPH1098128A (en) Semiconductor package and semiconductor mounting part
JPH06112355A (en) Ceramic package
JPH10256413A (en) Semiconductor package
JPH10275879A (en) Semiconductor package
JP2003229521A (en) Semiconductor module and manufacturing method therefor
KR101018218B1 (en) Wire bonding structure and manufacturing method of the same
JPH09266265A (en) Semiconductor package
US7187065B2 (en) Semiconductor device and semiconductor device unit
JPH10275878A (en) Semiconductor package
JPH04144162A (en) Semiconductor device
JP3831173B2 (en) Semiconductor module
JP2501278B2 (en) Semiconductor package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202