JPH1096950A

JPH1096950A - アクティブマトリックス基板及び液晶表示装置

Info

Publication number: JPH1096950A
Application number: JP25009196A
Authority: JP
Inventors: Masatoshi Wakagi; 政利若木; Masahiko Ando; 正彦安藤; Takeshi Watanabe; 猛志渡辺; Akio Mimura; 秋男三村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-09-20
Filing date: 1996-09-20
Publication date: 1998-04-14

Abstract

(57)【要約】【課題】開口率の高い横電界駆動が可能なアクティブマ
トリックス基板を提供する。【解決手段】アクティブマトリックス基板は、透明基板
上に、ゲート配線１０，ドレイン配線１３，画素電極１
５，遮光膜１６，コモン配線２０，対向電極２１などか
ら形成している表示領域において、ゲート配線１０とコ
モン配線２０とを絶縁層１１などを介して電気的絶縁し
て重ね合わせた構成である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示素子用の
アクティブマトリックス基板に係り、特に、画素電極・
対向電極間に概ね平行な電界を印加する横電界方式によ
り液晶を駆動させるに好適な液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ素子を用いたアクティブマト
リックス型液晶表示装置は、薄く、かつ軽量という特徴
を有し高画質が得られるという点から、表示端末として
広く採用されている。アクティブマトリックス型液晶
表示装置は、薄膜トランジスタ(ＴＦＴ)などのアクテ
ィブマトリックス素子を有するアクティブマトリックス
基板と対向する基板の間に液晶を挟持して作製する。そ
して、液晶を画素電極・対向電極間に印加する電界によ
って制御し、基板に入射する光を変調、出射することに
より画像を形成する。

【０００３】最近、液晶表示装置の視角を広げるため
に、画素電極・対向電極をアクティブマトリックス基板
上に形成し、基板と概平行に電界を印加する横電界方式
の液晶表示装置が発表されていて、特開平７−３６０５
８号公報や文献「Ｐroceedingsof the １５th Ｉnterna
tional Ｄisplay Ｒesearch Ｃonference Ｐ.707 1995
年」に開示された技術では、液晶の方向を、視線方向か
ら見て縦の電界では無く横方向の電界で制御するため、
視角を広くとることが可能になるとある。すなわち、開
示技術によれば、対向電極はコモン電位に接続されるた
め、基板上にゲート配線、ドレイン配線の他にコモン配
線を形成する必要が有り、基板上にゲート配線とコモン
配線とが並設され重なり合わない配置となっている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来技
術によるアクティブマトリックス基板構造では、ゲート
配線とコモン配線とが並設されていて、ゲート配線，コ
モン配線及びドレイン配線の占める領域が開口部として
利用できないため、開口率が小さくなってしまうという
欠点があった。このため、このアクティブマトリックス
基板を使用し液晶表示装置を作製した際、輝度が低くな
るという欠点があった。また、バックライトを明るく点
灯して輝度を向上する場合には、冷却機構を強力にする
必要があり表示装置の容積が大きくなってしまうという
欠点もあった。

【０００５】従って、本発明の目的は、開口率の高い横
電界駆動が可能なアクティブマトリックス基板を提供す
ることにある。そして、他の目的は、視角が広く輝度の
高い液晶表示装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するアク
ティブマトリックス基板の特徴は、透明基板上に、ゲー
ト配線とコモン配線とを含み形成した表示領域を有する
アクティブマトリックス基板において、前記表示領域に
て、前記ゲート配線と前記コモン配線とを電気的絶縁し
て重ね合わせることにある。

【０００７】また、他の特徴は、透明基板上に、アクテ
ィブ素子とゲート配線とコモン配線とを含み、表示領域
ならびに周辺回路領域を形成するアクティブマトリック
ス基板において、前記コモン配線の電位が、ゲートＯＮ
時には前記ゲート配線のゲート電位と同電位になり、ゲ
ートＯＦＦ時にはコモン電位のままとする切り替え回路
を、前記周辺回路領域に設け、前記表示領域にて、前記
ゲート配線と前記コモン配線とを電気的絶縁して重ね合
わせることにある。

【０００８】本発明によれば、コモン配線が占めていた
面積分だけ表示領域が増えるので、画素の開口率を高く
することができる。またさらに、ゲートＯＮ時にゲート
配線とコモン配線が同電位になり、両配線間の容量の影
響を無視できるので、ゲート駆動の負荷を増やさずに両
配線を重ねることができる。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、後述する実施例の図面(図１〜図３)を参照して説明
する。本発明の実施の形態は、以下のアクティブマトリ
ックス基板構成によって実施される。透明基板１上にＴ
ＦＴの半導体層３を形成する。半導体層３としては、熱
ＣＶＤ(ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ)法で作製した多結晶Ｓｉ膜や、低圧ＣＶＤ法や
プラズマＣＶＤ法で作製した非晶質Ｓｉ膜をレーザアニ
ールや熱アニールして作製した多結晶Ｓｉ膜などが挙げ
られる。ついで、ゲート絶縁層４を形成する。ゲート絶
縁層４としてはプラズマＣＶＤ法で作製したＳｉＯ₂や
熱酸化膜などが挙げられる。さらに、ゲート電極５を多
結晶Ｓｉ膜などで形成加工する。金属膜としてはＣｒ，
Ａｌ，Ｔａ，Ｍｏやそれらの金属を用いた合金などが挙
げられる。ついで、イオンドーピング、レーザアニール
などの方法により半導体層にリンあるいはボロンなどを
ドーピングしてｎ領域６及びｐ領域７を形成する。

【００１０】この上に絶縁層８としてＳｉＯ₂膜などを
形成し、更に、コンタクトホール９を形成する。そし
て、ゲート配線１０として金属膜を形成加工する。金属
膜としては、Ｃｒ，Ａｌ，Ｔａ，Ｍｏやそれらの金属を
用いた合金などが挙げられる。尚、ゲート電極５を金属
で形成する場合は、同様にゲート配線１０も形成加工で
きる。ゲート絶縁層４、絶縁層８，１１にコンタクトホ
ール１２を形成した後、ドレイン配線１３、ドレイン電
極１４、画素電極１５、遮光膜１６(あるいは図８の対
向電極２１)、コモン電位線１７などを金属膜で形成加
工する。金属膜としてはＣｒ，Ａｌ，Ｔａ，Ｍｏやそれ
らの金属を用いた合金などが挙げられる。

【００１１】さらに、保護性絶縁膜１８を形成する。保
護性絶縁膜１８としてはプラズマＣＶＤ法で作製したＳ
ｉＯ₂膜やＳｉＮ膜などが挙げられる。そして、保護性
絶縁膜１８上にコンタクトホール１９などを形成した
後、酸化物導電膜などでコモン配線２０を形成する。こ
の時に、表示部分でゲート配線１０と重なる配置でコモ
ン配線２０を形成する。なお、この酸化物導電膜などで
端子部の被覆膜を形成することも可能である。上述の構
成の様に、ゲート配線１０とコモン配線２０を絶縁層１
１などを介して形成することにより、表示部分でゲート
配線１０とコモン配線２０とを互いに重ねる配置に形成
しても電気的に絶縁される。

【００１２】すなわち、本発明のアクティブマトリック
ス基板の特徴は、ゲート配線とコモン配線を絶縁層を介
して重ねた構成になっているところにある。従来技術で
は、これらの配線が基板上で異なる平面上に並設形成
(隣接形成)されているため、これらの配線領域を開口部
として利用できなかった。これに対して、本発明による
アクティブマトリックス基板では、従来技術に比べて、
コモン配線の分だけ表示領域の開口部を大きくすること
ができる。具体的には、画素サイズが８８μｍ×２６４
μｍの場合であれば、約１０％の開口率を向上すること
が可能になる。そして、本発明によるアクティブマトリ
ックス基板を用いれば、視角が広く輝度の高い液晶表示
装置が提供される。

【００１３】しかしながら、ゲート配線とコモン配線と
を電気的絶縁して重ね合わせた場合は、輝度は向上する
が、ゲート配線ーコモン配線の両配線間の容量が大きく
なってゲート駆動の負荷が大きくなるという点があるこ
とが判明した。これによってゲート電圧波形の歪が大き
くなり、特にゲート端子から離れた画素のＴＦＴを十分
にＯＮ状態にできず画素電極に所定の電位を書き込めな
くなる場合もある。このために、コモン配線の電位がゲ
ートＯＮ時にのみゲート電位になりゲートＯＦＦ時には
コモン電位になるように、切り替え回路を周辺回路領域
に形成すると良いことを見い出した。これにより、ゲー
トＯＮ時のゲート電位波形の歪を小さくすることが可能
になる。また、ゲートＯＦＦ時の瞬間には、ゲート配線
及びコモン配線とも電位が立ち下がるため歪が低減され
るものである。

【００１４】すなわち、本発明のアクティブマトリック
ス基板の他の特徴は、周辺回路領域にｎ型及びｐ型の電
界効果トランジスタを設け、ゲート選択時(ゲートＯＮ
時)にのみコモン配線をゲート電位にする機構(切り替え
回路)を設けるところにある。この機構により、ゲート
選択時にはゲート配線とコモン配線が同電位になり、両
配線間の容量を無視することができる。このため、重ね
合わせの構成においてもゲート波形の歪を小さくするこ
とが可能になる。

【００１５】この切り替え回路として、以下に述べるよ
うな構成が挙げられる。ｎ型及びｐ型のトランジスタを
配置し、これらのトランジスタのゲート電極にゲート配
線、ソース電極にコモン配線を接続する。また、ｎ型ト
ランジスタのドレイン電極にゲート配線を接続し、ｐ型
トランジスタのドレイン電極にコモン電位線を接続す
る。そして、ゲートＯＮ時にはゲートに正電位が印加さ
れ、ｎ型トランジスタがＯＮ、ｐ型トランジスタがＯＦ
Ｆになる。従って、コモン配線の電位はゲート電位にな
る。

【００１６】一方、ゲートＯＦＦ時にはゲートに負電位
が印加され、ｎ型電界効果トランジスタがＯＦＦ、ｐ型
トランジスタがＯＮになる。従って、コモン配線の電位
はコモン電位になる。以上の様に、コモン配線の電位を
ゲートＯＮ時にのみゲート電位になり、ゲートＯＦＦ時
にはコモン電位となるように動作させることが可能にな
る。このため、ゲートＯＮ時では、ゲート配線とコモン
配線が同電位になり、両配線間の容量の影響を無視で
き、両配線を重ねた構成にしても、ゲート駆動の負荷を
軽減することができる。

【００１７】このｎ型及びｐ型トランジスタとして、多
結晶Ｓｉを半導体層に用いた電界効果トランジスタを使
用するのが好ましい。これは、多結晶Ｓｉ薄膜をガラス
や石英などの透明基板上に、シランやジシランなどを原
料ガスとして熱ＣＶＤ法を用いたり、低圧ＣＶＤやプラ
ズマＣＶＤ法で作製した非晶質Ｓｉ薄膜をレーザアニー
ルしたりして形成することができるためである。また、
ＳｉＯ₂等のゲート絶縁膜をプラズマＣＶＤ法や熱酸化
法などにより形成できる。さらに、ｎ型及びｐ型のトラ
ンジスタをリンやボロン等のイオンドープ法に作製する
ことができ、電位の切り替え制御をするのに十分な駆動
速度を得ることができる。

【００１８】以上のように本発明によるアクティブマト
リックス基板では、ゲート配線とコモン配線が重なる配
置になるため、画素の開口率を高くすることが可能にな
り、明るい表示の液晶表示装置に結び付けることができ
る。そして、このアクティブマトリックス基板上に配向
膜を形成し、スペーサを介して対向基板と張り合わせて
液晶を封入することにより、輝度の高い液晶表示装置を
作製することが可能になる。換言すれば、従来技術と同
等の輝度で使用する場合であれば、バックライトの消費
電力を低くできる。そして、該消費電力の発熱が低減す
るので、冷却ファン等の表示装置の冷却機構を簡略化す
ることもできる。この結果、表示装置の容積を小さくす
ることができるので、ノートブック型の携帯用コンピュ
ータなどの表示装置としても適用が可能になる。

【００１９】

【実施例】以下、本発明による実施例について図面を参
照して説明する。「実施例１」図１に本発明による一実施例のアクティブマトリックス
基板の画素部及び周辺回路(一部)の平面図、図２に画素
部の要部断面図(ＡーＡ断面)を示す。また、図３に周辺
回路(一部)の断面図(ＢーＢ断面)を示す。これらの図面
を用いて第１実施例について説明する。

【００２０】透明基板１上にＳｉＯ₂からなる下地膜２
を形成する。ＳｉＯ₂膜は、Ｓｉ(Ｃ₂Ｈ₅Ｏ)₄とＯ₂を原
料としたプラズマＣＶＤ法で作製した。この上に非晶質
Ｓｉ膜を５０ｎｍの厚さに形成した。非晶質Ｓｉ膜は基
板温度４５０℃でＳｉ₂Ｈ₆を原料とした低圧ＣＶＤで作
製した。この膜にエキシマーレーザを照射し結晶化させ
て多結晶Ｓｉ膜を作製した。この多結晶Ｓｉ膜をホトリ
ソグラフィー工程により島状に加工し半導体層３を形成
した。この上に下地膜２と同様の方法でＳｉＯ₂膜から
なるゲート絶縁層４を形成した。さらに低圧ＣＶＤによ
り非晶質Ｓｉ膜を形成しエキシマーレーザを照射し多結
晶Ｓｉ膜を作製した。ホトリソグラフィー工程によりゲ
ート電極５を加工し、さらにゲート絶縁膜を加工した。

【００２１】ついで、ホトマスクを形成し、イオンドー
プにより多結晶Ｓｉ膜にリンをドープし、ｎ領域６を形
成した。ホトマスク除去後、再度ホトマスクを形成しイ
オンドープにより多結晶Ｓｉ膜にボロンをドープし、ｐ
領域７を形成した。さらに、エキシマーレーザを照射し
ドーパントを活性化した。ついで、絶縁層８としてＳｉ
Ｏ₂膜を下地膜と同様の方法で形成した。更に、プラズ
マ水素により処理した。コンタクトホール９を形成し
た後、ゲート配線１０としてＡｌ膜をスパッタリンに
より作製し、ホトリソグラフィー工程で加工した。さら
に、絶縁層１１としてＳｉＯ₂膜を下地膜と同様の方法
で形成し、コンタクトホール１２をホトリソグラフィー
工程で形成した。

【００２２】この上に、Ｃｒ膜をスパッタリング法で形
成し、ホトリソグラフィー工程でドレイン配線１３、ド
レイン電極１４、画素電極１５、遮光膜１６、コモン電
位線１７を形成した。さらに、この上に保護性絶縁膜１
８を形成し、ホトリソグラフィー工程でコンタクトホー
ル１９を形成した。ついで、コモン配線２０、対向電極
２１としてＩＴＯ(ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ)膜
をスパッタリング法により作製した後、ホトグラフィー
工程で加工した。このとき、絶縁層１１などを介して、
コモン配線２０は表示領域としての画素部分でゲート配
線１０と重なる様に配置した。

【００２３】得られたマトリック基板の周辺回路の一部
の回路図を図４に示す。また、この回路の駆動波形につ
いて、ゲート配線の電位とコモン配線の電位を図５に示
す。この図から、ゲート配線の電位(Ｖｇ)がゲートＯＮ
電位(Ｖｇｏｎ)の場合は、コモン配線の電位(Ｖｃ)も
(Ｖｇｏｎ)になり、また、ゲート配線の電位(Ｖｇ)がＯ
ＦＦ電位(Ｖｇｏｆｆ)の場合は、コモン配線の電位(Ｖ
ｃ)はコモン電位(Ｖｃｏｍ)になることが判る。そし
て、ゲート電位の歪は、実用上問題のないことが確認で
きた。

【００２４】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して対向基板に張り合わ
せて液晶を封入した。得られた液晶表示装置は、図６に
示した従来構造のアクティブマトリックス基板の場合と
比較して、１０％以上の輝度向上が認められた。また、
輝度を従来構造の場合と同等に設定した場合、バックラ
イトの消費電力を低減でき、冷却ファンなどの冷却機構
を特に設けなくても使用できることが判明した。

【００２５】「実施例２」図７に他の実施例のアクティ
ブマトリックス基板の画素部及び周辺回路(一部)の平面
図、図８に画素部の要部断面図(Ａ’ーＡ’断面)を示
す。これらの図面を用いて第２実施例について説明す
る。

【００２６】実施例１と同様の方法で透明基板１上に下
地膜２、半導体層３、ゲート絶縁層４、ゲート電極５、
ｎ領域６、ｐ領域７、絶縁層８、コンタクトホール９、
ゲート配線１０、絶縁層１１、コンタクトホール１２を
形成した。この上に、Ｃｒ膜をスパッタリング法で形成
し、ホトリソグラフィー工程でドレイン配線１３、ドレ
イン電極１４、画素電極１５、コモン電位線１７、対向
電極２１を形成した。更にこの上に保護性絶縁膜１８を
形成し、ホトリソグラフィー工程でコンタクトホール１
９を形成した。ついで、コモン配線２０としてＩＴＯ膜
をスパッタリング法により作製した後、ホトグラフィー
工程で加工した。この際、コモン配線２０は画素部分
(表示領域)でゲート配線１０と絶縁層１１などを介して
重なる様に配置した。またコンタクトホール１９により
対向電極２１と電気的に接続した。更に、周辺回路は実
施例１と同じ構成(図３のＢーＢ断面と同じ構成)とし
た。

【００２７】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して対向基板に張り合わ
せて液晶を封入した。得られた液晶表示装置は、図６に
示した従来構造のアクティブマトリックス基板の場合と
比較して、１０％以上の輝度向上が認められた。また、
輝度を従来構造の場合と同等に設定した場合、バックラ
イトの消費電力を低減でき、冷却ファンなどの冷却機構
を特に設けなくても使用できることが判った。

【００２８】「実施例３」図９に別の実施例のアクティブマトリックス基板の画素
部及び周辺回路(一部)の平面図を示す。図１０に画素部
の要部断面図(Ａ”ーＡ”断面)、また、図１１に周辺回
路(一部)の断面図(Ｂ”ーＢ”断面)を示す。これらの図
面を用いて第３実施例について説明する。

【００２９】実施例１と同様の方法で透明基板１上に下
地膜２、半導体層３、ゲート絶縁層４を形成した。この
上に、Ｔａをスパッタリング法で形成し、ホトリソグラ
フィー工程によりゲート電極５、ゲート配線１０に加工
した。ついで、ホトマスクを形成し、イオンドープによ
り多結晶Ｓｉ膜にリンをドープし、ｎ領域６を形成し
た。ホトマスク除去後、再度ホトマスクを形成しイオン
ドープにより多結晶Ｓｉ膜にボロンをドープし、ｐ領域
７を形成した。さらに、エキシマーレーザを照射しドー
パントを活性化した。さらに、プラズマ水素により処理
した。ついで、絶縁層１１としてＳｉＯ₂膜を下地膜２
と同様の方法で形成し、コンタクトホール１２をホトリ
ソグラフィー工程で形成した。

【００３０】この上に、Ｃｒ膜をスパッタリング法で形
成し、ホトリソグラフィー工程でドレイン配線１３、ド
レイン電極１４、画素電極１５、コモン電位線１７、対
向電極２１、及び周辺回路のドレイン−ゲートコンタク
ト部２２を形成した。さらに、この上に保護性絶縁膜１
８を形成し、ホトリソグラフィー工程でコンタクトホー
ル１９を形成した。ついで、コモン配線２０としてＩＴ
Ｏ膜をスパッタリング法により作製した後、ホトグラフ
ィー工程で加工した。この際、コモン配線２０は画素部
分(表示領域)でゲート配線１０と絶縁層１１などを介し
て重なる様に配置した。また、コンタクトホール１９に
より対向電極２１と電気的に接続した。

【００３１】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して対向基板に張り合わ
せて液晶を封入した。得られた液晶表示装置は、図６に
示した従来構造のアクティブマトリックス基板の場合と
比較して、１０％以上の輝度向上が認められた。また、
輝度を従来構造の場合と同等に設定した場合、バックラ
イトの消費電力を低減でき、冷却ファンなどの冷却機構
を特に設けなくても使用できることが判明した。

【００３２】

【発明の効果】上記発明によれば、画素の開口率を高く
することが可能になり、明るい表示の液晶表示装置に結
び付けることができる効果がある。特に横電界方式によ
り駆動する液晶表示装置において有効である。また、従
来技術と同等の輝度で使用する場合であれば、バックラ
イトの消費電力を低くできる効果もある。

【図面の簡単な説明】

【図１】本発明による第１実施例のアクティブマトリッ
クス基板を示す平面図である。

【図２】図１の画素部を示す断面図である。

【図３】図１の周辺回路を示す断面図である。

【図４】図３の周辺回路を示す回路図である。

【図５】図３の周辺回路の駆動波形を示す図である。

【図６】従来技術のアクティブマトリックス基板(画素
部)を説明する平面図である。

【図７】本発明による第２実施例のアクティブマトリッ
クス基板を示す平面図である。

【図８】図７の画素部を示す断面図である。

【図９】本発明による第３実施例のアクティブマトリッ
クス基板を示す平面図である。

【図１０】図９の画素部を示す断面図である。

【図１１】図９の周辺回路を示す断面図である。

【符号の説明】

１…透明基板、２…下地膜、３…半導体層、４…ゲート
絶縁層、５…ゲート電極、６…ｎ領域、７…ｐ領域、８
…絶縁層、９…コンタクトホール、１０…ゲート配線、
１１…絶縁層、１２…コンタクトホール、１３…ドレイ
ン配線、１４…ドレイン電極、１５…画素電極、１６…
遮光膜、１７…コモン電位線、１８…保護性絶縁膜、１
９…コンタクトホール、２０…コモン配線、２１…対向
電極、２２…周辺回路のドレイン−ゲートコンタクト部

フロントページの続き (72)発明者三村秋男茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】透明基板上に、ゲート配線とコモン配線と
を含み形成した表示領域を有するアクティブマトリック
ス基板において、前記表示領域にて、前記ゲート配線と前記コモン配線と
を電気的絶縁して重ね合わせたことを特徴とするアクテ
ィブマトリックス基板。
【請求項２】透明基板上に、アクティブ素子とゲート配
線とコモン配線とを含み、表示領域ならびに周辺回路領
域を形成するアクティブマトリックス基板において、前記コモン配線の電位が、ゲートＯＮ時には前記ゲート
配線のゲート電位と同電位になり、ゲートＯＦＦ時には
コモン電位のままとする切り替え回路を、前記周辺回路
領域に設け、前記表示領域にて、前記ゲート配線と前記コモン配線と
を電気的絶縁して重ね合わせたことを特徴とするアクテ
ィブマトリックス基板。
【請求項３】請求項２において、前記切り替え回路は、
透明基板上に形成されたｎ型及びｐ型トランジスタであ
って、該ｎ型及びｐ型トランジスタのゲート電極は前記ゲート
配線に、ソース電極は前記コモン配線に接続され、該ｎ型トランジスタのドレイン電極は前記ゲート配線
に、該ｐ型トランジスタのドレイン電極はコモン電位線
に接続されていることを特徴とするアクティブマトリッ
クス基板。
【請求項４】請求項３において、前記ｎ型及びｐ型トラ
ンジスタは、多結晶Ｓｉを用いて作製した電界効果トラ
ンジスタであることを特徴とするアクティブマトリック
ス基板。
【請求項５】請求項１または請求項２のいずれか１項記
載のアクティブマトリックス基板を用いて、液晶に横電
界をかけて駆動することを特徴とする液晶表示装置。