JPH1093092A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1093092A JPH1093092A JP24504496A JP24504496A JPH1093092A JP H1093092 A JPH1093092 A JP H1093092A JP 24504496 A JP24504496 A JP 24504496A JP 24504496 A JP24504496 A JP 24504496A JP H1093092 A JPH1093092 A JP H1093092A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating substrate
- low
- resistance region
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 大型で精細度の高い液晶表示装置用の薄膜ト
ランジスタアレイを提供することを目的とする。 【解決手段】 絶縁基板の両面に互いに直交させて多数
の平行する配線を形成し、絶縁基板の一方の配線が形成
された部位の各配線の交点から外れた位置に基板の両面
を貫通する低抵抗領域を形成するとともに、絶縁基板の
他方の配線が形成された面の低抵抗領域上に薄膜トラン
ジスタを形成する半導体装置。
ランジスタアレイを提供することを目的とする。 【解決手段】 絶縁基板の両面に互いに直交させて多数
の平行する配線を形成し、絶縁基板の一方の配線が形成
された部位の各配線の交点から外れた位置に基板の両面
を貫通する低抵抗領域を形成するとともに、絶縁基板の
他方の配線が形成された面の低抵抗領域上に薄膜トラン
ジスタを形成する半導体装置。
Description
【0001】
【発明の属する技術分野】本発明は、液晶表示装置等に
用いられる半導体装置に係わり、特に、基板を直交する
配線の交点に生じる静電容量を低減させた半導体装置に
関する。
用いられる半導体装置に係わり、特に、基板を直交する
配線の交点に生じる静電容量を低減させた半導体装置に
関する。
【0002】
【従来の枝術】基板上に低温成膜された非晶質シリコン
膜を用いた薄膜トランジスタアレイは、アクティブマト
リックス液晶表示装置に応用されているが、この薄膜ト
ランジスタ液晶表示装置は、大面積、高精細、高画質か
つ安価なパネルディスプレイ、すなわちフラット型テレ
ビジョンを実現できる可能性があるため近時盛んに研究
開発が進められている。
膜を用いた薄膜トランジスタアレイは、アクティブマト
リックス液晶表示装置に応用されているが、この薄膜ト
ランジスタ液晶表示装置は、大面積、高精細、高画質か
つ安価なパネルディスプレイ、すなわちフラット型テレ
ビジョンを実現できる可能性があるため近時盛んに研究
開発が進められている。
【0003】そして、薄膜トランジスタ液晶表示装置に
より高精細の大型ディスプレイを構成した場合には、画
素数が多くなるため必然的にアドレス配線とデータ配線
の交点が増加するようになる。
より高精細の大型ディスプレイを構成した場合には、画
素数が多くなるため必然的にアドレス配線とデータ配線
の交点が増加するようになる。
【0004】ところで、従来の薄膜トランジスタ液晶表
示装置においては、アドレス配線とデータ配線の交点は
互いの配線が厚さ1μm以下の絶縁膜を介して交差する
構造であるため、交点にはコンデンサが形成され静電容
量が発生する。
示装置においては、アドレス配線とデータ配線の交点は
互いの配線が厚さ1μm以下の絶縁膜を介して交差する
構造であるため、交点にはコンデンサが形成され静電容
量が発生する。
【0005】したがって、大型の薄膜トランジスタ液晶
表示装置では、この静電容量が無視できない値となり液
晶表示装置の動作を遅延させる原因になっていた。
表示装置では、この静電容量が無視できない値となり液
晶表示装置の動作を遅延させる原因になっていた。
【0006】また、静電容量が大きくなるとアドレス配
線の抵抗Rと静電容量Cの積で示される時定数CRの値
も増大し、これによりスイッチング素子に与えられるゲ
ート信号パルスに歪みが生じ、液晶表示装置の正常な制
御ができなくなるという問題もあった。
線の抵抗Rと静電容量Cの積で示される時定数CRの値
も増大し、これによりスイッチング素子に与えられるゲ
ート信号パルスに歪みが生じ、液晶表示装置の正常な制
御ができなくなるという問題もあった。
【0007】なお、データ配線とアドレス配線の交点の
静電容量を低くするため両配線の交差する部分の面積を
図6および図7に示すように極端に小さくすることも行
われている。
静電容量を低くするため両配線の交差する部分の面積を
図6および図7に示すように極端に小さくすることも行
われている。
【0008】すなわち、図6は従来の薄膜トランジスタ
アレイの断面図、図7は平面図である。尚、図7のC−
C′線が、図6の断面に対応している。
アレイの断面図、図7は平面図である。尚、図7のC−
C′線が、図6の断面に対応している。
【0009】この薄膜トランジスタアレイは、ガラス基
板12の上にアドレス配線10を形成し、これらを覆っ
てゲート絶縁膜3を形成し、さらにその上に非晶質シリ
コン層4およびn+非晶質シリコン層6と絶縁膜5を積
層し、n+非晶質シリコン層6上に対向状態でソース電
極8およびドレイン電極9を形成して構成されている。
この薄膜トランジスタアレイでは、これらの図に示す
ようにアドレス配線10とデータ配線11の両配線の交
差する面積を小さくして静電容量を低くするために、交
差部の配線幅を極端に細くしている。
板12の上にアドレス配線10を形成し、これらを覆っ
てゲート絶縁膜3を形成し、さらにその上に非晶質シリ
コン層4およびn+非晶質シリコン層6と絶縁膜5を積
層し、n+非晶質シリコン層6上に対向状態でソース電
極8およびドレイン電極9を形成して構成されている。
この薄膜トランジスタアレイでは、これらの図に示す
ようにアドレス配線10とデータ配線11の両配線の交
差する面積を小さくして静電容量を低くするために、交
差部の配線幅を極端に細くしている。
【0010】このため、配線抵抗を一定値以上にするた
め、画素形成部分における両配線の線幅が逆に広くさ
れ、したがって各画素の開口率が低くならざるを得ない
という問題があった。
め、画素形成部分における両配線の線幅が逆に広くさ
れ、したがって各画素の開口率が低くならざるを得ない
という問題があった。
【0011】さらに、薄膜トランジスタを製造する際に
は、断線不良が生じることが往々にして生じていたが、
配線長が長くなると断線不良の発生する確率が高くなる
という問題もあった。なお、従来、断線不良の問題を解
決するために、絶縁膜を二層にしたり、導電層を二重構
造にしたりする方法などが提案されているが、これらの
方法には、画素の開口率を下げたり、工程数を増加させ
たりするという別の問題があり、必ずしも完全な解決手
段とはなっていなかった。
は、断線不良が生じることが往々にして生じていたが、
配線長が長くなると断線不良の発生する確率が高くなる
という問題もあった。なお、従来、断線不良の問題を解
決するために、絶縁膜を二層にしたり、導電層を二重構
造にしたりする方法などが提案されているが、これらの
方法には、画素の開口率を下げたり、工程数を増加させ
たりするという別の問題があり、必ずしも完全な解決手
段とはなっていなかった。
【0012】
【発明が解決しようとする課題】上述のとおり、従来の
薄膜トランジスタ液晶表示装置では、アドレス配線とデ
ータ配線の交点にはコンデンサが形成されて静電容量が
発生し、このため、大型の薄膜トランジスタ液晶表示装
置では、動作を遅延させる原因となり、また、時定数C
Rの値が増大するためスイッチング素子に与えられるゲ
ート信号パルスに歪みが生じて正常な制御ができなくな
り、さらに、配線長が長くなると断線不良の発生する確
率が高くなるという問題があった。
薄膜トランジスタ液晶表示装置では、アドレス配線とデ
ータ配線の交点にはコンデンサが形成されて静電容量が
発生し、このため、大型の薄膜トランジスタ液晶表示装
置では、動作を遅延させる原因となり、また、時定数C
Rの値が増大するためスイッチング素子に与えられるゲ
ート信号パルスに歪みが生じて正常な制御ができなくな
り、さらに、配線長が長くなると断線不良の発生する確
率が高くなるという問題があった。
【0013】本発明は、かかる従来の問題を解決するた
めになされたもので、アドレス配線とデータ配線の間の
静電容量を著しく低減させることができ、さらに配線に
断線不良が生じた場合でも通電し得る半導体装置を提供
することを目的としている。
めになされたもので、アドレス配線とデータ配線の間の
静電容量を著しく低減させることができ、さらに配線に
断線不良が生じた場合でも通電し得る半導体装置を提供
することを目的としている。
【0014】
【課題を解決するための手段】本発明の目的は、絶縁基
板の両面に互いに直交させて多数の平行する配線を形成
し、前記絶縁基板の一方の配線が形成された部位の各配
線の交点から外れた位置に該基板の両面を貫通する低抵
抗領域を形成するとともに、前記絶縁基板の他方の配線
が形成された面の前記低抵抗領域上に形成された半導体
層が能動層となる半導体素子を形成したことを特徴とす
る半導体装置により実現される。
板の両面に互いに直交させて多数の平行する配線を形成
し、前記絶縁基板の一方の配線が形成された部位の各配
線の交点から外れた位置に該基板の両面を貫通する低抵
抗領域を形成するとともに、前記絶縁基板の他方の配線
が形成された面の前記低抵抗領域上に形成された半導体
層が能動層となる半導体素子を形成したことを特徴とす
る半導体装置により実現される。
【0015】本発明の半導体装置に用いる絶縁基板とし
ては、ポリエチレン、ポリプロピレン、ポリカーボネー
ト、ポリイミドのような体積固有抵抗が1012Ω・cm
以上の透明な合成樹脂基板が適している。
ては、ポリエチレン、ポリプロピレン、ポリカーボネー
ト、ポリイミドのような体積固有抵抗が1012Ω・cm
以上の透明な合成樹脂基板が適している。
【0016】また、絶縁基板の厚さは、10〜0.1m
m程度、特に1〜0.3mm程度が適している。
m程度、特に1〜0.3mm程度が適している。
【0017】絶縁基板の低抵抗領域は、これらの絶縁基
板に高エネルギービームを照射して照射部の分子構造を
変化させることにより形成される。絶縁基板の高エネル
ギービームの照射された部分は分子構造が変化して電気
抵抗が低下し、光透過率も低くなる。分子構造中に炭素
原子を含む素材からなる絶縁基板では、高エネルギービ
ームの照射により、炭化して黒色となり電気抵抗は低く
なる。なお、高エネルギービームの照射により溶解して
樹枝状に連なり表裏に貫通する導電路を形成する金属粉
末を合成樹脂中に予め配合しておくことにより、電気抵
抗の非常に低い領域を形成させることも可能である。ま
た、高エネルギービームを効果的に吸収する増感剤を、
絶縁基板に配合しておくこともできる。
板に高エネルギービームを照射して照射部の分子構造を
変化させることにより形成される。絶縁基板の高エネル
ギービームの照射された部分は分子構造が変化して電気
抵抗が低下し、光透過率も低くなる。分子構造中に炭素
原子を含む素材からなる絶縁基板では、高エネルギービ
ームの照射により、炭化して黒色となり電気抵抗は低く
なる。なお、高エネルギービームの照射により溶解して
樹枝状に連なり表裏に貫通する導電路を形成する金属粉
末を合成樹脂中に予め配合しておくことにより、電気抵
抗の非常に低い領域を形成させることも可能である。ま
た、高エネルギービームを効果的に吸収する増感剤を、
絶縁基板に配合しておくこともできる。
【0018】本発明において絶縁基板に形成される低抵
抗領域の体積固有抵抗は、絶縁基板の表裏で測定して1
00mΩ・cm以下、好ましくは1mΩ・cm以下であ
る。この方法に使用する高エネルギービームとしては、
細いビームに収斂可能で、かつ、絶縁基板を構成する分
子構造を変換させ、特に炭化させて電気抵抗を低下させ
ることができるものであれば、いかなるものでも使用可
能であるが、特に、CO2 レーザ、YAGレーザなどの
レーザービームが適している。
抗領域の体積固有抵抗は、絶縁基板の表裏で測定して1
00mΩ・cm以下、好ましくは1mΩ・cm以下であ
る。この方法に使用する高エネルギービームとしては、
細いビームに収斂可能で、かつ、絶縁基板を構成する分
子構造を変換させ、特に炭化させて電気抵抗を低下させ
ることができるものであれば、いかなるものでも使用可
能であるが、特に、CO2 レーザ、YAGレーザなどの
レーザービームが適している。
【0019】本発明の半導体装置において絶縁基板に低
抵抗領域を形成する方法としては、絶縁基板上に薄膜ト
ランジスタを形成する前に絶縁基板の所要位置に低抵抗
領域を形成する方法と、絶縁基板上に薄膜トランジスタ
を形成した後に絶縁基板の所要位置に低抵抗領域を形成
する方法がある。
抵抗領域を形成する方法としては、絶縁基板上に薄膜ト
ランジスタを形成する前に絶縁基板の所要位置に低抵抗
領域を形成する方法と、絶縁基板上に薄膜トランジスタ
を形成した後に絶縁基板の所要位置に低抵抗領域を形成
する方法がある。
【0020】前者の方法では、まず、前述した合成樹脂
フィルムなどからなる絶縁基板の所要位置、すなわち、
例えば、アドレス配線が形成される部位のデータ配線と
の交点から外れた所定の位置に、例えば、高エネルギー
ビームを照射して、各交点の数だけの表裏を貫通する低
抵抗領域を形成する。
フィルムなどからなる絶縁基板の所要位置、すなわち、
例えば、アドレス配線が形成される部位のデータ配線と
の交点から外れた所定の位置に、例えば、高エネルギー
ビームを照射して、各交点の数だけの表裏を貫通する低
抵抗領域を形成する。
【0021】次いで、周知のホトリソグラフィ技術を用
いて、一方の面にこれらの低抵抗領域とオーミックコン
タクトするデータ配線を形成し、他方の面には低抵抗領
域の上に、周知のホトリソグラフィ技術を用いて、例え
ば、絶縁膜、非晶質シリコン膜を順に積層させ、さらに
ソース・ドレイン電極を積層させて薄膜トランジスタを
形成し、アドレス配線を形成する。
いて、一方の面にこれらの低抵抗領域とオーミックコン
タクトするデータ配線を形成し、他方の面には低抵抗領
域の上に、周知のホトリソグラフィ技術を用いて、例え
ば、絶縁膜、非晶質シリコン膜を順に積層させ、さらに
ソース・ドレイン電極を積層させて薄膜トランジスタを
形成し、アドレス配線を形成する。
【0022】後者の方法では、低抵抗領域を形成する前
に、絶縁基板の一方の面に、周知のホトリソグラフィ技
術を用いて、前者同様にして絶縁膜、非晶質シリコン膜
を順に積層させ、さらにソース・ドレイン電極を積層さ
せて薄膜トランジスタを形成し、アドレス配線を形成す
る。次いで、他方の面側から薄膜トランジスタのチャネ
ル領域に向けて高エネルギービームを照射して低抵抗領
域を形成し、しかる後、低抵抗領域とオーミックコンタ
クトするようにデータ配線を形成する。
に、絶縁基板の一方の面に、周知のホトリソグラフィ技
術を用いて、前者同様にして絶縁膜、非晶質シリコン膜
を順に積層させ、さらにソース・ドレイン電極を積層さ
せて薄膜トランジスタを形成し、アドレス配線を形成す
る。次いで、他方の面側から薄膜トランジスタのチャネ
ル領域に向けて高エネルギービームを照射して低抵抗領
域を形成し、しかる後、低抵抗領域とオーミックコンタ
クトするようにデータ配線を形成する。
【0023】このようにして得られる半導体装置は、絶
縁基板を介してアドレス配線とデータ配線が形成されて
おり、各配線間の間隔が大きいから、配線の交点におけ
る静電容量は非常に小さいものとなる。また、低抵抗領
域を表裏の配線の交点を除いてデータに沿って形成する
ようにすれば、データ配線が断線しても低抵抗領域を介
して導通するので導通が遮断されるようなことはない。
縁基板を介してアドレス配線とデータ配線が形成されて
おり、各配線間の間隔が大きいから、配線の交点におけ
る静電容量は非常に小さいものとなる。また、低抵抗領
域を表裏の配線の交点を除いてデータに沿って形成する
ようにすれば、データ配線が断線しても低抵抗領域を介
して導通するので導通が遮断されるようなことはない。
【0024】したがって、本願発明による薄膜トランジ
スタアレイを用いたアクティブマトリックス液晶表示装
置は、大面積、高精細にした場合でも、動作が遅延した
り、時定数CRの値が増大してゲート信号パルスに歪み
が生じてスイッチング素子の正常な制御ができなくなっ
たりすることがなく、断線不良の発生確率も著しく低下
する。
スタアレイを用いたアクティブマトリックス液晶表示装
置は、大面積、高精細にした場合でも、動作が遅延した
り、時定数CRの値が増大してゲート信号パルスに歪み
が生じてスイッチング素子の正常な制御ができなくなっ
たりすることがなく、断線不良の発生確率も著しく低下
する。
【0025】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を説明する。
の実施例を説明する。
【0026】図1は、本発明の一実施例を示す断面図で
あり、図2は、平面図である。尚、図2のA−A′線
が、図1の断面に対応している。
あり、図2は、平面図である。尚、図2のA−A′線
が、図1の断面に対応している。
【0027】厚さ1mmのアクリル樹脂からなる絶縁基
板1に、予め設定されたパターンで、すなわちデータ配
線11が形成されるべき部位であってアドレス配線10
との交点を除く位置に、直径10μmφのレーザビーム
(YAGレーザ)を照射して、絶縁基板1のレーザビー
ム照射部位を一部炭化させて低抵抗領域2を形成した。
なお、レーザビームの照射は、片面から照射して基板表
面を炭化させ照射表面近傍のレーザビームの吸収率を高
めた後、反対側の面から照射して効果的に低抵抗領域を
形成させた。
板1に、予め設定されたパターンで、すなわちデータ配
線11が形成されるべき部位であってアドレス配線10
との交点を除く位置に、直径10μmφのレーザビーム
(YAGレーザ)を照射して、絶縁基板1のレーザビー
ム照射部位を一部炭化させて低抵抗領域2を形成した。
なお、レーザビームの照射は、片面から照射して基板表
面を炭化させ照射表面近傍のレーザビームの吸収率を高
めた後、反対側の面から照射して効果的に低抵抗領域を
形成させた。
【0028】次いで、低抵抗領域2の上面にゲート絶緑
膜3を形成し、さらに、非晶質シリコン4、絶縁膜5、
n+非晶質シリコン層6を順に積層し、n+非晶質シリ
コン層6上に対向状態でソース電極8およびドレイン電
極9を形成して薄膜トランジスタを構成した。符号7は
画素電極であり、薄膜トランジスタのソース電極8はこ
の画素電極7とコンタクトしている。
膜3を形成し、さらに、非晶質シリコン4、絶縁膜5、
n+非晶質シリコン層6を順に積層し、n+非晶質シリ
コン層6上に対向状態でソース電極8およびドレイン電
極9を形成して薄膜トランジスタを構成した。符号7は
画素電極であり、薄膜トランジスタのソース電極8はこ
の画素電極7とコンタクトしている。
【0029】また、絶縁基板1の反対側の面には、低抵
抗領域2とオーミックコンタクトするようにアドレス配
線10が形成されている。
抗領域2とオーミックコンタクトするようにアドレス配
線10が形成されている。
【0030】この実施例では、データ配線とアドレス配
線との交点部分の配線幅を、交差面積を小さくする目的
で極端に細くする必要がなく、したがって、その分だけ
相対的に画素領域の配線幅を細くできるので画素領域を
広くすることができる。
線との交点部分の配線幅を、交差面積を小さくする目的
で極端に細くする必要がなく、したがって、その分だけ
相対的に画素領域の配線幅を細くできるので画素領域を
広くすることができる。
【0031】図3は、図1および図2に示した薄膜トラ
ンジスタを用いた薄膜トランジスタ液晶表示装置の回路
図である。この液晶表示装置では、複数の画素スイッチ
ング用薄膜トランジスタ301、ゲート線302、信号
線303からなる薄膜トランジスタアレイが形成され、
また、薄膜トランジスタアレイを駆動するための図示し
ない駆動回路も設置されている。304は液晶容量、3
05は補助容量を示している。
ンジスタを用いた薄膜トランジスタ液晶表示装置の回路
図である。この液晶表示装置では、複数の画素スイッチ
ング用薄膜トランジスタ301、ゲート線302、信号
線303からなる薄膜トランジスタアレイが形成され、
また、薄膜トランジスタアレイを駆動するための図示し
ない駆動回路も設置されている。304は液晶容量、3
05は補助容量を示している。
【0032】この実施例によれば、アドレス配線とデー
タ配線の交点における静電容量を低くするために交差部
分の配線幅を極端に狭くする必要がないから、従来のよ
うに画素領域の配線幅を広くする必要性がなくなり、そ
の分だけ相対的に画素電極の面積が広くなり、より精度
の高い薄膜トランジスタが得られる。
タ配線の交点における静電容量を低くするために交差部
分の配線幅を極端に狭くする必要がないから、従来のよ
うに画素領域の配線幅を広くする必要性がなくなり、そ
の分だけ相対的に画素電極の面積が広くなり、より精度
の高い薄膜トランジスタが得られる。
【0033】図4は、本発明の他の実施例を示す断面図
であり、図5図は平面図である。尚、図5のB−B′線
が、図4の断面に対応している。
であり、図5図は平面図である。尚、図5のB−B′線
が、図4の断面に対応している。
【0034】この実施例は絶縁基板1の部分を除いて図
1および図2に示した実施例の構成と同一であるので、
同一部分に同一符号を付して重複する説明は省略する。
1および図2に示した実施例の構成と同一であるので、
同一部分に同一符号を付して重複する説明は省略する。
【0035】この実施例の絶縁基板1は、厚さ1mmの
アクリル樹脂からなり、データ配線11とアドレス配線
10との交点部分だけを除いて、データ配線11の配線
経路に沿って低抵抗領域2が形成されている。
アクリル樹脂からなり、データ配線11とアドレス配線
10との交点部分だけを除いて、データ配線11の配線
経路に沿って低抵抗領域2が形成されている。
【0036】また、この実施例によれば、データ配線1
3の下に低抵抗領域2を設けているため、データ配線1
3に断線不良が発生した場合でも、合成樹脂基板内の低
抵抗領域2を介して、電気信号を伝えることができる。
これにより、より信頼性の高い薄膜トランジスタ−LC
Dを実現することができる。
3の下に低抵抗領域2を設けているため、データ配線1
3に断線不良が発生した場合でも、合成樹脂基板内の低
抵抗領域2を介して、電気信号を伝えることができる。
これにより、より信頼性の高い薄膜トランジスタ−LC
Dを実現することができる。
【図1】 本発明の一実施例の断面図である。
【図2】 図1に示した一実施例の平面図である。
【図3】 図1および図2に示した実施例を液晶表示装
置に適用したときの回路図である。
置に適用したときの回路図である。
【図4】 本発明の他の実施例の断面図である。
【図5】 本発明の他の実施例の平面図である。
【図6】 従来の薄膜トランジスタアレイの断面図であ
る。
る。
【図7】 図6に示した従来の薄膜トランジスタアレイ
の平面図である。
の平面図である。
1…合成樹脂基板、2…低抵抗領域、3…ゲート絶縁
膜、4…非晶質シリコン層、5…絶縁膜、6…n+非晶
質シリコン層、7…画素電極、8…ソース電極、9…ド
レイン電極、10…アドレス配線、11…Cs電極、1
2…ガラス基板、13…データ配線、301…薄膜トラ
ンジスタ、302…ゲート線、303…信号線、304
…液晶容量、305…補助容量。
膜、4…非晶質シリコン層、5…絶縁膜、6…n+非晶
質シリコン層、7…画素電極、8…ソース電極、9…ド
レイン電極、10…アドレス配線、11…Cs電極、1
2…ガラス基板、13…データ配線、301…薄膜トラ
ンジスタ、302…ゲート線、303…信号線、304
…液晶容量、305…補助容量。
Claims (1)
- 【請求項1】 絶縁基板の両面に互いに直交させて多
数の平行する配線を形成し、前記絶縁基板の一方の配線
が形成された部位の各配線の交点から外れた位置に該基
板の両面を貫通する低抵抗領域を形成するとともに、前
記絶縁基板の他方の配線が形成された面の前記低抵抗領
域上に形成された半導体層が能動層となる半導体素子を
形成したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24504496A JPH1093092A (ja) | 1996-09-17 | 1996-09-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24504496A JPH1093092A (ja) | 1996-09-17 | 1996-09-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1093092A true JPH1093092A (ja) | 1998-04-10 |
Family
ID=17127753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24504496A Withdrawn JPH1093092A (ja) | 1996-09-17 | 1996-09-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1093092A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806940B1 (en) | 1999-01-29 | 2004-10-19 | Sharp Kabushiki Kaisha | Liquid crystal display device with particular cell gap |
JP2019046931A (ja) * | 2017-08-31 | 2019-03-22 | 京セラ株式会社 | 半導体装置、発光装置および半導体装置の製造方法 |
-
1996
- 1996-09-17 JP JP24504496A patent/JPH1093092A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806940B1 (en) | 1999-01-29 | 2004-10-19 | Sharp Kabushiki Kaisha | Liquid crystal display device with particular cell gap |
JP2019046931A (ja) * | 2017-08-31 | 2019-03-22 | 京セラ株式会社 | 半導体装置、発光装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3376379B2 (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
US5608245A (en) | Array on substrate with repair line crossing lines in the array | |
US5076666A (en) | Active matrix display apparatus with drain electrode extensions | |
US5392143A (en) | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential | |
US7636136B2 (en) | Liquid crystal display device and method for fabricating thereof | |
JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
EP0380265B1 (en) | A method of manufacturing active matrix display apparatuses | |
JPH04291240A (ja) | アクティブマトリクス基板 | |
JP3272028B2 (ja) | 電子回路 | |
US6476881B2 (en) | Liquid crystal display device and defect repairing method therefor | |
JPH04283729A (ja) | アクティブマトリクス表示装置 | |
JPH1048610A (ja) | 液晶表示素子 | |
JP3076030B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US5731854A (en) | Method of effectively dispersing static electricity in LCD production by placing a short line in the end region of one substrate which extends beyond the other substrate | |
JPH1093092A (ja) | 半導体装置 | |
JPH0519294A (ja) | アクテイブマトリクス表示装置の線欠陥修正方法 | |
JP3326673B2 (ja) | 液晶表示素子 | |
EP0430418A2 (en) | Liquid crystal display and method of manufacturing the same | |
JPH0355985B2 (ja) | ||
KR100694680B1 (ko) | 액티브 기판, 표시 장치 및 상기 표시 장치의 제조 방법 | |
JPH055896A (ja) | アクテイブマトリクス表示装置 | |
KR930003266B1 (ko) | 액티브매트릭스 표시장치 | |
JP4755748B2 (ja) | 平面表示装置 | |
JP3287806B2 (ja) | アクティブマトリクス基板 | |
KR100293503B1 (ko) | 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |