JPH1093092A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 大型で精細度の高い液晶表示装置用の薄膜ト
ランジスタアレイを提供することを目的とする。 【解決手段】 絶縁基板の両面に互いに直交させて多数
の平行する配線を形成し、絶縁基板の一方の配線が形成
された部位の各配線の交点から外れた位置に基板の両面
を貫通する低抵抗領域を形成するとともに、絶縁基板の
他方の配線が形成された面の低抵抗領域上に薄膜トラン
ジスタを形成する半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置等に
用いられる半導体装置に係わり、特に、基板を直交する
配線の交点に生じる静電容量を低減させた半導体装置に
関する。

【０００２】

【従来の枝術】基板上に低温成膜された非晶質シリコン
膜を用いた薄膜トランジスタアレイは、アクティブマト
リックス液晶表示装置に応用されているが、この薄膜ト
ランジスタ液晶表示装置は、大面積、高精細、高画質か
つ安価なパネルディスプレイ、すなわちフラット型テレ
ビジョンを実現できる可能性があるため近時盛んに研究
開発が進められている。

【０００３】そして、薄膜トランジスタ液晶表示装置に
より高精細の大型ディスプレイを構成した場合には、画
素数が多くなるため必然的にアドレス配線とデータ配線
の交点が増加するようになる。

【０００４】ところで、従来の薄膜トランジスタ液晶表
示装置においては、アドレス配線とデータ配線の交点は
互いの配線が厚さ１μｍ以下の絶縁膜を介して交差する
構造であるため、交点にはコンデンサが形成され静電容
量が発生する。

【０００５】したがって、大型の薄膜トランジスタ液晶
表示装置では、この静電容量が無視できない値となり液
晶表示装置の動作を遅延させる原因になっていた。

【０００６】また、静電容量が大きくなるとアドレス配
線の抵抗Ｒと静電容量Ｃの積で示される時定数ＣＲの値
も増大し、これによりスイッチング素子に与えられるゲ
ート信号パルスに歪みが生じ、液晶表示装置の正常な制
御ができなくなるという問題もあった。

【０００７】なお、データ配線とアドレス配線の交点の
静電容量を低くするため両配線の交差する部分の面積を
図６および図７に示すように極端に小さくすることも行
われている。

【０００８】すなわち、図６は従来の薄膜トランジスタ
アレイの断面図、図７は平面図である。尚、図７のＣ−
Ｃ′線が、図６の断面に対応している。

【０００９】この薄膜トランジスタアレイは、ガラス基
板１２の上にアドレス配線１０を形成し、これらを覆っ
てゲート絶縁膜３を形成し、さらにその上に非晶質シリ
コン層４およびｎ^＋非晶質シリコン層６と絶縁膜５を積
層し、ｎ^＋非晶質シリコン層６上に対向状態でソース電
極８およびドレイン電極９を形成して構成されている。
この薄膜トランジスタアレイでは、これらの図に示す
ようにアドレス配線１０とデータ配線１１の両配線の交
差する面積を小さくして静電容量を低くするために、交
差部の配線幅を極端に細くしている。

【００１０】このため、配線抵抗を一定値以上にするた
め、画素形成部分における両配線の線幅が逆に広くさ
れ、したがって各画素の開口率が低くならざるを得ない
という問題があった。

【００１１】さらに、薄膜トランジスタを製造する際に
は、断線不良が生じることが往々にして生じていたが、
配線長が長くなると断線不良の発生する確率が高くなる
という問題もあった。なお、従来、断線不良の問題を解
決するために、絶縁膜を二層にしたり、導電層を二重構
造にしたりする方法などが提案されているが、これらの
方法には、画素の開口率を下げたり、工程数を増加させ
たりするという別の問題があり、必ずしも完全な解決手
段とはなっていなかった。

【００１２】

【発明が解決しようとする課題】上述のとおり、従来の
薄膜トランジスタ液晶表示装置では、アドレス配線とデ
ータ配線の交点にはコンデンサが形成されて静電容量が
発生し、このため、大型の薄膜トランジスタ液晶表示装
置では、動作を遅延させる原因となり、また、時定数Ｃ
Ｒの値が増大するためスイッチング素子に与えられるゲ
ート信号パルスに歪みが生じて正常な制御ができなくな
り、さらに、配線長が長くなると断線不良の発生する確
率が高くなるという問題があった。

【００１３】本発明は、かかる従来の問題を解決するた
めになされたもので、アドレス配線とデータ配線の間の
静電容量を著しく低減させることができ、さらに配線に
断線不良が生じた場合でも通電し得る半導体装置を提供
することを目的としている。

【００１４】

【課題を解決するための手段】本発明の目的は、絶縁基
板の両面に互いに直交させて多数の平行する配線を形成
し、前記絶縁基板の一方の配線が形成された部位の各配
線の交点から外れた位置に該基板の両面を貫通する低抵
抗領域を形成するとともに、前記絶縁基板の他方の配線
が形成された面の前記低抵抗領域上に形成された半導体
層が能動層となる半導体素子を形成したことを特徴とす
る半導体装置により実現される。

【００１５】本発明の半導体装置に用いる絶縁基板とし
ては、ポリエチレン、ポリプロピレン、ポリカーボネー
ト、ポリイミドのような体積固有抵抗が１０¹²Ω・ｃｍ
以上の透明な合成樹脂基板が適している。

【００１６】また、絶縁基板の厚さは、１０〜０．１ｍ
ｍ程度、特に１〜０．３ｍｍ程度が適している。

【００１７】絶縁基板の低抵抗領域は、これらの絶縁基
板に高エネルギービームを照射して照射部の分子構造を
変化させることにより形成される。絶縁基板の高エネル
ギービームの照射された部分は分子構造が変化して電気
抵抗が低下し、光透過率も低くなる。分子構造中に炭素
原子を含む素材からなる絶縁基板では、高エネルギービ
ームの照射により、炭化して黒色となり電気抵抗は低く
なる。なお、高エネルギービームの照射により溶解して
樹枝状に連なり表裏に貫通する導電路を形成する金属粉
末を合成樹脂中に予め配合しておくことにより、電気抵
抗の非常に低い領域を形成させることも可能である。ま
た、高エネルギービームを効果的に吸収する増感剤を、
絶縁基板に配合しておくこともできる。

【００１８】本発明において絶縁基板に形成される低抵
抗領域の体積固有抵抗は、絶縁基板の表裏で測定して１
００ｍΩ・ｃｍ以下、好ましくは１ｍΩ・ｃｍ以下であ
る。この方法に使用する高エネルギービームとしては、
細いビームに収斂可能で、かつ、絶縁基板を構成する分
子構造を変換させ、特に炭化させて電気抵抗を低下させ
ることができるものであれば、いかなるものでも使用可
能であるが、特に、ＣＯ₂ レーザ、ＹＡＧレーザなどの
レーザービームが適している。

【００１９】本発明の半導体装置において絶縁基板に低
抵抗領域を形成する方法としては、絶縁基板上に薄膜ト
ランジスタを形成する前に絶縁基板の所要位置に低抵抗
領域を形成する方法と、絶縁基板上に薄膜トランジスタ
を形成した後に絶縁基板の所要位置に低抵抗領域を形成
する方法がある。

【００２０】前者の方法では、まず、前述した合成樹脂
フィルムなどからなる絶縁基板の所要位置、すなわち、
例えば、アドレス配線が形成される部位のデータ配線と
の交点から外れた所定の位置に、例えば、高エネルギー
ビームを照射して、各交点の数だけの表裏を貫通する低
抵抗領域を形成する。

【００２１】次いで、周知のホトリソグラフィ技術を用
いて、一方の面にこれらの低抵抗領域とオーミックコン
タクトするデータ配線を形成し、他方の面には低抵抗領
域の上に、周知のホトリソグラフィ技術を用いて、例え
ば、絶縁膜、非晶質シリコン膜を順に積層させ、さらに
ソース・ドレイン電極を積層させて薄膜トランジスタを
形成し、アドレス配線を形成する。

【００２２】後者の方法では、低抵抗領域を形成する前
に、絶縁基板の一方の面に、周知のホトリソグラフィ技
術を用いて、前者同様にして絶縁膜、非晶質シリコン膜
を順に積層させ、さらにソース・ドレイン電極を積層さ
せて薄膜トランジスタを形成し、アドレス配線を形成す
る。次いで、他方の面側から薄膜トランジスタのチャネ
ル領域に向けて高エネルギービームを照射して低抵抗領
域を形成し、しかる後、低抵抗領域とオーミックコンタ
クトするようにデータ配線を形成する。

【００２３】このようにして得られる半導体装置は、絶
縁基板を介してアドレス配線とデータ配線が形成されて
おり、各配線間の間隔が大きいから、配線の交点におけ
る静電容量は非常に小さいものとなる。また、低抵抗領
域を表裏の配線の交点を除いてデータに沿って形成する
ようにすれば、データ配線が断線しても低抵抗領域を介
して導通するので導通が遮断されるようなことはない。

【００２４】したがって、本願発明による薄膜トランジ
スタアレイを用いたアクティブマトリックス液晶表示装
置は、大面積、高精細にした場合でも、動作が遅延した
り、時定数ＣＲの値が増大してゲート信号パルスに歪み
が生じてスイッチング素子の正常な制御ができなくなっ
たりすることがなく、断線不良の発生確率も著しく低下
する。

【００２５】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を説明する。

【００２６】図１は、本発明の一実施例を示す断面図で
あり、図２は、平面図である。尚、図２のＡ−Ａ′線
が、図１の断面に対応している。

【００２７】厚さ１ｍｍのアクリル樹脂からなる絶縁基
板１に、予め設定されたパターンで、すなわちデータ配
線１１が形成されるべき部位であってアドレス配線１０
との交点を除く位置に、直径１０μｍφのレーザビーム
（ＹＡＧレーザ）を照射して、絶縁基板１のレーザビー
ム照射部位を一部炭化させて低抵抗領域２を形成した。
なお、レーザビームの照射は、片面から照射して基板表
面を炭化させ照射表面近傍のレーザビームの吸収率を高
めた後、反対側の面から照射して効果的に低抵抗領域を
形成させた。

【００２８】次いで、低抵抗領域２の上面にゲート絶緑
膜３を形成し、さらに、非晶質シリコン４、絶縁膜５、
ｎ^＋非晶質シリコン層６を順に積層し、ｎ^＋非晶質シリ
コン層６上に対向状態でソース電極８およびドレイン電
極９を形成して薄膜トランジスタを構成した。符号７は
画素電極であり、薄膜トランジスタのソース電極８はこ
の画素電極７とコンタクトしている。

【００２９】また、絶縁基板１の反対側の面には、低抵
抗領域２とオーミックコンタクトするようにアドレス配
線１０が形成されている。

【００３０】この実施例では、データ配線とアドレス配
線との交点部分の配線幅を、交差面積を小さくする目的
で極端に細くする必要がなく、したがって、その分だけ
相対的に画素領域の配線幅を細くできるので画素領域を
広くすることができる。

【００３１】図３は、図１および図２に示した薄膜トラ
ンジスタを用いた薄膜トランジスタ液晶表示装置の回路
図である。この液晶表示装置では、複数の画素スイッチ
ング用薄膜トランジスタ３０１、ゲート線３０２、信号
線３０３からなる薄膜トランジスタアレイが形成され、
また、薄膜トランジスタアレイを駆動するための図示し
ない駆動回路も設置されている。３０４は液晶容量、３
０５は補助容量を示している。

【００３２】この実施例によれば、アドレス配線とデー
タ配線の交点における静電容量を低くするために交差部
分の配線幅を極端に狭くする必要がないから、従来のよ
うに画素領域の配線幅を広くする必要性がなくなり、そ
の分だけ相対的に画素電極の面積が広くなり、より精度
の高い薄膜トランジスタが得られる。

【００３３】図４は、本発明の他の実施例を示す断面図
であり、図５図は平面図である。尚、図５のＢ−Ｂ′線
が、図４の断面に対応している。

【００３４】この実施例は絶縁基板１の部分を除いて図
１および図２に示した実施例の構成と同一であるので、
同一部分に同一符号を付して重複する説明は省略する。

【００３５】この実施例の絶縁基板１は、厚さ１ｍｍの
アクリル樹脂からなり、データ配線１１とアドレス配線
１０との交点部分だけを除いて、データ配線１１の配線
経路に沿って低抵抗領域２が形成されている。

【００３６】また、この実施例によれば、データ配線１
３の下に低抵抗領域２を設けているため、データ配線１
３に断線不良が発生した場合でも、合成樹脂基板内の低
抵抗領域２を介して、電気信号を伝えることができる。
これにより、より信頼性の高い薄膜トランジスタ−ＬＣ
Ｄを実現することができる。

【図面の簡単な説明】

【図１】 本発明の一実施例の断面図である。

【図２】 図１に示した一実施例の平面図である。

【図３】 図１および図２に示した実施例を液晶表示装
置に適用したときの回路図である。

【図４】 本発明の他の実施例の断面図である。

【図５】 本発明の他の実施例の平面図である。

【図６】 従来の薄膜トランジスタアレイの断面図であ
る。

【図７】 図６に示した従来の薄膜トランジスタアレイ
の平面図である。

【符号の説明】

１…合成樹脂基板、２…低抵抗領域、３…ゲート絶縁
膜、４…非晶質シリコン層、５…絶縁膜、６…ｎ^＋非晶
質シリコン層、７…画素電極、８…ソース電極、９…ド
レイン電極、１０…アドレス配線、１１…Ｃｓ電極、１
２…ガラス基板、１３…データ配線、３０１…薄膜トラ
ンジスタ、３０２…ゲート線、３０３…信号線、３０４
…液晶容量、３０５…補助容量。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 絶縁基板の両面に互いに直交させて多
   数の平行する配線を形成し、前記絶縁基板の一方の配線
   が形成された部位の各配線の交点から外れた位置に該基
   板の両面を貫通する低抵抗領域を形成するとともに、前
   記絶縁基板の他方の配線が形成された面の前記低抵抗領
   域上に形成された半導体層が能動層となる半導体素子を
   形成したことを特徴とする半導体装置。