JPH1092842A - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置Info
- Publication number
- JPH1092842A JPH1092842A JP23905696A JP23905696A JPH1092842A JP H1092842 A JPH1092842 A JP H1092842A JP 23905696 A JP23905696 A JP 23905696A JP 23905696 A JP23905696 A JP 23905696A JP H1092842 A JPH1092842 A JP H1092842A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- oxide film
- etching
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 半導体層の部分除去加工の精度を高め、かつ
生産性を向上させる。 【解決手段】 前記半導体層の加工領域を選択的に酸化
して、所定の厚さに酸化膜を形成し、前記酸化膜を除去
して前記部分除去加工を行なう。加えて、電気特性の変
化を測定することによって、前記酸化の進行状態を確認
しながら酸化膜を形成する。 【効果】 エッチングと比較して制御の容易な前記酸化
膜の形成によって、チャネル厚が支配されるので、容易
に高精度の加工が可能となる。従って、半導体装置が高
精度に形成され、歩留が向上し、量産性を高めることが
可能となる。
生産性を向上させる。 【解決手段】 前記半導体層の加工領域を選択的に酸化
して、所定の厚さに酸化膜を形成し、前記酸化膜を除去
して前記部分除去加工を行なう。加えて、電気特性の変
化を測定することによって、前記酸化の進行状態を確認
しながら酸化膜を形成する。 【効果】 エッチングと比較して制御の容易な前記酸化
膜の形成によって、チャネル厚が支配されるので、容易
に高精度の加工が可能となる。従って、半導体装置が高
精度に形成され、歩留が向上し、量産性を高めることが
可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、微細加工が必要な
半導体装置の製造方法に関し、特に、低雑音、高利得マ
イクロ波デバイスを用いた通信用ＭＭＩＣ（Monolithic
Microwave Integrated Circuit）等の低抵抗、短ゲー
ト長のゲートを有する半導体装置の製造に適用して有効
な技術に関するものである。
半導体装置の製造方法に関し、特に、低雑音、高利得マ
イクロ波デバイスを用いた通信用ＭＭＩＣ（Monolithic
Microwave Integrated Circuit）等の低抵抗、短ゲー
ト長のゲートを有する半導体装置の製造に適用して有効
な技術に関するものである。
【０００２】
【従来の技術】通信用ＭＭＩＣ等に用いられるＧａＡｓ
のＭＥＳＦＥＴ（MEtal Semiconductor Field Effect T
ransistor）の構造の一つにリセスゲート構造がある。
この構造では、所望のチャネル厚を得るとともにソース
・ドレイン間の寄生領域を厚く保つために、リセスエッ
チングによって動作層を部分的に掘り下げて凹部を形成
し、この凹部にゲート電極を形成している。
のＭＥＳＦＥＴ（MEtal Semiconductor Field Effect T
ransistor）の構造の一つにリセスゲート構造がある。
この構造では、所望のチャネル厚を得るとともにソース
・ドレイン間の寄生領域を厚く保つために、リセスエッ
チングによって動作層を部分的に掘り下げて凹部を形成
し、この凹部にゲート電極を形成している。
【０００３】このようなリセスゲート構造については、
培風館刊「超高速化合物半導体デバイス」第７２頁乃至
第７３頁及び第８０頁乃至第８１頁に記載されている。
培風館刊「超高速化合物半導体デバイス」第７２頁乃至
第７３頁及び第８０頁乃至第８１頁に記載されている。
【０００４】リセスゲート構造のＦＥＴでは、チャネル
となる動作層の厚さによってＦＥＴのチャネル電流が決
まるために、電気特性を一定の範囲内とするためには、
前記リセスエッチングでは、エッチング深さを一定とす
る必要がある。
となる動作層の厚さによってＦＥＴのチャネル電流が決
まるために、電気特性を一定の範囲内とするためには、
前記リセスエッチングでは、エッチング深さを一定とす
る必要がある。
【０００５】
【発明が解決しようとする課題】しかしながら前記リセ
スエッチングのような部分除去の加工では、エッチング
の進行を高精度に制御することは困難であった。このた
めに従来は、エッチングをある程度進行させた状態で、
一旦エッチングを中断して電気特性の測定を行なってエ
ッチングの進行状態を確認し、測定後に再びエッチング
を行ない、このようなエッチング・測定を通常３回乃至
４回繰り返して行なわなければならなかった。このよう
な方法では、エッチングに要する時間が長くなるために
生産性が低いという問題がある。なお、電気特性を測定
しながら同時にエッチングを行なうことは、ウェットエ
ッチングではエッチング液の導通が、ドライエッチング
ではプローブの損傷が、夫々問題となり不可能であっ
た。
スエッチングのような部分除去の加工では、エッチング
の進行を高精度に制御することは困難であった。このた
めに従来は、エッチングをある程度進行させた状態で、
一旦エッチングを中断して電気特性の測定を行なってエ
ッチングの進行状態を確認し、測定後に再びエッチング
を行ない、このようなエッチング・測定を通常３回乃至
４回繰り返して行なわなければならなかった。このよう
な方法では、エッチングに要する時間が長くなるために
生産性が低いという問題がある。なお、電気特性を測定
しながら同時にエッチングを行なうことは、ウェットエ
ッチングではエッチング液の導通が、ドライエッチング
ではプローブの損傷が、夫々問題となり不可能であっ
た。
【０００６】本発明の課題は、このような問題を解決
し、リセスゲート構造のＭＥＳＦＥＴの等の半導体基板
主面の部分除去加工を高い精度で形成し、かつ生産性を
向上させることが可能な技術を提供することにある。
し、リセスゲート構造のＭＥＳＦＥＴの等の半導体基板
主面の部分除去加工を高い精度で形成し、かつ生産性を
向上させることが可能な技術を提供することにある。
【０００７】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】本発明では、半導体層の加工領域を選択的
に酸化して、所定の厚さに酸化膜を形成し、前記酸化膜
を除去して前記部分除去加工を行なう。加えて、電気特
性の変化を測定することによって、前記酸化の進行状態
を確認しながら酸化膜を形成する。
に酸化して、所定の厚さに酸化膜を形成し、前記酸化膜
を除去して前記部分除去加工を行なう。加えて、電気特
性の変化を測定することによって、前記酸化の進行状態
を確認しながら酸化膜を形成する。
【００１０】上述した手段によれば、エッチングと比較
して制御の容易な前記酸化膜の形成によって、チャネル
厚が支配されるので、容易に高精度の加工が可能とな
る。加えて、前記酸化の進行状況を電気特性の測定によ
って確認しながら行なうことができる。
して制御の容易な前記酸化膜の形成によって、チャネル
厚が支配されるので、容易に高精度の加工が可能とな
る。加えて、前記酸化の進行状況を電気特性の測定によ
って確認しながら行なうことができる。
【００１１】従って、半導体装置を高精度に形成し、歩
留を向上させ、量産性を高めることが可能となる。
留を向上させ、量産性を高めることが可能となる。
【００１２】以下、本発明の構成について、実施の形態
とともに説明する。
とともに説明する。
【００１３】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１４】
【発明の実施の形態】図１乃至図４に示すのは、本発明
の一実施の形態である半導体装置の要部を工程ごとに示
す縦断面図である。
の一実施の形態である半導体装置の要部を工程ごとに示
す縦断面図である。
【００１５】図中、１は化合物半導体であるＧａＡｓの
半導体基板、２は半導体基板１の主面に形成された動作
層、３は半導体基板１主面を被ってＳｉＯ2、ＳｉＮ、
ＳｉＯＮ等を数１００ｎｍ堆積させた絶縁膜であり、こ
の絶縁膜３に設けた開孔に最上層がＡｕを用いたソー
ス，ドレインのオーミック電極４が形成されている。５
はホトリソグラフィによって形成したレジストマスクで
あり、リセスエッチングの行なわれる領域の絶縁膜３及
びオーミック電極４を露出させてある。
半導体基板、２は半導体基板１の主面に形成された動作
層、３は半導体基板１主面を被ってＳｉＯ2、ＳｉＮ、
ＳｉＯＮ等を数１００ｎｍ堆積させた絶縁膜であり、こ
の絶縁膜３に設けた開孔に最上層がＡｕを用いたソー
ス，ドレインのオーミック電極４が形成されている。５
はホトリソグラフィによって形成したレジストマスクで
あり、リセスエッチングの行なわれる領域の絶縁膜３及
びオーミック電極４を露出させてある。
【００１６】なお、図示のＦＥＴは特性測定用のＴＥＧ
（Test Element Group）部のものであり、他のＦＥＴ形
成部では、リセスエッチングの行なわれる領域は開口さ
れるが、オーミック電極４の部分は開口されていない。
（Test Element Group）部のものであり、他のＦＥＴ形
成部では、リセスエッチングの行なわれる領域は開口さ
れるが、オーミック電極４の部分は開口されていない。
【００１７】先ず図１に示すように、レジストマスク５
を用いたフッ素ラジカルによるドライエッチングを行な
い絶縁膜３を除去しリセスエッチングの行なわれる領域
の半導体基板１主面を露出させる。
を用いたフッ素ラジカルによるドライエッチングを行な
い絶縁膜３を除去しリセスエッチングの行なわれる領域
の半導体基板１主面を露出させる。
【００１８】次に図２に示すように、白金系のプローブ
針６をオーミック電極４にコンタクトさせ、ＦＥＴのソ
ース／ドレイン間電流Ｉｄｓの測定を行ないながら、露
出した半導体基板１主面を、２００ｎｍ以下の紫外線の
照射によって生じたＯ3にて、酸化しＧａＡｓ酸化層７
を形成する。所望のＩｄｓとなったところで紫外線の照
射を停止し窒素パージを行なって酸化を停止させる。こ
の酸化時に、オーミック電極３及びプローブ針６もオゾ
ンにさらされるが、夫々最上層がＡｕ及び白金系のため
何れも影響を受けない。
針６をオーミック電極４にコンタクトさせ、ＦＥＴのソ
ース／ドレイン間電流Ｉｄｓの測定を行ないながら、露
出した半導体基板１主面を、２００ｎｍ以下の紫外線の
照射によって生じたＯ3にて、酸化しＧａＡｓ酸化層７
を形成する。所望のＩｄｓとなったところで紫外線の照
射を停止し窒素パージを行なって酸化を停止させる。こ
の酸化時に、オーミック電極３及びプローブ針６もオゾ
ンにさらされるが、夫々最上層がＡｕ及び白金系のため
何れも影響を受けない。
【００１９】次に図３に示すように、フッ酸蒸気にてＧ
ａＡｓ酸化層７をエッチング除去する。このとき半導体
基板１主面はＧａＡｓがフッ酸蒸気によってエッチング
されないためＧａＡｓ酸化層７のみがエッチング除去さ
れる。エッチング終了後、フッ酸置換、乾燥を水蒸気ま
たは、ＩＰＡ蒸気によって行なう。
ａＡｓ酸化層７をエッチング除去する。このとき半導体
基板１主面はＧａＡｓがフッ酸蒸気によってエッチング
されないためＧａＡｓ酸化層７のみがエッチング除去さ
れる。エッチング終了後、フッ酸置換、乾燥を水蒸気ま
たは、ＩＰＡ蒸気によって行なう。
【００２０】次に図４に示すように、リセスエッチング
の行なわれた半導体基板１主面に低抵抗ゲート金属８を
リフトオフにて形成し、レジストマスク５を除去してＦ
ＥＴが完成する。
の行なわれた半導体基板１主面に低抵抗ゲート金属８を
リフトオフにて形成し、レジストマスク５を除去してＦ
ＥＴが完成する。
【００２１】また、図５は前記２００ｎｍ以下の波長の
紫外線照射による酸化膜の膜厚Ｘと照射時間ｔとの関係
を示す図であり、膜厚Ｘと照射時間ｔとの関係はＸ2＝
Ａｔで表わされ、膜厚Ｘは照射時間ｔの平方根に比例し
て増加する。その増加速度は図５では１０分間で３ｎｍ
となっている。このようにＧａＡｓ酸化層７の形成が低
速であり、かつその反応が安定して進行するので、酸化
の制御がエッチングの制御よりも容易であることが理解
される。
紫外線照射による酸化膜の膜厚Ｘと照射時間ｔとの関係
を示す図であり、膜厚Ｘと照射時間ｔとの関係はＸ2＝
Ａｔで表わされ、膜厚Ｘは照射時間ｔの平方根に比例し
て増加する。その増加速度は図５では１０分間で３ｎｍ
となっている。このようにＧａＡｓ酸化層７の形成が低
速であり、かつその反応が安定して進行するので、酸化
の制御がエッチングの制御よりも容易であることが理解
される。
【００２２】本発明では、制御が困難なエッチングによ
らずに、制御が容易で精度の高い酸化膜を形成しこの酸
化膜を除去することによって、リセスゲート構造の凹部
を形成するので、前記凹部を高精度に形成することが可
能となる。
らずに、制御が容易で精度の高い酸化膜を形成しこの酸
化膜を除去することによって、リセスゲート構造の凹部
を形成するので、前記凹部を高精度に形成することが可
能となる。
【００２３】加えて、本発明では前記酸化と同時に、ソ
ース／ドレイン間電流Ｉｄｓの測定を行なうことができ
るので、酸化の進行を確認しながら作業を進めることが
できる。このため、従来の如くエッチング・測定を繰り
返す必要がないので工程を簡略化することができ、前記
測定値を基にした作業の自動化も可能となる。
ース／ドレイン間電流Ｉｄｓの測定を行なうことができ
るので、酸化の進行を確認しながら作業を進めることが
できる。このため、従来の如くエッチング・測定を繰り
返す必要がないので工程を簡略化することができ、前記
測定値を基にした作業の自動化も可能となる。
【００２４】なお、プローブ針による同時測定を行なわ
ない場合でも、前述の如く反応が安定しているために、
酸化の中間にて進行を確認することによって、以降の酸
化の進行を正確に予想することができるので、２回程度
の酸化によって精度は充分なものとなり、エッチング・
測定を３，４回繰り返す従来の方法と比較して、工程を
簡略化することが可能である。
ない場合でも、前述の如く反応が安定しているために、
酸化の中間にて進行を確認することによって、以降の酸
化の進行を正確に予想することができるので、２回程度
の酸化によって精度は充分なものとなり、エッチング・
測定を３，４回繰り返す従来の方法と比較して、工程を
簡略化することが可能である。
【００２５】図６に示すのは、前記製造方法に用いる装
置の概略構成の一例である。
置の概略構成の一例である。
【００２６】図中、１１はウェハ１２を載置する支持
台、１３は支持台１１を収容するテフロンコートしたＳ
ＵＳまたはＳｉＣ製のチャンバ、１４はチャンバ１３の
上部に設けられた石英ランプ等の低圧水銀灯、１５は水
銀灯１４をフッ酸から保護するためのシャッタ、１６は
チャンバ１３へフッ酸蒸気を供給するフッ酸供給部、１
７はチャンバ１３へ水蒸気或いはＩＰＡ蒸気を供給する
蒸気供給部、１８はチャンバ１３へ窒素ガスを供給する
窒素ガス供給部、１９はこれらの導入気体を撹拌するた
めのファン、２０はこれらの気体を排出するためのドレ
イン、２１はプローブ針６を介してウェハ１２の電気特
性を測定する電気測定部である。
台、１３は支持台１１を収容するテフロンコートしたＳ
ＵＳまたはＳｉＣ製のチャンバ、１４はチャンバ１３の
上部に設けられた石英ランプ等の低圧水銀灯、１５は水
銀灯１４をフッ酸から保護するためのシャッタ、１６は
チャンバ１３へフッ酸蒸気を供給するフッ酸供給部、１
７はチャンバ１３へ水蒸気或いはＩＰＡ蒸気を供給する
蒸気供給部、１８はチャンバ１３へ窒素ガスを供給する
窒素ガス供給部、１９はこれらの導入気体を撹拌するた
めのファン、２０はこれらの気体を排出するためのドレ
イン、２１はプローブ針６を介してウェハ１２の電気特
性を測定する電気測定部である。
【００２７】この製造装置では、先ず図１に示す状態の
ウエハ１２をウエハ支持台１１上に搬入し、ウェハ１２
のＴＥＧ部のオーミック電極（図示せず）にプローブ針
６を固定して電気測定部２１をＩｄｓ測定状態にする。
ウエハ１２をウエハ支持台１１上に搬入し、ウェハ１２
のＴＥＧ部のオーミック電極（図示せず）にプローブ針
６を固定して電気測定部２１をＩｄｓ測定状態にする。
【００２８】次に、低圧水銀灯を点灯して紫外線をウェ
ハ１２に照射し、半導体基板主面のＧａＡｓを酸化させ
前記ＧａＡｓ酸化層を形成する。所望のＩｄｓとなった
ところで、紫外線の照射を停止し窒素ガス供給部１８か
ら窒素ガスをチャンバ１１内に導入して酸化を止める。
ハ１２に照射し、半導体基板主面のＧａＡｓを酸化させ
前記ＧａＡｓ酸化層を形成する。所望のＩｄｓとなった
ところで、紫外線の照射を停止し窒素ガス供給部１８か
ら窒素ガスをチャンバ１１内に導入して酸化を止める。
【００２９】次に、破線図示のように水銀灯１４をフッ
酸から保護するためにシャッタ１５を閉めた後に、フッ
酸供給部１６からチャンバ１１内にフッ酸蒸気を導入し
て、前記ＧａＡｓ酸化層をエッチング除去する。
酸から保護するためにシャッタ１５を閉めた後に、フッ
酸供給部１６からチャンバ１１内にフッ酸蒸気を導入し
て、前記ＧａＡｓ酸化層をエッチング除去する。
【００３０】次に、水蒸気供給源１７から水蒸気或いは
ＩＰＡ蒸気を導入し、フッ酸の置換、乾燥を行なった後
にウエハ１２をチャンバ１１外に搬出する。
ＩＰＡ蒸気を導入し、フッ酸の置換、乾燥を行なった後
にウエハ１２をチャンバ１１外に搬出する。
【００３１】図７に示すのは、前記製造装置をマルチチ
ャンバとして構成する場合の一例である。
ャンバとして構成する場合の一例である。
【００３２】この構成では、自動搬送部２２によって各
チャンバ１３へのウェハ１２の搬入・搬出が行なわれて
おり、フッ酸供給部１６、蒸気供給部１７、窒素ガス供
給部１８は１ブロックに集中させ、各チャンバ１３にお
ける進行状況は電気測定部２１にて集中して管理する。
チャンバ１３へのウェハ１２の搬入・搬出が行なわれて
おり、フッ酸供給部１６、蒸気供給部１７、窒素ガス供
給部１８は１ブロックに集中させ、各チャンバ１３にお
ける進行状況は電気測定部２１にて集中して管理する。
【００３３】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００３４】例えば、前記リセスエッチングに限らず、
半導体層の所定領域を所定の厚さに除去する部分除去を
行なう他の加工に本発明を適用することも可能である。
半導体層の所定領域を所定の厚さに除去する部分除去を
行なう他の加工に本発明を適用することも可能である。
【００３５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３６】（１）本発明によれば、制御の難しいエッ
チングに代えて、酸化膜形成及び酸化膜除去によって、
半導体層の部分除去加工を行なうことが可能となるとい
う効果がある。
チングに代えて、酸化膜形成及び酸化膜除去によって、
半導体層の部分除去加工を行なうことが可能となるとい
う効果がある。
【００３７】（２）本発明によれば、前記酸化膜形成と
並行して該領域の電気特性の測定を行なうことができる
という効果がある。
並行して該領域の電気特性の測定を行なうことができる
という効果がある。
【００３８】（３）本発明によれば、上記（１）（２）
により、除去する厚さを高精度に規定することができる
という効果がある。
により、除去する厚さを高精度に規定することができる
という効果がある。
【００３９】（４）本発明によれば、上記（１）（２）
により、部分除去加工を迅速に行なうことができるとい
う効果がある。
により、部分除去加工を迅速に行なうことができるとい
う効果がある。
【００４０】（５）本発明によれば、上記（３）（４）
により、量産性を高めることが可能となるという効果が
ある。
により、量産性を高めることが可能となるという効果が
ある。
【００４１】（６）本発明によれば、上記（３）（４）
により、歩留を向上させることが可能となるという効果
がある。
により、歩留を向上させることが可能となるという効果
がある。
【図１】本発明の一実施の形態である半導体装置の要部
を工程ごとに示す縦断面図である。
を工程ごとに示す縦断面図である。
【図２】本発明の一実施の形態である半導体装置の要部
を工程ごとに示す縦断面図である。
を工程ごとに示す縦断面図である。
【図３】本発明の一実施の形態である半導体装置の要部
を工程ごとに示す縦断面図である。
を工程ごとに示す縦断面図である。
【図４】本発明の一実施の形態である半導体装置の要部
を工程ごとに示す縦断面図である。
を工程ごとに示す縦断面図である。
【図５】紫外線の照射時間と酸化膜膜厚との関係を示す
図である。
図である。
【図６】本発明の一実施の形態である半導体装置の製造
装置の概略構成を示す縦断面図である。
装置の概略構成を示す縦断面図である。
【図７】図６に示す製造装置をマルチチャンバとして構
成する場合の一例を示す平面図である。
成する場合の一例を示す平面図である。
１…半導体基板、２…動作層、３…絶縁膜、４…オーミ
ック電極、５…レジストマスク、６…プローブ針、７…
ＧａＡｓ酸化層、８…低抵抗ゲート金属、…、…、…、
…、…。１１…支持台、１２…ウェハ、１３…チャン
バ、１４…水銀灯、１５…シャッタ、１６…フッ酸供給
部、１７…蒸気供給部、１８…窒素ガス供給部、１９…
ファン、２０…ドレイン、２１…電気測定部、２２…自
動搬送部。
ック電極、５…レジストマスク、６…プローブ針、７…
ＧａＡｓ酸化層、８…低抵抗ゲート金属、…、…、…、
…、…。１１…支持台、１２…ウェハ、１３…チャン
バ、１４…水銀灯、１５…シャッタ、１６…フッ酸供給
部、１７…蒸気供給部、１８…窒素ガス供給部、１９…
ファン、２０…ドレイン、２１…電気測定部、２２…自
動搬送部。
Claims (9)
- 【請求項１】 半導体層の所定領域を所定の厚さに除去
する部分除去が行なわれる半導体装置の製造方法におい
て、 前記半導体層の加工領域を選択的に酸化して、所定の厚
さに酸化膜を形成する工程と、 前記酸化膜を除去して前記部分除去を行なう工程とを備
えることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体装置が、ＧａＡｓ基板を用い
リセスゲート構造のＦＥＴを有することを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記酸化膜の形成が波長２００ｎｍ以下
の紫外線の照射によって発生するオゾンによって行なわ
れることを特徴とする請求項１又は請求項２に記載の半
導体装置の製造方法。 - 【請求項４】 前記酸化膜の除去がフッ酸蒸気によって
行なわれることを特徴とする請求項１乃至請求項３の何
れか一項に記載の半導体装置の製造方法。 - 【請求項５】 半導体層の２点に測定用のプローブを接
触させ、前記２点間の電気特性の変化によって前記酸化
の進行状態を確認しつつ、前記酸化を行なうことを特徴
とする請求項１乃至請求項４の何れか一項に記載の半導
体装置の製造方法。 - 【請求項６】 半導体層の所定の領域を加工する半導体
装置の製造装置において、 前記半導体層の加工領域を選択的に酸化して酸化膜を形
成する酸化手段と、前記半導体層の２点に測定用のプロ
ーブを接触させ、前記２点間の電気特性の変化を測定す
る測定手段とを備え、 前記２点間の電気特性の変化によって前記酸化の進行状
態を確認しつつ、所定の厚さに前記酸化膜を形成するこ
とを特徴とする半導体装置の製造装置。 - 【請求項７】 前記半導体装置が、ＧａＡｓ基板を用い
リセスゲート構造のＦＥＴを有することを特徴とする請
求項６に記載の半導体装置の製造装置。 - 【請求項８】 前記酸化膜の形成が波長２００ｎｍ以下
の紫外線の照射によって発生するオゾンによって行なわ
れることを特徴とする請求項６又は請求項７に記載の半
導体装置の製造装置。 - 【請求項９】 前記酸化膜の除去がフッ酸蒸気によって
行なわれることを特徴とする請求項６乃至請求項８の何
れか一項に記載の半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23905696A JPH1092842A (ja) | 1996-09-10 | 1996-09-10 | 半導体装置の製造方法及び製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23905696A JPH1092842A (ja) | 1996-09-10 | 1996-09-10 | 半導体装置の製造方法及び製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1092842A true JPH1092842A (ja) | 1998-04-10 |
Family
ID=17039220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23905696A Pending JPH1092842A (ja) | 1996-09-10 | 1996-09-10 | 半導体装置の製造方法及び製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1092842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023153164A1 (ja) * | 2022-02-08 | 2023-08-17 | ソニーセミコンダクタソリューションズ株式会社 | 発光装置、発光装置の製造方法、および測距装置 |
-
1996
- 1996-09-10 JP JP23905696A patent/JPH1092842A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023153164A1 (ja) * | 2022-02-08 | 2023-08-17 | ソニーセミコンダクタソリューションズ株式会社 | 発光装置、発光装置の製造方法、および測距装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4732871A (en) | Process for producing undercut dummy gate mask profiles for MESFETs | |
| KR100908784B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0397231A (ja) | 素子の作製方法並びに半導体素子およびその作製方法 | |
| JPS62126637A (ja) | 開孔の形成方法 | |
| US5114871A (en) | Manufacturing diamond electronic devices | |
| JPH1092842A (ja) | 半導体装置の製造方法及び製造装置 | |
| US6200868B1 (en) | Insulated gate type semiconductor device and process for producing the device | |
| KR101064726B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09181337A (ja) | 半導体素子におけるサブミクロン構造の製造方法 | |
| KR20080011541A (ko) | 식각공정을 모니터링하기 위한 방법 | |
| KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
| JP2003045896A (ja) | 半導体装置の製造方法 | |
| JPS58178B2 (ja) | 半導体装置の製造方法 | |
| JPS59193069A (ja) | 半導体装置の製造方法 | |
| JP3162181B2 (ja) | 半導体製造方法 | |
| KR19980057703A (ko) | 반도체소자의 게이트 형성방법 | |
| JPH0888325A (ja) | 半導体素子の電極パッドおよびその製造方法 | |
| JPS59161074A (ja) | 電界効果トランジスタの製造方法 | |
| JPH08107205A (ja) | 犠牲酸化膜の製造方法 | |
| KR20000074199A (ko) | 반도체 소자의 제조 방법 | |
| JPH1167719A (ja) | 半導体製造におけるエッチング方法及びエッチング装置 | |
| KR19980028655A (ko) | 중합체 제거용 세정액 및 이를 사용하는 반도체소자의 제조방법 | |
| JPH06326058A (ja) | 半導体基板の処理方法 | |
| JPH01125869A (ja) | 半導体装置の製造方法 | |
| JPH01120832A (ja) | ひさしパターンの形成方法 |