JPH1092747A

JPH1092747A - 非晶質ＧａＡｓ薄膜の製造方法および非晶質ＧａＡｓＴＦＴの製造方法

Info

Publication number: JPH1092747A
Application number: JP24371596A
Authority: JP
Inventors: Taiji Shimomoto; 泰治下元; Kazuhisa Taketoshi; 和久竹歳
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1996-09-13
Filing date: 1996-09-13
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】デバイスの特性に望ましい組成の非晶質Ｇａ
Ａｓ薄膜を成長できる薄膜の製造方法およびその薄膜を
用いたＴＦＴの製造方法を提供する。【解決手段】プレート４上にベルジャ６が置かれて形
成された真空槽内に、温度制御用円筒１６がプレート４
上に設置されている。温度制御用円筒１６の一方の開口
部には蒸着源加熱用ヒータを有した蒸着源用ボード８が
設置され、他方の開口部には、基板加熱用ヒータを有す
る基板ホールド治具１０が設置されていて、表面が鏡面
研磨されたガラス基板１２が取り付けられている。温度
制御用円筒１６の円筒外側面には、円筒用ヒータ１８が
巻かれいて、さらに熱電対２０が設けられている。温度
制御用円筒１６の温度を熱電対２０により測定して、円
筒用ヒータ１８を温度制御器で温度を一定に保つように
制御している。蒸発した蒸着材料を温度制御用円筒１６
内を通過させてガラス基板上に蒸着する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非晶質ＧａＡｓ薄
膜の製造方法および非晶質ＧａＡｓＴＦＴの製造方法に
関し、特に液晶表示装置、太陽電池等の製造に用いられ
る。

【０００２】

【従来の技術】従来、非晶質ＧａＡｓ薄膜を成長する方
法としては、ＧａおよびＡｓの組成比を特に制御しない
で成長する方法、フラッシュ法を用いてＧａおよびＡｓ
の組成比ができるだけずれないようにする方法、Ｇａ用
ソースおよびＡｓ用ソースを別々に用意して大がかりな
装置を用いてＧａおよびＡｓの組成比を制御する方法等
があった。

【０００３】図１７は、非晶質ＧａＡｓ薄膜の従来の成
長方法に使用されている真空蒸着装置の構成図である。
蒸着台のプレート４上にベルジャ６が設置されて真空槽
を形成している。プレート４の中央部には真空槽内を排
気するための排気口が設けられ、真空排気系（図示せ
ず）に接続されている。真空槽内には、蒸着源加熱用ヒ
ータを有し蒸着する蒸着材料を載せる蒸着源用ボード８
と、これと対向する位置に基板加熱用ヒータを有する基
板ホールド治具１０と、蒸着源用ボード８と基板ホール
ド治具１０の間にあり蒸着源用ボード８から蒸発した蒸
発粒子の基板への蒸着を開閉により制御するシャッタ１
４とが配置されている。

【０００４】この真空蒸着装置を用いて、真空排気系で
真空排気しながら、基板ホールド治具１０に取り付けら
れたガラス基板１４を基板加熱用ヒータに通電して所定
の温度に加熱すると共に、蒸着源加熱用ヒータに通電し
て蒸着材料を所定の温度に加熱して蒸着源用ボード８か
ら蒸発させ、シャッタ１４を開閉してガラス基板１２へ
の蒸着材料の蒸着を制御してガラス基板１２上に膜を堆
積するのが通常の蒸着方法である。このとき基板加熱用
ヒータおよび蒸着源加熱用ヒータの通電電流、蒸着源用
ボード８の種類等は、蒸着する材料に応じて決められ
る。

【０００５】

【発明の解決使用しようとする課題】このような真空蒸
着装置を用いてＡｕ、Ａｌなどの単一の組成からなる材
料を蒸着する場合には、蒸着速度に視点を絞って通常の
蒸着方法で蒸着を行えばよく、所望の膜厚の薄膜を得る
ことができる。しかし、蒸着材料が複数の元素からなる
昇華タイプの材料であり、これらの元素の蒸気圧が大き
く異なるＧａＡｓのような場合には、通常の蒸着方法で
は蒸着材料の元素の組成とは大きく異なる組成の膜が蒸
着されてしまう。

【０００６】また、薄膜を用いて作製されるデバイスに
よっては、蒸着材料の組成とは意識的に変化させた組成
の薄膜を用いたい場合もある。このような場合、デバイ
スが必要とする組成の膜を簡便、且つ確実な方法により
作製することは、デバイス作製プロセスにおいては重要
な課題である。しかし、このようなことは通常の蒸着方
法では不可能である。

【０００７】そこで、本発明の目的は、デバイスの特性
に必要な組成の非晶質ＧａＡｓ薄膜を簡易な方法で成長
できる非晶質ＧａＡｓ薄膜の製造方法と、その非晶質Ｇ
ａＡｓ薄膜を用いた非晶質ＧａＡｓＴＦＴの製造方法を
提供することにある。

【０００８】

【課題を解決するための手段】本発明に係わる非晶質Ｇ
ａＡｓ薄膜の製造方法は、蒸着源用ボードから蒸着材料
を蒸発させて基板上に蒸着し、非晶質ＧａＡｓ薄膜を形
成する非晶質ＧａＡｓ薄膜の製造方法において、加熱さ
れた蒸着源用ボードから蒸発した蒸着材料を基板上に導
く中空ガイド部材を蒸着源用ボードと基板の間に設置
し、中空ガイド部材の温度を、１８０℃以上３００℃以
下の範囲に保持し、蒸着源用ボードの温度を、蒸着開始
後略１０ｓｅｃ以内で１０００℃近傍まで昇温し、基板
の温度を、２０５℃以下に保持し、蒸着源用ボードから
蒸発して中空ガイド部材内を通過した蒸着材料を基板上
に蒸着する。

【０００９】このように蒸着源用ボードの温度プロファ
イルを制御して蒸着材料の温度を急上昇させるようにし
たので、蒸気圧の大きく異なるＧａとＡｓが、蒸着源用
ボードから蒸発する際に分離するのを防止できる。ま
た、基板と蒸着源用ボードとの間をつなぐ通路に中空ガ
イド部材を設けたため、蒸着源用ボードから蒸発した蒸
着材料をほとんどを中空ガイド部材内に導入でき、且つ
導入した蒸発材料を基板表面の近傍に導くことができ
る。さらに、この中空ガイド部材は温度が制御され、且
つ蒸着源用ボードと基板の間の通路に設置されているた
め、蒸着源用ボードから蒸発した蒸発粒子が中空ガイド
部材の内壁と衝突する際に中空ガイド部材の内壁が反射
板となるので、蒸発粒子からなる蒸気は基板表面の近傍
に達するまでに衝突によって中空ガイド部材の温度とほ
ぼ同じ温度になる。したがって、付着係数を応用する
と、中空ガイド部材の内部のそれぞれの元素の蒸気圧を
制御できる。つまり、基板表面の近傍に達するＧａ、Ａ
ｓの組成を制御できる。

【００１０】本発明に係わる非晶質ＧａＡｓ薄膜の製造
方法は、基板は、鏡面研磨されたガラス基板であり、且
つ基板上には１００ｎｍ以上３００ｎｍ以下のＣａＦ₂
膜が形成されていてもよい。

【００１１】このようにＣａＦ₂膜を形成すれば、基板
に対する堆積膜の接着性、密着性を良くできる。

【００１２】本発明に係わる非晶質ＧａＡｓ薄膜の製造
方法は、Ｇａに対するＡｓの組成比Ａｓ／Ｇａが１．１
以上である非晶質ＧａＡｓ薄膜を形成するようにしても
よい。

【００１３】このようにＧａに対するＡｓの組成比Ａｓ
／Ｇａが１．１以上にできれば、蒸着したＧａＡｓ薄膜
を高比抵抗にできる。

【００１４】本発明に係わる非晶質ＧａＡｓ薄膜の製造
方法は、比抵抗が１０⁹Ω・ｃｍ以上であり、且つ電子
移動度が０．１７ｃｍ²／Ｖ・ｓｅｃ以上０．４５ｃｍ²
／Ｖ・ｓｅｃ以下である非晶質ＧａＡｓ薄膜を形成する
ようにしてもよい。

【００１５】このように比抵抗が１０⁹Ω・ｃｍ以上に
できれば、半絶縁性の非晶質ａＡｓ薄膜を形成できる。
また、電子移動度が０．１７ｃｍ²／Ｖ・ｓｅｃ以上
０．４５ｃｍ²／Ｖ・ｓｅｃ以下あれば、デバイスを製
造する薄膜に使用できる。

【００１６】本発明に係わる非晶質ＧａＡｓＴＦＴの製
造方法は、非晶質ＧａＡｓチャネル層の一面にゲート絶
縁膜を挟んでゲート電極が接して形成され、非晶質Ｇａ
Ａｓチャネル層の他面にソース電極およびドレイン電極
が接して形成される非晶質ＧａＡｓＴＦＴを基板上に作
製する非晶質ＧａＡｓＴＦＴの製造方法において、加熱
された蒸着源用ボードから蒸発した蒸着材料を基板上に
導く中空ガイド部材内の開口部に基板を設置し、中空ガ
イド部材の温度を、１８０℃以上３００℃以下の範囲の
温度に保持し、蒸着源用ボードの温度を、蒸着開始後略
１０ｓｅｃ以内で１０００℃近傍まで昇温し、基板の温
度を、２０５℃以下に保持し、非晶質ＧａＡｓチャネル
層は、蒸着源用ボードから蒸発した蒸着材料を中空ガイ
ド部材内を通過させて基板上に蒸着して形成される。

【００１７】このように非晶質ＧａＡｓチャネル層を形
成するので、Ｇａ、Ａｓの組成を制御できるから、種々
のデバイス特性を持った非晶質ＧａＡｓＴＦＴを形成で
きる。

【００１８】本発明に係わる非晶質ＧａＡｓＴＦＴの製
造方法は、基板は、鏡面研磨されたガラス基板であり、
且つ基板表面には１００ｎｍ以上３００ｎｍ以下のＣａ
Ｆ₂膜が形成されていてもよい。

【００１９】このようにＣａＦ₂膜を形成すれば、基板
に対して接着性、密着性が良い非晶質ＧａＡｓ薄膜等の
堆積膜を利用してＴＦＴを形成できる。

【００２０】本発明に係わる非晶質ＧａＡｓＴＦＴの製
造方法は、ゲート絶縁膜は、１００ｎｍ以上３００ｎｍ
以下の膜厚のＭｇＦ₂膜であるようにしてもよい。

【００２１】このようにゲート絶縁膜が膜厚が１００ｎ
ｍ以上３００ｎｍ以下のＭｇＦ₂膜であるようにする
と、非晶質ＧａＡｓ薄膜を用いて薄膜トランジスタとし
ての動作特性を得ることができると共に絶縁膜を介して
ゲート電極でＴＦＴを制御するときの電圧が使用に好ま
しい程度の大きさにできる。

【００２２】本発明に係わる非晶質ＧａＡｓＴＦＴの製
造方法は、非晶質ＧａＡｓチャネル層は、Ｇａに対する
Ａｓの組成比Ａｓ／Ｇａが１．１以上であるようにして
もよい。

【００２３】このように非晶質ＧａＡｓ薄膜のＧａに対
するＡｓの組成比Ａｓ／Ｇａが１．１以上であるように
すると、高比抵抗のＧａＡｓ薄膜にＴＦＴを形成でき
る。

【００２４】本発明に係わる非晶質ＧａＡｓＴＦＴの製
造方法は、ゲート電極、ソース電極およびドレイン電極
は、ＡｕＧｅにより形成され、非晶質ＧａＡｓチャネル
層は、比抵抗が１０⁹Ω・ｃｍ以上であり、且つ電子移
動度が０．１７ｃｍ²／Ｖ・ｓｅｃ以上０．４５ｃｍ²／
Ｖ・ｓｅｃ以下であるようにしてもよい。

【００２５】このように電極をＡｕＧｅで形成すれば、
ＧａＡｓに対してオーム性接触を容易にとることができ
る。非晶質ＧａＡｓ薄膜が比抵抗１０⁹Ω・ｃｍである
ようにすれば、半絶縁性膜なので素子分離が容易に行う
ことができ、またＴＦＴの電流のＯＮ−ＯＦＦ特性を大
きくできる。電子移動度が０．１７ｃｍ²／Ｖ・ｓｅｃ
以上０．４５ｃｍ²／Ｖ・ｓｅｃ以下あれば、ＴＦＴを
製造する薄膜に使用できる。

【００２６】

【発明の実施の形態】以下添付図面を参照しながら本発
明の実施の形態について説明する。

【００２７】（第１の実施の形態）図１は、本発明の非
晶質ＧａＡｓ薄膜の製造方法で使用する真空蒸着装置１
の構成図である。蒸着台のプレート４上にベルジャ６が
置かれて、真空槽が形成されている。プレート４の中央
部には真空層内を排気するための排気口が設けられ、排
気口は真空排気系（図示せず）に接続されている。真空
槽内には、中空ガイド部材として金属の温度制御用円筒
１６が、排気口を円筒内側に見るようにしてプレート４
上に設置されている。この温度制御用円筒１６の排気口
側にある一方の開口部の近傍には、蒸着源加熱用ヒータ
を有した蒸着源用ボード８が設置されていて、蒸着源用
ボード８には蒸着する蒸着材料が載せされている。蒸着
源用ボード８と対向する位置にある他方の開口部の近傍
には、基板加熱用ヒータを有する基板ホールド治具１０
が設置されていて、鏡面研磨されたガラス基板１２が鏡
面研磨された面を温度制御用円筒１６の開口部に向けて
取り付けられている。そして、蒸着源用ボード８と基板
ホールド治具１０の間の温度制御用円筒１６内には、蒸
着源用ボード８から蒸発してくる蒸発粒子の通過を制御
するシャッタ１４が配置されている。蒸着源用ボード８
は、Ｍｏ、Ｗ，Ｔｉ等で形成されていることが好まし
い。ただし、高純度のものが得られる高融点材料であっ
て、ＧａＡｓ膜の特性に影響を与えない材料であればこ
れに限られない。

【００２８】温度制御用円筒１６の円筒外側面には、温
度制御手段として円筒用ヒータ１８が巻かれていて、さ
らに温度測定手段として熱電対２０が設けられている。
温度制御用円筒１６の温度を熱電対２０により測定し
て、この値により円筒用ヒータ１８の温度を温度制御器
（図示せず）で一定に保つように制御している。温度制
御用円筒１６は、厚さ０．５ｍｍのＴｉにより形成され
ていることが好ましい。また、温度制御用円筒１６の温
度を一定に保つために、熱伝導性がよい材料が好まし
い。ただし、純度の高いものが得られる高融点材料であ
って、ＧａＡｓ膜の特性に影響を与えない材料であれば
これに限られない。円筒用ヒータ１８は、シールド型ヒ
ータが好ましい。温度制御された中空ガイド部材の形状
としては、円筒が好ましい。蒸着粒子に対して反射板と
して作用して、ＧａとＡｓの付着係数を応用して基板表
面に達するＧａ、Ａｓの組成を制御できるものであれ
ば、これに限られない。

【００２９】次に、この真空蒸着装置を用いて非晶質Ｇ
ａＡｓ薄膜を製作する方法について説明する。蒸着材料
であるＧａＡｓを蒸着源用ボード８に充填し、鏡面研磨
されたガラス基板１２を基板ホールド治具１０に取り付
ける。基板１２をほぼ１９０℃の温度に保持できるよう
に基板加熱用ヒータを設定する。昇温開始と同時に蒸着
源用ボード８の温度を急激に上昇させると共にシャッタ
１４を開けると、蒸着源用ボード８から蒸発してきた蒸
発粒子が基板１２上に蒸着されていく。また、ガラス基
板には、予めＣａＦ₂膜を堆積しておくことが好まし
い。ＣａＦ₂膜が形成されていると、ガラス基板に対す
る堆積膜の接着性、密着性を良くできるからである。

【００３０】本実施の形態では、以下に示す条件でガラ
ス基板１２に蒸着を行った。ガラス基板１２の温度は、
１９０℃±１５℃の範囲で制御して行った。基板温度を
制御するのは、基板温度が高いと非晶質薄膜にはならず
に多結晶薄膜になってしまうからである。基板１２の温
度は、熱電対を用いて基板直上にて測定した。

【００３１】蒸着源用ボード８の温度制御は、例えば、
図２に示すように行うことが好ましい。図２は、蒸着源
用ボード８の温度プロファイルを示したものである。昇
温開始から１０ｓｅｃ程度で１０００℃近傍の温度まで
一気に上昇させる。そして、約１０００℃に１０ｓｅｃ
程度保って、この後に１０ｓｅｃ程度での温度を降下さ
せている。さらに詳細に説明すれば、約５００℃から１
０００℃近傍に１０ｓｅｃ程度で上昇させ、１０００℃
近傍に１０ｓｅｃ程度保持して、この後に約３００℃ま
で１０ｓｅｃ程度で降下させている。このように温度を
急上昇させているのは、ＧａとＡｓの蒸気圧が大きく異
なるために、蒸着源用ボード８から蒸着材料が蒸発する
際に両者が分離することをできるだけ防止するためであ
る。ＧａＡｓを分離させないためには約１０ｓｅｃで１
０００℃近傍まで上昇させる昇温速度で十分であった。
なお、蒸着源用ボード８から蒸着材料が蒸発する際にＧ
ａとＡｓの分離が防止されれば、図２に示した温度プロ
ファイルに限られない。蒸着源用ボード８の温度は、熱
電対を用いてボード直下にて測定した。

【００３２】このように蒸着源用ボード８の温度を急激
に上昇させて蒸着源用ボード８から蒸着材料が蒸発する
際にＧａとＡｓの分離を防止するようにしているので、
蒸発する際のＧａとＡｓの組成比が制御できる。また、
蒸着源用ボード８と基板１２の間に温度制御用円筒１６
を置いているので、蒸着源用ボード８から蒸発した粒子
を温度制御用円筒１６によって基板１２の表面まで導く
ことができる。そして、蒸着源用ボード８から蒸発した
粒子はほとんど温度制御用円筒１６内に導入されるの
で、温度制御用円筒１６によって蒸発粒子の蒸気圧の制
御がなされる。さらに、蒸発粒子は蒸着源用ボード８か
ら基板１２の表面に至る間に温度制御用円筒１６の内壁
と衝突するので、蒸発粒子からなる蒸気の温度は温度制
御用円筒１６の温度とほぼ同一になる。つまり、基板１
２の表面は、温度と蒸気圧が制御された蒸気に接するの
である。さらに、また、温度制御用円筒１６の温度制御
して付着係数を応用するようにしたので、言い換えれば
付着係数の大きい材料を利用すると、基板表面に達する
Ｇａ、Ａｓの組成を制御できる。

【００３３】このような条件の下に、温度制御用円筒１
６の温度を変化させて薄膜の特性を調べた。図３は、温
度制御用円筒１６の温度と薄膜の比抵抗の関係を示した
特性図である。温度制御用円筒１６の温度が約１８０℃
以上約３００℃以下の範囲で１０⁷Ω・ｃｍ以上の高比
抵抗の薄膜が得られ、温度制御用円筒１６の温度が約１
８０℃以上約２８０℃以下の範囲で１０⁹Ω・ｃｍ以上
の高比抵抗の薄膜が得られた。

【００３４】また、図４は、温度制御用円筒１６の温度
と薄膜のＧａに対するＡｓの組成比Ａｓ／Ｇａの関係を
示した特性図である。図４によれば、１０⁷Ω・ｃｍ以
上の高比抵抗の薄膜を得るためには、組成比Ａｓ／Ｇａ
≧１．１が好ましい。

【００３５】図５は、基板温度と非晶質ＧａＡｓ薄膜の
電子移動度との関係を示した特性図である。薄膜の電子
移動度の振る舞いから、蒸着により得られた薄膜は基板
温度２０５℃を境に低温側では非晶質となり高温側では
多結晶となった。測定した結果から非晶質ＧａＡｓ薄膜
の電子移動度は、０．１７ｃｍ²／Ｖ・ｓｅｃ以上０．
４５ｃｍ²／Ｖ・ｓｅｃの範囲であった。また、多結晶
ＧａＡｓ薄膜の電子移動度は、１２５ｃｍ²／Ｖ・ｓｅ
ｃ以上１８０ｃｍ²／Ｖ・ｓｅｃ以下であった。なお、
電子線回折の強度プロファイルの結果から結晶サイズは
７５オングストロームであった。Ｘ線回折像解析結果か
ら結晶膜の面間隔と回折強度は、ＧａＡｓのものと一致
した。

【００３６】このようにして得られたＧａＡｓ薄膜にＡ
ｕＧｅ電極を形成して、これらを電流計に接続してか
ら、ＧａＡｓ薄膜に光を照射した。この結果、電流計が
大きく振れたので、良好な非晶質ＧａＡｓ薄膜が得られ
たことが確認された。

【００３７】なお、得られた非晶質ＧａＡｓ薄膜は、化
学量論のズレからＮ型半導体である。

【００３８】さらに、得られたＧａＡｓ薄膜の構造を詳
細に特定するためにＸ線解析を行った。この結果を図６
および図７に示す。図６は、ＧａＡｓ薄膜のＸ線回折の
干渉関数の特性図である。図７は、図６の干渉関数から
動径分布解析を行って得た動径分布関数（ＲＤＦ）の特
性図であり、横軸には動径方向の距離を示している。動
径分布曲線のボンドピークを示す短距離秩序は、ＧａＡ
ｓ薄膜の構造が図８に示したＧａＡｓ四面体分子の構造
であることを示している。図８によれば、一辺４オング
ストロームの正四面体の各頂点にＡｓ原子があり、Ｇａ
はその中心に存在し、Ｇａ−Ａｓの原子間距離は２．４
４オングストロームである。以上説明したように、構造
的にも非晶質ＧａＡｓ薄膜であることが確認された。

【００３９】（第２の実施の形態）次に、第１の実施の
形態で成長した非晶質ＧａＡｓ薄膜を用いた薄膜トラン
ジスタ（ＴＦＴ）の製造方法について説明する。図９
は、本実施の形態の非晶質ＧａＡｓＴＦＴの製造方法に
より製造されたＴＦＴの平面図、図１０はそのＡ−Ａ’
線断面図である。なお、図９にあっては、ソース電極お
よびドレイン電極は最上層からは見えないが、ゲート電
極との相対的位置関係が明らかになるように破線で示し
た。

【００４０】ＴＦＴの構造は、図９によればソース電極
４５とドレイン電極４６がＴＦＴのチャネル長Ｌの間隔
だけ離して対向して配置され、ソース電極４５およびド
レイン電極４６の対向する部分の電極幅がＴＦＴのチャ
ネル幅Ｗとなる。ゲート電極５３は、ソース電極４５と
ドレイン電極４６とが対向する間の領域に重なり部分を
持って設けられている。ゲート電極５３の幅は、ソース
電極４５およびドレイン電極４６との重なり分だけチャ
ネル長Ｌよりも長い。図１０に示すようにゲート電極５
３は、ソース電極４５およびドレイン電極４６とはＭｇ
Ｆ₂薄膜により絶縁されている。そして、ゲート電極５
３に加えられる電圧により、ゲート絶縁膜であるＭｇＦ
₂薄膜下のＧａＡｓ層の導電率が変調を受ける。

【００４１】以下、図１１を用いて図９および図１０に
示したＴＦＴの製造方法を順を追って説明する。

【００４２】鏡面研磨されたガラス基板４０を用い（図
１１（ａ））、基板４０上に蒸着法でＣａＦ₂膜４２を
１００ｎｍから２００ｎｍ堆積する（図１１（ｂ））。
次に、ＣａＦ₂膜４２上にソース電極およびドレイン電
極となるＡｕＧｅ膜４４をＡｒｒｏｙの抵抗加熱蒸着法
で１００ｎｍ堆積する（図１１（ｃ））。その後に、フ
ォトリソクラフィ技術を用いてＡｕＧｅ膜４４をパター
ニングして、ソース電極４５およびドレイン電極４６を
形成する。次に、第１の実施の形態で説明した方法によ
り、ＣａＦ₂膜４２、ソース電極４５およびドレイン電
極４６上に非晶質ＧａＡｓ薄膜４８を２００ｎｍ堆積す
る（図１１（ｄ））。その後に、非晶質ＧａＡｓ層４８
上に、Ａｒｒｏｙの抵抗加熱蒸着法によりゲート絶縁膜
となるＭｇＦ₂膜５０を１００ｎｍ堆積する。続いて、
ゲート電極となるＡｕＧｅ膜５２をＡｒｒｏｙの抵抗加
熱蒸着法で１００ｎｍ堆積する（図１１（ｅ））。そし
て、フォトリソクラフィ技術を用いてＡｕＧｅ膜５２を
パターニングして、ゲート電極５３を形成する（図１
０、図１１（ｆ））。

【００４３】このようにすると、鏡面研磨されたガラス
基板４０上に形成されたＣａＦ₂膜４２上に非晶質Ｇａ
Ａｓ薄膜をチャネル層とする非晶質ＧａＡｓＴＦＴが得
られる。すなわち、ＣａＦ₂膜４２上に形成されたＡｕ
Ｇｅからなるソース電極４５およびドレイン電極４６
と、ＣａＦ₂膜４２、ソース電極４５およびドレイン電
極４６上に形成された非晶質ＧａＡｓチャネル層４８
と、非晶質ＧａＡｓチャネル層４８上に形成されたＭｇ
Ｆ₂膜からなるゲート絶縁膜５０と、ソース電極４５お
よびドレイン電極４６間のチャネル領域のゲート絶縁膜
５０上に形成されたＡｕＧｅのゲート電極５３とを備え
た非晶質ＧａＡｓＴＦＴが製造できる（図１０、図１１
（ｆ））。

【００４４】なお、ゲート絶縁膜としてＭｇＦ₂膜を用
いると非晶質ＧａＡｓ薄膜を用いて薄膜トランジスタと
しての動作特性が得られる。

【００４５】以上説明したように本実施の形態によれ
ば、デバイス特性に合った組成の非晶質ＧａＡｓ薄膜を
用いてＴＦＴを製造できる。例えば、ＧａとＡｓの組成
を制御して、比抵抗が１０⁹Ω・ｃｍである非晶質Ｇａ
Ａｓ薄膜を用いてＴＦＴを製造できる。

【００４６】（第３の実施の形態）また、第１の実施の
形態で成長した非晶質ＧａＡｓ薄膜を用いているが、第
２の実施の形態とは異なる構造のＴＦＴの製造方法につ
いて説明する。図１２は、本実施の形態の非晶質ＧａＡ
ｓＴＦＴの製造方法により製造されたＴＦＴの平面図で
あり、図１３はそのＢ−Ｂ’線断面図である。なお、図
１２にあっては、ゲート電極は最上層からは見えない
が、ソース電極およびドレイン電極との相対的位置関係
が明らかになるように破線で示した。

【００４７】ＴＦＴの構造は、図１２によればソース電
極７１とドレイン電極７２がＴＦＴのチャネル長Ｌの間
隔だけ離して対向して配置され、ソース電極７１および
ドレイン電極７２の対向する部分の電極幅がＴＦＴのチ
ャネル幅Ｗとなる。ゲート電極５３は、ソース電極７１
とドレイン電極７２とが対向する間の領域に重なり部分
を持って設けられている。ゲート電極６５の幅は、ソー
ス電極７１およびドレイン電極７２との重なり分だけチ
ャネル長Ｌよりも長い。図１３に示すようにゲート電極
６５は、ソース電極７１およびドレイン電極７２とはＭ
ｇＦ₂薄膜により絶縁されている。そして、ゲート電極
６５に加えられる電圧により、ゲート絶縁膜であるＭｇ
Ｆ₂薄膜上のＧａＡｓ層の導電率が変調を受ける。

【００４８】以下、図１２および図１３に示した非晶質
ＧａＡｓＴＦＴの製造方法を順を追って説明する。

【００４９】鏡面研磨されたガラス基板６０を用い（図
１４（ａ））、基板６０上に蒸着法でＣａＦ₂膜６２を
１００ｎｍから２００ｎｍ堆積する（図１４（ｂ））。
次に、ＣａＦ₂膜６２上にゲート電極となるＡｕＧｅ膜
６４をＡｒｒｏｙの抵抗加熱蒸着法で１００ｎｍ堆積す
る（図１４（ｃ））。その後に、フォトリソクラフィ技
術を用いてＡｕＧｅ膜６４をパターニングして、ゲート
電極６５を形成する（図１４（ｄ））。次に、Ａｒｒｏ
ｙの抵抗加熱蒸着法によりゲート絶縁膜となるＭｇＦ₂
膜６６を１００ｎｍ堆積する。この後に、第１の実施の
形態で説明した方法により、ＭｇＦ₂膜６６上にＧａＡ
ｓ薄膜６８を２００ｎｍ堆積する。続けて、ソース電極
およびドレイン電極となるＡｕＧｅ膜７０をＡｒｒｏｙ
の抵抗加熱蒸着法でＧａＡｓ薄膜６８上に１００ｎｍ堆
積する（図１４（ｅ））。次に、フォトリソクラフィ技
術を用いてＡｕＧｅ膜７０をパターニングして、ソース
電極７１およびドレイン電極７２を形成する（図１４
（ｆ）、図１３）。

【００５０】このようにすると、鏡面研磨されたガラス
基板６０上に形成されたＣａＦ₂膜６２上に非晶質Ｇａ
Ａｓ薄膜をチャネル層とする非晶質ＧａＡｓＴＦＴが得
られる。すなわち、ＣａＦ₂膜６２上に形成されたＡｕ
Ｇｅからなるゲート電極６５と、ＣａＦ₂膜６２、ゲー
ト電極６５上に形成されたＭｇＦ₂膜からなるゲート絶
縁膜６６と、ゲート絶縁膜６６上に形成された非晶質Ｇ
ａＡｓチャネル層６８と、ゲート電極６５上にある非晶
質ＧａＡｓチャネル層６８のチャネル部分を挟んで両側
に形成されたＡｕＧｅのソース電極４５およびドレイン
電極４６とを備えた非晶質ＧａＡｓＴＦＴが製造できる
（図１３、図１４（ｆ））。

【００５１】以上説明したように本実施の形態によれ
ば、デバイス特性に合った組成の非晶質ＧａＡｓ薄膜を
用いてＴＦＴを製造できる。例えば、ＧａとＡｓの組成
を制御して、比抵抗が１０⁷Ω・ｃｍである非晶質Ｇａ
Ａｓ薄膜を用いてＴＦＴを製造できる。

【００５２】第２の実施の形態および第３の実施の形態
により説明した非晶質ＧａＡｓＴＦＴのドレイン電流特
性を図１５に示す。図１５のドレイン電流特性は、図１
６に示したＴＦＴ８０に対する等価接続回路で測定し
た。図１６では、ソース電極８７に対してドレイン電極
８８に正の電圧を電圧源８２により加えると共にゲート
電極８９にはソース電極８７に対して正および負の電圧
（ゲート電圧）を電圧源８４により加えている。また、
ドレイン電極８８と電圧源８２の間には電流計８６を配
置して、ドレイン電流を測定している。図１５は、縦軸
はドレイン電流を、横軸はゲート電極に印加するゲート
電圧を示す。図１６の結果によれば、ＯＮ−ＯＦＦ電流
比の大きい、ノーマリオフ型のＴＦＴが得られた。この
とき、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝２５μ
ｍのＴＦＴを測定した。なお、図１６において、ドレイ
ン電流はドレイン逆方向電流Ｉｒで規格化されている。

【００５３】また、第２の実施の形態および第３の実施
の形態により説明した非晶質ＧａＡｓＴＦＴは、高比抵
抗ＧａＡｓ薄膜を使用しているので、同一基板上に複数
のＴＦＴを形成したときにも、それぞれのＴＦＴを電気
的に分離する必要はない。このようにすると製造工程も
簡素であり、また基板表面も平坦にできる。ただし、蒸
着により形成したＧａＡｓ薄膜をエッチングして、島状
またはメサ状の領域内に１個のＴＦＴを形成してもよ
い。このようにすると各ＴＦＴを分離できる。また，島
状またはメサ状の領域内に複数個のＴＦＴを形成すれ
ば、回路動作上の一群のＴＦＴをまとめることができ
る。

【００５４】

【発明の効果】以上、詳細に説明したように本発明の非
晶質ＧａＡｓ薄膜の製造方法によればデバイスの特性に
合う組成の非晶質ＧａＡｓ薄膜を簡便な方法で成長でき
る。

【００５５】そして、この非晶質ＧａＡｓ薄膜を用い
て、ＯＮ−ＯＦＦ電流比の大きいＴＦＴを製造すること
ができる。

【図面の簡単な説明】

【図１】図１は、本発明の非晶質ＧａＡｓ薄膜の蒸着に
使用する真空蒸着装置の構成図である。

【図２】図２は、蒸着源用ボードの温度プロファイルで
ある。

【図３】図３は、本発明の非晶質ＧａＡｓ薄膜の製造方
法で堆積した膜の比抵抗の特性図である。

【図４】図４は、本発明の非晶質ＧａＡｓ薄膜の製造方
法で堆積した膜のＧａとＡｓの組成比の特性図である。

【図５】図５は、本発明の非晶質ＧａＡｓ薄膜の製造方
法で堆積した膜の電子移動度と基板温度の関係を示した
特性図である。

【図６】図６は、本発明の非晶質ＧａＡｓ薄膜の製造方
法で堆積した膜のＸ線による干渉関数の特性図である。

【図７】図７は、本発明の非晶質ＧａＡｓ薄膜の製造方
法で堆積した膜のＸ線動径分布関数曲線の特性図であ
る。

【図８】図８は、本発明の非晶質ＧａＡｓ薄膜の製造方
法で堆積した膜のＸ線動径分布関数曲線から推定される
非晶質ＧａＡｓの構造を示す構造図である。

【図９】図９は、非晶質ＧａＡｓＴＦＴの平面図であ
る。

【図１０】図１０は、図９のＡ−Ａ’線断面図である。

【図１１】図１１（ａ）から図１１（ｆ）は、本発明の
非晶質ＧａＡｓＴＦＴの製造方法の工程断面図である。

【図１２】図１２は、非晶質ＧａＡｓＴＦＴの平面図で
ある。

【図１３】図１３は、図１２のＢ−Ｂ’線断面図であ
る。

【図１４】図１４（ａ）から図１４（ｆ）は、本発明の
別の非晶質ＧａＡｓＴＦＴの製造方法の工程断面図であ
る。

【図１５】図１５は、本発明の非晶質ＧａＡｓＴＦＴの
製造方法によって得られたＴＦＴのドレイン電流特性図
である。

【図１６】図１６は、本発明の非晶質ＧａＡｓＴＦＴの
ドレイン電流測定のための等価接続回路図である。

【図１７】図１７は、従来の非晶質ＧａＡｓ薄膜の蒸着
に使用する真空蒸着装置の構成図である。

【符号の説明】

１…真空蒸着装置、４…プレート、６…ベルジャ、８…
蒸着源用ボード、１０…基板ホールド治具、１２…ガラ
ス基板、１４…シャッタ、１６…温度制御用円筒、１８
…円筒用ヒータ、２０…熱電対、４０、６０…ガラス基
板、４２、６２…ＣａＦ₂膜、４４、５２、６４、７０
…ＡｕＧｅ膜、４５、７１…ソース電極、４６、７２…
ドレイン電極、４８、６８…非晶質ＧａＡｓ膜、５０、
６６…ＭｇＦ₂膜、５３、６５…ゲート電極、８０…Ｔ
ＦＴ

Claims

【特許請求の範囲】

【請求項１】蒸着源用ボードから蒸着材料を蒸発させ
て基板上に蒸着し、非晶質ＧａＡｓ薄膜を形成する非晶
質ＧａＡｓ薄膜の製造方法において、加熱された前記蒸着源用ボードから蒸発した前記蒸着材
料を前記基板上に導く中空ガイド部材を前記蒸着源用ボ
ードと前記基板の間に設置し、前記中空ガイド部材の温度を、１８０℃以上３００℃以
下の範囲に保持し、前記蒸着源用ボードの温度を、蒸着開始後略１０ｓｅｃ
以内で１０００℃近傍まで昇温し、前記基板の温度を、２０５℃以下に保持し、前記蒸着源用ボードから蒸発して前記中空ガイド部材内
を通過した前記蒸着材料を前記基板上に蒸着することを
特徴とする非晶質ＧａＡｓ薄膜の製造方法。
【請求項２】前記基板は、鏡面研磨されたガラス基板
であり、且つ前記基板上には１００ｎｍ以上３００ｎｍ
以下のＣａＦ₂膜が形成されていることを特徴とする請
求項１に記載の非晶質ＧａＡｓ薄膜の製造方法。
【請求項３】Ｇａに対するＡｓの組成比Ａｓ／Ｇａが
１．１以上である非晶質ＧａＡｓ薄膜を形成することを
特徴とする請求項１に記載の非晶質ＧａＡｓ薄膜の製造
方法。
【請求項４】比抵抗が１０⁹Ω・ｃｍ以上であり、且
つ電子移動度が０．１７ｃｍ²／Ｖ・ｓｅｃ以上０．４
５ｃｍ²／Ｖ・ｓｅｃ以下である非晶質ＧａＡｓ薄膜を
形成することを特徴とする請求項１に記載の非晶質Ｇａ
Ａｓ薄膜の製造方法。
【請求項５】非晶質ＧａＡｓチャネル層の一面にゲー
ト絶縁膜を挟んでゲート電極が接して形成され、前記非
晶質ＧａＡｓチャネル層の他面にソース電極およびドレ
イン電極が接して形成される非晶質ＧａＡｓＴＦＴを基
板上に作製する非晶質ＧａＡｓＴＦＴの製造方法におい
て、加熱された蒸着源用ボードから蒸発した蒸着材料を前記
基板上に導く中空ガイド部材内の開口部に前記基板を設
置し、前記中空ガイド部材の温度を、１８０℃以上３００℃以
下の範囲の温度に保持し、前記蒸着源用ボードの温度を、蒸着開始後略１０ｓｅｃ
以内で１０００℃近傍まで昇温し、前記基板の温度を、２０５℃以下に保持し、前記非晶質ＧａＡｓチャネル層は、前記蒸着源用ボード
から蒸発した前記蒸着材料を前記中空ガイド部材内を通
過させて前記基板上に蒸着して形成されることを特徴と
する非晶質ＧａＡｓＴＦＴの製造方法。
【請求項６】前記基板は、鏡面研磨されたガラス基板
であり、且つ前記基板表面には１００ｎｍ以上３００ｎ
ｍ以下のＣａＦ₂膜が形成されていることを特徴とする
請求項５に記載の非晶質ＧａＡｓＴＦＴの製造方法。
【請求項７】前記ゲート絶縁膜は、１００ｎｍ以上３
００ｎｍ以下の膜厚のＭｇＦ₂膜であることを特徴とす
る請求項５に記載の非晶質ＧａＡｓＴＦＴの製造方法。
【請求項８】前記非晶質ＧａＡｓチャネル層は、Ｇａ
に対するＡｓの組成比Ａｓ／Ｇａが１．１以上であるこ
とを特徴とする請求項５に記載の非晶質ＧａＡｓＴＦＴ
の製造方法。
【請求項９】前記ゲート電極、前記ソース電極および
ドレイン電極は、ＡｕＧｅにより形成され、前記非晶質ＧａＡｓチャネル層は、比抵抗が１０⁹Ω・
ｃｍ以上であり、且つ電子移動度が０．１７ｃｍ²／Ｖ
・ｓｅｃ以上０．４５ｃｍ²／Ｖ・ｓｅｃ以下であるこ
とを特徴とする請求項５に記載の非晶質ＧａＡｓＴＦＴ
の製造方法。