JPH1091142A - サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法 - Google Patents
サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法Info
- Publication number
- JPH1091142A JPH1091142A JP9174660A JP17466097A JPH1091142A JP H1091142 A JPH1091142 A JP H1091142A JP 9174660 A JP9174660 A JP 9174660A JP 17466097 A JP17466097 A JP 17466097A JP H1091142 A JPH1091142 A JP H1091142A
- Authority
- JP
- Japan
- Prior art keywords
- color
- graphics
- resizing
- pixel
- engine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000008569 process Effects 0.000 title claims abstract description 38
- 238000012546 transfer Methods 0.000 title claims abstract description 32
- 230000008859 change Effects 0.000 title abstract description 12
- 230000005540 biological transmission Effects 0.000 title abstract description 10
- 230000015654 memory Effects 0.000 claims abstract description 36
- 238000012545 processing Methods 0.000 claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000013507 mapping Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000003086 colorant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004513 sizing Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000905957 Channa melasoma Species 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4015—Image demosaicing, e.g. colour filter arrays [CFA] or Bayer patterns
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Abstract
ブロック転送とをある一つの処理において行うことので
きるシステム、装置、および方法を提供する。 【解決手段】 プリミティブを規定するパラメータ値の
表示リストを生成するホストプロセッサと、パラメータ
値の表示リストを格納するシステムメモリと、ホストプ
ロセッサおよびシステムメモリにシステムバスを介して
結合されるグラフィックスプロセッサと、を備えるグラ
フィックスサブシステムであって、グラフィックスプロ
セッサは、ソースピクセルアレイに対するサイズ変更お
よび透過イネーブル処理を1回の処理によって行うこと
ができるサイズ変更エンジンおよび色比較ロジックを有
する、ピクセル値を生成するグラフィックスサブシステ
ム。
Description
ナルコンピュータ(PC)用のグラフィックスサブシステ
ムに関する。より具体的には、本発明は、サイズ変更ビ
ットブロック転送処理の一部として、透過イネーブルの
埋込みあるいはマスク信号のアサーション(asserting)
を行うシステムおよび方法に関する。
る以前、コンピュータグラフィックスパッケージは高価
なツールであり、主として産業的用途においてのみ用い
られていた。初期のマイクロコンピュータは、単純なラ
イン描画を低いスクリーン解像度(例えば、256×256)
で行うことしかできなかった。マイクロコンピュータの
進歩に伴って高解像度カラーディスプレイが普及する
と、ソフトウェアアプリケーションがグラフィカルにデ
ータ出力を行うことが一般的になった。オブジェクト
は、典型的に、直線を用いた絶対座標で規定されてい
た。その後、グラフィックス「プリミティブ」が用いら
れるようになり、円、楕円、矩形および多角形が単一の
命令で描画可能になった。単一命令組のパラメータによ
って表示できるプリミティブを利用することによって画
像の表示速度が向上した。
て、より高い解像度および3次元(3D)表示能力が要
求されるようになった。特に、コンピュータアニメーシ
ョンおよびコンピュータゲームによって、さらに高度な
グラフィックス能力に対する要求が否応なしに高まっ
た。3D画像は、コンピュータシステムにおいては、ポ
リゴン、ライン、点等のグラフィックオブジェクトの集
合体として表すことができる。1つのポリゴンは1組の
頂点によって規定される。シェーディング、テクスチャ
リング(texturing)、色等の特定のピクセル値が、点の
それぞれに関連付けられる。ポリゴンのその他の点の特
定は、典型的には、線形補間によって行われる。補間が
行われた後、ポリゴンの直交列を連続的に走査すること
によってコンピュータモニタ上にそのポリゴンを表示す
ることができる。
用いても、アニメーションアプリケーションの開発は骨
の折れる時間のかかる作業である。さらに、グラフィッ
クスアプリケーションの機能が細かくなる程、グラフィ
ックス作製にかかる手間もそれだけ増大する。この手間
を省くために、プログラマーはしばしばアニメーション
内の画像を繰り返す。前のグラフィックスデータを容易
に使用できるようにするグラフィックスパッケージが開
発されている。中でも、前のグラフィックスデータを変
更して新たなグラフィックスデータアレイを得る作業を
高速且つ容易に行うための方法として、ビットブロック
転送(BitBLT)が一般的に使用されるようになった。Bi
tBLT処理においては、フレームバッファあるいはホスト
メモリ内に格納された表示データをソースデータとして
用いて表示用画像を生成する。従って、フレームバッフ
ァあるいはホストメモリ内のソースピクセルアレイを用
いて、ディスプレイ装置上に表示を行うためのフレーム
バッファにデスティネーションピクセルアレイを生成す
る。デスティネーションアレイと、あるパターンのデー
タとをピクセル毎に組み合わせたものをデスティネーシ
ョンピクセルアレイと置き換える等の、他のビットブロ
ック転送方法も可能であることが当業者には理解され
る。
LTが、高速且つ効率的に画像を生成して表示用デスティ
ネーション画像を得るための標準になっている。一般的
なBitBLT処理の例には、サイズ変更BitBLTおよび透過Bi
tBLTが含まれる。これらのBitBLTおよびその他のBitBLT
を使用すれば、前に使用した画像を何らかの方法で利用
して新たな画像をより高速に表示することが可能にな
る。従って、例えば、サイズ変更BitBLTを用いて、グラ
フィックスアプリケーションの必要性に適合するように
必要に応じて前に使用した画像のサイズを拡大(ストレ
ッチBitBLT)または縮小(シュリンクBitBLT)できる。
例えば、あるオブジェクトまでの相対距離を見せるため
に、画像をシュリンクまたはストレッチすることが所望
される場合がある。ストレッチBitBLT処理は現存する画
像を補間することによって行われ、一方、シュリンクBi
tBLTは画像のピクセル値を平均化あるいはデシメート(d
ecimating)することによって行われる。従って、例えば
ストレッチ処理を行う場合、前は1ピクセルであったも
のが4ピクセルで表され得る。逆に、シュリンク処理を
行う場合、前は4ピクセルによって表示されていたもの
が1ピクセルで表され得る。
像の一部分を使用することが可能になる。このような処
理は透過BitBLTによって行われる。従って、オブジェク
トの周りのバックグラウンドを透明にして、そのオブジ
ェクトを別のバックグラウンド上に重ねられるようにす
ることによって、ある背景(scene)の中を移動するオブ
ジェクトが以降の背景中にも反復的に再利用できるよう
になる。例えば、横に並んだ商店の前を通過する車の場
合、車の周りのバックグラウンドを透明にして、その
(バックグラウンドにマスクがかけられた)車をスクリ
ーン上の様々なデスティネーションに移動させることに
よって、その車の画像を反復的に再利用することができ
る。
だオブジェクトの辺を正確に規定せずに済むように、Bi
tBLTの転送は通常矩形のピクセルブロック単位で行われ
る。矩形画像内のオブジェクトに対する透過BitBLTは、
所望のオブジェクトを固定色(あるいは固定パターン)
のバックグラウンド上に配置し、色(あるいはパター
ン)比較処理を用いてそのオブジェクトを実質的にバッ
クグラウンドから浮かせることによって行われる。従っ
て、オブジェクトが青色のバックグラウンド上にある場
合、オブジェクトと青色のバックグラウンドとを含む矩
形のピクセルアレイを転送することによって、このオブ
ジェクトをスクリーン上のデスティネーション領域にコ
ピーできる。青色のバックグラウンドは色比較によって
検知され、透明とされる。好ましくは、画像内の各ピク
セル値に透過ビットが設けられ(即ち、埋め込まれ)、
これにより、そのピクセル値を透明にするのか表示する
のかが示される。このようにすれば、画像をデスティネ
ーション位置にコピーする際に、埋め込まれた透過ピク
セル値の状態に基づいて所望のオブジェクトだけを表示
することが可能である。従って、青色バックグラウンド
のピクセルの比較を行って(青色の色範囲に基づいて)
透過ビットを有効にすれば、透過BitBLT処理において、
所望のオブジェクトを表示しながら、デスティネーショ
ンアレイ内の青色バックグラウンドを透明にすることが
可能になる。
て透過ビットブロック転送を行いながら、同時にそのオ
ブジェクトのサイズ変更を行うことが有利である場合が
ある。しかし、サイズ変更BitBLTを透過BitBLTと組み合
わせると問題が生じる。なぜなら、サイズ変更処理の間
に透過イネーブルビットが失われ得るからである。例え
ば、ある画像が64個のピクセルを有し、その中の20個が
透過イネーブルされている場合を考える。この画像を64
ピクセルから16ピクセルに縮小する場合、この画像の中
に埋め込まれた透過ビットを完全に維持する確実な方法
はない。結果的に、この透過ビット値は無視されるか若
しくはエラーとなる。埋め込まれた透過ビットを使用せ
ずに透過BitBLTを高速に行う方法はない。
への入力としてのビデオデータの使用がますます望まれ
ている。しかし、ビデオ信号(YUVとして参照される)
を、従来のパーソナルコンピュータ(PC)グラフィック
スシステム上に表示するためには、このビデオ信号をグ
ラフィックス信号(RGBとして参照される)に変換する
必要がある。多くの場合、変換処理には比較的長い時間
がかかる。典型的に、ビデオデータには、スケーリン
グ、フィルタリング、そして、RGB値への変換を行う必
要がある。さらに、テクスチャマッピングが所望される
場合、このデータを色比較する必要もある。ビデオデー
タのデータ操作を1回の処理で行えるビットブロック転
送処理があれば利点は多い。
更ビットブロック転送を透過ビットブロック転送と組み
合わせると、サイズ変更処理の間に透過イネーブルビッ
トが失われ得るという問題があった。
のであり、その目的とするところは、サイズ変更ビット
ブロック転送と透過ビットブロック転送とをある一つの
処理において行うことのできるシステム、装置、および
方法を提供することにある。
クスサブシステムは、プリミティブを規定するパラメー
タ値の表示リストを生成するホストプロセッサと、パラ
メータ値の表示リストを格納するシステムメモリと、ホ
ストプロセッサおよびシステムメモリにシステムバスを
介して結合されるグラフィックスプロセッサと、を備え
るグラフィックスサブシステムであって、グラフィック
スプロセッサは、ソースピクセルアレイに対するサイズ
変更および透過イネーブル処理を1回の処理によって行
うことができるサイズ変更エンジンおよび色比較ロジッ
クを有する、ピクセル値を生成するグラフィックスサブ
システムであり、そのことにより上記目的が達成され
る。
イネーブル処理が行われたソースピクセルアレイはデス
ティネーションアレイに書き込まれる。
クセルアレイの中の各ピクセルは透過イネーブルビット
を有する。
クセルアレイの中の各ピクセルはサイズ変更された赤、
緑および青ピクセル値を有する。
よび色比較ロジックは、色値が格納されたレジスタと、
レジスタ内の値をサイズ変更された色ピクセル値の1つ
以上と比較して比較出力信号を生成するコンパレータ
と、を有する。
の状態は比較出力信号に依存する。
よび色比較ロジックは、ソースピクセルアレイに対して
ストレッチおよびシュリンクの少なくともいずれかを行
うサイズ変更エンジンを有する。
よび色比較ロジックは、サイズ変更された色ピクセル値
を生成するサイズ変更エンジンと、サイズ変更された色
ピクセル値を色ピクセル値のそれぞれに対する所定閾値
と比較する色比較ロジックと、を有する。
クセル値は、赤ピクセル値と、緑ピクセル値と、青ピク
セル値とを含み、色比較ロジックは、赤色の範囲を規定
する第1のレジスタ対と、緑色の範囲を規定する第2の
レジスタ対と、青色の範囲を規定する第3のレジスタ対
と、を有する。
色の範囲を赤ピクセル値と比較する第1のコンパレータ
セットと、緑色の範囲を緑ピクセル値と比較する第2の
コンパレータセットと、青色の範囲を青ピクセル値と比
較する第3のコンパレータセットと、をさらに有し、コ
ンパレータセットのそれぞれは、ピクセル値がレジスタ
対によって規定される範囲内にあるかどうかを示す出力
信号を生成する。
ンパレータセットのそれぞれから出力信号を受け取り、
これに応答して、透過イネーブルビットを規定する透過
イネーブル出力信号を生成する多重ロジック、をさらに
有する。
イネーブル出力信号を生成するために用いるコンパレー
タ出力信号を選択する入力信号を受け取る。
ンパレータセットのそれぞれから出力信号を受け取り、
これに応答して、サイズ変更されたピクセルのためのマ
スク出力信号を生成するマスクロジック、をさらに有す
る。
よび色比較ロジックは、サイズ変更を行うためにビデオ
信号をグラフィックス信号に変換する色変換回路を有す
る。
タは、システムバスに結合するインターフェース装置
と、画像を生成するグラフィックスエンジンと、グラフ
ィックスエンジンに結合され、画像を格納するフレーム
バッファと、画像をサイズ変更し、サイズ変更され透過
イネーブルビットが埋め込まれた画像をデスティネーシ
ョンピクセルアレイとしてフレームバッファ内に格納す
る前に、サイズ変更された画像に透過イネーブルビット
を埋め込むサイズ変更エンジンおよび色比較ロジック
と、を備えた、高速グラフィックス処理を提供できるグ
ラフィックスアクセラレータであり、そのことにより上
記目的が達成される。
よび色比較ロジックは、サイズ変更ビットブロック転送
と透過ビットブロック転送とを1回の処理によって行う
ことができる。
よび色比較ロジックは、画像をサイズ変更するサイズ変
更エンジンと、サイズ変更された画像に透過イネーブル
ビットを埋め込む色比較ロジックとを有する。
は、赤ピクセル値、緑ピクセル値、および青ピクセル値
を含む色ピクセル値を有するピクセルフィールドを備
え、色比較ロジックは、赤色の範囲を規定する第1のレ
ジスタ対と、緑色の範囲を規定する第2のレジスタ対
と、青色の範囲を規定する第3のレジスタ対と、を有す
る。
色の範囲を赤ピクセル値と比較する第1のコンパレータ
セットと、緑色の範囲を緑ピクセル値と比較する第2の
コンパレータセットと、青色の範囲を青ピクセル値と比
較する第3のコンパレータセットと、をさらに有し、コ
ンパレータセットのそれぞれは、ピクセル値がレジスタ
対によって規定される範囲内にあるかどうかを示す出力
信号を生成する。
ンパレータセットのそれぞれから出力信号を受け取り、
これに応答して、透過イネーブルビットを規定する透過
イネーブル出力信号を生成する多重ロジック、をさらに
有する。
イネーブル出力信号を生成するために用いるコンパレー
タ出力信号を選択する入力信号を受け取る。
ンパレータセットのそれぞれから出力信号を受け取り、
これに応答して、サイズ変更されたピクセルのためのマ
スク出力信号を生成するマスクロジックをさらに有す
る。
よび色比較ロジックは、サイズ変更を行うためにビデオ
信号をグラフィックス信号に変換する色変換回路を有す
る。
クセルアレイに対してテクスチャマッピングを行うテク
スチャエンジンをさらに備えている。
レータは、システムバスに結合するインターフェース装
置と、画像を生成するグラフィックスエンジンと、グラ
フィックスエンジンに結合され画像を格納するフレーム
バッファと、画像をサイズ変更し、サイズ変更された画
像をデスティネーションピクセルアレイとしてフレーム
バッファ内に格納する前に、サイズ変更された画像の一
部にマスクをかけるサイズ変更エンジンおよびマスクロ
ジックと、を備えた、高速グラフィックス処理を提供で
きるグラフィックスアクセラレータであり、そのことに
より上記目的が達成される。
よびマスクロジックは、デスティネーションアレイ内の
各ピクセルについて透過イネーブルビットの埋込みを行
うことがさらにできる。
セルにマスクがかけられる。
てピクセルにマスクがかけられる。
クセルアレイを取り出すステップと、ソースピクセルア
レイをサイズ変更してサイズ変更された色ピクセル値を
得るステップと、少なくとも1つの色閾値範囲を定める
ステップと、サイズ変更された色ピクセル値を色閾値範
囲と比較するステップと、色閾値範囲内にあるサイズ変
更された色ピクセル値のそれぞれについて透過イネーブ
ルビットの埋込みを行うステップと、を包含する、ある
単一処理の一部としてサイズ変更ビットブロック転送と
透過ビットブロック転送とを行う方法であり、そのこと
により上記目的が達成される。
て異なる色閾値範囲が設けられる。
クセル値と透過イネーブルビットとを含むデスティネー
ションピクセル値を生成するステップをさらに包含す
る。
変更BitBLT処理中に、デスティネーションピクセルアレ
イの一部として透過イネーブルビットを埋め込むシステ
ムを提供する。好適な実施形態においては、サイズ変更
(ストレッチまたはシュリンク)BitBLTの出力に対して
色比較を行うことによって、ある所定の色値あるいは色
範囲を検出する。所定の色範囲あるいは複数の色範囲の
特定の組み合わせが検出された場合、透過イネーブルビ
ットがデスティネーションピクセルデータフィールド内
に埋め込まれる。このようにすれば、フォアグラウンド
オブジェクトを、サイズ変更後のバックグラウンド色か
ら区別することができる。デスティネーションピクセル
データフィールド内に透過ビットが埋め込まれているの
で、その後のテクスチャマッピングあるいは他の透過Bi
tBLT処理におけるサイズ変更されたオブジェクトの使用
が簡単になる。
理を行う一体型サイズ変更エンジンおよび色比較ロジッ
クを含む。好ましくは、サイズ変更エンジンは公知の技
術によって動作し、画像をストレッチおよび/またはシ
ュリンクすることによって画像のサイズ変更を行う。サ
イズ変更エンジンからのRGB出力信号は、色比較ロジッ
クへの入力信号として提供される。色比較ロジックは、
RGB出力信号を、レジスタ対に格納された所定の範囲値
と比較する。透過閾値を規定するレジスタ対を各色毎に
別々に設けるのが好ましい。サイズ変更された色ピクセ
ル値とレジスタ値との比較結果として、赤色値、緑色値
および青色値のそれぞれについての範囲内信号(in ran
ge signals)が生成される。範囲内信号および選択信号
に基づいて、透過イネーブル信号が多重ロジック(multi
plex logic)によって生成される。透過イネーブル信号
の代わりにまたは透過イネーブル信号に加えて、マスク
ピクセル信号が範囲内信号に基づいて生成され得る。透
過イネーブル信号は、サイズ変更エンジンからのサイズ
変更RGB値とともに、ピクセルデータフィールド内の透
過ビットに直接与えられる。逆に、マスクピクセル信号
は、ビットマスクレジスタに与えられ、そのピクセルに
マスクをかけるかどうかを示す。
換ロジックの出力は、サイズ変更エンジンおよび色比較
ロジックに直接与えられる。色変換ロジックは、ビデオ
(YUV)信号をグラフィックス(RGB)信号に変換する。
その後、変換された出力は必要に応じてサイズ変更エン
ジンによってサイズ変更され、これにより、ビデオ画像
に適切なサイズが提供されるとともに、画像がシュリン
クされている場合にはフィルタリング処理が行われる。
色比較ロジックは、ビデオ画像内のあらゆる所望のオブ
ジェクトを分離する機能を有し、これにより、大量の追
加処理を行わなくてもテクスチャマッピングあるいは他
の透過ビットブロック転送に直ぐに使用できる画像が提
供される。
によって、本発明の上記および他の利点が当業者に明ら
かになる。
な実施形態についての以下の詳細な説明を考慮すること
により本発明がより良く理解される。
義には、好ましくはメインスロープ技術(main slope te
chnique)を用いてポリゴンを表示し得るパーソナルコン
ピュータ(PC)用のグラフィックスサブシステムに関す
る。図1に示すように、グラフィックスシステムは一般
に、システムバス25に結合されるホストプロセッサ50
と、メモリバス131を介してホストプロセッサに接続さ
れるシステムメモリ75と、グラフィックスプロセッサ10
0と、フレームバッファ85と、ディスプレイ装置60とを
有する。ホストプロセッサ50は、PCの中央処理装置を含
み得る。システムメモリ75は、PCの作業メモリあるいは
ランダムアクセスメモリアレイを含み得る。
ウェアドライバを有する。ソフトウェアドライバは命令
(あるいは「演算コード」)をグラフィックスプロセッ
サ100に提供することによって、行われるべきグラフィ
ックス処理の種類を示す。グラフィックスプロセッサ
が、例えば、レンダリング処理を行うのか、読出し/書
込みサイクルを開始するのか、特定のアドレスに分岐す
るのか、あるいは制御処理を行うのかが命令によって示
される。表示処理の場合、この命令は、好ましくは、表
示するプリミティブの種類も特定する。ソフトウェアド
ライバは、命令を生成するだけでなく、グラフィックス
プロセッサ100が表示する表示オブジェクトを規定する
表示パラメータも生成する。従って、ソフトウェアドラ
イバは、例えば、点、ラインの端点、あるいはポリゴン
の頂点座標の空間的な位置を特定し得る。ポリゴンの場
合、好ましくは、ソフトウェアドライバがそのポリゴン
のメインスロープおよび幅スロープ値(width slope val
ue)も特定する。当業者には理解されるように、ソフト
ウェアドライバは、適用可能であれば、色強度(colorin
tensity)の値およびスロープ、テクスチャの値およびス
ロープ、および他の様々なパラメータ値も特定する。従
って、ソフトウェアドライバは、グラフィックスプロセ
ッサ100によって表示されるオブジェクトの、メインス
ロープおよび直交スロープ、ピクセル位置の開始値およ
び停止値、強度、デプスおよび透過値(transparency)を
計算およびロードする。好ましくは、ソフトウェアドラ
イバは、ハードドライブあるいはCD ROMドライブ装置
(特に図示せず)等の永久磁気記憶装置からシステムメ
モリ75にロードされる。ロードされた後、ソフトウェア
ドライバは、当業者には周知の技術を用いてホストプロ
セッサ50によって実行される。
ーソナルコンピュータシステムにおいて使用されるグラ
フィックスサブシステムの多数の可能な実施例の1つに
過ぎないことが理解されるべきである。当業者には理解
されるように、本発明の原理から逸脱することなく代替
的な構成を用いることが可能である。従って、例えば、
システムメモリ75は、ホストプロセッサ50の外部に設け
られるメモリ制御装置を介してシステムバス25に直接接
続され得る。図1は、図を明瞭なものにするために簡略
化されており、本発明を理解するために必要ではない多
くの構成部材および制御信号が省略されている。好適な
実施形態においては、グラフィックスプロセッサ100
は、システムメモリ75あるいはホストプロセッサ50から
デジタルデータを受け取り、そのデータを処理してピク
セル値を規定する。ピクセル値は、フレームバッファ85
内に格納され、最終的にはディスプレイ装置60上に表示
される。
サ50はパラメータ値および他の命令を表示リストの形態
で提供する。表示リストは、典型的には、グラフィック
スプロセッサ100によって要求されるまではシステムメ
モリ75内に格納されている。あるいは、ホストプロセッ
サ50は、表示リストを、公知の技術によってグラフィッ
クスプロセッサ100に直接書き込み得る。好ましくは、
ホストプロセッサ50およびシステムメモリ75の両者は、
システムバス25を介してグラフィックスプロセッサ100
と通信する。システムバス25は、ISA(industry standar
d architecture)、EISA(extended ISA)、PCI(periphera
l component interconnect)、VESA(videoelectronic st
andard assosiation)ローカルバスあるいは他のいかな
るコンピュータシステムの規格システムバスを含む複数
の異なる種類の、ホストバスあるいは入力/出力(I/
O)バスのいずれをも含み得る。好適な実施形態によれ
ば、CPUローカルバス121は、図2に図示されるように、
内部ホストプロセッサの構成部材を相互接続する。マイ
クロプロセッサ産業における最近の風潮に従って、ホス
トプロセッサの機能をホストプロセッサ50と一体化して
もよい。グラフィックスプロセッサ100がホストプロセ
ッサ50の一部として一体化された場合、システムバス25
は実質的にはCPUローカルバス121の一部になる。
されるように、バスブリッジ/メモリコントローラ127
は、ローカルバス121と、メモリバス131と、システムバ
ス25とに結合される。バスブリッジ127は、CPUローカル
バス121およびシステムバス25間でのアドレス、データ
および制御信号の転送を調整する機能を有する。さら
に、好ましくは、バスブリッジ127は、システムバス25
あるいはローカルバス121からシステムメモリ75へのト
ランザクションを制御するメモリ制御装置としての機能
を有する。バスブリッジは、メモリバス131を介してメ
モリ75に結合される。メモリトランザクションのタイミ
ングおよびプロトコルは当業者には周知であり、詳細な
説明は行わない。
ィックスプロセッサ100は、好ましくはシステムバス25
に結合される。好適な実施形態によれば、図2に示され
るように、グラフィックスプロセッサ100は、バスマス
タ機能(bus mastering capabilities)をもつホストイン
ターフェース装置110を有し、これにより、グラフィッ
クスプロセッサ100がシステムバス25のマスタとなるこ
とができるのが好ましい。システムバス25のマスタにな
ると、グラフィックスプロセッサ100は、システムメモ
リ75に対する読出しサイクルを開始して表示リストを読
み出すことができ、ホストプロセッサ50がグラフィック
スプロセッサ100に対して書込み処理を行うのを待たな
くてもよい。好ましくは、グラフィックスプロセッサ10
0は、命令および描画パラメータが2Dおよび3D表示
エンジンならびにBitBLTエンジンによって使用されるま
での間、その命令および描画パラメータを格納しておく
ためのトランザクションキュー115を有する。トランザ
クションキュー115はホストインターフェースバス(HI
F)147に結合されており、これにより、ホストインター
フェース装置110がフェッチしたデータおよび命令のラ
ッチおよび一時的な格納を行う。好ましくは、2Dエン
ジン130、3Dエンジン135、サイズ変更エンジンおよび
色比較ロジック125、ならびに他の周辺装置120は、HIF
バス147に接続される。周辺装置には、テクスチャエン
ジンまたは他のBitBLTエンジン、エンハンスドビデオポ
ート、VGAロジック、ディスプレイリフレッシュロジッ
ク、ホストダイレクトアクセスロジック、および、当業
者には明らかな他の論理モジュールが含まれ得る。
0は、譲受人のLAGUNA CL-GD546X VISUALMEDIA ACCELERA
TOR(R)において実施されている2Dエンジンに相当す
る。好ましくは、2Dグラフィックスエンジン130は、
ビットブロック転送処理、ならびに、ライン描画、ポリ
ゴン描画およびポリゴン塗りつぶし処理の実行を高速に
する64ビット3オペランドエンジンを含む。2Dエンジ
ン130は、RAMBUSの速度に合うように62.5 MHzのクロッ
ク速度で動作するのが好ましい。2Dエンジン130につ
いてのさらに詳細な説明は、Technical Reference Manu
al for the LagunaFamily VisualMedia Accelerators,
Model # CL-GD546Xに記載されている。好適な実施形態
において、3Dエンジン135は、好ましくは、3次元ポ
リゴンの表示を行い、テクスチャリング、シェーディン
グおよびZバッファリング能力を持つ。3Dエンジン13
5は、好ましくは、メインスロープ技術を用いてポリゴ
ンを表示する。好ましくは、サイズ変更エンジンおよび
色比較ロジック125は、サイズ変更処理の一部としての
透過埋込みを可能にし、さらに、ビデオ信号(YUV)か
らグラフィックス信号(RGB)への変換をも可能にす
る。表示エンジン、BitBLTエンジン、および他の周辺装
置は、RIFバス160を介してフレームバッファ85に結合さ
れる。
85は、好ましくは、RAMBUS DRAM(本明細書中において
は、RDRAMと呼ぶ)のバンクを備えており、このRDRAM内
に格納されるデジタルデータは、ピクセルあるいはピク
セル値と呼ばれる絵素の矩形アレイを含む。RDRAMバッ
ファ85は、表示リスト命令およびピクセルデータへのア
クセスを、ホストコンピュータシステムのメインメモリ
75内に格納されたデータへのアクセスよりも高速に行う
ことを可能にし、これによりパフォーマンスの向上をも
たらす。好ましくは、RAMBUSインターフェース(RIF)1
40は、表示エンジン125、130および135、ならびに周辺
装置120と、RDRAMフレームバッファ85との間のインター
フェースをとる。好ましくは、RAMBUSインターフェース
140は、1つ以上のRAMBUSアクセスチャネル(RAC)155
に直接接続される。各RACは、最高毎秒528メガバイトの
クロック速度でバーストデータを供給することができ
る。RAMBUSチャネルへのアクセスは、2Dエンジン13
0、3Dエンジン135および他の周辺装置を含む図2に示
されるモジュールから要求される。RAMBUSアクセスチャ
ネル155はRDRAM 85に接続され、RDRAM 85へ/からピク
セルデータを転送する。
ントローラ100は、ディスプレイ装置60にも接続され
る。ディスプレイ装置60は、デスクトップ、ワークステ
ーション若しくはサーバ用の陰極線管(CRT)、液晶デ
ィスプレイ(LCD)、薄膜トランジスタ(TFT)ディスプ
レイ、あるいは他のあらゆる適切なパーソナルコンピュ
ータ用ディスプレイ装置等の適切な種類のいかなるディ
スプレイ装置であってもよい。グラフィックスプロセッ
サ100は、ディスプレイ装置60にピクセル値を与えて、
グラフィックデータの表示をスクリーン単位で行う。
型サイズ変更エンジンおよび色比較ロジック125の好適
な実施形態を説明する。まず図3を参照すると、サイズ
変更エンジン325が示されている。サイズ変更エンジン
および色比較ロジックのサイズ変更エンジン部は、譲受
人のLAGUNA CL-GD546X VISUALMEDIA ACCELERATOR(R)に
おいて実施されているサイズ変更エンジンに相当する。
サイズ変更エンジンについての以下の説明は、サイズ変
更エンジンの構成および動作の概説である。サイズ変更
エンジンおよびその動作についてのさらに詳細な説明
は、Technical Reference Manual for the LAGUNA CL-G
D546Xに記載されている。
ズ変更エンジンは、第1のメモリ装置210、第2のメモ
リ装置220、X-デジタルデータアナライザ(DDA)235、
Y-DDA 245、制御ロジックおよびレジスタ250、ならび
に、出力メモリ装置260を有する。さらに、色変換ロジ
ック225は、サイズ変更エンジン325の一部として設けら
れてもよいし、あるいは、サイズ変更ロジックの外部に
配置されてもよい。好適な実施形態においては、第1お
よび第2のメモリ装置210および220は、グラフィックス
メモリ200に接続されるスタティックランダムアクセス
回路(SRAM)を含む。グラフィックスメモリ200は、好
ましくは、図1および図2に示すフレームバッファ85を
含むが、システムメモリ75等の他のメモリ装置にアクセ
スしてピクセルデータを得ることも可能である。グラフ
ィックスメモリ200はコントローラ回路(特に図示せ
ず)を有する。このコントローラ回路は、サイズ変更す
べきソースピクセルアレイのアドレスを特定するアドレ
ス信号を制御ロジックおよびレジスタ250から受け取
る。好ましくは、ロジックを簡略化するために、ソース
アドレス値はピクセルからなる矩形ブロックを規定す
る。ソースピクセルアレイを規定するアドレス信号に応
答して、グラフィックスメモリは、第1および第2のメ
モリ装置210および220にソースアレイピクセル値を出力
する。好ましくは、第1および第2のメモリ装置210お
よび220は、X-DDA 235およびY-DDA 245によって後で
行われる処理のために、同一のピクセル情報を受け取
る。従って、メモリ装置210および220には、ソースピク
セルアレイのコピーが格納される。
置210および220からのソースピクセル値を読み出すだけ
でなく、 制御ロジックおよびレジスタ250から制御信号
およびアドレス信号を受け取る。DDA装置235および245
が受け取る制御信号の一部には、シュリンク処理あるい
はストレッチ処理を行うかどうかを示す信号(X SHRINK
およびY SHRINK)、xおよびyピクセルデスティネーシ
ョンアドレス、ならびにシュリンク(あるいはストレッ
チ)ファクタ信号(X FACTORおよびY FACTOR)が含まれ
る。当業者には明らかなように、DDA装置235および245
には他の信号も提供され得る。DDA装置235および245
は、信号およびピクセルデータに応答して、制御信号に
応じて画像をシュリンクまたはストレッチすることによ
りソースピクセル値を変更する。さらに、ある特定の技
術を用いてストレッチあるいはシュリンク処理を行うよ
うにDDA装置235および245に命令することも可能であ
る。従って、DDA装置235および245は、例えば、平均化
あるいはデシメーションのいずれかによってシュリンク
処理を行うように制御ロジックおよびレジスタ250から
命令され得る。制御ロジックおよびレジスタ250からの
制御信号をそれぞれ独立して求めることにより、一方向
でシュリンク処理を行い他方向でストレッチ処理を行う
こと、あるいは、x方向およびy方向で異なるサイズ変
更ファクタを用いることが可能になる。好ましくは、X
-DDA 235が、ある走査ライン内のピクセルに対して補間
あるいは平均化(あるいは他のサイズ変更処理)を行う
ことによって、x方向でのストレッチあるいはシュリン
ク処理が行われる。好ましくは、Y-DDA 245がy方向の
サイズ変更処理を行う。
よびyアドレス値に基づいてデスティネーションアレイ
に書き込まれる前に、一時メモリ記憶装置260に与えら
れる。好ましくは、メモリ装置260はFIFOレジスタを含
む。図3に示されるように、サイズ変更されたピクセル
値は、次のサイズ変更処理のためのソース値としても提
供され得る。
250は、xおよびyソースアドレス値、xおよびyデス
ティネーションアドレス値、シュリンク/ストレッチ制
御信号およびシュリンク/ストレッチファクタ等の制御
信号の状態を示す複数のレジスタを含む。さらに、ピク
セルフォーマットを規定するため、サイズ変更エンジン
がサイズ変更BitBLTを行うかどうかを示すため、およ
び、どのようにサイズ変更を決定するのかを示すため
に、レジスタを設けてもよい。従って、例えば図6Aに示
されるように、特定の制御パラメータを規定するため
に、16ビットライン制御(LNCNTL)レジスタを制御ロジ
ックおよびレジスタ250に設けてもよい。サイズ変更エ
ンジンの所望される処理に依存して、必要に応じてLNCN
TLレジスタの構成を改変してビット位置あるいはコード
化される情報を変更することができる。好ましくは、LN
CNTLレジスタは、図6Aに示されるように、X-およびY-
DDA装置において補間を行うかどうかを規定する2つの
ビット(ビット0およびビット1)を有する。シュリン
クあるいはサイズ変更処理を行うかどうかを示すために
も、やはり2つのビット(ビット2およびビット3)が
用いられる。LNCNTLのビット4、5および6は、好まし
くは、ピクセルフォーマットを決定する。ビット4、5
および6によってコード化される可能なフォーマットに
は、1:5:5:5フォーマット(1は透過ビットを表し、5
は圧縮された赤色値、緑色値および青色値を表す)の16
ビット/ピクセル(bpp)幅、YUVフォーマット、32bpp
フォーマット、および24bppフォーマットが含まれる。
また、LNCNTLレジスタのビット8は、サイズ変更BitBLT
を行うかどうかを特定し、従って、サイズ変更エンジン
をイネーブルするかどうかを特定する。これ以外のビッ
ト値は本発明とは無関係なビットであるか、または、こ
れらのビット値には将来的な拡張用のビットが含まれて
いる。
Y範囲(デスティネーションピクセルアレイのサイズ)
を規定するレジスタ、サイズ変更BitBLT処理のためにソ
ース色ピクセルデータの位置を特定するサイズ変更レジ
スタ、および、シュリンクあるいはインクリメントファ
クタを特定するシュリンク/インクリメントレジスタを
含む他のレジスタが、制御ロジック250に設けられる。
サイズ変更エンジンによって行われる処理に応じて、こ
の他のレジスタが設けられてもよい。
ジスタ(draw definition register)DRAWDEFが、制御ロ
ジック250内に設けられ得る。図6Bに示す好適な実施形
態において、DRAWDEFレジスタは、透過BitBLT処理に関
するビット8、9および10を有する。DRAWDEFレジスタ
のビット8は透過がイネーブルされるかどうかを特定
し、ビット9は、色比較処理において色比較ロジックが
範囲内値あるいは範囲外値を期待する(looks for)かど
うかを規定する。DRAWDEFのビット10は、ピクセルデー
タがビデオフォーマットであるのかあるいはグラフィッ
クスフォーマットであるのかを特定する。多重ロジック
用のSELECT信号およびマスクロジック用のENABLE信号等
の色比較ロジックの制御値を規定するために、他のレジ
スタが制御ロジックおよびレジスタ250内に設けられて
もよい。
および色比較ロジック125の色比較ロジック部425を説明
する。色比較ロジック425は、好ましくは、サイズ変更
エンジン325に結合され、ピクセル色パラメータを示す
赤、緑および青(RGB)出力値を受け取る。図4に示さ
れるように、色比較ロジック425は、好ましくは、1組
のレジスタ331、333、341、343、351および353と、これ
らに関連付けられたコンパレータ334、336、344、346、
354および356と、範囲ロジック装置335、345および355
と、マスクロジック360と、多重ロジック370と、マスク
レジスタ375と、ピクセルデータフィールドレジスタ400
とを有する。
および青の各原色について上限および下限閾値を規定す
るレジスタ対に分けられる。従って、レジスタ331は、
赤色の下限閾値を規定し、レジスタ333は赤の上限閾値
を規定する。レジスタ341および343は、緑色の下限閾値
および上限閾値をそれぞれ規定する。同様に、レジスタ
351および353は、青色の下限閾値および上限閾値をそれ
ぞれ規定する。好適な実施形態によれば、レジスタ33
1、333、341、343、351および353には、色を示す8ビッ
トのデジタル値がそれぞれロードされる。これらの色値
は、好ましくはHIFバスを介して、特定のレジスタへの
ロードアクセス中にそのレジスタにロードされる。ロー
ドされると、これらのレジスタは色比較ロジック425の
閾値パラメータ範囲を規定する。3つのレジスタ対のそ
れぞれを各色毎に使用することにより、色比較ロジック
は、単一の色値あるいは複数の色値に基づいてピクセル
にマスクをかけることができる。
4、336、344、346、354および356も、好ましくは、赤、
緑および青の各原色用の上限および下限コンパレータを
規定するコンパレータ対に分けられる。従って、例え
ば、コンパレータ334および336はサイズ変更エンジン32
5(図3)から赤ピクセル値出力を受け取り、好ましく
は、赤色用の下限および上限コンパレータとして機能す
る。コンパレータ334は下限赤色値レジスタ331に結合さ
れ、その下限赤色値レジスタ331の値を、サイズ変更エ
ンジンからの赤ピクセル値と比較する。赤ピクセル値の
方がレジスタ331に格納された値よりも大きい場合、コ
ンパレータ334は、GT出力ラインに論理「1」出力信号
を生成する。好適な実施形態においては、コンパレータ
334は、赤ピクセル値がレジスタ331の値に等しい場合、
EQ出力ラインに論理「1」出力信号を生成する。好まし
くは、コンパレータ336は、サイズ変更エンジンからの
赤ピクセル値が上限レジスタ333に格納された値未満で
ある場合にはLT出力ラインに論理「1」出力信号を与
え、また、2つの値が互いに等しい場合にはEQ出力ライ
ンに論理「1」出力信号を与える。
ましくは、サイズ変更エンジンからの緑ピクセル値を、
それぞれ、レジスタ341および343の値と比較し、この比
較に基づいて出力信号を生成する。緑ピクセル値がレジ
スタ341の下限値よりも大きい場合、コンパレータ344は
GT出力ラインに論理「1」出力信号を生成する。2つの
値が互いに等しい場合、コンパレータ344はEQ出力ライ
ンに論理「1」値を生成する。コンパレータ346は、好
ましくは、サイズ変更エンジンからの緑ピクセル値が上
限レジスタ343に格納された値未満である場合にはLT出
力ラインに論理「1」を生成し、2つの値が互いに等し
い場合にはEQ出力ラインに論理「1」を生成する。
は、青色用の上限および下限コンパレータを規定する。
コンパレータ354は、レジスタ351の青色用の下限値を、
サイズ変更エンジンからの青ピクセル値と比較し、青ピ
クセル値がレジスタ値よりも大きい場合にはGT出力ライ
ンに論理「1」信号を生成し、青ピクセル値がレジスタ
351の値に等しい場合にはEQ出力ラインに論理「1」信
号を生成する。コンパレータ356は、青ピクセル値がレ
ジスタ353の値未満である場合にはLT出力ラインに論理
「1」信号を生成し、レジスタ353の値がサイズ変更エ
ンジンからの青ピクセル値に等しい場合にはEQ出力ライ
ンに論理「1」信号を生成する。
セル値が「範囲内」にあるかどうかを決定するパラメー
タを特定するRANGE制御信号を受け取る。好適な実施形
態においては、図5に示されるように、範囲ロジック33
5は、レジスタ333および331によって規定される上下閾
値範囲内のピクセル値を検索する。但し、RANGE制御信
号は、範囲ロジックに命令して、コンパレータ334およ
び336からの出力信号を調べさせ、例えば、等しい値も
考慮させ得る。RANGE制御信号は、範囲ロジック335に対
して、色ピクセル値がレジスタ331および333によって形
成される範囲外となる場合にIN RANGE出力をアサートす
るようにさえ命令し得る。本実施形態例においては、RA
NGE値は、図6BのDRAWDEFレジスタ内にコード化されて、
図3の制御ロジックおよびレジスタ250内に格納され得
る。範囲ロジックを規定する他の様々な代替例が当業者
には明らかである。1つの代替例として、範囲パラメー
タに所定の条件を設けて、これにより、RANGE制御信号
の必要をなくすことも可能である。
ータ334および336からの出力信号が範囲制御パラメータ
を満たす場合、赤範囲ロジック335は、サイズ変更エン
ジンからの赤ピクセル値がレジスタ331および333によっ
て特定される範囲内にあることを示す出力信号(RED IN
RANGE)を生成する。従って、例えば図5に示されるよ
うに、赤範囲ロジック335は、図5においてピクセル値
が上下閾値の間にある各点について、赤ピクセル値が範
囲内にあることを示す論理「1」出力信号を生成する。
同様に、緑範囲ロジック345および青範囲ロジック355
は、サイズ変更エンジン出力によって提供されるピクセ
ル値と所定のレジスタ値との比較に基づいて、GREEN IN
RANGE出力信号およびBLUE IN RANGE出力信号をそれぞ
れ生成する。
GE値は多重ロジック370およびマスクロジック360の両方
に提供される。好適な実施形態においては、多重ロジッ
ク370は、特定の選択された入力IN RANGE値に基づいて
出力を生成するように、SELECT信号によってプログラム
可能である。好ましくは、SELECT信号は図3の制御ロジ
ックおよびレジスタ250によって生成されるが、当業者
には理解されるように、他の論理装置を用いてSELECT信
号を生成することも可能である。SELECT信号は、例え
ば、RED IN RANGE値が多重ロジックの出力として提供さ
れることを示し得る。あるいは、SELECT信号は、3つの
全てのIN RANGE値をAND処理によって組み合わせて多重
出力信号を生成することを要求し得る。また別の代替例
として、3つのIN RANGE値をOR処理によって組み合わせ
て多重ロジック出力信号を生成することも可能である。
当業者には明らかであるように、この他の様々なIN RAN
GE値の組み合わせを用いても、多重ロジック出力370が
規定され得る。プログラム可能多重ロジック370の代替
例として、AND若しくはORゲート、あるいは他の公知の
論理ゲート等の固定ハードワイヤゲート(fixed hardwir
e gate)を用いることも可能である。好適な実施形態に
おいては、多重ロジック370の出力は、透過イネーブル
(TE)信号を規定する。透過イネーブル信号は、ピクセ
ルデータレジスタ400内の透過イネーブルビット(T)
に与えられる。ピクセルデータフィールド内の他の値
(R、G、およびB)は、好ましくは、サイズ変更エン
ジンからの出力信号によって規定される。
イネーブル信号に加えて、マスクロジック360への入力
信号としてIN RANGE値が提供される。好ましくは、マス
クロジック360は、マスクロジック360をイネーブルする
かどうかを示すイネーブル信号を受け取る。好適な実施
形態においては、マスクロジックもまた、SELECT信号あ
るいは他のプログラム可能信号の値に基づいてプログラ
ム可能である。マスクロジックは、ビットマスクレジス
タ375内の適切なアドレスに書き込まれるMASKPIXEL出力
信号を生成する。MASK PIXEL出力信号は、どのビットを
フレームバッファに書き込むのかを決定する。所望され
る場合、ANDゲート380によって、MASKPIXEL出力信号を
透過イネーブル(TE)出力信号と組み合わせることが可
能である。
明の動作を説明する。特定のグラフィックスアプリケー
ションにおいては、画像をサイズ変更して、サイズ変更
された画像の一部分をデスティネーションピクセルアレ
イにコピーすることが所望される場合がある。サイズ変
更エンジンおよび色比較ロジックは、このような処理を
高速且つ効率的に行うことを可能にするとともに、サイ
ズ変更された画像を以降の処理に用いることを可能にす
る。好適な実施形態において、制御ロジック325はHIFバ
ス上のグラフィックス信号を受け取り、これにより、ソ
ースアドレス信号、デスティネーションアドレス信号、
ならびにサイズ変更処理および透過処理を規定する様々
な制御信号がレジスタにロードされる。ソースピクセル
アレイは、サイズ変更すべきオブジェクト(および、矩
形画像を規定するのに必要な任意の関連バックグラウン
ド)を特定する。デスティネーションピクセルアレイ
は、変更ソース画像を格納するフレームバッファ内の位
置を特定する。サイズ変更処理は、制御信号によって、
ストレッチ、シュリンク、あるいはストレッチ/シュリ
ンク混合処理(一方向にはストレッチ、他方向にはシュ
リンクを行う)として定義される。さらに、シュリンク
あるいはストレッチの種類ならびにシュリンクあるいは
ストレッチファクタが規定され得る。あるいは、シュリ
ンク/ストレッチファクタは、ソースアドレス値および
デスティネーションアドレス値に基づいて算出すること
も可能である。アドレス値および制御信号に基づいて、
サイズ変更処理を行い、これにより、サイズ変更された
RGB出力信号を生成する。本発明は、好ましくは、ビデ
オデータを受け取り、このビデオデータに対して、サイ
ズ決定(sizing)、フィルタリング、および変換処理を1
回の処理で行うことができる。好ましくは、ビデオデー
タをまずRGB値に変換した後、このビデオデータに対し
てサイズ変更および(シュリンク処理によって)フィル
タリングを行うことにより、そのビデオ信号を表すサイ
ズ変更されたRGB信号を得る。
その画像がフレームバッファ内のデスティネーションピ
クセルアレイに書き込まれる前に、色比較ロジック425
は、どのピクセルを書込み、どのピクセルを透過にする
のかを決定し、その後、サイズ変更された画像内の各ピ
クセルについて、ピクセルフィールドの一部として透過
イネーブルビットを埋め込む。好ましくは、各色の上限
および下限レジスタに閾値をロードして、特定の色ある
いは特定の色の組み合わせを透過にすることができるよ
うにする。これにより、規定された範囲あるいは範囲の
組み合わせの中にある色を、その色範囲内の全ピクセル
に透過イネーブルビットを設定することによって透明に
することができる。あるいは、特定の色を色比較に基づ
いて書き込むことも可能である。さらに別の可能な例と
して、色比較の結果に基づいて、特定のピクセルにマス
クをかけることも可能である。
値が決定された後、そのピクセル値はフレームバッファ
内のデスティネーションピクセルアレイ内に格納され
る。これにより、サイズ変更および透過イネーブルされ
たピクセル値に対して、テクスチャマッピング等を含む
さらなる処理を行うことが可能になる。従って、1回の
処理によって、グラフィックス画像あるいはビデオ画像
をサイズ変更して、これを異なるグラフィックスバック
グラウンド上に重ねることができる。例えば、転写画(d
ecal)をサイズ変更および透過ビットイネーブルすれ
ば、サイズ変更された転写画をデスティネーションアレ
イ内の別のバックグラウンド上に重ねることができる。
サイズ変更された転写画を用いて、3Dアニメーション
アプリケーションにおいて効率的な転写画テクスチャリ
ングを行うことも可能である。サイズ変更(ひいては、
画像のフィルタリング)を行えば、より少ないメモリで
テクスチャーマッピングを行うことができる。さらに、
透過イネーブルビットの埋込みにより、画像を高速に移
動して次のデスティネーションに重ねることができるよ
うになる。
BLT処理の一部として透過イネーブルビットを埋め込む
ことが可能なだけでなく、本発明は、YUVビデオデータ
に対してもこれと同じ処理を行うことができる。従っ
て、本発明には、YUVビデオデータに対するビデオスト
レッチおよび透過処理を、1回のビットブロック転送処
理で行う能力がある。好適な実施形態においては、図3
に示されるように、YUVビデオデータをRGBデータに変換
する。図3および図4に示す回路を用いれば、変換され
たYUVビデオデータはサイズ変更エンジンに与えられ、
ここでサイズ変更される。その後、サイズ変更された信
号に対して、他のグラフィックスデータと同様に透過埋
込み処理を行うことが可能である。
よってスケーリングされる「スプライト(sprites)」の
透過オーバーレイを用いることができるようになる。従
って、本発明によれば、ホストプロセッサ上で動くソフ
トウェアによってスケーリングを行う必要はなく、グラ
フィックスプロセッサにおける1回の処理によってスプ
ライトをスケーリングして重ねることができる。結果的
に、ホストプロセッサの使用が最低限に抑えられ、スプ
ライトの生成がより効率的に行われる。
of detail, LOD)を生成して、これをテクスチャー「Mi
p」マッピングに用いることが可能になる。Mipマップ
は、同一のオブジェクトの画像を異なるサイズで表すた
めに用いられ、典型的には、これを切り替えることによ
って3Dアニメーション内のあるオブジェクトまでのさ
まざまな距離を表す。本発明によれば、転写画テクスチ
ャ処理を行うための透過ビットを含むLODを生成するこ
とが可能になる。
用いて「2-1/2」次元グラフィックスを提供することで
ある。UFOあるいは宇宙船等のオブジェクトについて複
数の視点(viewing angle)を形成するために、透過がし
ばしば用いられる。オブジェクトの各視点を透過ビット
イネーブルし、これを用いて透過BitBLT処理を行うこと
により、視点を切り替えてアニメーションを表示する。
本発明によれば、異なる視点を、1回の処理によって、
透過オーバーレイの一部としてスケーリングし、これに
より、回転あるいは旋回しているオブジェクトまでの距
離を変化させて示すことが可能になる。オブジェクトの
スケーリングおよび透過重ね(transparency overlaid)
を1回の処理によって行えることによって、2Dグラフ
ィックスシステムの性能が向上するとともに3D効果が
もたらされる。
グラフィック操作を可能にする。上記の開示内容が完全
に理解されれば、多数の変形例および改変例が当業者に
明らかになる。このような変形例および改変例を全て含
むように以下のクレームが解釈されることが意図されて
いる。
ック転送と透過ビットブロック転送とをある一つの処理
において行うことのできるシステム、装置、および方法
を提供することができる。
介してホストプロセッサに接続された、本発明の原理に
よるグラフィックスプロセッサを示す簡略ブロック図で
ある。
プロセッサをより詳細に示すブロック図である。
に示すブロック図である。
態をより詳細に示すブロック図である。
状態ビットを有する制御レジスタの例を示す図である。
状態ビットを有する制御レジスタの例を示す図である。
Claims (31)
- 【請求項1】 プリミティブを規定するパラメータ値の
表示リストを生成するホストプロセッサと、 該パラメータ値の表示リストを格納するシステムメモリ
と、 該ホストプロセッサおよび該システムメモリにシステム
バスを介して結合されるグラフィックスプロセッサと、
を備えるグラフィックスサブシステムであって、 該グラフィックスプロセッサは、ソースピクセルアレイ
に対するサイズ変更および透過イネーブル処理(transpa
rency enabling)を1回の処理によって行うことができ
るサイズ変更エンジンおよび色比較ロジックを有する、
ピクセル値を生成するグラフィックスサブシステム。 - 【請求項2】 サイズ変更および透過イネーブル処理が
行われた前記ソースピクセルアレイはデスティネーショ
ンアレイに書き込まれる、請求項1に記載のグラフィッ
クスサブシステム。 - 【請求項3】 前記デスティネーションピクセルアレイ
の中の各ピクセルは透過イネーブルビットを有する、請
求項2に記載のグラフィックスサブシステム。 - 【請求項4】 前記デスティネーションピクセルアレイ
の中の各ピクセルはサイズ変更された赤、緑および青ピ
クセル値を有する、請求項3に記載のグラフィックスサ
ブシステム。 - 【請求項5】 前記サイズ変更エンジンおよび色比較ロ
ジックは、 色値が格納されたレジスタと、 該レジスタ内の値を前記サイズ変更された色ピクセル値
の1つ以上と比較して比較出力信号を生成するコンパレ
ータと、を有する、請求項4に記載のグラフィックスサ
ブシステム。 - 【請求項6】 前記透過イネーブルビットの状態は前記
比較出力信号に依存する、請求項5に記載のグラフィッ
クスサブシステム。 - 【請求項7】 前記サイズ変更エンジンおよび色比較ロ
ジックは、前記ソースピクセルアレイに対してストレッ
チおよびシュリンクの少なくともいずれかを行うサイズ
変更エンジンを有する、請求項1に記載のグラフィック
スサブシステム。 - 【請求項8】 前記サイズ変更エンジンおよび色比較ロ
ジックは、 サイズ変更された色ピクセル値を生成するサイズ変更エ
ンジンと、 該サイズ変更された色ピクセル値を該色ピクセル値のそ
れぞれに対する所定閾値と比較する色比較ロジックと、
を有する、請求項1に記載のグラフィックスサブシステ
ム。 - 【請求項9】 前記サイズ変更された色ピクセル値は、
赤ピクセル値と、緑ピクセル値と、青ピクセル値とを含
み、前記色比較ロジックは、 赤色の範囲を規定する第1のレジスタ対と、 緑色の範囲を規定する第2のレジスタ対と、 青色の範囲を規定する第3のレジスタ対と、を有する、
請求項8に記載のグラフィックスサブシステム。 - 【請求項10】 前記色比較ロジックは、 前記赤色の範囲を前記赤ピクセル値と比較する第1のコ
ンパレータセットと、 前記緑色の範囲を前記緑ピクセル値と比較する第2のコ
ンパレータセットと、 前記青色の範囲を前記青ピクセル値と比較する第3のコ
ンパレータセットと、をさらに有し、 該コンパレータセットのそれぞれは、該ピクセル値が前
記レジスタ対によって規定される範囲内にあるかどうか
を示す出力信号を生成する、請求項9に記載のグラフィ
ックスサブシステム。 - 【請求項11】 前記色比較ロジックが、 前記コンパレータセットのそれぞれから前記出力信号を
受け取り、これに応答して、前記透過イネーブルビット
を規定する透過イネーブル出力信号を生成する多重ロジ
ック、をさらに有する、請求項10に記載のグラフィック
スサブシステム。 - 【請求項12】 前記多重ロジックは、前記透過イネー
ブル出力信号を生成するために用いる前記コンパレータ
出力信号を選択する入力信号を受け取る、請求項11に記
載のグラフィックスサブシステム。 - 【請求項13】 前記色比較ロジックは、 前記コンパレータセットのそれぞれから前記出力信号を
受け取り、これに応答して、前記サイズ変更されたピク
セルのためのマスク出力信号を生成するマスクロジッ
ク、をさらに有する、請求項10に記載のグラフィックス
サブシステム。 - 【請求項14】 前記サイズ変更エンジンおよび色比較
ロジックは、サイズ変更を行うためにビデオ信号をグラ
フィックス信号に変換する色変換回路を有する、請求項
1に記載のグラフィックスサブシステム。 - 【請求項15】 システムバスに結合するインターフェ
ース装置と、 画像を生成するグラフィックスエンジンと、 該グラフィックスエンジンに結合され、該画像を格納す
るフレームバッファと、 該画像をサイズ変更し、該サイズ変更され透過イネーブ
ルビットが埋め込まれた画像をデスティネーションピク
セルアレイとして該フレームバッファ内に格納する前
に、該サイズ変更された画像に透過イネーブルビットを
埋め込むサイズ変更エンジンおよび色比較ロジックと、
を備えた、高速グラフィックス処理を提供できるグラフ
ィックスアクセラレータ。 - 【請求項16】 前記サイズ変更エンジンおよび色比較
ロジックは、サイズ変更ビットブロック転送と透過ビッ
トブロック転送とを1回の処理によって行うことができ
る、請求項15に記載のグラフィックスアクセラレータ。 - 【請求項17】 前記サイズ変更エンジンおよび色比較
ロジックは、前記画像をサイズ変更するサイズ変更エン
ジンと、該サイズ変更された画像に透過イネーブルビッ
トを埋め込む色比較ロジックとを有する、請求項15に記
載のグラフィックスアクセラレータ。 - 【請求項18】 前記サイズ変更された画像は、赤ピク
セル値、緑ピクセル値、および青ピクセル値を含む色ピ
クセル値を有するピクセルフィールドを備え、前記色比
較ロジックは、 赤色の範囲を規定する第1のレジスタ対と、 緑色の範囲を規定する第2のレジスタ対と、 青色の範囲を規定する第3のレジスタ対と、 を有する、請求項17に記載のグラフィックスアクセラレ
ータ。 - 【請求項19】 前記色比較ロジックは、 前記赤色の範囲を前記赤ピクセル値と比較する第1のコ
ンパレータセットと、 前記緑色の範囲を前記緑ピクセル値と比較する第2のコ
ンパレータセットと、 前記青色の範囲を前記青ピクセル値と比較する第3のコ
ンパレータセットと、をさらに有し、 該コンパレータセットのそれぞれは、該ピクセル値が前
記レジスタ対によって規定される範囲内にあるかどうか
を示す出力信号を生成する、請求項18に記載のグラフィ
ックスアクセラレータ。 - 【請求項20】 前記色比較ロジックは、 前記コンパレータセットのそれぞれから前記出力信号を
受け取り、これに応答して、前記透過イネーブルビット
を規定する透過イネーブル出力信号を生成する多重ロジ
ック、をさらに有する、請求項19に記載のグラフィック
スアクセラレータ。 - 【請求項21】 前記多重ロジックは、前記透過イネー
ブル出力信号を生成するために用いる前記コンパレータ
出力信号を選択する入力信号を受け取る、請求項20に記
載のグラフィックスアクセラレータ。 - 【請求項22】 前記色比較ロジックは、前記コンパレ
ータセットのそれぞれから前記出力信号を受け取り、こ
れに応答して、前記サイズ変更されたピクセルのための
マスク出力信号を生成するマスクロジックをさらに有す
る、請求項21に記載のグラフィックスアクセラレータ。 - 【請求項23】 前記サイズ変更エンジンおよび色比較
ロジックは、サイズ変更を行うためにビデオ信号をグラ
フィックス信号に変換する色変換回路を有する、請求項
15に記載のグラフィックスアクセラレータ。 - 【請求項24】 前記デスティネーションピクセルアレ
イに対してテクスチャマッピングを行うテクスチャエン
ジンをさらに備えた、請求項15に記載のグラフィックス
アクセラレータ。 - 【請求項25】 システムバスに結合するインターフェ
ース装置と、 画像を生成するグラフィックスエンジンと、 該グラフィックスエンジンに結合され、該画像を格納す
るフレームバッファと、 該画像をサイズ変更し、該サイズ変更された画像をデス
ティネーションピクセルアレイとして該フレームバッフ
ァ内に格納する前に、該サイズ変更された画像の一部に
マスクをかけるサイズ変更エンジンおよびマスクロジッ
クと、を備えた、高速グラフィックス処理を提供できる
グラフィックスアクセラレータ。 - 【請求項26】 前記サイズ変更エンジンおよびマスク
ロジックは、前記デスティネーションアレイ内の各ピク
セルについて透過イネーブルビットの埋込みを行うこと
がさらにできる、請求項25に記載のグラフィックスアク
セラレータ。 - 【請求項27】 色比較に基づいてピクセルにマスクが
かけられる、請求項25に記載のグラフィックスアクセラ
レータ。 - 【請求項28】 パターン比較に基づいてピクセルにマ
スクがかけられる、請求項26に記載のグラフィックスア
クセラレータ。 - 【請求項29】 メモリからソースピクセルアレイを取
り出すステップと、 該ソースピクセルアレイをサイズ変更してサイズ変更さ
れた色ピクセル値を得るステップと、 少なくとも1つの色閾値範囲を定めるステップと、 該サイズ変更された色ピクセル値を該色閾値範囲と比較
するステップと、 該色閾値範囲内にあるサイズ変更された色ピクセル値の
それぞれについて透過イネーブルビットの埋込みを行う
ステップと、 を包含する、ある単一処理の一部としてサイズ変更ビッ
トブロック転送と透過ビットブロック転送とを行う方
法。 - 【請求項30】 各色ピクセル値について異なる色閾値
範囲が設けられる、請求項29に記載の方法。 - 【請求項31】 前記サイズ変更された色ピクセル値と
前記透過イネーブルビットとを含むデスティネーション
ピクセル値を生成するステップをさらに包含する、請求
項29に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67264296A | 1996-06-28 | 1996-06-28 | |
US08/672,642 | 1996-06-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1091142A true JPH1091142A (ja) | 1998-04-10 |
JP4234217B2 JP4234217B2 (ja) | 2009-03-04 |
Family
ID=24699403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17466097A Expired - Lifetime JP4234217B2 (ja) | 1996-06-28 | 1997-06-30 | サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5909219A (ja) |
EP (1) | EP0817119A3 (ja) |
JP (1) | JP4234217B2 (ja) |
TW (1) | TW348239B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002535759A (ja) * | 1999-01-15 | 2002-10-22 | インテル・コーポレーション | 3dパイプラインを使用したストレッチ・ブリッティングのための方法および装置 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6778187B1 (en) * | 1999-12-27 | 2004-08-17 | Oak Technology, Inc. | Methods and devices to process graphics and/or video data |
JP2001195230A (ja) * | 2000-01-14 | 2001-07-19 | Mitsubishi Electric Corp | 描画処理システム、及び描画演算を行う半導体集積回路 |
US7012616B1 (en) * | 2000-03-31 | 2006-03-14 | Microsoft Corporation | Display of images with transparent pixels |
US7119813B1 (en) * | 2000-06-02 | 2006-10-10 | Nintendo Co., Ltd. | Variable bit field encoding |
CA2328795A1 (en) | 2000-12-19 | 2002-06-19 | Advanced Numerical Methods Ltd. | Applications and performance enhancements for detail-in-context viewing technology |
US8416266B2 (en) | 2001-05-03 | 2013-04-09 | Noregin Assetts N.V., L.L.C. | Interacting with detail-in-context presentations |
CA2345803A1 (en) * | 2001-05-03 | 2002-11-03 | Idelix Software Inc. | User interface elements for pliable display technology implementations |
US9760235B2 (en) | 2001-06-12 | 2017-09-12 | Callahan Cellular L.L.C. | Lens-defined adjustment of displays |
WO2002101534A1 (en) | 2001-06-12 | 2002-12-19 | Idelix Software Inc. | Graphical user interface with zoom for detail-in-context presentations |
US7084886B2 (en) | 2002-07-16 | 2006-08-01 | Idelix Software Inc. | Using detail-in-context lenses for accurate digital image cropping and measurement |
CA2361341A1 (en) | 2001-11-07 | 2003-05-07 | Idelix Software Inc. | Use of detail-in-context presentation on stereoscopically paired images |
CA2370752A1 (en) * | 2002-02-05 | 2003-08-05 | Idelix Software Inc. | Fast rendering of pyramid lens distorted raster images |
US6847385B1 (en) * | 2002-06-01 | 2005-01-25 | Silicon Motion, Inc. | Method and apparatus for hardware rotation |
US8120624B2 (en) | 2002-07-16 | 2012-02-21 | Noregin Assets N.V. L.L.C. | Detail-in-context lenses for digital image cropping, measurement and online maps |
CA2393887A1 (en) | 2002-07-17 | 2004-01-17 | Idelix Software Inc. | Enhancements to user interface for detail-in-context data presentation |
US7360007B2 (en) * | 2002-08-30 | 2008-04-15 | Intel Corporation | System including a segmentable, shared bus |
CA2406131A1 (en) | 2002-09-30 | 2004-03-30 | Idelix Software Inc. | A graphical user interface using detail-in-context folding |
US20070097109A1 (en) * | 2005-10-18 | 2007-05-03 | Idelix Software Inc. | Method and system for generating detail-in-context presentations in client/server systems |
CA2449888A1 (en) | 2003-11-17 | 2005-05-17 | Idelix Software Inc. | Navigating large images using detail-in-context fisheye rendering techniques |
US6943804B2 (en) * | 2002-10-30 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | System and method for performing BLTs |
CA2411898A1 (en) | 2002-11-15 | 2004-05-15 | Idelix Software Inc. | A method and system for controlling access to detail-in-context presentations |
JP4521747B2 (ja) * | 2002-12-13 | 2010-08-11 | シャープ株式会社 | 物体情報処理装置、画像処理システム、ゲーム装置および画像処理方法 |
US7486302B2 (en) | 2004-04-14 | 2009-02-03 | Noregin Assets N.V., L.L.C. | Fisheye lens graphical user interfaces |
US8106927B2 (en) | 2004-05-28 | 2012-01-31 | Noregin Assets N.V., L.L.C. | Graphical user interfaces and occlusion prevention for fisheye lenses with line segment foci |
US9317945B2 (en) | 2004-06-23 | 2016-04-19 | Callahan Cellular L.L.C. | Detail-in-context lenses for navigation |
US20060017743A1 (en) * | 2004-07-23 | 2006-01-26 | Chan Victor G | Display intensity filter |
JP4140575B2 (ja) * | 2004-07-30 | 2008-08-27 | ソニー株式会社 | 画像変形装置,画像変形回路及び画像変形方法 |
US7714859B2 (en) | 2004-09-03 | 2010-05-11 | Shoemaker Garth B D | Occlusion reduction and magnification for multidimensional data presentations |
US7995078B2 (en) | 2004-09-29 | 2011-08-09 | Noregin Assets, N.V., L.L.C. | Compound lenses for multi-source data presentation |
US20060119602A1 (en) * | 2004-12-07 | 2006-06-08 | Fisher Andrew J | Address based graphics protocol |
US7580036B2 (en) | 2005-04-13 | 2009-08-25 | Catherine Montagnese | Detail-in-context terrain displacement algorithm with optimizations |
JP4462132B2 (ja) * | 2005-07-04 | 2010-05-12 | ソニー株式会社 | 画像特殊効果装置,グラフィックスプロセッサ,プログラム |
US8031206B2 (en) | 2005-10-12 | 2011-10-04 | Noregin Assets N.V., L.L.C. | Method and system for generating pyramid fisheye lens detail-in-context presentations |
US7983473B2 (en) | 2006-04-11 | 2011-07-19 | Noregin Assets, N.V., L.L.C. | Transparency adjustment of a presentation |
CN100435096C (zh) * | 2006-12-28 | 2008-11-19 | 上海广电(集团)有限公司中央研究院 | 基于c语言微型操作***的图形处理方法 |
US9026938B2 (en) | 2007-07-26 | 2015-05-05 | Noregin Assets N.V., L.L.C. | Dynamic detail-in-context user interface for application access and content access on electronic displays |
US8358314B2 (en) * | 2008-02-08 | 2013-01-22 | Apple Inc. | Method for reducing framebuffer memory accesses |
WO2017082129A1 (ja) * | 2015-11-09 | 2017-05-18 | シャープ株式会社 | 表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965745A (en) * | 1987-12-18 | 1990-10-23 | General Electric Company | YIQ based color cell texture |
US5801716A (en) * | 1990-08-16 | 1998-09-01 | Canon Kabushiki Kaisha | Pipeline structures for full-color computer graphics |
US5218674A (en) * | 1990-09-14 | 1993-06-08 | Hughes Aircraft Company | Hardware bit block transfer operator in a graphics rendering processor |
US5276798A (en) * | 1990-09-14 | 1994-01-04 | Hughes Aircraft Company | Multifunction high performance graphics rendering processor |
US5428724A (en) * | 1992-04-29 | 1995-06-27 | Canon Information Systems | Method and apparatus for providing transparency in an object based rasterized image |
US5523958A (en) * | 1992-06-10 | 1996-06-04 | Seiko Epson Corporation | Apparatus and method of processing image |
DE69328386T2 (de) * | 1992-09-30 | 2000-08-24 | Hudson Soft Co. Ltd., Sapporo | Bildverarbeitungsgerät |
TW250555B (ja) * | 1992-09-30 | 1995-07-01 | Hudson Kk | |
US5473737A (en) * | 1993-10-12 | 1995-12-05 | International Business Machines Corporation | Method and apparatus for displaying a composite image made up of a foreground image and a background image |
US5493646A (en) * | 1994-03-08 | 1996-02-20 | Texas Instruments Incorporated | Pixel block transfer with transparency |
-
1997
- 1997-06-04 TW TW086107695A patent/TW348239B/zh active
- 1997-06-25 EP EP97304511A patent/EP0817119A3/en not_active Withdrawn
- 1997-06-30 JP JP17466097A patent/JP4234217B2/ja not_active Expired - Lifetime
- 1997-11-19 US US08/999,462 patent/US5909219A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002535759A (ja) * | 1999-01-15 | 2002-10-22 | インテル・コーポレーション | 3dパイプラインを使用したストレッチ・ブリッティングのための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0817119A2 (en) | 1998-01-07 |
TW348239B (en) | 1998-12-21 |
JP4234217B2 (ja) | 2009-03-04 |
US5909219A (en) | 1999-06-01 |
EP0817119A3 (en) | 1999-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4234217B2 (ja) | サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法 | |
US5838334A (en) | Memory and graphics controller which performs pointer-based display list video refresh operations | |
KR100547258B1 (ko) | 안티-에일리어싱 수퍼샘플링을 위한 방법 및 장치 | |
US6275234B1 (en) | Display control system and method for controlling display of three-dimensional graphics data | |
US6924808B2 (en) | Area pattern processing of pixels | |
US6864892B2 (en) | Graphics data synchronization with multiple data paths in a graphics accelerator | |
EP0821302A1 (en) | Register set reordering for a graphics processor based upon the type of primitive to be rendered | |
US7310103B2 (en) | Pipelined 2D viewport clip circuit | |
US5790125A (en) | System and method for use in a computerized imaging system to efficiently transfer graphics information to a graphics subsystem employing masked span | |
US6859209B2 (en) | Graphics data accumulation for improved multi-layer texture performance | |
US6833831B2 (en) | Synchronizing data streams in a graphics processor | |
US6784894B2 (en) | Mapping time-sorted to direction-sorted triangle vertices | |
EP1141892B1 (en) | Method and apparatus for stretch blitting using a 3d pipeline processor | |
US6943791B2 (en) | Z-slope test to optimize sample throughput | |
US6963342B2 (en) | Arbitration scheme for efficient parallel processing | |
US6885375B2 (en) | Stalling pipelines in large designs | |
US6927775B2 (en) | Parallel box filtering through reuse of existing circular filter | |
US6900803B2 (en) | Method for rasterizing graphics for optimal tiling performance | |
JPH1069548A (ja) | コンピュータ・グラフィックス・システム | |
US6895458B2 (en) | Opcode to turn around a bi-directional bus | |
US6847372B2 (en) | Magnified texture-mapped pixel performance in a single-pixel pipeline | |
US6831645B2 (en) | System and method for performing font operations when background color is transparent | |
US20040174364A1 (en) | Rendering patterned lines in a graphics system | |
US6847368B2 (en) | Graphics system with a buddy / quad mode for faster writes | |
EP0817131A2 (en) | System and method of rendering polygons |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040604 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070501 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070525 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071005 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071218 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |