JPH1079578A - Manufacturing method of printed circuit board - Google Patents
Manufacturing method of printed circuit boardInfo
- Publication number
- JPH1079578A JPH1079578A JP23387396A JP23387396A JPH1079578A JP H1079578 A JPH1079578 A JP H1079578A JP 23387396 A JP23387396 A JP 23387396A JP 23387396 A JP23387396 A JP 23387396A JP H1079578 A JPH1079578 A JP H1079578A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- post
- manufacturing
- upper layer
- transfer method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000012546 transfer Methods 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005498 polishing Methods 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 29
- 239000010408 film Substances 0.000 description 22
- 239000003822 epoxy resin Substances 0.000 description 20
- 229920000647 polyepoxide Polymers 0.000 description 20
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、配線基板の製造方
法に係り、特に配線層間をビアポストにより接続し、配
線を転写法により形成する方式のビルドアップ基板の製
造方法に関するものである。The present invention relates to a method for manufacturing a wiring board, and more particularly to a method for manufacturing a build-up board in which wiring layers are connected by via posts and wiring is formed by a transfer method.
【０００２】[0002]
【従来の技術】従来、このような分野の技術としては、
例えば、 （１）「配線転写法による微細配線技術の開発」、電子
情報通信学会論文誌Ｃ−ＩＩ，Ｖｏｌ．Ｊ７２−Ｃ−Ｉ
Ｉ，Ｎｏ．４，Ｎｏ．７，ｐｐ．２４３〜２５３，１９
８９年４月，福富 直樹 他、日立化成工業（株） （２）「ＨＩＧＨ ＤＥＮＳＩＴＹ ＩＮＴＥＲＣＯＮ
ＮＥＣＴ ＴＥＣＨＮＯＬＯＧＹ ＦＯＲ ＴＨＩＮ
ＦＩＬＭ ＭＵＬＴＩＬＡＹＥＲ ＳＵＢＳＴＲＡＴ
Ｅ」，Ｐｒｏｃ．ＩＭＣ １９９４，ｐｐ．６１〜６
４，１９９４，Ｙｕｔａｋａ Ｕｎｏ，ｅｔ ａｌ． に挙げられるものがあった。2. Description of the Related Art Conventionally, techniques in such a field include:
For example, (1) “Development of fine wiring technology by wiring transfer method”, IEICE Transactions C-II, Vol. J72-CI
I, No. 4, No. 7, pp. 243-253, 19
April 1989, Naoki Fukutomi et al., Hitachi Chemical Co., Ltd. (2) “HIGH DENSITY INTERCON”
NECT TECHNOLOGY FOR THIN
FILM MULTILAYER SUBSTRAT
E ", Proc. IMC 1994, p. 61-6
4, 1994, Yutaka Uno, et al. There was one that was listed.
【０００３】近年、電子機器の小型化や軽量化のため
に、微細な配線パターンを高密度に収容することができ
る配線基板が望まれている。基板上に微細な配線を高密
度に形成する技術としては、上記文献（１）に開示され
るような配線転写法がある。また、多層配線基板におい
て、配線密度の向上を阻害する要因となっている層間接
続部を微細化する方法としては、上記文献（２）に開示
されるような、層間接続部に微細な金属柱（以下、ビア
ポストと称する）を用いたビルドアップ基板が開発され
ている。In recent years, in order to reduce the size and weight of electronic equipment, a wiring board capable of accommodating fine wiring patterns at high density has been desired. As a technique for forming fine wiring at high density on a substrate, there is a wiring transfer method disclosed in the above-mentioned document (1). Further, in a multilayer wiring board, as a method of miniaturizing an interlayer connection portion which is a factor hindering an improvement in wiring density, a fine metal pillar is used in the interlayer connection portion as disclosed in the above-mentioned document (2). (Hereinafter referred to as via posts) has been developed.
【０００４】これらの文献に開示された技術を組み合わ
せることにより、微細な配線をより高密度に収容可能な
ビルドアップ基板が実現される。この配線基板の製造方
法について、図５を用いて以下説明する。なお、以下の
説明では、導体２層構造のビルドアップ基板について述
べるが、配線およびランドについては層毎の区別をする
ため、「上層」「下層」を付して表す。また、ランドは
配線の終端に形成されるものであり、積層時の層間接続
部の位置ずれを吸収するために設けるものである。[0004] By combining the techniques disclosed in these documents, a build-up substrate capable of accommodating fine wiring at higher density is realized. The method of manufacturing the wiring board will be described below with reference to FIG. In the following description, a build-up substrate having a conductor two-layer structure will be described. However, wiring and lands are denoted by “upper layer” and “lower layer” in order to distinguish each layer. The land is formed at the end of the wiring, and is provided to absorb a positional shift of the interlayer connection part during lamination.
【０００５】（１）まず、図５（ａ）において、Ａはガ
ラスエポキシ等の基材１００上に、銅からなる下層配線
１０１と下層ランド１０２、および下層ランド１０２上
に銅からなるビアポスト１０３ａ，１０３ｂが形成され
た基板である。Ｂは半硬化状態のエポキシ樹脂シート１
０５である。ＣはＳＵＳ等の転写板１１０上に、銅から
なる上層配線１１１ａ，１１１ｂ，１１１ｃが形成され
たものである。(1) First, in FIG. 5A, A denotes a lower wiring 101 and lower land 102 made of copper on a base material 100 such as glass epoxy, and via posts 103a made of copper on a lower land 102. 103b is the substrate formed. B is a semi-cured epoxy resin sheet 1
05. C is obtained by forming upper layer wirings 111a, 111b, 111c made of copper on a transfer plate 110 of SUS or the like.
【０００６】（２）次に、図５（ｂ）は、前記Ａ，Ｂ，
Ｃの各部材をアライメントした状態で、熱プレス装置
（図示せず）を用い加圧および加熱して接着させる。な
お、この工程でビアポスト１０３ａ，１０３ｂ上のエポ
キシ樹脂シート１０５は、脇に押し流されビアポスト１
０３ａ，１０３ｂの上面が露出される。また加熱により
エポキシ樹脂膜１０５ａは完全硬化する。(2) Next, FIG. 5 (b) shows A, B,
In a state where each member of C is aligned, the members are bonded by applying pressure and heat using a hot press device (not shown). In this step, the epoxy resin sheet 105 on the via posts 103a and 103b is swept aside and the via post 1
The upper surfaces of 03a and 103b are exposed. Further, the epoxy resin film 105a is completely cured by heating.
【０００７】（３）次に、図５（ｃ）に示すように、転
写板１１０を剥離する。 （４）次に、図５（ｄ）に示すように、メッキおよびフ
ォトリソグラフィにより、上層ランド１１２ａ，１１２
ｂを形成する。 以上の工程により、下層ランド１０２と上層ランド１１
２ａ，１１２ｂは、微細なビアポスト１０３ａ，１０３
ｂにより層間接続され、また微細かつ高密度な上層配線
１１１ａ，１１１ｂ，１１１ｃが形成される。(3) Next, as shown in FIG. 5C, the transfer plate 110 is peeled off. (4) Next, as shown in FIG. 5D, the upper lands 112a and 112 are formed by plating and photolithography.
b is formed. By the above steps, the lower land 102 and the upper land 11
2a and 112b are fine via posts 103a and 103
b, interlayer connection and fine and high-density upper layer wirings 111a, 111b, 111c are formed.
【０００８】ビアポストは微細、かつ高アスペクト比の
パターン形成が可能なパターンメッキ法によれば、直径
７５μｍ、高さ５０μｍ程度にすることが可能である。
また、転写による配線は線幅および間隔が２０μｍ、膜
厚２０μｍ程度が形成可能であるため、この方法によれ
ば、微細な配線を高密度に収容可能な配線基板を得るこ
とができる。According to a pattern plating method capable of forming a fine and high aspect ratio pattern, the via post can be made to have a diameter of about 75 μm and a height of about 50 μm.
In addition, since the wiring by transfer can be formed with a line width and spacing of about 20 μm and a film thickness of about 20 μm, according to this method, a wiring substrate capable of accommodating fine wiring at a high density can be obtained.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記し
た従来の配線基板の製造成方法においては、以下に述べ
るような問題があった。まず、従来技術の問題点（１）
について図６を用いて説明する。なお、図６（ａ）は図
５（ｄ）の工程に該当し、図６（ｂ）は図６（ａ）のＤ
部拡大図である。However, the above-described conventional method for manufacturing a wiring board has the following problems. First, problems of the prior art (1)
Will be described with reference to FIG. FIG. 6A corresponds to the step of FIG. 5D, and FIG.
It is a part enlarged view.
【００１０】ビアポスト１０３ａ，１０３ｂの上面と上
層ランド１１２ａ，１１２ｂ間に樹脂残渣１０４が発生
することが多い。この樹脂残渣１０４が発生すると、ビ
アポスト１０３ａ，１０３ｂと上層ランド１１２ａ，１
１２ｂとの接続面積の低下から、接続抵抗が増大してし
まうという問題があった。The resin residue 104 is often generated between the upper surfaces of the via posts 103a and 103b and the upper lands 112a and 112b. When the resin residue 104 is generated, the via posts 103a, 103b and the upper land 112a, 1
There is a problem that the connection resistance increases due to the decrease in the connection area with the connection 12b.
【００１１】また、従来技術の問題点（２）について図
７を用いて説明する。図７は上記した図６（ｂ）に相当
する。上記した従来技術の問題点（１）を解決する方法
として、図７に示すように、従来樹脂残渣を薬液により
エッチング除去した後、上層ランド１１２ｂを形成する
方法があるが、この場合は、ビアポスト１０３ｂの上面
は非平坦なままであるため、上層ランド１１２ｂの上面
にも凹凸１１３が発生し、特に、上層ランド１１２ｂを
平坦性が要求される電極部等に利用する際には不具合で
あった。The problem (2) of the prior art will be described with reference to FIG. FIG. 7 corresponds to FIG. 6B described above. As a method for solving the above-mentioned problem (1) of the prior art, there is a conventional method of removing a resin residue by etching with a chemical solution and then forming an upper layer land 112b, as shown in FIG. Since the upper surface of 103b remains non-flat, unevenness 113 also occurs on the upper surface of upper land 112b, which is a problem particularly when upper layer land 112b is used for an electrode portion or the like that requires flatness. .
【００１２】本発明は、上記問題点を除去し、ビアポス
トと上層ランド間の接続の信頼性を高めるとともに、微
細な配線を高密度に収容可能な配線基板の製造方法を提
供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a wiring board which eliminates the above problems, improves the reliability of connection between via posts and upper lands, and can accommodate fine wiring at high density. I do.
【００１３】[0013]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）下層導体パターン上にビアポストを有する基板上
に絶縁体膜を介して転写法により上層配線を有する上層
導体パターンを形成する配線基板の製造方法において、
転写法により上層配線を形成した後に、基板表面を機械
研磨し、前記ビアポスト及び上層配線の表面を平坦化す
る工程と、前記表面が平坦化されたビアポスト及び上層
配線に接続されるように上層導体パターンを形成する工
程とを施すようにしたものである。In order to achieve the above object, the present invention provides: (1) an upper conductor having an upper wiring by a transfer method on a substrate having via posts on a lower conductor pattern via an insulating film; In a method of manufacturing a wiring board for forming a pattern,
After forming the upper wiring by a transfer method, a step of mechanically polishing the substrate surface to flatten the surface of the via post and the upper wiring, and an upper conductor so that the surface is connected to the planarized via post and the upper wiring. And a step of forming a pattern.
【００１４】このように、配線層間をビアポストにより
接続し、配線を転写法により形成する方式のビルドアッ
プ基板において、ビアポストと上層ランド間の接続の信
頼性を高めるとともに、微細な配線を高密度に収容する
ことができる。 （２）下層導体パターン上にビアポストを有する基板上
に、第１の絶縁体膜を介して転写法により上層配線を有
する上層導体パターンを形成する配線基板の製造方法に
おいて、転写法により基板上に上層配線及び第２の絶縁
体膜を形成する工程と、前記第２の絶縁体膜を機械研磨
し、前記ビアポスト及び上層配線の表面を平坦化する工
程と、前記表面が平坦化されたビアポスト及び上層配線
に接続される上層導体パターンを形成する工程とを施す
ようにしたものである。As described above, in the build-up board in which the wiring layers are connected by the via posts and the wirings are formed by the transfer method, the reliability of the connection between the via posts and the upper land is improved, and the fine wirings are formed at a high density. Can be accommodated. (2) In a method for manufacturing a wiring board in which an upper conductor pattern having an upper wiring is formed by a transfer method on a substrate having a via post on the lower conductor pattern via a first insulator film, A step of forming an upper wiring and a second insulator film; a step of mechanically polishing the second insulator film to flatten the surfaces of the via post and the upper wiring; Forming an upper conductor pattern connected to the upper wiring.
【００１５】したがって、配線層間をビアポストにより
接続し、配線を転写法により形成する方式のビルドアッ
プ基板において、基板面内においてビアポストの高さば
らつきが、転写される上層配線の膜厚に比較して大きい
場合においても、ビアポストと上層ランドの接触部全体
を確実に接続し、かつ転写法による微細で高密度な配線
を形成することが可能となる。Therefore, in a build-up substrate in which the wiring layers are connected by via posts and the wiring is formed by a transfer method, the height variation of the via posts in the substrate surface is smaller than the thickness of the transferred upper layer wiring. Even in the case of a large size, it is possible to reliably connect the entire contact portion between the via post and the upper land, and to form a fine and high-density wiring by the transfer method.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら説明する。図１は本発明の第１実施
例を示す配線層間をビアポストにより接続し、配線を転
写法により形成する方式のビルドアップ基板の要部拡大
製造工程断面図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing an enlarged main part manufacturing process of a build-up board in which wiring layers are connected by a via post and wiring is formed by a transfer method according to a first embodiment of the present invention.
【００１７】（１）従来技術で示したビルドアップ基板
の製造方法の図５（ｃ）工程までを施すと、図１（ａ）
に示すように、ビアポスト１０３ｂの表面には凹凸が発
生している。 （２）そこで、図１（ｂ）に示すように、バフ研磨によ
りビアポスト１０３ｂの上面が平坦になるまで、エポキ
シ樹脂膜１０５とビアポスト１０３ｂおよび上層配線１
１１ａの上面を同時に研削する。(1) When the process up to FIG. 5 (c) of the method of manufacturing a build-up substrate shown in the prior art is performed, FIG.
As shown in the figure, the surface of the via post 103b has irregularities. (2) Then, as shown in FIG. 1B, the epoxy resin film 105, the via post 103b, and the upper wiring 1 are kept until the upper surface of the via post 103b is flattened by buffing.
The upper surface of 11a is simultaneously ground.
【００１８】（３）次に、図１（ｃ）に示すように、メ
ッキおよびフォトリソグラフィにより、上層ランド２０
１を形成する。なお、この第１実施例では、ビアポスト
上の樹脂残渣除去およびビアポスト上面の平坦化に、バ
フ研磨法を用いたが、機械研磨法であれば他の方法を用
いても良い。(3) Next, as shown in FIG. 1C, the upper land 20 is formed by plating and photolithography.
Form one. In the first embodiment, a buff polishing method is used for removing the resin residue on the via post and flattening the upper surface of the via post. However, another method may be used as long as it is a mechanical polishing method.
【００１９】上記のように、第１実施例によれば、ビア
ポスト上面の非平坦部をビアポスト上の樹脂残渣ごと機
械研磨により研削して除去することにより、樹脂残渣を
完全に除去できると同時に、ビアポストの上面を平坦化
できる。その結果、ビアポストと上層ランドの接触部全
体が確実に接続されるため、接続抵抗の低減が図られる
とともに、平坦な上層ランドの形成が可能となる。As described above, according to the first embodiment, the resin residue can be completely removed by removing the non-flat portion on the upper surface of the via post by mechanical polishing and removing the resin residue on the via post. The upper surface of the via post can be flattened. As a result, the entire contact portion between the via post and the upper land is securely connected, so that the connection resistance can be reduced and a flat upper land can be formed.
【００２０】このように、配線層間をビアポストにより
接続し、配線を転写法により形成する方式のビルドアッ
プ基板において、層間接続部の良好な接続性を得ること
ができる。しかしながら、上記した第１実施例では、ビ
アポスト間の高さばらつきが、転写される上層配線の膜
厚に比較して十分に小さい場合には有効であるが、図２
に示すように、高さのばらつきが大きい場合には、第１
実施例で示した方法では、次のような問題が発生する。As described above, in the build-up board in which the wiring layers are connected by the via posts and the wirings are formed by the transfer method, good connectivity of the interlayer connection portions can be obtained. However, the first embodiment described above is effective when the height variation between the via posts is sufficiently smaller than the thickness of the upper wiring to be transferred.
As shown in the figure, when the height variation is large, the first
The method described in the embodiment has the following problems.
【００２１】（１）図２（ａ）に示すように、ガラスエ
ポキシ等の基材３００上に、銅からなる下層配線３０１
と下層ランド３０２および下層ランド３０２上に、銅か
らなるビアポスト３０３ａ，３０３ｂが形成され、エポ
キシ樹脂膜３０５を介して、微細、かつ高密度な上層配
線３１１ａ，３１１ｂ，３１１ｃが形成されている。こ
こで、ビアポスト３０３ａとビアポスト３０３ｂとは高
さのばらつきがある。(1) As shown in FIG. 2A, a lower wiring 301 made of copper is formed on a substrate 300 made of glass epoxy or the like.
And via holes 303a, 303b made of copper are formed on the lower land 302 and the lower land 302, and fine and high-density upper wirings 311a, 311b, 311c are formed via an epoxy resin film 305. Here, the height of the via post 303a and the height of the via post 303b vary.
【００２２】（２）そこで、第１実施例に示したよう
に、ビアポスト上の樹脂残差除去およびビアポスト上面
の平坦化を機械研磨法により行う工程において、基板内
全てのビアポスト上面を平坦化すると、転写したエポキ
シ樹脂膜３０５の膜厚が薄くなったり、微細かつ高密度
な上層配線３１１ａ，３１１ｂ，３１１ｃが消失してし
まう〔図２（ｂ）参照〕。(2) Therefore, as shown in the first embodiment, in the step of removing the resin residue on the via posts and flattening the upper surfaces of the via posts by mechanical polishing, the upper surfaces of all the via posts in the substrate are flattened. Then, the thickness of the transferred epoxy resin film 305 becomes thin, and the fine and high-density upper wirings 311a, 311b, 311c disappear (see FIG. 2B).
【００２３】その上層配線３１１ａ，３１１ｂ，３１１
ｃが消失しないようにするには、図３に示すようにする
必要がある。すなわち、 （１）まず、図３（ａ）に示すように、転写する上層配
線４０１ａ，４０１ｂの膜厚を厚くする。 （２）図３（ｂ）に示すように、ビアポスト３０３ａと
ビアポスト３０３ｂとの表面が平坦となるように、エッ
チングする。The upper wirings 311a, 311b, 311
In order to prevent c from disappearing, it is necessary to make it as shown in FIG. That is, (1) First, as shown in FIG. 3A, the thickness of the upper wirings 401a and 401b to be transferred is increased. (2) As shown in FIG. 3B, etching is performed so that the surfaces of the via posts 303a and 303b become flat.
【００２４】このように構成することにより、図２
（ｂ）で述べた不具合を解消することができる。しか
し、この方法では、転写前の配線の線幅が膜厚に応じて
大きくなってしまうため、微細配線の形成に優位性があ
る転写法を使用する価値が低減してしまう。図４は本発
明の第２実施例を示す配線層間をビアポストにより接続
し、配線を転写法により形成する方式のビルドアップ基
板の製造工程断面図である。With this configuration, FIG.
The problem described in (b) can be solved. However, in this method, the line width of the wiring before transfer increases according to the film thickness, so that the value of using a transfer method which is superior in forming fine wiring is reduced. FIG. 4 is a cross-sectional view illustrating a manufacturing process of a build-up board in which wiring layers are connected by via posts and wiring is formed by a transfer method according to a second embodiment of the present invention.
【００２５】以下、図４を参照して本発明の第２実施例
について説明する。 （１）まず、図４（ａ）に示すように、ガラスエポキシ
等の基材５００上に銅からなる下層配線５０１と下層ラ
ンド５０２、および下層ランド５０２上に銅からなるビ
アポスト５０３ａ、５０３ｂが形成される。ここでビア
ポスト５０３ａ、５０３ｂには図示したように高さにば
らつきがある。５０５は半硬化状態のエポキシ樹脂シー
トである。また、ＳＵＳ等の転写板５１０上に、半硬化
状態のエポキシ樹脂膜５１１（第２の絶縁体膜）が形成
され、その上に銅からなる微細かつ高密度な上層配線５
１２ａ、５１２ｂ、５１２ｃが形成されている。Hereinafter, a second embodiment of the present invention will be described with reference to FIG. (1) First, as shown in FIG. 4A, a lower wiring 501 and lower land 502 made of copper are formed on a base material 500 such as glass epoxy, and via posts 503a and 503b made of copper are formed on the lower land 502. Is done. Here, the height of the via posts 503a and 503b varies as shown in the figure. Reference numeral 505 denotes a semi-cured epoxy resin sheet. A semi-cured epoxy resin film 511 (second insulator film) is formed on a transfer plate 510 of SUS or the like, and a fine and high-density upper layer wiring 5 made of copper is formed thereon.
12a, 512b and 512c are formed.
【００２６】（２）次に、図４（ｂ）に示すように、各
部材をアライメントした状態で、熱プレス装置（図示せ
ず）を用い、加圧および加熱して接着させる。なお、こ
の工程でビアポスト上のエポキシ樹脂は脇に押し流され
るが、ビアポスト５０３ａのみの上面が露出され、ビア
ポスト５０３ｂの上面は露出されない。また、加熱によ
りエポキシ樹脂膜５０５ａおよび５１１ａは完全硬化す
る。(2) Next, as shown in FIG. 4B, in a state where the respective members are aligned, they are bonded by applying pressure and heat using a hot press device (not shown). In this step, the epoxy resin on the via posts is flushed to the side, but only the upper surfaces of the via posts 503a are exposed, and the upper surfaces of the via posts 503b are not exposed. The epoxy resin films 505a and 511a are completely cured by heating.
【００２７】（３）次に、図４（ｃ）に示すように、転
写板５１０を剥離する。 （４）次に、図４（ｄ）に示すように、バフ研磨により
上層配線５１２ａ、５１２ｂ、５１２ｃの上面が露出さ
れるまでエポキシ樹脂膜５１１ａとビアポスト５０３
ａ、５０３ｂおよび上層配線５１２ａ、５１２ｂ、５１
２ｃの上面を同時に研削する。(3) Next, as shown in FIG. 4C, the transfer plate 510 is peeled off. (4) Next, as shown in FIG. 4D, the epoxy resin film 511a and the via posts 503 are exposed until the upper surfaces of the upper wirings 512a, 512b, 512c are exposed by buffing.
a, 503b and upper wirings 512a, 512b, 51
2c is simultaneously ground.
【００２８】（５）次に、図４（ｅ）に示すように、メ
ッキおよびフォトリソグラフィにより、上層ランド６０
１ａ、６０１ｂを形成する。なお、この第２実施例で
は、半硬化状態のエポキシ樹脂シートを基板と転写板で
挟んで熱プレスして基板上へのエポキシ樹脂膜の形成と
上層配線の形成を同時に行ったが、基板上に半硬化状態
のエポキシ樹脂状態のエポキシ樹脂膜を形成した後に、
転写の工程を行っても良い。(5) Next, as shown in FIG. 4E, the upper land 60 is formed by plating and photolithography.
1a and 601b are formed. In the second embodiment, the epoxy resin sheet in the semi-cured state was sandwiched between the substrate and the transfer plate and hot pressed to simultaneously form the epoxy resin film and the upper layer wiring on the substrate. After forming an epoxy resin film in a semi-cured epoxy resin state,
A transfer step may be performed.
【００２９】また、転写板上に形成する樹脂膜は半硬化
状態のエポキシ樹脂に限らず、図示したように、転写時
にビアポストの高さばらつきの範囲内を埋め尽くすこと
ができる材料であれば良い。このように、転写時にビア
ポストの高さばらつきの範囲内を埋め尽くすことができ
る膜厚の半硬化状態のエポキシ樹脂膜上に上層配線を形
成した転写板を用いて転写を行い、続いて転写された配
線の上面が露出されるまで機械研磨をすることにより、
ビアポスト上の樹脂残差を除去し、かつビアポストの上
面を平坦化することができ、しかも転写法により微細で
高密度な配線を残存させることができる。The resin film formed on the transfer plate is not limited to the epoxy resin in a semi-cured state, but may be any material that can fill the range of the height variation of the via posts at the time of transfer as shown in the figure. . In this way, the transfer is performed using the transfer plate in which the upper wiring is formed on the semi-cured epoxy resin film having a thickness capable of filling the range of the height variation of the via post during the transfer, and then the transfer is performed. By mechanical polishing until the top surface of the wiring
The resin residue on the via post can be removed, the upper surface of the via post can be flattened, and fine and high-density wiring can be left by the transfer method.
【００３０】以上のことから、本発明によれば、配線層
間をビアポストにより接続し、配線を転写法により形成
する方式のビルドアップ基板において、基板面内におい
てビアポストの高さばらつきが、転写される上層配線の
膜厚に比較して大きい場合においても、ビアポストと上
層ランドの接触部全体を確実に接続し、かつ転写法によ
る微細で高密度な配線を形成することが可能となる。As described above, according to the present invention, in a build-up board in which wiring layers are connected by via posts and wiring is formed by a transfer method, variations in the height of the via posts in the substrate plane are transferred. Even in the case where the thickness is larger than the thickness of the upper wiring, the entire contact portion between the via post and the upper land can be securely connected, and a fine and high-density wiring can be formed by the transfer method.
【００３１】更に、本発明によれば、以下のような利用
形態を有する。 （１）前述の第１及び第２実施例では、いずれも機械研
磨法としてバフ研磨法を用いた例を説明したが、本発明
の実施において使用する機械研磨法はこれに限られるも
のではなく、例えばベルト研磨法や定盤研磨法を用いた
場合においても本発明は有効である。Further, according to the present invention, the following utilization forms are provided. (1) In the first and second embodiments described above, examples in which the buff polishing method is used as the mechanical polishing method have been described. However, the mechanical polishing method used in the embodiment of the present invention is not limited to this. For example, the present invention is also effective when using a belt polishing method or a platen polishing method.
【００３２】（２）第２実施例において、転写板上に形
成した半硬化状態のエポキシ樹脂膜についてもこれに限
られるものではなく、転写時にビアポストの高さばらつ
きの範囲内を埋め尽くすことができる材料であれば良
い。 （３）第１及び第２実施例においては、配線層間をビア
ポストにより接続し配線を転写法により形成する方式の
ビルドアップ基板に本発明を適用した場合を説明した
が、これは本発明の有効性が最も発揮できる例として挙
げたものである。(2) In the second embodiment, the epoxy resin film in a semi-cured state formed on the transfer plate is not limited to this, and may completely fill the range of the height variation of the via posts during transfer. Any material can be used. (3) In the first and second embodiments, the case where the present invention is applied to a build-up substrate of a system in which wiring layers are connected by via posts and wiring is formed by a transfer method has been described. This is one of the examples that can show the best performance.
【００３３】従って、本発明の利用形態はこれに限定さ
れるものではない。すなわち広義においては、導体パタ
ーンを絶縁体膜により被覆し、前記絶縁体膜に転写法に
より、導体パターンを形成する工程を含む全ての製品の
製造方法に渡って、本発明は有効である。応用可能な製
品としては、その他のビルドアップ基板やプリント基
板、セラミック基板等の配線基板、ＣＳＰやＢＧＡ等の
パッケージ、ＴＡＢテープ、フレキシブル配線基板等の
接続部材、あるいは半導体素子等の電子部品が挙げられ
る。Therefore, the application of the present invention is not limited to this. That is, in a broad sense, the present invention is effective over all the manufacturing methods of products including a step of covering a conductor pattern with an insulator film and forming the conductor pattern on the insulator film by a transfer method. Applicable products include other build-up boards, printed boards, wiring boards such as ceramic boards, packages such as CSP and BGA, connecting members such as TAB tapes and flexible wiring boards, and electronic components such as semiconductor elements. Can be
【００３４】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above embodiment, but various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
【００３５】[0035]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、配線層間をビアポ
ストにより接続し、配線を転写法により形成する方式の
ビルドアップ基板において、ビアポストと上層ランド間
の接続の信頼性を高めるとともに、微細な配線を高密度
に収容可能にする。As described above, according to the present invention, the following effects can be obtained. (1) According to the first aspect of the invention, in a build-up board in which wiring layers are connected by via posts and wiring is formed by a transfer method, the reliability of connection between the via posts and the upper-layer lands is improved, and the fineness is improved. High-density wiring can be accommodated.
【００３６】（２）請求項２記載の発明によれば、配線
層間をビアポストにより接続し、配線を転写法により形
成する方式のビルドアップ基板において、基板面内にお
いてビアポストの高さばらつきが、転写される上層配線
の膜厚に比較して大きい場合においても、ビアポストと
上層ランドの接触部全体を確実に接続し、かつ転写法に
よる微細で高密度な配線を形成することが可能となる。(2) According to the invention as set forth in claim 2, in a build-up board in which wiring layers are connected by via posts and wiring is formed by a transfer method, the height variation of the via posts in the substrate surface is reduced by transfer. Even when the thickness of the upper wiring is larger than the thickness of the upper wiring, the entire contact portion between the via post and the upper land can be reliably connected, and a fine and high-density wiring can be formed by the transfer method.
【図１】本発明の第１実施例を示す配線層間をビアポス
トにより接続し配線を転写法により形成する方式のビル
ドアップ基板の要部拡大製造工程断面図である。FIG. 1 is an enlarged cross-sectional view of a main part of a build-up board of a system in which wiring layers are connected by via posts and wiring is formed by a transfer method according to a first embodiment of the present invention.
【図２】本発明の第１実施例の問題点（その１）の説明
図である。FIG. 2 is an explanatory diagram of a problem (part 1) of the first embodiment of the present invention.
【図３】本発明の第１実施例の問題点（その２）の説明
図である。FIG. 3 is an explanatory diagram of a problem (part 2) of the first embodiment of the present invention.
【図４】本発明の第２実施例を示す配線層間をビアポス
トにより接続し配線を転写法により形成する方式のビル
ドアップ基板の製造工程断面図である。FIG. 4 is a cross-sectional view showing a manufacturing process of a build-up board in which wiring layers are connected by via posts and wiring is formed by a transfer method according to a second embodiment of the present invention.
【図５】従来の配線層間をビアポストにより接続し、配
線を転写法により形成する方式のビルドアップ基板の製
造工程断面図である。FIG. 5 is a cross-sectional view illustrating a manufacturing process of a conventional build-up board in which wiring layers are connected by via posts and wiring is formed by a transfer method.
【図６】従来技術の問題点（その１）の説明図である。FIG. 6 is an explanatory diagram of a problem (part 1) of the related art.
【図７】従来技術の問題点（その２）の説明図である。FIG. 7 is an explanatory diagram of a problem (part 2) of the related art.
１０３ｂ，５０３ａ、５０３ｂ ビアポスト １０５，５０５ａ，５１１ａ エポキシ樹脂膜 １１１ａ，５１２ａ、５１２ｂ、５１２ｃ 上層配線 ２０１，６０１ａ，６０１ｂ 上層ランド ５００ ガラスエポキシ等の基材 ５０１ 下層配線 ５０２ 下層ランド ５０５，５１１ 半硬化状態のエポキシ樹脂シート ５１０ 転写板 103b, 503a, 503b Via post 105, 505a, 511a Epoxy resin film 111a, 512a, 512b, 512c Upper layer wiring 201, 601a, 601b Upper layer land 500 Base such as glass epoxy 501 Lower layer wiring 502 Lower layer 505, 511 Semi-cured state Epoxy resin sheet 510 transfer plate
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 良郎 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 板谷 哲 新潟県上越市福田町１番地 沖プリンテッ ドサーキット株式会社内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Yoshiro Takahashi 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. Inside the corporation
Claims (2)
る基板上に絶縁体膜を介して転写法により上層配線を有
する上層導体パターンを形成する配線基板の製造方法に
おいて、（ａ）転写法により上層配線を形成した後に、
基板表面を機械研磨し、前記ビアポスト及び上層配線の
表面を平坦化する工程と、（ｂ）前記表面が平坦化され
たビアポスト及び上層配線に接続されるように上層導体
パターンを形成する工程とを施すことを特徴とする配線
基板の製造方法。1. A method for manufacturing a wiring board, wherein an upper conductor pattern having an upper wiring is formed by a transfer method on a substrate having a via post on the lower conductor pattern via an insulator film, wherein (a) the upper wiring is formed by a transfer method. After forming
Mechanical polishing the surface of the substrate to planarize the surfaces of the via posts and the upper wiring, and (b) forming an upper conductor pattern so as to be connected to the via posts and the upper wiring having the planarized surface. A method for manufacturing a wiring board, comprising:
る基板上に第１の絶縁体膜を介して転写法により上層配
線を有する上層導体パターンを形成する配線基板の製造
方法において、（ａ）転写法により基板上に上層配線及
び第２の絶縁体膜を形成する工程と、（ｂ）前記第２の
絶縁体膜を機械研磨し、前記ビアポスト及び上層配線の
表面を平坦化する工程と、（ｃ）前記表面が平坦化され
たビアポスト及び上層配線に接続される上層導体パター
ンを形成する工程とを施すことを特徴とする配線基板の
製造方法。2. A method of manufacturing a wiring board, wherein an upper layer conductor pattern having an upper layer wiring is formed on a substrate having via posts on the lower layer conductor pattern via a first insulator film by a transfer method. (B) mechanically polishing the second insulator film to flatten the surfaces of the via posts and the upper wire, and Forming a via post having a flattened surface and an upper conductive pattern connected to the upper wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23387396A JPH1079578A (en) | 1996-09-04 | 1996-09-04 | Manufacturing method of printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23387396A JPH1079578A (en) | 1996-09-04 | 1996-09-04 | Manufacturing method of printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079578A true JPH1079578A (en) | 1998-03-24 |
Family
ID=16961915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23387396A Withdrawn JPH1079578A (en) | 1996-09-04 | 1996-09-04 | Manufacturing method of printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079578A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001160687A (en) * | 1999-10-28 | 2001-06-12 | Fujitsu Ltd | Method of manufacturing multilayer circuit structure |
| JP2003086946A (en) * | 2001-09-12 | 2003-03-20 | Dainippon Printing Co Ltd | Multilayer interconnection substrate and its manufacturing method |
| JP2005322769A (en) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component mounting structure |
-
1996
- 1996-09-04 JP JP23387396A patent/JPH1079578A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001160687A (en) * | 1999-10-28 | 2001-06-12 | Fujitsu Ltd | Method of manufacturing multilayer circuit structure |
| JP2003086946A (en) * | 2001-09-12 | 2003-03-20 | Dainippon Printing Co Ltd | Multilayer interconnection substrate and its manufacturing method |
| JP2005322769A (en) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component mounting structure |
| JP4541753B2 (en) * | 2004-05-10 | 2010-09-08 | 新光電気工業株式会社 | Manufacturing method of electronic component mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049980A (en) | Electronic circuit device and method of manufacturing same | |
| US6548909B2 (en) | Method of interconnecting electronic components using a plurality of conductive studs | |
| US5744758A (en) | Multilayer circuit board and process of production thereof | |
| TWI278048B (en) | Semiconductor device and its manufacturing method | |
| US6731004B2 (en) | Electronic device and method of producing same | |
| US20010052647A1 (en) | Laminated integrated circuit package | |
| US6717069B2 (en) | Surface-mounting substrate and structure comprising substrate and part mounted on the substrate | |
| JPH04345779A (en) | Manufacture of electric connecting element | |
| KR20010072583A (en) | Laminated integrated circuit package | |
| JP2004119728A (en) | Method of manufacturing circuit device | |
| US6184479B1 (en) | Multilayer printed circuit board having a concave metal portion | |
| JPH10125818A (en) | Substrate for semiconductor device, semiconductor device and manufacture thereof | |
| JP2004119729A (en) | Method of manufacturing circuit device | |
| JP2003007917A (en) | Method manufacturing circuit device | |
| JPH0513960A (en) | Manufacture of multilayer wiring board | |
| US6105243A (en) | Method of fabricating multilayer printed circuit board | |
| JP2004119730A (en) | Method of manufacturing circuit device | |
| JPH1079578A (en) | Manufacturing method of printed circuit board | |
| JP2001284801A (en) | Method of manufacturing multilayer printed board | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2748890B2 (en) | Organic resin multilayer wiring board and method of manufacturing the same | |
| JPH11274734A (en) | Electronic circuit device and its manufacture | |
| JPS6359535B2 (en) | ||
| JP2001223289A (en) | Lead frame, its manufacturing method, semiconductor integrated circuit device and its manufacturing method | |
| JP2018163919A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |