JPH1078591A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH1078591A JPH1078591A JP23479796A JP23479796A JPH1078591A JP H1078591 A JPH1078591 A JP H1078591A JP 23479796 A JP23479796 A JP 23479796A JP 23479796 A JP23479796 A JP 23479796A JP H1078591 A JPH1078591 A JP H1078591A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- drain signal
- liquid crystal
- signal lines
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、アクティブ・マトリックス方式と称される液
晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display called an active matrix type.
【０００２】[0002]
【従来の技術】この種の液晶表示装置は、液晶を介して
互いに対向位置される一対の透明基板のうちの一方の透
明基板の液晶側の面に、ｘ方向に延在しｙ方向に並設さ
れるゲート信号線とこのゲート信号線に絶縁されてｙ方
向に延在しｘ方向に並設されるドレイン信号線とが形成
され、これら各信号線で囲まれた矩形状の領域にそれぞ
れ画素領域を構成するようになっている。2. Description of the Related Art In a liquid crystal display device of this type, one of a pair of transparent substrates opposed to each other via a liquid crystal extends in the x direction and is arranged in the y direction on a liquid crystal side surface. A gate signal line to be provided and a drain signal line insulated by the gate signal line and extending in the y direction and juxtaposed in the x direction are formed, and are respectively formed in rectangular regions surrounded by these signal lines. It constitutes a pixel area.
【０００３】そして、これら各画素領域には、ゲート信
号線からの走査信号（電圧）の供給によってオンする薄
膜トランジスタと、このオンされた薄膜トランジスタを
介してドレイン信号線からの画像信号が印加される画素
電極とが形成されている。In each of these pixel regions, a thin film transistor which is turned on by supplying a scanning signal (voltage) from a gate signal line, and a pixel to which an image signal from a drain signal line is applied via the turned on thin film transistor. Electrodes are formed.
【０００４】この場合、前記薄膜トランジスタは、ゲー
ト信号線の一部をゲート電極としてその上に絶縁膜（ゲ
ート絶縁膜）および半導体層を順次積層させた構造と
し、これらの積層体をゲート信号線とドレイン信号線と
の交差部においては層間絶縁膜として用いた構造のもの
が知られている。In this case, the thin film transistor has a structure in which a part of a gate signal line is used as a gate electrode and an insulating film (gate insulating film) and a semiconductor layer are sequentially stacked on the gate signal line. At the intersection with the drain signal line, a structure using an interlayer insulating film is known.
【０００５】すなわち、絶縁膜と半導体層との積層体は
薄膜トランジスタの形成領域とゲート信号線とドレイン
信号線との交差領域に形成され、画素電極の形成領域を
含んだそれ以外の領域には形成されていない構造となっ
ているものである。このような構造としたのは、製造ス
ループットの向上および絶縁膜による基板着色等を回避
するためである。That is, a laminate of an insulating film and a semiconductor layer is formed in a region where a thin film transistor is formed, a region where a gate signal line and a drain signal line intersect, and is formed in other regions including a region where a pixel electrode is formed. It is a structure that has not been done. This structure is used to improve the manufacturing throughput and avoid the substrate from being colored by the insulating film.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、このよ
うな構成からなる液晶表示装置は、そのドレイン信号線
が透明基板上に直接形成される（ゲート信号線との交差
領域を除く）構造となることから、断線を惹き起こし易
いという問題を残存させていた。However, the liquid crystal display device having such a structure has a structure in which the drain signal line is formed directly on the transparent substrate (excluding the intersection region with the gate signal line). Therefore, the problem that disconnection is easily caused is left.
【０００７】すなわち、透明基板面のドレイン信号線を
形成すべき領域に傷あるいはクラックがあった場合にお
いて、該ドレイン信号線をフォトリソグラフィ技術によ
る選択エッチングで形成した場合、該ドレイン信号線の
選択エッチング液が前記傷あるいはクラック内に入り込
み、そのままドレイン信号線をエッチングしてしまう場
合があるからである。That is, in the case where a region where a drain signal line is to be formed on the transparent substrate surface has a scratch or a crack, if the drain signal line is formed by selective etching using photolithography, the selective etching of the drain signal line is performed. This is because the liquid may enter the scratches or cracks and etch the drain signal lines as they are.
【０００８】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、ドレイン信号線の断線を
防止できる液晶表示装置を提供することにある。The present invention has been made in view of such circumstances, and an object of the present invention is to provide a liquid crystal display device capable of preventing disconnection of a drain signal line.
【０００９】[0009]
【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、液晶を介して互いに
対向配置される透明基板のうち一方の透明基板の液晶側
の面に、ｘ方向に延在しｙ方向に並設されるゲート信号
線とｙ方向に延在しｘ方向に並設されるドレイン信号線
とが形成され、これら各信号線で囲まれる各画素領域
に、ゲート信号線からの走査信号の供給によってオンす
る薄膜トランジスタと、このオンされた薄膜トランジス
タを介してドレイン信号線からの画像信号が印加される
画素電極とが形成されているものであって、薄膜トラン
ジスタの形成領域に形成される絶縁膜と半導体の順次積
層体膜がゲート信号線に対するドレイン信号線の層間絶
縁膜として用いられ、これら積層体膜は少なくとも画素
電極形成領域には形成されていない液晶表示装置におい
て、前記積層体膜はドレイン信号線の下地層として延在
されて形成され、かつ、ドレイン信号線はその下地層と
なる前記積層体膜をその側面に到ってまで覆って形成さ
れていることを特徴とするものである。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention basically provides a liquid crystal side surface of one of transparent substrates which are arranged to face each other via a liquid crystal. A gate signal line extending in the x direction and juxtaposed in the y direction and a drain signal line extending in the y direction and juxtaposed in the x direction are formed, and each pixel region surrounded by these signal lines is formed. And a pixel electrode to which an image signal from a drain signal line is applied through the turned-on thin film transistor. Is used as an interlayer insulating film of a drain signal line with respect to a gate signal line, and these laminated films are formed at least in a pixel electrode forming region. In the liquid crystal display device, the laminate film is formed so as to extend as a base layer of the drain signal line, and the drain signal line extends to the side surface of the laminate film serving as the base layer. It is characterized by being formed so as to cover.
【００１０】このように形成されたドレイン信号線は、
それをフォトリソグラフィ技術による選択エッチング法
によって形成する際に、たとえ透明基板に傷あるいはク
ラックが生じていてもそれが原因で断線が生じるような
ことはなくなる。The drain signal line thus formed is
When it is formed by the selective etching method using the photolithography technique, even if the transparent substrate is damaged or cracked, it does not cause disconnection due to the damage or crack.
【００１１】すなわち、該ドレイン信号線を形成する領
域には、その下地層として積層体膜が形成されており、
この積層体膜が前記透明基板に形成された傷あるいはク
ラックに対してのカバレッジ的機能を有する。That is, in a region where the drain signal line is formed, a laminate film is formed as an underlayer.
This laminated film has a function of covering a scratch or a crack formed on the transparent substrate.
【００１２】このため、ドレイン信号線を所定の形状通
りにパターニングする際に用いるエッチング液が透明基
板に形成された傷あるいはクラック内に浸透してしまう
ことが全くなくなり、これら傷あるいはクラックが原因
でドレイン信号線に断線が生じてしまうことがなくな
る。Therefore, the etchant used for patterning the drain signal line into a predetermined shape never completely penetrates into the scratches or cracks formed on the transparent substrate. Disconnection of the drain signal line does not occur.
【００１３】[0013]
【発明の実施の形態】以下、本発明による液晶表示装置
の一実施例を図面を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the liquid crystal display device according to the present invention will be described below with reference to the drawings.
【００１４】まず、図２は、液晶を介して互いに対向配
置される透明基板のうち、その一方の透明基板の液晶側
の面に形成される等価回路図である。この場合、等価回
路図ではあるが、実際の幾何学的配置に対応させて描い
ている。First, FIG. 2 is an equivalent circuit diagram formed on a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal therebetween. In this case, although it is an equivalent circuit diagram, it is drawn in correspondence with an actual geometric arrangement.
【００１５】同図において、透明基板１があり、その液
晶側の面にはｘ方向に延在しｙ方向に並設されるゲート
信号線２が形成されている。さらに、このゲート信号線
２に絶縁されてｙ方向に延在しｘ方向に並設されるドレ
イン信号線３が形成されている。In FIG. 1, there is a transparent substrate 1 on which a gate signal line 2 extending in the x direction and juxtaposed in the y direction is formed on the liquid crystal side surface. Further, a drain signal line 3 which is insulated from the gate signal line 2 and extends in the y direction and is arranged in parallel in the x direction is formed.
【００１６】これらゲート信号線２およびドレイン信号
線３で囲まれる矩形状の各領域はそれぞれ画素領域を構
成し、これら各画素領域の集合体（マトリックス状配
置）によって表示領域が形成されるようになっている。Each rectangular region surrounded by the gate signal line 2 and the drain signal line 3 constitutes a pixel region, and an aggregate (matrix arrangement) of these pixel regions forms a display region. Has become.
【００１７】そして、各画素領域には、ゲート信号線２
に供給される走査信号（電圧）によってオンされる薄膜
トランジスタＴＦＴと、このオンされた薄膜トランジス
タＴＦＴを介してドレイン信号線３から供給された映像
信号（電圧）が印加される画素電極（透明電極）４が形
成されている。この場合、薄膜トランジスタＴＦＴがオ
フした際に前記映像信号を画素電極４に長く蓄積させる
ために、該画素電極４と前記ゲート信号線２と異なる他
の隣接するゲート信号線２との間には付加容量素子Ｃａ
ｄｄも形成されている。Each pixel region has a gate signal line 2
And a pixel electrode (transparent electrode) 4 to which a video signal (voltage) supplied from the drain signal line 3 via the turned-on thin film transistor TFT is applied. Are formed. In this case, when the thin film transistor TFT is turned off, in order to accumulate the video signal in the pixel electrode 4 for a long time, an additional signal is provided between the pixel electrode 4 and another adjacent gate signal line 2 different from the gate signal line 2. Capacitance element Ca
dd is also formed.
【００１８】なお、図２において、表示部は図中一点鎖
線で示す領域に囲まれた部分を示しており、この表示部
の領域外の透明基板１の外周にはゲート信号線２がその
まま延在されて形成されたゲート信号端子２Ａおよびド
レイン信号線３がそのまま延在されて形成されたドレイ
ン信号端子３Ａが形成されている。In FIG. 2, the display section shows a portion surrounded by an area indicated by a dashed line in the figure. A gate signal line 2 extends as it is on the outer periphery of the transparent substrate 1 outside the area of the display section. A gate signal terminal 2A and a drain signal line 3 formed by extending the drain signal terminal 3A are formed.
【００１９】また、図２において図示されていない他の
透明基板の液晶側の面には対応する各画素領域に全て共
通な共通電極（透明電極）が形成され、この共通電極と
液晶を介して配置される前記画素電極４との間には、該
液晶の光透過率を制御できる電界が前記画素電極４に印
加される映像信号に基づいて発生されるようになってい
る。A common electrode (transparent electrode) common to all the corresponding pixel regions is formed on the surface of the other transparent substrate, not shown in FIG. 2, on the liquid crystal side. An electric field capable of controlling the light transmittance of the liquid crystal is generated between the pixel electrode 4 and the pixel electrode 4 based on a video signal applied to the pixel electrode 4.
【００２０】図３は、前記画素領域における具体的な構
成を示す図であり、図２における点線枠Ａに相当する領
域を示した平面図である。FIG. 3 is a diagram showing a specific configuration in the pixel area, and is a plan view showing an area corresponding to a dotted frame A in FIG.
【００２１】なお、各部材の説明は、製造工程に沿って
順に説明する。The description of each member will be given in order according to the manufacturing process.
【００２２】同図において、まず、透明基板１の表面
に、図中ｘ方向に延在するゲート信号線２が形成されて
いる。このゲート信号線２は、たとえばＡｌまたはＡｌ
に異種の金属を微量添加したＡｌ合金膜で形成されて
る。このゲート信号線２と後述するドレイン信号線３と
で囲まれる領域において画素領域が形成されることは前
述した通りである。In FIG. 1, first, a gate signal line 2 extending in the x direction in the figure is formed on the surface of a transparent substrate 1. This gate signal line 2 is, for example, Al or Al
Is formed of an Al alloy film in which a small amount of a different metal is added. As described above, a pixel region is formed in a region surrounded by the gate signal line 2 and a drain signal line 3 described later.
【００２３】そして、この画素領域において、前記ゲー
ト信号線２と接触することなく画素電極４が形成されて
いる。この画素電極４はＩＴＯ（Indium-Tin-Oxide）か
らなる透明電極となっている。In this pixel area, a pixel electrode 4 is formed without contacting the gate signal line 2. The pixel electrode 4 is a transparent electrode made of ITO (Indium-Tin-Oxide).
【００２４】さらに、薄膜トランジスタＴＦＴの形成領
域、付加容量素子Ｃａｄｄの形成領域、後述のドレイン
信号線３のゲート信号線２に対する層間絶縁膜の形成領
域、およびドレイン信号線３の形成領域のそれぞれにシ
リコン窒化膜からなる絶縁膜５ＡとアモルファスＳｉ膜
（以下、ａ−Ｓｉと称す）からなる半導体層５Ｂとの順
次積層体膜５が形成されている。この積層体膜５はたと
えばプラズマＣＶＤ法によって形成されたものとなって
いる。Further, silicon is formed in each of a formation region of the thin film transistor TFT, a formation region of the additional capacitance element Cadd, a formation region of an interlayer insulating film for the gate signal line 2 of the drain signal line 3 described later, and a formation region of the drain signal line 3. A laminated film 5 of an insulating film 5A made of a nitride film and a semiconductor layer 5B made of an amorphous Si film (hereinafter referred to as a-Si) is sequentially formed. The laminated body film 5 is formed, for example, by a plasma CVD method.
【００２５】この場合、薄膜トランジスタＴＦＴの形成
領域、後述のドレイン信号線３のゲート信号線２に対す
る層間絶縁膜の形成領域、および後述のドレイン信号線
３の形成領域にそれぞれ形成される積層体膜５は互いに
接続されて形成され、これに対して、付加容量素子Ｃａ
ｄｄの形成領域に形成される積層体膜５は独立に分離さ
れて形成されている。In this case, the laminated film 5 formed in the formation region of the thin film transistor TFT, the formation region of the interlayer insulating film for the gate signal line 2 of the drain signal line 3 described later, and the formation region of the drain signal line 3 described later, respectively. Are connected to each other, whereas the additional capacitance element Ca
The stacked body film 5 formed in the formation region of dd is formed separately independently.
【００２６】ここで、後述のドレイン信号線３の形成領
域に形成される積層体膜５は、この実施例において特徴
をなす部分となり、この積層膜５によって製造工程を増
大させることなく後述する効果をもたらすことができる
ものとなっている。Here, the laminated film 5 formed in the formation region of the drain signal line 3 to be described later is a characteristic part in this embodiment, and the laminated film 5 has the following effects without increasing the manufacturing process. Can be brought.
【００２７】膜膜トランジスタＴＦＴの形成領域におけ
る積層体膜５は、ゲート信号線２の一部領域上に形成さ
れ、これにより、前記ゲート信号線２が薄膜トランジス
タＴＦＴのゲート電極を兼ねるとともに、積層体膜５の
下層のシリコン窒化膜はゲート絶縁膜として機能するよ
うになる。The laminated film 5 in the region where the film transistor TFT is formed is formed on a partial region of the gate signal line 2, whereby the gate signal line 2 also serves as the gate electrode of the thin film transistor TFT, and The silicon nitride film under the film 5 functions as a gate insulating film.
【００２８】なお、積層体膜５の上層であるａ−Ｓｉ上
にはドレイン電極３Ａとソース電極４Ａとが形成され、
これにより薄膜トランジスタＴＦＴを構成するようにな
るが、これら各電極については後述する。A drain electrode 3A and a source electrode 4A are formed on a-Si, which is an upper layer of the laminated film 5,
As a result, a thin film transistor TFT is formed. These electrodes will be described later.
【００２９】後述のドレイン信号線３のゲート信号線２
に対する層間絶縁膜の形成領域に形成される積層体膜５
は、その下層にあるシリコン窒化膜が実質上層間絶縁膜
としての機能を有するようになる。The gate signal line 2 of the drain signal line 3 to be described later
Film 5 formed in the region where the interlayer insulating film is to be formed
In this case, the underlying silicon nitride film substantially functions as an interlayer insulating film.
【００３０】そして、後述のドレイン信号線３のゲート
信号線２に対する層間絶縁膜の形成領域に形成される前
記積層体膜５は、さらに後述のドレイン信号線３の延在
方向に沿ってそのまま延在されている。Then, the laminated film 5 formed in the formation region of the interlayer insulating film for the gate signal line 2 of the drain signal line 3 described later further extends as it is along the extending direction of the drain signal line 3 described later. Are located.
【００３１】すなわち、この積層体膜５は、後述のドレ
イン信号線３の下地層として形成されるものであり、し
かも、前記ドレイン信号線３が形成された場合にはこの
ドレイン信号線３によって前記積層体膜５がその側面に
到ってまで覆われてしまうように、その線幅がドレイン
信号線３のそれよりも小さく形成されている。That is, the laminated film 5 is formed as a base layer for the drain signal line 3 described later, and when the drain signal line 3 is formed, the drain signal line 3 forms The line width is formed smaller than that of the drain signal line 3 so that the laminated film 5 is covered up to the side surface.
【００３２】この場合、積層体膜５の線幅をｌとしドレ
イン信号線の線幅をｄとした場合、ｄ／３＜ｌ＜ｄの関
係にあることが望ましい。仮に、ｌ＜ｄ／３とした場
合、透明基板１の傷あるいはクラックによってドレイン
信号線３の一部が断線し、たとえそれが完全な断線には
到らなくても抵抗が増加することによって画質に輝度傾
斜等の影響がでるようになるからである。また、ｌ＞ｄ
とした場合、ドレイン信号線３からはみ出した積層体膜
５が近接する画素電極４と接触しその部分の画素に欠陥
が生じてしまうからである。In this case, when the line width of the laminated body film 5 is 1 and the line width of the drain signal line is d, it is desirable that d / 3 <l <d. If l <d / 3, a part of the drain signal line 3 is disconnected due to a scratch or a crack in the transparent substrate 1, and even if it does not reach a complete disconnection, the resistance increases and the image quality is increased. This is because the influence of the luminance gradient or the like is caused. Also, l> d
In this case, the stacked film 5 protruding from the drain signal line 3 comes into contact with the adjacent pixel electrode 4 to cause a defect in the pixel in that portion.
【００３３】このような状態を、図３のI−I線の断面を
示す図１に示す。ここで、図１から明らかなように、積
層体膜５はその側面が透明基板側へ末広がりとなるテー
パ形状となっており、その後において該積層体膜５を覆
うようにしてドレイン信号線３が形成されても該ドレイ
ン信号線３が該積層体膜３の側面において断切れを起す
ことなく形成されるようになっている。Such a state is shown in FIG. 1 which shows a cross section taken along line II of FIG. Here, as is apparent from FIG. 1, the laminated body film 5 has a tapered shape in which the side surface is divergent toward the transparent substrate side, and then the drain signal line 3 is formed so as to cover the laminated body film 5. Even if formed, the drain signal line 3 is formed without cutting off on the side surface of the laminated body film 3.
【００３４】この場合、積層体膜５の透明基板１に対す
るテーパの角度をθとすると、０°＜θ＜４０°である
ことが望ましい。In this case, assuming that the angle of the taper of the laminated film 5 with respect to the transparent substrate 1 is θ, it is preferable that 0 ° <θ <40 °.
【００３５】このようなテーパの角度は、積層体膜５を
形成した後に、ＳＦ6、Ｏ2、ＨＣｌ等を含むエッチング
による制御によって容易に得ることができるようにな
る。Such an angle of the taper can be easily obtained by controlling the etching including SF 6 , O 2 , HCl and the like after the formation of the laminated film 5.
【００３６】なお、このような積層体膜５の上述したテ
ーパは、薄膜トランジスタＴＦＴの形成領域における積
層体膜５、後述のドレイン信号線３のゲート信号線２に
対する層間絶縁膜の形成領域における積層体膜５におい
ても、また、後述する付加容量素子Ｃａｄｄの形成領域
における積層体膜５にも同様に形成されるようになって
いる。The above-described taper of the laminated film 5 is caused by the laminated film 5 in the region where the thin film transistor TFT is formed, and the laminated film 5 in the region where the interlayer insulating film for the gate signal line 2 of the drain signal line 3 is formed. The film 5 is also formed in the same manner on the laminated film 5 in the formation region of the additional capacitance element Cadd described later.
【００３７】付加容量素子Ｃａｄｄの形成領域における
積層体膜５は、ゲート信号線２上の一部に形成され、該
ゲート信号線２を一方の電極とする付加容量素子の誘電
体としての機能を有するようになっている。なお、他方
の電極６は画素電極４に接続された導電層が積層体膜５
の上面に形成されることによって形成されるが、この導
電層に関しては後述する。The laminated film 5 in the formation region of the additional capacitance element Cadd is formed on a part of the gate signal line 2 and functions as a dielectric of the additional capacitance element having the gate signal line 2 as one electrode. To have. Note that the other electrode 6 is formed by the conductive layer connected to the pixel electrode 4 and the laminated film 5.
This conductive layer will be described later.
【００３８】そして、ドレイン信号線３がｙ方向に延在
されて形成されている。このドレイン信号線３は前記積
層体膜５を下地層として形成され、少なくともゲート信
号線２との交差部分およびその近傍を除く他の部分で
は、前記積層体膜５をその側面に到ってまで覆うように
形成されていることは上述した通りである。The drain signal line 3 is formed to extend in the y direction. The drain signal line 3 is formed using the laminated film 5 as a base layer. At least in the other part except the intersection with the gate signal line 2 and the vicinity thereof, the laminated signal film 3 extends to the side surface. As described above, it is formed so as to cover.
【００３９】このドレイン信号線３はたとえばスパッタ
リング法によって形成された２層構造となっている。す
なわち、その下層においてはＣｒ膜３ａで形成され、上
層においてＡｌ膜３ｂで形成されている。The drain signal line 3 has a two-layer structure formed by, for example, a sputtering method. That is, the lower layer is formed of the Cr film 3a, and the upper layer is formed of the Al film 3b.
【００４０】このように形成されたドレイン信号線３
は、それをフォトリソグラフィ技術による選択エッチン
グ法によって形成する際に、たとえ透明基板１に傷ある
いはクラックが生じていてもそれが原因で断線が生じる
ようなことはなくなる。The drain signal line 3 formed as described above
When the transparent substrate 1 is formed by a selective etching method based on a photolithography technique, even if the transparent substrate 1 is damaged or cracked, it does not cause a disconnection.
【００４１】すなわち、該ドレイン信号線３を形成する
領域には、その下地層として積層体膜５が形成されてお
り、この積層体膜５が前記透明基板１に形成された傷あ
るいはクラックに対してのカバレッジ的機能を有する。
この実施例では前記積層体膜５をＣＶＤ法によって形成
しているため、上記機能を果たす効果は大きくなる。That is, in the region where the drain signal line 3 is formed, a laminated film 5 is formed as a base layer, and this laminated film 5 is protected from scratches or cracks formed on the transparent substrate 1. It has all the coverage functions.
In this embodiment, since the laminated film 5 is formed by the CVD method, the effect of performing the above function is increased.
【００４２】このため、ドレイン信号線３を所定の形状
通りにパターニングする際に用いるエッチング液が透明
基板１に形成された傷あるいはクラック内に浸透してし
まうことが全くなくなり、これら傷あるいはクラックが
原因でドレイン信号線３に断線が生じてしまうことがな
くなる。Therefore, the etchant used for patterning the drain signal line 3 into a predetermined shape does not penetrate into the scratches or cracks formed on the transparent substrate 1 at all. Disconnection of the drain signal line 3 due to the cause does not occur.
【００４３】また、ドレイン信号線３はその一部に延在
部を備え、この延在部によって薄膜トランジスタＴＦＴ
のドレイン電極３Ａを構成している。そして、このドレ
イン信号線３を形成する際に、画素電極４に接続された
薄膜トランジスタＴＦＴのソース電極４Ａ、および付加
容量素子Ｃａｄｄの他方の電極６が形成されるようにな
っている。The drain signal line 3 has an extended portion at a part thereof.
Of the drain electrode 3A. When the drain signal line 3 is formed, the source electrode 4A of the thin film transistor TFT connected to the pixel electrode 4 and the other electrode 6 of the additional capacitance element Cadd are formed.
【００４４】なお、上述のような加工がなされた透明基
板１の表面には、図１に示すように、たとえばシリコン
窒化膜からなる保護膜７が形成され、この保護膜７は、
画素電極４の周辺部を除く中央部に相当する部分におい
て穴開けがなされている。As shown in FIG. 1, a protective film 7 made of, for example, a silicon nitride film is formed on the surface of the transparent substrate 1 processed as described above.
A hole is formed in a portion corresponding to the central portion of the pixel electrode 4 except for the peripheral portion.
【００４５】以上説明したことから、本実施例による液
晶表示装置によれば、そのドレイン信号線をフォトリソ
グラフィ技術による選択エッチング法によって形成する
際に、たとえ透明基板面に傷あるいはクラックが生じて
いてもそれが原因で断線が生じるようなことはなくな
る。As described above, according to the liquid crystal display device of this embodiment, when the drain signal line is formed by the selective etching method using the photolithography technique, even if the transparent substrate surface is damaged or cracked. However, it does not cause disconnection.
【００４６】すなわち、該ドレイン信号線を形成する領
域には、その下地層として積層体膜が形成されており、
この積層体膜が前記透明基板に形成された傷あるいはク
ラックに対してのカバレッジ的機能を有する。That is, in a region where the drain signal line is formed, a laminate film is formed as a base layer thereof.
This laminated film has a function of covering a scratch or a crack formed on the transparent substrate.
【００４７】このため、ドレイン信号線を所定の形状通
りにパターニングする際に用いるエッチング液が透明基
板に形成された傷あるいはクラック内に浸透してしまう
ことが全くなくなり、これら傷あるいはクラックが原因
でドレイン信号線に断線が生じてしまうことがなくな
る。Therefore, the etchant used for patterning the drain signal line into a predetermined shape never completely penetrates into the scratches or cracks formed on the transparent substrate. Disconnection of the drain signal line does not occur.
【００４８】[0048]
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、ドレイン信号線の
断線を防止することができるようになる。As is apparent from the above description,
According to the liquid crystal display device of the present invention, disconnection of the drain signal line can be prevented.
【図１】本発明による液晶表示装置の一実施例を示す要
部断面図である。FIG. 1 is a cross-sectional view illustrating a main part of an embodiment of a liquid crystal display device according to the present invention.
【図２】本発明による液晶表示装置の一方の透明基板側
に形成される等価回路の一実施例を示す図である。FIG. 2 is a view showing one embodiment of an equivalent circuit formed on one transparent substrate side of the liquid crystal display device according to the present invention.
【図３】本発明による液晶表示装置の一方の透明基板側
に形成される画素の構成を示す平面図である。FIG. 3 is a plan view showing a configuration of a pixel formed on one transparent substrate side of the liquid crystal display device according to the present invention.
２…ゲート信号線、３…ドレイン信号線、４…画素電
極、５…積層体、ＴＦＴ…薄膜トランジスタ。2 ... gate signal line, 3 ... drain signal line, 4 ... pixel electrode, 5 ... laminate, TFT ... thin film transistor.
フロントページの続き (72)発明者 山本 英明 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内Continuation of front page (72) Inventor Hideaki Yamamoto 3300 Hayano Mobara-shi, Chiba Electronic Device Division Hitachi, Ltd.
Claims (3)
基板のうち一方の透明基板の液晶側の面に、ｘ方向に延
在しｙ方向に並設されるゲート信号線とｙ方向に延在し
ｘ方向に並設されるドレイン信号線とが形成され、これ
ら各信号線で囲まれる各画素領域に、ゲート信号線から
の走査信号の供給によってオンする薄膜トランジスタ
と、このオンされた薄膜トランジスタを介してドレイン
信号線からの画像信号が印加される画素電極とが形成さ
れているものであって、 薄膜トランジスタの形成領域に形成される絶縁膜と半導
体の順次積層体膜がゲート信号線に対するドレイン信号
線の層間絶縁膜として用いられ、これら積層体膜は少な
くとも画素電極形成領域には形成されていない液晶表示
装置において、 前記積層体膜はドレイン信号線の下地層として延在され
て形成され、かつ、ドレイン信号線はその下地層となる
前記積層体膜をその側面に到ってまで覆って形成されて
いることを特徴とする液晶表示装置。1. A gate signal line extending in the x direction and extending in the y direction on a liquid crystal side surface of one of the transparent substrates disposed opposite to each other via a liquid crystal. And a drain signal line arranged in parallel in the x direction. A thin film transistor that is turned on by a supply of a scanning signal from a gate signal line is provided in each pixel region surrounded by the signal lines. And a pixel electrode to which an image signal from the drain signal line is applied via a drain signal line. In a liquid crystal display device which is used as an interlayer insulating film of a line and these laminated films are not formed at least in a pixel electrode formation region, the laminated film is formed below a drain signal line. Is formed is extended as a layer, and the drain signal line liquid crystal display device characterized by being formed over until led the laminate film serving as an underlying layer on its side.
はその側面が透明基板側へ末広がりとなるテーパ形状と
なっていることを特徴とする請求項１記載の液晶表示装
置。2. The liquid crystal display device according to claim 1, wherein a side surface of the laminated film serving as a base layer of the drain signal line has a tapered shape diverging toward the transparent substrate side.
＜θ＜４０°であることを特徴とする請求項２記載の液
晶表示装置。3. The angle θ of the taper is 0 ° with respect to the transparent substrate.
3. The liquid crystal display device according to claim 2, wherein <θ <40 °.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23479796A JPH1078591A (en) | 1996-09-05 | 1996-09-05 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23479796A JPH1078591A (en) | 1996-09-05 | 1996-09-05 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1078591A true JPH1078591A (en) | 1998-03-24 |
Family
ID=16976548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23479796A Pending JPH1078591A (en) | 1996-09-05 | 1996-09-05 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1078591A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552298B1 (en) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | Liquid crystal display device and substrate manufacturing method for liquid crystal display device |
| US7511301B2 (en) | 2003-12-01 | 2009-03-31 | Nec Lcd Technologies, Ltd. | Liquid crystal display unit |
-
1996
- 1996-09-05 JP JP23479796A patent/JPH1078591A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552298B1 (en) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | Liquid crystal display device and substrate manufacturing method for liquid crystal display device |
| US7511301B2 (en) | 2003-12-01 | 2009-03-31 | Nec Lcd Technologies, Ltd. | Liquid crystal display unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246453B1 (en) | Electro-optical device | |
| JP3708637B2 (en) | Liquid crystal display device | |
| US6831318B2 (en) | Thin film transistor array | |
| US20020093021A1 (en) | Thin-film transistor display devices | |
| US6259119B1 (en) | Liquid crystal display and method of manufacturing the same | |
| JPH04163528A (en) | Active matrix display | |
| JPH1010583A (en) | Production of active matrix substrate and its active matrix substrate | |
| EP0315319B1 (en) | Liquid crystal display device | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2002190598A (en) | Thin-film transistor array substrate and method of manufacturing the same | |
| JP2002111004A (en) | Method for manufacturing array substrate | |
| JPH1078591A (en) | Liquid crystal display device | |
| KR20070109162A (en) | Thin film transistor substrate and method of manufacturig the same | |
| JPH08179362A (en) | Thin-film transistor array substrate | |
| JPH0220830A (en) | Thin film transistor array | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH11326941A (en) | Active matrix display device | |
| JPH07199222A (en) | Liquid crystal display device | |
| JP2003177417A (en) | Liquid crystal display device | |
| KR100611043B1 (en) | Method for fabricating a Liquid crystal display | |
| KR100583978B1 (en) | Liquid crystal display and method for fabricating the same | |
| JPH06252171A (en) | Manufacture of active matrix panel | |
| KR0145898B1 (en) | Pad making method and structure of liquid crystal display device | |
| JP2001091929A (en) | Liquid crystal display device | |
| JP2705766B2 (en) | TFT panel |