JPH1074757A - Protective film structure of semiconductor device - Google Patents
Protective film structure of semiconductor deviceInfo
- Publication number
- JPH1074757A JPH1074757A JP23153696A JP23153696A JPH1074757A JP H1074757 A JPH1074757 A JP H1074757A JP 23153696 A JP23153696 A JP 23153696A JP 23153696 A JP23153696 A JP 23153696A JP H1074757 A JPH1074757 A JP H1074757A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective film
- sion
- semiconductor device
- sion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体装置の表
面に形成される保護膜の構造に関するもので、特に、S
iON層とSi3 N4 層とを積層してなる保護膜の構造
に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a structure of a protective film formed on a surface of a semiconductor device.
The present invention relates to a structure of a protective film formed by laminating an iON layer and a Si 3 N 4 layer.
【0002】[0002]
【従来の技術】GaAs等からなる基板を用いた半導体
装置の表面には、様々な目的で複数層の絶縁体薄膜が積
層されていて、保護(パッシベーション)膜を構成して
いる。このような保護膜に関して、この発明にとって興
味ある従来技術が、たとえば、特公平2−8455号公
報、特開平3−225828号公報、および特開平3−
268430号公報に記載されている。2. Description of the Related Art On a surface of a semiconductor device using a substrate made of GaAs or the like, a plurality of insulating thin films are laminated for various purposes to constitute a protection (passivation) film. With respect to such a protective film, conventional techniques of interest to the present invention include, for example, Japanese Patent Publication No. 2-8455, Japanese Patent Application Laid-Open No. 3-225828, and Japanese Patent Application Laid-open No. Hei 3-225828.
No. 268430.
【0003】特公平2−8455号公報では、GaAs
基板上に、複数のSi3 N4 層を積層してなる保護膜の
構造が開示されている(第1の従来技術)。特開平3−
225828号公報では、GaAs基板上に、複数のS
iON層を積層してなる保護膜の構造が開示されている
(第2の従来技術)。特開平3−268430号公報で
は、GaAs基板に近い内層側にSiON層を用い、外
層側にSi3 N4 層を用いた構造が開示されている(第
3の従来技術)。In Japanese Patent Publication No. 2-8455, GaAs is used.
A structure of a protective film formed by laminating a plurality of Si 3 N 4 layers on a substrate is disclosed (first related art). JP-A-3-
Japanese Patent No. 225828 discloses that a plurality of S
A structure of a protective film formed by laminating iON layers is disclosed (second prior art). Japanese Patent Application Laid-Open No. 3-268430 discloses a structure in which an SiON layer is used on the inner layer side near the GaAs substrate and a Si 3 N 4 layer is used on the outer layer side (third prior art).
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上述し
た第1ないし第3の従来技術には、それぞれ、次のよう
な解決されるべき問題がある。まず、第1の従来技術で
は、水分を通しにくいSi3 N4 層を積層しているた
め、耐湿性は十分であるが、GaAsとSi3 N4 との
密着強度が比較的低いため、熱サイクルを及ぼす環境試
験中に保護膜が浮いたり、ワイヤボンディング工程時に
保護膜が剥離したりするなどの不具合が生じることがあ
る。そのため、Si3 N4 層を用いた積層構造を有する
保護膜については、十分な信頼性が得られていない。However, each of the first to third prior arts has the following problems to be solved. First, in the first prior art, the moisture resistance is sufficient because the Si 3 N 4 layer that does not allow moisture to pass through is laminated, but the adhesion strength between GaAs and Si 3 N 4 is relatively low, so that the thermal resistance is low. Problems such as floating of the protective film during the environmental test that causes the cycle and peeling of the protective film during the wire bonding step may occur. Therefore, sufficient reliability has not been obtained for a protective film having a laminated structure using a Si 3 N 4 layer.
【0005】次に、第2の従来技術では、SiONのG
aAsに対する密着強度が高く、また、ストレスフリー
の保護膜が得られやすいことから、上述の浮きや剥離と
いった問題は解消される。しかしながら、SiON固有
の、水分の透過性が高いという性質から、SiON層を
用いた積層構造を有する保護膜については、耐湿性が不
十分であり、この点で十分な信頼性が得られているとは
言い難い。Next, in the second prior art, the SiON G
Since the adhesive strength to aAs is high and a stress-free protective film is easily obtained, the above-mentioned problems such as floating and peeling are solved. However, the protective film having a laminated structure using an SiON layer has insufficient moisture resistance due to the property of high water permeability inherent to SiON, and sufficient reliability has been obtained in this regard. Hard to say.
【0006】以上の考察から、積層構造を有する保護膜
において、GaAs基板に近い内層側にGaAsとの密
着性に優れたSiON層を形成し、外層側に耐湿性の良
好なSi3 N4 層を形成する、といった第3の従来技術
に想到する。しかしながら、第3の従来技術のように、
単に保護膜の構成を変えただけでは、十分な性能が得ら
れないことがある。それについて、以下に説明する。From the above considerations, in a protective film having a laminated structure, an SiON layer having excellent adhesion to GaAs is formed on the inner layer side close to the GaAs substrate, and a Si 3 N 4 layer having good moisture resistance is formed on the outer layer side. The third prior art, for example, is described below. However, as in the third prior art,
Simply changing the configuration of the protective film may not provide sufficient performance. This will be described below.
【0007】GaAs基板に近い内層側にSiON層を
形成すると、GaAsとの密着性は改善されるが、Si
ONは本質的に耐湿性が良くないので、少なくとも最も
外側を覆う層はSi3 N4 層となるようにすることはも
ちろん、SiON層の端縁部分さえも露出した構成は避
けなければならない。しかしながら、SiON層とSi
3 N4 層とを積層するように連続的に形成し、その後、
ボンディングパッド部分やスクライブライン等のための
エッチング除去を行なっただけでは、保護膜の端部にお
いて、内層側のSiON層の端縁部分が露出することは
避けられない。When an SiON layer is formed on the inner layer side near the GaAs substrate, the adhesion to GaAs is improved,
Since ON has essentially poor moisture resistance, at least the outermost layer should be a Si 3 N 4 layer, and of course, a configuration in which even the edge portion of the SiON layer is exposed must be avoided. However, the SiON layer and the SiN
3 N 4 layers are continuously formed so as to be laminated, and then,
It is unavoidable that the edge portion of the inner SiON layer is exposed at the edge of the protective film only by performing the etching removal for the bonding pad portion, the scribe line and the like.
【0008】このように端縁部分が露出したSiON層
を有するサンプルに対して、たとえばPCT試験(12
1℃、85%RH、不飽和水蒸気雰囲気)を100時間
実施した後、光学顕微鏡で当該部位を観察したところ、
変色が認められ、SiON層の端縁部分が水分に侵され
ていることがわかった。そこで、上述のエッチング除去
の後、SiON層の露出した端縁部分を覆うように、耐
湿性に優れたSi3 N4 層をもう1層形成することも考
えられる。しかしながら、この方法は、ICのように多
層の絶縁層を使用する場合なら有効であるが、ディスク
リートデバイスのように絶縁層は1層のみで十分という
場合には、いたずらに工程数が増え、コストアップの原
因となるので、得策ではない。[0008] The sample having the SiON layer with the exposed edge portion is subjected to, for example, a PCT test (12
(1 ° C., 85% RH, unsaturated steam atmosphere) for 100 hours, and then the site was observed with an optical microscope.
Discoloration was observed, indicating that the edge portion of the SiON layer was affected by moisture. Therefore, it is conceivable to form another Si 3 N 4 layer having excellent moisture resistance so as to cover the exposed edge portion of the SiON layer after the above-described etching removal. However, this method is effective when using multiple insulating layers like an IC, but when only one insulating layer is sufficient like a discrete device, the number of steps increases unnecessarily, and the cost is increased. It's not a good idea, as it will cause an up.
【0009】そこで、この発明の目的は、上述した問題
を解決し得る半導体装置の保護膜構造を提供しようとす
ることである。It is an object of the present invention to provide a protective film structure of a semiconductor device which can solve the above-mentioned problems.
【0010】[0010]
【課題を解決するための手段】この発明は、半導体装置
の表面に形成される、SiON層とSi3 N4 層との積
層構造を有する、保護膜の構造に向けられるものであっ
て、上述した技術的課題を解決するため、次のような構
成を備えることを特徴としている。すなわち、保護膜に
おける、半導体装置の表面に接する層は、SiON層で
構成され、保護膜における最外層は、Si3 N4 層で構
成され、さらに、保護膜は、その端部において、SiO
N層の端縁部分を露出させており、このSiON層の露
出した端縁部分は窒化されていることを特徴としてい
る。SUMMARY OF THE INVENTION The present invention is directed to a protective film having a laminated structure of a SiON layer and a Si 3 N 4 layer formed on a surface of a semiconductor device. In order to solve the technical problem described above, the following features are provided. That is, the layer of the protective film that is in contact with the surface of the semiconductor device is formed of a SiON layer, the outermost layer of the protective film is formed of a Si 3 N 4 layer, and the protective film is formed of SiO 2 at the end thereof.
The edge portion of the N layer is exposed, and the exposed edge portion of the SiON layer is nitrided.
【0011】この発明において、好ましくは、保護膜
は、1層のSiON層と1層のSi3N4 層とからな
る。また、この発明において、好ましくは、SiON層
の露出した端縁部分の窒化は、アンモニアガスを含むプ
ラズマ処理によって達成される。In the present invention, preferably, the protective film comprises one SiON layer and one Si 3 N 4 layer. In the present invention, preferably, the nitriding of the exposed edge portion of the SiON layer is achieved by a plasma treatment including an ammonia gas.
【0012】[0012]
【発明の実施の形態】図1ないし図6は、この発明の一
実施形態を説明するためのもので、GaAsを利用した
電界効果トランジスタ(FET)を含む半導体装置を製
造するために実施される工程が順次示されている。ま
ず、図1に示すように、イオン注入法により所望の領域
に活性層1が形成されたGaAs基板2が用意される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 6 are for explaining an embodiment of the present invention, and are implemented to manufacture a semiconductor device including a field effect transistor (FET) using GaAs. The steps are shown sequentially. First, as shown in FIG. 1, a GaAs substrate 2 having an active layer 1 formed in a desired region by an ion implantation method is prepared.
【0013】次いで、図2に示すように、Au:Ge/
Ni/Auの積層構造を有するドレイン電極およびソー
ス電極とそれぞれなるオーミック電極3および4を形成
するとともに、図3に示すように、Ti/Pt/Auの
積層構造を有するゲート電極5を形成する。これによっ
て、FETの基本部分が完成される。次に、プラズマC
VD法を用いて、図4に示すように、GaAs基板2の
全面にわたって、保護膜6としての、SiON層7とそ
れに引続きSi3 N4 層8とを形成する。このとき、た
とえば、基板2の温度を300℃とし、かつ雰囲気圧力
を0.5Torr(=66.5Pa)としながら、Si
ON層7の形成からSi3 N4 層8の形成への切替え
は、SiON層7については、SiH4 :20SCC
M、NH3 :50SCCM、N2 O:40SCCM、N
2 :200SCCM、次いで、Si3 N4 層8について
は、SiH4 :30SCCM、NH3 :80SCCM、
N2 :200SCCM、というように、原料ガス流量を
切り替えることにより行なわれる。Next, as shown in FIG. 2, Au: Ge /
Ohmic electrodes 3 and 4 are formed as a drain electrode and a source electrode having a Ni / Au laminated structure, and a gate electrode 5 having a Ti / Pt / Au laminated structure is formed as shown in FIG. Thus, the basic part of the FET is completed. Next, plasma C
As shown in FIG. 4, a SiON layer 7 as a protective film 6 and a subsequent Si 3 N 4 layer 8 are formed over the entire surface of the GaAs substrate 2 by using the VD method, as shown in FIG. At this time, for example, while the temperature of the substrate 2 is set to 300 ° C. and the atmospheric pressure is set to 0.5 Torr (= 66.5 Pa),
The switching from the formation of the ON layer 7 to the formation of the Si 3 N 4 layer 8 is performed for the SiON layer 7 by using SiH 4 : 20SCC.
M, NH 3 : 50 SCCM, N 2 O: 40 SCCM, N
2 : 200 SCCM, then for Si 3 N 4 layer 8, SiH 4 : 30 SCCM, NH 3 : 80 SCCM,
This is performed by switching the flow rate of the source gas, such as N 2 : 200 SCCM.
【0014】次いで、図5に示すように、図示しない上
層電極とのコンタクト部分、たとえばオーミック電極3
のボンディングパッド部分9や、一点鎖線で示すスクラ
イブライン10の部分等において、保護膜6がエッチン
グ除去される。この段階で、GaAs基板2の表面に対
する加工は終了するが、図5に示すように、保護膜6の
端部において、内層側のSiON層7の端縁部分11お
よび12は露出した状態となっている。Next, as shown in FIG. 5, a contact portion with an upper electrode (not shown), for example, ohmic electrode 3
The protective film 6 is etched away at the bonding pad portion 9 and the portion of the scribe line 10 indicated by the alternate long and short dash line. At this stage, the processing on the surface of the GaAs substrate 2 is completed. However, as shown in FIG. 5, at the end of the protective film 6, the edge portions 11 and 12 of the inner SiON layer 7 are exposed. ing.
【0015】次に、SiON層7の端縁部分11および
12の耐湿性向上を目的として、アンモニア/水素混合
ガスを用いたプラズマ処理が実施される。このプラズマ
処理は、たとえば、プラズマCVD装置内で、基板2の
温度を350℃としながら、圧力:0.6Torr(7
9.8Pa)、RFパワー:350W、ならびに、NH
3 :80SCCMおよびH2 :200SCCMの各流量
で、30分間実施される。Next, for the purpose of improving the moisture resistance of the edge portions 11 and 12 of the SiON layer 7, a plasma treatment using an ammonia / hydrogen mixed gas is performed. This plasma processing is performed, for example, in a plasma CVD apparatus while keeping the temperature of the substrate 2 at 350 ° C. and a pressure of 0.6 Torr (7
9.8 Pa), RF power: 350 W, and NH
3: 80 SCCM and H 2: each flow rate of 200 SCCM, is carried out for 30 minutes.
【0016】上述のプラズマ処理により、図6において
斜線を施して示したように、SiON層7の端縁部分1
1および12が窒化される。その結果として、保護膜6
における、外気に触れる全表面は、耐湿性について信頼
性の高いSi3 N4 によって覆われることになる。本発
明者は、上述のSiONのプラズマ窒化に関して、適切
な処理条件を選ぶことにより、SiON膜の表面を窒化
できることを見出した。As a result of the above-described plasma processing, as shown by hatching in FIG.
1 and 12 are nitrided. As a result, the protective film 6
, The entire surface exposed to the outside air will be covered with Si 3 N 4, which is highly reliable in terms of moisture resistance. The present inventors have found that the surface of the SiON film can be nitrided by selecting appropriate processing conditions for the above-described plasma nitriding of SiON.
【0017】図7および図8は、光電子分光法で分析し
た、プラズマ処理後のSiON膜の組成変化を、同処理
前のSiON膜の組成と比較して示す図であり、両図面
において、横軸はSiON膜の表面からの深さを示し、
また、縦軸は、図7では、SiON膜におけるN/Si
比を示し、図8では、SiON膜におけるO/Si比を
示している。FIGS. 7 and 8 are diagrams showing changes in the composition of the SiON film after the plasma treatment analyzed by photoelectron spectroscopy in comparison with the composition of the SiON film before the treatment. The axis indicates the depth from the surface of the SiON film,
In FIG. 7, the vertical axis represents N / Si in the SiON film.
FIG. 8 shows the O / Si ratio in the SiON film.
【0018】図7および図8に示すように、SiON膜
において、表面から200Å付近まで窒化されているこ
とが確認できた。以上のような実施形態によれば、保護
膜6に含まれるSiON層7をGaAs基板2と接触す
るようにしているので、保護膜6のGaAs基板2に対
する密着強度を高くすることができる。このことは、た
とえば、スクラッチ試験において、SiONはSi3 N
4 の約2倍の密着強度をもつ、という実験結果から、ま
た、GaAsを大気中で加熱したとき、GaやAsの酸
化物が生成されることはあっても、その窒化物は決して
生成されないことから裏付けられる。As shown in FIGS. 7 and 8, it was confirmed that the SiON film was nitrided to about 200 ° from the surface. According to the above-described embodiment, since the SiON layer 7 included in the protective film 6 is in contact with the GaAs substrate 2, the adhesion strength of the protective film 6 to the GaAs substrate 2 can be increased. This is, for example, in the scratch test, SiON is Si 3 N
From the experimental results that the adhesion strength is about twice that of 4 , and when GaAs is heated in the air, Ga and As oxides may be produced, but the nitrides are never produced. It is supported from the thing.
【0019】また、保護膜6は、その外層側にSi3 N
4 層8を位置させており、また、内層側のSiON層7
の露出する端縁部分11および12も窒化されているの
で、表面からの水分の侵入を阻止する効果が高く、水分
の侵入による半導体装置の特性の変動を少なくすること
ができる。なお、この実施形態に関して、GaAs M
ESFETをサンプルとして、PCT試験を実施して、
飽和ドレイン電流(Idss )の平均変化率を調べた。そ
の結果が図9に示されている。図9においては、この発
明の特定の実施例に係る保護膜(SiON層の厚み:3
00Å;Si3 N4 層の厚み:1200Å)をプラズマ
処理したものと、プラズマ処理しないものと、比較のた
め、保護膜をSi3N4 単層で構成したもの(膜厚:1
500Å)とのそれぞれのIdss 変化率が併せて示され
ている。The protective film 6 has an outer layer side of Si 3 N
Four layers 8 are located, and the inner SiON layer 7
Since the exposed edge portions 11 and 12 are also nitrided, the effect of inhibiting the intrusion of moisture from the surface is high, and the variation in the characteristics of the semiconductor device due to the intrusion of moisture can be reduced. In this embodiment, GaAs M
PCT test was conducted using ESFET as a sample,
The average change rate of the saturation drain current ( Idss ) was examined. The result is shown in FIG. FIG. 9 shows a protective film (thickness of SiON layer: 3) according to a specific embodiment of the present invention.
00: thickness of the Si 3 N 4 layer: 1200 °) and those without the plasma treatment, for comparison, those with the protective film formed of a single layer of Si 3 N 4 (thickness: 1).
Also, the respective I dss change rates of 500 °) are shown together.
【0020】図9に示すように、プラズマ処理を施すこ
とにより、Idss 変化率は、Si3N4 単層の保護膜に
比べて、1〜2%大きくなるものの、プラズマ処理しな
いものに比べて、大幅に小さくなることが確認された。
このことからわかるように、この発明によれば、信頼性
の高い半導体装置を得ることができる。なお、上述した
実施形態では、半導体基板として、GaAs基板2が用
いられたが、これに限らず、他の化合物半導体からなる
半導体基板を備える半導体装置であっても、また、Si
系デバイスのような半導体装置であっても、この発明を
適用することができる。As shown in FIG. 9, the plasma treatment increases the I dss change rate by 1% to 2% as compared with the single-layer protective film of Si 3 N 4, but as compared with the case without plasma treatment. It was confirmed that the size was significantly reduced.
As can be seen from the above, according to the present invention, a highly reliable semiconductor device can be obtained. In the above-described embodiment, the GaAs substrate 2 is used as the semiconductor substrate. However, the present invention is not limited to this, and a semiconductor device including a semiconductor substrate made of another compound semiconductor may also be used.
The present invention can be applied to a semiconductor device such as a system device.
【0021】また、この発明は、たとえば、マイクロ
波、準マイクロ波帯の通信機用能動デバイスとして使用
される、GaAs MESFET、MMIC等のチップ
状の半導体装置に有利に適用されるが、半導体装置にお
いて構成される素子は、このようなFET等に限らず、
他の能動素子であってもよい。The present invention is advantageously applied to a chip-shaped semiconductor device such as a GaAs MESFET or MMIC used as an active device for a communication device in a microwave or quasi-microwave band. The elements configured in are not limited to such FETs, etc.
Other active elements may be used.
【0022】[0022]
【発明の効果】以上のように、この発明によれば、保護
膜における半導体装置に接触する部分が高い密着強度の
得られるSiONで構成されているので、半導体装置に
対する保護膜の密着強度が高くなり、熱サイクルを受け
たときの浮きやワイヤボンディング時の剥離といった不
良が保護膜に生じることを抑えることができ、信頼性の
高い半導体装置を得ることができる。As described above, according to the present invention, the portion of the protective film in contact with the semiconductor device is made of SiON having high adhesion strength, so that the adhesion strength of the protection film to the semiconductor device is high. Therefore, it is possible to suppress the occurrence of defects such as floating when subjected to a thermal cycle and peeling during wire bonding in the protective film, and to obtain a highly reliable semiconductor device.
【0023】また、保護膜は、全体として、耐湿性につ
いて信頼性の高いSi3 N4 で覆われているので、半導
体装置への水分の侵入を防ぐ効果を高めることができ
る。また、上述のように、この発明では、SiON層と
Si3 N4 層とを巧みに組み合わせながら、SiON層
の露出した端縁部分を窒化することによって、耐湿性の
向上のための絶縁層をさらに形成することなく、半導体
装置と保護膜との密着強度の増大と耐湿特性の向上とを
両立させることができる。この点で、保護膜は、単に1
層のSiON層と1層のSi3 N4 層とからなる積層構
造で十分である。なお、このような利点を望まないなら
ば、保護膜において、2層以上のSiON層および/ま
たはSi3 N4 層が積層されてもよい。Further, since the protective film is entirely covered with Si 3 N 4 , which is highly reliable in terms of moisture resistance, the effect of preventing moisture from entering the semiconductor device can be enhanced. Further, as described above, in the present invention, the insulating layer for improving the moisture resistance is formed by nitriding the exposed edge portion of the SiON layer while skillfully combining the SiON layer and the Si 3 N 4 layer. Further, it is possible to achieve both an increase in the adhesion strength between the semiconductor device and the protective film and an improvement in the moisture resistance without forming the semiconductor device. In this regard, the protective film is simply 1
A layered structure composed of one SiON layer and one Si 3 N 4 layer is sufficient. If such advantages are not desired, two or more SiON layers and / or Si 3 N 4 layers may be stacked in the protective film.
【0024】また、SiON層に対してアンモニアプラ
ズマ処理を適用すれば、SiON層の表面部分のみを窒
化できるので、このようなアンモニアプラズマ処理は、
SiON層の露出した端縁部分の窒化のために有利に適
用することができる。If the ammonia plasma treatment is applied to the SiON layer, only the surface portion of the SiON layer can be nitrided.
It can be advantageously applied for nitriding the exposed edge portions of the SiON layer.
【図面の簡単な説明】[Brief description of the drawings]
【図1】この発明の一実施形態による半導体装置を製造
するために実施される第1の工程を示す図解的断面図で
ある。FIG. 1 is an illustrative sectional view showing a first step performed for manufacturing a semiconductor device according to an embodiment of the present invention;
【図2】この発明の一実施形態による半導体装置を製造
するために実施される第2の工程を示す図解的断面図で
ある。FIG. 2 is an illustrative sectional view showing a second step performed for manufacturing the semiconductor device according to one embodiment of the present invention;
【図3】この発明の一実施形態による半導体装置を製造
するために実施される第3の工程を示す図解的断面図で
ある。FIG. 3 is an illustrative sectional view showing a third step performed for manufacturing the semiconductor device according to the embodiment of the present invention;
【図4】この発明の一実施形態による半導体装置を製造
するために実施される第4の工程を示す図解的断面図で
ある。FIG. 4 is an illustrative sectional view showing a fourth step performed for manufacturing the semiconductor device according to the embodiment of the present invention;
【図5】この発明の一実施形態による半導体装置を製造
するために実施される第5の工程を示す図解的断面図で
ある。FIG. 5 is an illustrative sectional view showing a fifth step performed for manufacturing the semiconductor device according to the embodiment of the present invention;
【図6】この発明の一実施形態による半導体装置を製造
するために実施される第6の工程を示す図解的断面図で
あり、所望の保護膜6が形成された状態を示している。FIG. 6 is an illustrative sectional view showing a sixth step performed for manufacturing the semiconductor device according to the embodiment of the present invention, in which a desired protective film 6 is formed;
【図7】光電子分光法で分析した、プラズマ処理後のS
iON膜におけるN/Si比の変化を、同処理前のSi
ON膜におけるN/Si比と比較して示す図である。FIG. 7: S after plasma treatment analyzed by photoelectron spectroscopy
The change of the N / Si ratio in the iON film was
FIG. 4 is a diagram showing a comparison with an N / Si ratio in an ON film.
【図8】光電子分光法で分析した、プラズマ処理後のS
iON膜におけるO/Si比の変化を、同処理前のSi
ON膜におけるO/Si比と比較して示す図である。FIG. 8: S after plasma treatment analyzed by photoelectron spectroscopy
The change in the O / Si ratio in the iON film was
FIG. 4 is a diagram showing a comparison with an O / Si ratio in an ON film.
【図9】この発明の特定の実施例に係る保護膜をプラズ
マ処理したものと、プラズマ処理しないものと、比較の
ため、保護膜をSi3 N4 単層で構成したものとのそれ
ぞれの飽和ドレイン電流(Idss )変化率を併せて示す
図である。FIG. 9 shows the saturation of each of a plasma-treated protective film according to a specific embodiment of the present invention, a plasma-treated protective film, and a plasma-protected film composed of a single layer of Si 3 N 4 for comparison. It is a figure also showing a drain current ( Idss ) change rate.
2 GaAs基板 3,4 オーミック電極 5 ゲート電極 6 保護膜 7 SiON層 8 Si3 N4 層 11,12 SiON層の露出した端縁部分2 GaAs substrate 3, 4 Ohmic electrode 5 Gate electrode 6 Protective film 7 SiON layer 8 Si 3 N 4 layer 11, 12 Exposed edge portion of SiON layer
Claims (3)
構造であって、 前記保護膜は、SiON層とSi3 N4 層との積層構造
を有し、 前記保護膜における、半導体装置の表面に接する層は、
前記SiON層で構成され、 前記保護膜における最外層は、前記Si3 N4 層で構成
され、 前記保護膜は、その端部において、前記SiON層の端
縁部分を露出させており、前記SiON層の露出した端
縁部分は窒化されていることを特徴とする、半導体装置
の保護膜構造。1. A structure of a protective film formed on a surface of a semiconductor device, wherein the protective film has a laminated structure of a SiON layer and a Si 3 N 4 layer, and The layer in contact with the surface is
An outermost layer of the protective film is formed of the Si 3 N 4 layer, and the protective film has an edge portion of the SiON layer exposed at an end thereof; The protective film structure of a semiconductor device, wherein an exposed edge portion of the layer is nitrided.
1層の前記Si3 N 4 層とからなる、請求項1に記載の
半導体装置の保護膜構造。2. The method according to claim 1, wherein the protective film is formed of one SiON layer.
One layer of the SiThreeN Four2. The method of claim 1, comprising:
Protective film structure for semiconductor devices.
化が、アンモニアガスを含むプラズマ処理による、請求
項1または2に記載の半導体装置の保護膜構造。3. The protective film structure for a semiconductor device according to claim 1, wherein the exposed edge portion of the SiON layer is nitrided by a plasma treatment including an ammonia gas.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23153696A JP3259641B2 (en) | 1996-09-02 | 1996-09-02 | Protective film structure of semiconductor device |
CA002213034A CA2213034C (en) | 1996-09-02 | 1997-08-14 | A semiconductor device with a passivation film |
US08/921,199 US6388310B1 (en) | 1996-09-02 | 1997-08-27 | Semiconductor device with a passivation film |
EP97115041A EP0827199A3 (en) | 1996-09-02 | 1997-08-29 | A semiconductor device with a passivation film |
NO19974001A NO320484B1 (en) | 1996-09-02 | 1997-09-01 | Semiconductor device with passivation film |
KR1019970045543A KR100370916B1 (en) | 1996-09-02 | 1997-09-02 | A semiconductor with a passication film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23153696A JP3259641B2 (en) | 1996-09-02 | 1996-09-02 | Protective film structure of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1074757A true JPH1074757A (en) | 1998-03-17 |
JP3259641B2 JP3259641B2 (en) | 2002-02-25 |
Family
ID=16925040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23153696A Expired - Fee Related JP3259641B2 (en) | 1996-09-02 | 1996-09-02 | Protective film structure of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3259641B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7750562B2 (en) | 2006-03-27 | 2010-07-06 | Canon Kabushiki Kaisha | Organic light emitting apparatus |
-
1996
- 1996-09-02 JP JP23153696A patent/JP3259641B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7750562B2 (en) | 2006-03-27 | 2010-07-06 | Canon Kabushiki Kaisha | Organic light emitting apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3259641B2 (en) | 2002-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579980B2 (en) | Field effect transistor | |
US5739046A (en) | Method of making a reliable barrier layer | |
JP5358893B2 (en) | Transistor | |
US6388310B1 (en) | Semiconductor device with a passivation film | |
TWI681561B (en) | Structure of gan-based transistor and method of fabricating the same | |
JPS62204575A (en) | Thin film semiconductor device and manufacture thereof | |
JP3259641B2 (en) | Protective film structure of semiconductor device | |
JPS5886724A (en) | Preparation of electrode and wiring | |
JPS6257255A (en) | Manufacture of compound semiconductor device | |
TWI802705B (en) | Method for manufacturing semiconductor device | |
JPH0359580B2 (en) | ||
JP3246348B2 (en) | Protective film structure of semiconductor device | |
KR100883864B1 (en) | Method for fabricating of semiconductor device | |
WO2021186503A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20240128351A1 (en) | Method for manufacturing semiconductor device | |
JPH06216118A (en) | Manufacture of semiconductor device | |
JP2007214358A (en) | Semiconductor device and its manufacturing method | |
JPS5890727A (en) | Electrode or wiring | |
JPH0974107A (en) | Semiconductor device and its manufacture | |
JPH05166803A (en) | Compound semiconductor device | |
JPS6037150A (en) | Manufacture of semiconductor device | |
TW202046453A (en) | Method for manufacturing semiconductor device and semiconductor device | |
JPH08236534A (en) | Formation of passivation film for semiconductor element | |
JPS59207658A (en) | Semiconductor device having schottky electrode | |
JPH0945707A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |