JPH106515A - Recording head substrate and recording device employing recording head with recording head substrate - Google Patents

Abstract

PROBLEM TO BE SOLVED: To form a COMOS inverter provided with a PMOS or NMOS variety element withstanding the driving voltage of a heater at the front stage of a power transistor without adding to the consumption of electric power, or necessitating no other electric sources or subjecting to no voltage variation. SOLUTION: The gate voltage step-up circuit 110 includes a PMOS transistor 101 with a P type lightly doped layer provided between the drain P type heavily doped layer of the PMOS transistor and the gate, and having a withstand voltage of 250V or higher, an offset NMOS power transistor 103 for driving a heater 102, NMOS transistors 104, 105 with a formation similar to the offset NMOS transistor 103, and a step-up resistor 106. The depth of the P type lightly doped layer is diffused deeper than the N type lightly doped layer forming an offset NMOS 104 to be formed shallower than the N type area of a substrate forming the PMOS 101.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、記録ヘッド用基
体、該記録ヘッド用基体を用いた記録ヘッド及び該記録
ヘッドを用いた記録装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording head substrate, a recording head using the recording head substrate, and a recording apparatus using the recording head.

【０００２】[0002]

【従来の技術】インクジェット記録方式（即ち、液体噴
射による記録方式）は、記録時に発生する騒音が無視し
得る程度に極めて小さいという点で高速記録が可能であ
り、しかも所謂普通紙への定着処理という特別な処理を
必要とせずに記録が行える点において最近関心を集めて
いる。2. Description of the Related Art An ink jet recording method (that is, a recording method using liquid jetting) enables high-speed recording in that noise generated during recording is extremely small to a negligible level, and furthermore, a fixing process on so-called plain paper. The fact that recording can be performed without requiring such special processing has recently attracted interest.

【０００３】このインクジェット記録方式の中で、例え
ば、特開昭５４−５１８３７号公報、ドイツ公開（DOL
S）第２８４３０６４号公報に記載されている液体噴射
記録方式は、熱エネルギーを液体に作用させて液滴吐出
のための原動力を得るという点において、他の液体噴射
記録方式とは異なる特徴を有している。[0003] Among these ink jet recording methods, for example, Japanese Patent Application Laid-Open No. 54-51837, published in Germany (DOL
S) The liquid ejection recording method described in Japanese Patent No. 2843064 has a feature different from other liquid ejection recording methods in that thermal energy is applied to a liquid to obtain a driving force for ejecting droplets. doing.

【０００４】即ち、上記公開公報に開示されている記録
方式は、熱エネルギーの作用を受けた液体が急峻な体積
の増大を伴う状態変化を起し、この状態変化に基づく作
用によって、記録ヘッド先端のオリフィスより液体が吐
出されて、飛翔的液滴が形成され、該液滴が被記録部材
に付着し記録が行なわれるという特徴がある。That is, according to the recording method disclosed in the above-mentioned publication, the liquid subjected to the action of thermal energy undergoes a state change accompanied by a sharp increase in volume, and the action based on this state change causes the tip of the recording head to change. The liquid is ejected from the orifice to form flying droplets, and the droplets adhere to the recording member to perform recording.

【０００５】ことに、DOLS第２８４３０６４号公報に開
示されている液体噴射記録方式は、所謂drop-on demand
記録方式に極めて有効に適用されるばかりではなく、記
録ヘッドをfull lineタイプで高密度マルチオリフィス
化された記録ヘッドが容易に具現化できるので、高解像
度、高品質の画像の高速記録が可能となるという特徴を
有している。[0005] In particular, the liquid jet recording system disclosed in DOLS 2843064 discloses a so-called drop-on demand.
Not only can it be applied very effectively to recording methods, but it is also possible to easily realize a high-density multi-orifice recording head with a full line type recording head, enabling high-speed recording of high-resolution and high-quality images. It has the characteristic of becoming.

【０００６】上記記録方式を適用した記録ヘッドは、液
体を吐出するために設けられたオリフィスと、該オリフ
ィスに連通し、液滴を吐出するための熱エネルギーを液
体に作用させる部分である熱作用部と、この熱作用部を
構成の一部とする液流路とを有する液吐出部と、熱エネ
ルギーを発生する手段としての電気熱変換体（発熱体）
とを具備する記録ヘッド用基体とから成る。[0006] A recording head to which the above-described recording method is applied has an orifice provided for discharging a liquid, and a thermal action portion which communicates with the orifice and acts on the liquid with thermal energy for discharging a droplet. And a liquid discharge section having a liquid flow path of which the heat acting section is a part, and an electrothermal converter (heating element) as means for generating thermal energy
And a recording head substrate comprising:

【０００７】近年、そうした記録ヘッド用基体は、複数
の発熱体を基板上に構成するだけでなく、それぞれの発
熱体駆動ドライバーに対して直列に入力される画像デー
タを、それぞれのドライバーに並列に送るためのラッチ
回路等の制御ロジック回路を同一基板内に構成できる。
このラッチ回路は発熱体と同一ビット数のシフトレジス
タとこれらシフトレジスタから出力されるデータを一時
記憶するために設けられる。In recent years, such a printhead base not only has a plurality of heating elements formed on a substrate, but also outputs image data input in series to each heating element drive driver to each driver in parallel. A control logic circuit such as a latch circuit for transmission can be formed on the same substrate.
This latch circuit is provided for temporarily storing shift registers having the same number of bits as the heating element and data output from these shift registers.

【０００８】図７は従来の記録ヘッド用基体の回路構成
図である。７００が基体、７０１が発熱体、７０２がパ
ワートランジスタ、７０３がラッチ回路、７０４がシフ
トレジスタ、７１５は発熱体７０１の抵抗や基体温度モ
ニタ用のセンサ等である。７０５〜７１４は入力パッド
部を表わし、入力信号としてシフトレジスタを駆動する
ためのクロック７０５、画像データを直列で受け取る画
像データ入力７０６、ラッチ回路７０３で画像データを
保持させるためのラッチクロック７０７、パワートラン
ジスタのオン時間、即ち、発熱体７０１に電流を通電さ
せて駆動する時間を外部からコントロールするための駆
動信号入力（ヒートパルス）７０８、発熱体７０１をい
くつかのブロックに分けて時分割駆動する場合のブロッ
ク選択を行なうブロック選択信号（ブロックイネーブ
ル）７１３−（１）〜（ｎ）、シフトレジスタ７０４、
ラッチ回路７０３を初期化するリセット７１２、センサ
駆動７１４ａ、ｂ、ロジック回路駆動電源（５Ｖ）７０
９、ＧＮＤ７１０、発熱体駆動電源７１１等を有する。FIG. 7 is a circuit diagram of a conventional recording head substrate. Reference numeral 700 denotes a base, 701 denotes a heating element, 702 denotes a power transistor, 703 denotes a latch circuit, 704 denotes a shift register, and 715 denotes a resistance of the heating element 701 and a sensor for monitoring the temperature of the base. Reference numerals 705 to 714 denote input pad units, a clock 705 for driving a shift register as an input signal, an image data input 706 for receiving image data in series, a latch clock 707 for holding image data in a latch circuit 703, and power A drive signal input (heat pulse) 708 for externally controlling the ON time of the transistor, that is, the time for driving the heating element 701 by applying a current to the heating element 701, and the heating element 701 is divided into several blocks and time-divisionally driven. Block selection signals (block enable) 713- (1) to (n) for performing block selection in the case, a shift register 704,
Reset 712 for initializing the latch circuit 703, sensor driving 714a, b, logic circuit driving power supply (5V) 70
9, a GND 710, a heating element driving power supply 711, and the like.

【０００９】駆動シーケンスは、まず記録装置本体より
画像データをクロックに同期してシリアルに記録ヘッド
内部の記録ヘッド用基体に送られ、それを基体内シフト
レジスタ７０４で取り込む。シフトレジスタ７０４で取
り込んだ画像データをラッチ回路７０３で一時記憶し、
画像データに応じたオン／オフ出力がラッチ回路７０３
よりなされる。この状態でヒートパルス７０８からパル
スが入力されると、画像データの出力がオンされ、かつ
ブロック選択されている部分の１つ若しくは複数のパワ
ートランジスタ７０２がヒートパルスの時間だけオンさ
れて、画像データの出力がオンされた１つ若しくは複数
の発熱体に電流が通電され、熱エネルギーが発生し、発
熱体のインクが発泡し、そのエネルギーでインクが吐出
する。In the driving sequence, first, image data is serially transmitted from the main body of the recording apparatus to the recording head substrate inside the recording head in synchronization with a clock, and is taken in by the intra-substrate shift register 704. The image data captured by the shift register 704 is temporarily stored in a latch circuit 703,
An on / off output corresponding to the image data is output to the latch circuit 703.
Made more. When a pulse is input from the heat pulse 708 in this state, the output of image data is turned on, and one or more power transistors 702 in a block selected portion are turned on for the time of the heat pulse, and the image data is turned on. A current is supplied to one or a plurality of heating elements whose output is turned on, heat energy is generated, the ink of the heating elements foams, and the ink is ejected with the energy.

【００１０】ここで、パワートランジスタをＭＯＳ化
し，ＢｉＣＭＯＳプロセスからＣＭＯＳプロセスだけで
記録ヘッド用基体を構成する方法がある。これにより、
プロセスの工程数を減らすことができ、素子分離のスペ
ースが削減され、小型化できる等のメリットがある。[0010] Here, there is a method in which the power transistor is converted to a MOS, and the base for the recording head is formed only from the BiCMOS process to the CMOS process. This allows
There are advantages in that the number of process steps can be reduced, the space for element isolation is reduced, and the size can be reduced.

【００１１】図４Ａ〜Ｆを参照して説明すると、従来の
バイポーラパワートランジスタ４００（図４Ａ）をＭＯ
Ｓトランジスタ４１０（図４Ｃ）にすることにより、Ｃ
ＭＯＳ形成とは別に必要とされる図４Ｂに示すコレクタ
用高濃度ｎ型領域４０６、４０７、ｎ型エピタキシャル
層４０５、Ｐ型素子分離４０９等が不要となる。ここ
で、ＣＭＯＳロジック部はＢｉＣＭＯＳと同じ構成とな
るが、オフ時にドレインに２０Ｖ以上かかるパワートラ
ンジスタでは、耐圧を確保するために、図４Ｄのように
ドレイン領域に低濃度のＮ型領域４１２を構成するのが
一般的である（以下、この構造をオフセットＭＯＳと呼
ぶ）。その他の構造は、従来のロジック回路に用いてい
たＣＭＯＳ構造と同様であり、図４Ｅ、Ｆでは、パワー
トランジスタをＭＯＳ化する前後で濃度の調整を必要と
するが基本的には同じである。Referring to FIGS. 4A to 4F, a conventional bipolar power transistor 400 (FIG. 4A) is
By making the S transistor 410 (FIG. 4C), C
The high-concentration n-type regions 406 and 407 for the collector, the n-type epitaxial layer 405, the P-type element isolation 409, and the like shown in FIG. Here, the CMOS logic section has the same configuration as the BiCMOS. However, in the case of a power transistor that applies a voltage of 20 V or more to the drain when off, a low-concentration N-type region 412 is formed in the drain region as shown in FIG. (This structure is hereinafter referred to as an offset MOS). Other structures are the same as those of the CMOS structure used in the conventional logic circuit. In FIGS. 4E and 4F, the density needs to be adjusted before and after the power transistor is changed to the MOS, but is basically the same.

【００１２】[0012]

【発明が解決しようとする課題】上記従来技術ではＭＯ
Ｓパワートランジスタの説明を行なったが、ここで図４
Ｃのように、ロジック出力（一般的に５Ｖ）をパワート
ランジスタのゲートに印加しただけでは、インクを発泡
させるために必要とされる少なくとも１００〜２００ｍ
Ａの電流を通電することは困難であり、仮に通電できた
場合においても、ドレイン・ソース間のオン電圧が大き
くなり、無駄な電力を消費することになる。そこで、駆
動能力をアップさせるためにゲート電圧を上げる方法が
あり、図６Ａ、Ｂにその従来例としての回路図を示す。In the prior art described above, the MO
The S power transistor has been described.
Just applying a logic output (typically 5V) to the gate of the power transistor, as in C, requires at least 100-200 m required to foam the ink.
It is difficult to pass the current A, and even if the current can be passed, the on-voltage between the drain and the source increases and wasteful power is consumed. Therefore, there is a method of increasing the gate voltage in order to increase the driving capability. FIGS. 6A and 6B show circuit diagrams as a conventional example.

【００１３】第１の従来例として、図６Ａに示すよう
に、オフセットＮＭＯＳを用いたＮＭＯＳパワートラン
ジスタ４１０の前段にオフセットＮＭＯＳ６０１ａを用
いたＮＭＯＳインバータ回路をゲート昇圧回路６０５と
して設ける方法がある。しかしながら、この方法では、
発熱体４０１が駆動されない状態、即ちパワートランジ
スタ４１０がオフ時には、ＮＭＯＳ６０１ａがオンとな
り、昇圧用抵抗６０２を介して、電源（ＶＨ）６０４か
ら貫通電流が流れ、この電流は発熱体４０１がオフして
いる間も流れ続けるため、無駄な電力を消費するだけで
なく、発熱体４０１の個数が増加した場合、その貫通電
流だけでヘッド自身を昇温させてしまう虞がある。As a first conventional example, as shown in FIG. 6A, there is a method in which an NMOS inverter circuit using an offset NMOS 601a is provided as a gate boosting circuit 605 in front of an NMOS power transistor 410 using an offset NMOS. However, in this method,
When the heating element 401 is not driven, that is, when the power transistor 410 is off, the NMOS 601 a is turned on, a through current flows from the power supply (VH) 604 via the boosting resistor 602, and this current turns off the heating element 401. Since the current continues to flow during the operation, not only wasteful power is consumed, but also when the number of the heating elements 401 increases, the head itself may be heated only by the through current.

【００１４】一方、上述の貫通電流が通電されない第２
の従来例として、図６Ｂに示すように、ＮＭＯＳパワー
トランジスタ４１０の前段にオフセットＮＭＯＳ６０１
ｂ、６０１ｃ、ＰＭＯＳ６０６（耐圧１０〜１４Ｖ）を
用いたインバータ回路をゲート昇圧回路６０８として設
け、パワートランジスタ４１０の前段のインバータ回路
６０１ｂ、６０６をＣＭＯＳとして用いることもでき
る。この場合、パワートランジスタ４１０がオフ時に
は、ＣＭＯＳのため貫通電流を防ぐことができる。しか
しながら、ＣＭＯＳインバータ回路のＰＭＯＳ６０６で
は、発熱体４１０を駆動する電源電圧（ＶＨ）６０４が
約２０Ｖなのに対して同程度の耐圧を得ることが回路構
成上困難であり、ＰＭＯＳ６０６の耐圧を１０〜１４Ｖ
として、外部から１４Ｖ以下の別電源６０９を別途供給
する必要が生じる。一方、内部で電源電圧ＶＨ６０４よ
り降圧してインバータ回路用電源とすることもできるが
（図示せず）、この場合、降圧によるパワーロスやイン
バータ回路の電源電圧で発熱体を同時駆動する個数によ
って電圧変動等の問題がある（図示せず）。On the other hand, in the second case where the above-mentioned through current is not conducted,
As a conventional example, as shown in FIG. 6B, an offset NMOS 601 is provided in a stage preceding the NMOS power transistor 410.
b, 601c, and an inverter circuit using the PMOS 606 (withstand voltage of 10 to 14 V) may be provided as the gate booster circuit 608, and the inverter circuits 601b and 606 at the preceding stage of the power transistor 410 may be used as CMOS. In this case, when the power transistor 410 is off, a through current can be prevented because of the CMOS. However, in the case of the PMOS 606 of the CMOS inverter circuit, it is difficult to obtain the same level of withstand voltage from the power supply voltage (VH) 604 for driving the heating element 410 of about 20 V in terms of circuit configuration.
It is necessary to separately supply a separate power supply 609 of 14 V or less from the outside. On the other hand, although it is possible to internally lower the power supply voltage VH604 to be used as a power supply for the inverter circuit (not shown), in this case, the voltage fluctuation depends on the power loss due to the voltage reduction and the number of simultaneous driving of the heating elements with the power supply voltage of the inverter circuit. (Not shown).

【００１５】以上、パワートランジスタの駆動、ゲート
電圧昇圧回路の構成上の問題点等について説明したが、
これらとは別にＢｉＣＭＯＳからＣＭＯＳだけのプロセ
スに移行することで発生する問題がある。それは、温度
センサ、特に、ダイオードを用いた場合であり、図５を
参照して説明する。In the above, the driving of the power transistor and the problems in the configuration of the gate voltage boosting circuit have been described.
Apart from these, there is a problem that occurs when the process is shifted from BiCMOS to a process using only CMOS. This is the case where a temperature sensor, in particular, a diode is used, which will be described with reference to FIG.

【００１６】図５に示すように、従来技術のＭＯＳ構造
にてダイオードを構成する場合、例えば、ＣＭＯＳロジ
ックＰＭＯＳソース・ドレイン領域４１５の「Ｐ型高
濃度領域」をアノードとし、ＣＭＯＳロジックＰＭＯＳ
のサブストレート領域４１６の［Ｎ型領域」をカソー
ドとしてダイオードを構成するしかない。この場合、ア
ノードからカソードに順方向電流を流すと、Ｎ型領域
４１６の下は、Ｐ基板４１４となり、ここにＰＮＰ構造
ができ、寄生のＰＮＰトランジスタ５０１が動作し、基
板に電流が流れ、特にＣＭＯＳの場合、ラッチアップ等
の問題につながる可能性がある。また、この構造のダイ
オードをセンサの出力振幅アップ、複数点のセンサの平
均化等を目的として、２段或いはそれ以上を一連に接続
した場合、定電流駆動を行っても、１段目で基板に電流
が流れるため、２段目以降には、寄生トランジスタの1/
{ｈFE}の電流しか流れないので「何段目かによって、温
度特性が異なる」、「トランジスタの電流利得ｈFE、即
ち半導体製造プロセスのバラツキの影響が大」等の理由
により、事実上一連の接続は不可能となる。As shown in FIG. 5, when a diode is formed by a conventional MOS structure, for example, a "P type high concentration region" of a CMOS logic PMOS source / drain region 415 is used as an anode and a CMOS logic PMOS is used.
There is no choice but to configure a diode using the [N-type region] of the substrate region 416 as a cathode. In this case, when a forward current is passed from the anode to the cathode, a P substrate 414 is formed below the N-type region 416, and a PNP structure is formed here, a parasitic PNP transistor 501 operates, and a current flows through the substrate. In the case of CMOS, it may lead to problems such as latch-up. When two or more stages of the diode having this structure are connected in series for the purpose of increasing the output amplitude of the sensor, averaging a plurality of sensors, etc., even if the constant current drive is performed, the first stage of the substrate may be used. Current flows in the second and subsequent stages, 1 /
Because only the current of {hFE} flows, the temperature characteristics differ depending on the stage, and the current gain hFE of the transistor, that is, the influence of the variation in the semiconductor manufacturing process is large. Becomes impossible.

【００１７】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、消費電力を増大させ
ること無く、また、別電源を設けたり電圧変動の虞無
く、パワートランジスタの前段に発熱体の駆動電圧に耐
えるＰＭＯＳ又はＮＭＯＳ型素子を備えたＣＭＯＳイン
バータ回路を構成できる記録ヘッド用基体、該記録ヘッ
ド用基体を用いた記録ヘッド及び該記録ヘッドを用いた
記録装置を提供することである。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to increase the power consumption without increasing the power consumption and without providing a separate power supply or voltage fluctuation. To provide a printhead base, a printhead using the printhead base, and a print apparatus using the printhead, which can constitute a CMOS inverter circuit having a PMOS or NMOS element capable of withstanding a drive voltage of a heating element. It is.

【００１８】加えて、ＣＭＯＳインバータ回路のＰＭＯ
Ｓ或いはＮＭＯＳ型素子に低濃度Ｐ型層又はＮ型層を追
加した構造とすることで、ダイオードセンサの構成をＮ
ＰＮＰ構造又はＰＮＰＮ構造とし、ダイオードセンサを
Ｐ基板又はＮ基板から完全に分離させ、寄生のトランジ
スタによる影響をなくし、一連の接続を実現可能とする
記録ヘッド用基体、該記録ヘッド用基体を用いた記録ヘ
ッド及び該記録ヘッドを用いた記録装置を提供すること
である。In addition, a CMOS inverter circuit PMO
With a structure in which a low-concentration P-type layer or an N-type layer is added to the S or NMOS type element, the structure of the diode sensor can be changed to N
A PNP structure or a PNPN structure, a diode sensor is completely separated from a P substrate or an N substrate, the influence of a parasitic transistor is eliminated, and a recording head substrate capable of realizing a series of connections, using the recording head substrate. An object of the present invention is to provide a recording head and a recording apparatus using the recording head.

【００１９】[0019]

【課題を解決するための手段】上述の課題を解決し、目
的を達成するために、本発明の記録ヘッド用基体は、以
下の構成を備える。即ち、複数の記録素子を通電駆動し
て画像データを記録媒体に記録する記録ヘッドに用いら
れ、該複数の記録素子が形成された記録ヘッド用基体で
あって、前記記録ヘッド用基体に、少なくとも前記記録
素子を通電駆動するためのＮＭＯＳ型パワートランジス
タと、前記画像データに基づいて該パワートランジスタ
を駆動するためのＣＭＯＳ論理回路を設け、前記ＣＭＯ
Ｓ論理回路は、前記パワートランジスタのゲートに印加
される電圧を決定するＮＭＯＳ型素子及びＰＭＯＳ型素
子を有するＣＭＯＳインバータ回路を有し、該ＮＭＯＳ
型素子及びＰＭＯＳ型素子の両ドレインに低濃度領域を
設けた。Means for Solving the Problems In order to solve the above-mentioned problems and to achieve the object, a substrate for a recording head of the present invention has the following arrangement. That is, a plurality of recording elements are used for a recording head that energizes and records image data on a recording medium, and the plurality of recording elements are formed on the recording head substrate. An NMOS power transistor for energizing and driving the recording element; and a CMOS logic circuit for driving the power transistor based on the image data.
The S logic circuit has a CMOS inverter circuit having an NMOS type element and a PMOS type element for determining a voltage applied to the gate of the power transistor.
A low-concentration region was provided in both drains of the element and the PMOS element.

【００２０】また、本発明の記録ヘッド用基体は、以下
の構成を備える。即ち、複数の記録素子を通電駆動して
画像データを記録媒体に記録する記録ヘッドに用いら
れ、該複数の記録素子が形成された記録ヘッド用基体で
あって、前記記録ヘッド用基体に、少なくとも前記記録
素子を通電駆動するためのＰＭＯＳ型パワートランジス
タと、前記画像データに基づいて該パワートランジスタ
を駆動するためのＣＭＯＳ論理回路を設け、前記ＣＭＯ
Ｓ論理回路は、前記パワートランジスタのゲートに印加
される電圧を決定するＮＭＯＳ型素子及びＰＭＯＳ型素
子を有するＣＭＯＳインバータ回路を有し、該ＮＭＯＳ
型素子及びＰＭＯＳ型素子の両ドレインに低濃度領域を
設けた。The recording head substrate of the present invention has the following configuration. That is, a plurality of recording elements are used for a recording head that energizes and records image data on a recording medium, and the plurality of recording elements are formed on the recording head substrate. A PMOS type power transistor for energizing the recording element and a CMOS logic circuit for driving the power transistor based on the image data;
The S logic circuit has a CMOS inverter circuit having an NMOS type element and a PMOS type element for determining a voltage applied to the gate of the power transistor.
A low-concentration region was provided in both drains of the element and the PMOS element.

【００２１】また、本発明の記録ヘッドは、上記記録ヘ
ッド用基体を用いるようにした。Further, the recording head of the present invention uses the recording head substrate.

【００２２】また、本発明の記録装置は、上記記録ヘッ
ドを搭載するようにした。Further, the recording apparatus of the present invention has the recording head mounted thereon.

【００２３】[0023]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて添付の図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【００２４】［第１の実施形態］以下、本発明の第１の
実施形態について、図面を参照しながら説明する。[First Embodiment] Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.

【００２５】図１は、本発明に係る実施形態のインクジ
ェット記録ヘッド用基体に搭載される発熱体駆動回路図
であって、ロジック回路出力１０８からインバータ素子
１０７を介してゲート電圧昇圧回路１１０、ＮＭＯＳパ
ワートランジスタ１０３までの回路図である。FIG. 1 is a circuit diagram of a heating element driving circuit mounted on a substrate for an ink jet recording head according to an embodiment of the present invention. FIG. 3 is a circuit diagram up to a power transistor 103.

【００２６】図１において、部番１０１は本実施形態の
特徴部分を示し、図２Ａに示す低濃度Ｐ型不純物層２０
２をＰＭＯＳトランジスタのドレイン高濃度Ｐ型不純物
層２０１とゲートＧの間に設け、耐圧を従来の１０〜１
４Ｖ程度から２５０Ｖ以上としたインバータ回路を構成
する高耐圧のオフセットＰＭＯＳトランジスタである。
また、部番１０２は発熱体、部番１０３は発熱体１０２
を駆動するための図２Ｂに示す構造のオフセットＮＭＯ
Ｓパワートランジスタ、部番１０４、１０５はオフセッ
トＮＭＯＳトランジスタ１０３と同様の構造であり、オ
フセットＮＭＯＳパワートランジスタ１０３のゲートに
付加する電圧をロジック回路出力１０８及びインバータ
素子１０７（０Ｖ〜５Ｖ）から電源電圧ＶＨ１０９（１
５〜２５Ｖ）まで昇圧するためのゲート電圧昇圧回路１
１０の高耐圧（２５Ｖ以上）のオフセットＮＭＯＳトラ
ンジスタ、部番１０６は昇圧用抵抗である。In FIG. 1, reference numeral 101 denotes a characteristic portion of this embodiment, and the low-concentration P-type impurity layer 20 shown in FIG.
2 is provided between the drain high-concentration P-type impurity layer 201 of the PMOS transistor and the gate G, and the breakdown voltage is 10 to 1 in the conventional case.
This is a high-breakdown-voltage offset PMOS transistor that constitutes an inverter circuit from about 4 V to 250 V or more.
Also, reference numeral 102 denotes a heating element, and reference numeral 103 denotes a heating element 102.
NMO of the structure shown in FIG. 2B for driving
The S power transistors, part numbers 104 and 105, have the same structure as the offset NMOS transistor 103, and apply a voltage to be applied to the gate of the offset NMOS power transistor 103 from the logic circuit output 108 and the inverter element 107 (0V to 5V) to the power supply voltage VH109. (1
Gate voltage boosting circuit 1 for boosting to 5 to 25 V)
10 is a high withstand voltage (25 V or more) offset NMOS transistor, and reference numeral 106 is a step-up resistor.

【００２７】次に、第１の実施形態のインクジェット記
録ヘッドに搭載される発熱体駆動回路による動作を説明
する。Next, the operation of the heating element driving circuit mounted on the ink jet recording head of the first embodiment will be described.

【００２８】図１を参照すると、ＮＭＯＳパワートラン
ジスタ１０３がオフ時、即ち、発熱体１０２を駆動して
いない状態（記録装置のパワーオン状態においては、イ
ンクジェット記録での発熱体１０２への電圧印加時間が
周期１００〜２００μＳに対し３〜７μＳ程度であるこ
とから、ほとんどがパワートランジスタのオフ状態であ
り、このオフ状態での消費電力を特にバッテリ駆動等に
おいて小さくすることが重要となる）において、前段の
インバータ回路１０１、１０４では、ＮＭＯＳトランジ
スタ１０４がオンとなる。しかしながら、ＰＭＯＳトラ
ンジスタ１０１がオフであるため貫通電流は通電されな
い。更に、その前段のＮＭＯＳトランジスタ１０５は、
この状態でオフであることから、この段においても貫通
電流は流れず、非駆動時の消費電力は限りなく「０」と
なる。従って、第１の実施形態の回路構造を採ることに
より、図６Ａを参照して従来技術で説明したように、電
源ＶＨ６０４→昇圧用抵抗６０２→ＮＭＯＳトランジス
タ６０１ａ→ＧＮＤと非駆動時に流れる貫通電流を無く
すことができ、更にＰＭＯＳトランジスタ１０１の耐圧
を２５Ｖ以上とすることにより、図６Ｂに示す回路図で
必要であった電源ＶＨ６０４とは別の電源６０９も、電
源電圧ＶＨ６０４と共有が可能となり、電源コストの削
減、装置の小型化が同時に達成できるようになる。Referring to FIG. 1, when the NMOS power transistor 103 is off, that is, when the heating element 102 is not driven (when the printing apparatus is in the power-on state, the voltage application time to the heating element 102 in ink jet recording is Is about 3 to 7 μS with respect to the period of 100 to 200 μS, almost all of the power transistors are in the off state, and it is important to reduce the power consumption in this off state, especially in battery driving, etc.) In the inverter circuits 101 and 104, the NMOS transistor 104 is turned on. However, since the PMOS transistor 101 is off, no through current flows. Further, the preceding NMOS transistor 105 is
Since it is off in this state, no through current flows in this stage, and the power consumption during non-driving is infinitely “0”. Therefore, by adopting the circuit structure of the first embodiment, as described in the related art with reference to FIG. 6A, the through current flowing during non-driving from the power supply VH 604 → the boosting resistor 602 → the NMOS transistor 601a → GND is reduced. By setting the withstand voltage of the PMOS transistor 101 to 25 V or more, a power supply 609 different from the power supply VH604 required in the circuit diagram shown in FIG. 6B can be shared with the power supply voltage VH604. Cost reduction and downsizing of the device can be achieved at the same time.

【００２９】更に、第１の実施形態においては、図２
Ａ、図２Ｂに示すように、その特徴点である低濃度Ｐ型
不純物層２０２の深さをオフセットＮＭＯＳ１０４を構
成する低濃度Ｎ型不純物層２１２よりも深く拡散させ、
且つオフセットＰＭＯＳ１０１を構成するサブストレー
トのＮ型領域２０３よりも浅い構造とすることにより、
図３に示すダイオードセンサを同時に設けることができ
る。ここで、図３に示す部番２１１は、オフセットＮＭ
ＯＳのドレイン・ソースを構成する高濃度Ｎ型不純物層
であり、ダイオードセンサのカソード（Ｋ）となり、部
番２０２は、オフセットＰＭＯＳ２０２（図２Ａ）の低
濃度Ｐ型不純物層と同じであり、ダイオードセンサのア
ノード（Ａ）となる。Further, in the first embodiment, FIG.
A, as shown in FIG. 2B, the depth of the low-concentration P-type impurity layer 202, which is the characteristic point, is diffused more deeply than the low-concentration N-type impurity layer 212 forming the offset NMOS 104.
In addition, by making the structure shallower than the N-type region 203 of the substrate constituting the offset PMOS 101,
The diode sensor shown in FIG. 3 can be provided at the same time. Here, the part number 211 shown in FIG.
It is a high-concentration N-type impurity layer constituting the drain and source of the OS and serves as the cathode (K) of the diode sensor. The part number 202 is the same as the low-concentration P-type impurity layer of the offset PMOS 202 (FIG. 2A). It becomes the anode (A) of the sensor.

【００３０】以上説明した構造により、図５に示す従来
のトランジスタ構造において、Ｐ+（４１５）−Ｎ（４
１６）−Ｐ基板（４１４）により寄生的にできたＰＮＰ
トランジスタ等による基板へのリーク電流等、アノード
Ａ・カソードＫ以外へ流れる電流を完全になくすことが
でき、リーク電流によるラッチアップ等の問題を防ぐこ
とができるうえ、従来技術で説明した一連の接続ができ
ない問題も同時に解決し、ダイオードセンサの一連の接
続が可能となる。With the structure described above, in the conventional transistor structure shown in FIG. 5, P + (415) -N (4
16) PNP parasitically formed by -P substrate (414)
It is possible to completely eliminate a current flowing to a portion other than the anode A and the cathode K, such as a leak current to a substrate due to a transistor or the like, to prevent a problem such as a latch-up due to a leak current, and a series of connection described in the related art. Can be solved at the same time, and a series of connection of the diode sensor becomes possible.

【００３１】更に、第１の実施形態によるメリットは、
ダイオードセンサの温度特性がＰＮ接合の主に濃度が低
い不純物層に依存すること、このダイオードのアノード
Ａを構成する低濃度Ｐ型不純物層２０２（図３）がＰＭ
ＯＳの耐圧を得られる濃度であれば良いことから第１の
実施形態によるトランジスタ構造により、ダイオードセ
ンサの温度特性を広い範囲で設定できることである。Further, advantages of the first embodiment are as follows.
The temperature characteristic of the diode sensor depends mainly on the low-concentration impurity layer of the PN junction, and the low-concentration P-type impurity layer 202 (FIG. 3) constituting the anode A of the diode has a PM characteristic.
The transistor structure according to the first embodiment can set the temperature characteristics of the diode sensor in a wide range since the concentration may be such that the withstand voltage of the OS can be obtained.

【００３２】また、従来のＭＯＳプロセス構造に低濃度
のＰ型不純物層をＣＭＯＳロジックのＰＭＯＳのサブス
トレートを構成するＮ型層よりも浅くかつＣＭＯＳロジ
ックのＮＭＯＳドレイン・ソースを構成するＮ型高濃度
層よりも深く追加することにより、パワートランジスタ
の前段に発熱体駆動電圧（ＶＨ）に耐えるＰＭＯＳを備
えたＣＭＯＳインバータ回路を構成できる。In the conventional MOS process structure, the low-concentration P-type impurity layer is shallower than the N-type layer forming the CMOS logic PMOS substrate and the N-type high-concentration P-type impurity forming the CMOS logic NMOS drain / source. By adding it deeper than the layer, it is possible to configure a CMOS inverter circuit provided with a PMOS that can withstand the heating element drive voltage (VH) in the preceding stage of the power transistor.

【００３３】加えて、この低濃度Ｐ型層の追加により、
ダイオードセンサ部の構成を、ＮＰＮＰ構造とし、ダイ
オードセンサをＰ基板から完全に分離させ、寄生のトラ
ンジスタによる影響をなくし、一連の接続を実現でき
る。In addition, the addition of the low-concentration P-type layer
The structure of the diode sensor unit is an NPNP structure, the diode sensor is completely separated from the P substrate, and the influence of the parasitic transistor is eliminated, so that a series of connections can be realized.

【００３４】尚、第１の実施形態においては、ＮＭＯＳ
パワートランジスタを用いた場合を一例として説明した
が、不純物層を全て逆転させて、ＰＭＯＳパワートラン
ジスタを用いたトランジスタ構造としても簡単に適用で
きることは明らかであり、本発明の技術的範囲であるも
のと考えられる。Incidentally, in the first embodiment, the NMOS
Although the case where a power transistor is used has been described as an example, it is apparent that the present invention can be easily applied to a transistor structure using a PMOS power transistor by inverting all the impurity layers, which is within the technical scope of the present invention. Conceivable.

【００３５】＜インクジェット記録ヘッド用基体＞次
に、第１の実施形態のトランジスタ構造を有するインク
ジェット記録ヘッド用基体について説明する。図８は、
インクジェット記録ヘッド用基体の詳細構成を示す斜視
図である。<Substrate for Inkjet Recording Head> Next, the substrate for an inkjet recording head having the transistor structure of the first embodiment will be described. FIG.
FIG. 2 is a perspective view illustrating a detailed configuration of a substrate for an inkjet recording head.

【００３６】図８に示すように、インクジェット記録ヘ
ッド用基体は、複数の吐出口８００に連通した液路８０
５を形成するための流路壁部材８０１と、インク供給口
８０３を有する天板８０２とを組み付けることにより、
インクジェット記録方式の記録ヘッド８１０を構成でき
る。この場合、インク供給口８０３から注入されるイン
クが内部の共通液室８０４へ蓄えられて各液路８０５へ
供給され、その状態で基体８０８、発熱部８０６を駆動
することで吐出口８００からインクの吐出がなされる。As shown in FIG. 8, a substrate for an ink jet recording head is provided with a liquid passage 80 communicating with a plurality of discharge ports 800.
By assembling a flow path wall member 801 for forming the ink jet head 5 and a top plate 802 having an ink supply port 803,
A recording head 810 of an ink jet recording method can be configured. In this case, the ink injected from the ink supply port 803 is stored in the internal common liquid chamber 804 and supplied to each of the liquid paths 805, and in this state, the base 808 and the heat generating section 806 are driven, so that the ink is discharged from the discharge port 800. Is discharged.

【００３７】また、図８に示す記録ヘッド８１０をイン
クジェット記録装置本体に装着し、装置本体から記録ヘ
ッド８１０へ付与される信号をコントロールすることに
より、高速記録、高画質記録を実現できるインクジェッ
ト記録装置を提供することができる。An ink jet recording apparatus in which high-speed recording and high-quality recording can be realized by mounting the recording head 810 shown in FIG. 8 on the main body of the ink jet recording apparatus and controlling signals applied from the apparatus main body to the recording head 810. Can be provided.

【００３８】＜インクジェット記録装置本体＞次に、第
１の実施形態の記録ヘッド８１０を用いたインクジェッ
ト記録装置について説明する。図９は、本発明に係る実
施形態のインクジェット記録装置９００を示す外観斜視
図である。<Inkjet Recording Apparatus Main Body> Next, an inkjet recording apparatus using the recording head 810 of the first embodiment will be described. FIG. 9 is an external perspective view illustrating an inkjet recording apparatus 900 according to an embodiment of the present invention.

【００３９】図９において、記録ヘッド８１０は、駆動
モータ９０１の正逆回転に連動して駆動力伝達ギア９０
２、９０３を介して回転するリードスクリュー９０４の
螺旋溝９２１に対して係合するキャリッジ９２０上に搭
載されており、駆動モータ９０１の駆動力によってキャ
リッジ９２０と共にガイド９１９に沿って矢印ａ又はｂ
方向に往復移動可能となっている。不図示の記録媒体給
送装置によってプラテン９０６上に搬送される記録用紙
Ｐ用の紙押え板９０５は、キャリッジ移動方向に沿って
記録用紙Ｐをプラテン９０６に対して押圧する。In FIG. 9, a recording head 810 is driven by a driving force transmitting gear 90 in conjunction with forward and reverse rotation of a driving motor 901.
2, mounted on a carriage 920 that engages with a spiral groove 921 of a lead screw 904 that rotates via an arrow 903, and is driven by a driving force of a driving motor 901 along with a guide 919 together with an arrow a or b along with the carriage 920.
It is possible to reciprocate in the direction. A paper pressing plate 905 for the recording paper P conveyed onto the platen 906 by a recording medium feeding device (not shown) presses the recording paper P against the platen 906 along the carriage moving direction.

【００４０】フォトプラ９０７、９０８は、キャリッジ
９２０に設けられたレバー９０９のフォトプラ９０７、
９０８が設けられた領域での存在を確認して駆動モータ
９０１の回転方向の切換等を行うためのホームポジショ
ン検知手段である。支持部材９１０は記録ヘッド８１０
の全面をキャップするキャップ部材９１１を支持し、吸
引手段９１２はキャップ部材９１１内を吸引し、キャッ
プ内開口５１３を介して記録ヘッド８１０の吸引回復を
行う。移動部材９１５は、クリーニングブレード９１４
を前後方向に移動可能にし、クリーニングブレード９１
４及び移動部材９１５は、本体支持板９１６に支持され
ている。クリーニングブレード９１４は、図示の形態で
なく周知のクリーニングブレードが本実施形態にも適用
できることは言うまでもない。また、レバー９１７は、
吸引回復の吸引を開始するために設けられ、キャリッジ
９２０と係合するカム９１８の移動に伴って移動し、駆
動モータ９０１からの駆動力がクラッチ切換等の公知の
伝達手段で移動制御される。記録ヘッド８１０に設けら
れた発熱部８０６に信号を付与したり、駆動モータ９０
１等の各機構の駆動制御を司る記録制御部（不図示）
は、装置本体側に設けられている。The photo plastics 907 and 908 are provided on the lever 909 provided on the carriage 920.
A home position detecting unit 908 for confirming the presence in the area provided with 908 and switching the rotation direction of the drive motor 901 or the like. The support member 910 is a recording head 810
The suction means 912 sucks the inside of the cap member 911 and recovers the suction of the recording head 810 via the cap opening 513. The moving member 915 includes a cleaning blade 914.
Of the cleaning blade 91
4 and the moving member 915 are supported by the main body support plate 916. Needless to say, the cleaning blade 914 is not limited to the illustrated embodiment, and a well-known cleaning blade can be applied to the present embodiment. Also, the lever 917 is
It is provided to start the suction for the suction recovery, and moves with the movement of the cam 918 engaged with the carriage 920. The movement of the driving force from the drive motor 901 is controlled by known transmission means such as clutch switching. A signal is applied to the heating section 806 provided on the recording head 810,
Recording control unit (not shown) that controls the driving of each mechanism such as 1
Is provided on the apparatus main body side.

【００４１】上述のような構成のインクジェット記録装
置９００は、記録媒体給送装置によってプラテン９０６
上に搬送される記録用紙Ｐに対し、記録ヘッド８１０が
記録用紙Ｐの全幅にわたって往復移動しながら記録を行
うものであり、記録ヘッド８１０は、前述の第１の実施
形態のトランジスタ構造を有するインクジェット記録ヘ
ッド用基体を用いて製造されているため、高精度で高速
な記録が可能となる。The ink jet recording apparatus 900 having the above-described configuration uses a platen 906 by a recording medium feeding apparatus.
The recording head 810 performs recording on the recording paper P conveyed upward while reciprocating over the entire width of the recording paper P. The recording head 810 is an inkjet having the transistor structure of the above-described first embodiment. Since it is manufactured using the recording head base, high-precision and high-speed recording is possible.

【００４２】以上の説明においては、インクジェット記
録ヘッド用基体をインクジェット方式の記録ヘッドに採
用した例について説明したが、本発明に基づく基体構造
は、たとえば、サーマルヘッド用基体にも応用できるも
のである。In the above description, an example was described in which the substrate for an ink jet recording head was employed for an ink jet recording head. However, the substrate structure according to the present invention can be applied to, for example, a substrate for a thermal head. .

【００４３】本発明は、特にインクジェット記録方式の
中でも出願人の提唱する、熱エネルギーを利用してイン
クを吐出する方式の記録ヘッド、記録装置において、優
れた効果をもたらすものである。The present invention provides an excellent effect particularly in a recording head and a recording apparatus of the type which ejects ink using thermal energy, which is proposed by the applicant among the ink jet recording methods.

【００４４】その代表的な構成や原理については、例え
ば、米国特許大4,723,129号明細書、同第4,740,796号明
細書に開示されている基本的な原理を用いて行なうもの
が好ましい。この方法はいわゆるオンデマンド型、コン
ティニュアス型のいずれにも適用可能であるが、特に、
オンデマンド型の場合には、液体（インク）が保持され
ているシートや液路に対応して配置されている電気熱変
換体に、記録情報に対応していて該沸騰を越える急速な
温度上昇を与える少なくとも一つの駆動信号を印加する
ことによって、電気熱変換体に熱エネルギーを発生せし
め、記録ヘッドの熱作用面に膜沸騰させて、結果的にこ
の駆動信号に一対一対応し液体（インク）内の気泡を形
成出来るので有効である。この気泡の成長、収縮により
吐出用開口を介して液体（インク）を吐出させて、少な
くとも一つの滴を形成する。この駆動信号をパルス形状
とすると、即時適切に気泡の成長収縮が行なわれるの
で、特に応答性に優れた液体（インク）の吐出が達成で
き、より好ましい。このパルス形状の駆動信号として
は、米国特許第4,463,359号明細書、同第4,345,262号明
細書に記載されているようなものが適している。なお、
上記熱作用面の温度上昇率に関する発明の米国特許第4,
313,124号明細書に記載されている条件を採用すると、
さらに優れた記録を行なうことができる。Regarding the typical structure and principle, it is preferable to use the basic principle disclosed in, for example, US Pat. Nos. 4,723,129 and 4,740,796. This method can be applied to both so-called on-demand type and continuous type.
In the case of the on-demand type, a rapid temperature rise exceeding the boiling corresponding to the recorded information is applied to the electrothermal transducer disposed corresponding to the sheet holding the liquid (ink) or the liquid path. By applying at least one drive signal to the recording medium, heat energy is generated in the electrothermal transducer, and the film is boiled on the heat acting surface of the recording head. As a result, the liquid (ink) This is effective because bubbles in the parentheses) can be formed. By discharging the liquid (ink) through the discharge opening by the growth and contraction of the bubble, at least one droplet is formed. When the drive signal is formed into a pulse shape, the growth and shrinkage of the bubble are performed immediately and appropriately, so that the ejection of liquid (ink) having particularly excellent responsiveness can be achieved, which is more preferable. As the pulse-shaped drive signal, those described in US Pat. Nos. 4,463,359 and 4,345,262 are suitable. In addition,
U.S. Pat.
By adopting the conditions described in the specification of 313,124,
Further excellent recording can be performed.

【００４５】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電器熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用部が屈曲する領域に配置されている構成を開
示する米国特許第4,558,333号明細書、米国特許第4,45
9,600号明細書を用いた構成も本発明に含まれるもので
ある。加えて、複数の電気熱変換体に対して、共通する
スリットを電気熱変換体の吐出部とする構成を開示する
特開昭５９年第１２３６７０号公報や熱エネルギーの圧
力波を吸収する開口を吐出部に対応させる構成を開示す
る特開昭５９年第１３８４６１号公報に基づいた構成と
しても本発明は有効である。As the configuration of the recording head, in addition to the combination of the discharge port, the liquid path, and the electric heat converter (linear liquid flow path or right-angled liquid flow path) as disclosed in the above-mentioned respective specifications, U.S. Pat.No. 4,558,333 and U.S. Pat.
The configuration using the specification of Japanese Patent No. 9,600 is also included in the present invention. In addition, Japanese Unexamined Patent Application Publication No. 123670/1984 discloses a configuration in which a common slit is used as a discharge portion of an electrothermal transducer for a plurality of electrothermal transducers, and an opening for absorbing a pressure wave of thermal energy is provided. The present invention is also effective as a configuration based on JP-A-59-138461 which discloses a configuration corresponding to a discharge unit.

【００４６】更に、記録装置が記録出来る最大記録媒体
の幅に対応した長さを有する降るラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複うう記録ヘッドの組み合わせによって、その長さを満
たす構成や一体的に形成された一個の記録ヘッドとして
の構成のいずれでもよいが、本発明は、上述した効果を
一層有効に発揮することができる。Further, as a descending line type recording head having a length corresponding to the width of the maximum recording medium that can be recorded by the recording apparatus, a combination of a multi-layer recording head disclosed in the above-mentioned specification is used. Either a configuration satisfying the length or a configuration as one integrally formed recording head may be used, but the present invention can more effectively exert the above-described effects.

【００４７】［他の実施形態］尚、本発明は、複数の機
器（例えばホストコンピュータ，インタフェイス機器、
リーダ、プリンタなど）から構成されるシステムに適用
しても、一つの機器からなる装置（例えば、複写機、フ
ァクシミリ装置等）に適用してもよい。[Other Embodiments] The present invention relates to a plurality of devices (for example, a host computer, an interface device,
The present invention may be applied to a system including a reader, a printer, or the like, or may be applied to an apparatus including a single device (for example, a copier, a facsimile machine, or the like).

【００４８】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（又はＣＰＵや
ＭＰＵ）が記憶媒体に格納されたプログラムコードを読
出し実行することによっても、達成されることは言うま
でもない。An object of the present invention is to supply a storage medium storing a program code of software for realizing the functions of the above-described embodiments to a system or an apparatus, and to provide a computer (or CPU or MPU) of the system or the apparatus. Can also be achieved by reading and executing the program code stored in the storage medium.

【００４９】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiment, and the storage medium storing the program code constitutes the present invention.

【００５０】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭな
どを用いることができる。As a storage medium for supplying the program code, for example, a floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD
-R, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.

【００５１】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。When the computer executes the readout program code, not only the functions of the above-described embodiment are realized, but also the OS (Operating System) running on the computer based on the instruction of the program code. ) May perform some or all of the actual processing, and the processing may realize the functions of the above-described embodiments.

【００５２】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, based on the instructions of the program code, It goes without saying that the CPU included in the function expansion board or the function expansion unit performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.

【００５３】[0053]

【発明の効果】以上説明したように、本発明によれば、
記録ヘッド用基体のＣＭＯＳインバータ回路において、
ＮＭＯＳ型素子及びＰＭＯＳ型素子の両ドレインに低濃
度領域を設け、従来の素子構造に対してＰ型低濃度領域
又はＮ型低濃度領域を追加したので、消費電力を増大さ
せること無く、また、別電源を設けたり電圧変動の虞無
く、パワートランジスタの前段に発熱体の駆動電圧に耐
えるＰＭＯＳ又はＮＭＯＳ型素子を備えたＣＭＯＳイン
バータ回路を構成して、パワートランジスタ駆動用の高
耐圧ＣＭＯＳインバータ回路を実現できる。As described above, according to the present invention,
In the CMOS inverter circuit of the recording head base,
A low-concentration region is provided in both the drains of the NMOS and PMOS devices, and a P-type low-concentration region or an N-type low-concentration region is added to the conventional device structure, without increasing power consumption. A CMOS inverter circuit having a PMOS or NMOS type element that can withstand the driving voltage of the heating element is provided at the preceding stage of the power transistor without providing a separate power supply or causing a voltage fluctuation, and a high voltage CMOS inverter circuit for driving the power transistor. realizable.

【００５４】また、ＣＭＯＳインバータ回路のＰＭＯＳ
或いはＮＭＯＳ型素子に低濃度Ｐ型層又はＮ型層を追加
した構造とすることで、ダイオードセンサの構成をＮＰ
ＮＰ構造又はＰＮＰＮ構造とし、ダイオードセンサをＰ
基板又はＮ基板から完全に分離させ、寄生のトランジス
タによる影響をなくし、完全に素子分離されたダイオー
ドセンサを同時に作り込むことが可能となる。Further, a PMOS of a CMOS inverter circuit is used.
Alternatively, by adopting a structure in which a low-concentration P-type layer or an N-type layer is added to an NMOS-type element, the configuration of the diode sensor is changed to NP-type.
NP structure or PNPN structure, diode sensor is P
The diode sensor is completely separated from the substrate or the N-substrate, and the influence of the parasitic transistor is eliminated, so that a diode sensor in which the elements are completely separated can be simultaneously manufactured.

【００５５】また、ダイオードセンサを完全に分離でき
るので、ダイオードセンサの一連の接続が可能となり、
センサ用の端子数の増加を防ぎ、一連に接続したことに
よる高精度なダイナミックレンジアップが達成できる。Further, since the diode sensor can be completely separated, a series of connection of the diode sensor becomes possible.
It is possible to prevent an increase in the number of sensor terminals and achieve a high-precision dynamic range increase by connecting in series.

【００５６】また、電源は記録素子駆動用の電源から共
通に供給すれば良いので、電源を追加したり、降圧回路
を無くすことができ、且つＣＭＯＳであることから貫通
電流を無くすことができ、記録ヘッドの温度上昇を防止
し、エネルギーの省力化を図れるので、バッテリ駆動方
式の記録装置等に対応できる。Further, since the power source may be supplied in common from the power source for driving the printing element, it is possible to add a power source, eliminate a step-down circuit, and eliminate a through current because of the CMOS. Since a rise in the temperature of the recording head can be prevented and energy can be saved, it can be applied to a battery-driven recording apparatus or the like.

【００５７】また、本発明の記録ヘッドは上記記録ヘッ
ド用基体を用い、本発明の記録装置は上記記録ヘッドを
搭載するので、電源コストの削減や装置の小型化を図る
ことができる。Further, since the recording head of the present invention uses the above-described recording head base and the recording apparatus of the present invention mounts the above-mentioned recording head, it is possible to reduce the power supply cost and to reduce the size of the apparatus.

【００５８】[0058]

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る第１の実施形態のインクジェット
記録ヘッド用基体に搭載される発熱体駆動回路図であ
る。FIG. 1 is a circuit diagram of a heating element driving circuit mounted on a substrate for an inkjet recording head according to a first embodiment of the present invention.

【図２Ａ】図１に示すオフセットＰＭＯＳトランジスタ
の構造を示す断面図である。FIG. 2A is a sectional view showing the structure of the offset PMOS transistor shown in FIG. 1;

【図２Ｂ】図１に示すオフセットＮＭＯＳトランジスタ
の構造を示す断面図である。FIG. 2B is a sectional view showing a structure of the offset NMOS transistor shown in FIG. 1;

【図３】ダイオードセンサの構造を示す断面図である。FIG. 3 is a sectional view showing a structure of a diode sensor.

【図４Ａ】従来技術に係るバイポーラパワートランジス
タを用いた発熱体の駆動回路図である。FIG. 4A is a driving circuit diagram of a heating element using a bipolar power transistor according to the related art.

【図４Ｂ】図４Ａに示すバイポーラパワートランジスタ
の構造を示す断面図である。FIG. 4B is a sectional view showing a structure of the bipolar power transistor shown in FIG. 4A.

【図４Ｃ】従来技術に係るＭＯＳパワートランジスタを
用いた発熱体の駆動回路図である。FIG. 4C is a drive circuit diagram of a heating element using a MOS power transistor according to the related art.

【図４Ｄ】従来技術に係るオフセットＮＭＯＳパワート
ランジスタの構造を示す断面図である。FIG. 4D is a sectional view showing the structure of an offset NMOS power transistor according to the related art.

【図４Ｅ】図６Ａ、６Ｂに示すゲート電圧昇圧回路のＮ
ＭＯＳトランジスタの構造を示す断面図である。FIG. 4E is a diagram showing the N of the gate voltage boosting circuit shown in FIGS. 6A and 6B.
FIG. 3 is a cross-sectional view illustrating a structure of a MOS transistor.

【図４Ｆ】図６Ｂに示すゲート電圧昇圧回路のＰＭＯＳ
トランジスタの構造を示す断面図である。FIG. 4F shows the PMOS of the gate voltage boosting circuit shown in FIG. 6B.
FIG. 3 is a cross-sectional view illustrating a structure of a transistor.

【図５】従来のダイオードセンサの構造を示す断面図で
ある。FIG. 5 is a sectional view showing the structure of a conventional diode sensor.

【図６Ａ】第１の従来技術としてパワートランジスタの
ゲート電圧を増加するための回路図である。FIG. 6A is a circuit diagram for increasing a gate voltage of a power transistor as a first related art.

【図６Ｂ】第２の従来技術としてパワートランジスタの
ゲート電圧を増加するための回路図である。FIG. 6B is a circuit diagram for increasing a gate voltage of a power transistor as a second related art.

【図７】従来技術に係るインクジェット記録ヘッド用基
体の回路図である。FIG. 7 is a circuit diagram of a substrate for an ink jet recording head according to the related art.

【図８】本実施形態のインクジェット記録ヘッドの概略
構成を示す図である。FIG. 8 is a diagram showing a schematic configuration of an ink jet recording head of the embodiment.

【図９】本実施形態のインクジェット記録装置本体の外
観斜視図である。FIG. 9 is an external perspective view of an ink jet recording apparatus main body of the present embodiment.

【符号の説明】[Explanation of symbols]

１０１…高耐圧オフセットＰＭＯＳ １０２…発熱体 １０３…ＮＭＯＳパワートランジスタ １０４、１０５…オフセットＮＭＯＳ １０６…昇圧用抵抗 １０７…インバータ素子 １０８…ロジック回路出力 １０９…ＶＨ電源 １１０…ゲート電圧昇圧回路 ２０１…高濃度ＰＭＯＳ ２０２…低濃度ＰＭＯＳ ２０３…Ｎ型サブストレート ２０４…Ｐ基板 ２１１…高濃度ＮＭＯＳ ２１２…低濃度ＮＭＯＳ ２１３…Ｐ型サブストレート ８１０…インクジェット記録ヘッド ９００…インクジェット記録装置 DESCRIPTION OF SYMBOLS 101 ... High withstand voltage offset PMOS 102 ... Heating element 103 ... NMOS power transistor 104, 105 ... Offset NMOS 106 ... Boost resistor 107 ... Inverter element 108 ... Logic circuit output 109 ... VH power supply 110 ... Gate voltage booster circuit 201 ... High concentration PMOS 202 ... low concentration PMOS 203 ... N type substrate 204 ... P substrate 211 ... high concentration NMOS 212 ... low concentration NMOS 213 ... P type substrate 810 ... ink jet recording head 900 ... ink jet recording apparatus

───────────────────────────────────────────────────── フロントページの続き (72)発明者 望月 無我 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Mochizuki Moka Canon Inc. 3- 30-2 Shimomaruko, Ota-ku, Tokyo

Claims (12)

【特許請求の範囲】[Claims] 【請求項１】 複数の記録素子を通電駆動して画像デー
タを記録媒体に記録する記録ヘッドに用いられ、該複数
の記録素子が形成された記録ヘッド用基体であって、 前記記録ヘッド用基体に、少なくとも前記記録素子を通
電駆動するためのＮＭＯＳ型パワートランジスタと、前
記画像データに基づいて該パワートランジスタを駆動す
るためのＣＭＯＳ論理回路を設け、 前記ＣＭＯＳ論理回路は、前記パワートランジスタのゲ
ートに印加される電圧を決定するＮＭＯＳ型素子及びＰ
ＭＯＳ型素子を有するＣＭＯＳインバータ回路を有し、
該ＮＭＯＳ型素子及びＰＭＯＳ型素子の両ドレインに低
濃度領域を設けたことを特徴とする記録ヘッド用基体。1. A printhead base for use in a printhead for printing image data on a print medium by energizing a plurality of print elements and forming the plurality of print elements, wherein the printhead base is provided. An NMOS power transistor for energizing and driving at least the recording element, and a CMOS logic circuit for driving the power transistor based on the image data, wherein the CMOS logic circuit is connected to a gate of the power transistor. NMOS type element for determining applied voltage and P
A CMOS inverter circuit having a MOS element,
A recording head base, wherein low-concentration regions are provided in both drains of the NMOS element and the PMOS element. 【請求項２】 前記ＰＭＯＳ型素子のドレインにおける
低濃度Ｐ型不純物領域の深さは、前記ＣＭＯＳ論理回路
のＰＭＯＳサブストレートをなすＮ型領域よりも浅く、
且つ該ＣＭＯＳ論理回路のＮＭＯＳ型素子のドレイン及
びソースをなす高濃度Ｎ型不純物領域の深さより深く構
成されていることを特徴とする請求項１に記載の記録ヘ
ッド用基体。2. The low-concentration P-type impurity region at the drain of the PMOS element has a depth smaller than that of an N-type region forming a PMOS substrate of the CMOS logic circuit.
2. The printhead base according to claim 1, wherein the substrate is formed deeper than the high-concentration N-type impurity region forming the drain and source of the NMOS element of the CMOS logic circuit. 【請求項３】 前記ＮＭＯＳ型素子のドレイン及びソー
スをなす高濃度Ｎ型不純物領域、前記ＰＭＯＳ型素子の
ドレインに設けた低濃度Ｐ型不純物領域、前記ＣＭＯＳ
論理回路のＰＭＯＳサブストレートをなすＮ型領域及び
Ｐ型基板からなるＮＰＮＰ構造において、前記高濃度Ｎ
型不純物領域をカソード、前記低濃度Ｐ型不純物領域を
アノードとしてダイオードによる温度センサを設けたこ
とを特徴とする請求項１乃至請求項２に記載の記録ヘッ
ド用基体。3. A high-concentration N-type impurity region serving as a drain and a source of the NMOS device, a low-concentration P-type impurity region provided on a drain of the PMOS device, and the CMOS.
In an NPNP structure comprising an N-type region forming a PMOS substrate of a logic circuit and a P-type substrate, the high-concentration N
3. The recording head substrate according to claim 1, wherein a temperature sensor is provided by a diode with the type impurity region serving as a cathode and the low concentration P type impurity region serving as an anode. 【請求項４】 前記記録素子を通電駆動するための電圧
電源と、前記ＮＭＯＳ型パワートランジスタのゲートに
印加される電圧を決定するＣＭＯＳインバータ回路を駆
動するための電源電圧とを共通化することを特徴とする
請求項１乃至請求項３のいずれかに記載の記録ヘッド用
基体。4. A power supply for energizing the recording element and a power supply for driving a CMOS inverter circuit that determines a voltage applied to the gate of the NMOS power transistor. The recording head substrate according to any one of claims 1 to 3, wherein: 【請求項５】 複数の記録素子を通電駆動して画像デー
タを記録媒体に記録する記録ヘッドに用いられ、該複数
の記録素子が形成された記録ヘッド用基体であって、 前記記録ヘッド用基体に、少なくとも前記記録素子を通
電駆動するためのＰＭＯＳ型パワートランジスタと、前
記画像データに基づいて該パワートランジスタを駆動す
るためのＣＭＯＳ論理回路を設け、 前記ＣＭＯＳ論理回路は、前記パワートランジスタのゲ
ートに印加される電圧を決定するＮＭＯＳ型素子及びＰ
ＭＯＳ型素子を有するＣＭＯＳインバータ回路を有し、
該ＮＭＯＳ型素子及びＰＭＯＳ型素子の両ドレインに低
濃度領域を設けたことを特徴とする記録ヘッド用基体。5. A printhead base for use in a printhead for recording image data on a print medium by energizing a plurality of print elements and forming the plurality of print elements, wherein the printhead base is provided. A PMOS type power transistor for energizing and driving the recording element, and a CMOS logic circuit for driving the power transistor based on the image data, wherein the CMOS logic circuit is connected to a gate of the power transistor. NMOS type element for determining applied voltage and P
A CMOS inverter circuit having a MOS element,
A recording head base, wherein low-concentration regions are provided in both drains of the NMOS element and the PMOS element. 【請求項６】 前記ＮＭＯＳ型素子のドレインにおける
低濃度Ｎ型不純物領域の深さは、前記ＣＭＯＳ論理回路
のＮＭＯＳサブストレートをなすＰ型領域よりも浅く、
且つ該ＣＭＯＳ論理回路のＰＭＯＳ型素子のドレイン及
びソースをなす高濃度Ｐ型不純物領域の深さより深く構
成されていることを特徴とする請求項５に記載の記録ヘ
ッド用基体。6. The depth of the low-concentration N-type impurity region at the drain of the NMOS device is smaller than the P-type region forming the NMOS substrate of the CMOS logic circuit.
6. The printhead base according to claim 5, wherein the high-concentration P-type impurity region forming the drain and the source of the PMOS element of the CMOS logic circuit is formed deeper. 【請求項７】 前記ＰＭＯＳ型素子のドレイン及びソー
スをなす高濃度Ｐ型不純物領域、前記ＮＭＯＳ型素子の
ドレインに設けた低濃度Ｎ型不純物領域、前記ＣＭＯＳ
論理回路のＮＭＯＳサブストレートをなすＰ型領域及び
Ｎ型基板からなるＰＮＰＮ構造において、前記高濃度Ｐ
型不純物領域をアノード、前記低濃度Ｎ型不純物領域を
カソードとしてダイオードによる温度センサを設けたこ
とを特徴とする請求項５乃至請求項６に記載の記録ヘッ
ド用基体。7. A high-concentration P-type impurity region forming a drain and a source of the PMOS device, a low-concentration N-type impurity region provided on a drain of the NMOS device, and the CMOS.
In a PNPN structure composed of a P-type region forming an NMOS substrate of a logic circuit and an N-type substrate, the high-concentration P
7. The printhead substrate according to claim 5, wherein a temperature sensor is provided by using a diode as an anode and the low-concentration N-type impurity region as a cathode. 【請求項８】 前記記録素子を通電駆動するための電圧
電源と、前記ＰＭＯＳ型パワートランジスタのゲートに
印加される電圧を決定するＣＭＯＳインバータ回路を駆
動するための電源電圧とを共通化することを特徴とする
請求項５乃至請求項７のいずれかに記載の記録ヘッド用
基体。8. A common power supply voltage for driving the recording element and a power supply voltage for driving a CMOS inverter circuit that determines a voltage applied to the gate of the PMOS power transistor. The recording head substrate according to any one of claims 5 to 7, wherein: 【請求項９】 請求項１乃至請求項８のいずれかに記載
の記録ヘッド用基体を用いたことを特徴とする記録ヘッ
ド。9. A recording head using the recording head substrate according to claim 1. Description: 【請求項１０】 前記記録ヘッドは、インクを吐出して
記録を行うインクジェット記録ヘッドであることを特徴
とする請求項９に記載の記録ヘッド。10. The printhead according to claim 9, wherein the printhead is an ink jet printhead that performs printing by discharging ink. 【請求項１１】 前記記録ヘッドは、熱エネルギーを利
用してインクを吐出する記録ヘッドであって、インクに
与える熱エネルギーを発生するための熱エネルギー変換
体を備えていることを特徴とする請求項９乃至請求項１
０のいずれかに記載の記録ヘッド。11. The recording head, which ejects ink by using thermal energy, includes a thermal energy converter for generating thermal energy to be applied to the ink. Claims 9 to 1
0. The recording head according to any one of 0. 【請求項１２】 請求項９乃至請求項１１のいずれかに
記載の記録ヘッドを搭載することを特徴とする記録装
置。12. A recording apparatus comprising the recording head according to claim 9.