JPH1065047A - 半導体素子搭載用パッケージの製造方法 - Google Patents

半導体素子搭載用パッケージの製造方法

Info

Publication number
JPH1065047A
JPH1065047A JP21879896A JP21879896A JPH1065047A JP H1065047 A JPH1065047 A JP H1065047A JP 21879896 A JP21879896 A JP 21879896A JP 21879896 A JP21879896 A JP 21879896A JP H1065047 A JPH1065047 A JP H1065047A
Authority
JP
Japan
Prior art keywords
adhesive
weir
package
area
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21879896A
Other languages
English (en)
Inventor
Tokio Ogoshi
時夫 大越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP21879896A priority Critical patent/JPH1065047A/ja
Publication of JPH1065047A publication Critical patent/JPH1065047A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】接着剤のはみ出しがない半導体搭載用パッケー
ジの製造方法を得る。 【解決手段】接合前の基材または導電層に形成すべき接
着剤の厚みよりも低い堰を接着剤の周縁部に設け、且
つ、堰で囲まれた全領域のうち、接着剤を形成させる領
域の面積をSaとし、接着剤と堰との間の接着剤を形成
させない領域の面積をSeとしたとき、下記式 0.01≦Se/Sa≦1 を満足するように接着剤を形成する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、組立の際に接着剤
の流れ出しを防止する半導体素子搭載用パッケージ(以
下、パッケージという)の新規な製造方法に関する。
【0002】
【従来の技術】近年、半導体素子の分野では、マイクロ
プロセッサーに代表されるように集積密度の増加、高速
化の方向にあり、それを搭載するパッケージや電気部
品、マザーボード基材、実装工程等においては異種材料
の組み合わせ技術、即ち異種材料の接続・接合を含んだ
接着材料や接着技術が重要な部分を占めるに至ってい
る。これはパッケージ等の電気部品やモジュールなどの
電気特性の向上、放熱性の向上、信頼性の向上が求めら
れているとともに、軽量化、コンパクト化による携帯用
パソコン、携帯電話等の普及が加速しつつあることが主
要因と考えられる。現在それらに使用される樹脂系回路
基板はエポキシ樹脂、BT(ビスマレイミド・トリアジ
ン)レジン、ポリイミドなどの接着剤とガラスクロスや
ガラス不織布等のガラス繊維、アラミド不織布等を複合
した形で形成されおり、パッケージの主要構成材料とな
っている。また一方では、ガラス繊維−エポキシ樹脂、
ガラス繊維−BTレジン、ガラス繊維−フッ素樹脂など
の比較的低誘電率で高周波特性にすぐれた樹脂系回路基
板とセラミック、金属よりなる放熱用基板とを接合した
パッケージが製品化あるいは開発が進められている。こ
れらの基板はいずれも、硬化体が比較的高弾性でリジッ
ドな接着層を持った基板である。
【0003】一方、熱膨張係数の異なった異種材料間の
接着において、熱衝撃等による信頼性低下を防ぐ目的
で、接着剤(層)としてヘキサフルオロプロピレン−フ
ッ化ビニリデン共重合体を主成分とするフッ素ゴム系接
着剤、シランあるいはオルガノポリシロキサンを主成分
とするシリコーンオイルに架橋剤、シランカップリング
剤等の接着性付与剤を配合した接着剤即ち上記のリジッ
ドな樹脂系回路基板に対して硬化体が比較的低弾性のペ
ースト状接着剤を使用したパッケージの開発が進められ
ている。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た接着剤を使ってパッケージを製造する場合、製造工程
の接合時における加熱や加圧により、接着剤が流れて、
基材やパッケージの端部からはみ出したり、流れ出して
しまう問題がある。特に半導体素子等の電子部品搭載用
の開口部(キャビティー)を有するパッケージの接合で
は、図7に示すように開口部の接着剤不要部分に接着剤
が流れ出し、ワイヤーボンディングのための端子部分が
接着剤によって被覆されてしまう等の部品搭載時や部品
の電気的接続における障害が発生し、また、パッケージ
製造の歩留まり低下を引き起こしている。また、上記の
ような硬化体が低弾性のペースト状接着剤は、それ自体
に流動性がある場合が多く、より大きな問題を抱えてい
る。
【0005】一方、上記問題の解決策として、接合後に
ザグリ加工等によりキャビティーを付加する方法も検討
されているが、部品搭載時や部品の電気的接続における
障害を解消する技術はまだ完成するに至っていない。
【0006】以上の点からパッケージ製造における接合
の工程で、接着剤のはみ出しが無い製造方法が強く望ま
れている。
【0007】
【発明の実施の形態】本発明者は、かかる問題を解決す
るため鋭意研究をした結果、基材と導電層とを接着剤を
介して接合して積層する半導体素子搭載用パッケージの
製造方法において、接合前の基材または導電層に形成す
べき接着剤の厚みよりも低い堰を接着剤の周縁部に設
け、且つ、接着剤を形成させる領域の面積をSaとし、
接着剤と堰との間の接着剤を形成させない領域の面積を
Seとしたとき、下記式 0.01≦Se/Sa≦1 を満足するように接着剤を形成することにより接着剤の
はみ出しを防止できることを見いだし、本発明を完成す
るに至った。
【0008】本発明において、基材あるいは導電層はパ
ッケージの組立や電子部品に使用される公知の基板を何
等制限なく使用できる。基材としては、例えば、絶縁基
板に電気回路が形成された回路基板、放熱用基板、電源
あるいは接地用の金属板よりなる基板等を挙げることが
できる。
【0009】上記の回路基板としては、絶縁基板に樹
脂、セラミック等の公知の材質のものを使用できる。樹
脂系回路基板としては、例えば、エポキシ樹脂、BTレ
ジン、ポリイミドなどの樹脂を挙げることができ、ま
た、セラミック系回路基板としては、窒化アルミニウ
ム、ムライト、アルミナなどの焼結体系絶縁材、あるい
は結晶化ガラスなどを挙げることができる。さらにガラ
スクロスやガラス不織布等のガラス繊維、アラミド不織
布、また、セラミック粉末と樹脂との複合体を用いるこ
ともできる。
【0010】回路基板は、例えば、金、銀、銅、タング
ステンなどの金属や、導電性セラミック、導電性樹脂な
どからなる導体を主成分とする導電性材料により、信
号、接地、電源等の電気回路が絶縁基板の片面または両
面に形成されていてもよく、また、内部に形成されてい
てもよい。さらに、このような電気回路が形成された回
路基板が複数枚積層されていてもよい。
【0011】樹脂系回路基板は、リジッドなもの(厚
み:0.15〜2.0mm程度)に限らず、樹脂フィル
ムなどの表面あるいは内部に電気回路が形成された柔軟
なフレキシブル回路基板(厚み:25〜220μm程
度)も用いることができる。更に、上記樹脂系回路基板
において、樹脂材料の内部にアルミニウム、銅などの金
属板を埋め込んで複合化し、放熱性を高めた回路基板も
使用できる。また、回路基板にはスルーホールおよびビ
アを形成させることもできる。
【0012】セラミック系回路基板は、半導体素子実装
工程中の画像認識などのために公知の着色剤を含ませて
黒色、黒灰色、黒褐色等に着色されたものも使用でき
る。
【0013】放熱用回路基板は、半導体から発生する熱
をパッケージ外部に逃がすためのもので、その目的のた
めにセラミック焼結体や金属、合金等の高熱伝導性の基
板が使用される。具体的に例示すれば、金属としては、
銅、アルミニウム、モリブデン、タングステンなどの金
属、銅−タングステン合金、銅−モリブデン合金などの
上記各種金属を主成分とする合金、銅−モリブデン−
銅、銅−インバー−銅などのクラッド材等を挙げること
ができる。また、セラミックとしては、窒化アルミニウ
ム、炭化ケイ素、酸化ベリリウム等の焼結体を挙げるこ
とができる。
【0014】電源あるいは接地用の金属板を具体的に例
示すれば、銅、銅合金、アルミニウム、アルミニウム合
金、コバール、その他Fe−Ni−Co系合金、42ア
ロイ、その他Fe−Ni系合金、片面あるいは両面アル
ミニウムクラッドコバール、片面あるいは両面アルミニ
ウムクラッド42アロイ等の金属が好適に使用される。
なお、クラッド板とは金属板(または箔)同士を重ね圧
延、圧着したものである。
【0015】次に、導電層としては上記に掲げた回路基
板や電源あるいは接地用の金属板よりなる基板等を問題
なく使用できる。導電層は半導体素子等の能動部品ある
いは受動部品を含む電子部品を搭載するための領域(キ
ャビティーや開口部)があってもよい。このような場
合、キャビティーの大きさや形は何等制限されるもので
はなく、例えば、半導体素子(IC)の場合は、その形
状、大きさ、さらに入力/出力(I/O:Input/
Output)端子の位置や、導電層へのワイヤーボン
ディングの位置などのパッケージ仕様によって適宜決定
すればよい。開口部を設ける場合、その形状は一般には
パッケージの外形と相似形であるが、これに制限される
ものではなく、正方形、長方形やコーナーにアール
(R)を有した四角形、あるいは多角形さらに円形等で
あってよい。また、基材の上に開口部の大きさが異なる
導電層の複数層を積層する場合の接着においても同様で
あり、通常は基板に近づくにしたがって開口部の小さい
導電層が積層され、段を組み上げられるように配置され
てキャビティー部を有するパッケージが形成される(例
えば図4(a)参照)。
【0016】パッケージの場合、接合される基板材料の
組み合わせとしては、導電層(回路基板)−基材(回路
基板)、導電層(回路基板)−基材(放熱用基板)、導
電層(回路基板)−導電層(電源層あるは接地層)ある
いはこれらが順次複数層接合されて組み合わされるのが
一般的である。
【0017】本発明で用いられる接着剤は、接合時にお
いて流動性を呈し、接合後に硬化して固体となる接着剤
である。ここで示す流動性は荷重や加圧等の外圧あるい
は加熱により樹脂流れ(フロー)することを意味する。
【0018】このような接着剤を具体的に例示すれば、
熱硬化性のエポキシ樹脂、BTレジン、ポリイミド、ポ
リエステル、変性PPE(ポリフェニレンエーテル)、
PPO(ポリフェニレンオキサイド)などを挙げること
ができ、また、さらにガラスクロスやガラス不織布等の
ガラス繊維、アラミド不織布、セラミック粉末と上記し
た接着性樹脂との複合体を用いることもできる。例え
ば、ガラス繊維−エポキシ樹脂、ガラス繊維−BTレジ
ン、ガラス繊維−変性PPE等の室温において固体状で
あるものを挙げることができる。
【0019】また、エポキシ系接着剤、ポリイミド系接
着剤、ヘキサフルオロプロピレン−フッ化ビニリデン共
重合体を主成分とするフッ素ゴム系接着剤、シランある
いはオルガノポリシロキサンを主成分とするシリコーン
オイルに架橋剤、シランカップリング剤等の接着性付与
剤を配合したシリコーン系接着剤などの室温においてペ
ースト状やガム状等であるものが挙げられる。
【0020】上記接着剤の流動性、粘度は充填剤の種類
や含有量により影響を受け易い。充填剤としては、例え
ば、酸化ケイ素、酸化アルミニウム、酸化チタンなどの
無機質粉末充填剤やシリコーン系、フッソ系等の有機質
充填剤を挙げることができる。また、上記粉末はシラン
カップリング剤等により表面が改質されてもよい。
【0021】さらに、接着剤はその硬化体が絶縁性を有
していてもよいし、あるいは導電性を有していてもよ
く、パッケージの電気的回路設計や構造仕様によって選
択すればよい。導電性の接着剤とするためには金、銀、
銅などの金属やセラミック系導電粉末を加えればよい。
例示すれば、銀−エポキシ系、銀−ポリイミド系、銀−
シリコーン系などのペースト状接着剤あるいはシート状
の導電性接着剤が挙げられる。また、パッケージの機能
上絶縁性と導電性を同一接着層内に設けたい場合、例え
ば基材と導電層とを接合する接着層の一部分を絶縁性接
着剤とし、他の部分を導電性接着剤とすることもでき
る。製法としては、対向する一方の基板に絶縁性接着剤
を、他方に導電性接着剤を形成して接合すればよい。こ
の場合、互いに影響を及ぼさないように絶縁性接着剤と
導電性接着剤の境界部分に後述する堰を設けてもよい。
【0022】一般に回路基板の接着のような、接着する
部分が限られ、比較的広い面積の場合、ペースト状の接
着剤の形成にはスクリーン印刷法が最適である。接着剤
の25℃における粘度が500〜6,000ポイズのペ
ースト状接着剤がスクリーン印刷に好適である。
【0023】本発明において形成される堰は、基材と導
電層あるいは導電層同士(開口部の大きさや形状が同じ
でもよい)の接合時に接着剤の流れ出しを防止できる形
態、即ち高さ、幅、位置、パターンおよび材質であれば
よい。以下、順次説明する。
【0024】まず、図1に基づいて説明すると、堰6の
高さDは接合前の基材1または導電層3に形成すべき接
着剤層の厚みTよりも低くすることが必要である。堰6
の高さが接着剤層の厚みよりも高い場合、接着が困難と
なるか、あるいは導電層3または基材1の変形を伴わせ
ることになるとともに接合後に接着層の中にボイドや未
接着領域を残存させることになる。
【0025】堰6の高さDは、パッケージ厚み、絶縁性
を確保する適正な接着剤7の厚み、さらにスクリーン印
刷法の限度などを考慮し、25〜300μmの範囲、さ
らに50〜150μmの範囲であることが好ましい。
【0026】また、堰6の位置・パターンは、接着剤形
成領域の周縁部に形成することで、接着剤7の流れ出し
を防止できる。堰6は接着剤形成領域の全周囲に連続し
て設けたり、後述する堰の欠損部を設けて不連続として
もよい。接合は被接着体全面での接着がなされるのが好
ましく、図1(a)に示すように堰6はパッケージ外周
近傍や開口部近傍に設け、接着剤7の形成領域はその間
即ち堰6に囲まれる領域とするのが望ましい。堰6の基
板端あるいはキャビティー端部からの距離は特に限定す
る必要はなく、パッケージの製造条件(後述の多数個取
りや1個取りの場合)や堰の幅、接着層の幅、堰の形成
方法などにより適宜設定すればよい。
【0027】また、接合時あるいは積層時においては接
着剤中に介在する気泡を除去して、基板と導電層の対向
する面のほぼ全面でこれらを接合するため、加熱ととも
に加圧や真空あるいはその両方の雰囲気で実施するのが
通常である。特に接着面積が大きい場合は加圧と真空併
用が最も好適である。
【0028】このような状況下では、基材1と導電層3
の間の接着剤が接合時の外圧のため横方向へ広がる。即
ち、接着剤層の厚みと接合後における厚みの差の分の接
着剤体積が横方向に押しやられ、堰に堰止められる。最
終的に、堰が堰と対向する基材1あるは導電層3に接触
した場合、接合後における接着剤7の厚みは堰6の高さ
となる。接着剤層の厚みは堰6の高さDよりも厚くする
ことが必要であが、単に厚くしても、接着剤を形成する
面積の大きさによっては接着剤の絶対量に過不足が生じ
る場合もある。ここで、堰の高さDによって決まる接着
剤7の理論的に必要な体積Vを求めると、接着剤のはみ
出しやボイド、未接着領域が無く接合すると仮定した場
合、式(1)で表されることになる。
【0029】 接合後の接着層の体積V =接着剤形成面積×接着剤形成厚み −−−−(1) さらに図1(b)および図1(c)を用いて具体的に説
明する。堰6の高さをD、接着剤を形成させる領域の面
積をSa、接着剤と堰との間の接着剤を形成させない領
域の面積をSe及び形成する接着剤の平均厚みをTとし
た場合、形成した接着剤7の一部が移動し、接着剤の高
さが最終的に堰の高さDと同じになり、接合後に図1
(d)のようになると仮定した場合、接着剤7が占有す
る体積Vについて以下の式(2)が成り立つ。 V=(Sa+Se)×D=Sa×T −−−−(2) ここでSa+Seは堰6で囲まれた全領域を示し、この
場合は接合面積を意味する。
【0030】本発明において、基板または導電層に形成
させる接着剤の体積は、上記式(2)から求められるV
とすることが非接着領域をなくして接合強度を向上させ
るために好ましい。さらには上記式(2)から求められ
るVの5〜20%多くした量がボイドや未接着領域を残
存させない点で望ましい。図2(a)および図2(b)
は、この場合の接合前後の堰6と接着剤7の関係を示す
模式図である。接着剤7を式(2)から求めたVより5
〜20%多くした場合、接合後では図2(b)のよう
に、接着剤7は堰の直下まで移動し、堰6と対向する基
材1の間に接着剤7を挟み込んだ厚み領域Gを生じさせ
ることになる。この領域Gは式(2)から求めたVより
5〜20%多くした接着剤の体積分となり、接着剤の形
成ばらつきを吸収しボイドや未接着領域を低減する。
【0031】また、本発明においては、パッケージ製造
の接合において上記のSeとSaとの比(Se/Sa)
が0.01〜1であることが必要である。この範囲にお
いて接着剤7のはみ出しを防止することができる。Se
とSaの比は好ましくは0.05〜0.5の範囲であ
る。Se/Saが0.01より小さい場合、堰6と接着
剤7までの距離が短くなり、接着剤7の厚みばらつきに
よる接着剤の過不足の影響を受け易く、接合時に接着剤
がはみ出してしまう。一方、Se/Saが1よりも大き
くなった場合、形成させる接着剤の厚みを堰の厚みより
極端に大きくしなければならない。また、堰と接着剤ま
での距離が離れすぎてしまい接合時の接着剤の流れが不
均一になり易く、結果的に接合時に接着剤をはみ出し易
くさせる。Se+Saの大きさは特に制限されるもので
はなく、パッケージの構造仕様、接着信頼性などの観点
で適宜決定すればよい。
【0032】接着剤7と堰6との間の接着剤7を形成さ
せない領域の面積Seは堰6と接着剤7との間隔を均等
に保つように設けることが接着剤はみ出しの防止に対し
て好適である。
【0033】このように接合時の加圧雰囲気あるいは真
空雰囲気において、介在したボイドや接着剤層中に孤立
した未接着領域は、接着層内を移動してパッケージの外
周部あるいは導電層に設けられた開口部の堰6と対向す
る基材1あるいは導電層3との間隙から排出される。ま
た、同時に接着剤7の塗布されなかった領域には、その
周囲の接着剤7が押し寄せ、未接着領域が消滅する。接
着層内の残存ボイドや未接着領域は接着強度や接着信頼
性に悪影響を及ぼし、結果的にパッケージの信頼性低下
を引き起こす恐れがある。
【0034】このようなことから、接合時に介在したボ
イドの排出や未接着領域の消滅を促進させるために、図
3に示すように、堰6の一部に欠損部15を設けること
が推奨される。特に室温においてペースト状の接着剤の
場合、導電層あるいは基材のセッティングとともに接着
剤7の移動・広がりが起こる。続く加圧下、真空下にお
いてはさらに顕著となる。このような場合、堰6の一部
に欠損部15を設けることにより、接着剤7の流れとと
もにボイドの排出や未接着領域の消滅を促進させること
ができ、且つ接着剤7のはみ出しを防止することができ
る。
【0035】このように堰に欠損部15を形成した場
合、特に接合時における加圧下、真空下においてはボイ
ドや孤立した未接着領域は堰の欠損部15へ比較的速く
移動する。この理由から堰の欠損部15付近の、接着剤
7を形成させない領域16は比較的大きくすることで接
着剤7のはみ出しを防止できる。例えば図3で示したよ
うに、B部、C部およびD部のような欠損部15と接着
剤を形成させない領域16を有したパターンとすること
が好適である。この場合、Seとしては接着剤を形成さ
せない領域16とその他の接着剤と堰との間の接着剤を
形成させない領域の面積を加えた大きさとなる。そし
て、基本的に式(2)から接着剤量の推測が可能であ
る。即ち、接着剤7の全体積(形成面積×接着剤7の平
均厚み)と堰6の厚みおよび堰6と接着剤7の間隔や接
着剤を形成させない領域16の面積を考慮すればよい。
例えば、接着剤を形成させない領域16を設けた場合、
その占める面積の増加分に応じて、形成する接着剤7の
厚みも大きくすればよい。この場合においても堰の欠損
部15の位置、大きさ、数は接着剤7の厚み、堰6の高
さ、接着剤7の粘度や流動性などを考慮して定めればよ
い。
【0036】堰の欠損部15の位置は、特に限定されな
いが、仮に接合時に接着剤7のはみ出しが(接着剤7の
厚みばらつき等による)起こっても問題がない位置が好
適である。例えばパッケージの外周部や外周部のコーナ
ー部あるいはキャビティー部のコーナー部などに配置す
るのが好ましい。
【0037】堰の欠損部15の大きさは0.2〜3m
m、また、接着剤を形成させない領域16の1つの面積
は3〜30mm2が接着剤7のはみ出しを欠損部15で
発生させない点で望ましい範囲であるが、欠損部15の
大きさによって適宜定めればよい。接着剤を形成させな
い領域16の形状は特に制限はないが、形状的には欠損
部15から等距離を保って対象的に形成されたパターン
が好適である、例えば図3で示すB部、C部およびD部
などが挙げられる。各部における記号の説明を表1にま
とめて示す。
【0038】
【表1】
【0039】堰の欠損部15と欠損部15との間隔P
は、等間隔であっても、等間隔でなくともよく、堰の欠
損部15の大きさ(例えば図3で示すd1〜d3)と、接
着剤を形成させない領域16の大きさ等により定めれば
良い。欠損部15が接近した場合、接着剤を形成させな
い領域16が重なる場合も発生するが、特に問題は無
く、間隔Pは欠損部15の大きさの1〜50倍が好適な
範囲である。
【0040】堰の欠損部15の数は接着層1層に対し
て、2個以上設けるのが接着層から均一に未接着領域や
ボイドを排出する点で好ましく、より好ましくは4個以
上であり、欠損部15の大きさにより適宜定めればよ
い。
【0041】また、堰6の幅は接合を阻害しない大きさ
であれば何等問題はない。基本的にはパッケージの大き
さ、仕様に依存するが堰6の形成の容易性等から0.1
〜10mmが好ましく、0.2〜2mmがより好適であ
る。また、堰6の幅は一定でなくともよく、接着剤を形
成させない領域の面積Seや接着剤7のはみ出し防止な
どの観点から適宜定めればよい。
【0042】堰6の高さは接合後の接着剤層の厚みを決
めることにもなる。これを利用して、堰6の形成時に堰
6と同材質ものをスペーサ6’(図6(a)参照)とし
て接着面に点在させて、接合時における接着層厚さの均
一化向上を図ってもよい。
【0043】またさらに、堰6の材質は、接合時に接着
剤7の流動を堰止める機能があれば公知の材料が問題な
く使用できる。接合時における加圧と加熱、あるいは加
圧と加熱および真空雰囲気において固体であることが必
要である。堰6の材質としては、樹脂、金属、セラミッ
クなどが挙げられる。樹脂であれば、接合時に樹脂流れ
(フロー)を起こさないことが必要である。具体的に例
示すれば、上記に示した接着機能を持った熱硬化性樹
脂、フッ素樹脂、熱硬化性タイプのポリイミド等の熱可
塑性の樹脂接着剤、エポキシ樹脂、シリコーン樹脂、フ
ェノール樹脂、アクリル樹脂、ポリイミド樹脂等の熱硬
化性の樹脂接着剤、エポキシ樹脂、シリコーン樹脂等の
室温硬化性あるいは熱硬化性の樹脂接着剤などが挙げら
れる。また、堰6の材質は耐熱性、ガラス転移温度(T
g)などの高いものが好適である。さらに、接合時に、
接着剤7あるいは対向する基材や導電層と接着する材質
であればさらに好適である。具体的に例示すれば硬化剤
が混合済みでフィルム状にBステージ(半硬化)可能な
エポキシ樹脂系接着剤、あるいはBステージ可能なBT
レジン、ポリイミド樹脂が挙げられる。
【0044】また、金属の堰6を用いる場合、アルミニ
ウム、銅、銀、鉄などが挙げられる。絶縁性を必要とす
る場合は絶縁性樹脂などによる表面コーティング処理、
酸化皮膜処理すればよい。
【0045】またさらに、セラミックの堰6の場合は、
前述したセラミック材料が挙げられる。また、酸化ケイ
素、酸化アルミニウム、希土類元素化合物、窒化アルミ
ニウムなどの無機質粉末と樹脂あるいは金属との複合材
であってもよい。
【0046】本発明による堰6の形成は公知の方法によ
って実施することができる。例えば、フィルム状、ペー
スト状、粉末状などにより形成できる。フィルム状の場
合は、必要な形状にプレス打ち抜きやカッティングによ
り形成したものを接着剤等で少なくとも一方の基板面の
所定位置に固定すればよい。また、接着機能を持ったフ
ィルム、例えばBステージ(半硬化)可能なエポキシ樹
脂系接着剤、あるいはBステージ可能なBTレジン等は
熱圧着等による固定が好適である。
【0047】また、ペースト状の場合はスクリーン印
刷、ディスペンサーなどを用い、少なくとも一方の基板
面に塗布して形成・硬化すればよい。さらに粉末状の場
合は、静電塗装などで少なくとも一方の基板面に塗布し
形成すればよい。静電塗装の場合、所望する塗装領域以
外は遮蔽板やテーピング等によりマスキングすればよ
い。 堰6の形成は接着する基材1あるいは導電層3の
少なくとも一方の基板面に形成すればよい。堰6と接着
剤7を基板または導電層のいずれか一方に配置し接合し
てもよいし、また、堰6を一方の基板、接着剤7を他方
の対向する基板面に形成して接合に供してもよい。堰6
は予め、少なくとも一方の基板面に形成するのがパッケ
ージの製造工程上望ましい。
【0048】本発明のパッケージの製造方法によれば、
基材1の上に導電層3を順次積層してはそのつど硬化す
る方法や、所望する積層数を基材1を含めてまとめて積
層して硬化する方法で接合する工程あるいは予め導電層
同士を本発明の方法により接合した接合体11(図5
(e)参照)を基材等に接合する工程いずれも自由に選
択することができる。パッケージの大きさ、構造等その
他パッケージの製造仕様により適宜定めれば良い。
【0049】接合時における加圧は接着剤7の接合時の
流動性を考慮して決定すればよい。室温において500
〜6、000ポイズの低粘度である接着剤は0.005
〜0.050kg/cm2が接着剤のはみ出し防止且つ
接触を促進させる上で好ましい範囲である。また、室温
において固体で、接合時に流動性を呈する接着剤やガラ
スクロス等が含まれる接着剤7においては5〜100k
g/cm2が接着促進・向上且つ接着剤7のはみ出し防
止の点で好ましい。加熱温度は、樹脂の硬化条件、Tg
や樹脂流れ性により決定すればよい。加熱温度は100
〜200℃が信頼性ある接合の点で好適な範囲である。
【0050】また、本発明はパッケージの製造において
単数(1個取り)で組み立てる場合は勿論のこと、複数
連ねて(多数個取り)で組み立てる場合においても特に
制限無く応用できる。基材1あるいは導電層3の積層で
は基準点のカメラ等による位置合わせあるいは基準ピン
穴による位置合わせ等公知の手法を用いることができ
る。多面取りの場合は組立後にバンドソー、ブレード、
ドリル等のNC切断あるいはプレス打ち抜きなどの公知
の手法により切り離して製品とすることができる。この
ような多面取りでのパッケージ製造の場合は、外形切断
の工程で接着剤7のはみ出し部を分離できるので、特に
開口部2における接着剤7のはみ出しに注目して本発明
を適用すればよい。
【0051】
【発明の効果】以上に説明したように、本発明によれ
ば、基材と導電層とを接着剤を介して接合して積層する
半導体素子搭載用パッケージの製造方法において、接合
前の基材または導電層に形成すべき接着剤の厚みよりも
低い堰を接着剤の周縁部に設け、且つ、接合前の基材ま
たは導電層に形成させる接着剤面積と接着剤を形成させ
ない面積の割合を選択することによって、接合時に生じ
る接着剤のはみ出しを防止することができる。
【0052】また、堰の所定位置に欠損部を設けること
によって、接合時に介在するボイドや孤立した未接触領
域を効率よく排出することができ、接着信頼性を向上さ
せることができる。
【0053】
【実施例】以下、本発明をより具体的に説明するために
実施例を示すが、本発明はこれらの実施例に限定される
ものではない。以下の実施例において堰6の形成高さお
よび接着剤7の塗布厚みは非接触式の光学段差測定装置
を用いて測定した。また、堰6の形成位置はすべて基板
端部、あるいは開口部端部より350μmのところであ
る。
【0054】実施例1 図1(e)で示すような断面構造を持つパッケージを作
製した。まず、導電層3として厚み1.6mm、中央に
20mm角の開口部2を有する外形60mm角の銅箔4
層のガラスエポキシ回路基板を用意した。次いで、堰6
としてペースト状のエポキシ系樹脂をスクリーン印刷で
図1(a)に示すように形成した後、硬化した。堰6の
高さは各辺2点で計8点の平均が75.8μm、幅が5
00μmである。その後、接着剤として、25℃におけ
る粘度が2,600ポイズであるシリコーン系接着剤7
をスクリーン印刷により導電層に塗布した。このとき接
着剤と堰との間の接着剤を形成させない領域の面積Se
と接着剤を形成させる領域の面積Saとの比Se/Sa
を表2に示すように0〜1.2の範囲とし、形成する接
着剤7の体積を222〜273mm3の範囲で変化させ
て塗布した導電層3を各々5個ずつ作製した。シリコー
ン系接着剤はペースト状の一液型の加熱硬化タイプで、
SiH基とビニル基を含んだオルガノポリシロキサン同
士を塩化白金酸触媒と共に加熱し、付加重合反応させる
ことでジメチレン架橋を形成して硬化させる加熱硬化タ
イプを用いた。なお、Se/Saは、接着剤7を形成さ
せる領域の面積(Sa)を変えた各種印刷スクリーンを
用いることにより変化させ、また、接着剤7の量は、ス
クリーン製版条件および印刷条件を変化させた。接着剤
の体積はSaと接着剤の平均厚みを用いて算出した。こ
の場合、式(2)から求められる接着剤の体積(V)は
228mm3である。形成した接着剤の平均厚みは各サ
ンプル異なり、表2で括弧内の数値で表した。次いで、
基材1として銅(ニッケルメッキを施した銅:厚み0.
7mm、60mm角)を上記の接着剤を塗布した導電層
3と重ねた後、荷重を0.01kg/cm2で真空中で
5分間保持して積層した。その後荷重を除いて150
℃、2時間硬化し各条件のパッケージを得た。そして各
パッケージの開口部2における接着剤7のはみ出し状態
を、倍率40倍の実体顕微鏡により観察した。結果を表
2に示す。
【0055】
【表2】
【0056】実施例2 図3に示すような堰6と、欠損部15および接着剤を形
成させない領域16を有するパターンを用いて実施例2
と同様にパッケージを作製した。層構造と外形は実施例
1と同様である。接着剤を形成させない領域16はB
部、C部及びD部の異なる3種類を有するものである。
パターンの詳細は図3に併記した。また、D部について
は、d3とQがそれぞれ1.5mmと3.0mm、B部
については、d1とMがそれぞれ2.5mmと4.5m
mで各4個をコーナー部に設けた。また、C部について
はd2とRがそれぞれ1.5mmと3.0mmとした。
C部の1辺における数およびそれらの間隔Pは表3に示
した通りである。この場合、接着剤7の塗布しない部分
16の面積は、それぞれ1個当たり9mm2(D部)、
4mm2(B部)および13mm2である。なお、堰6
の高さDは76μm(幅:500μm)、欠損部15以
外の堰6と接着剤7との間隔は0.45mmである(S
e/Sa=0.07〜0.18)。塗布した接着剤体積
は255mm3であった。この場合、式(2)から求め
られる接着剤の体積(V)は230mm3である。堰の
欠損部の間隔Pは1辺の長さ60mmをそこに含まれる
欠損部15の数プラス1で除したもので、欠損部15は
各辺とも基板端部から等間隔に配置した。得られたパッ
ケージの接着剤のはみ出しやボイドの評価は実施例1と
同様にして行った。その結果、接着剤のはみ出しは認め
られなかった。またボイドの評価結果を表3に示す。表
3からわかるように欠損部15を設けた場合、残存する
ボイドが少なくなるのがわかる。
【0057】
【表3】
【0058】実施例3 図4(a)に示すような、電源層12、接地層13およ
び信号層14の3層構造とした導電層3から成るパッケ
ージを作製した。基材1は厚さ0.7mm、大きさ40
mm角のニッケルメッキを施した銅板を用いた。まず電
源層12と接地層13として、外部接続用リードLを有
した外径40mm角、内径17mm角の電源層12およ
び外径40mm角、内径18.5mm角の接地層13を
両面アルミニウムクラッド42アロイ(アルミニウム厚
み4μm)を用い、また、信号層14として、外径40
mm角、内径20mm角の両面銅箔であるガラスエポキ
シ回路基板(FR−5グレード)を用いた。そして図4
(a)で示す構造で接着剤7および堰6のパターンが異
なるパッケージであるPKG−A(図4(b))、およ
びPKG−B(図4(c))を作製した。図には示して
いないが、信号層14についてもそれぞれ同様なパター
ンである。
【0059】まず、PKG−Aでは、堰6としてペース
ト状エポキシ系樹脂を導電層のそれぞれに対し図4
(b)のように、開口部2の4コーナーが欠損部15と
なっている堰6をスクリーン印刷で塗布した後硬化し
た。次いで、実施例1で示したと同様のシリコーン系接
着剤7をスクリーン印刷によって図4(b)に示すよう
なパターン、即ち欠損部15の近傍が接着剤を形成させ
ない領域16となっているパターンを形成した。
【0060】一方、PKG−Bでは同様なペースト状エ
ポキシ系樹脂接着剤7を、導電層それぞれに対し図4
(c)のように、欠損部15が開口部2の4コーナーお
よび各辺1ヶ所の計8ヶ所にある堰6をスクリーン印刷
で塗布した後硬化した。そして、上記と同様のシリコー
ン系接着剤7を図4(c)に示すようなパターンを印刷
塗布した。堰6の高さは78μm、幅は300μmであ
り、接着剤を形成させない領域16の大きさM、d1、
d2およびR(実施例2で示したと同様なパターンと表
示記号である)、そして各層の接着剤を形成させない領
域16の総面積およびSe/Saを表4にまとめて示
す。塗布した接着剤体積はPKG−AおよびPKG−B
ともに電源層が111mm3、接地層が106mm3お
よび信号層が98mm3である(式(2)から求められ
る接着剤の体積(V)の約1.15倍)。なお、欠損部
15以外の堰6と接着剤7との距離は0.2mmであ
る。
【0061】
【表4】
【0062】以上のように形成した導電層3層を図4
(a)にように重ね、荷重を0.01kg/cm2で真
空中で6分間保持して積層した後、荷重を除いて150
℃、2時間硬化してパッケージを得た。その後パッケー
ジの開口部2およびパッケージ外周部における接着剤7
のはみ出し状態を実施例1と同様に評価した。なお、パ
ッケージPKG−AおよびパッケージPKG−Bそれぞ
れ20個作製した。
【0063】作製したパッケージ全数の各層間の開口部
2、即ち基材1と電源層12、電源層12と接地層13
および接地層13と信号層14の間、およびパッケージ
外周を実施例1と同様に観察評価した。その結果、PK
G−Aについては、接地層13と信号層14の間のコー
ナー部(堰の欠損部15)の1ヶ所以上接着剤のはみ出
したパッケージが2個観測されたが、半導体子搭載(ワ
イヤーボンディング等)に支障はないはみ出し量であっ
た。また、PKG−Bについてはパッケージ外周部に1
ヶ所以上接着剤のはみ出したパッケージが4個観測され
たが、外観上問題のないはみ出し量であった。接着層内
のボイドを実施例2と同様に評価した結果、PKG−A
では0.7〜0.9個/cm2、また、PKG−Bでは
0.2〜0.5個/cm2であり、パッケージ外周部に
も堰の欠損部を設けたPKG−Bが接着層内のボイドが
少ないのがわかる。
【0064】実施例4 図5(f)に示すような断面構造を持つパッケージを作
製した。作製のため、まず導電層3として厚み1.0m
m、中央に20mm角、深さ0.5mmのザグリ加工で
開口部2を形成した外形40mm角のガラス繊維−エポ
キシ樹脂からなる両面回路基板3(ガラスエポキシ基
板)を用意した(図5(c)参照)。また、別に導電層
3’として開口部2の無い、大きさ40mm角の同材質
である基板を用意した。それぞれの基板は銅箔パターン
4が施されており、導電層3’の開口部2に位置する周
辺領域には、半導体素子からの接続用端子5がパターン
ニングされている。次いで、堰6としてガラス繊維−B
T樹脂(Tg:220℃)からなる幅1.8mm、高さ
0.1mm、内径36.2mmおよび内径20.2mm
の角リング2種類をプレス打ち抜きにより作製し、図5
(b)に示す位置(導電層3)に熱圧着した。一方、接
着剤7としてフィルム状の半硬化ガラス繊維−エポキシ
樹脂接着剤(Tg:155℃)を堰6の内側に入る寸法
(開口部2:24.2mm角、外形:35.8mm角、
厚み0.12mm)でプレス打ち抜きにより作製した。
接着剤の体積は93.6mm3(式(2)から求められ
る接着剤の体積(V):82.6mm3)。この接着剤
7を図5(b)のように配置した後、170℃、真空熱
プレスにより接着した。次いで所定位置にスルーホール
8を形成し、Cuメッキおよびエッチングにより電気接
続と配線のパターンニングを実施した後ハンダレジスト
を形成した。そして、図5(d)のようにザクリ加工9
および17mm角の貫通孔加工10を施し、Cuパター
ン部分に金メッキを施し、パッケージ半製品である接合
体11(図5(e))を得た。その後、接合体11に堰
6としてガラス繊維−BT樹脂(Tg:220℃)から
なる幅1.8mm、高さ0.1mm、内径36.2mm
および内径17.2mmの角リング2種類をプレス打ち
抜きにより作製し、接合体11の基材1と接合する面に
熱圧着した(接着位置の関係は図5(b)と同様)。一
方、接着剤7としてフィルム状の半硬化ガラス繊維−エ
ポキシ樹脂接着剤(Tg:155℃)を堰6の内側に入
る寸法(開口部2:21.2mm角、外形:35.8m
m角、厚み0.12mm)で用意した。次いで、基材1
として厚さ0.635mm、大きさ40mm角の高熱伝
導窒化アルミニウム基板(180W/K・m)である放
熱用基板を用意し、上記と同様な方法により接合し、図
5(f)で示すような断面構造を持つ半導体素子搭載用
パッケージを得た。なお、接合体およびパッケージ作製
における接着剤の厚み、堰の高さ、接着剤の体積および
Se/Saを表5にまとめて示す。得られたパッケージ
を倍率40倍の実体顕微鏡により観察評価した結果、接
着剤7のはみ出しは見られなかった。
【0065】
【表5】
【0066】実施例5 実施例4と同様な材料と工程により、40mm角のパッ
ケージ4個取りの接合体11(パッケージ1個は図5
(e)の構造および材料から成る)を作製した。導電層
3は外形110mm角、厚み0.8mmの両面銅箔ガラ
スクロス−BTレジン回路基板を用いた。得られた接合
体11に、堰6としてペースト状エポキシ系樹脂をスク
リーン印刷で図6(a)に示すようなパターンで塗布し
た後硬化した。そして、接着剤7として実施例1で用い
たものと同様なシリコーン系接着剤を、図6(b)で示
したパターン18でスクリーン印刷により塗布した。な
お、接着剤形成体積は945mm3とした(式(2)か
ら求められる接着剤の体積(V):約790mm3)。
過剰な接着剤7は接合体外周部やスリット部分17(開
口部:30mm×5mm)からはみ出させることにし
た。次いで、別に準備した基材1、大きさが110mm
角で、ニッケルメッキを施した厚み0.5mm銅板に、
先に作製した接着剤7を塗布した接合体11をそれぞれ
重ねた。そして、荷重を0.01kg/cm2とし真空
中で10分間保持し、続いて150℃、2時間硬化し
て、パッケージ4個取りのボード(パッケージ側面の模
式図(図6(c))参照)を3個作製した。この段階
で、接着剤7のはみ出しを実施例1と同様に観察したと
ころ、開口部2には接着剤7のはみ出しは見られなかっ
たが、ボードの外周部およびスリット17の部分に接着
剤7のはみ出しが全ボードにおいて均一に見られた。な
お、接着剤の厚み、堰の高さ、接着剤の体積およびSe
/Saを表6にまとめて示す。
【0067】その後、開口部2をテープでマスキングし
た後それぞれ切断分割して、断面構造が図6(d)、外
観が図6(e)で示したような40mm角のパッケージ
をそれぞれ12個得た。なお、切断は、ブレードカッタ
ーを用いた。切断外形線21を図6(a)に併記した。
得られたパッケージの基材1と接合体11の接着界面に
おけるボイドを実施例2と同様に評価した結果、得られ
たパッケージすべてにおいて0.1個/cm2以下であ
った。これは、接合時に介在したボイドの排出や未接着
領域が接合体11の外周部やスリット17の部分から接
着剤7とともにより効果的に排出されたものと考えられ
る。
【0068】
【表6】
【図面の簡単な説明】
【図1】本発明のパッケージ組立における堰と接着剤の
関係を示す模式図である。
【図2】本発明の堰と接着剤の関係を示す模式図であ
る。
【図3】本発明の一実施例を示す模式図である。
【図4】本発明におけるパッケージの堰と接着剤の関係
を示す模式図である。 (a)パッケージの断面模式図 (b)および(c)導電層に形成した堰と接着剤のパタ
ーンを示す模式図
【図5】本発明の一実施例であるパッケージ製造工程を
示す概略図 (a)導電層3の片面にザグリ加工した基板を示した底
面図 (b)導電層3の片面にザグリ加工した基板に堰と接着
剤を形成した状態を示した模式図 (c)〜(f)工程における断面模式図
【図6】本発明の一実施例を示す模式図 (a)パッケージ4個取りの接合体に堰と接着剤を形成
した状態を示す模式図 (b)接着剤のパターン (c)パッケージ4個取りの接合体と基材を接合した側
面模式図 (d)パッケージの断面模式図 (e)パッケージの正面模式図
【図7】パッケージ製造時に接着剤がはみ出した状況を
示す模式図 (a)パッケージの平面模式図 (b)パッケージの断面模式図
【符号の説明】
1 基材 2 開口部 3 導電層 3’導電層 4 回路パターン 5 接続用端子 6 堰 6’スペーサ 7 接着剤 7’接着剤のはみ出し部 8 スルーホール 9 ザグリ加工部 10 貫通孔加工部 11 接合体 12 電源層 13 接地層 14 信号層 15 堰の欠損部 16 接着剤を形成させない領域 17 スリット 18 接着剤パターン 19 積層位置合わせ穴 20 外部接続用端子 21 切断外形線 L 外部接続用リード d1,d2,d3 堰の欠損部 M,Q,R 堰から接着剤までの距離 P 欠損部の間隔 Sa 接着剤を形成させる領域の面積 Se 接着剤を形成させない領域の面積 G 接着剤を挟み込んだ厚み領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年4月3日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た接着剤を使ってパッケージを製造する場合、製造工程
の接合時における加熱や加圧により、接着剤が流れて、
基材やパッケージの端部からはみ出したり、流れ出して
しまう問題がある。特に半導体素子等の電子部品搭載用
の開口部(キャビティー)を有するパッケージの接合で
は、図8に示すように開口部の接着剤不要部分に接着剤
が流れ出し、ワイヤーボンディングのための端子部分が
接着剤によって被覆されてしまう等の部品搭載時や部品
の電気的接続における障害が発生し、また、パッケージ
製造の歩留まり低下を引き起こしている。また、上記の
ような硬化体が低弾性のペースト状接着剤は、それ自体
に流動性がある場合が多く、より大きな問題を抱えてい
る。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0067
【補正方法】変更
【補正内容】
【0067】その後、開口部2をテープでマスキングし
た後それぞれ切断分割して、断面構造が図7(a)、外
観が図7(b)で示したような40mm角のパッケージ
をそれぞれ12個得た。なお、切断は、ブレードカッタ
ーを用いた。切断外形線21を図6(a)に併記した。
得られたパッケージの基材1と接合体11の接着界面に
おけるボイドを実施例2と同様に評価した結果、得られ
たパッケージすべてにおいて0.1個/cm2以下であ
った。これは、接合時に介在したボイドの排出や未接着
領域が接合体11の外周部やスリット17の部分から接
着剤7とともにより効果的に排出されたものと考えられ
る。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本発明のパッケージ組立における堰と接着剤の
関係を示す模式図である。
【図2】本発明の堰と接着剤の関係を示す模式図であ
る。
【図3】本発明の一実施例を示す模式図である。
【図4】本発明におけるパッケージの堰と接着剤の関係
を示す模式図である。 (a)パッケージの断面模式図 (b)および(c)導電層に形成した堰と接着剤のパタ
ーンを示す模式図
【図5】本発明の一実施例であるパッケージ製造工程を
示す概略図 (a)導電層3の片面にザグリ加工した基板を示した底
面図 (b)導電層3の片面にザグリ加工した基板に堰と接着
剤を形成した状態を示した模式図 (c)〜(f)工程における断面模式図
【図6】本発明の一実施例を示す模式図 (a)パッケージ4個取りの接合体に堰と接着剤を形成
した状態を示す模式図 (b)接着剤のパターン (c)パッケージ4個取りの接合体と基材を接合した側
面模式図
【図7】本発明の一実施例を示す模式図 (a)パッケージの断面模式図 (b)パッケージの正面模式図
【図8】パッケージ製造時に接着剤がはみ出した状況を
示す模式図 (a)パッケージの平面模式図 (b)パッケージの断面模式図
【符号の説明】 1 基材 2 開口部 3 導電層 3’導電層 4 回路パターン 5 接続用端子 6 堰 6’スペーサ 7 接着剤 7’接着剤のはみ出し部 8 スルーホール 9 ザグリ加工部 10 貫通孔加工部 11 接合体 12 電源層 13 接地層 14 信号層 15 堰の欠損部 16 接着剤を形成させない領域 17 スリット 18 接着剤パターン 19 積層位置合わせ穴 20 外部接続用端子 21 切断外形線 L 外部接続用リード d1,d2,d3 堰の欠損部 M,Q,R 堰から接着剤までの距離 P 欠損部の間隔 Sa 接着剤を形成させる領域の面積 Se 接着剤を形成させない領域の面積 G 接着剤を挟み込んだ厚み領域
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図7】
【図6】
【図8】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基材と導電層とを接着剤を介して接合して
    積層する半導体素子搭載用パッケージの製造方法におい
    て、接合前の基材または導電層に形成すべき接着剤の厚
    みよりも低い堰を接着剤の周縁部に設け、且つ、接着剤
    を形成させる領域の面積をSaとし、接着剤と堰との間
    の接着剤を形成させない領域の面積をSeとしたとき、
    下記式 0.01≦Se/Sa≦1 を満足するように接着剤を形成することを特徴とする半
    導体素子搭載用パッケージの製造方法。
JP21879896A 1996-08-20 1996-08-20 半導体素子搭載用パッケージの製造方法 Pending JPH1065047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21879896A JPH1065047A (ja) 1996-08-20 1996-08-20 半導体素子搭載用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21879896A JPH1065047A (ja) 1996-08-20 1996-08-20 半導体素子搭載用パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH1065047A true JPH1065047A (ja) 1998-03-06

Family

ID=16725538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21879896A Pending JPH1065047A (ja) 1996-08-20 1996-08-20 半導体素子搭載用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH1065047A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028360A (ko) * 1998-10-31 2000-05-25 김규현 반도체 장치
KR100355744B1 (ko) * 2000-10-25 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조
WO2004077905A1 (ja) * 2003-02-27 2004-09-10 Tdk Corporation 電子部品の製造方法、および基体シート
JP2006179733A (ja) * 2004-12-24 2006-07-06 Casio Comput Co Ltd 多層配線基板およびその製造方法
KR100773843B1 (ko) 2006-02-09 2007-11-06 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2009170654A (ja) * 2008-01-16 2009-07-30 U-Ai Electronics Corp プリント基板及びプリント基板の製造方法
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
JP2011119578A (ja) * 2009-12-07 2011-06-16 Disco Abrasive Syst Ltd 貼着装置
JP2011238682A (ja) * 2010-05-07 2011-11-24 Ngk Insulators Ltd ウエハー載置装置及びその製造方法
JP2014165267A (ja) * 2013-02-22 2014-09-08 Ngk Spark Plug Co Ltd 複合部材及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000028360A (ko) * 1998-10-31 2000-05-25 김규현 반도체 장치
KR100355744B1 (ko) * 2000-10-25 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조
WO2004077905A1 (ja) * 2003-02-27 2004-09-10 Tdk Corporation 電子部品の製造方法、および基体シート
KR100751731B1 (ko) 2003-02-27 2007-08-24 티디케이가부시기가이샤 전자 부품의 제조 방법 및 베이스 시트
US7987590B2 (en) 2003-02-27 2011-08-02 Tdk Corporation Method for manufacturing an electronic part
JP2006179733A (ja) * 2004-12-24 2006-07-06 Casio Comput Co Ltd 多層配線基板およびその製造方法
KR100773843B1 (ko) 2006-02-09 2007-11-06 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2009170654A (ja) * 2008-01-16 2009-07-30 U-Ai Electronics Corp プリント基板及びプリント基板の製造方法
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
JP2011119578A (ja) * 2009-12-07 2011-06-16 Disco Abrasive Syst Ltd 貼着装置
JP2011238682A (ja) * 2010-05-07 2011-11-24 Ngk Insulators Ltd ウエハー載置装置及びその製造方法
JP2014165267A (ja) * 2013-02-22 2014-09-08 Ngk Spark Plug Co Ltd 複合部材及びその製造方法

Similar Documents

Publication Publication Date Title
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
US7849591B2 (en) Method of manufacturing a printed wiring board
US7180169B2 (en) Circuit component built-in module and method for manufacturing the same
TWI437647B (zh) 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體
US6855892B2 (en) Insulation sheet, multi-layer wiring substrate and production processes thereof
US6353189B1 (en) Wiring board, wiring board fabrication method, and semiconductor package
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
US20020030266A1 (en) Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
KR20010076329A (ko) 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2005108898A (ja) 半導体装置内蔵基板及びその製造方法
JP2000106417A (ja) マルチモジュ―ル相互接続構造物及び製造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JPH1065047A (ja) 半導体素子搭載用パッケージの製造方法
JP2002246542A (ja) パワーモジュール及びその製造方法
JP2001237586A (ja) 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
JP2002084108A (ja) 伝送線路チップとその製造方法及びマルチチップモジュール