JPH1056093A - Semiconductor device and electronic device where the semiconductor device is incorporated - Google Patents

Semiconductor device and electronic device where the semiconductor device is incorporated

Info

Publication number
JPH1056093A
JPH1056093A JP20840396A JP20840396A JPH1056093A JP H1056093 A JPH1056093 A JP H1056093A JP 20840396 A JP20840396 A JP 20840396A JP 20840396 A JP20840396 A JP 20840396A JP H1056093 A JPH1056093 A JP H1056093A
Authority
JP
Japan
Prior art keywords
substrate
electrode
electrodes
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20840396A
Other languages
Japanese (ja)
Inventor
Arata Kaneshiro
新 金城
Akira Haruta
亮 春田
Masahiro Ichitani
昌弘 一谷
Tsutomu Kakimoto
努 柿本
Yuko Matsumoto
雄行 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20840396A priority Critical patent/JPH1056093A/en
Publication of JPH1056093A publication Critical patent/JPH1056093A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To raise the reliability on electric connection of an external electrode by constituting an external electrode provided in the position where the connection reliability of the external electrode to a substrate is severe, of a specified electrode constituted of a plurality of external electrodes. SOLUTION: An external electrode 9 provided at the rear of a substrate 2 comprises a power electrode V, a ground electrode G, an electrode for signals for input/output, and a noncontact electrode N not connected with the electrode of a semiconductor chip. Only a specified electrode is provided in the position where the connection reliability of the external electrode 9 to a substrate 2 is severe. To be concrete, two pieces of power electrodes V, three pieces of ground electrodes G, three pieces of noncontact electrodes N are arranged as specified electrodes in the positions where the connection reliability in heat cycle is severe, that is, the rear sections of the substrate 2 corresponding to the edges of the four corners of the semiconductor chip, and in the positions where the connection reliability in power cycle test is severe, that is, the four corners of the rear of the substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の半導体装置を組み込んだ電子装置に関し、特にＢＧＡ
（Ball Grid Array)型の半導体装置およびその半導体装
置を組み込んだ電子装置に関する。The present invention relates to a semiconductor device and an electronic device incorporating the semiconductor device, and more particularly to a BGA.
The present invention relates to a (Ball Grid Array) type semiconductor device and an electronic device incorporating the semiconductor device.

【０００２】[0002]

【従来の技術】半導体装置（半導体集積回路装置）の一
つとして、基板の裏面に半田ボール等のバンプ電極を整
列配置したＢＧＡ型半導体装置が知られている。2. Description of the Related Art As one of semiconductor devices (semiconductor integrated circuit devices), there is known a BGA type semiconductor device in which bump electrodes such as solder balls are arranged on the back surface of a substrate.

【０００３】ＢＧＡについては、日経ＢＰ社発行「日経
エレクトロニクス」1994年２月14日号、Ｐ59〜Ｐ73に記
載されている。同文献には、配線を有する基板の裏面全
域や周辺部分のみにハンダボールを整列配置したＢＧＡ
について記載されている。また、同文献の写真（Ｐ５９
およびＰ６１の写真）によって目視できるように、基板
の中央部分に配置される複数のハンダボールは同一の特
定電極、たとえばグランド電極になっている。The BGA is described in “Nikkei Electronics” published by Nikkei BP, February 14, 1994, pp. 59-73. The document discloses a BGA in which solder balls are arranged and arranged only on the entire back surface or only on the peripheral portion of a substrate having wiring.
Is described. In addition, a photograph of the same document (P59
And P61), the plurality of solder balls arranged in the central portion of the substrate are the same specific electrode, for example, a ground electrode.

【０００４】[0004]

【発明が解決しようとする課題】ＢＧＡ型半導体装置
（以下単にＢＧＡとも称する）１は、たとえば図１４お
よび図１５に示すように、基板２の主面（上面）中央部
分に半導体チップ３が固定された構造になっている。前
記基板２は、図１５に示すように、たとえば複数枚の絶
縁性板材４を重ねて貼り合わせた構造となり、基板２の
主面および裏面には配線５が設けられている。基板２の
表裏面の配線５は前記各絶縁性板材４を貫通して設けら
れた導体６によって電気的に接続されている。In a BGA type semiconductor device (hereinafter, also simply referred to as BGA) 1, a semiconductor chip 3 is fixed to a central portion of a main surface (upper surface) of a substrate 2 as shown in FIGS. The structure has been. As shown in FIG. 15, the substrate 2 has a structure in which, for example, a plurality of insulating plate members 4 are stacked and bonded, and wirings 5 are provided on the main surface and the back surface of the substrate 2. The wirings 5 on the front and back surfaces of the substrate 2 are electrically connected by conductors 6 provided through the respective insulating plate members 4.

【０００５】前記基板２の中央には、配線５の形成と同
時に形成されたチップ搭載パッド８が設けられている。
このチップ搭載パッド８うえには接合材１２を介して半
導体チップ３が固定されている。また、前記基板２の主
面に設けられた配線５は一部にワイヤ接続パッド７を形
成している。前記ワイヤ接続パッド７には、前記半導体
チップ３の図示しない電極に一端が接続されたワイヤ１
３の他端が接続されている。At the center of the substrate 2 is provided a chip mounting pad 8 formed simultaneously with the formation of the wiring 5.
The semiconductor chip 3 is fixed on the chip mounting pad 8 via a bonding material 12. The wiring 5 provided on the main surface of the substrate 2 partially forms a wire connection pad 7. The wire 1 having one end connected to an electrode (not shown) of the semiconductor chip 3 is connected to the wire connection pad 7.
3 is connected to the other end.

【０００６】また、前記基板２の裏面の配線５は、半田
バンプ電極等からなる外部電極９を形成するための外部
電極形成パッド１０を有する。この外部電極形成パッド
１０には半田バンプ電極が取り付けられて外部電極９が
形成される。前記外部電極は、一般には基板の裏面全域
または中央部分を除いた周辺部分に設けられている。図
１３には、基板２の裏面全域に外部電極９を整列配置し
た例を示す。また、前記半田バンプ電極が形成されない
基板２の裏面は、絶縁性のソルダーレジスト１１で被わ
れている。The wiring 5 on the back surface of the substrate 2 has an external electrode forming pad 10 for forming an external electrode 9 such as a solder bump electrode. The external electrode 9 is formed by attaching a solder bump electrode to the external electrode forming pad 10. The external electrode is generally provided on the entire rear surface of the substrate or on a peripheral portion excluding the central portion. FIG. 13 shows an example in which the external electrodes 9 are arranged and arranged on the entire rear surface of the substrate 2. The back surface of the substrate 2 on which the solder bump electrodes are not formed is covered with an insulating solder resist 11.

【０００７】また、前記基板２の主面側は、トランスフ
ァモールドによって形成された絶縁性樹脂からなる封止
体（パッケージ）１４で被われている。前記封止体１４
は前記半導体チップ３やワイヤ１３を被っている。The main surface of the substrate 2 is covered with a sealing body (package) 14 made of an insulating resin formed by transfer molding. The sealing body 14
Covers the semiconductor chip 3 and the wires 13.

【０００８】このようなＢＧＡ型半導体装置１は、実装
基板２０に実装される。実装はＢＧＡ型半導体装置１の
外部電極９を実装基板２０の主面に設けられたランド２
１に溶着させることによって行われる。[0008] Such a BGA type semiconductor device 1 is mounted on a mounting substrate 20. The external electrodes 9 of the BGA type semiconductor device 1 are mounted on the land 2 provided on the main surface of the mounting substrate 20.
1 by welding.

【０００９】本発明者は上記のようなＢＧＡ型半導体装
置の実装の信頼性について検討し、下記の事実を知っ
た。The present inventor has studied the reliability of mounting the above-mentioned BGA type semiconductor device, and has found the following facts.

【００１０】熱サイクル試験では、半導体チップの４隅
部分に対応する基板裏面部分に設けられる外部電極９
は、熱応力によって、図１４および図１５に示すように
外部電極９と外部電極形成パッド１０との界面にクラッ
ク２２が発生することがあることが判明した。ＢＧＡ型
半導体装置１を構成する各部の熱膨張係数は、ガラスエ
ポキシ樹脂で形成される基板２が約１４×１０~6／℃、
であり、シリコンで形成される半導体チップ３が約３×
１０~6／℃であり、エポキシ樹脂で形成される封止体１
４が約８．９×１０~6／℃である。In the thermal cycle test, external electrodes 9 provided on the back surface of the substrate corresponding to the four corners of the semiconductor chip are used.
It has been found that cracks 22 may occur at the interface between the external electrode 9 and the external electrode forming pad 10 due to thermal stress, as shown in FIGS. The thermal expansion coefficient of each part constituting the BGA type semiconductor device 1 is about 14 × 10 6 / ° C. for the substrate 2 made of glass epoxy resin.
And the semiconductor chip 3 made of silicon is about 3 ×
A sealed body 1 of 10 to 6 / ° C and formed of epoxy resin
4 is about 8.9 × 10 6 / ° C.

【００１１】ＢＧＡ型半導体装置１を−５５℃の温度雰
囲気に１０分間晒した後、＋１２５℃の雰囲気に１０分
間晒す熱サイクル試験では、熱膨張係数の大きな違いに
よって半導体チップ３の周辺に対応する基板２部分の内
方と外方との間には大きな熱応力が作用する。すなわ
ち、熱膨張係数が約１４×１０~6／℃となる基板２に熱
膨張係数が約３×１０~6／℃となる半導体チップ３が固
定される部分と、熱膨張係数が約１４×１０~6／℃とな
る基板２０が重なる部分では、実装基板２０とチップ３
の伸び率（収縮率）が大きく異なる結果、半導体チップ
３の周辺に対応する基板部分、特に半導体チップ３の最
も距離が長くなる対角線上の４隅の縁に対応する基板部
分では大きな熱応力が作用し、半導体チップ３の４隅の
縁（４隅部分）の内外に亘って延在するように設けられ
た半田からなる外部電極９は、基板２の接続界面に沿っ
てクラック２２が発生する。このクラック２２は、外部
電極９の接続不良を発生し、一箇所の信号用電極の接続
不良は致命的な不良となる。In a thermal cycle test in which the BGA type semiconductor device 1 is exposed to an atmosphere of -55 ° C. for 10 minutes and then to an atmosphere of + 125 ° C. for 10 minutes, a large difference in the coefficient of thermal expansion corresponds to the periphery of the semiconductor chip 3. A large thermal stress acts between the inside and the outside of the substrate 2. That is, a portion where the semiconductor chip 3 having a thermal expansion coefficient of about 3 × 10 6 / ° C. is fixed to the substrate 2 having a thermal expansion coefficient of about 14 × 10 6 / ° C. In the portion where the substrate 20 at 10 to 6 / ° C. overlaps, the mounting substrate 20 and the chip 3
As a result, the substrate portion corresponding to the periphery of the semiconductor chip 3, particularly the substrate portion corresponding to the four diagonal edges of the diagonal line where the longest distance of the semiconductor chip 3 becomes long, has a large thermal stress. The external electrode 9 made of solder provided so as to extend and extend inside and outside the four corners (four corners) of the semiconductor chip 3 generates cracks 22 along the connection interface of the substrate 2. . This crack 22 causes a connection failure of the external electrode 9, and a connection failure of one signal electrode becomes a fatal failure.

【００１２】このように基板に対する外部電極の接続信
頼性の厳しい位置（領域）、すなわち、半導体チップの
４隅の縁に対応した基板２の裏面位置に設けられる外部
電極は、従来は電極の種類を考慮せずに配設され、一般
に信号用電極が配設されている。図１３に示すように、
グランド電極（Ｇ）を基板２の中央に配置する例は、前
記文献にも見受けられる。この場合、半導体チップが大
きいこともあり、グランド電極群は、半導体チップ３の
周辺よりも充分内側に位置している。Conventionally, the external electrodes provided at positions (regions) where the connection reliability of the external electrodes with respect to the substrate is strict, that is, at the rear surface positions of the substrate 2 corresponding to the four corner edges of the semiconductor chip, , And a signal electrode is generally provided. As shown in FIG.
An example in which the ground electrode (G) is arranged at the center of the substrate 2 can be found in the above-mentioned document. In this case, since the semiconductor chip is large, the ground electrode group is located sufficiently inside the periphery of the semiconductor chip 3.

【００１３】他方、本発明者はパワーサイクル試験にお
いても、基板２，実装基板２０のそれぞれの熱膨張の違
いによって、基板２の周辺部分、特に基板２の裏面の４
隅部分に設けられる外部電極も基板２との接続部分にク
ラックが発生し易いことを知見した。パワーサイクル試
験による評価では、たとえば、ＢＧＡ型半導体装置１を
実装した実装基板２０を０℃に維持した状態でＢＧＡ型
半導体装置１を所定の出力（たとえば２Ｗ）で一定の時
間動作させた後、外部電極９の接続状態を検査した。On the other hand, in the power cycle test, the present inventor also found that the peripheral portion of the substrate 2, especially the back surface 4 of the substrate 2, depends on the difference in thermal expansion between the substrate 2 and the mounting substrate 20.
It has been found that the external electrodes provided at the corners are also liable to crack at the connection with the substrate 2. In the evaluation by the power cycle test, for example, after operating the BGA type semiconductor device 1 at a predetermined output (for example, 2 W) for a certain period of time while maintaining the mounting board 20 on which the BGA type semiconductor device 1 is mounted at 0 ° C., The connection state of the external electrode 9 was inspected.

【００１４】ＢＧＡ型半導体装置１が固定された実装基
板２０は０℃に維持されるため、伸縮現象が発生せず一
定の状態を保つ。一方、半導体装置１を動作させること
により基板２は温度が上昇し熱膨張が発生し、基板２と
実装基板２０を接続する各外部電極９には熱応力が作用
する。Since the mounting board 20 to which the BGA type semiconductor device 1 is fixed is maintained at 0 ° C., a constant state is maintained without the occurrence of expansion and contraction. On the other hand, by operating the semiconductor device 1, the temperature of the substrate 2 rises and thermal expansion occurs, and thermal stress acts on each external electrode 9 connecting the substrate 2 and the mounting substrate 20.

【００１５】但し、基板２の主面中央部分には熱膨張係
数が約３×１０~6／℃と小さい半導体チップ３が固定さ
れているため、基板２の中央部分の伸びは小さく、半導
体チップ３に対面する領域に設けられる外部電極９には
クラックが発生するような大きな熱応力は発生しない。However, since the semiconductor chip 3 having a small coefficient of thermal expansion of about 3 × 10 6 / ° C. is fixed to the central portion of the main surface of the substrate 2, the central portion of the substrate 2 has a small extension, The external electrode 9 provided in the region facing 3 does not generate a large thermal stress that causes a crack.

【００１６】しかし、半導体チップ３から外れ、熱膨張
係数が約８．９×１０~6／℃と比較的大きな封止体１４
のみに被われる基板２の部分、すなわち基板２の周辺部
分は熱の上昇に伴って大きな伸びを示す。この結果、基
板２の外周部分に位置する外部電極９には大きな熱応力
が作用するようになる。特に基板２の対角線に位置する
基板２の４隅部分に設けられた外部電極９には、最も大
きな熱応力が作用し、外部電極９の基板２の接合部分に
クラックが入ることもある。However, the sealing member 14 is separated from the semiconductor chip 3 and has a relatively large thermal expansion coefficient of about 8.9 × 10 6 / ° C.
The portion of the substrate 2 covered only by the heat, that is, the peripheral portion of the substrate 2 shows a large elongation as the heat rises. As a result, a large thermal stress acts on the external electrode 9 located on the outer peripheral portion of the substrate 2. In particular, the largest thermal stress acts on the external electrodes 9 provided at the four corners of the substrate 2 which are located on the diagonal lines of the substrate 2, and cracks may occur in the joints of the external electrodes 9 with the substrate 2.

【００１７】なお、熱サイクル試験の場合における外部
電極の接続信頼性の厳しい位置（領域）、すなわち半導
体チップの４隅の縁に対応する基板２の裏面部分を熱サ
イクル試験での接続信頼性の厳しい位置と呼称し、パワ
ーサイクル試験の場合における外部電極の接続信頼性の
厳しい位置（領域）、すなわち基板２の裏面４隅部分を
パワーサイクル試験での接続信頼性の厳しい位置と呼称
する。The positions (regions) where the connection reliability of the external electrodes is severe in the case of the thermal cycle test, that is, the back surface of the substrate 2 corresponding to the four corner edges of the semiconductor chip are connected to the connection reliability in the thermal cycle test. The positions (regions) where the connection reliability of the external electrodes is strict in the case of the power cycle test, that is, the four corners of the back surface of the substrate 2 are called the positions where the connection reliability in the power cycle test is strict.

【００１８】本発明者は、前記のように基板に対する外
部電極の接続信頼性の厳しい位置、換言するならば、半
導体チップの４隅の縁の内外に亘る位置（領域）および
基板の裏面４隅位置（領域）に、グランド電極（Ｇ），
電源電極（Ｖ），ノンコンタクト電極（Ｎ）を配置し、
信号用電極を配置しないことを思い立った。The inventor of the present invention has proposed a position where the connection reliability of the external electrode with respect to the substrate is severe, in other words, a position (region) inside and outside the four corners of the semiconductor chip and the four back surfaces of the substrate. In the position (area), the ground electrode (G),
A power supply electrode (V) and a non-contact electrode (N) are arranged.
I thought about not arranging signal electrodes.

【００１９】すなわち、前記グランド電極、電源電極は
単一の外部電極ではなく複数の外部電極で構成してもよ
く、複数構造も一般に採用されている。したがって、複
数の外部電極で構成されるグランド電極と電源電極は、
仮に１乃至複数本の外部電極にクラックが発生して使用
に耐えなくなっても、クラックが発生しない外部電極が
１乃至複数本残ればグランド電極と電源電極は機能する
ことになる。That is, the ground electrode and the power supply electrode may be constituted by a plurality of external electrodes instead of a single external electrode, and a plurality of structures are generally employed. Therefore, the ground electrode and the power electrode composed of a plurality of external electrodes are
Even if one or more external electrodes are cracked and cannot be used, the ground electrode and the power supply electrode function as long as one or more external electrodes free of cracks remain.

【００２０】また、ＢＧＡ型半導体装置の規格に合わせ
るために設けたノンコンタクト電極は、半導体チップの
電極に接続されないダミー電極であることから、基板２
に固定されていれば良く、電気的な接続状態は悪くても
よい。The non-contact electrodes provided for conforming to the standard of the BGA type semiconductor device are dummy electrodes which are not connected to the electrodes of the semiconductor chip.
And the electrical connection state may be poor.

【００２１】そこで、外部電極の接続信頼性の厳しい位
置には、複数の外部電極で構成される電源電極およびグ
ランド電極と、電気的接続の信頼性を考慮しなくてもよ
いノンコンタクト電極（以下、電源電極，グランド電
極，ノンコンタクト電極を特定電極と呼称する）のみを
配置し、信号用電極を配置しないことにすることを考え
た。Therefore, at positions where the connection reliability of the external electrodes is strict, a power supply electrode and a ground electrode composed of a plurality of external electrodes and a non-contact electrode (hereinafter referred to as a non-contact electrode) which need not consider the reliability of the electrical connection. And the power supply electrode, the ground electrode, and the non-contact electrode are referred to as specific electrodes), and no signal electrode is disposed.

【００２２】本発明の目的は、外部電極の電気的接続の
信頼性の高い半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device having high reliability in electrical connection of external electrodes.

【００２３】本発明の他の目的は実装基板に対する電気
的接続の信頼性の高い電子装置を提供することにある。Another object of the present invention is to provide an electronic device having high reliability of electrical connection to a mounting substrate.

【００２４】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００２５】[0025]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。The following is a brief description of an outline of typical inventions disclosed in the present application.

【００２６】（１）配線を有しかつ裏面に複数の外部電
極を有する基板と、前記基板の主面に固定された半導体
チップと、前記半導体チップの電極と前記配線を電気的
に接続する接続手段と、前記主面に設けられかつ前記半
導体チップや接続手段等を被う絶縁性樹脂からなる封止
体とを有するＢＧＡ型半導体装置であって、前記基板に
対する外部電極の接続信頼性の厳しい位置に設けられる
外部電極は複数の外部電極で構成される特定電極で構成
されている。前記外部電極はバンプ電極となり、前記基
板の裏面全域に整列配置されている。前記特定電極は、
基板に対する外部電極の接続信頼性の厳しい位置である
ところの前記半導体チップの４隅部分に対応する基板裏
面部分および前記基板の裏面の４隅部分に設けられてい
る。前記基板に対する外部電極の接続信頼性の厳しい位
置に設けられる外部電極は複数種類の特定電極で構成さ
れている。前記特定電極は電源電極，グランド電極およ
びノンコンタクト電極である。前記半導体チップの４隅
部分に対応する基板裏面部分および前記基板の裏面の４
隅部分を除いた基板部分にグランド電極および電源電極
である外部電極がそれぞれ１つ以上配設されている。(1) A substrate having wiring and a plurality of external electrodes on the back surface, a semiconductor chip fixed to the main surface of the substrate, and a connection for electrically connecting the electrode of the semiconductor chip and the wiring. A BGA type semiconductor device comprising: means and a sealing body provided on the main surface and made of an insulating resin covering the semiconductor chip, the connection means, and the like, wherein connection reliability of an external electrode to the substrate is severe. The external electrode provided at the position is constituted by a specific electrode composed of a plurality of external electrodes. The external electrodes serve as bump electrodes and are arranged on the entire rear surface of the substrate. The specific electrode,
It is provided at the back surface of the substrate corresponding to the four corners of the semiconductor chip where the connection reliability of the external electrode to the substrate is severe, and at the four corners of the back surface of the substrate. The external electrode provided at a position where the connection reliability of the external electrode to the substrate is strict is composed of a plurality of types of specific electrodes. The specific electrodes are a power electrode, a ground electrode, and a non-contact electrode. A back surface portion of the substrate corresponding to four corner portions of the semiconductor chip and a back surface portion of the substrate;
At least one external electrode serving as a ground electrode and a power supply electrode is provided on the substrate except for the corners.

【００２７】（２）前記手段（１）の構成において、前
記外部電極は前記基板裏面の中央部分には設けられずに
周辺部分にのみに整列配置されている。(2) In the configuration of the means (1), the external electrodes are not provided at a central portion of the back surface of the substrate but are arranged and arranged only at a peripheral portion.

【００２８】（３）配線を有しかつ裏面に複数の外部電
極を有する基板と、前記基板の主面に固定された半導体
チップと、前記半導体チップの電極と前記配線を電気的
に接続する接続手段と、前記主面に設けられかつ前記半
導体チップや接続手段等を被う絶縁性樹脂からなる封止
体とを有するＢＧＡ型半導体装置であって、前記半導体
チップの４隅部分に対応する基板裏面部分にはバンプ電
極からなる外部電極が配設されていない構造になってい
る。(3) A substrate having wiring and a plurality of external electrodes on the back surface, a semiconductor chip fixed to the main surface of the substrate, and a connection for electrically connecting the electrode of the semiconductor chip and the wiring. A BGA-type semiconductor device comprising: means, and a sealing body provided on the main surface and made of an insulating resin covering the semiconductor chip, the connection means, and the like, the substrate corresponding to four corners of the semiconductor chip The rear surface has a structure in which no external electrode composed of a bump electrode is provided.

【００２９】（４）配線を有しかつ裏面に複数のバンプ
電極を有する基板と、前記基板の主面に固定された半導
体チップと、前記半導体チップの電極と前記配線を電気
的に接続する接続手段と、前記主面に設けられかつ前記
半導体チップや接続手段等を被う絶縁性樹脂からなる封
止体とを有するＢＧＡ型半導体装置を、実装基板に前記
バンプ電極を介して固定してなる電子装置であって、前
記半導体チップの４隅部分に対応する基板裏面部分およ
び前記基板の裏面の４隅部分には複数の外部電極で構成
される特定電極のみが配設されている。前記特定電極は
電源電極またはグランド電極もしくはノンコンタクト電
極であり、前記半導体チップの４隅部分に対応する基板
裏面部分および前記基板の裏面の４隅部分には複数種類
の特定電極が配設されている。前記半導体チップの４隅
部分に対応する基板裏面部分および前記基板の裏面の４
隅部分を除いた基板部分にグランド電極および電源電極
である外部電極がそれぞれ１つ以上配設されている。(4) A substrate having wiring and a plurality of bump electrodes on the back surface, a semiconductor chip fixed to the main surface of the substrate, and a connection for electrically connecting the electrode of the semiconductor chip and the wiring. Means, and a BGA type semiconductor device having a sealing body made of an insulating resin provided on the main surface and covering the semiconductor chip, the connecting means, etc., is fixed to a mounting substrate via the bump electrodes. In the electronic device, only specific electrodes composed of a plurality of external electrodes are arranged on the back surface of the substrate corresponding to the four corners of the semiconductor chip and the four corners of the back surface of the substrate. The specific electrode is a power supply electrode, a ground electrode, or a non-contact electrode, and a plurality of types of specific electrodes are provided on a substrate back surface portion corresponding to four corner portions of the semiconductor chip and at four corner portions on the back surface of the substrate. I have. A back surface portion of the substrate corresponding to four corner portions of the semiconductor chip and a back surface portion of the substrate;
At least one external electrode serving as a ground electrode and a power supply electrode is provided on the substrate except for the corners.

【００３０】（５）配線を有しかつ裏面に複数の外部電
極を有する基板と、前記基板の主面に固定された半導体
チップと、前記半導体チップの電極と前記配線を電気的
に接続する接続手段と、前記主面に設けられかつ前記半
導体チップや接続手段等を被う絶縁性樹脂からなる封止
体とを有するＢＧＡ型半導体装置を、実装基板に前記バ
ンプ電極を介して固定してなる電子装置であって、前記
半導体チップの４隅部分に対応する基板裏面部分には前
記バンプ電極が配設されていない。(5) A substrate having wiring and a plurality of external electrodes on the back surface, a semiconductor chip fixed to the main surface of the substrate, and a connection for electrically connecting the electrode of the semiconductor chip and the wiring. Means, and a BGA type semiconductor device having a sealing body made of an insulating resin provided on the main surface and covering the semiconductor chip, the connecting means, etc., is fixed to a mounting substrate via the bump electrodes. In the electronic device, the bump electrodes are not provided on the back surface of the substrate corresponding to the four corners of the semiconductor chip.

【００３１】前記（１）の手段によれば、基板に対する
外部電極の接続信頼性の厳しい位置（領域）であるとこ
ろの半導体チップの４隅部分に対応する基板裏面部分お
よび基板の裏面の４隅部分には、複数の外部電極で構成
される特定電極である電源電極，グランド電極およびノ
ンコンタクト電極のみが配設されていることから、熱サ
イクル試験，パワーサイクル試験において外部電極に熱
応力が作用しても、外部電極の接続信頼性の厳しい位置
の特定電極のそれぞれ一部の外部電極にクラックが入っ
て損傷を受けても、残りの外部電極は損傷されることは
なく機能するため、ＢＧＡ型半導体装置の機能は失われ
ない。According to the means (1), the back surface of the substrate and the four corners of the back surface of the substrate correspond to the four corners of the semiconductor chip where the connection reliability of the external electrode to the substrate is strict (region). Since only the power electrode, ground electrode, and non-contact electrode, which are specific electrodes composed of multiple external electrodes, are provided in the part, thermal stress acts on the external electrodes in the heat cycle test and power cycle test. However, even if some of the external electrodes are cracked and damaged due to cracks in the specific electrodes at locations where the connection reliability of the external electrodes is severe, the remaining external electrodes function without being damaged. The function of the semiconductor device is not lost.

【００３２】特に、外部電極の接続信頼性の厳しい位置
の外部電極全てにクラックが発生しても、外部電極の接
続信頼性の厳しい位置を除いた基板領域に特定電極であ
るグランド電極および電源電極が配設されている構造で
は、ＢＧＡ型半導体装置として機能する。In particular, even if cracks occur in all of the external electrodes at positions where the connection reliability of the external electrodes is strict, the ground electrode and the power supply electrode, which are the specific electrodes, are located on the substrate region excluding the positions where the connection reliability of the external electrodes is strict. Functions as a BGA type semiconductor device.

【００３３】前記（２）の手段によれば、前記手段
（１）の効果と同様に基板の中央に外部電極を配置しな
いＢＧＡ型半導体装置と同様に熱サイクル試験によって
機能が損なわれることはない。According to the means (2), similarly to the effect of the means (1), the function is not impaired by the heat cycle test as in the BGA type semiconductor device in which the external electrode is not arranged at the center of the substrate. .

【００３４】前記（３）の手段によれば、基板に対する
外部電極の接続信頼性の厳しい位置（領域）であるとこ
ろの半導体チップの４隅部分に対応する基板裏面部分に
は、外部電極が配設されていない構造になっていること
から、熱サイクル試験において熱応力が半導体チップの
４隅部分に対応する基板裏面部分に作用しても、外部電
極が存在しないため、外部電極の損傷が発生しなくな
り、ＢＧＡ型半導体装置の機能は失われない。According to the means (3), the external electrodes are arranged on the back surface of the substrate corresponding to the four corners of the semiconductor chip where the connection reliability of the external electrodes to the substrate is strict (region). Since the structure is not provided, even if the thermal stress acts on the back surface of the substrate corresponding to the four corners of the semiconductor chip in the thermal cycle test, the external electrode is not present, and the external electrode is damaged. And the function of the BGA type semiconductor device is not lost.

【００３５】前記（４）の手段によれば、ＢＧＡ型半導
体装置において、基板に対する外部電極の接続信頼性の
厳しい位置（領域）であるところの半導体チップの４隅
部分に対応する基板裏面部分および基板の裏面の４隅部
分には、複数の外部電極で構成される特定電極である電
源電極，グランド電極およびノンコンタクト電極のみが
配設されていることから、熱サイクル試験，パワーサイ
クル試験，動作状態等において外部電極に熱応力が作用
しても、外部電極の接続信頼性の厳しい位置の特定電極
のそれぞれ一部の外部電極にクラックが入って損傷を受
けても、残りの外部電極は損傷されることはなく機能す
るため、ＢＧＡ型半導体装置の機能は失われないことか
ら、電子装置は支障なく機能する。According to the means (4), in the BGA type semiconductor device, the back surface portion of the substrate corresponding to the four corner portions of the semiconductor chip where the connection reliability of the external electrode to the substrate is strict (region); At the four corners of the back surface of the substrate, only the power electrode, the ground electrode, and the non-contact electrode, which are specific electrodes composed of a plurality of external electrodes, are provided. Even if thermal stress acts on the external electrodes in the state, etc., even if some of the external electrodes are cracked and damaged due to cracks in specific electrodes at locations where external electrode connection reliability is severe, the remaining external electrodes are damaged The electronic device functions without any trouble because the function of the BGA type semiconductor device is not lost because it functions without being performed.

【００３６】特に、外部電極の接続信頼性の厳しい位置
の外部電極全てにクラックが発生しても、外部電極の接
続信頼性の厳しい位置を除いた基板領域に特定電極であ
るグランド電極および電源電極が配設されている構造で
は、ＢＧＡ型半導体装置は機能し、電子装置は支障なく
機能する。In particular, even if cracks occur in all the external electrodes at positions where the connection reliability of the external electrodes is strict, the ground electrode and the power supply electrode, which are the specific electrodes, are located on the substrate region excluding the positions where the connection reliability of the external electrodes is strict. In the structure in which is disposed, the BGA type semiconductor device functions and the electronic device functions without any trouble.

【００３７】前記（５）の手段によれば、ＢＧＡ型半導
体装置において、基板に対する外部電極の接続信頼性の
厳しい位置（領域）であるところの半導体チップの４隅
部分に対応する基板裏面部分には、外部電極が配設され
ていない構造になっていることから、熱サイクル試験，
パワーサイクル試験，動作状態等において熱応力が半導
体チップの４隅部分に対応する基板裏面部分に作用して
も、外部電極が存在しないため、外部電極の損傷が発生
しなくなり、電子装置の機能は失われない。According to the means of (5), in the BGA type semiconductor device, the back surface of the substrate corresponding to the four corners of the semiconductor chip where the connection reliability of the external electrode to the substrate is strict (region) is determined. Has a structure without external electrodes.
Even if thermal stress acts on the back surface of the substrate corresponding to the four corners of the semiconductor chip in a power cycle test, operating state, etc., since the external electrodes are not present, the external electrodes are not damaged, and the function of the electronic device is improved. Not lost.

【００３８】[0038]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【００３９】（実施形態１）図１乃至図４は本発明の実
施形態１の半導体装置に係わる図であり、図１は半導体
装置の底面図、図２は半導体装置の概略断面図、図３は
本実施形態１の半導体装置を組み込んだ電子装置を示す
概略断面図、図４は電子装置の実装状態を示す一部拡大
断面図である。(Embodiment 1) FIGS. 1 to 4 are views relating to a semiconductor device according to Embodiment 1 of the present invention. FIG. 1 is a bottom view of the semiconductor device, FIG. 2 is a schematic sectional view of the semiconductor device, and FIG. Is a schematic sectional view showing an electronic device incorporating the semiconductor device of the first embodiment, and FIG. 4 is a partially enlarged sectional view showing a mounted state of the electronic device.

【００４０】本実施形態１のＢＧＡ型半導体装置１は、
図１および図２に示すように、外観的には配線を有する
基板２の裏面全域に半田バンプ電極からなる外部電極９
を整列配置した構造（アレイ構造）になるとともに、基
板２の主面側を被うように封止体（パッケージ）１４を
形成した構造になっている。前記封止体１４はトランス
ファモールドによって形成され偏平体となっている。The BGA type semiconductor device 1 of the first embodiment is
As shown in FIGS. 1 and 2, external electrodes 9 composed of solder bump electrodes are provided over the entire back surface of the substrate 2 having the wiring.
Are arranged (array structure), and a sealing body (package) 14 is formed so as to cover the main surface side of the substrate 2. The sealing body 14 is a flat body formed by transfer molding.

【００４１】また、前記基板２の主面（上面）中央部分
に半導体チップ３が固定されている。基板２は、図４に
示すように、たとえば複数枚の絶縁性板材４を重ねて貼
り合わせた構造となり、基板２の主面および裏面には配
線５が設けられている。また、基板１の表裏面の配線５
を電気的に接続するように前記各絶縁性板材４には貫通
するビアホールが設けられ、かつこのビアホールには導
体６が充填あるいはメッキされている。A semiconductor chip 3 is fixed to the center of the main surface (upper surface) of the substrate 2. As shown in FIG. 4, the substrate 2 has a structure in which, for example, a plurality of insulating plate members 4 are stacked and bonded, and wirings 5 are provided on the main surface and the back surface of the substrate 2. Also, the wiring 5 on the front and back surfaces of the substrate 1
Each of the insulating plate members 4 is provided with a penetrating via hole so as to electrically connect the via holes, and the via hole is filled or plated with a conductor 6.

【００４２】前記基板２の主面に設けられた配線５は一
部にワイヤ接続パッド７を形成する。また、基板２の中
央には、前記半導体チップ３を固定するためのチップ搭
載パッド８が設けられている。このチップ搭載パッド８
は前記配線の形成と同時に形成されたメタライズ層であ
る。また、基板２の裏面の配線５は、半田バンプ電極等
からなる外部電極９を形成するための外部電極形成パッ
ド１０を有する。この外部電極形成パッド１０には半田
バンプ電極が取り付けられて外部電極９が形成される。The wiring 5 provided on the main surface of the substrate 2 partially forms a wire connection pad 7. A chip mounting pad 8 for fixing the semiconductor chip 3 is provided at the center of the substrate 2. This chip mounting pad 8
Is a metallized layer formed simultaneously with the formation of the wiring. The wiring 5 on the back surface of the substrate 2 has an external electrode forming pad 10 for forming an external electrode 9 composed of a solder bump electrode or the like. The external electrode 9 is formed by attaching a solder bump electrode to the external electrode forming pad 10.

【００４３】本実施形態１では、図１にも示すように、
基板２の裏面全域に外部電極９を整列配置した構造（全
面アレイ構造）となっている。また、前記半田バンプ電
極が形成されない基板２の裏面は絶縁性のソルダーレジ
スト１１で被われている。In the first embodiment, as shown in FIG.
The external electrodes 9 are arranged and arranged on the entire back surface of the substrate 2 (entire array structure). The back surface of the substrate 2 on which the solder bump electrodes are not formed is covered with an insulating solder resist 11.

【００４４】一方、前記基板２の主面のチップ搭載パッ
ド８上には接合材１２を介して半導体チップ３が固定さ
れている。前記半導体チップ３の図示しない電極と、前
記基板２の主面に設けられた配線５のワイヤ接続パッド
７は、導電性のワイヤ１３で電気的に接続されている。
また、前記基板２の主面側は、トランスファモールドに
よって形成された絶縁性樹脂からなる封止体（パッケー
ジ）１４で被われている。前記封止体１４は前記半導体
チップ３やワイヤ１３を被う。なお、図２および図３は
一部を省略した概略図である。On the other hand, a semiconductor chip 3 is fixed on a chip mounting pad 8 on the main surface of the substrate 2 via a bonding material 12. An electrode (not shown) of the semiconductor chip 3 and a wire connection pad 7 of the wiring 5 provided on the main surface of the substrate 2 are electrically connected by a conductive wire 13.
The main surface of the substrate 2 is covered with a sealing body (package) 14 made of an insulating resin formed by transfer molding. The sealing body 14 covers the semiconductor chip 3 and the wires 13. FIG. 2 and FIG. 3 are schematic diagrams in which a part is omitted.

【００４５】他方、これが本発明の特徴の一つである
が、基板２の裏面に設けられる外部電極９は、図１乃至
図４に示すように、外部電極９の配設位置によって電極
の種類を変えている。すなわち電極は、電源電極
（Ｖ），グランド電極（Ｇ），入出力用の信号用電極，
さらには半導体チップの電極に接続されないノンコンタ
クト電極（Ｎ：ダミー電極）からなっている。On the other hand, this is one of the features of the present invention. As shown in FIGS. 1 to 4, the external electrode 9 provided on the back surface of the substrate 2 depends on the position of the external electrode 9 depending on the type of the electrode. Is changing. That is, the electrodes are a power electrode (V), a ground electrode (G), an input / output signal electrode,
Further, it comprises a non-contact electrode (N: dummy electrode) not connected to the electrode of the semiconductor chip.

【００４６】本実施形態１では、図１において二点鎖線
で囲まれるように、基板２に対する外部電極９の接続信
頼性の厳しい位置３０には、特定電極のみが設けられて
いる。具体的には、熱サイクル試験での接続信頼性の厳
しい位置（領域）、すなわち半導体チップの４隅の縁に
対応する基板２の裏面部分と、パワーサイクル試験での
接続信頼性の厳しい位置（領域）、すなわち基板２の裏
面の４隅部分には、特定電極として、２個の電源電極
（Ｖ），３個のグランド電極（Ｇ），３個のノンコンタ
クト電極（Ｎ）が配設されている。実際には、各電極の
数は、その大きさやピッチによってそれぞれ選択すれば
よい（以下の各実施形態でも同様）。In the first embodiment, only a specific electrode is provided at a position 30 where connection reliability of the external electrode 9 to the substrate 2 is severe, as surrounded by a two-dot chain line in FIG. Specifically, a position (region) where the connection reliability is severe in the thermal cycle test, that is, a back surface portion of the substrate 2 corresponding to the four corners of the semiconductor chip, and a position (region) where the connection reliability is severe in the power cycle test ( Area), that is, two power supply electrodes (V), three ground electrodes (G), and three non-contact electrodes (N) are provided as specific electrodes at four corners on the back surface of the substrate 2. ing. Actually, the number of each electrode may be selected according to its size and pitch (the same applies to the following embodiments).

【００４７】特に外部電極の接続信頼性の最も厳しい位
置（領域）、すなわち半田バンプ電極からなる外部電極
９にクラックが入り易い半導体チップの４隅の縁に対応
する基板２の裏面位置には、ダミー電極となるノンコン
タクト電極（Ｎ）が配設されている。ノンコンタクト電
極（Ｎ）はクラックが入っても、外部電極形成パッド１
０に固定されていればＢＧＡ型半導体装置１の実装に支
障を来さない。In particular, at the position (region) where the connection reliability of the external electrode is the strictest, that is, at the back surface position of the substrate 2 corresponding to the four corners of the semiconductor chip where the external electrode 9 made of a solder bump electrode is liable to crack. A non-contact electrode (N) serving as a dummy electrode is provided. The non-contact electrode (N) has an external electrode forming pad 1 even if a crack is formed.
If it is fixed to 0, the mounting of the BGA type semiconductor device 1 will not be hindered.

【００４８】４か所の接続信頼性の厳しい位置３０に
は、信号用電極が設けられず、それぞれ複数個の特定電
極が配設されていることから、熱サイクル試験で外部電
極９の外部電極形成パッド１０との界面にクラックが発
生するようなことがあっても、各特定電極の全てが損傷
受けることは殆どなく、ＢＧＡ型半導体装置１として機
能する。At the four locations 30 where the connection reliability is severe, no signal electrode is provided, and a plurality of specific electrodes are provided, respectively. Even if a crack occurs at the interface with the formation pad 10, all of the specific electrodes are hardly damaged and function as the BGA type semiconductor device 1.

【００４９】特に本実施形態１では、接続信頼性の厳し
い位置３０を除く領域に電源電極（Ｖ）とグランド電極
（Ｇ）を配置していることから、この部分の電源電極
（Ｖ）およびグランド電極（Ｇ）にはクラックが入ら
ず、ＢＧＡ型半導体装置１としての機能を失うことはな
い。In particular, in the first embodiment, since the power supply electrode (V) and the ground electrode (G) are arranged in a region other than the position 30 where the connection reliability is severe, the power supply electrode (V) and the ground The electrode (G) does not crack and does not lose its function as the BGA type semiconductor device 1.

【００５０】図３および図４は本実施形態１のＢＧＡ型
半導体装置１を実装基板２０のランド２１に外部電極９
を介して実装した構造、すなわち電子装置の一部を示す
ものであるが、接続信頼性の厳しい位置３０にそれぞれ
特定電極として、２個の電源電極（Ｖ），３個のグラン
ド電極（Ｇ），３個のノンコンタクト電極（Ｎ）が配置
された構造になっていることから、熱サイクル試験，パ
ワーサイクル試験，動作状態において熱応力が加わって
も、各接続信頼性の厳しい位置３０内での各特定電極が
それぞれ全て接続不良を起こすようなことは殆どなく、
いずれの特定電極もその幾つかは電気的損傷を受けるこ
とが殆どないことから、電子装置の動作に支障を来さな
くなる。特に、本実施形態１の電子装置では、接続信頼
性の厳しい位置３０を除く基板２部分に電源電極（Ｖ）
およびグランド電極（Ｇ）を配置していることから、仮
に４箇所の接続信頼性の厳しい位置３０の各特定電極が
全てクラック発生によって接続不良を起こすことがあっ
ても、電子装置の動作不良を発生するようなことはな
い。FIG. 3 and FIG. 4 show that the BGA type semiconductor device 1 of the first embodiment is
, That is, a part of the electronic device, but two power supply electrodes (V) and three ground electrodes (G) as specific electrodes at positions 30 where connection reliability is severe. , Three non-contact electrodes (N) are arranged, so that even if a thermal stress is applied in a thermal cycle test, a power cycle test, or an operation state, the connection 30 is located within a position 30 where connection reliability is severe. Each of the specific electrodes rarely causes a connection failure,
Some of the specific electrodes are hardly electrically damaged, so that the operation of the electronic device is not hindered. In particular, in the electronic device of the first embodiment, the power supply electrode (V) is provided on the substrate 2 except for the position 30 where the connection reliability is severe.
Also, since the ground electrode (G) is arranged, even if all of the specific electrodes at the four locations 30 where the connection reliability is severe may cause a connection failure due to cracks, the operation failure of the electronic device may be reduced. It does not happen.

【００５１】本実施形態１は熱サイクル試験およびパワ
ーサイクル試験の両方を合格する製品（ＢＧＡ型半導体
装置および電子装置）である。The first embodiment is a product (BGA type semiconductor device and electronic device) that passes both the thermal cycle test and the power cycle test.

【００５２】（実施形態２）ＢＧＡ型半導体装置１はユ
ーザーの要請によって熱サイクル試験を合格する製品で
あればよい場合、またはパワーサイクル試験を合格する
製品であればよい場合がある。パッケージの構造により
熱サイクル試験の対策を優先する場合と、温度サイクル
試験の対策を優先する場合がある。(Embodiment 2) The BGA type semiconductor device 1 may be a product that passes a thermal cycle test or a product that passes a power cycle test at the request of a user. Depending on the package structure, there are cases where priority is given to measures for the thermal cycle test and cases where priority is given to measures for the temperature cycle test.

【００５３】本実施形態２は熱サイクル試験の対策を優
先する必要のある製品に適用した例について説明する。
図５は本発明の実施形態２である半導体装置の底面図で
ある。本実施形態２のＢＧＡ型半導体装置１は、図５に
示すように、二点鎖線で囲まれる熱サイクル試験での接
続信頼性の厳しい位置３１、すなわち半導体チップ３の
４隅の縁に対応する基板２の裏面位置に、信号用電極を
設けることなくノンコンタクト電極（Ｎ）を配置した構
造になっている。In the second embodiment, an example will be described in which the present invention is applied to a product in which measures for the heat cycle test need to be prioritized.
FIG. 5 is a bottom view of the semiconductor device according to the second embodiment of the present invention. As shown in FIG. 5, the BGA type semiconductor device 1 according to the second embodiment corresponds to the position 31 where the connection reliability is severe in the thermal cycle test surrounded by the two-dot chain line, that is, the four corners of the semiconductor chip 3. A non-contact electrode (N) is arranged on the back surface of the substrate 2 without providing a signal electrode.

【００５４】したがって、熱サイクル試験での接続信頼
性の厳しい位置３１に配設されるノンコンタクト電極
（Ｎ）の接続信頼性が、熱サイクル試験時の熱応力によ
って損なわれても、ノンコンタクト電極（Ｎ）は電気的
に使用されることのないダミー電極であることから、Ｂ
ＧＡ型半導体装置１に何ら支障を来さないとともに、こ
のＢＧＡ型半導体装置１を組み込んだ電子装置も支障を
来さない。Therefore, even if the connection reliability of the non-contact electrode (N) disposed at the position 31 where the connection reliability in the heat cycle test is severe is impaired by the thermal stress in the heat cycle test, the non-contact electrode Since (N) is a dummy electrode that is not used electrically,
The GA type semiconductor device 1 does not cause any trouble, and the electronic device incorporating the BGA type semiconductor device 1 does not cause any problem.

【００５５】（実施形態３）図６は本実施形態２の変形
例を示すＢＧＡ型半導体装置１の底面図である。同図に
示すように、基板２の裏面に設けられる外部電極９にお
いて、熱サイクル試験での接続信頼性の厳しい位置３
１、すなわち半導体チップ３の４隅の縁に対応する基板
２の裏面位置には、全て電源電極（Ｖ）を配設したもの
である。また、熱サイクル試験での接続信頼性の厳しい
位置３１を除く基板２の部分にも電源電極（Ｖ）を設け
てなるものである。(Embodiment 3) FIG. 6 is a bottom view of a BGA type semiconductor device 1 showing a modification of Embodiment 2 of the present invention. As shown in the figure, the external electrode 9 provided on the back surface of the substrate 2 has a position 3 where the connection reliability in the thermal cycle test is severe.
1, that is, power supply electrodes (V) are all disposed on the back surface position of the substrate 2 corresponding to the four corner edges of the semiconductor chip 3. The power supply electrode (V) is also provided on the portion of the substrate 2 except for the position 31 where the connection reliability in the heat cycle test is severe.

【００５６】本実施形態３のＢＧＡ型半導体装置１にお
いては、熱サイクル試験での接続信頼性の厳しい位置３
１に、それぞれ３個の電源電極（Ｖ）が配設されてい
る。したがって、幾つかの電源電極（Ｖ）にクラックが
入って電気的接続が損なわれても、幾つかの電源電極
（Ｖ）はクラックが入らず、ＢＧＡ型半導体装置１の動
作不良が発生しなくなる。In the BGA type semiconductor device 1 of the third embodiment, the position 3 where the connection reliability in the thermal cycle test is strict is 3
1, three power supply electrodes (V) are provided. Therefore, even if some of the power supply electrodes (V) are cracked and electrical connection is impaired, some of the power supply electrodes (V) are not cracked and no malfunction of the BGA type semiconductor device 1 occurs. .

【００５７】また、本実施形態３では、熱サイクル試験
での接続信頼性の厳しい位置３１を除く領域にも電源電
極（Ｖ）を配置していることから、この部分の電源電極
（Ｖ）は熱サイクル試験時の熱応力によってもクラック
が入ることがなく、ＢＧＡ型半導体装置１としての機能
を失うことはない。Further, in the third embodiment, since the power supply electrode (V) is also arranged in a region other than the position 31 where the connection reliability in the heat cycle test is severe, the power supply electrode (V) in this portion is Cracks do not occur due to thermal stress at the time of the thermal cycle test, and the function as the BGA type semiconductor device 1 is not lost.

【００５８】また、本実施形態３のＢＧＡ型半導体装置
１を組み込んだ電子装置も、熱サイクル試験時の熱応力
によって特定電極の一部の外部電極９の電気的接続が損
なわれても、特定電極の残りの外部電極９が損傷されな
いことから、特定電極や信号用電極の電気的接続が損な
われることはない。Also, the electronic device incorporating the BGA type semiconductor device 1 of the third embodiment can be used even if the electrical connection of a part of the specific electrode to the external electrode 9 is impaired by the thermal stress during the thermal cycle test. Since the remaining external electrodes 9 of the electrodes are not damaged, the electrical connection of the specific electrode and the signal electrode is not impaired.

【００５９】（実施形態４）図７は本実施形態２の変形
例を示すＢＧＡ型半導体装置１の底面図である。同図に
示すように、基板２の裏面に設けられる外部電極９にお
いて、熱サイクル試験での接続信頼性の厳しい位置３
１、すなわち半導体チップ３の４隅の縁に対応する基板
２の裏面位置には、全てグランド電極（Ｇ）を配設した
ものである。また、熱サイクル試験での接続信頼性の厳
しい位置３１を除く基板２の部分にもグランド電極
（Ｇ）を設けてなるものである。Fourth Embodiment FIG. 7 is a bottom view of a BGA type semiconductor device 1 showing a modification of the second embodiment. As shown in the figure, the external electrode 9 provided on the back surface of the substrate 2 has a position 3 where the connection reliability in the thermal cycle test is severe.
1, that is, ground electrodes (G) are all disposed on the back surface of the substrate 2 corresponding to the four corner edges of the semiconductor chip 3. The ground electrode (G) is also provided on the portion of the substrate 2 except for the position 31 where the connection reliability in the heat cycle test is severe.

【００６０】本実施形態４のＢＧＡ型半導体装置１にお
いては、熱サイクル試験での接続信頼性の厳しい位置３
１に、それぞれ３個のグランド電極（Ｇ）が配設されて
いる。したがって、熱サイクル試験時の熱応力によって
幾つかのグランド電極（Ｇ）にクラックが入って電気的
接続が損なわれても、残りのグランド電極（Ｇ）はクラ
ックが入らず、ＢＧＡ型半導体装置１の動作不良が発生
しなくなる。In the BGA type semiconductor device 1 of the fourth embodiment, the position 3 where the connection reliability in the thermal cycle test is strict is 3
1, three ground electrodes (G) are provided. Therefore, even if some ground electrodes (G) are cracked by thermal stress during the thermal cycle test and electrical connection is impaired, the remaining ground electrodes (G) are not cracked and the BGA type semiconductor device 1 Operation failure does not occur.

【００６１】また、本実施形態４では、熱サイクル試験
での接続信頼性の厳しい位置３１を除く領域にもグラン
ド電極（Ｇ）を配置していることから、この部分のグラ
ンド電極（Ｇ）は、熱サイクル試験時の熱応力によって
もクラックが入ることがなく、ＢＧＡ型半導体装置１と
しての機能を失うことはない。In the fourth embodiment, the ground electrode (G) is also arranged in a region other than the position 31 where the connection reliability in the thermal cycle test is strict. In addition, no crack occurs due to the thermal stress during the thermal cycle test, and the function as the BGA type semiconductor device 1 is not lost.

【００６２】また、本実施形態４のＢＧＡ型半導体装置
１を組み込んだ電子装置も、熱サイクル試験時の熱応力
によって仮に特定電極を構成する一部の外部電極９の電
気的接続が損なわれても、特定電極を構成する残りの外
部電極９は損傷しないことから、特定電極や信号用電極
の電気的接続が損なわれることはない。Also, in the electronic device incorporating the BGA type semiconductor device 1 of the fourth embodiment, the electrical connection of some of the external electrodes 9 constituting the specific electrode is temporarily lost due to the thermal stress during the thermal cycle test. However, since the remaining external electrodes 9 constituting the specific electrode are not damaged, the electrical connection between the specific electrode and the signal electrode is not impaired.

【００６３】（実施形態５）本実施形態５は中央部分に
外部電極９を配設しない周辺アレイ構造のＢＧＡ型半導
体装置１に本発明を適用した例を示すものである。ま
た、本実施形態５は熱サイクル試験を合格する必要のあ
る製品に適用した例について説明する。図８は本発明の
実施形態５である半導体装置の底面図である。(Embodiment 5) Embodiment 5 shows an example in which the present invention is applied to a BGA type semiconductor device 1 having a peripheral array structure in which no external electrode 9 is provided at the center. Further, an example in which the fifth embodiment is applied to a product that needs to pass a heat cycle test will be described. FIG. 8 is a bottom view of the semiconductor device according to the fifth embodiment of the present invention.

【００６４】図８に示すように、基板２の裏面周辺に設
けられる外部電極９において、熱サイクル試験での接続
信頼性の厳しい位置３１、すなわち半導体チップ３の４
隅の縁に対応する基板２の裏面位置には、全てグランド
電極（Ｇ）を配設したものである。また、熱サイクル試
験での接続信頼性の厳しい位置３１を除く基板２の部分
にもグランド電極（Ｇ）を設けてなるものである。As shown in FIG. 8, in the external electrode 9 provided around the back surface of the substrate 2, the position 31 where the connection reliability in the thermal cycle test is severe, that is, the position 4 of the semiconductor chip 3
Ground electrodes (G) are all disposed on the back surface of the substrate 2 corresponding to the edges of the corners. The ground electrode (G) is also provided on the portion of the substrate 2 except for the position 31 where the connection reliability in the heat cycle test is severe.

【００６５】本実施形態５のＢＧＡ型半導体装置１にお
いては、熱サイクル試験での接続信頼性の厳しい位置３
１に、それぞれ３個のグランド電極（Ｇ）が配設されて
いる。したがって、熱サイクル試験時の熱応力によって
幾つかのグランド電極（Ｇ）にクラックが入って電気的
接続が損なわれても、残りのグランド電極（Ｇ）はクラ
ックが入らず、特定電極としてのグランド電極（Ｇ）は
ＢＧＡ型半導体装置１として損傷された状態とはならな
いことから、ＢＧＡ型半導体装置１の動作不良が発生し
なくなる。In the BGA type semiconductor device 1 of the fifth embodiment, the position 3 where the connection reliability in the thermal cycle test is strict is 3
1, three ground electrodes (G) are provided. Therefore, even if some ground electrodes (G) are cracked by thermal stress during a thermal cycle test and electrical connection is impaired, the remaining ground electrodes (G) are not cracked and the ground as a specific electrode is grounded. Since the electrode (G) does not become damaged as the BGA type semiconductor device 1, operation failure of the BGA type semiconductor device 1 does not occur.

【００６６】また、本実施形態５では、熱サイクル試験
での接続信頼性の厳しい位置３１を除く領域にもグラン
ド電極（Ｇ）を配置していることから、この部分のグラ
ンド電極（Ｇ）は熱サイクル試験時の熱応力によっても
クラックが入ることがなく、ＢＧＡ型半導体装置１とし
ての機能を失うことはない。In the fifth embodiment, since the ground electrode (G) is also arranged in a region other than the position 31 where the connection reliability in the thermal cycle test is severe, the ground electrode (G) in this portion is Cracks do not occur due to thermal stress at the time of the thermal cycle test, and the function as the BGA type semiconductor device 1 is not lost.

【００６７】また、本実施形態５のＢＧＡ型半導体装置
１を組み込んだ電子装置も、熱サイクル試験時の熱応力
によって特定電極の一部の外部電極９の電気的接続が損
なわれても、特定電極の残りの外部電極９は損傷されな
いことから、特定電極や信号用電極の電気的接続が損な
われることはない。Also, the electronic device incorporating the BGA type semiconductor device 1 of the fifth embodiment can be used even if the electrical connection of the external electrodes 9 of a specific electrode is impaired by thermal stress during a thermal cycle test. Since the remaining external electrodes 9 of the electrodes are not damaged, the electrical connection of the specific electrode and the signal electrode is not impaired.

【００６８】（実施形態６）本実施形態６は熱サイクル
試験を合格する必要のある製品に適用した例について説
明する。図９は本発明の実施形態６である半導体装置の
底面図、図１０は本実施形態６の半導体装置を組み込ん
だ電子装置を示す概略断面図である。(Embodiment 6) Embodiment 6 will be described with reference to an example in which the present invention is applied to a product that needs to pass a heat cycle test. FIG. 9 is a bottom view of a semiconductor device according to a sixth embodiment of the present invention, and FIG. 10 is a schematic cross-sectional view illustrating an electronic device incorporating the semiconductor device of the sixth embodiment.

【００６９】本実施形態６のＢＧＡ型半導体装置１は、
図９に示すように、基板２の裏面における熱サイクル試
験での接続信頼性の厳しい位置３１には、外部電極を配
設しない構造になっている。The BGA type semiconductor device 1 of the sixth embodiment is
As shown in FIG. 9, the external electrode is not provided at the position 31 where the connection reliability in the thermal cycle test is severe on the back surface of the substrate 2.

【００７０】本実施形態６のＢＧＡ型半導体装置１を組
み込んだ電子装置は、図１０に示すように、熱サイクル
試験での接続信頼性の厳しい位置３１では、実装基板２
０の実装面に設けられるランド２１と外部電極９との接
続はない。したがって、本実施形態６では、前記熱サイ
クル試験での接続信頼性の厳しい位置３１に対応する実
装基板２０部分にはランド２１が設けられていない。As shown in FIG. 10, in the electronic device incorporating the BGA type semiconductor device 1 of the sixth embodiment, the mounting substrate 2 is located at the position 31 where the connection reliability in the thermal cycle test is severe.
There is no connection between the land 21 provided on the mounting surface 0 and the external electrode 9. Therefore, in the sixth embodiment, the land 21 is not provided on the mounting board 20 corresponding to the position 31 where the connection reliability in the thermal cycle test is severe.

【００７１】本実施形態６のＢＧＡ型半導体装置１は、
熱サイクル試験での接続信頼性の厳しい位置３１である
ところの半導体チップの４隅部分に対応する基板裏面部
分には、外部電極９が配設されていない構造になってい
ることから、熱サイクル試験において熱応力が半導体チ
ップの４隅部分に対応する基板裏面部分に作用しても、
外部電極が存在しないため、外部電極の損傷が発生しな
くなり、ＢＧＡ型半導体装置の機能は失われなくなる。
したがって、ＢＧＡ型半導体装置１を組み込んだ電子装
置における外部電極９の接続の信頼性も高くなる。The BGA type semiconductor device 1 of the sixth embodiment is
Since the external electrode 9 is not provided on the back surface of the substrate corresponding to the four corners of the semiconductor chip, which is the position 31 where the connection reliability in the heat cycle test is severe, the heat cycle Even if thermal stress acts on the back surface of the substrate corresponding to the four corners of the semiconductor chip in the test,
Since there is no external electrode, damage to the external electrode does not occur and the function of the BGA type semiconductor device is not lost.
Therefore, the reliability of the connection of the external electrodes 9 in the electronic device incorporating the BGA type semiconductor device 1 is improved.

【００７２】（実施形態７）本実施形態７はパワーサイ
クル試験を合格する必要のある製品に適用した例につい
て説明する。また、本実施形態７は基板２の裏面全域に
基板２を配設した全面アレイ構造のＢＧＡ型半導体装置
１に本発明を適用した例を示すものである。図１１は本
発明の実施形態７である半導体装置の底面図である。(Embodiment 7) Embodiment 7 describes an example in which the present invention is applied to a product that needs to pass a power cycle test. The seventh embodiment shows an example in which the present invention is applied to a BGA type semiconductor device 1 having an entire array structure in which the substrate 2 is disposed on the entire back surface of the substrate 2. FIG. 11 is a bottom view of the semiconductor device according to the seventh embodiment of the present invention.

【００７３】本実施形態７のＢＧＡ型半導体装置１は、
図１１に示すように、二点鎖線で囲まれるパワーサイク
ル試験での接続信頼性の厳しい位置３２、すなわち基板
２の裏面の４隅部分に、信号用電極を設けることなくグ
ランド電極（Ｇ）を配置した構造になっている。The BGA type semiconductor device 1 of the seventh embodiment is
As shown in FIG. 11, the ground electrode (G) is provided at a position 32 where connection reliability is severe in a power cycle test surrounded by a two-dot chain line, that is, at four corners on the back surface of the substrate 2 without providing a signal electrode. The structure is arranged.

【００７４】また、パワーサイクル試験での接続信頼性
の厳しい位置３２を除く基板２の部分にもグランド電極
（Ｇ）を設けてなるものである。The ground electrode (G) is also provided on the portion of the substrate 2 excluding the position 32 where the connection reliability in the power cycle test is severe.

【００７５】本実施形態７のＢＧＡ型半導体装置１にお
いては、パワーサイクル試験での接続信頼性の厳しい位
置３２に、それぞれ３個のグランド電極（Ｇ）が配設さ
れている。したがって、パワーサイクル試験時の熱応力
によって幾つかのグランド電極（Ｇ）にクラックが入っ
て電気的接続が損なわれても、残りのグランド電極
（Ｇ）はクラックが入らず、ＢＧＡ型半導体装置１の動
作不良が発生しなくなる。In the BGA type semiconductor device 1 according to the seventh embodiment, three ground electrodes (G) are provided at positions 32 where connection reliability is severe in a power cycle test. Therefore, even if some ground electrodes (G) are cracked by thermal stress during a power cycle test and electrical connection is impaired, the remaining ground electrodes (G) are not cracked and the BGA semiconductor device 1 Operation failure does not occur.

【００７６】また、本実施形態７では、パワーサイクル
試験での接続信頼性の厳しい位置３２を除く領域にもグ
ランド電極（Ｇ）を配置していることから、この部分の
グランド電極（Ｇ）はパワーサイクル試験時クラックが
入ることがなく、ＢＧＡ型半導体装置１としての機能を
失うことはない。In the seventh embodiment, the ground electrode (G) is also arranged in a region other than the position 32 where the connection reliability in the power cycle test is strict. There is no crack during the power cycle test, and the function as the BGA type semiconductor device 1 is not lost.

【００７７】また、本実施形態７のＢＧＡ型半導体装置
１を組み込んだ電子装置も熱応力によって一部の外部電
極９の電気的接続が損なわれても、特定電極や信号用電
極の電気的接続が損なわれることはない。In the electronic device incorporating the BGA type semiconductor device 1 of the seventh embodiment, even if the electrical connection of some of the external electrodes 9 is impaired due to thermal stress, the electrical connection of the specific electrode and the signal electrode is made. Is not impaired.

【００７８】（実施形態８）本実施形態８はパワーサイ
クル試験を合格する必要のある製品に適用した例につい
て説明する。また、本実施形態８は中央部分に外部電極
９を配設しない周辺アレイ構造のＢＧＡ型半導体装置１
に本発明を適用した例を示すものである。図１２は本発
明の実施形態８である半導体装置の底面図である。(Embodiment 8) An embodiment 8 will be described as an example applied to a product that needs to pass a power cycle test. In the eighth embodiment, a BGA type semiconductor device 1 having a peripheral array structure in which an external electrode 9 is not provided in a central portion is provided.
1 shows an example in which the present invention is applied. FIG. 12 is a bottom view of the semiconductor device according to the eighth embodiment of the present invention.

【００７９】本実施形態８のＢＧＡ型半導体装置１は、
図１２に示すように、二点鎖線で囲まれるパワーサイク
ル試験での接続信頼性の厳しい位置３２、すなわち基板
２の裏面の４隅部分に、信号用電極を設けることなくグ
ランド電極（Ｇ）を配置した構造になっている。The BGA type semiconductor device 1 of the eighth embodiment is
As shown in FIG. 12, the ground electrode (G) is provided at a position 32 where connection reliability is severe in a power cycle test surrounded by a two-dot chain line, that is, at four corners on the back surface of the substrate 2 without providing a signal electrode. The structure is arranged.

【００８０】また、パワーサイクル試験での接続信頼性
の厳しい位置３２を除く基板２の部分にもグランド電極
（Ｇ）を設けてなるものである。The ground electrode (G) is also provided on the portion of the substrate 2 except for the position 32 where the connection reliability in the power cycle test is severe.

【００８１】本実施形態７のＢＧＡ型半導体装置１にお
いては、パワーサイクル試験での接続信頼性の厳しい位
置３２に、それぞれ３個のグランド電極（Ｇ）が配設さ
れている。したがって、パワーサイクル試験時の熱応力
によって幾つかのグランド電極（Ｇ）にクラックが入っ
て電気的接続が損なわれても、残りのグランド電極
（Ｇ）はクラックが入らず、ＢＧＡ型半導体装置１の動
作不良が発生しなくなる。In the BGA type semiconductor device 1 of the seventh embodiment, three ground electrodes (G) are provided at the positions 32 where the connection reliability in the power cycle test is severe. Therefore, even if some ground electrodes (G) are cracked by thermal stress during a power cycle test and electrical connection is impaired, the remaining ground electrodes (G) are not cracked and the BGA semiconductor device 1 Operation failure does not occur.

【００８２】また、本実施形態８では、パワーサイクル
試験での接続信頼性の厳しい位置３２を除く領域にもグ
ランド電極（Ｇ）を配置していることから、この部分の
グランド電極（Ｇ）はパワーサイクル試験時クラックが
入ることがなく、ＢＧＡ型半導体装置１としての機能を
失うことはない。In the eighth embodiment, since the ground electrode (G) is also arranged in a region other than the position 32 where the connection reliability in the power cycle test is severe, the ground electrode (G) in this portion is There is no crack during the power cycle test, and the function as the BGA type semiconductor device 1 is not lost.

【００８３】また、本実施形態８のＢＧＡ型半導体装置
１を組み込んだ電子装置も熱応力によって一部の外部電
極９の電気的接続が損なわれても、特定電極や信号用電
極の電気的接続が損なわれることはない。In the electronic device incorporating the BGA type semiconductor device 1 of the eighth embodiment, even if the electrical connection of some of the external electrodes 9 is impaired by thermal stress, the electrical connection of the specific electrode and the signal electrode is made. Is not impaired.

【００８４】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、前記各実施形態では、安全を考えて、熱サイクル試
験での接続信頼性の厳しい位置３１やパワーサイクル試
験での接続信頼性の厳しい位置３２に設けた特定電極、
すなわち電源電極（Ｖ）やグランド電極（Ｇ）を、熱サ
イクル試験での接続信頼性の厳しい位置３１やパワーサ
イクル試験での接続信頼性の厳しい位置３２を除く基板
２の部分に設けているが、熱サイクル試験での接続信頼
性の厳しい位置３１やパワーサイクル試験での接続信頼
性の厳しい位置３２が４箇所にそれぞれ存在すること
と、各熱サイクル試験での接続信頼性の厳しい位置３１
やパワーサイクル試験での接続信頼性の厳しい位置３２
には特定電極が複数設けられることから、これら熱サイ
クル試験での接続信頼性の厳しい位置３１やパワーサイ
クル試験での接続信頼性の厳しい位置３２に設けられた
各特定電極が、熱サイクル試験やパワーサイクル試験で
全て電気的損傷を受けることはない。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say, for example, in the above embodiments, in consideration of safety, specific electrodes provided at a position 31 where connection reliability is severe in a heat cycle test and a position 32 where connection reliability is severe in a power cycle test,
That is, the power supply electrode (V) and the ground electrode (G) are provided on the portion of the substrate 2 excluding the position 31 where the connection reliability in the thermal cycle test is severe and the position 32 where the connection reliability in the power cycle test is severe. There are four positions 31 where the connection reliability is severe in the heat cycle test and the position 32 where the connection reliability is severe in the power cycle test.
32 where connection reliability is severe in power and power cycle tests
Since a plurality of specific electrodes are provided, each specific electrode provided at the position 31 where the connection reliability is severe in the heat cycle test or the position 32 where the connection reliability is severe in the power cycle test is used for the heat cycle test or No electrical damage is caused by the power cycle test.

【００８５】また、外部電極９は、たとえば０．７５ｍ
ｍ直径で、電極ピッチは１．２７ｍｍと狭く、熱サイク
ル試験での接続信頼性の厳しい位置３１やパワーサイク
ル試験での接続信頼性の厳しい位置３２にはさらに多数
の外部電極９を配設することができることもあり、熱サ
イクル試験での接続信頼性の厳しい位置３１やパワーサ
イクル試験での接続信頼性の厳しい位置３２のグランド
電極や電源電極の完全なる損傷は起き難い。したがっ
て、熱サイクル試験での接続信頼性の厳しい位置３１や
パワーサイクル試験での接続信頼性の厳しい位置３２に
多数の電源電極やグランド電極を配置できる場合には、
熱サイクル試験での接続信頼性の厳しい位置３１やパワ
ーサイクル試験での接続信頼性の厳しい位置３２を除く
基板２の部分に特定電極としての電源電極，グランド電
極を配置する必要はない。The external electrode 9 is, for example, 0.75 m
The electrode pitch is as narrow as 1.27 mm with a diameter of m, and more external electrodes 9 are arranged at positions 31 where the connection reliability is severe in the thermal cycle test and positions 32 where the connection reliability is severe in the power cycle test. Therefore, the ground electrode and the power supply electrode at the position 31 where the connection reliability is severe in the thermal cycle test and the position 32 where the connection reliability is severe in the power cycle test are unlikely to be completely damaged. Therefore, when a large number of power supply electrodes and ground electrodes can be arranged at the position 31 where the connection reliability is severe in the thermal cycle test and the position 32 where the connection reliability is severe in the power cycle test,
It is not necessary to dispose a power supply electrode and a ground electrode as specific electrodes on the portion of the substrate 2 except for the position 31 where the connection reliability in the thermal cycle test is severe or the position 32 where the connection reliability in the power cycle test is severe.

【００８６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＢＧＡ
型半導体装置の製造技術に適用した場合について説明し
たが、それに限定されるものではない。In the above description, the invention made mainly by the inventor has been described in the field of application of BGA
Although the case where the present invention is applied to the manufacturing technology of the die semiconductor device has been described, the present invention is not limited thereto.

【００８７】本発明は少なくとも平坦な基板の主面の一
部に半導体チップを有し、裏面に外部電極を半田等のソ
ルダーを介して整列配設した半導体装置およびその半導
体装置を組み込んだ電子装置には適用できる。The present invention relates to a semiconductor device having a semiconductor chip on at least a part of a main surface of a flat substrate, and external electrodes arranged and arranged on the back surface via solder such as solder, and an electronic device incorporating the semiconductor device. Applicable to

【００８８】[0088]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【００８９】（１）基板に対する外部電極の接続信頼性
の厳しい位置であるところの半導体チップの４隅部分に
対応する基板裏面部分および基板の裏面の４隅部分に
は、複数の外部電極で構成される特定電極である電源電
極，グランド電極およびノンコンタクト電極のみが配設
されていることから、熱サイクル試験，パワーサイクル
試験等において外部電極に熱応力が作用しても、外部電
極の接続信頼性の厳しい位置の特定電極のそれぞれ一部
の外部電極にクラックが入って損傷を受けても、残りの
特定電極を構成する外部電極は損傷されることはなく機
能するため、ＢＧＡ型半導体装置の外部電極の電気的接
続の信頼性が高くなる。したがって、ＢＧＡ型半導体装
置を組み込んだ電子装置も、熱サイクル試験，パワーサ
イクル試験等において外部電極の接続の信頼性が低下せ
ず、支障なく機能する。(1) Connection of External Electrodes to Substrate A plurality of external electrodes are formed on the back surface of the substrate corresponding to the four corners of the semiconductor chip where the reliability of the connection is severe, and on the four corners of the back surface of the substrate. Since only the power supply electrode, ground electrode, and non-contact electrode, which are specified electrodes, are provided, even if thermal stress acts on the external electrode in a thermal cycle test, power cycle test, etc., the connection reliability of the external electrode Even if some of the external electrodes of the specific electrodes at severe locations are cracked and damaged, the external electrodes forming the remaining specific electrodes function without being damaged. The reliability of the electrical connection of the external electrodes is increased. Therefore, the electronic device incorporating the BGA type semiconductor device also functions without any problem without reducing the reliability of the connection of the external electrodes in the heat cycle test, the power cycle test, and the like.

【００９０】（２）基板に対する外部電極の接続信頼性
の厳しい位置であるところの半導体チップの４隅部分に
対応する基板裏面部分には、外部電極が配設されていな
い構造になっていることから、熱サイクル試験等におい
て熱応力が半導体チップの４隅部分に対応する基板裏面
部分に作用しても、外部電極が存在しないため、外部電
極の損傷が発生しなくなり、ＢＧＡ型半導体装置の機能
は失われない。したがって、ＢＧＡ型半導体装置を組み
込んだ電子装置も、熱サイクル試験等において外部電極
の接続の信頼性が低下せず、支障なく機能する。(2) Connection of external electrodes to substrate The structure is such that no external electrodes are provided on the back surface of the substrate corresponding to the four corners of the semiconductor chip where the reliability of the connection is severe. Therefore, even if thermal stress acts on the back surface of the substrate corresponding to the four corners of the semiconductor chip in a thermal cycle test or the like, the external electrodes are not present, so that the external electrodes are not damaged and the function of the BGA type semiconductor device is reduced. Is not lost. Therefore, the electronic device incorporating the BGA type semiconductor device also functions without any problem without reducing the reliability of the connection of the external electrodes in a heat cycle test or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施形態１である半導体装置の底面図
である。FIG. 1 is a bottom view of a semiconductor device according to a first embodiment of the present invention.

【図２】本実施形態１の半導体装置の概略断面図であ
る。FIG. 2 is a schematic sectional view of the semiconductor device of the first embodiment.

【図３】本実施形態１の半導体装置を組み込んだ電子装
置を示す概略断面図である。FIG. 3 is a schematic sectional view showing an electronic device incorporating the semiconductor device of the first embodiment.

【図４】本実施形態１の半導体装置の実装状態を示す一
部拡大断面図である。FIG. 4 is a partially enlarged cross-sectional view showing a mounted state of the semiconductor device of the first embodiment.

【図５】本発明の実施形態２である半導体装置の底面図
である。FIG. 5 is a bottom view of the semiconductor device according to the second embodiment of the present invention;

【図６】本発明の実施形態３である半導体装置の底面図
である。FIG. 6 is a bottom view of a semiconductor device according to a third embodiment of the present invention.

【図７】本発明の実施形態４である半導体装置の底面図
である。FIG. 7 is a bottom view of a semiconductor device according to a fourth embodiment of the present invention.

【図８】本発明の実施形態５である半導体装置の底面図
である。FIG. 8 is a bottom view of a semiconductor device according to a fifth embodiment of the present invention.

【図９】本発明の実施形態６である半導体装置の底面図
である。FIG. 9 is a bottom view of a semiconductor device according to a sixth embodiment of the present invention.

【図１０】本実施形態６の半導体装置を組み込んだ電子
装置を示す概略断面図である。FIG. 10 is a schematic sectional view showing an electronic device incorporating the semiconductor device of the sixth embodiment.

【図１１】本発明の実施形態７である半導体装置の底面
図である。FIG. 11 is a bottom view of a semiconductor device according to a seventh embodiment of the present invention.

【図１２】本発明の実施形態８である半導体装置の底面
図である。FIG. 12 is a bottom view of a semiconductor device according to an eighth embodiment of the present invention;

【図１３】従来の半導体装置の底面図である。FIG. 13 is a bottom view of a conventional semiconductor device.

【図１４】従来の半導体装置を組み込んだ電子装置の一
部を示す概略断面図である。FIG. 14 is a schematic sectional view showing a part of an electronic device incorporating a conventional semiconductor device.

【図１５】従来の電子装置の一部を示す拡大断面図であ
る。FIG. 15 is an enlarged sectional view showing a part of a conventional electronic device.

【符号の説明】[Explanation of symbols]

１…ＢＧＡ型半導体装置、２…基板、３…半導体チッ
プ、４…絶縁性板材、５…配線、６…導体、７…ワイヤ
接続パッド、８…チップ搭載パッド、９…外部電極、１
０…外部電極形成パッド、１１…ソルダーレジスト、１
２…接合材、１３…ワイヤ、１４…封止体（パッケー
ジ）、２０…実装基板、２１…ランド、２２…クラッ
ク、３０…接続信頼性の厳しい位置、３１…熱サイクル
試験での接続信頼性の厳しい位置、３２…パワーサイク
ル試験での接続信頼性の厳しい位置。DESCRIPTION OF SYMBOLS 1 ... BGA type semiconductor device, 2 ... board, 3 ... semiconductor chip, 4 ... insulating plate material, 5 ... wiring, 6 ... conductor, 7 ... wire connection pad, 8 ... chip mounting pad, 9 ... external electrode, 1
0: external electrode formation pad, 11: solder resist, 1
2 ... bonding material, 13 ... wire, 14 ... sealing body (package), 20 ... mounting board, 21 ... land, 22 ... crack, 30 ... position where connection reliability is severe, 31 ... connection reliability in thermal cycle test Strict position, 32 ... strict connection reliability in power cycle test.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柿本 努 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 松本 雄行 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Tsutomu Kakimoto 5-2-1, Kamimizuhoncho, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd. Gochome No. 20, No. 1 Semiconductor Division, Hitachi, Ltd.

Claims (11)

【特許請求の範囲】[Claims] 【請求項１】 配線を有しかつ裏面に複数の外部電極を
有する基板と、前記基板の主面に固定された半導体チッ
プと、前記半導体チップの電極と前記配線を電気的に接
続する接続手段と、前記主面に設けられかつ前記半導体
チップや接続手段等を被う絶縁性樹脂からなる封止体と
を有する半導体装置であって、前記基板に対する外部電
極の接続信頼性の厳しい位置に設けられる外部電極は複
数の外部電極で構成される特定電極で構成されているこ
とを特徴とする半導体装置。1. A substrate having wiring and a plurality of external electrodes on a back surface, a semiconductor chip fixed to a main surface of the substrate, and connection means for electrically connecting an electrode of the semiconductor chip and the wiring. And a sealing body provided on the main surface and made of an insulating resin covering the semiconductor chip, the connecting means, etc., provided at a position where the connection reliability of the external electrode to the substrate is severe. The semiconductor device according to claim 1, wherein the external electrode includes a specific electrode including a plurality of external electrodes. 【請求項２】 前記半導体チップの４隅部分に対応する
基板裏面部分および／または前記基板の裏面の４隅部分
に設けられる外部電極は特定電極で構成されていること
を特徴とする請求項１に記載の半導体装置。2. An external electrode provided at a back surface portion of the substrate corresponding to four corner portions of the semiconductor chip and / or at four corner portions of the back surface of the substrate is formed of a specific electrode. 3. The semiconductor device according to claim 1. 【請求項３】 前記外部電極はバンプ電極となり、前記
基板の裏面全域に整列配置されていることを特徴とする
請求項１または請求項２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the external electrodes serve as bump electrodes, and are arranged on the entire rear surface of the substrate. 【請求項４】 前記外部電極はバンプ電極となり、前記
基板裏面の中央部分には設けられずに周辺部分にのみに
整列配置されていることを特徴とする請求項１または請
求項２に記載の半導体装置。4. The device according to claim 1, wherein the external electrode is a bump electrode and is not provided at a central portion of the rear surface of the substrate but is arranged only at a peripheral portion thereof. Semiconductor device. 【請求項５】 前記特定電極は電源電極またはグランド
電極もしくはノンコンタクト電極であり、前記半導体チ
ップの４隅部分に対応する基板裏面部分および／または
前記基板の裏面の４隅部分に配設される外部電極は前記
一種類の特定電極または複数種類の特定電極で構成され
ていることを特徴とする請求項１乃至請求項４のいずれ
か１項に記載の半導体装置。5. The specific electrode is a power supply electrode, a ground electrode, or a non-contact electrode, and is disposed at a back surface portion of the substrate corresponding to four corner portions of the semiconductor chip and / or at four corner portions of the back surface of the substrate. 5. The semiconductor device according to claim 1, wherein the external electrode includes the one type of specific electrode or a plurality of types of specific electrodes. 6. 【請求項６】 前記半導体チップの４隅部分に対応する
基板裏面部分および／または前記基板の裏面の４隅部分
を除いた基板部分にグランド電極および電源電極である
外部電極がそれぞれ１つ以上配設されていることを特徴
とする請求項１乃至請求項５のいずれか１項に記載の半
導体装置。6. One or more ground electrodes and at least one external electrode serving as a power supply electrode are provided on the back surface of the substrate corresponding to the four corners of the semiconductor chip and / or on the substrate except for the four corners of the back surface of the substrate. The semiconductor device according to claim 1, wherein the semiconductor device is provided. 【請求項７】 配線を有しかつ裏面に複数の外部電極を
有する基板と、前記基板の主面に固定された半導体チッ
プと、前記半導体チップの電極と前記配線を電気的に接
続する接続手段と、前記主面に設けられかつ前記半導体
チップや接続手段等を被う絶縁性樹脂からなる封止体と
を有する半導体装置であって、前記半導体チップの４隅
部分に対応する基板裏面部分には外部電極が配設されて
いないことを特徴とする半導体装置。7. A substrate having wiring and a plurality of external electrodes on a back surface, a semiconductor chip fixed to a main surface of the substrate, and connection means for electrically connecting electrodes of the semiconductor chip and the wiring. And a sealing body provided on the main surface and made of an insulating resin covering the semiconductor chip, the connection means, and the like, wherein a back surface of the substrate corresponding to four corners of the semiconductor chip is provided. Is a semiconductor device having no external electrode. 【請求項８】 配線を有しかつ裏面に複数のバンプ電極
を有する基板と、前記基板の主面に固定された半導体チ
ップと、前記半導体チップの電極と前記配線を電気的に
接続する接続手段と、前記主面に設けられかつ前記半導
体チップや接続手段等を被う絶縁性樹脂からなる封止体
とを有する半導体装置を、実装基板に前記バンプ電極を
介して固定してなる電子装置であって、前記半導体チッ
プの４隅部分に対応する基板裏面部分および／または前
記基板の裏面の４隅部分には複数のバンプ電極で構成さ
れる特定電極のみが配設されていることを特徴とする電
子装置。8. A substrate having wiring and a plurality of bump electrodes on the back surface, a semiconductor chip fixed to a main surface of the substrate, and connection means for electrically connecting the electrode of the semiconductor chip and the wiring. And a semiconductor device having a sealing body made of an insulating resin provided on the main surface and covering the semiconductor chip, the connecting means, etc., is fixed to a mounting substrate via the bump electrodes. In addition, only specific electrodes formed of a plurality of bump electrodes are provided on the back surface of the substrate corresponding to the four corners of the semiconductor chip and / or on the four corners of the back surface of the substrate. Electronic devices. 【請求項９】 前記特定電極は電源電極またはグランド
電極もしくはノンコンタクト電極であり、前記半導体チ
ップの４隅部分に対応する基板裏面部分および／または
前記基板の裏面の４隅部分に配設される外部電極は前記
一種類の特定電極または複数種類の特定電極であること
を特徴とする請求項８に記載の電子装置。9. The specific electrode is a power supply electrode, a ground electrode, or a non-contact electrode, and is disposed at a back surface portion of the substrate corresponding to four corner portions of the semiconductor chip and / or at four corner portions of the back surface of the substrate. The electronic device according to claim 8, wherein the external electrode is the one type of specific electrode or a plurality of types of specific electrodes. 【請求項１０】 前記半導体チップの４隅部分に対応す
る基板裏面部分および／または前記基板の裏面の４隅部
分を除いた基板部分にグランド電極および電源電極であ
る外部電極がそれぞれ１つ以上配設されていることを特
徴とする請求項８または請求項９に記載の電子装置。10. One or more external electrodes each serving as a ground electrode and a power supply electrode are provided on a substrate rear surface portion corresponding to four corner portions of the semiconductor chip and / or on a substrate portion excluding the four corner portions on the rear surface of the substrate. The electronic device according to claim 8, wherein the electronic device is provided. 【請求項１１】 配線を有しかつ裏面に複数の外部電極
を有する基板と、前記基板の主面に固定された半導体チ
ップと、前記半導体チップの電極と前記配線を電気的に
接続する接続手段と、前記主面に設けられかつ前記半導
体チップや接続手段等を被う絶縁性樹脂からなる封止体
とを有する半導体装置を、実装基板に前記バンプ電極を
介して固定してなる電子装置であって、前記半導体チッ
プの４隅部分に対応する基板裏面部分には前記バンプ電
極が配設されていないことを特徴とする電子装置。11. A substrate having wiring and a plurality of external electrodes on a back surface, a semiconductor chip fixed to a main surface of the substrate, and connection means for electrically connecting an electrode of the semiconductor chip and the wiring. And a semiconductor device having a sealing body made of an insulating resin provided on the main surface and covering the semiconductor chip, the connecting means, etc., is fixed to a mounting substrate via the bump electrodes. An electronic device, wherein the bump electrodes are not provided on the back surface of the substrate corresponding to the four corners of the semiconductor chip.
JP20840396A 1996-08-07 1996-08-07 Semiconductor device and electronic device where the semiconductor device is incorporated Pending JPH1056093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20840396A JPH1056093A (en) 1996-08-07 1996-08-07 Semiconductor device and electronic device where the semiconductor device is incorporated

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20840396A JPH1056093A (en) 1996-08-07 1996-08-07 Semiconductor device and electronic device where the semiconductor device is incorporated

Publications (1)

Publication Number Publication Date
JPH1056093A true JPH1056093A (en) 1998-02-24

Family

ID=16555678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20840396A Pending JPH1056093A (en) 1996-08-07 1996-08-07 Semiconductor device and electronic device where the semiconductor device is incorporated

Country Status (1)

Country Link
JP (1) JPH1056093A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003024170A1 (en) * 2001-09-13 2003-03-20 Intel Corporation An electronic assembly and a method of constructing an electronic assembly
JP2004335450A (en) * 2003-04-16 2004-11-25 Jsr Corp Anisotropic conductive connector and electric inspection device for circuit device
WO2005013359A1 (en) * 2003-07-31 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP2005277075A (en) * 2004-03-24 2005-10-06 Kyocera Corp Wiring board
JP2007305763A (en) * 2006-05-11 2007-11-22 Nec Electronics Corp Semiconductor device
JP2007317754A (en) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd Semiconductor device
JP2009200289A (en) * 2008-02-22 2009-09-03 Elpida Memory Inc Semiconductor device, electronic device, manufacturing method of semiconductor device, and wiring board
WO2009116517A1 (en) * 2008-03-17 2009-09-24 日本電気株式会社 Electronic device and method for manufacturing the same
JP2009283835A (en) * 2008-05-26 2009-12-03 Elpida Memory Inc Semiconductor device and method of manufacturing the same
CN101615649A (en) * 2008-06-27 2009-12-30 斯坦雷电气株式会社 Optical semiconductor device
JP2010251519A (en) * 2009-04-15 2010-11-04 Denso Corp Electronic device
JP2010278318A (en) * 2009-05-29 2010-12-09 Renesas Electronics Corp Semiconductor device
JP2011135112A (en) * 2000-10-30 2011-07-07 Nec Corp Connection structure of semiconductor device
JP2012122972A (en) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd Electric inspection device, and manufacturing method for wiring board
JP2012122973A (en) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd Electric inspection device, and manufacturing method for wiring board
JP2012122971A (en) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd Electric inspection device, and manufacturing method for wiring board

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP2011135112A (en) * 2000-10-30 2011-07-07 Nec Corp Connection structure of semiconductor device
US6730860B2 (en) 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
WO2003024170A1 (en) * 2001-09-13 2003-03-20 Intel Corporation An electronic assembly and a method of constructing an electronic assembly
JP2004335450A (en) * 2003-04-16 2004-11-25 Jsr Corp Anisotropic conductive connector and electric inspection device for circuit device
WO2005013359A1 (en) * 2003-07-31 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2005277075A (en) * 2004-03-24 2005-10-06 Kyocera Corp Wiring board
JP2007305763A (en) * 2006-05-11 2007-11-22 Nec Electronics Corp Semiconductor device
JP2007317754A (en) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd Semiconductor device
JP2009200289A (en) * 2008-02-22 2009-09-03 Elpida Memory Inc Semiconductor device, electronic device, manufacturing method of semiconductor device, and wiring board
WO2009116517A1 (en) * 2008-03-17 2009-09-24 日本電気株式会社 Electronic device and method for manufacturing the same
US8525333B2 (en) 2008-03-17 2013-09-03 Renesas Electronics Corporation Electronic device and manufacturing method therefor
JP2009283835A (en) * 2008-05-26 2009-12-03 Elpida Memory Inc Semiconductor device and method of manufacturing the same
CN101615649A (en) * 2008-06-27 2009-12-30 斯坦雷电气株式会社 Optical semiconductor device
JP2010251519A (en) * 2009-04-15 2010-11-04 Denso Corp Electronic device
US8395404B2 (en) 2009-04-15 2013-03-12 Denso Corporation Electronic device including electronic part and wiring substrate
JP2010278318A (en) * 2009-05-29 2010-12-09 Renesas Electronics Corp Semiconductor device
JP2012122972A (en) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd Electric inspection device, and manufacturing method for wiring board
JP2012122973A (en) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd Electric inspection device, and manufacturing method for wiring board
JP2012122971A (en) * 2010-12-10 2012-06-28 Ngk Spark Plug Co Ltd Electric inspection device, and manufacturing method for wiring board

Similar Documents

Publication Publication Date Title
JP2819285B2 (en) Stacked bottom lead semiconductor package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6555902B2 (en) Multiple stacked-chip packaging structure
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6448639B1 (en) Substrate having specific pad distribution
US20030000082A1 (en) IC package with dual heat spreaders
JPH1056093A (en) Semiconductor device and electronic device where the semiconductor device is incorporated
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US5184208A (en) Semiconductor device
EP0810655A2 (en) A package for a semiconductor device
US5117280A (en) Plastic package semiconductor device with thermal stress resistant structure
US5742101A (en) Semiconductor device
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
US20040245651A1 (en) Semiconductor device and method for fabricating the same
US6657293B1 (en) Chip scale package in which layout of wiring lines is improved
US7180185B2 (en) Semiconductor device with connections for bump electrodes
JPS58154254A (en) Semiconductor device
US20020063331A1 (en) Film carrier semiconductor device
JPS6220707B2 (en)
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JP2001094228A (en) Mounting structure of semiconductor device
JP3090115B2 (en) Semiconductor device and manufacturing method thereof
US7492038B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130