JPH1051435A - Pcmリレーにおけるサンプリング同期方式 - Google Patents
Pcmリレーにおけるサンプリング同期方式Info
- Publication number
- JPH1051435A JPH1051435A JP8207505A JP20750596A JPH1051435A JP H1051435 A JPH1051435 A JP H1051435A JP 8207505 A JP8207505 A JP 8207505A JP 20750596 A JP20750596 A JP 20750596A JP H1051435 A JPH1051435 A JP H1051435A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- transmission
- value
- synchronization
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
ステムをベースとするデータ多重方式のPCM電流リレ
ーにおいて、親局及び複数の子局に、伝送遅延時間を各
共通フレーム内のサンプリングアドレスの送,受信を基
準に測定してその中間点をサンプリングクロックの基準
とする基準生成手段と、伝送レートのベースクロックを
DPLL制御にて基準クロックにサンプリングクロック
を同期化させる従属同期化手段を設け、親局交代時及び
初期段階におけるサンプリング同期ずれに対し、各子局
側が時間をかけて収束することにより、一定周期処理の
時間歪を小さくする。
Description
数のリモート局及びそれらを接続するシリアル伝送路か
ら構成されるネットワークシステムをベースとしたPC
M電流作動リレーにおける、サンプリング同期方式に関
する。
路形態例を示す。図中、MSは親局,RS0〜RS4は
リモート局(子局)を示す。マスタ局(親局)MSは、
全局間でデータを交換するための情報フレームを連続的
に生成する。フレームは、図中の下りルートを伝搬し、
折り返し局RS4に到達し、そこから上りルートを経由
して再び親局MSに帰ってくる。
レームにIDを付加する。このIDは、フレームアドレ
スと呼ばれるもので、情報フィールドに格納される。各
局は、自局がアクセスし、データを格納すべきフレーム
アドレスを認識している。あるフレームを受信した局
は、情報フィールドからフレームアドレスを抽出し、自
局がアクセスすべきフレームかをチェックする。そうで
あった場合は、そのフレームに自局の情報を格納する。
そうでないときは、そのまま次の局へ送信する。
して各該当フレームにデータを格納する動作を、データ
多重方式と称する。親局MSが生成したフレーム列に各
局が続々とデータを多重し、折り返し局RS4に到達す
る。ここで、全局分のデータが揃っている状態になる。
ここまでのルートが下りルートである。
るまでのルートが上りルートで、各局はここで全局分の
データを収集する。親局に到達した上りデータは親局で
のデータ収集の後廃棄される。
ムと呼ばれる規定のフォーマットに書き込み、他の局は
伝送路を介して伝わってきたフレームを読むことによ
り、情報を取り入れる。図12にそのフレームフォーマ
ットを示す。
に従っているビット列である。フレーム受信部は、フレ
ーム先頭のフラグパターンを認識し、ここをフレームの
始まりとする。フラグパターンは、他の部分には出現し
ないユニークなビット列を定義する。情報フィールド等
でそのパターンが出現するときは、“1”又は“0”の
ビットを挿入し、フラグのユニーク性を確保する。
報がアサインされる。その中で、フレームのIDとして
フレームアドレスFAが格納される。フレームアドレス
は、ある範囲内のサイクリックな数値が定義される。そ
の範囲は、フレームの集合が表す論理的な意味あいによ
り異なる。FCSは、フレームの信頼性を確保するため
の冗長部分である。CRC符号などが使用される。
り,下りルートで、図13のブロック(21〜28)2
組で構成される。図中、21はシリアルデータの受信部
で、受信データ・受信クロックを受信する。22はデー
タ分離部で、受信クロック・フレームのフラグ部を基に
してタイミングを作り、情報フィールド・FCSなどを
抽出する。23はFA検出部で、検出したフレームアド
レスFAを自局登録分と比較する。ただ下りルートの
み。24は受信バッファで、分離された情報フィールド
内のデータが格納される。25はフレーム生成部で、マ
スタ局下りルートのみ、フレームを連続的に生成する。
26はデータ多重部で、送信データをHDLCフォーマ
ットのフレームに構成する。他局フレームも通過する。
27は送信バッファで、自局多重フレームに格納する送
信データを格納する。ただし下りルートのみ。28はシ
リアルデータの送信部で、送信データ・送信クロックを
送出する、ものである。
す。下りルートでデータを収集し、上りルートでデータ
を分配する。分配されたデータを基に、判定が全端子
(局)で行われる。伝送データ・フォーマットは、HD
LCフレーム・フォーマットである。このシステムの多
重方式は、フレームを最小単位としている。
上のフレームに相当する。(1局で2フレーム以上多重
する場合もある。)以下に、ルート別の多重・分配・判
定の過程を示す。
ングを基にして、フレームを絶えず生成し、下りルート
に送信する。
ミング(フレーム単位のタイム・スロット)が確保され
る。ここで親局自ら、データを多重する場合もある。
位のフレームアドレスである。
けて同期を確立した後に、あらかじめ設定されたフレー
ムアドレスから、自局が多重すべきフレームを検出し
て、自局データを多重する。
は、そこでも他局と同様にデータが多重され、上りルー
トへ送信される。
局を経て親局へ戻る。各局では受信したデータがバッフ
ァに蓄えられ、端子内のホストコンピュータで処理(判
定)される。親局に到達したデータはチェックを受けた
後、廃棄される。
システムにおいて、伝送路障害時のリカバリーとして、
親局機能が交替し、伝送路の再構成により情報の透過性
を確保するが、親局が交替するとき、仮親局を基準に上
り,下りの伝送路が確定するため、伝送路障害前後での
伝送フレームの連続性が損なわれる。この結果、親局に
よるサンプリング同期と、仮親局によるサンプリング同
期時刻とは異なる位相から開始されてしまう。
に関するクロック源に、同期をとるメカニズムが存在し
ないので、再びサンプリング同期を取り直すこととな
る。この取り直しの間、サンプリング周期の時間歪(一
定周期でない期間が存在する)の発生の仕方によって
は、このサンプリング周期で処理を行っている処理に遅
延が生じてしまい、正常な保護動作ができなくなる恐れ
がある。
てなされたものであり、その目的とするところは、サン
プリング周期の時間歪を小さく正常な保護動作をなしう
るPCMリレーにおけるサンプリング周期方式を提供す
ることにある。
子局及びそれらを接続するシリアル伝送路からなるネッ
トワークシステムをベースとするデータ多重方式のPC
M電流リレーのデータサンプリングクロックを同期化さ
せる、PCMリレーにおけるサンプリング同期方式にお
いて、各局に、伝送遅延時間を各共通フレーム内のサン
プリングアドレスの送,受信を基準に測定してその中間
点をサンプリングクロックの基準とする基準,クロック
生成手段と、伝送レートのベースクロックをDPLL制
御にて基準クロックにサンプリングクロックを同期化さ
せる従属同期化させる手段とからなるものである。
ック生成手段が、ベースクロックをカウントする1スー
パーフレーム時間の周期を持つ伝送遅延測定カウンタ
と、下りデータの多重部に設けられ、共通フレーム内サ
ンプリングアドレスを送信したタイミングでそのサンプ
リングアドレス値とその時の前記カウンタ値をラッチす
る手段と、上りデータの分離部に設けられ、共通フレー
ム内サンプリングアドレスを分離したタイミングで、サ
ンプリングアドレス値をラッチする手段と、前記サンプ
リングアドレス値に対応するバッファを持ち、前記各割
り込みに対応したサンプリングアドレスの指すバッファ
に割り込み発生時のカウント値の平均値を補正値として
格納する手段と、前記バッファの値が設定され、前記カ
ウンタのカウント値が設定値と一致すると基準クロック
を発生する比較手段とにより構成するとよい。
するためのハンドシェークに、共通フレーム内に定義さ
れているULフラグを使用し、送信時ULフラグをレデ
ィ状態とし、サンプリングアドレス遅延時間を無効に設
定して共通フレームを送出する手段を設け、子局に、有
効端子データの多重を開始する時のハンドシェークに、
共通フレーム内に定義されているULフラグを使用し、
サンプリング同期規定のうちは、ULフラグをアンレデ
ィにして送出し、サンプリング同期化完了で、ULフラ
グをレディ状態で送出する手段を設けるとよい。
テムにおいて、各局で収集・分配される端子データは、
データの同時性が要求されている。同時性とは、次の2
点である。
ミングの同期をとること。(サンプリングクロックま同
期化) (2)全局、同一のサンプリングクロックエッジで収集
した端子データを、同一のマルチフレームに多重するこ
と。(データの同期化) 上記(1)は、伝送遅延時間から算出した値で動作する
基準クロックで、自局のサンプリングクロックに従属同
期をかけることにより、全局間同期を実現する。
号に同期した、ナンバリング信号を生成する。これを自
局のデータ収集モジュールが受け取ることにより、サン
プリングタイミング及び、ナンバリングの双方を認識で
きる。
示す。時間t1で親局から送信されたフレームは、折返
局を経て時間t2に親局に帰ってくる。伝送仕様上、こ
の中間点は全局で一致していることになる。この点をサ
ンプリング同期点と定め、サンプリングクロックの基準
とする。
ム内・サンプリングアドレス(SA)の送受信を基準に
測定する。共通フレームの送信間隔は、サンプリング間
隔に等しい(位相は異なる)ので、全SAに関するサン
プリング(SP)同期点を求めることにより、全局間で
同期した、サンプリングクロックの基準信号を作ること
ができる。
備えている。これに基準クロックで従属同期をかけるこ
とにより、各局同一タイミングのデータサンプリング信
号を得ることができる。
NC1)と呼ばれる。系統周波数の1周期は12サンプ
リングされるので、これに0…11のナンバをつける。
このため、12個おきのSYNC1に同期してアサート
される。SYNC4信号(サンプリング同期ナンバリン
グ信号)を定義する。
サンプリングトリガとし、SYNC4で順番を知る。S
YNC4がアサートされているときのSYNC1でのサ
ンプリングデータに、サンプリングナンバ♯0のタグを
つける。それ以降、11までのシーケンシャルなタグを
サンプリングデータに付加していくタグ♯0を最初に付
けるタイミングを全局で合わせれば、データの同期生が
確保できる。
路ブロックを示す。図1において、1は位相比較の基準
クロックを発生する基準クロック生成部、2は従属同期
の対象となるベースクロック(1.544MHz)を発
生するクロック源、3は基準クロックと位相比較し、ベ
ースクロックを分周して従属同期信号を出力する従属同
期部、4はこの分周出力とSYNC4強制同期信号から
SP同期信号を生成するSYNC信号生成部である。
において、10は伝送遅延測定カウンタ、11はSAラ
ッチ部、12および14は下り多重部及び上り分離部の
受信SA保持用レジスタ、13及び15は伝送遅延測定
カウント値のラッチ用カウンタ、16は発生する補正値
(遅延時間)算出部、17はSA−補正値テーブル、1
8は基準クロックを出力するコンパレータである。
フレーム時間の周期を持ち、図4のようにフルカウント
でゼロに戻る、自走カウンタである。1スーパーフレー
ムは25704ビットなので、伝送レートから周期を求
めると、約16.6mSとなる。カウンタ刻み(補正値
精度)は、約640nSとなる。カウンタ幅は、15ビ
ットである。カウンタ周期は、スーパーフレーム周期と
等しいが、位相関係は不定である。
ミングでカウンタ10の出力をラッチし、補正値算出部
16はこのカウンタ値からSP同期カウンタ値を求め
る。この値は、伝送遅延時間の中間点に相当する、カウ
ンタ上の値である。これを補正値と称する。各SA毎の
補正値は、SAをインデックスで参照されるテーブル1
7で管理する。
8に設定しておくと、カウンタ10が一周した後に補正
値と一致する。ここが、あるサンプリングアドレス(S
An)に対応するSP同期点である。このタイミングで
コンパレータ18は基準クロック・補正値一致割り込み
を発生させる。一致割り込み発生毎にテーブル上の補正
値を更新して行くと、基準クロックが、サンプリング周
期て発生する。
を示す。図の上側はフレームの時間対距離のパスとSP
同期点との関係である。t1で送信された共通フレーム
にのみ存在しFAの次のフィールドに位置するフレーム
のSA部がt2で受信され、中間点をSP同期点として
いる様子を表している。斜線が奇跡である。図の下側が
対応するカウンタの値である。横軸が時間・対軸がカウ
ンタ値で、各時間毎のカウンタ値をプロットすると、図
中の斜線となる。
1…である。これら点は、伝送路に異常がなければ、全
局一致した時間になる。ここで、任意のスーパーフレー
ム内・n番目のマルチフレームのサンプリングアドレス
をSAnとすると、SP同期点は、SPnとなる。SP
同期点では、基準クロックSPCLKnが生成される。
SPnのSPCLKnは、1周期前のSAnにて求めら
れた補正値である、比較カウント値CPn−1により生
成される。
一定時間、伝送エラーなどが検出されず、受信データの
信頼性が確認された後に、次手順でF/W処理をする。
(図10の101〜105参照) (1)下り多重部(12,13)は、共通フレーム内S
Aを送信したタイミングで、そのSA値とそのときの伝
送遅延測定カウンタ値をラッチし、割り込みを発生す
る。(下りSA送信割り込み) (2)上り分離部(14,15)は、共通フレーム内S
Aを分離したタイミングで、上記同様にSA値とカウン
タ値をラッチし、割り込みを発生する。(上りSA受信
割り込み) (3)SA−補正値テーブル17は、SA値(0…1
1)に対応した12個のバッファを持ち、上記(1),
(2)の割り込みに対応したSAの指すバッファに補正
値(遅延時間)CSPとして格納する。補正値算出部16
における補正値の算出方法は、後に述べる。
なるまで待つ。精度内に収まったら、(4)に進む。
18に設定し、コンパレータをイネーブルにする。
コンパレータ18の設定値と一致すると、カウント一致
割り込みが発生する。
値バッファ内の次の値をコンパレータに設定する。
ら、上記(5),(6)を繰り返す。
発生したときのカウンタ13のカウント値をC1とし、
同一SA値の上りSA受信割り込みがt2で発生したと
きのカウンタ15のカウント値をC2として、補正値C
SPを算出する。基本的には(1)式又は(2)式で求め
る。(実際には、チューニングが必要)(図5参照) C1<C2のとき(同一カウント内)は、 CSP=(C1+C2)/2 ……(1) C1>C2のとき(一度フルカウント→ゼロ)は、 CSP=(C1+C2−T)/2 ……(2) (Tは、フルカウント値) 2.2 伝送エラー検出時の対策 サンプリングクロック同期において、SAの値は補正値
設定時のポインタとなる。このSA値が正しくないと、
他SAの補正値を破壊する可能性がある。このため、補
正値をテーブル17に格納するとき、受信エラーステー
タスのチェックを行い、SAの正当性をチェックする必
要がある。
ルチフレームが正常でないとならない。
生し得ないが、上記の原因などにより、今回値が使用で
きないような場合は、前回の補正値をそのまま使用す
る。
準クロックを基に、自局サンプリングクロックに従属同
期をかけて全局で同期を取る。
中、31は分周器、32は位相比較部で、位相比較部は
基準クロックと分周器からのF/B信号との位相差から
分周比を決定し、分周器は位相比較部で設定された分周
比によりベークロックを分周するPLL回路構成となっ
ている。
子データサンプリングを行う。仕様上、系統1周期あた
り12回データサンプリングを行うので、サンプリング
周波数は720Hzとなる。それに対し、伝送レートは
1.544MHzである。これをベースにすると、系統
周波数との間で微少な誤差が生じる。この誤差は蓄積す
ると、サンプリングデータタイミンキグの狂いを発生さ
せる。このため、サンプリングタイミングの基本クロッ
クを伝送レートとする。
基本分周比を2142に設定すると、1.544×10
6/2142=約720.821662Hz となる。
は、±32カウントの範囲内とする。この値は仕様(±
20μS)を満足する。
1.544×106なので、約640nSとなる。これ
の32カウント分は、(1/1.544×106)×3
2=約20.73μS である。
用が可能である。
テータスが同期完了を示したときに同期成立と判定され
る。
精度)及び(DPLLが従属同期完了)であり、同期は
ずれ条件は、(補正値が±20μS以上ずれた)又は
(DPLLが従属同期はずれ)となる。
SYNC1・2信号となる。SYNC4は、図7に示す
ようにSYNC1の12回アサートに1回アサートされ
る。これらは、従属同期成立・不成立に関わらず出力さ
れる。従属同期成立後は、基準クロックに同期した信号
となる。
サートされる。従属同期前は、初期化値で自走している
が、従属同期が完了し、SYNC1のナンバが明確にな
った時点で、SYNC4をその周期に強制同期させる。
一致割り込み処理中に、CSRの強制同期イネーブルビ
ットをセットする。次に発生するSA0の補正値一致割
り込み発生で、SYNC4が強制同期される。SYNC
4は、SYNC1を入力とする12カウンタ回路で生成
するので、このときにカウンタをリセットすればよい。
開始するが、開始するSA値を特定しておくと、カウン
タ10のカウンタ1周期後に発生する割り込みに対応す
る、サンプリングナンバを特定することができる。(図
3) 例えば、SA補正値の集束後SA0から比較を開始する
と、最初の一致割り込みは、SA0のSP同期点とな
る。この処理を全局で行うと、一致割り込み(基準クロ
ック)は、全局SA0相当から開始される。
クロックの従属同期が始まる。同期完了時点で、SYN
C1信号と基準クロックは同期している。基準クロック
は、SA値で特定されているので、それに同期している
SYNC1も、同様にSA値で特定することができる。
(図4) 信号SYNC4は、サンプリングナンバ0で発生するこ
とになっているが、この時点では自走状態になっている
ので、強制同期をする必要がある。つまり、SA値に同
期しているSYNC1が“0”を指したときに、SYN
C4を生成するカウンタをリセットする。
う。(図10の106〜108参照) (1)従属同期部3のDPLLステータスから、従属同
期完了を知る。
込み(ナンバ0の補正値をロードする)で、CPUによ
り操作される制御用レジスタ(CSR)の強制同期ビッ
トをセットする。
基準として端子データ・パケットのタグNo.を決め
る。この信号のアサートから、タグNo.を0,1,
2,3,4…と付けていく。
タグNo,を基に、送信データの管理を行う。これによ
ると、あるサンプリングクロックでサンプルされるデー
タは、全局で同じ送信バッファエリアに、格納されるこ
とになる、(送信バッファは、サンプリングアドレスに
対応した、12個の端子データエリアから構成されてい
る。) この処理で、データの同期化が実現される。
ンプリング同期が成立する。この同期化の模様を図8に
示す。
各局は端子データ多重を開始する。この時点で、全局一
致したポインタ管理による、端子データのアクセス可能
になっているので、親局は共通フレームで、このマルチ
フレームMFには、送信バッファ上の、どのエリアのデ
ータを多重すればよいかを指示する。この値が、共通フ
レームにのみ位置するSA遅延時間フィールドに格納さ
れる。
重できる、最新のサンプリングナンバを表す。
伝送遅延量により、ロードされる値が異なる。
えば親局は、マルチフレームMF2にはSP0のデータ
は確実に多重できる。それに対し、図9の右側では、マ
ルチフレームMF2には同期点SP10のデータが多重
可能となる。これは、伝送遅延時間が長くなるほど、フ
レームが折返局に到達する時間が長くなり、その結果M
F2に対応するSP2が、相対的に遅れるためである。
が設定するSA遅延時間値は、親局の伝送遅延時間値は
1/2を、マルチフレーム換算した値となる。換算値を
mとすると、n−mが、SAn送信直前のSPナンバに
なる。マルチフレームタイミングと、サンプリングタイ
ミングとの非同期性を考慮して、さらに−1する。
2とするとSPナンバは0になる。同様に、図9の右側
では、m=3で、n=2のときSPナンバは10であ
る。
定することにより、各局が有効端子データの多重を開始
する。この時のハンドシェイクに、共通フレーム内に定
義されているULフラグ(同期確認フラグ)を使用す
る。F/W処理は次の手順で行う。(図10の109〜
111参照) 親局送信時 ULフラグをレディ状態・SA遅延時間を無効値に設定
して、共通フレームを送信する。 各子局 サンプリング同期未完のうちは、ULフラグをアンレデ
ィ(サンプリング同期未確立)にして送出する。
スが同期完了+保護時間+SYNC4強制同期完了)
で、ULフラグをレディ(サンプリング同期確立)状態
で送出。
端子データを多重 親局受信時 ULフラグをアンレディ状態で受信:サンプリング同期
未完の局がある。
ンプリング同期完了。
る。
ファの端子データを多重する。
ので、次に記載する効果を奏する。
サンプリング同期ずれに対し、各子局側が時間をかけて
収束することにより、一定周期処理の時間歪を小さくで
きる。
で、効率的にサンプリング点を同一化することができ
る。
引っ込み時間が高速化できる。
号の関係を示すグラフ。
Claims (3)
- 【請求項1】 親局と複数の子局及びそれらを接続する
シリアル伝送路からなるネットワークシステムをベース
とするデータ多重方式のPCM電流リレーのデータサン
プリングクロックを同期化させる、PCMリレーにおけ
るサンプリング同期方式において、 各局に、伝送遅延時間を各共通フレーム内のサンプリン
グアドレスの送,受信を基準に測定してその中間点をサ
ンプリングクロックの基準とする基準クロック生成手段
と、 伝送レートのベースクロックをDPLL制御にて基準ク
ロックにサンプリングクロックを同期化させる従属同期
化させる手段と、を設けたことを特徴とするPCMリレ
ーにおけるサンプリング同期方式。 - 【請求項2】 請求項1において、基準クロック生成手
段が、 ベースクロックをカウントする1スーパーフレーム時間
の周期を持つ伝送遅延測定カウンタと、 下りデータの多重部に設けられ、共通フレーム内サンプ
リングアドレスを送信したタイミングでそのサンプリン
グアドレス値とその時の前記カウンタ値をラッチする手
段と、 上りデータの分離部に設けられ、共通フレーム内サンプ
リングアドレスを分離したタイミングで、サンプリング
アドレス値をラッチする手段と、 前記サンプリングアドレス値に対応するバッファを持
ち、前記各割り込みに対応したサンプリングアドレスの
指すバッファに割り込み発生時のカウント値の平均値を
補正値として格納する手段と、 前記バッファの値が設定され、前記カウンタのカウント
値が設定値と一致すると基準クロックを発生する比較手
段と、からなることを特徴としたPCMリレーにおける
サンプリング同期方式。 - 【請求項3】 請求項1又は2において、親局に有効端
子データの多重を開始するためのハンドシェークに、共
通フレーム内に定義されているULフラグを使用し、送
信時ULフラグをレディ状態とし、サンプリングアドレ
ス遅延時間を無効に設定して共通フレームを送出する手
段を設け、 子局に、有効端子データの多重を開始する時のハンドシ
ェークに、共通クレーム内に定義されているULフラグ
を使用し、サンプリング同期未完のうちは、ULフラグ
をアンレディにして送出し、サンプリング同期化完了
で、ULフラグをレディ状態で送出する手段を設け、た
ことを特徴としたPCMリレーにおけるサンプリング同
期方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20750596A JP3557801B2 (ja) | 1996-08-07 | 1996-08-07 | Pcmリレーにおけるサンプリング同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20750596A JP3557801B2 (ja) | 1996-08-07 | 1996-08-07 | Pcmリレーにおけるサンプリング同期方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1051435A true JPH1051435A (ja) | 1998-02-20 |
JP3557801B2 JP3557801B2 (ja) | 2004-08-25 |
Family
ID=16540839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20750596A Expired - Fee Related JP3557801B2 (ja) | 1996-08-07 | 1996-08-07 | Pcmリレーにおけるサンプリング同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3557801B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008250757A (ja) * | 2007-03-30 | 2008-10-16 | Nippon Signal Co Ltd:The | 交通信号システム |
JP2013132161A (ja) * | 2011-12-22 | 2013-07-04 | Meidensha Corp | 環線系統保護継電システムのサンプリング同期回路 |
CN115902611A (zh) * | 2022-11-24 | 2023-04-04 | 国网四川省电力公司映秀湾水力发电总厂 | 一种继电器校验方法、装置及校验仪 |
-
1996
- 1996-08-07 JP JP20750596A patent/JP3557801B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008250757A (ja) * | 2007-03-30 | 2008-10-16 | Nippon Signal Co Ltd:The | 交通信号システム |
JP2013132161A (ja) * | 2011-12-22 | 2013-07-04 | Meidensha Corp | 環線系統保護継電システムのサンプリング同期回路 |
CN115902611A (zh) * | 2022-11-24 | 2023-04-04 | 国网四川省电力公司映秀湾水力发电总厂 | 一种继电器校验方法、装置及校验仪 |
CN115902611B (zh) * | 2022-11-24 | 2024-03-19 | 国网四川省电力公司映秀湾水力发电总厂 | 一种继电器校验方法、装置及校验仪 |
Also Published As
Publication number | Publication date |
---|---|
JP3557801B2 (ja) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8355476B2 (en) | Timestamping method and apparatus for precise network synchronization | |
US8126333B2 (en) | Optical transmission system and synchronization method using time reference pulse | |
CN101977104B (zh) | 基于ieee1588精确时钟同步协议***及其同步方法 | |
US8625641B2 (en) | Apparatus, method, and system for synchronizing time | |
US8964790B2 (en) | Communication apparatus | |
CN102013931A (zh) | 时间同步方法及***、从属定时设备及主定时设备 | |
CN108650051A (zh) | 通用全硬件一步式1588的时钟同步装置及方法 | |
JPH0267033A (ja) | 網同期システム | |
JP2000354029A (ja) | 同期クロックを発生させるための回路 | |
CN105027489B (zh) | 精确时钟协议同步方法和节点 | |
CN102263629A (zh) | 一种板间时间同步的方法、时钟板及网元设备 | |
US6714611B1 (en) | Wireless network with user clock synchronization | |
CN102932083A (zh) | 一种微波同步对时的方法和装置 | |
WO2012095043A2 (zh) | 时间路径补偿方法和装置 | |
US6415325B1 (en) | Transmission system with improved synchronization | |
JP2000216800A (ja) | デ―タ中継装置および方法、並びに提供媒体 | |
WO2021018407A1 (en) | Clock synchronization in packet communications networks | |
US6198736B1 (en) | Telecommunications system | |
JP3557801B2 (ja) | Pcmリレーにおけるサンプリング同期方式 | |
WO2016000324A1 (zh) | 时间同步的实现方法及装置 | |
JP3994502B2 (ja) | Pcmリレーにおけるサンプリング同期方式とサンプリングデータ同期方式および異常通知方式 | |
KR100304776B1 (ko) | 동기 시스템, 동기 방법 및 기록 매체 | |
Deev et al. | Subnanosecond synchronization method based on the synchronous Ethernet network | |
JP3226774B2 (ja) | セル同期装置、セル同期監視装置、及びセル再同期装置 | |
EP4344103A1 (en) | Systems and methods for synchronizing network nodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |