JPH1051244A - Fet amplifier - Google Patents
Fet amplifierInfo
- Publication number
- JPH1051244A JPH1051244A JP8200879A JP20087996A JPH1051244A JP H1051244 A JPH1051244 A JP H1051244A JP 8200879 A JP8200879 A JP 8200879A JP 20087996 A JP20087996 A JP 20087996A JP H1051244 A JPH1051244 A JP H1051244A
- Authority
- JP
- Japan
- Prior art keywords
- source
- fet
- amplifier
- diode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はＦＥＴ増幅器に関
し、特に電界効果トランジスタ（ＦＥＴ）を使用したＦ
ＥＴ増幅器の自己バイアス回路の改良に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FET amplifier, and more particularly to an F amplifier using a field effect transistor (FET).
The present invention relates to improvement of a self-bias circuit of an ET amplifier.
【０００２】[0002]
【従来の技術】従来、この種のＦＥＴバイアス回路は、
例えば特開昭６３−２０２１０７号公報に示される様
に、単電源にてバイアスを加えるＦＥＴ増幅器に用いら
れている。図３はこの様な従来のＦＥＴバイアス回路の
一例を用いたシングルエンド形式で示した増幅器の回路
図である。図３において、１はＲＦ信号入力端子、２は
ＲＦ信号出力端子、３ａ，３ｂは、直流バイアスは供給
するがＲＦ信号は遮断するインダクタンス回路、４ａ〜
４ｅは、直流バイアスは遮断しＲＦ信号は通過させるコ
ンデンサ回路、５は直流電源の供給端子、６はＦＥＴ、
７はソース抵抗、８はダイオードを夫々示す。2. Description of the Related Art Conventionally, this type of FET bias circuit has
For example, as shown in Japanese Patent Application Laid-Open No. 63-202107, it is used for an FET amplifier that applies a bias with a single power supply. FIG. 3 is a circuit diagram of a single-ended amplifier using an example of such a conventional FET bias circuit. In FIG. 3, 1 is an RF signal input terminal, 2 is an RF signal output terminal, and 3a and 3b are inductance circuits that supply a DC bias but cut off an RF signal.
4e is a capacitor circuit that cuts off the DC bias and passes the RF signal, 5 is a DC power supply terminal, 6 is an FET,
7, a source resistance; and 8, a diode.
【０００３】直流電源の供給端子５から正の電圧が印加
されると、ＦＥＴ６のドレインに電圧が印加され、ドレ
イン−ソース間電流ＩDSが流れる。一方、ＦＥＴ６のゲ
ートはインダクタンス回路３ａ及びダイオード８によっ
て直流的に接地され、またソース抵抗７にはドレイン・
ソース間電流ＩDSが流れることによって電位差が生じる
ため、ＦＥＴ６のゲート・ソース間に所望の電圧がかか
るように自己バイアスされている。When a positive voltage is applied from the supply terminal 5 of the DC power supply, a voltage is applied to the drain of the FET 6, and a drain-source current IDS flows. On the other hand, the gate of the FET 6 is DC grounded by the inductance circuit 3a and the diode 8, and the drain resistance is connected to the source resistance 7.
Since the potential difference is caused by the flow of the source-to-source current IDS, the FET 6 is self-biased so that a desired voltage is applied between the gate and the source.
【０００４】図３において、ドレイン・ソース間電流を
ＩDSに設定するための所望のゲート・ソース間電圧をＶ
GSとすると、必要なソース抵抗ＲS1の値は、 ＲS1＝｜ＶGS｜／ＩDS…（１） で表される。In FIG. 3, a desired gate-source voltage for setting the drain-source current to IDS is VD.
Assuming that GS, the required value of the source resistance RS1 is represented by RS1 = │VGS│ / IDS (1).
【０００５】一般に、ＦＥＴを用いた増幅器では、ＲＦ
入力電力が増加するにつれて、ＦＥＴに流れるドレイン
・ソース間電流ＩDSが増加していく。今、ＲＦ入力電力
が増加した時に、ドレイン・ソース間電流ＩDSがΔＩDS
だけ増加したとすると、この時のゲート・ソース間電圧
ＶGSの変化量ΔＶGS1 は、 ΔＶGS1 ＝ＲS1×ΔＩDS＝｜ＶGS｜×（ΔＩDS／ＩDS）…（２） となる。Generally, in an amplifier using an FET, RF
As the input power increases, the drain-source current IDS flowing through the FET increases. Now, when the RF input power increases, the drain-source current IDS becomes ΔIDS
If this is the case, the change amount ΔVGS1 of the gate-source voltage VGS at this time is as follows: ΔVGS1 = RS1 × ΔIDS = | VGS | × (ΔIDS / IDS) (2)
【０００６】ＲＦ入力電力が増加した時に、ゲート・ソ
ース間電圧ＶGSが、上式に示す様にΔＶGS1 変化する
と、増幅器の線形性及び周波数特性に悪影響を及ぼすこ
とになる。If the gate-source voltage VGS changes by ΔVGS1 as shown in the above equation when the RF input power increases, the linearity and frequency characteristics of the amplifier will be adversely affected.
【０００７】[0007]
【発明が解決しようとする課題】第１の問題点は、従来
のＦＥＴバイアス回路を用いた単電源の増幅器では、Ｒ
Ｆ入力電力を上げていくと、増幅器の線形性及び周波数
特性が悪くなるということである。A first problem is that a conventional single-supply amplifier using an FET bias circuit has a R
As the F input power increases, the linearity and frequency characteristics of the amplifier deteriorate.
【０００８】その理由は、ＲＦ入力電力を上げていく
と、一般にＦＥＴのドレイン・ソース間電流ＩDSは増え
ていくため、ソース接地間に挿入したソース抵抗の両端
の電位差が増加し、ＦＥＴのゲート・ソース間の電圧が
大きく変化していたからである。The reason is that, when the RF input power is increased, the drain-source current IDS of the FET generally increases, so that the potential difference between both ends of the source resistance inserted between the source and the ground increases, and the gate of the FET increases. -This is because the voltage between the sources has changed significantly.
【０００９】本発明の目的は、単電源で動作させるＦＥ
Ｔを用いた増幅器において、ＲＦ入力電圧を上昇させて
いった時に、増幅器の線形性及び周波数特性の劣化を小
さくする様にしたＦＥＴ増幅器を提供することである。An object of the present invention is to provide an FE operated by a single power supply.
It is an object of the present invention to provide an FET amplifier that reduces deterioration in linearity and frequency characteristics of the amplifier when the RF input voltage is increased in an amplifier using T.
【００１０】[0010]
【課題を解決するための手段】本発明によれば、電界効
果トランジスタを用いたＦＥＴ増幅器であって、前記ト
ランジスタのバイアス回路が、前記トランジスタのソー
スと基準電位点との間に順方向に接続されその電圧降下
が略一定のインピーダンス素子を有することを特徴とす
るＦＥＴ増幅器が得られる。According to the present invention, there is provided an FET amplifier using a field effect transistor, wherein a bias circuit of the transistor is connected between a source of the transistor and a reference potential point in a forward direction. Thus, an FET amplifier having an impedance element whose voltage drop is substantially constant can be obtained.
【００１１】そして、前記バイアス回路は、前記インピ
ーダンス素子が複数直列接続されていることを特徴とし
ており、また、前記バイアス回路としては、前記インピ
ーダンス素子と抵抗素子との直列接続回路からなること
を特徴としている。この場合、インピーダンス素子とし
てダイオードを使用するのが好適である。The bias circuit is characterized in that the plurality of impedance elements are connected in series, and the bias circuit comprises a series connection circuit of the impedance element and a resistance element. And In this case, it is preferable to use a diode as the impedance element.
【００１２】ＲＦ入力電力が増加してインピーダンス素
子であるダイオードに流れるドレイン・ソース間電流が
大となっても、ダイオードの順方向電圧が一定に維持さ
れるので、ＦＥＴのゲート・ソース間電圧の変化は小さ
くなり、増幅器の線形性及び周波数特性の劣化を小とす
ることができる。Even if the RF input power increases and the drain-source current flowing through the diode, which is an impedance element, becomes large, the forward voltage of the diode is kept constant, so that the gate-source voltage of the FET is reduced. The change is small, and the deterioration of the linearity and the frequency characteristic of the amplifier can be reduced.
【００１３】[0013]
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を用いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１４】図１は本発明の第１の実施の形態を示す回
路図であり、図３と同等部分は同一符号にて示してい
る。図１を参照すると、１はＲＦ信号入力端子、２はＲ
Ｆ信号出力端子、３ａ，３ｂは、直流バイアスは供給す
るがＲＦ信号は遮断するインダクタンス回路、４ａ〜４
ｅは、直流バイアスは遮断しＲＦ信号は通過させるコン
デンサ回路、５は直流電源の供給端子、６はＦＥＴ、７
はＦＥＴ６のソース・接地間に接続されたソース抵抗、
８はＦＥＴ６のゲート・接地間にゲート側にアノード側
が接続されたダイオード、９はＦＥＴ６のソース・接地
間にアノード側がソース側になる様にソース抵抗７に直
列に接続されたダイオードを夫々示す。FIG. 1 is a circuit diagram showing a first embodiment of the present invention, and portions equivalent to those in FIG. 3 are denoted by the same reference numerals. Referring to FIG. 1, 1 is an RF signal input terminal, and 2 is an R signal input terminal.
F signal output terminals, 3a and 3b, are inductance circuits that supply a DC bias but block RF signals, and 4a to 4a.
e is a capacitor circuit that cuts off the DC bias and passes the RF signal, 5 is a DC power supply terminal, 6 is an FET, 7
Is the source resistance connected between the source of FET6 and ground,
Reference numeral 8 denotes a diode whose gate is connected to the anode on the gate side between the gate and ground of the FET 6, and 9 denotes a diode connected in series to the source resistor 7 between the source and ground of the FET 6 so that the anode is on the source side.
【００１５】図１において、ドレイン・ソース間電流を
ＩDSに設定するための所望のゲート・ソース間電圧をＶ
GSとし、またダイオード９の順方向電圧降下分をＶX と
すると、必要なソース抵抗ＲS2の値は、 ＲS2＝（｜ＶGS｜−ＶX ）／ＩDS…（３） と表される。In FIG. 1, a desired gate-source voltage for setting a drain-source current to IDS is VD.
Assuming that GS is VGS and the forward voltage drop of the diode 9 is VX, the required value of the source resistance RS2 is expressed as follows: RS2 = (| VGS | -VX) / IDS (3)
【００１６】今、ＲＦ入力電力が増加した時に、ドレイ
ン・ソース間電流ＩDSがΔＩDSだけ増加したとすると、
この時のゲート・ソース間電圧ＶGSの変化量ΔＶGS2
は、 ΔＶGS2 ＝ＲS2×ΔＩDS＝（｜ＶGS｜−ＶX ）×（ΔＩDS／ＩDS）…（４） で表される。Now, assuming that the drain-source current IDS increases by ΔIDS when the RF input power increases,
The change amount ΔVGS2 of the gate-source voltage VGS at this time
Is represented by ΔVGS2 = RS2 × ΔIDS = (| VGS | −VX) × (ΔIDS / IDS) (4)
【００１７】従来の技術では、前述した様にＲＦ入力電
力の増加に伴うゲート・ソース間電圧ＶGSの変化量ΔＶ
GS1 は（２）式のＶGS×（ΔＩDS／ＩDS）で示されるか
ら、本発明の実施の形態によるゲート・ソース間電圧の
変化量の改善度は、 ΔＶGS1 −ΔＶGS2 ＝Ｖ×（ΔＩDS／ＩDS）…（５） で表される。In the prior art, as described above, the change amount ΔV of the gate-source voltage VGS due to the increase in the RF input power is described above.
Since GS1 is represented by VGS × (ΔIDS / IDS) in the equation (2), the degree of improvement in the amount of change in the gate-source voltage according to the embodiment of the present invention is ΔVGS1−ΔVGS2 = V × (ΔIDS / IDS). … (5)
【００１８】従って、本発明の実施の形態により、ＲＦ
入力電力の増加に伴うゲート・ソース間電圧の変化量を
Ｖ×（ΔＩDS／ＩDS）だけ小さくすることができ、増幅
器の線形性及び周波数特性に及ぼす影響を小さくするこ
とができる。Therefore, according to the embodiment of the present invention, the RF
The amount of change in the gate-source voltage with an increase in input power can be reduced by V × (ΔIDS / IDS), and the effect on the linearity and frequency characteristics of the amplifier can be reduced.
【００１９】次に、本発明の第２の実施の形態について
図２を参照して説明する。Next, a second embodiment of the present invention will be described with reference to FIG.
【００２０】図２を参照すると、ゲート側バイアス部の
ダイオード８が抵抗１０に変わった以外は図１で示した
本発明の第１の実施の形態と同じ構成である。従って、
本発明の第２の実施の形態においても、本発明の第１の
実施の形態と同じ効果が得られる。Referring to FIG. 2, the configuration is the same as that of the first embodiment of the present invention shown in FIG. 1 except that the diode 8 of the gate side bias unit is replaced with a resistor 10. Therefore,
According to the second embodiment of the present invention, the same effects as those of the first embodiment of the present invention can be obtained.
【００２１】更に、本発明の第１の実施の形態を表す図
１において、ダイオード９とソース抵抗７の接続の順序
を変えること、及び所望のゲート・ソース間電圧に応じ
てダイオード９を複数個接続することやソース抵抗７を
省くことによっても同様の効果が得られる。Further, in FIG. 1 showing the first embodiment of the present invention, the order of connection of the diode 9 and the source resistor 7 is changed, and a plurality of diodes 9 are provided in accordance with a desired gate-source voltage. A similar effect can be obtained by connecting or omitting the source resistor 7.
【００２２】また、ダイオード９以外に、順方向電圧効
果が略一定の特性を有するインピーダンス素子を用いる
ことができるものである。In addition to the diode 9, an impedance element having a substantially constant forward voltage effect can be used.
【００２３】[0023]
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００２４】図１において、ダイオード９にｐｎ接合ダ
イオードを、ＦＥＴ６にゲート・ソース間電圧ＶGSを−
１Ｖにした時にドレイン・ソース間電流ＩDSが１０ｍＡ
流れるＦＥＴを用いる。尚、ｐｎ接合ダイオードの順方
向電圧降下は０．６Ｖとする。In FIG. 1, a pn junction diode is connected to the diode 9, and a gate-source voltage VGS is connected to the FET 6.
The drain-source current IDS is 10 mA at 1 V
A flowing FET is used. Note that the forward voltage drop of the pn junction diode is 0.6V.
【００２５】この時、ドレイン・ソース間電流ＩDSを１
０ｍＡに設定するための所望のＲS2の値は、 ＲS2＝（｜ＶGS｜−ＶX ）／ＩDS＝（１−０．６）／１
０＝４０［Ω］ と表される。At this time, the drain-source current IDS is set to 1
The desired value of RS2 for setting to 0 mA is: RS2 = (| VGS | -VX) / IDS = (1-0.6) / 1
0 = 40 [Ω].
【００２６】今、ＲＦ入力電力が増加した時に、ドレイ
ン・ソース間電流が１０ｍＡから５ｍＡだけ増加したと
すると、この時のゲート・ソース間電圧ＶGSの変化量Δ
ＶGS2 は、 ΔＶGS2 ＝ＲS2×ΔＩDS＝４０［Ω］×５［ｍＡ］＝
０．２［Ｖ］ と表される。Now, assuming that the current between the drain and the source increases by 5 mA from 10 mA when the RF input power increases, the change amount ΔGS of the gate-source voltage VGS at this time is Δ
VGS2 is given by: ΔVGS2 = RS2 × ΔIDS = 40 [Ω] × 5 [mA] =
It is expressed as 0.2 [V].
【００２７】一方、図３の従来の技術ではΔＶGS1 は、 ΔＶGS1 ＝ＲS1×ΔＩDS＝｜ＶGS｜×ΔＩDS／ＩDS ＝１［Ｖ］×（５［ｍＡ］／１０［ｍＡ］）＝０．５［Ｖ］ となる。従って、本発明の実施例により、ＲＦ入力電力
が増加した時のゲート・ソース間電圧ＶGSの変動で０．
３［Ｖ］小さくすることができ、増幅器の線形性及び周
波数特性に及ぼす影響を小さくすることができる。On the other hand, in the prior art shown in FIG. 3, ΔVGS1 is ΔVGS1 = RS1 × ΔIDS = | VGS | × ΔIDS / IDS = 1 [V] × (5 [mA] / 10 [mA]) = 0.5 [ V]. Therefore, according to the embodiment of the present invention, the variation of the gate-source voltage VGS when the RF input power is increased by 0.1.
3 [V], and the effect on the linearity and frequency characteristics of the amplifier can be reduced.
【００２８】[0028]
【発明の効果】第１の効果は、ＦＥＴバイアス回路を用
いた単電源の増幅器において、ＲＦ入力電力が増加した
時に、増幅器の線形性及び周波数特性の劣化を小さくす
ることができる。The first effect is that, in an amplifier of a single power supply using an FET bias circuit, when the RF input power increases, the deterioration of the linearity and the frequency characteristic of the amplifier can be reduced.
【００２９】その理由は、ＲＦ入力電力が増加すると、
一般にＦＥＴのドレイン・ソース間電流が増加するが、
この時にダイオードの順方向電圧降下が一定に保たれる
ため、ＦＥＴのゲート・ソース間電圧の変化が小さくな
るからである。The reason is that as the RF input power increases,
Generally, the current between the drain and source of the FET increases,
At this time, since the forward voltage drop of the diode is kept constant, the change in the gate-source voltage of the FET is reduced.
【図１】本発明の第１の実施の形態を示す回路図であ
る。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図２】本発明の第２の実施の形態を示す回路図であ
る。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図３】従来のＦＥＴバイアス回路を示す回路図であ
る。FIG. 3 is a circuit diagram showing a conventional FET bias circuit.
１ ＲＦ信号入力端子 ２ ＲＦ信号出力端子 ３ａ，３ｂ インダクタンス回路 ４ａ〜４ｅ コンデンサ回路 ５ 直流電源供給端子 ６ ＦＥＴ ７ ソース抵抗 ８，９ ダイオード １０ 抵抗 DESCRIPTION OF SYMBOLS 1 RF signal input terminal 2 RF signal output terminal 3a, 3b Inductance circuit 4a-4e Capacitor circuit 5 DC power supply terminal 6 FET 7 Source resistance 8,9 Diode 10 Resistance
Claims (4)
幅器であって、前記トランジスタのバイアス回路が、前
記トランジスタのソースと基準電位点との間に順方向に
接続されその電圧降下が略一定のインピーダンス素子を
有することを特徴とするＦＥＴ増幅器。1. An FET amplifier using a field-effect transistor, wherein a bias circuit of the transistor is connected in a forward direction between a source of the transistor and a reference potential point, and an impedance element whose voltage drop is substantially constant. An FET amplifier comprising:
ス素子が複数直列接続されていることを特徴とする請求
項１記載のＦＥＴ増幅器。2. The FET amplifier according to claim 1, wherein said bias circuit includes a plurality of said impedance elements connected in series.
ス素子と抵抗素子との直列接続回路からなることを特徴
とする請求項１記載のＦＥＴ増幅器。3. The FET amplifier according to claim 1, wherein said bias circuit comprises a series connection circuit of said impedance element and a resistance element.
子であることを特徴とする請求項１〜３いずれか記載の
ＦＥＴ増幅器。4. The FET amplifier according to claim 1, wherein said impedance element is a diode element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200879A JPH1051244A (en) | 1996-07-31 | 1996-07-31 | Fet amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200879A JPH1051244A (en) | 1996-07-31 | 1996-07-31 | Fet amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051244A true JPH1051244A (en) | 1998-02-20 |
Family
ID=16431767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8200879A Pending JPH1051244A (en) | 1996-07-31 | 1996-07-31 | Fet amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1051244A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019215968A1 (en) * | 2018-05-10 | 2019-11-14 | ソニーセミコンダクタソリューションズ株式会社 | Amplifier circuit |
| JPWO2021186694A1 (en) * | 2020-03-19 | 2021-09-23 |
-
1996
- 1996-07-31 JP JP8200879A patent/JPH1051244A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019215968A1 (en) * | 2018-05-10 | 2019-11-14 | ソニーセミコンダクタソリューションズ株式会社 | Amplifier circuit |
| JPWO2021186694A1 (en) * | 2020-03-19 | 2021-09-23 | ||
| US11949411B2 (en) | 2020-03-19 | 2024-04-02 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397309B2 (en) | Bias circuit for a wideband amplifier driven with low voltage | |
| JPS58502170A (en) | precision current source | |
| JPH07106875A (en) | Semiconductor integrated circuit | |
| EP0355918B1 (en) | Voltage-to-current converter | |
| US4893091A (en) | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier | |
| JPS644375B2 (en) | ||
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH0127601B2 (en) | ||
| US4004245A (en) | Wide common mode range differential amplifier | |
| JPH0697726B2 (en) | Simulated circuit of transistor or diode | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| JP3195877B2 (en) | Analog switch circuit | |
| JPH1051244A (en) | Fet amplifier | |
| EP0156410B1 (en) | Amplifier arrangement | |
| JPH0580164B2 (en) | ||
| JPH0618293B2 (en) | Operational amplifier | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| US6680651B2 (en) | Current mirror and differential amplifier for providing large current ratio and high output impedence | |
| JP3438878B2 (en) | Constant current circuit | |
| JP2882329B2 (en) | Amplifier circuit | |
| US6469548B1 (en) | Output buffer crossing point compensation | |
| JPH01125108A (en) | Fet load amplifier circuit | |
| JPS6016126B2 (en) | cascode circuit | |
| JPH0473805B2 (en) | ||
| JP3324539B2 (en) | Gate bias circuit of FET amplifier |