JPH10512405A - 通信パケットを使用して階層シリアル・バス・アセンブリを介してデータ、状態、コマンドを交換するm&a - Google Patents
通信パケットを使用して階層シリアル・バス・アセンブリを介してデータ、状態、コマンドを交換するm&aInfo
- Publication number
- JPH10512405A JPH10512405A JP8514854A JP51485496A JPH10512405A JP H10512405 A JPH10512405 A JP H10512405A JP 8514854 A JP8514854 A JP 8514854A JP 51485496 A JP51485496 A JP 51485496A JP H10512405 A JPH10512405 A JP H10512405A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- type
- data packet
- signal distributor
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40071—Packet processing; Packet format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40123—Interconnection of computers and peripherals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
階層バス・アセンブリ(26)と相互接続されたバス・エージェント間でデータ通信トランザクションを実施するための論理が、階層バス・アセンブリ(26)のバス・コントローラ(14)と、いくつかの1:nバス信号ディストリビュータ(18)と、いくつかのバス・インタフェース(22)に与えられる。階層シリアル・バス・アセンブリ(26)は、いくつかの等時周辺装置および非同期周辺装置(16cないし16f)とコンピュータ・システム(10)のシステム装置(12)を直列に相互接続するために使用される。シリアル・バス要素は、トランザクション・フロー制御マスタ/スレーブ・モデルを使用して、いくつかの要素パケットおよびいくつかのトランザクション・パケットを実施する。データ通信トランザクションは、要素パケットを使用しトランザクション・プロトコルに従って実施される。いくつかの実施形態では、これらのシリアル・バス要素は、シリアル・バス要素間で接続管理トランザクションを実施するためにも使用される。接続管理トランザクションは、データ通信トランザクションと同様に実施される。
Description
【発明の詳細な説明】
通信パケットを使用して階層シリアル・バス・アセンブリを介して
データ、状態、コマンドを交換するM&A 発明の背景
1.発明の分野
本発明は、コンピュータ・システムに関する。詳細には、本発明は、関連する
コントローラとインタフェースとを含む、コンピュータ・システムのシステム装
置に周辺装置を接続するシリアル・バスに関する。
2.背景情報
相互に関係するいくつかの要件のために、デスクトップ・コンピュータ・シス
テムのシステム装置に等時周辺装置ならびに非同期周辺装置を同時に接続する比
較的高速で低コストで動的に構成可能な単一の二方向等時シリアル・バスを有す
ることが望ましい。等時周辺装置とは、音声、モーション・ビデオなどのリアル
タイム自然データを生成する周辺装置である。相互に関係するこのような要件に
は下記のものが含まれる。
デスクトップ・コンピュータへの電話の接続
コンピュータと通信の組合せは、デスクトップ・コンピュータ上での次世代生
産性アプリケーションに基づいて行われることが予想される。機械指向データ・
タイプおよび人間指向データ・タイプの、ある位置または環境から他の位置また
は環境への移動は、任意の場所で廉価に接続を行えるかどうかに依存する。残念
なことに、コンピュータ業界と通信業界は独立に発展している。その結果、デス
クトップ・コンピュータと電話の広範囲の相互接続をサポートする必要がある。
使いやすさ
デスクトップ・コンピュータを再構成する際の融通性のなさが、デスクトップ
・コンピュータのさらなる向上の妨げとなっていることが認識されている。ユー
ザに優しいグラフィカル・インタフェースと、新世代のシステム・バス・アーキ
テクチャに関連付けられたハードウェア機構およびソフトウェア機構とを組み合
わせることによって、デスクトップ・コンピュータの互換性が高まり、再構成が
容易になっている。しかし、エンド・ユーザの観点からは、シリアル/パラレル
・ポート、キーボード/マウス/ジョイスティック・インタフェースなどデスク
トップ・コンピュータの入出力インタフェースは、依然としてプラグアンドプレ
イ属性が欠如しており、あるいはライブ接続/切断が可能なタイプの入出力装置
に関して過度に制限されている。
ポート拡張
デスクトップ・コンピュータへの外部周辺装置の追加は、引き続いて、ポート
利用可能性によって制約されている。低コストの二方向低・中速周辺バスがない
ので、電話/ファックス/モデム・アダプタ、応答マシン、スキャナ、パーソナ
ル・ディジタル・アシスタント(PDA)、キーボード、マウスなどの周辺装置
の普及が抑制されている。既存の相互接続は、ワンポイント製品またはツーポイ
ント製品向けに最適化されている。デスクトップ・コンピュータに新しい機能が
追加されるたびに、通常、この要件に対処するために新しいインタフェースが決
められている。
言い換えれば、この所望のシリアル・バスは、キーボード、マウス、スタイラ
ス、ゲーム周辺装置、バーチャル・リアリティ周辺装置、モニタなど比較的低速
の10kbpsないし100kbps対話型装置と、ISDN、PBX、POT
S、その他のオーディオ装置など適度な速度の500kbpsないし5000k
bps等時装置向けの低コストの同時接続を可能にすることが予想される。多数
の両方のタイプの装置が同時に接続され活動状態になることが予想され、しかも
後者のタイプの装置は、保証された待ち時間および帯域幅を備える。さらに、こ
のような装置は、デスクトップ・コンピュータ・システムの動作を妨害せずにそ
れ自体を動的に再構成することができるように、シリアル・インタフェースにホ
ット接続され、かつ切断されることが期待されている。
一般にコンピュータ・システムのシステム装置に周辺装置を接続するシリアル
・バスとみなされるいくつかの技法がある。このようなバスはそれぞれ、システ
ム装置と周辺装置との間の特定の範囲の通信を取り扱うように設計される。この
ようなバスの特定の例には下記のものが含まれる。
Computer Inc.独自のバスである。これは、ミニマリスト・シリ
アル・バスであり、最大16個の装置に簡単な読取り/書込みプロトコルを与え
る。コントローラ・ハードウェアおよびインタフェース・ハードウェアに必要な
のは基本機能だけである。したがって、実施コストは低いことが予想される。し
かし、ADBは、キーボードやマウスなどの非同期デスクトップ装置と通信する
のに十分な最大90kbps程度のデータ伝送速度をサポートするだけである。
ADBは、前述の適度な速度の等時装置を同時にサポートすることはできない。
Access.bus(A.b):A.bは、Access.bus Ind
ustry Groupによって開発されたものである。A.bは、Phili
ps Corporationの12C技術とDigital Equipme
nt Corporation(DEC)のソフトウェア・モデルに基づくもの
である。A.bはまた、主としてキーボードやマウスなどの非同期装置向けに設
計される。しかし、A.bは一般に、ADBよりも多機能であるとみなされてい
る。A.bのプロトコルは、動的接続、調停、データ・パケット、構成、ソフト
ウェア・インタフェースに関する明確に定義された仕様を有する。コントローラ
・ハードウェアおよびインタフェース・ハードウェアには適度な量の機能が必要
である。したがって実施コストは、所望のデスクトップ・アプリケーションに対
してぎりぎりで適合するものに過ぎない。最大で127個の装置に対するアドレ
ス指定が可能であるが、実際のローディングはケーブル長および電力分散要件に
よって制限される。Revision 2.2では100kbps動作向けのバ
スが指定されているが、この技術は、同じ別々のクロック線およびデータ線を使
用して最大400kbpsまで拡張する余裕がある。しかし、400kbpsで
は、A.bは依然として、適度な速度の等時装置の要件を満たすことができない
。
IEEEのP1394シリアル・バス仕様(aka FireWire):F
ireWireとは高性能シリアル・バスである。FireWireは主として
、100Mbpsよりも高い帯域幅を必要とするハード・ディスク周辺装置やビ
デオ周辺装置向けに設計されている。このプロトコルは、クロック信号とデータ
信号のそれぞれの異なる対として分割された、同じ1組の4本の信号線を介した
等
時転送と非同期転送の両方をサポートする。したがって、低速対話型装置の要件
と適度な速度の等時装置の要件を同時に満たすことができる。しかし、コントロ
ーラ・ハードウェアおよびインタフェース・ハードウェアには精密な機能が必要
であり、そのため、FireWireは所望のデスクトップ・アプリケーション
に対して価格面で適合しない。さらに、FireWireの仕様に基づく第1世
代の装置は、市販が開始されたばかりである。
コンセントレーション・ハイウェイ・インタフェース(CHI):CHIは、
American Telephone & Telegraph Corpo
ration(AT&T)によって端末およびディジタル・スイッチ用に開発さ
れたものである。CHIは、通信システムでのディジタル化音声転送用の全二重
時分割多重化シリアル・インタフェースである。このプロトコルは、音声データ
および制御情報を保持することができるいくつかの固定時間スロットからなる。
現行の仕様は、最大4096Mbpsのデータ転送速度をサポートする。CHI
バスは、Clock、Framing、Receive Data、Trans
mit Dataの4本の信号線を有する。Framing信号とClock信
号は共に中央で(すなわち、PBXスイッチ)生成される。したがって、CHI
バスは、低速対話型装置ならびに適度な速度の等時装置の要件を同時に満たすこ
ともできる。FireWireと同様に、コントローラ・ハードウェアおよびイ
ンタフェース・ハードウェアには精密な機能が必要である。その結果、CHIも
、所望のデスクトップ・アプリケーションに対して価格面で適合しない。
下記で詳しく開示するように、本発明は、従来技術のシリアル・バスの制限を
新規の方法で有利に解消する、関連するコントローラと、ブリッジング・コネク
タと、インタフェースとを含む所望のシリアル・バス・アセンブリを提供する。発明の概要
本発明は、階層バス・アセンブリと相互接続されたバス・エージェント間でデ
ータ通信トランザクションを実施するために、階層バス・アセンブリのバス・コ
ントローラと、いくつかの1:nバス信号ディストリビュータと、いくつかのバ
ス・インタフェースに与えられる回路および補助論理を含む。階層シリアル・バ
ス・アセンブリは、いくつかの等時周辺装置および非同期周辺装置とコンピュー
タ・システムのシステム装置を直列に相互接続するために使用される。シリアル
・バス要素のこのような回路および補助論理は、トランザクション・フロー制御
マスタ/スレーブ・モデルを使用して、いくつかの要素パケットおよびいくつか
のトランザクション・パケットを実施する。データ通信トランザクションは、要
素パケットを使用してトランザクション・プロトコルに従って実施される。いく
つかの実施形態では、シリアル・バス要素のこのような回路および補助論理は、
シリアル・バス要素間で接続管理トランザクションを実施するためにも使用され
る。接続管理トランザクションは、データ通信トランザクションと同様に実施さ
れる。
通常、バス・コントローラは、システム装置に配設され、いくつかの1:nバ
ス信号ディストリビュータおよびいくつかのバス・インタフェースと相互接続さ
れる。バス・インタフェースは、1つの接続周辺装置当たりに1つずつ接続周辺
装置に配設される。周辺装置は、そのバス・インタフェースを通じて、一般に、
1つまたは複数のバス信号ディストリビュータを使用してバス・コントローラを
通じてシステム装置に接続される。バス・インタフェースは常に終端ポイントで
ある。バス信号ディストリビュータのみが、上流側に接続された1つまたは複数
の信号ディストリビュータまたはバス・インタフェース、あるいはその両方を有
することができる。システム装置、シリアル・バス要素、周辺装置は全体として
、相互接続された装置の階層を形成する。
接続周辺装置は、等時周辺装置でも、あるいは非同期周辺装置でもよい。通常
、等時周辺装置は500kbpsないし5000kbpsの範囲のデータ伝送速
度で動作し、それに対して非同期周辺装置は10kbpsないし100kbps
の範囲のデータ伝送速度で動作する。さらに、接続周辺装置は、多機能周辺装置
、すなわち単一のバス・インタフェースによって実行される単一のバス接続バス
にマップされる複数の機能でよい。
要素パケットは、トークン・パケットと、ハンドシェーク・パケットと、デー
タ・パケットとを含む。各パケットは、パケット・タイプおよびパケットの性質
を識別するパケット識別子を含む。各パケットはさらに、相互接続された装置が
パケットを受信する際にこの装置を助けるために先行同期フィールドを含むこと
が好ましい。トランザクション・プロトコルには、システム装置と、相互接続さ
れた周辺装置の1つの機能との間のトランザクション、相互接続された周辺装置
の2つの機能間のトランザクション、システム装置と、相互接続された装置のう
ちの1つとの間のトランザクションに関するプロトコルが含まれる。要素パケッ
トおよびトランザクション・パケットは、マスタ・スレーブ・フロー制御モデル
を使用してデータ通信ならびに接続管理トランザクションに適応させることがで
きる。
様々な装置が低コストの2本の信号線ケーブルを使用して物理的に相互接続さ
れ、電気信号が2本の信号線を介して、相互接続された装置間で差分方式で伝播
する実施態様では、パケットの始めおよび終わりを零差の「フォルト」条件で示
すことが好ましい。相互接続された装置が装置の地理アドレス指定と、相互接続
された周辺装置の機能に対する論理アドレス指定を実施する実施形態では、要素
パケットおよびトランザクション・プロトコルはさらに、地理アドレス空間と論
理アドレス空間のどちらかで実施されるトランザクションをサポートする。図面の簡単な説明
添付の図面に図示された、本発明を制限するものではない典型的な実施形態を
介して本発明を説明する。図面において、同じ参照符号は同様な要素を示す。
第1図は、本発明のシリアル・バス教示を組み込んだ典型的なコンピュータ・
システムを示す図である。
第2図は、第1図のシリアル・バス・アセンブリの一実施形態を詳しく示す図
である。
第3図は、相互接続された周辺装置とシステム装置とのインタフェースを直列
的にとり、トランザクション・フローを制御するために本発明によって使用され
るマスタ/スレーブ・フロー制御モデルを示す図である。
第4図は、スレーブ「装置」をポーリングするためにいくつかの実施形態によ
って実施される本発明のフレーム・ベースのポーリング・スケジュールを示す図
である。
第5図は、シリアル・バス要素およびバス・エージェントの機能にアドレスす
るためにいくつかの実施形態によって実施される本発明の地理的・論理アドレス
指定を示す図である。
第6図は、マスタ/スレーブ・フロー制御モデルを使用してトランザクション
を行うためにいくつかの実施形態によって実施される本発明の通信パケットの必
須要素を示す図である。
第7図は、本発明の下でシリアル・バス要素を物理的に接続するケーブルの一
実施形態を示す図である。
第8図および第9図は、関連するソフトウェアを含む本発明のバス・コントロ
ーラの一実施形態を示す図である。
第10図および第11図は、ポート回路を含む本発明の1:nバス信号ディス
トリビュータの一実施形態を示す図である。
第12図および第13図は、コネクタ回路を含む本発明のバス・インタフェー
スの一実施形態を示す図である。
第14a図および第14b図は、本発明の要素パケットの一実施形態を示す図
である。
第15図は、要素パケットのパケット識別子が識別するパケット・タイプを含
む、要素パケットのパケット識別子の一実施形態を示す図である。
第16a図、第16b図および第16c図は、パケット識別子のパケットの一
実施形態と、このようなパケットらの対応する意味を示す図である。
第17a図、第17b図、第17c図および第17d図は、パケット識別子の
パケットの一実施形態と、このようなパケットらの対応する意味を示す図である
。
第18a図、第18b図および第18c図は、接続管理トランザクション・プ
ロトコルの一実施形態を示す図である。
第19a図、第19b図、第19c図、第19d図、第19e図、第19f図
、第19g図、第19h図、第19i図、第19j図および第19k図は、デー
タ通信トランザクション・プロトコルの一実施形態を示す図である。
第20図は、前述のプロトコルを実施するためにバス・コントローラに与えら
れる状態マシンの一実施態様を示す図である。
第21図は、前述のプロトコルを実施するためにバス信号ディストリビュータ
に与えられる状態マシンの一実施態様を示す図である。
第22図は、前述のプロトコルを実施するためにバス・インタフェースに与え
られる状態マシンの一実施態様を示す図である。詳細な説明
下記の説明では、本発明を完全に理解していただくために、説明の都合上、特
定の数、材料、構成について述べる。しかし、当業者には、それらの特定の詳細
なしに本発明を実施できることが明らかになろう。他の例では、本発明を曖昧に
しないように周知のシステムは概略図またはブロック図の形で示されている。等時周辺装置および非同期周辺装置とコンピュータ・システムのシステム装置を 直列に相互接続する階層シリアル・バス・アセンブリ
次に、第1図を参照すると、本発明のシリアル・バス教示を組み込んだ典型的
なコンピュータ・システムを示すブロック図が示されている。典型的なコンピュ
ータ・システム10は、本発明のシリアル・バス・コントローラ14を有するシ
ステム装置12と、それぞれ、n+1個のポート24を有する、本発明の1:n
バス信号ディストリビュータ18と、本発明のバス・インタフェース22を有す
る周辺装置16とを備える。周辺装置16は、1:nバス信号ディストリビュー
タ18および好ましくはケーブル20を通じてシステム装置12のバス・コント
ローラ14に接続される。バス・コントローラ14、バス信号ディストリビュー
タ18、バス・インタフェース22、ケーブル20は全体として、バス・エージ
ェント、すなわちシステム装置12と周辺装置16を相互接続するシリアル・バ
ス・アセンブリ26を形成する。
ケーブル20は、(第7図に示したように)低コストの2本の信号線ケーブル
48および50であることが好ましい。しかし、ケーブル20は、最大5Mbp
sのデータ転送速度をサポートすることができる。さらに、そのような低コスト
のケーブル20を使用する際、電気信号は、2本の信号線48および50を介し
て、相互接続された装置14、18、22間で差分的に伝搬することが好ましい
。たとえば、負電圧差分は1ビットを表し、正電圧差分は0ビットを表す。電気
信号を使用していくつかの情報を送信することも好ましい。電気信号の詳細につ
いては、引用によって完全に本明細書に組み込まれた「Method and
Apparatus For Serial Bus Elements Of
An Hierarchical Serial Bus To Electr
ically Represent Data And Control St
ates To Each Other」と題する米国特許出願第08/332
337号を参照されたい。
バス・コントローラ14を除いて、システム装置12は、構成および機能が良
く知られており普通ならこれ以上説明しないコンピュータ・システムの広範囲な
システム装置を表すものである。同様に、バス・インタフェース22を除いて、
周辺装置16は、構成および機能が良く知られており普通ならこれ以上説明しな
い、キーボード、マウス、モニタ、スピーカ、マイクロフォン、電話など広範囲
のデスクトップ周辺装置を表すものである。バス・コントローラ14、バス信号
ディストリビュータ18、バス・インタフェース22については、下記で残りの
図を参照して詳しく説明する。
第2図は、第1図のシリアル・バス・アセンブリの一実施形態を詳しく示す。
この実施形態では、システム・バス・アセンブリ26’は、シリアル・バス・コ
ントローラ14と、独立型1:nバス信号ディストリビュータ18aと、一体型
1:nバス信号ディストリビュータ18bと、バス・インタフェース22aない
し22fとを含む。シリアル・バス・アセンブリ26’は、バス・エージェント
電話16aと、キーボード機能とペン機能とマウス機能とを含む複合キーボード
16bと、モニタ28のモニタ回路16cと、スピーカ16dないし16eと、
マイクロフォン16fと、システム装置12とを相互接続する。システム装置1
2、シリアル・バス要素14、18a−18b、22a−22f、相互接続され
た周辺装置16a−16fは全体として、相互接続された装置の階層を形成する
。
本発明の下では、バス・インタフェース22aないし22fは常に終端ポイン
トである。バス信号ディストリビュータ、たとえば18aのみが、上流側のバス
信号ディストリビュータ18a自体に結合された、1つまたは複数のバス信号デ
ィストリビュータ、たとえば18b、または1つまたは複数のバス・インタフェ
ース、たとえば16a、あるいはその両方を持つことができる。この開示では、
上流側は、「バス・コントローラの方」を意味する。したがって、シリアル・バ
ス・アセンブリ26が1つの接続周辺装置16しか有さない退化ケースを除いて
、
通常、18aなどのバス信号ディストリビュータは上流側のバス・コントローラ
14に接続される。
さらに、本発明の下では、接続周辺装置は、電話16aや、スピーカ16d、
16eや、マイクロフォン16fなどの等時周辺装置でも、あるいは複合キーボ
ード16bやモニタ16cなどの非同期周辺装置でもよい。等時周辺装置は5M
bps程度のデータ転送速度で動作することができ、それに対して非同期周辺装
置は、100kbps程度のデータ転送速度で動作することができる。さらに、
接続周辺装置16aないし16fは多機能周辺装置、すなわちバス・インタフェ
ース、たとえば22bによって実施される単一のバス接続点にマップされる複数
の機能でよい。同様に、図示していないが、システム装置12は複数のクライア
ントをサポートすることができる。
第3図は、相互接続された周辺装置とシステム装置とのインタフェースを直列
的にとり、トランザクション・フローを制御するために本発明によって使用され
るマスタ/スレーブ・フロー制御モデルを示す。図のように、バス・コントロー
ラ14、バス信号ディストリビュータ18、バス・インタフェース22は協働し
てマスタ/スレーブ・フロー制御モデルを実施する。バス・コントローラ14は
マスタとして働き、バス信号ディストリビュータ18及びバス・インタフェース
22は、バス・コントローラ14のスレーブ装置として動作する。
マスタ/スレーブ・モデルの下では、バス・コントローラ14が、それぞれの
動作速度のバス・エージェント間のすべてのデータ通信トランザクションのフロ
ー制御を行う。バス・インタフェース22は、周辺装置16の機能のためにデー
タ通信トランザクションを行う。しかし、バス・インタフェース22がデータを
受け入れ、あるいは送信するのは、バス・コントローラ14によって、そうする
ことを許可または命令(aka「ポーリング」)された場合だけである。バス信
号ディストリビュータ18は、厳密に信号ディストリビュータとして働く。バス
信号ディストリビュータ18は、バス・エージェントのためにバス・コントロー
ラ14およびバス・インタフェース22によってデータ通信トランザクションが
行われる際の単なる透過導体である。したがって、バス信号ディストリビュータ
18は、能動的にデータ通信トランザクションに参加することも、あるいはデー
タを受け入れることも、あるいはデータに応答することもない。
バス・コントローラ14は、相互接続された周辺装置16の等時機能に対する
待ち時間および帯域幅を保証するポーリング・スケジュールに従い、データ通信
トランザクションに関して、バス・インタフェース22を通じ、相互接続された
周辺装置16の機能を体系的にポーリングする。データ通信トランザクションに
関する、相互接続された周辺装置16の等時機能のポーリングは、他のすべての
ポーリングよりも優先され、保証を満たすのに必要な頻度で行われる。データ通
信トランザクションに関する、バス・インタフェース22を通じた相互接続され
た周辺装置16の非同期機能のポーリングは、データ通信トランザクションに関
する相互接続された周辺装置16の等時機能のポーリングの周りにスケジューリ
ングされる。ポーリング・スケジュールは、実際に存在する相互接続された周辺
装置16に動的に適応させることが好ましい。
いくつかの実施形態では、バス・コントローラ14、バス信号ディストリビュ
ータ18及びバス・インタフェース22はさらに、同じマスタ/スレーブ・フロ
ー制御モデルを使用して接続管理トランザクションを行う。同様に、コントロー
ラ14は、シリアル・バス要素のそれぞれの動作速度で接続管理トランザクショ
ンを行うためのフロー制御を行う。バス信号ディストリビュータ18及びバス・
インタフェース22は、接続管理トランザクションに応答し、必要に応じて制御
/状態情報を用いて応答する。バス・コントローラ14は動作時に、そのような
トランザクションに関してバス信号ディストリビュータ18及びバス・インタフ
ェース22をポーリングする。接続管理トランザクションに関するバス信号ディ
ストリビュータ18及びバス・インタフェース22のポーリングも、データ通信
トランザクションに関する、相互接続された周辺装置16の等時機能のポーリン
グの周りでスケジューリングされる。拡張されたポーリング・スケジュールも、
実際に存在するシリアル・バス要素に動的に適応させることが好ましい。
第4図は、マスタ/スレーブ・フロー制御モデルを使用して様々なトランザク
ションを行うためにいくつかの実施形態によって実施される本発明のフレーム・
ベースのポーリング・スケジュールを示す。図のように、ポーリング・スケジュ
ール30は、スーパー・フレームとも呼ばれ、ソフト・フレームとも呼ばれるい
くつかのサブスケジュール32を備える。相互接続された周辺装置16の等時機
能34aまたは34bは、スーパー・フレーム30の1つまたは複数のソフト・
フレーム32での必要に応じた頻度でポーリングされ、その待ち時間および帯域
幅が保証される。しかし、非同期機能36aまたは36bがポーリングされるの
は、データ通信トランザクションに関するスーパー・フレーム30の1つのソフ
ト・フレーム32において1度だけである。同様に、相互接続された装置38a
または38bがポーリングされるのも、接続管理トランザクションに関するスー
パー・フレーム30の1つのソフト・フレーム32において1度だけである。
待ち行列および帯域幅が満たされるように、すべての等時機能34aないし3
4bがソフト・フレーム32の第1の割合部分(P1)内にポーリングされるこ
とが好ましい。P1内に収容できない等時機能は、容量が不十分であるために拒
否することが好ましい。P1の上部デリミタ(M1)は等時ウォーターマークと
も呼ばれる。同様に、動作を信頼できるものにするために、すべてのポーリング
がソフト・フレーム32の第2の割合部分(P2)内に実行されることが好まし
い。必要に応じて複数のソフト・フレーム32が使用され、すべての非同期機能
およびシリアル・バス要素ポーリングが適応化される。P2の上部デリミタ(M
2)はフレーム・ウォーターマークとも呼ばれる。
そのようなフレーム・ベースのポーリング・スケジューリングを動的に生成し
更新する様々な方法が、引用によって本明細書に完全に組み込まれた「Meth
od And Apparatus For Dynamically Gen
erating And Maintaining Frame Based
Polling Schedules That Guaranty Late
ncies And Bandwidths To Isochronous
Functions」と題する関連米国出願第08/331727号に記載され
ている。
第5図は、シリアル・バス要素およびバス・エージェントの機能にアドレスす
るためにいくつかの実施形態によって実施される本発明の地理的アドレス及び論
理アドレス指定を示す。説明を容易にするために、第2図の同じ例示的なシリア
ル・バス・アセンブリを使用する。しかし、バス・コントローラ14はホストと
して示されており、ハブ0とも呼ばれる。バス信号ディストリビュータ18a、
18bはハブ1およびハブ2として示されている。対応するバス・インタフェー
ス22aないし22fを含む周辺装置16aないし16fは、まとめてノード0
ないしノード6として示されている。周辺装置16aないし16fの機能はFN
0、FN1などとして示されている。
図のように、バス・エージェントのシリアル・バス要素および機能は、地理的
アドレス空間および論理アドレス空間の割り当てられた地理的アドレスならびに
論理アドレス(GEO ADDRおよびLOG ADDR)である。具体的には
、ハブ14,18a−18bおよびノード22a−22fにはGEO ADDR
が割り当てられ、それに対してノード16a−16fの機能にはLOG ADD
Rが割り当てられる。ハブIDならびにハブの上流側ポートがハブ14および1
8a−18bのGEO ADDRから推定でき、接続ハブならびに接続ハブの接
続ポートがノード22a−22fのGEO ADDRから推定できることが好ま
しい。一実施形態では、LOG ADDRは、ノード16aないし16fの機能
に発生順に割り当てられる。
たとえば、図の例示的な応用例では、ハブ1およびハブ2、18aおよび18
bにそれぞれ、GEO ADDR「ハブ1:ポート0」および「ハブ2:ポート
0」が割り当てられ、ハブ18aおよび18bがそれぞれ、「ハブ1」および「
ハブ2」として識別され、各ケースで、上流側ポートが「ポート0」である。ノ
ード1およびノード4、22bおよび22eにはそれぞれ、GEO ADDR「
ハブ1:ポート2」および「ハブ2:ポート3」が割り当てられ、接続ハブ18
aおよび18bがそれぞれ、「ハブ1」および「ハブ2」として識別され、接続
ハブ18aおよび18bの接続ポートはそれぞれ、「ポート2」および「ポート
3」として識別される。ノード1 16bの機能にはLOG ADDR「LA1
」、「LA2」、「LA3」が割り当てられ、それに対してノード4 16eの
機能にはLOG ADDR「LA6」が割り当てられる。
GEO ADDRおよびLOG ADDRは、バス信号ディストリビュータ1
8及びバス・インタフェース22と協働するバス・コントローラ14によって、
電源オンまたはリセット時に動的に割り当てられ、相互接続された装置のライブ
切断または追加装置の接続に応答して更新される。そのような動的接続管理の特
定の実施態様は、引用によって本明細書に完全に組み込まれた「Method
And Apparatus For Dynamically Determ
ining And Managing Connection Topolo
gy Of An Hierarchical Serial Bus Ass
embly」と題する関連米国出願第08/332/375号に記載されている
。
これらの実施形態では、GEO ADDRは、シリアル・バス要素間で接続管
理トランザクションを行うために使用され、それに対してLOG ADDRは、
バス・エージェントの機能間でデータ通信トランザクションを行うために使用さ
れる。2つのタイプのトランザクションを2つの別々のアドレス空間に分離する
ことによって、バス・エージェントの機能へのサービスを妨害する必要なしにシ
リアル・バス要素の動的接続管理を行うことができる。
第6図は、マスタ/スレーブ・フロー制御モデルを使用して様々なトランザク
ションを行うためにいくつかの実施形態によって実施される本発明の通信パケッ
トの必須要素を示す。これらの実施形態では、パケット識別子44を使用して制
御パケットとデータ・パケットが区別される。制御パケットとは、バス信号ディ
ストリビュータ18及びバス・インタフェース22がトランザクションを行うこ
とを許可または命令するためにバス・コントローラ14によって使用されるパケ
ットである。制御パケットは、バス・コントローラ14からの肯定応答または命
令に肯定応答するためにバス信号ディストリビュータ18及びバス・インタフェ
ース22によって使用されるパケットを含むことができる。さらに、必要に応じ
てアドレス46を使用してトランザクション当事者が識別される。マスタ/スレ
ーブ・フロー制御モデルの下で理解されるように、トランザクション参加者とし
てのバス・コントローラ14は、多くの場合推定することができ、したがってそ
のアドレスは省略することができる。
バス・コントローラ14からある機能へのトランザクション・フローや第1の
機能から第2の機能へのトランザクション・フローは、パケット識別子44から
推定できることが好ましい。接続管理トランザクションをサポートし両方のタイ
プのアドレスを実施する実施形態に適応するために地理的アドレスでも論理アド
レス46でも、すなわち「ハブX:ポートY」でも「LA」でも指定できること
が好ましい。
そのような通信パケットを使用して様々なトランザクションを実施する特定の
実施態様について下記で詳しく説明する。
第8図ないし第9図は、本発明のバス・コントローラの一実施形態を示す。こ
の実施形態では、バス・コントローラ14は、制御状態マシン及び回路52と、
制御/状態レジスタ54と、データ・バッファ56と、バス・コントローラ・ソ
フトウェア・サービス58とを含む。制御/状態レジスタ54は、様々な制御デ
ータおよび状態データを記憶するために使用される。このデータにはたとえば、
存在するシリアル・バス要素は、その相互接続トポロジー、相互接続された様々
な周辺装置の機能、シリアル・バス要素に割り当てられた地理的アドレス、相互
接続された周辺装置の機能に割り当てられる論理アドレスが含まれる。データ・
バッファ56は、バス・エージェント間のデータ通信トランザクションのデータ
をバッファするために使用される。制御状態マシン及び回路52は、バス・コン
トローラ・ソフトウェア・サービス58のプログラミングの下で、ハードウェア
を操作し、データ通信トランザクションを制御し、前述のマスタ/スレーブ・フ
ロー制御モデルを使用する。いくつかの実施形態では、制御状態マシン及び回路
52はさらに、ハードウェアを操作し、接続管理トランザクションを制御し、フ
レーム・ベースのポーリング・スケジュールを用いてマスタ/スレーブ・フロー
制御モデルを実施し、地理的アドレス指定および論理アドレス指定を使用し、通
信パケット・ベースのトランザクションまたは伝搬電気信号の状態からのデータ
状態および制御状態の推定、あるいはその両方をサポートする。特に、制御及び
状態マシン及び回路52によって、コントローラ14は、バス信号ディストリビ
ュータ18及びバス・インタフェース22と協働し、下記で詳しく説明する本発
明の要素パケットおよびプロトコルを使用して様々なトランザクションを実施す
る。
バス・コントローラ・ソフトウェア・サービス58は、オペレーティング・シ
ステム60と、システム装置12の装置ソフトウェア62や構成ソフトウェア6
4などその他のソフトウェアに応答して制御状態マシン及び回路52をプログラ
ムする。特に、これらのサービスには、存在するシリアル・バス要素の検出、シ
リアル・バス要素の相互接続トポロジーの検出、相互接続された周辺装置の機能
の検出、地理的アドレスおよび論理アドレスの割り当てなどの接続管理が含まれ
る。サービスにはさらに、ポーリング・スケジュールの生成や管理などのトラン
ザクション管理、バス・エージェントのシリアル・バス要素および機能のポーリ
ング、バス・エージェントのシリアル・バス要素および機能のある種の応答の肯
定応答、バス・エージェントの機能とのデータの交換などのトランザクション管
理が含まれる。
バス・コントローラ・ハードウェアおよびバス・コントローラ・ソフトウェア
・サービス58の詳細な説明については、引用によって本明細書に組み込まれた
関連出願第08/332375号、第08/331727号、第08/3323
37号を参照されたい。バス・コントローラ14のハードウェア・サービスおよ
びソフトウェア・サービスへの機能の割り振りが実施態様に依存することに留意
されたい。本発明は、最小ハードウェア使用数から最小限ソフトウェア・サービ
ス使用数まで、任意の数の割り振りを用いて実施することができる。
第10図ないし第11図は、本発明のバス信号ディストリビュータの一実施形
態を示す。図の実施形態は、制御回路66と、制御レジスタ68と、8つのポー
ト24とを有する1:7バス信号ディストリビュータ18’である。ポート0
24は、バス信号ディストリビュータ18’を上流側のバス・コントローラ14
または他のバス信号ディストリビュータ18に接続するために使用される。ポー
ト1ないし7は、合計で7つまでのバス信号ディストリビュータ18またはバス
・インタフェース22、あるいはその両方をそれ自体に接続するために使用され
る。制御レジスタ68は、ポート24がそれ自体に接続されたバス・インタフェ
ース22を有するかどうか、ポート24がオンにされているか、それともオフに
されているかなど、それ自体の制御情報および状態情報を記憶するために使用さ
れる。制御回路66は、バス・コントローラ14からの命令に応答してバス信号
ディストリビュータ18’を操作する。特に、制御回路66によって、バス信号
ディストリビュータ18は、バス・コントローラ14と協働し、下記で詳しく説
明する本発明の要素パケットおよびプロトコルを使用して様々なトランザクショ
ンを実施する。
低コストの2本の信号線ケーブル20を使用してシリアル・バス要素が相互接
続され、電気信号が好ましくは、差分方式で伝搬する実施形態では、各ポート2
4は、差分信号を生成する2つの差分増幅器70および72を備える。各ポート
24はさらに、図のようにグラウンドに結合された2つの抵抗器74を有し、2
本のワイヤ上の信号をグラウンドにプルし、それによって、接続されたバス・イ
ンタフェース22が存在するかどうかを区別できるようにすることが好ましい。
個別の実施態様に応じて、抵抗器74の適当な値を経験的に求めることができる
。
制御回路64と、制御回路64とバス・コントローラ14との協働関係の詳細
な説明については、引用によって本明細書に組み込まれた関連出願の第08/3
32375号を参照されたい。
第12図ないし第13図は、本発明のバス・インタフェースの一実施形態を示
す。この実施形態では、バス・インタフェース22は、制御回路80と、制御/
状態レジスタ82と、コネクタ・インタフェース84および2つのFIFO76
ないし78と、受信FIFO76と、送信FIFO78とを備える。受信FIF
Oおよび送信FIFO76ないし78は、データ通信トランザクションに関する
受信データおよび送信データをステージングするために使用される。制御/状態
レジスタ68は、それに割り当てられた地理的アドレス、その「ホスト」周辺装
置の機能、その機能に割り当てられた論理アドレスなど、それ自体の制御情報お
よび状態情報を記憶するために使用される。制御回路66は、バス・コントロー
ラ14からの許可および命令に応答して、「ホスト」周辺装置および「ホスト」
周辺装置の機能のためにバス・インタフェース22を操作する。特に、制御回路
80によって、バス・インタフェース22は、バス・コントローラ14と協働し
、下記で詳しく説明する本発明の要素パケットおよびプロトコルを使用して様々
なトランザクションを実施する。
低コストの2本の信号線ケーブル20を使用してシリアル・バス要素が相互接
続され、電気信号が好ましくは、差分方式で伝搬する実施形態では、コネクタ・
インタフェース84は、差分信号を生成する2つの差分増幅器86および88を
備える。コネクタ・インタフェース84はさらに、図のようにVccに結合され
た2つの抵抗器90を有し、2本のワイヤ上の信号を、接続バス信号ディストリ
ビュータ18のポート回路と相補的なVccにプルすることか好ましい。個別の
実施態様に応じて、抵抗器90の適当な値を経験的に求めることができる。
バス・インタフェース22の詳細な説明については、引用によって本明細書に
組み込まれた関連出願第08/332375号、第08/331727号、第0
8/332337号を参照されたい。データ通信トランザクションおよび接続管理トランザクション
階層シリアル・バス・アセンブリ26と、その要素が協働し、等時周辺装置お
よび非同期周辺装置16と例示的なコンピュータ・システム10のシステム装置
12を直列に相互接続する方法について説明したが、次に、様々なトランザクシ
ョンを実施するために本発明の下で使用される要素パケットおよびプロトコル・
パケットについて詳しく説明する。
第14a図ないし第14b図は、本発明の要素パケットの一実施形態である。
図のように、要素パケットは、トークン・パケット502ないし506と、ハン
ドシェーク・パケット508と、データ・パケット510ないし512とを含む
。地理アドレス指定および論理アドレス指定をサポートする実施形態では、地理
的にアドレス指定されるトークン・パケット502と論理的にアドレス指定され
るトークン・パケット504ないし506にそれぞれの異なるパケット・フォー
マットが与えられる。さらに、論理的にアドレス指定されるホスト−機能トーク
ン・パケット504と論理的にアドレス指定される機能−機能トークン・パケッ
ト506にそれぞれの異なるパケット・フォーマットが与えられる。同様に、地
理的にアドレス指定されるデータ・パケット510と論理的にアドレス指定され
るデータ・パケット512にそれぞれの異なるパケット・フォーマットが与えら
れる。
各パケット502ないし512は、シリアル・バス要素によるパケット502
ないし512の受信を容易にするために先行同期フィールドを含む。各パケット
502ないし512はさらに、パケット・タイプおよびパケットの性質を識別す
るパケット識別子フィールド(PID)を含む。各トークン/データ・パケット
502ないし506または510ないし512はさらに、受信側シリアル・バス
要素を識別する少なくとも1つの地理/論理アドレスを含む。地理的にアドレス
指定されるデータ・パケット510はさらに、受信側シリアル・バス要素の特定
の記憶位置を識別するオフセット・フィールドを含み、それに対して、論理的に
アドレス指定されるデータ・パケット512はさらに、送信元シリアル・バス要
素を識別する送信元フィールドを含む。各データ・パケット510ないし512
はさらに、データ長フィールドとデータ自体とを含む。最後に、論理的にアドレ
ス指定されるデータ・パケット512はさらに、CRC検査フィールドを含むこ
とができる。
第15図は、要素パケットのパケット識別子が識別するパケット・タイプを含
む、要素パケットのパケット識別子の一実施形態を示す。図の実施形態では、各
パケット識別子(PID)は、パケット・タイプ・フィールド(PT)とパラメ
ータ・フィールド(PF)とを含む。一実施形態では、PTは3ビット幅であり
、論理データ・パケット(LOGD)や地理的データ・パケット(GEOD)な
ど例示的なパケット・タイプを識別する。第16a図ないし第16c図および第
17a図ないし第17d図は、パケット識別子のパケット・フィールドの一実施
形態と、そのようなパケット・フィールドの対応する意味を示す。一実施形態で
は、PFも3ビット幅であり、ハンドシェーク・パケットに関する受信バッファ
・データ受け入れ不能(RCVNACK)や、地理的にアドレス指定されるトー
クン・パケットに関するポートNイネーブル(PENB)や、論理的にアドレス
指定されるトークン・パケットに関するグローバル機能リセットや、論理的にア
ドレス指定される機能間トークン・パケットに関する等時ブロック・データ・パ
ケットや、地理的にアドレス指定されるホスト機能間トークン・パケットに関す
るホスト送信元パケット、地理的にアドレス指定されるデータ・パケットに関す
る地理アドレス割り当て、論理的にアドレス指定されるデータ・パケットに関す
るCRC検査実行など、例示的な意味を識別する。
第18a図ないし第18c図は、接続管理トランザクション・プロトコルの一
実施形態を示す。図のように、図の実施形態では、接続管理トランザクション・
プロトコルは、非応答地理的転送プロトコル518と、応答地理的書込み転送プ
ロトコル520と、応答地理的読取り転送プロトコル522とを含む。非応答地
理的転送プロトコル518の下で、バス・コントローラ14は非応答地理的トー
クン・パケットを同報送信する。相互接続された各バス信号ディストリビュータ
18またはバス・インタフェース22は、トークン・パケットを復号し応答しな
い。応答地理的書込み転送プロトコル520の下で、バス・コントローラ14は
、宛先アドレスを有する地理的トークン・パケットを同報送信する。各バス信号
ディストリビュータ18またはバス・インタフェース22はトークン・パケット
を復号する。アドレス指定されたバス信号ディストリビュータ18またはバス・
インタフェース22は、データを受け入れられない場合、肯定応答ハンドシェー
ク・パケットを送信する。バス・コントローラ12は、肯定応答ハンドシェーク
・パケットを復号しデータを送信する。アドレス指定されたバス信号ディストリ
ビュータ18またはバス・インタフェース22は次いで、データを受け入れる。
応答地理的読取り転送プロトコル522の下で、バス・コントローラ14は、宛
先アドレスを有する地理的トークン・パケットを同報送信する。各バス信号ディ
ストリビュータ18またはバス・インタフェース22はトークン・パケットを復
号する。アドレス指定されたバス信号ディストリビュータ18またはバス・イン
タフェース22は、データを送信できる場合、そのデータを送信する。バス・コ
ントローラ12は次いで、データを受け入れる。
第19a図ないし第19k図は、データ通信トランザクション・プロトコルの
一実施形態を示す。図のように、図の実施形態では、データ通信トランザクショ
ン・プロトコルは、CRC検査524ないし534を含み、あるいは含まないデ
ータを送信し、受け入れるためのホスト−機能間転送プロトコルと、ホスト送信
アテンション要求プロトコル536と、CRC検査538を含み、あるいは含ま
ないデータを送信し、受け入れるための機能間転送プロトコルとを含む。たとえ
ば、CRC検査を含まないホスト−機能間データ受け入れプロトコル524の下
では、バス・コントローラ14は、宛先アドレスを有する論理的にアドレス指定
されるトークン・パケットを同報送信する。各機能はトークン・パケットを復号
する。機能は、データを受け入れることができる場合、肯定応答ハンドシェーク
・パケットを送信する。バス・コントローラ12は、肯定応答ハンドシェーク・
パケットを復号しデータを送信する。機能は次いで、データを受け入れる。他の
例を挙げると、ホスト送信アテンション要求プロトコル536の下では、バス・
コントローラ14は、宛先アドレスを有する論理的にアドレス指定されるトーク
ン・パケットを同報送信する。各機能は、トークン・パケットを復号する。機能
は次いで、NULLハンドシェーク・パケットまたはATTNハンドシェーク・
パケットを送信する。バス・コントローラ12は、NULLハンドシェーク・パ
ケットまたはATTNハンドシェーク・パケットを復号する。他の例を挙げると
、CRC検査を含まないホスト−機能間データ受け入れプロトコル538の下で
は、バス・コントローラ14は、送信元アドレスと宛先アドレスとを論理的にア
ドレス指定されるトークン・パケットを同報送信する。各機能はトークン・パケ
ットを復号する。送信元機能は肯定応答ハンドシェーク・パケットを待ち、それ
に対して宛先機能は、データを受け入れることができる場合、肯定応答ハンドシ
ェーク・パケットを送信元機能へ送信する。送信元機能は、肯定応答ハンドシェ
ーク・パケットを復号しデータを送信する。宛先機能は次いで、データを受け入
れる。
第20図は、前述のプロトコルを実施するためにバス・コントローラ14に与
えられる状態マシン600の一実施形態を示す。状態マシン600は、10個の
状態602ないし620と、27個の状態遷移規則または事象(EV1ないしE
V27)とを備える。電源オンまたはリセット(EV1)時に、状態マシン60
0は、アイドル状態602を開始し、バス・コントローラ14とバス信号ディス
トリビュータ18とバス・インタフェース22(相互接続された機能を含む)と
の間でトランザクションが実施されず、次のバス信号ディストリビュータ18や
、バス・インタフェース22や、機能(EV2)をポーリングする時間にならな
いかぎり、アイドル状態602のままでいる。
一方、ポーリングの時間になり、少なくとも1つの実行すべきトランザクショ
ン(EV3、またはEV12、またはEV19)がある場合、状態マシン600
は、実行すべきトランザクションの性質に応じて、バス・コントローラ14から
機能へのトランザクションを許可する状態604と、機能からバス・コントロー
ラ14への遷移を許可する状態610と、2つの機能間のトランザクションを許
可する状態616のいずれかを開始する。
状態604で、状態マシン600は、機能がバス・コントローラ14からデー
タを受け取ることを許可する。状態マシン600は次いで、データを受け入れる
準備が完了しているかどうかに関する応答が受信されておらず、応答を受信する
時間が満了していない場合はその状態のままになり(EV4)、あるいは機能が
、データを受け入れることができないと応答し、あるいは応答を受信する時間が
満了した場合はアイドル状態602に戻り(EV5)、あるいは機能がデータを
受け入れる準備が完了した旨の応答をした場合は制御/状態またはデータ606
を送信する状態を開始する(EV6)。
状態606で、状態マシン600はデータを宛先機能へ送信する。状態マシン
600は次いで、CRC検査を実行すべきかどうかを示す表示がまだ出力されて
おらず、表示を出力する時間が満了していない場合は、その状態のままになり(
EV7)、あるいはCRC検査を行わないことを示す表示が出力され、あるいは
表示を出力する時間が了した場合はアイドル状態602に戻り(EV8)、ある
いはCRCの表示が出力された場合はCRC肯定応答608を待つ状態を開始す
る。
状態608で、状態マシン600はCRC検査結果を待つ。状態マシン600
は、宛先機能がCRC合格とCRC不合格のどちらかで応答されておらず、応答
時間が満了していない場合はその状態のままになり(EV10)、あるいは宛先
機能がCRC合格とCRC不合格のどちらかで応答され、あるいは応答時間が満
了した場合はアイドル状態602に戻る(EV11)。
状態610で、状態マシン600は、送信元機能がバス・コントローラ14へ
データを送信することを許可する。状態マシン600は次いで、送信元機能がデ
ータもヌルも与えておらず、データ/ヌルを与える時間が満了していない場合は
その状態のままになり(EV13)、あるいは送信元機能がヌルを与え、あるい
はデータまたはヌルを与える時間が満了した場合は、アイドル状態602に戻り
(EV14)、あるいは送信元機能がデータ・パケットを与えた場合は、制御/
状態またはデータ612を受信する状態を開始する(EV15)。
状態612で、状態マシン600はトランザクションを完了する。状態マシン
600は次いで、送信元機能が、CRC検査が必要であるかどうかを示す表示を
出力しており、表示を出力する時間が満了していない場合はその状態のままにな
り(EV16)、あるいは送信元機能がCRC検査を行わないことを示す表示を
出力しており、あるいは表示を出力する時間が満了した場合はアイドル状態60
2に戻り(EV18)、あるいは送信元機能がCRC検査の表示を出力している
場合はCRC肯定応答614を発行する状態を開始する(EV17)。
状態614で、状態マシン600はCRC肯定応答を発行し、次いでアイドル
状態602に戻る。
状態616で、状態マンン600は、送信元機能が宛先機能へデータを送信す
ることを許可する。状態マシン600は次いで、宛先機能が「データ受け入れ可
能」応答でも「データ受け入れ不能」応答でも応答しておらず、応答を与える時
間が満了していない場合はその状態のままになり(EV20)、宛先機能が「デ
ータ受け入れ不能」応答で応答し、あるいは応答時間が満了した場合はアイドル
状態602に戻り(EV22)、あるいは宛先機能が「データ受け入れ可能」で
応答した場合はデータ618を待つ状態を開始する(EV21)。
状態618で、状態マシン600は、送信元機能から宛先機能へのデータ転送
が完了するのを待つ。状態マシン600は、次いで、CRC検査の表示またはC
RC検査を行わないことを示す表示が送信元機能から出力されておらず、そのよ
うな表示を出力する時間が満了していない場合は、その状態のままになり(EV
23)、あるいはCRC検査を行わないことを示す表示が出力され、あるいは表
示を出力する時間が満了した場合は、アイドル状態602に戻り(EV25)、
あるいは送信元機能からCRC検査の表示が出力された場合は、CRC肯定応答
620を発行する状態を開始する(EV24)。
状態620で、状態マシン600は、宛先機能からCRC肯定応答が発行され
るかどうかを監視する。状態マシン600は、宛先機能がCRC合格もCRC不
合格も出力しておらず、CRC合格/不合格を出力する時間が満了していない場
合はその状態のままになり(EV26)、あるいは宛先機能がCRC合格とCR
C不合格のどちらかを出力した場合はアイドル状態602に戻る(EV27)。
第21図は、前述のプロトコルを実施するためにバス信号ディストリビュータ
18に与えられる状態マシン630の一実施形態を示す。状態マシン630は、
4つの状態632ないし638と、6つの状態遷移規則または事象(EV1ない
しEV6)とを備える。電源オンまたはリセット時(EV1)に、状態マシン6
30はアイドル状態632を開始する。状態マシン630は、バス信号ディスト
リビュータ18が(地理的に)アドレスされていない場合は、アイドル状態63
2のままでいる(EV2)。そうでない場合、状態マシン630は、制御/状態
を送信する状態634を開始し、あるいはバス信号ディストリビュータ18が(
地理的に)アドレスされている場合は、(地理的に)アドレス指定されている理
由に応じて、肯定応答受信を送信する状態636を開始する。
状態マシン630は、問合せ/構成検証要求(EV3)を受信した場合は状態
634を開始する(EV3)。状態634で、バス信号ディストリビュータ18
は、要求された情報で応答し、次いでアイドル状態632に戻る。状態マシン6
30は、制御/状態を受信することを求める命令をバス・コントローラ14から
受信した場合は、状態636を開始する(EV4)。状態634で、バス信号デ
ィストリビュータ18は、肯定応答で応答し、次いで制御/状態を受信する状態
638を開始する。状態634で、状態マシン603は、バス・コントローラ1
4から制御/状態を受信しておらず、制御/状態を受信する時間が満了していな
い場合はその状態のままになり(EV5)、あるいは制御/状態が受信され、あ
るいは受信時間が満了した場合はアイドル状態632に戻る(EV6)。
第22図は、前述のプロトコルを実施するためにバス・インタフェース22に
与えられる状態マシン640の一実施形態を示す。状態マシン640は、9つの
状態642ないし658と、15個の状態遷移規則または事象(EV1ないしE
V15)とを備える。電力投入時またはリセット時(EV2)に、状態マシン6
40はアイドル状態642に入る。状態マシン640は、バス・インタフェース
22がトランザクションに関して(論理的に)アドレスされておらず、あるいは
(論理的に)アドレスされているが応答が必要とされない場合にはアイドル状態
642のままになる(EV2)。そうでない場合、状態マシン640は、バス・
インタフェース22が(論理的に)アドレスされている場合は、(論理的に)ア
ドレスされている理由に応じて、制御/状態を送信する状態644、またはヌル
/アテンションを送信する状態646、または「データ受け入れ不能」を送信す
る状態648、または「データ受け入れ可能」を送信する状態650、または
「データ受け入れ可能」応答を待つ状態658を開始する。
状態マシン640は、機能−バス・コントローラ14間トランザクションに関
して(論理的に)アドレスされており、アドレスされた機能の送信準備が完了し
ている場合は状態644を開始する(EV3)。状態644で、バス・インタフ
ェース22は、要求された制御/状態またはデータを送信し、次いでアイドル状
態642に戻る。状態マシン640は、機能−バス・コントローラ14間トラン
ザクションに関してアドレスされており、アドレスされた機能の送信準備が完了
していない場合は状態646を開始する(EV4)。状態646で、バス・イン
タフェース22は、ヌル/アテンション応答を送信し、次いでアイドル状態64
2に戻る。
状態マシン640は、バス・コントローラ14−機能間トランザクションに関
してアドレスされており、アドレスされた機能がデータを受け入れることができ
ない場合は状態648を開始する(EV5)。状態648で、バス・インタフェ
ース22は、「データ受け入れ不能」応答を送信し、次いでアイドル状態642
に戻る。状態マシン640は、バス・コントローラ14−機能間トランザクショ
ンに関してアドレスされており、アドレスされた機能が「データを受け入れるこ
とができる」場合は状態650を開始する(EV6)。状態650で、バス・イ
ンタフェース22は、「データ受け入れ可能」応答を送信し、次いでデータを受
信する状態652を開始する。
状態652で、状態マシン640はデータを受信する。状態マシン640は、
バス制御装置14がCRC検査の表示またはCRC検査を行わないことを示す表
示を出力しておらず、そのような表示を出力する時間が満了していない場合はそ
の状態のままになり(EV7)、あるいはすべてのデータが受信されており、あ
るいはデータを受信する時間が満了した場合は、アイドル状態642に戻り(E
V8)、あるいはCRC合格で応答すべきであり、応答時間が満了していない場
合は、CRC合格を送信する状態654を開始し(EV9)、あるいはCRC不
合格で応答すべきであり、応答時間が満了していない場合は、CRC不合格を送
信する状態656を開始する(EV10)。
状態マシン640は、バス・インタフェース22が機能間トランザクションに
関する送信元として(論理的に)アドレスされている場合は状態658を開始す
る(EV11)。状態658で、状態マシン640は、「データ受け入れ可能」
も、あるいは「データ受け入れ不能」も受信されておらず、応答を受信する時間
が満了した場合はその状態のままになり(EV12)、あるいは、宛先機能が「
データ受け入れ不能」で応答し、あるいは応答を受信する時間が満了した場合は
単にアイドル状態642に戻り(EV13)、あるいは宛先機能が「データ受け
入れ可能」で応答したが送信元機能の送信準備が完了しておらず、データを送信
する時間が満了していない場合は、まずヌル/アテンションを送信した後にアイ
ドル状態642に戻り(EV14)、あるいは宛先機能が「データ受け入れ可能
」で応答し、送信元機能の送信準備が完了しており、応答を送信する時間が満了
していない場合は制御/状態またはデータを送信した後にアイドル状態642に
戻る(EV15)。
したがって、通信パケットを使用して階層シリアル・バス・アセンブリのシリ
アル・バス要素間でデータ、状態、コマンドを交換する方法および装置について
説明した。本発明の方法および装置に関する追加情報については、添付の付録を
参照されたい。
本発明を前述の実施態様に関して説明したが、当業者には、本発明が前述の実
施形態に限らないことが認識されよう。本発明の方法および装置は、添付の請求
の範囲の趣旨および範囲内で修正および変更を加えて実施することができる。し
たがって、この説明は本発明を制限するものではなく、例示的なものとみたすべ
きである。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.6 識別記号 FI
H04L 12/44 H04L 11/00 340
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),OA(BF,BJ,CF,CG
,CI,CM,GA,GN,ML,MR,NE,SN,
TD,TG),AP(KE,LS,MW,SD,SZ,U
G),AL,AM,AT,AU,BB,BG,BR,B
Y,CA,CH,CN,CZ,CZ,DE,DE,DK
,DK,EE,EE,ES,FI,FI,GB,GE,
HU,IS,JP,KE,KG,KP,KR,KZ,L
K,LR,LS,LT,LU,LV,MD,MG,MK
,MN,MW,MX,NO,NZ,PL,PT,RO,
RU,SD,SE,SG,SI,SK,SK,TJ,T
M,TT,UA,UG,UZ,VN
(72)発明者 ニザー,プシヤ・コタル
アメリカ合衆国 95762 カリフォルニア
州・エル ドラド ヒルズ・ダーウィン
ウェイ・1762
(72)発明者 ハスラム,リチャード・エム
アメリカ合衆国 97123 オレゴン州・ヒ
ルズボロー・サウスイースト ウィロー
ドライブ・3057
(72)発明者 バット,アジャイ・ヴィ
アメリカ合衆国 95762 カリフォルニア
州・エル ドラド ヒルズ・ダウニーヴィ
ル ドライブ・1254
(72)発明者 カダンビ,スダーシャン・バラ
アメリカ合衆国 97229 オレゴン州・ポ
ートランド・ノースウエスト ドミニオン
ドライブ・14905
Claims (1)
- 【特許請求の範囲】 1. バス信号ディストリビュータ、バス・インタフェース、及び機能のうちの 選択された一つとの管理トランザクションおよびデータ・トランザクションを順 次許可するために順次、少なくとも第1および第2のタイプのトークンパケット を作成し、1つまたは複数のバス信号ディストリビュータと、それぞれ、1つま たは複数の機能を有する周辺装置に配設された、1つまたは複数のバス・インタ フェースとに送信する論理を備えるバス・コントローラであって、 バス・コントローラ、1つまたは複数のバス信号ディストリビュータ、1つま たは複数のバス・インタフェースが、階層木状に互いに結合され、各バス・イン タフェースはバス信号ディストリビュータに接続され、バス・コントローラに接 続されたバス信号ディストリビュータを除く各バス信号ディストリビュータは、 他のバス信号ディストリビュータに結合され、 各トークン・パケットは、トークン・パケット自体が第1のタイプのものであ るか、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各トークン・パケットは、1つまたは複数のバス信号ディスト リビュータのうちの1つと1つまたは複数のバス・インタフェースのうちの1つ のどちらかがバス・コントローラとの管理トランザクションを実施するのを許可 するために使用され、さらに、許可されるバス信号ディストリビュータ/インタ フェースを識別する第1のタイプのアドレスを有し、その第1のタイプの各アド レスは、バス信号ディストリビュータを識別する第1の部分と、識別されたバス 信号ディストリビュータと識別されたバス信号ディストリビュータに結合された バス・インタフェエースのどちらかを識別する第2の部分とを有するように区画 され、 第2のタイプの各トークン・パケットは、バス・コントローラとのデータ・ト ランザクションを実施することを許可するために使用され、さらに、許可される 機能を識別する第2のタイプのアドレスを有し、その第2のタイプの各アドレス は区画されないことを特徴とするバス・コントローラ。 2. さらに、順次、第1のタイプのデータ・パケットを、許可されたバス信号 ディストリビュータ/インタフェースと交換し、第2のタイプのデータ・パケッ トを、許可された機能と交換する論理を備え、 各データ・パケットは、データ・パケット自体が第1のタイプのものであるか 、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各データ・パケットがはらに、許可されたバス信号ディストリ ビュータ/インタフェースを識別する第1のタイプのアドレスを有し、 第2のタイプの各データ・パケットは、さらに、許可された機能を識別する第 2のタイプのアドレスを有することを特徴とする請求項1に記載のバス・コント ローラ。 3. さらに、選択された2つの機能の間で順次データ・トランザクションを実 施するために順次、第3のタイプのトークン・パケットを作成して機能へ送信す る論理を備え、 第3のタイプの各トークン・パケットは、第3のタイプのトークン・パケット を識別する識別情報をも有し、 第3のタイプの各トークン・パケットは、さらに、2つの機能をデータ・トラ ンザクションの許可された機能として識別する第2のタイプの2つのアドレスを 有することを特徴とする請求項1に記載のバス・コントローラ。 4. さらに、順次、第1のタイプのデータ・パケットを、許可されたバス信号 ディストリビュータ/インタフェースと交換し、第2のタイプのデータ・パケッ トを、許可された機能と交換する論理を備え、 各データ・パケットは、データ・パケット自体が第1のタイプのものであるか 、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各データ・パケットは、さらに、許可されたバス信号ディスト リビュータ/インタフェースを識別する第1のタイプのアドレスを有し、 第2のタイプの各データ・パケットは、さらに、少なくとも1つの機能を許可 された機能として識別する第2のタイプの少なくとも1つのアドレスを有するこ とを特徴とする請求項3に記載のバス・コントローラ。 5. 少なくとも第1および第2のタイプのトークン・パケットをバス・コント ローラから受信し、バス信号ディストリビュータ自体に結合された零個よりも多 い他のバス信号ディストリビュータ、またはそれぞれ、1つまたは複数の機能を 有する周辺装置に配設された、バス信号ディストリビュータに結合された零個以 上のバス・インタフェース、あるいはその両方へ、受信したトークン・パケット を転送して、バス・コントローラと、選択されたバス信号ディストリビュータ、 バス・インタフェース、機能との間の管理トランザクションおよびデータ・トラ ンザクションをバス・コントローラによって順次許可できるようにする論理を備 えるバス信号ディストリビュータであって、 各バス・インタフェースは、バス信号ディストリビュータに接続され、バス信 号ディストリビュータは、上流側で、他のバス信号ディストリビュータかバス・ コントローラかのどちらかに結合され 各トークン・パケットは、トークン・パケット自体が第1のタイプのものであ るか、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各トークン・パケットは、1つのバス信号ディストリビュータ または1つと複数のバス・インタフェースのうちの1つのどちらかがバス・コン トローラとの管理トランザクションを実施するのを許可するために使用され、さ らに、許可されるバス信号ディストリビュータ/インタフェースを識別する第1 のタイプのアドレスを有し、第1のタイプの各アドレスが、バス信号ディストリ ビュータを識別する第1の部分と、識別されたバス信号ディストリビュータと識 別されたバス信号ディストリビュータに結合されたバス・インタフェースのどち らかを識別する第2の部分とを有するように区画され、 第2のタイプの各トークン・パケットは、バス・コントローラとのデータ・ト ランザクションを実施することを許可するために使用され、さらに、許可される 機能を識別する第2のタイプのアドレスを有し、第2のタイプの各アドレスは区 画されないことを特徴とするバス信号ディストリビュータ。 6. バス信号ディストリビュータは、さらに、第1のタイプのデータ・パケッ トを順次バス・コントローラと交換し、バス・コントローラと許可された他のバ ス信号ディストリビュータ/インタフェースとの間での第1のタイプのデータ・ パケットの交換、ならびにバス・コントローラと許可された機能との間での第2 のタイプのデータ・パケットの交換を容易にする論理を備え、 各データ・パケットは、データ・パケット自体が第1のタイプのものであるか 、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各データ・パケットは、さらに、許可されたバス信号ディスト リビュータ/インタフェースを識別する第1のタイプのアドレスを有し、 第2のタイプの各データ・パケットは、さらに、許可された機能を識別する第 2のタイプのアドレスを有することを特徴とする請求項5に記載のバス信号ディ ストリビュータ。 7. バス・コントローラは、さらに、選択された2つの機能の間で順次データ ・トランザクションを実施するために順次、第3のタイプのトークン・パケット を受信し転送する論理を備え、 第3のタイプの各トークン・パケットは、第3のタイプのトークン・パケット を識別する識別情報も有し、 第3のタイプの各トークン・パケットは、さらに、許可された2つの機能を識 別する第2のタイプの2つのアドレスを有することを特徴とする請求項5に記載 のバス信号ディストリビュータ。 8. バス信号ディストリビュータは、さらに、第1のタイプのデータ・パケッ トを順次バス・コントローラと交換し、バス・コントローラと許可された他のバ ス信号ディストリビュータ/インタフェースとの間での第1のタイプのデータ・ パケットの交換、ならびにバス・コントローラと許可された機能との間での第2 のタイプのデータ・パケットの交換を容易にする論理を備え、 各データ・パケットは、データ・パケット自体が第1のタイプのものであるか 、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各データ・パケットは、さらに、バス信号ディストリビュータ または許可されたバス・インタフェースを識別する第1のタイプのアドレスを有 し、 第2のタイプの各データ・パケットは、さらに、少なくとも1つの許可された 機能を識別する第2のタイプの少なくとも1つのアドレスを有することを特徴と する請求項7に記載のバス信号ディストリビュータ。 9. それぞれ、1つまたは複数の機能を有する周辺装置に配設され、バス・コ ントローラと選択されたバス・インタフェースおよび機能との間の管理トランザ クションおよびデータ・トランザクションをバス・コントローラによって順次許 可できるようにするために、少なくとも第1および第2のタイプのトークン・パ ケットをバス・コントローラから受信する論理を備える、バス・インタフェース であって、 各バス・インタフェースは、バス信号ディストリビュータに接続され、そのバ ス信号ディストリビュータは上流側で、他のバス信号ディストリビュータかバス ・コントローラのいずれかに結合され、 各トークン・パケットは、トークン・パケット自体が第1のタイプのものであ るか、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各トークン・パケットは、バス信号ディストリビュータとバス ・インタフェースのどちらかがバス・コントローラとの管理トランザクションを 実施するのを許可するために使用され、さらに、許可されるバス信号ディストリ ビュータ/インタフェースを識別する第1のタイプのアドレスを有し、その第1 のタイプの各アドレスは、バス信号ディストリビュータを識別する第1の部分と 、識別されたバス信号ディストリビュータとバス・インタフェースのどちらかを 識別する第2の部分とを有するように区画され、 第2のタイプの各トークン・パケットは、バス・コントローラとのデータ・ト ランザクションを実施することを許可するために使用され、さらに、許可される 機能を識別する第2のタイプのアドレスを有し、その第2のタイプの各アドレス は区画されないことを特徴とするバス・インタフェース。 10. バス信号ディストリビュータは、さらに、第1のタイプのデータ・パケ ットを順次バス・コントローラと交換し、あるいはバス・コントローラと許可さ れた機能との間での第2のタイプのデータ・パケットの交換を容易にする論理を 備え、 各データ・パケットは、データ・パケット自体が第1のタイプのものであるか 、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各データ・パケットは、さらに、バス信号ディストリビュータ /インタフェースを識別する第1のタイプのアドレスを有し、 第2のタイプの各データ・パケットは、さらに、許可された機能を識別する第 2のタイプのアドレスを有することを特徴とする請求項9に記載のバス・インタ フェース。 11. バス・インタフェースは、さらに、選択された機能間でのデータ・トラ ンザクションをバス・コントローラが順次許可できるようにするために順次、第 3のタイプのトークン・パケットを受信する論理を備え、 第3のタイプの各トークン・パケットは、第3のタイプのトークン・パケット を識別する識別情報も有し、 第3のタイプの各トークン・パケットは、さらに、許可された2つの機能を識 別する第2のタイプの2つのアドレスを有することを特徴とする請求項9に記載 のバス・インタフェース。 12. バス・インタフェースは、さらに、第1のタイプのデータ・パケットを 順次バス・コントローラと交換し、あるいはバス・コントローラと許可された機 能との間、および許可された機能間での第2のタイプのデータ・パケットの交換 を容易にする論理を備え、 各データ・パケットは、データ・パケット自体が第1のタイプのものであるか 、それとも第2のタイプのものであるかを識別する識別情報を有し、 第1のタイプの各データ・パケットは、さらに、バス・インタフェースを識別 する第1のタイプのアドレスを有し、 第2のタイプの各データ・パケットは、さらに、少なくとも1つの許可された 機能を識別する第2のタイプの少なくとも1つのアドレスを有することを特徴と する請求項11に記載のバス・インタフェース。 13. バス・コントローラと、少なくとも1つのバス信号ディストリビュータ と、少なくとも1つの周辺装置とを有し、各周辺装置は、バス・インタフェース と少なくとも1つの機能とを有し、各バス・インタフェースはバス信号ディスト リビュータに結合され、各バス信号ディストリビュータは、バス・コントローラ に結合された1つのバス信号ディストリビュータを除き、他のバス信号ディスト リビュータに結合される、コンピュータ・システムを動作させる方法において、 a)バス・コントローラによって、第1のタイプのトークン・パケットを使用 してバス信号ディストリビュータとバス・インタフェースのどちらかとの管理ト ランザクションを許可し、あるいはバス・コントローラによって、第2のタイプ のトークン・パケットを使用して機能とのデータ・トランザクションを許可し、 トークン・パケットは、トークン・パケット自体が第1のタイプのものであるか 、それとも第2のタイプのものであるかを識別する識別情報を有し、さらに、ト ークン・パケットが第1のタイプのものである場合には第1のタイプのアドレス を有し、トークン・パケットが第2のタイプのものである場合には第2のタイプ のアドレスを有し、アドレスが第1のタイプのものである場合、そのアドレスは 、バス信号ディストリビュータを識別する第1の部分と、識別されたバス信号デ ィストリビュータか、識別されたバス信号ディストリビュータに結合されたバス ・インタフェースかのどちらかであるかを識別する第2の部分とを有する区画さ れたアドレスであり、アドレスが第2のタイプのものである場合、アドレスは、 機能を識別する区画されないアドレスであるステップと、 b)少なくとも1つのバス信号ディストリビュータと少なくとも1つのバス・ インタフェースによって、それらが互いに結合された方式に従ってほぼ順次にト ークン・パケットを受信し、少なくとも1つの受信側信号ディストリビュータが それぞれ、受信側バス信号ディストリビュータに結合された他のバス信号ディス トリビュータ/インタフェースのそれぞれへトークン・パケットを転送するステ ップと、 c)トークン・パケットが第2のタイプのものである場合に、少なくとも1つ の受信側バス・インタフェースのうちの1つによって、少なくとも1つの機能に 通知を行い、通知を受ける機能が、第2のタイプのトークン・パケットの宛先で あり、通知側バス・インタフェースの周辺装置の機能であるステップとを含むこ とを特徴とする方法。 14. さらに、 d)バス・コントローラによって、許可されたバス信号ディストリビュータ/ インタフェースへ第1のタイプのデータ・パケットを送信し、あるいはバス・コ ントローラによって、許可された機能へ第2のタイプのデータ・パケットを送信 し、そのデータ・パケットは、データ・パケット自体が第1のタイプのものであ るか、それとも第2のタイプのものであるかを識別する識別情報を有し、さらに 、データ・パケットが第1のタイプのものである場合には第1のタイプのアドレ スを有し、データ・パケットが第2のタイプのものである場合には第2のタイプ のアドレスを有するステップと、 e)少なくとも1つのバス信号ディストリビュータと少なくとも1つのバス・ インタフェースによって、それらが互いに結合された方式に従ってほぼ順次にデ ータ・パケットを受信し、少なくとも1つの受信側信号ディストリビュータが、 それぞれ、受信側バス信号ディストリビュータに結合された他のバス信号ディス トリビュータ/インタフェースのそれぞれへデータ・パケットを転送するステッ プと、 f)データ・パケットが第2のタイプのものである場合に少なくとも1つの受 信側バス・インタフェースのうちの1つによって、少なくとも1つの機能に通知 を行い、通知を受けた機能が、第2のタイプのデータ・パケットの宛先であり、 通知側バス・インタフェースの周辺装置の機能であるステップとを含むことを特 徴とする請求項13に記載のコンピュータ・システム。 15.さらに、 d)許可されたバス信号ディストリビュータ/インタフェースによって第1の タイプのデータ・パケットをバス・コントローラへ送信し、許可された機能によ って第2のタイプのデータ・パケットをバス・コントローラへ送信するステップ と、 e)送信側機能のバス・インタフェースによってデータ・パケットを受信し、 データ・パケットが第2のタイプのものである場合に、バス・インタフェースの 結合されたバス信号ディストリビュータへデータ・パケットを転送するステップ と、 f)少なくとも1つのバス信号ディストリビュータのうちの零個以上の介在す るバス信号ディストリビュータによって、それらが結合された方式に従って順次 、データ・パケットを受信し、各受信側バス信号ディストリビュータが、データ ・パケットを上流側のバス信号ディストリビュータへ転送するステップと、 g)バス・コントローラに結合されたバス信号ディストリビュータによってデ ータ・パケットを受信し、データ・パケットをバス・コントローラへ転送するス テップとを含むことを特徴とする請求項13に記載のコンピュータ・システム。 16.コンピュータ・システムが、それぞれ、バス・インタフェースと少なくと も1つの機能とを有する、少なくとも2つの周辺装置を有し、 方法がさらに、 d)バス・コントローラによって、第3のタイプのトークン・パケットを使用 して少なくとも2つの周辺装置の2つの周辺装置の2つの機能の間でのデータ・ トランザクションを許可し、トークン・パケットは、トークン・パケット自体を 第3のタイプのものとして識別する識別情報を有し、さらに2つの機能を識別す る第2のタイプの2つのアドレスを有するステップと、 e)少なくとも1つのバス信号ディストリビュータと少なくとも1つのバス・ インタフェースによって、それらが互いに結合された方式に従ってほぼ順次にト ークン・パケットを受信し、少なくとも1つの受信側信号ディストリビュータが それぞれ、受信側バス信号ディストリビュータに結合された他のバス信号ディス トリビュータ/インタフェースのそれぞれへトークン・パケットを転送するステ ップと、 f)少なくとも2つの受信側バス・インタフェースのうちの2つによって、少 なくとも2つの周辺装置の2つの機能に通知を行い、通知を受ける機能が、第3 のタイプのトークン・パケットの宛先であり、通知側バス・インタフェースの周 辺装置の機能であるステップとを含むことを特徴とする請求項13に記載のコン ピュータ・システム。 17.さらに、 g)バス・コントローラによって、許可されたバス信号ディストリビュータ/ インタフェースへ第1のタイプのデータ・パケットを送信し、あるいはバス・コ ントローラまたは許可された第2の機能によって、許可された第1の機能へ第2 のタイプのデータ・パケットを送信し、データ・パケットは、データ・パケット 自体が第1のタイプのものであるか、それとも第2のタイプのものであるかを識 別する識別情報を有し、データ・パケットは、さらに、第1のタイプのものであ る場合には第1のタイプのアドレスを有し、データ・パケットが第2のタイプの ものである場合には第2のタイプのアドレスを有するステップと、 h)少なくとも1つのバス信号ディストリビュータと少なくとも1つのバス・ インタフェースによって、それらが互いに結合された方式に従ってほぼ順次にデ ータ・パケットを受信し、少なくとも1つの受信側信号ディストリビュータがそ れぞれ、受信側バス信号ディストリビュータに結合された他のバス信号ディスト リビュータ/インタフェースのそれぞれへデータ・パケットを転送するステップ と、 i)データ・パケットが第2のタイプのものである場合に少なくとも1つの受 信側バス・インタフェースのうちの1つによって、少なくとも1つの機能に通知 を行い、通知を受ける機能が、第2のタイプのデータ・パケットの宛先であり、 通知側バス・インタフェースの周辺装置の機能であるステップとを含むことを特 徴とする方法。 18.さらに、 d)許可されたバス信号ディストリビュータ/インタフェースによって第1の タイプのデータ・パケットをバス・コントローラへ送信し、あるいは許可された 第2の機能によって第2のタイプのデータ・パケットをバス・コントローラと許 可された第1の機能のどちらかへ送信するステップと、 e)送信側機能のバス・インタフェースによってデータ・パケットを受信し、 データ・パケットが第2のタイプのものである場合に、バス・インタフェースの 結合されたバス信号ディストリビュータへデータ・パケットを転送するステップ と、 f)少なくとも1つのバス信号ディストリビュータのうちの零個以上の介在す るバス信号ディストリビュータによって、それらが結合された方式に従って順次 、データ・パケットを受信し、各受信側バス信号ディストリビュータが、受信側 バス信号ディストリビュータに結合された他のバス信号ディストリビュータ/イ ンタフェースへデータ・パケットを転送するステップと、 g)バス・コントローラに結合されたバス信号ディストリビュータと、許可さ れた第1の機能の周辺装置上に配設されたバス・インタフェースのどちらかがデ ータ・パケットを受信し、データ・パケットをバス・コントローラへ転送するス テップとを含むことを特徴とする請求項16に記載のコンピュータ・システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33257394A | 1994-10-31 | 1994-10-31 | |
US08/332,573 | 1994-10-31 | ||
PCT/US1995/014243 WO1996013776A1 (en) | 1994-10-31 | 1995-10-31 | M & a for exchanging data, status, and commands over a hierarchical serial bus assembly using communication packets |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10512405A true JPH10512405A (ja) | 1998-11-24 |
Family
ID=23298838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8514854A Pending JPH10512405A (ja) | 1994-10-31 | 1995-10-31 | 通信パケットを使用して階層シリアル・バス・アセンブリを介してデータ、状態、コマンドを交換するm&a |
Country Status (7)
Country | Link |
---|---|
US (2) | US5694555A (ja) |
JP (1) | JPH10512405A (ja) |
AU (1) | AU703388B2 (ja) |
BR (1) | BR9509458A (ja) |
DE (1) | DE19581234B4 (ja) |
GB (1) | GB2308533B (ja) |
WO (1) | WO1996013776A1 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623610A (en) | 1994-10-31 | 1997-04-22 | Intel Corporation | System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset |
AU703388B2 (en) * | 1994-10-31 | 1999-03-25 | Intel Corporation | Method and apparatus for exchanging data, status and commands over an hierarchical serial bus assembly using communication packets |
US5991520A (en) | 1996-02-02 | 1999-11-23 | Sony Corporation | Application programming interface for managing and automating data transfer operations between applications over a bus structure |
US6631435B1 (en) | 1996-02-02 | 2003-10-07 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
US7577782B2 (en) | 1996-02-02 | 2009-08-18 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
US6519268B1 (en) * | 1996-03-07 | 2003-02-11 | Sony Corporation | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure |
US6233637B1 (en) | 1996-03-07 | 2001-05-15 | Sony Corporation | Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure |
KR100294259B1 (ko) * | 1996-12-19 | 2001-07-12 | 윤종용 | 디스플레이모니터장치및그의전원제어방법 |
DE69829428T2 (de) * | 1997-01-24 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Zuweisung und dynamische Anpassung von zweiten, nicht eindeutigen Kennzeichnungen für isochrone Kommunikationen an eine Vielzahl von Stationen mittels asynchronischer Kommunikation |
EP0859327B1 (en) | 1997-02-14 | 2009-07-15 | Canon Kabushiki Kaisha | Data transmission apparatus, system and method, and image processing apparatus |
SG101460A1 (en) | 1997-02-14 | 2004-01-30 | Canon Kk | Data communication apparatus and method |
EP0859326A3 (en) * | 1997-02-14 | 1999-05-12 | Canon Kabushiki Kaisha | Data transmission apparatus, system and method, and image processing apparatus |
EP0859323B1 (en) * | 1997-02-14 | 2007-03-21 | Canon Kabushiki Kaisha | Data transmission apparatus, system and method, and image processing apparatus |
AU762552B2 (en) * | 1997-02-14 | 2003-06-26 | Canon Kabushiki Kaisha | Data communication apparatus and method |
US5978858A (en) * | 1997-09-30 | 1999-11-02 | Compaq Computer Corporation | Packet protocol and distributed burst engine |
US6128669A (en) * | 1997-09-30 | 2000-10-03 | Compaq Computer Corporation | System having a bridge with distributed burst engine to decouple input/output task from a processor |
US6175884B1 (en) | 1998-11-03 | 2001-01-16 | Intel Corporation | Efficient communication of transaction types using separate and orthogonal attribute fields in packet headers transferred between hubs in a computer system |
US6272563B1 (en) | 1998-11-03 | 2001-08-07 | Intel Corporation | Method and apparatus for communicating routing and attribute information for a transaction between hubs in a computer system |
US6675243B1 (en) * | 1999-03-17 | 2004-01-06 | Adaptec, Inc. | Methods and apparatus for implementing a device side advanced serial protocol |
US6389501B1 (en) | 1999-05-10 | 2002-05-14 | Intel Corporation | I/O peripheral device for use in a store-and-forward segment of a peripheral bus |
US6546018B1 (en) | 1999-05-10 | 2003-04-08 | Intel Corporation | Digital system having a peripheral bus structure with at least one store-and-forward segment |
US6629186B1 (en) | 1999-05-10 | 2003-09-30 | Intel Corporation | Bus controller and associated device drivers for use to control a peripheral bus having at least one store-and-forward segment |
US6813251B1 (en) | 1999-07-27 | 2004-11-02 | Intel Corporation | Split Transaction protocol for a bus system |
US7130315B1 (en) | 1999-09-10 | 2006-10-31 | Sony Corporation | Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code |
US6748475B1 (en) * | 1999-11-05 | 2004-06-08 | Analog Devices, Inc. | Programmable serial port architecture and system |
US6523108B1 (en) | 1999-11-23 | 2003-02-18 | Sony Corporation | Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string |
US7047338B1 (en) * | 2000-07-18 | 2006-05-16 | Igt | Configurable hot-swap communication |
EP1199678A1 (fr) * | 2000-10-17 | 2002-04-24 | Martine Naillon | Procédé de pilotago de processus décisionnel lors de la poursuite d'un but dans un domaine d'application déterminé, tel qu'économique, technique, organistionnel ou analogue |
US6725312B1 (en) | 2000-11-02 | 2004-04-20 | Cml Versatel Inc. | Bus architecture for high reliability communications in computer system |
US6904475B1 (en) | 2000-11-06 | 2005-06-07 | Sony Corporation | Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling |
US20020112070A1 (en) * | 2000-12-08 | 2002-08-15 | The Boeing Company | Network controller for digitally controlling remote devices via a common bus |
US6708239B1 (en) | 2000-12-08 | 2004-03-16 | The Boeing Company | Network device interface for digitally interfacing data channels to a controller via a network |
US7111100B2 (en) * | 2002-04-26 | 2006-09-19 | The Boeing Company | Systems and methods for assigning an address to a network device added to an existing network |
EP1381956B1 (en) * | 2001-04-26 | 2008-09-03 | The Boeing Company | A system and method for maintaining proper termination and error free communication in a network bus |
EP1390857B2 (en) * | 2001-04-26 | 2012-04-25 | The Boeing Company | Systems, methods, and bus controllers for creating an event trigger on a network bus |
US7617330B2 (en) * | 2001-04-26 | 2009-11-10 | The Boeing Company | System and method for preloading a bus controller with command schedule |
US7028124B2 (en) * | 2001-09-26 | 2006-04-11 | Intel Corporation | Method and apparatus for dual queue head processing of interrupt endpoints |
US6944704B2 (en) * | 2001-10-04 | 2005-09-13 | Sony Corporation | Method and apparatus for utilizing extended AV/C command frames including status inquiry, notify inquiry and control inquiry command types |
US7003604B2 (en) * | 2001-10-04 | 2006-02-21 | Sony Corporation | Method of and apparatus for cancelling a pending AV/C notify command |
US6889265B2 (en) | 2001-11-05 | 2005-05-03 | Intel Corporation | Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller |
US7010621B2 (en) * | 2002-02-14 | 2006-03-07 | The Boeing Company | System having a spread-spectrum clock for further suppression of electromagnetic emissions in network devices communicating via a network bus |
US7065583B2 (en) * | 2002-02-14 | 2006-06-20 | The Boeing Company | System and associated suppression assembly for limiting electromagnetic emissions in network devices communicating via a network bus |
US7478174B2 (en) * | 2002-04-26 | 2009-01-13 | The Boeing Company | Systems and methods for maintaining network stability |
US7082485B2 (en) * | 2002-07-24 | 2006-07-25 | The Boeing Company | Systems and methods for establishing peer-to-peer communications between network devices communicating via a common bus |
US7174402B2 (en) * | 2003-04-07 | 2007-02-06 | The Boeing Company | Systems, network devices and methods for highly configurable peer-to-peer communications between network devices communicating via a common bus |
US7289528B2 (en) * | 2003-08-29 | 2007-10-30 | Motorola, Inc. | Component interconnect with self-clocking data |
US20080291116A1 (en) * | 2007-05-25 | 2008-11-27 | Andrew Corporation | Cellular antennas and communications methods |
TWI444021B (zh) * | 2007-09-17 | 2014-07-01 | Htc Corp | 解譯串列傳輸訊號之方法 |
US20090171163A1 (en) * | 2007-12-31 | 2009-07-02 | Mates John W | Modular medical devices |
DE102011007437A1 (de) * | 2010-11-15 | 2012-05-16 | Continental Teves Ag & Co. Ohg | Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen |
US10488468B2 (en) * | 2016-01-11 | 2019-11-26 | TwinTech Industry, Inc. | Quality-control-testing system for portable charging devices and methods of use |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3245045A (en) * | 1961-11-21 | 1966-04-05 | Ibm | Integrated data processing system |
US3916387A (en) * | 1971-04-23 | 1975-10-28 | Ibm | Directory searching method and means |
US3932841A (en) * | 1973-10-26 | 1976-01-13 | Raytheon Company | Bus controller for digital computer system |
US4070704A (en) * | 1976-05-17 | 1978-01-24 | Honeywell Information Systems Inc. | Automatic reconfiguration apparatus for input/output processor |
US4092491A (en) * | 1977-04-04 | 1978-05-30 | Bell Telephone Laboratories, Incorporated | Differential encoding and decoding scheme for digital transmission systems |
US4409656A (en) * | 1980-03-13 | 1983-10-11 | Her Majesty The Queen, In Right Of Canada As Represented By The Minister Of National Defense | Serial data bus communication system |
US4689740A (en) * | 1980-10-31 | 1987-08-25 | U.S. Philips Corporation | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations |
US4713834A (en) * | 1982-09-30 | 1987-12-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multiprocessor computing system featuring shared global control |
US4626634A (en) * | 1982-09-30 | 1986-12-02 | At&T Bell Laboratories | Multiprocessor computing system featuring shared global control |
US4660141A (en) * | 1983-12-06 | 1987-04-21 | Tri Sigma Corporation | Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers |
JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
US4606052A (en) * | 1984-12-21 | 1986-08-12 | Advanced Micro Devices, Inc. | Method for detection of line activity for Manchester-encoded signals |
EP0258872B1 (en) * | 1986-09-01 | 1994-05-04 | Nec Corporation | Serial data transfer system |
JP2584647B2 (ja) * | 1988-01-28 | 1997-02-26 | 株式会社リコー | 通信網のノード装置 |
US4912633A (en) * | 1988-10-24 | 1990-03-27 | Ncr Corporation | Hierarchical multiple bus computer architecture |
US4914650A (en) * | 1988-12-06 | 1990-04-03 | American Telephone And Telegraph Company | Bandwidth allocation and congestion control scheme for an integrated voice and data network |
US5483518A (en) * | 1992-06-17 | 1996-01-09 | Texas Instruments Incorporated | Addressable shadow port and protocol for serial bus networks |
US5317597A (en) * | 1989-08-16 | 1994-05-31 | U.S. Philips Corporation | Resistance coupled data transmission arrangement |
DE69029385T2 (de) * | 1989-10-25 | 1997-04-03 | Mitsubishi Heavy Ind Ltd | Vorrichtung zur seriellen signalübertragung und verfahren zum steuern der polaritätsfestlegung |
US5001707A (en) * | 1989-11-02 | 1991-03-19 | Northern Telecom Limited | Method of providing reserved bandwidth in a dual bus system |
US5179670A (en) * | 1989-12-01 | 1993-01-12 | Mips Computer Systems, Inc. | Slot determination mechanism using pulse counting |
US5063574A (en) * | 1990-03-06 | 1991-11-05 | Moose Paul H | Multi-frequency differentially encoded digital communication for high data rate transmission through unequalized channels |
US5130983A (en) * | 1990-03-27 | 1992-07-14 | Heffner Iii Horace W | Method of polling to determine service needs and the like |
US5282270A (en) * | 1990-06-06 | 1994-01-25 | Apple Computer, Inc. | Network device location using multicast |
US5237690A (en) * | 1990-07-06 | 1993-08-17 | International Business Machines Corporation | System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options |
US5269011A (en) * | 1990-09-24 | 1993-12-07 | Emc Corporation | Dynamically reconfigurable data storage system with storage system controllers selectively operable as channel adapters on storage device adapters |
US5173939A (en) * | 1990-09-28 | 1992-12-22 | Digital Equipment Corporation | Access control subsystem and method for distributed computer system using compound principals |
US5282202A (en) * | 1991-03-28 | 1994-01-25 | Sprint International Communications Corp. | Composite frame reconfiguration in integrated services networks |
JPH0821015B2 (ja) * | 1992-01-20 | 1996-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータならびにそのシステム再構成化装置および方法 |
US5341480A (en) * | 1992-04-09 | 1994-08-23 | Apple Computer, Inc. | Method and apparatus for providing a two conductor serial bus |
US5379384A (en) * | 1992-06-05 | 1995-01-03 | Intel Corporation | Configuration data loopback in a bus bridge circuit |
CA2104753C (en) * | 1992-10-29 | 1999-02-16 | Kotikalapudi Sriram | Bandwidth allocation, transmission scheduling, and congestion avoidance in broadband atm networks |
US5406559A (en) * | 1992-11-02 | 1995-04-11 | National Semiconductor Corporation | Isochronous link protocol |
US5361261A (en) * | 1992-11-02 | 1994-11-01 | National Semiconductor Corporation | Frame-based transmission of data |
US5805632A (en) * | 1992-11-19 | 1998-09-08 | Cirrus Logic, Inc. | Bit rate doubler for serial data transmission or storage |
US5394556A (en) * | 1992-12-21 | 1995-02-28 | Apple Computer, Inc. | Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph |
US5418478A (en) * | 1993-07-30 | 1995-05-23 | Apple Computer, Inc. | CMOS differential twisted-pair driver |
US5440181A (en) * | 1994-01-31 | 1995-08-08 | Motorola, Inc. | Configuration circuit for configuring a multi-board system automatically |
US5463624A (en) * | 1994-04-15 | 1995-10-31 | Dsc Communications Corporation | Bus arbitration method for telecommunications switching |
AU703388B2 (en) * | 1994-10-31 | 1999-03-25 | Intel Corporation | Method and apparatus for exchanging data, status and commands over an hierarchical serial bus assembly using communication packets |
-
1995
- 1995-10-31 AU AU39730/95A patent/AU703388B2/en not_active Ceased
- 1995-10-31 DE DE19581234T patent/DE19581234B4/de not_active Expired - Fee Related
- 1995-10-31 JP JP8514854A patent/JPH10512405A/ja active Pending
- 1995-10-31 BR BR9509458A patent/BR9509458A/pt not_active IP Right Cessation
- 1995-10-31 WO PCT/US1995/014243 patent/WO1996013776A1/en active Application Filing
- 1995-10-31 GB GB9707611A patent/GB2308533B/en not_active Expired - Fee Related
-
1996
- 1996-03-19 US US08/619,863 patent/US5694555A/en not_active Expired - Lifetime
-
1997
- 1997-12-01 US US08/980,507 patent/US5909556A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19581234T1 (de) | 1997-10-02 |
DE19581234B4 (de) | 2008-03-20 |
GB2308533B (en) | 1999-04-07 |
GB2308533A (en) | 1997-06-25 |
AU703388B2 (en) | 1999-03-25 |
WO1996013776A1 (en) | 1996-05-09 |
AU3973095A (en) | 1996-05-23 |
US5909556A (en) | 1999-06-01 |
GB9707611D0 (en) | 1997-06-04 |
US5694555A (en) | 1997-12-02 |
BR9509458A (pt) | 1998-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10512405A (ja) | 通信パケットを使用して階層シリアル・バス・アセンブリを介してデータ、状態、コマンドを交換するm&a | |
EP0789872B1 (en) | Method and apparatus for serially interfacing isochronous and asynchronous peripherals | |
EP0789879B1 (en) | Method and apparatus for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guarantee latencies and bandwidths to the isochronous functions | |
US5991831A (en) | High speed serial communications link for desktop computer peripherals | |
EP0789867B1 (en) | M & a for dynamically determining and managing connection topology of a hierarchical serial bus assembly | |
JP3980244B2 (ja) | Usbに基づくネットワーキングおよび入出力ハブ | |
US5742607A (en) | Method and apparatus for controlling two way communication via disparate physical media | |
EP0789880B1 (en) | Hierarchical serial bus assembly | |
US6631415B1 (en) | Method and system for providing a communication connection using stream identifiers | |
JP2001521356A (ja) | Ieee1394シリアルバスのノード内におけるバスパケットの伝送方向の検出及び制御の方法及び装置 | |
JPH0827770B2 (ja) | 電気通信パケット交換装置 | |
US7734758B1 (en) | USB encapsulation for network transmission | |
Lacas et al. | The MediaLink Real-Time Multimedia Network | |
CN108132900A (zh) | 转接设备、远程通信***以及数据传输方法 | |
US8762446B1 (en) | Bridged distributed device control over multiple transports method and apparatus | |
JP2001168895A (ja) | マルチチャンネルネットワーク、及びネットワーク接続、切替装置 | |
KR100336876B1 (ko) | 실시간 데이터 통신장치 | |
McMillen et al. | ZIPI-An Inexpensive, Deterministic, Moderate-Speed Computer Network for Music and Other Media | |
Tsegaye et al. | Enabling IEEE 1394.1 Bridging Functionality in Current Linux and Windows 1394 Drivers | |
Moses | IEEE 1394 for Information Appliances | |
JPH03228448A (ja) | 分岐装置 | |
JPH022248A (ja) | 通信ネットワーク制御方法 |