JPH1050704A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH1050704A JPH1050704A JP8320072A JP32007296A JPH1050704A JP H1050704 A JPH1050704 A JP H1050704A JP 8320072 A JP8320072 A JP 8320072A JP 32007296 A JP32007296 A JP 32007296A JP H1050704 A JPH1050704 A JP H1050704A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten silicide
- oxide film
- etched
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 36
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 53
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 238000004049 embossing Methods 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000007738 vacuum evaporation Methods 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 150000003657 tungsten Chemical class 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical class O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳しくはゲート、ビット線または金属膜
の形成のためのタングステンシリサイド(Tungsten Sili
cide)の上部に酸化膜を蒸着させて後続工程の影響によ
るタングステンシリサイド膜質の変形を防止したタング
ステンシリサイド積層方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a gate, a bit line or a metal film.
The present invention relates to a tungsten silicide stacking method in which an oxide film is deposited on the upper part of the tungsten silicide layer to prevent the quality of the tungsten silicide film from being changed by the influence of a subsequent process.
【０００２】[0002]
【従来の技術】最近、半導体装置の高集積化に伴って素
子のサイズが減少し、それによりゲート電極、ビット線
(Bit Line)及び配線用金属膜は低い抵抗値をもつように
要求されている。このような仕様を満足させるために、
最近タングステンシリサイドＷＳｉ2がゲート、ビット
線及び配線用金属膜の形成に用いられている。タングス
テンシリサイドは、金属程度の低い抵抗値をもつこと
と、高温で安定な特性をもつことと、化学気相蒸着法(C
hemical Vapor Deposition)で蒸着し得ることと、パタ
ーン形成が容易であることと、酸化(Oxidation)が可能
であって以後工程との独立性(Isolation)の保障が可能
であることと、蒸着された表面が緩慢(Surface Smoothn
ess)であることと、最終金属層（アルミニウム層）との
反応性が無いことと、工程によるデバイスとウェーハま
たは装備に対する汚染のおそれが無いことと、そして良
好な特性のライフタイム(Lifetime)とを長所を有してい
る。しかし、これに反してタングステンシリサイドは酸
化膜との接着性(Adhesion)が悪く、アニーリングや高温
処理時に下部膜間のストレス(stress)でリフティング(L
ifting)が発生するという短所を有している。2. Description of the Related Art In recent years, as the integration of semiconductor devices has become higher, the size of elements has been reduced.
(Bit Line) and metal films for wiring are required to have a low resistance value. In order to satisfy such specifications,
Recently, tungsten silicide WSi 2 has been used for forming gate, bit line and wiring metal films. Tungsten silicide has a resistance value as low as metal, has stable characteristics at high temperatures, and has a chemical vapor deposition (C
Chemical Vapor Deposition), that the pattern can be easily formed, that oxidation (Oxidation) is possible, and that independence from the process (Isolation) is possible, and that deposition is possible. Surface Smoothn
ess), there is no reactivity with the final metal layer (aluminum layer), there is no risk of contamination of the device and wafer or equipment by the process, and the lifetime of good characteristics (Lifetime) Have the advantages. However, tungsten silicide, on the other hand, has poor adhesion to the oxide film (Adhesion), and lifting (L) due to stress between the lower films during annealing or high-temperature treatment.
It has the disadvantage that ifting) occurs.
【０００３】従って、ゲートを形成しようとする場合、
前述した短所を補完するために、ポリシリコン膜にタン
グステンシリサイドを蒸着する工程はまずポリシリコン
膜上の残余酸化物または自然酸化物を除去した後行われ
た。そして、タングステンシリサイド／ポリシリコン配
線はパターニング(Patterning)後酸化膜を蒸着させ、高
温のアニーリングでタングステンシリサイドの酸化膜に
対する接着性を増進させて熱膨張(Thermal Expansions)
の差によるタングステンシリサイド／ポリシリコン膜質
を酸化膜で押さえることにより、ストレスによるリフテ
ィングを防止した。Therefore, when forming a gate,
In order to compensate for the above-mentioned disadvantages, a process of depositing tungsten silicide on a polysilicon film was performed after removing a residual oxide or a native oxide on the polysilicon film. Then, an oxide film is deposited on the tungsten silicide / polysilicon wiring after patterning, and the thermal expansion is performed by increasing the adhesion of the tungsten silicide to the oxide film by high temperature annealing.
The lifting due to stress was prevented by suppressing the tungsten silicide / polysilicon film quality due to the difference in the thickness with an oxide film.
【０００４】しかし、ＬＤＤ(Lightly Doped Drains)構
造のゲートを形成するために、図２（Ａ）及び図２
（Ｂ）のようにタングステンシリサイド１Ｏ／ポリシリ
コン１２が蒸着された膜をゲート形成のためのプロファ
イルにエッチングし、酸化膜１４を蒸着した後アニーリ
ングするとき、アニーリングが不充分であれば、図２
（Ｃ）のスペーサ１６の形成のためのエッチング後図２
（Ｄ）のように上部に他の膜が形成される過程でタング
ステンシリサイド１０がポリシリコン１２からリフトさ
れる現象が発生した。However, in order to form a gate having an LDD (Lightly Doped Drains) structure, FIGS.
As shown in FIG. 2B, when the film on which tungsten silicide 10 / polysilicon 12 is deposited is etched into a profile for forming a gate, and an oxide film 14 is deposited and then annealed, if the annealing is insufficient, FIG.
FIG. 2 after etching for forming the spacer 16 of FIG.
As shown in (D), a phenomenon in which the tungsten silicide 10 is lifted from the polysilicon 12 occurs in the process of forming another film on the upper portion.
【０００５】尚、図３（Ａ）に示すように、ゲートのプ
ロファイルを臼形状に形成する場合、タングステンシリ
サイド膜１２の上部に図３（Ｂ）及び図３（Ｃ）のよう
な過程によって酸化膜１４を蒸着し、スペーサ１６を形
成するが、この過程で露出されたタングステンシリサイ
ドの上端部に部分的な酸化不均衡が発生して瘤のように
タングステンシリサイドが成長して落ちる不良が発生し
た。As shown in FIG. 3A, when the gate profile is formed in a mortar shape, oxidation is performed on the tungsten silicide film 12 by a process shown in FIGS. 3B and 3C. The spacer 14 is formed by depositing the film 14, but in this process, a partial oxidation imbalance occurs at the upper end of the exposed tungsten silicide, and a defect such that tungsten silicide grows and falls like a bump occurs. .
【０００６】一方、前述した２つの問題点を解決するた
めに、図４（Ａ）及び図４（Ｂ）のように、ゲートのプ
ロファイル側面にスペーサ１６を形成した後、タングス
テンシリサイドの上部を酸化１８させながらアニーリン
グを行うが、このとき領域別にポリシリコンの消費量に
差ができて図４（Ｃ）のようにタングステンシリサイド
／ポリシリコン膜の表面にエンボシング(Embossing)が
形成される。On the other hand, in order to solve the above two problems, as shown in FIGS. 4A and 4B, after a spacer 16 is formed on the side surface of the gate profile, the upper portion of the tungsten silicide is oxidized. Annealing is performed while the polysilicon film 18 is used. At this time, the consumption amount of polysilicon varies depending on the region, and embossing is formed on the surface of the tungsten silicide / polysilicon film as shown in FIG. 4C.
【０００７】[0007]
【発明が解決しようとする課題】従って、前述したタン
グステンシリサイド膜のリフティング、タングステンシ
リサイドの瘤形状の成長及び非正常的なポリシリコンの
消費(Consume)のため、タングステンシリサイド膜質を
蒸着して素子にゲート、ビット線及び金属膜を形成させ
るのが難しいという問題点があった。Accordingly, in order to lift the above-mentioned tungsten silicide film, to grow a tungsten silicide bump shape, and to consume irregular polysilicon, the tungsten silicide film is deposited on the device. There is a problem that it is difficult to form a gate, a bit line and a metal film.
【０００８】本発明の目的は、素子形成のために積層さ
れるタングステンシリサイドの上部に酸化膜を蒸着させ
た後アニーリング、蒸着及びエッチングなどの後続過程
を進行させることにより、リフティング、瘤及びシリコ
ン過消費による膜質のエンボシングを防止するための半
導体装置のタングステンシリサイド積層方法を提供する
ことにある。[0008] It is an object of the present invention to deposit an oxide film on a tungsten silicide layer formed for forming a device, and then proceed with subsequent processes such as annealing, deposition and etching, thereby lifting, bumping and removing silicon. An object of the present invention is to provide a method for laminating tungsten silicide of a semiconductor device for preventing embossing of film quality due to consumption.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による半導体装置の製造方法は、タングス
テンシリサイド膜を蒸着する過程を含む半導体装置の製
造方法において、前記タングステンシリサイド膜の蒸着
後酸化膜を蒸着させて後続工程を行うことを特徴とす
る。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises the steps of: depositing a tungsten silicide film; A post-oxide film is deposited and a subsequent process is performed.
【００１０】そして、前記タングステンシリサイド膜を
ポリシリコン膜の上部に形成し、前記膜をエッチングし
てゲートを形成する工程で適用されることができる。ま
た、前記膜はスペーサを形成する前または後にタングス
テンシリサイドのアニーリングを行うことができる。さ
らに、前記膜をエッチングするにおいて、酸化膜はフォ
トレジストマスキングを用いてエッチングし、タングス
テンシリサイド／ポリシリコンは前記エッチングされた
酸化膜をマスクとしてエッチングしたり、フォトレジス
トマスキングで全てエッチングすることができる。尚、
前記酸化膜は４２０℃以下の低温で蒸着するのが望まし
い。The method may be applied to a process in which the tungsten silicide film is formed on a polysilicon film, and the film is etched to form a gate. Also, the film may be annealed with tungsten silicide before or after forming the spacer. Further, in etching the film, the oxide film may be etched using photoresist masking, and the tungsten silicide / polysilicon may be etched using the etched oxide film as a mask, or may be entirely etched using photoresist masking. . still,
Preferably, the oxide film is deposited at a low temperature of 420 ° C. or less.
【００１１】そして、前記膜をエッチングしてゲートを
形成し、ここにスペーサを形成した後、前記スペーサを
エッチバックさせる前または後にタングステンシリサイ
ドをアニーリングすることができる。この時、前記のア
ニーリング工程は８５０℃乃至１１５０℃の雰囲気で酸
素または窒素ガスを供給する拡散工程を用いるのが望ま
しい。これにより、タングステンシリサイドは酸化膜に
よって上部に形成される膜質のストレスが緩和されて伝
達を押さえることによりリフティングを防止し、且つ酸
化膜によってシリコンの消費を防止して瘤形状またはエ
ンボシングのような奇形が発生しないようにする。Then, after the film is etched to form a gate, a spacer is formed therein, and before or after etching back the spacer, tungsten silicide can be annealed. At this time, it is preferable to use a diffusion process of supplying oxygen or nitrogen gas in an atmosphere of 850 ° C. to 1150 ° C. in the annealing process. As a result, the tungsten silicide prevents the lifting by reducing the stress of the film quality formed on the upper part by the oxide film and suppressing the transmission, and also prevents the consumption of the silicon by the oxide film and deforms such as a bump or embossing. Should not occur.
【００１２】[0012]
【発明の実施の形態】本発明による一実施例は図１のＬ
ＤＤ構造のゲート形成のための積層においてタングステ
ンシリサイドの上部に酸化膜を形成させるものである。
即ち、実施例では図１（Ａ）に示すように、基板２０の
上部に酸化膜２２とポリシリコン膜２４とタングステン
シリサイド膜２６と酸化膜２８を順次積層し、これらの
膜を図１（Ｂ）のようなゲート電極にエッチングする。
そして、酸化膜２８は下部膜質との熱膨張度及びストレ
スに対する相関関係を考慮して４２０℃以下の低温で蒸
着させるのが望ましい。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment according to the present invention is shown in FIG.
An oxide film is formed on tungsten silicide in a stack for forming a gate having a DD structure.
That is, in the embodiment, as shown in FIG. 1A, an oxide film 22, a polysilicon film 24, a tungsten silicide film 26, and an oxide film 28 are sequentially stacked on a substrate 20, and these films are formed as shown in FIG. ) Is etched to the gate electrode.
Preferably, the oxide film 28 is deposited at a low temperature of 420 ° C. or less in consideration of the thermal expansion and the correlation with the quality of the lower film.
【００１３】図１（Ｂ）に示すようにゲート電極を形成
するために、図１（Ａ）の積層された膜のエッチングは
マスキング技術を用いて行うことができる。この時、マ
スキング技術は次に示すようである。即ち、酸化膜２８
の上部にフォトレジストをコーティングした後、写真及
び現象工程によってパターンを決定し、パターンをもた
フォトレジストをマスクとして酸化膜２８をエッチング
し、フォトレジストをストリッピングした後露出される
酸化膜２８をマスクとしてタングステンシリサイド及び
ポリシリコン膜２４，２６をエッチングする。As shown in FIG. 1B, etching of the laminated film of FIG. 1A can be performed by using a masking technique in order to form a gate electrode. At this time, the masking technique is as follows. That is, the oxide film 28
After a photoresist is coated on top of the photoresist, a pattern is determined by a photo and phenomenon process, the oxide film 28 is etched using the photoresist having the pattern as a mask, and the oxide film 28 exposed after stripping the photoresist is removed. Tungsten silicide and polysilicon films 24 and 26 are etched as a mask.
【００１４】一方、酸化膜の上部にフォトレジストをコ
ーティングした後、写真及び現象工程によってパターン
を決定し、このようにパターンを有するフォトレジスト
をマスクとしてポリシリコン、タングステンシリサイド
及び酸化膜２４、２６、２８をエッチングするマスキン
グ技術が適用されることができる。前述した方法でエッ
チングされたゲートの上部にスペーサ形成のための酸化
膜３０を図１（Ｃ）のように蒸着させた後エッチングす
ると、図１（Ｄ）のようにスペーサ３２が形成される。On the other hand, after the photoresist is coated on the oxide film, a pattern is determined by a photograph and a phenomena process. Using the photoresist having the pattern as a mask, polysilicon, tungsten silicide and oxide films 24, 26, A masking technique for etching 28 can be applied. When an oxide film 30 for forming a spacer is deposited on the gate etched by the above-described method as shown in FIG. 1C and then etched, a spacer 32 is formed as shown in FIG. 1D.
【００１５】そして、酸化膜２８はタングステンシリサ
イド膜２６との接着性を改善するためにアニーリング工
程を行わなければならない。アニーリング工程は８５０
℃〜１１５０℃の雰囲気で酸素または窒素ガスを供給す
る拡散工程を用いて行うことができ、アニーリング工程
の時点は制作者の意図によって選択することができる。
即ち、アニーリングは前記膜をエッチングした図１
（Ｂ）の時点、即ちエッチングでスペーサ３２を形成す
る前、または図１（Ｄ）の時点、即ちスペーサ３２を形
成した後に行うことができる。そして、スペーサを形成
した後、スペーサをエッチバックさせる前または後にア
ニーリングを行うことができる。The oxide film 28 must be subjected to an annealing process to improve the adhesion with the tungsten silicide film 26. Annealing step is 850
This can be performed using a diffusion step of supplying oxygen or nitrogen gas in an atmosphere at a temperature of 1 to 1150 ° C., and the time of the annealing step can be selected according to the intention of the creator.
That is, annealing is performed by etching the film shown in FIG.
This can be performed at the time of (B), that is, before forming the spacer 32 by etching, or at the time of FIG. 1D, that is, after forming the spacer 32. After forming the spacer, annealing can be performed before or after the spacer is etched back.
【００１６】従って、ゲート形成のために蒸着されたタ
ングステンシリサイドを酸化膜が高温工程や膜質の蒸着
時に発生する熱膨張度の差及びストレスを緩和して押さ
える。そして、スペーサのエッチバック後にタングステ
ンシリサイドの上部と基板の上部に形成される酸化膜の
厚さに差が生じるので、スペーサをエッチバックした後
にもタングステンシリサイドは現れなくて、後続する膜
進行によってリフティングされない。Therefore, the tungsten silicide deposited for forming the gate is reduced by reducing the difference in thermal expansion and the stress generated when the oxide film is subjected to a high temperature process or the deposition of the film quality. Since the thickness of the oxide film formed on the upper part of the tungsten silicide and the upper part of the substrate after the etch back of the spacer is different, the tungsten silicide does not appear even after the spacer is etched back, and the lifting by the subsequent film progression. Not done.
【００１７】そして、酸化膜を再成長(Regrow)させると
きに薄いタングステンシリサイド上の酸化膜によってタ
ングステンシリサイドの酸化が防止されるので、タング
ステンシリサイドの局部的な酸化程度の差異が防止され
る。従って、瘤形状の奇形的な不良及びポリシリコンの
過消費を防止することができる。このため、ポリシリコ
ンの過消費防止によってタングステンシリサイドの表面
にエンボシングが形成されず、これによって表面が平坦
化される。When the oxide film is regrown, oxidation of the tungsten silicide is prevented by the oxide film on the thin tungsten silicide, so that a difference in the degree of local oxidation of the tungsten silicide is prevented. Therefore, it is possible to prevent a malformed defect of the bump shape and excessive consumption of polysilicon. Therefore, embossing is not formed on the surface of the tungsten silicide due to prevention of excessive consumption of polysilicon, and the surface is flattened.
【００１８】[0018]
【発明の効果】従って、本発明は、リフティング、瘤及
びエンボシングが発生しないので、ゲート、ビット線及
び配線などで良好にタングステンシリサイド膜が形成さ
れるので、素子の信頼度と歩留まりを向上させる効果が
ある。本発明は以上記載された具体例についてのみ詳細
に説明されたが、本発明の技術思想の範囲内で多様な変
形及び修正が可能なのは当業者には明らかなことであ
り、このような変形及び修正が添付の特許請求の範囲に
属するのは当然なことである。Therefore, according to the present invention, since lifting, bumps and embossing do not occur, a tungsten silicide film can be formed satisfactorily on gates, bit lines and wirings, thereby improving the reliability and yield of the device. There is. Although the present invention has been described in detail with reference only to the specific examples described above, it is apparent to those skilled in the art that various modifications and alterations are possible within the scope of the technical idea of the present invention. It is obvious that modifications belong to the appended claims.
【図１】（Ａ）乃至（Ｄ）は本発明による半導体装置製
造方法の実施例を示す断面図。FIGS. 1A to 1D are cross-sectional views illustrating an embodiment of a semiconductor device manufacturing method according to the present invention.
【図２】（Ａ）乃至（Ｄ）は従来の技術による半導体装
置のゲートポリ形成時のリフト現象を示す断面図。FIGS. 2A to 2D are cross-sectional views showing a lift phenomenon when forming gate poly in a semiconductor device according to a conventional technique.
【図３】（Ａ）乃至（Ｃ）は従来の技術による半導体装
置のゲートポリ形成時の瘤現象を示す断面図。FIGS. 3A to 3C are cross-sectional views showing a bump phenomenon at the time of forming a gate poly in a semiconductor device according to a conventional technique.
【図４】（Ａ）乃至（Ｃ）は従来の技術による半導体装
置のゲートポリ形成時にポリシリコンの過消費でエンボ
シングされるのを示す断面図。FIGS. 4A to 4C are cross-sectional views showing embossing due to excessive consumption of polysilicon when forming a gate poly of a semiconductor device according to a conventional technique.
２０ 基板 ２２ 酸化膜 ２４ ポリシリコン膜 ２６ タングステンシリサイド膜 ２８ 酸化膜 ３２ スペーサ Reference Signs List 20 substrate 22 oxide film 24 polysilicon film 26 tungsten silicide film 28 oxide film 32 spacer
Claims (11)
程を含む半導体装置の製造方法において、 前記タングステンシリサイド膜の蒸着後、酸化膜を蒸着
させて後続工程を行うことを特徴とする半導体装置の製
造方法。2. A method of manufacturing a semiconductor device, comprising the step of depositing a tungsten silicide film, comprising: after depositing the tungsten silicide film, depositing an oxide film and performing a subsequent process.
リコン膜の上部に形成し、これらの膜をエッチングして
ゲートを形成することを特徴とする請求項１記載の半導
体装置の製造方法。2. The method according to claim 1, wherein said tungsten silicide film is formed on a polysilicon film, and said film is etched to form a gate.
成する前にタングステンシリサイド膜のアニーリングを
行うことを特徴とする請求項２記載の半導体装置の製造
方法。3. The method of manufacturing a semiconductor device according to claim 2, wherein the tungsten silicide film is annealed before the spacer is formed after etching the film on the substrate.
成した後、タングステンシリサイド膜のアニーリングを
行うことを特徴とする請求項２記載の半導体装置の製造
方法。4. The method according to claim 2, wherein the tungsten silicide film is annealed after forming a spacer after etching the film on the substrate.
トマスキングを用いてエッチングし、タングステンシリ
サイド／ポリシリコンはエッチングされた酸化膜をマス
クとしてエッチングすることを特徴とする請求項２記載
の半導体装置の製造方法。5. The semiconductor according to claim 2, wherein the oxide film of the film on the substrate is etched using photoresist masking, and the tungsten silicide / polysilicon is etched using the etched oxide film as a mask. Device manufacturing method.
フォトレジストマスキングで全てエッチングすることを
特徴とする請求項２記載の半導体装置の製造方法。6. The method according to claim 2, wherein the film on the substrate for forming the gate is entirely etched by photoresist masking.
することを特徴とする請求項１記載の半導体装置の製造
方法。7. The method according to claim 1, wherein the oxide film is deposited at a low temperature of 420 ° C. or less.
チバックさせる前にタングステンシリサイドのアニーリ
ングを行うことを特徴とする請求項１記載の半導体装置
の製造方法。8. The method according to claim 1, wherein a spacer is formed, and tungsten silicide is annealed before the spacer is etched back.
チバックさせた後タングステンシリサイドのアニーリン
グを行うことを特徴とする請求項１記載の半導体装置の
製造方法。9. The method according to claim 1, wherein a spacer is formed, and after the spacer is etched back, annealing of tungsten silicide is performed.
１１５０℃の雰囲気で酸素ガスを供給する拡散工程を用
いることを特徴とする請求項３、請求項４、請求項８ま
たは請求項９のいずれか一つの請求項に記載の半導体装
置の製造方法。10. The method according to claim 3, wherein the annealing step uses a diffusion step of supplying oxygen gas in an atmosphere at 850 ° C. to 1150 ° C. A method for manufacturing a semiconductor device according to claim 1.
１１５０℃の雰囲気で窒素ガスを供給する拡散工程を用
いることを特徴とする請求項３、請求項４、請求項８ま
たは請求項９のいずれか一つの請求項に記載の半導体装
置製造方法。11. The method according to claim 3, wherein the annealing step uses a diffusion step of supplying a nitrogen gas in an atmosphere at a temperature of 850 ° C. to 1150 ° C. A method for manufacturing a semiconductor device according to claim 1.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024616A KR100219416B1 (en) | 1996-06-27 | 1996-06-27 | Method of manufacturing semiconductor device |
| KR1996-24616 | 1996-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050704A true JPH1050704A (en) | 1998-02-20 |
| JP3121777B2 JP3121777B2 (en) | 2001-01-09 |
Family
ID=19463951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08320072A Expired - Fee Related JP3121777B2 (en) | 1996-06-27 | 1996-11-29 | Method for manufacturing semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3121777B2 (en) |
| KR (1) | KR100219416B1 (en) |
| TW (1) | TW348285B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482751B1 (en) | 2002-12-27 | 2005-04-14 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227060A (en) * | 1987-03-17 | 1988-09-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6442175A (en) * | 1987-08-07 | 1989-02-14 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH047826A (en) * | 1990-04-25 | 1992-01-13 | Fuji Xerox Co Ltd | Manufacture of semiconductor device |
-
1996
- 1996-06-27 KR KR1019960024616A patent/KR100219416B1/en not_active IP Right Cessation
- 1996-11-29 JP JP08320072A patent/JP3121777B2/en not_active Expired - Fee Related
- 1996-12-02 TW TW085114846A patent/TW348285B/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227060A (en) * | 1987-03-17 | 1988-09-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6442175A (en) * | 1987-08-07 | 1989-02-14 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH047826A (en) * | 1990-04-25 | 1992-01-13 | Fuji Xerox Co Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW348285B (en) | 1998-12-21 |
| KR980005556A (en) | 1998-03-30 |
| JP3121777B2 (en) | 2001-01-09 |
| KR100219416B1 (en) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607389B2 (en) | Manufacturing method of semiconductor device | |
| JP3689756B2 (en) | Method for forming gate electrode of semiconductor element | |
| US6218252B1 (en) | Method of forming gate in semiconductor device | |
| JPH10270380A (en) | Semiconductor device | |
| JPH11121621A (en) | Method of forming self-aligned contact hole | |
| JP3121777B2 (en) | Method for manufacturing semiconductor device | |
| KR100356807B1 (en) | Method for forming gate of semicoductor device | |
| JPH023244A (en) | Manufacture of semiconductor device | |
| JP2001110782A (en) | Method of manufacturing semiconductor device | |
| KR100219054B1 (en) | Forming method for gate electrode of semiconductor device | |
| JP2001015754A (en) | Method for forming conductive line of semiconductor device | |
| KR100328826B1 (en) | Method for forming interconnection of semiconductor device | |
| KR0156216B1 (en) | Fabricating method of thin film transistor | |
| JP2707536B2 (en) | Method for manufacturing semiconductor device | |
| JPS6213047A (en) | Manufacture of semiconductor device | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| JPH0888198A (en) | Manufacture of semiconductor device | |
| JP2003174031A (en) | Wiring forming method for semiconductor device | |
| KR950013791B1 (en) | Making method of gate electrode on the buried contact | |
| JPH11145425A (en) | Manufacture of semiconductor element and semiconductor device | |
| JP2707538B2 (en) | Method for manufacturing semiconductor device | |
| JPH04208570A (en) | Manufacture of semiconductor device | |
| JPH10144624A (en) | Manufacture of semiconductor device | |
| JPH07240461A (en) | Fabrication of semiconductor device | |
| JP2004146647A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |