JPH1040176A - 電子機器におけるメモリ管理システム，メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 各種条件に応じてメモリブロックの入れ替え
を行い、書き込み回数が均等に分散されるようにメモリ
システムを工夫することによって、装置寿命の長期化を
可能とする。 【解決手段】 分割した不揮発性素子１６の記憶領域に
対して、対応する管理領域を設けて、各記憶領域に対す
る書き込み回数の積算記録を行い、印字速度パフォーマ
ンス低下を防ぐために、印字ジョブを実行していない状
態でかつ受信データもないアイドルタイムにおいて、Ｃ
ＰＵは書き込み回数の確認プログラム（ＲＯＭ）を起動
し、書き込み回数最小値の領域と最大値の領域の差が規
定値を超える場合に、入れ替えを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器における
メモリ管理システム、メモリ管理方法、および、コンピ
ュータで読み出し可能なメモリ管理プログラムを格納し
た記憶媒体に関するものである。

【０００２】更に詳述すると、本発明は、パーソナルコ
ンピュータ等で使用されているマイクロプロセッサー、
各種組み込み装置で使用されているワンチップマイコ
ン、デジタルシグナルプロセッサー等の、各種演算素子
の主記憶装置における不揮発性記憶素子の記憶管理機構
に関するものである。

【０００３】

【従来の技術】一般に、コンピュータ等の記憶装置に
は、主記憶と二次記憶がある。

【０００４】主記憶は、演算素子からのアドレス選択線
を元に演算素子が直接データ参照可能なデバイスで、命
令、データ等を恒常的に格納しておくＲＯＭと、データ
を一時的に保持する、あるいは二次記憶より読み出して
きた命令、データなどを保持するＲＡＭの二種類から構
成されている。

【０００５】ＲＡＭはその記憶内容を自由に書き換え可
能であるが、電源遮断時には、その内容は失われる。

【０００６】ＲＯＭは、電源遮断時にも内容は保持され
るが、記憶内容の電気的な書き換えは不可能である。Ｒ
ＯＭの内容は製造時に設定されるか、コンピュータを組
み込んだ機器の出荷時に設定され、使用時には変更され
ない。

【０００７】二次記憶は、演算素子からのアドレス選択
信号だけでは直接参照が困難なデバイスであり、さらに
機械的な動作を必要としたりランダムアクセスに時間が
かかる等の理由で、演算素子からの直接データ参照が現
実的でないデバイスである。一般にはその内容がＲＡＭ
に転送されてから、演算素子から参照される。

【０００８】二次記憶は、主記憶と比較してアクセスが
遅い代償として一般に容量が大きい。このため、大量の
データを格納するのに向いている。

【０００９】たとえば固定された情報の格納場所として
ＣＤＲＯＭ等が使用される。また、しばしば記憶内容が
変更され、なおかつ電源遮断時にいても書き込み情報の
保存が必要な場合には、磁気ディスク等のデバイスが利
用される。

【００１０】更に、演算素子の動作速度の向上に対する
主記憶のアクセススピードの遅さを埋めるために、アク
セススピードの速いキャッシュメモリーが存在する場合
がある。

【００１１】一般には上記のような記憶素子と、入出力
機器、演算素子によってコンピュータは構成されてい
る。

【００１２】これ以外の記憶素子として、電気的書き換
えの可能な半導体素子が存在する。

【００１３】ＲＡＭとの違いは、電源遮断時にもその内
容は失われない。このため、データの保持に利用でき
る。しかし、このような電気的書き換えの可能な半導体
素子は従来は、容量の小ささ、アクセススピードの遅さ
や、書き換え手順の複雑さ、信頼性等に問題があったた
めに、あまり書き換え頻度の高くない小容量の情報の保
持にしか利用されなった。

【００１４】しかし、近年の半導体技術の発達によっ
て、上記のような電気的書き換えの可能な半導体素子の
記憶容量、アクセススピード、内容の書き換え手順、価
格等が大幅に改善された。また、書き換え寿命も延びつ
つある。

【００１５】このため、比較的小容量の二次記憶装置、
あるいは一次記憶装置として使用されるようになった。

【００１６】

【発明が解決しようとする課題】このような電気的書き
換えの可能な半導体素子は主記憶と同様にアドレス選択
線によって直接参照可能であるが、ＲＡＭのように無限
に書き換え可能ではない点には常に留意する必要があ
る。

【００１７】また、半導体形成プロセスのばらつきによ
って、チップ内の各素子の寿命にもばらつきがあるが、
製造メーカーによって最悪時書き込み回数としてある値
が保証されている。

【００１８】従って、一般にこのような不揮発性記憶素
子を通常の印字装置等において利用した場合、不揮発性
記憶素子の寿命に十分なマージンを見ておく必要があっ
た。

【００１９】このような記憶素子が実装される印字装置
においては、メモリーの使用目的によって、書き換え回
数にかなりの開きがある。

【００２０】例えば、イメージ展開領域として設定され
た領域は、一枚の用紙印字において、数回以上の書き込
みが行われることがある。

【００２１】これに対して、アウトライン文字のイメー
ジデータが展開された文字キャッシュ領域においては、
領域がいっぱいになって、新たな文字をイメージ展開す
る必要が生じるまで書き換えられる心配がないので、使
用頻度の高い文字、書体の場合にはあまり書き換えられ
ることはなく、例えば一台のコンピュータから１０枚の
テキストが印字されるようなときには、そのまま保持さ
れる。

【００２２】例えば英語と日本語、あるいはテキストと
グラフィックのように異なった質の印字が行われるまで
は、そのまま保持される確率が高い。

【００２３】更に、ホストからダウンロードされたアウ
トラインフォント情報、一定書式等は書き換え頻度が下
がる。

【００２４】よって、本発明の目的は、上述の点に鑑
み、各種条件に応じてメモリブロックの入れ替えを行
い、書き込み回数が均等に分散されるようにメモリシス
テムを工夫することによって、装置寿命の長期化を可能
とした、電子機器におけるメモリ管理システム、メモリ
管理方法、および、コンピュータで読み出し可能なメモ
リ管理プログラムを格納した記憶媒体を提供することに
ある。

【００２５】ここで、上記の各種条件としては実使用
上、適当なインターバルをおいて発生する現象ならば、
その種別を問わない。例えば、用紙補給や電源投入等も
起動条件とする。

【００２６】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係るメモリ管理システムは、電子機器に
含まれている不揮発性記憶素子を主記憶装置として使用
するメモリ管理システムであって、前記不揮発性記憶素
子を複数の領域に分割する分割手段と、分割された前記
複数の領域を相互に入れ替えをする入れ替え手段とを具
備したものである。ここで、前記主記憶装置は、マイク
ロプロセッサあるいは他の演算素子から出力されるアド
レス信号線の情報に基づいて参照される。前記電子機器
として、印刷装置を構成するのが好適である。前記不揮
発性記憶素子は、同位置の記憶セルに対して複数回の情
報書き込みが可能な素子であり、かつ素子の全記憶セル
の書き換えを部分的ないし一括して電気的に行うことが
可能であり、供給電源を遮断しても、記憶内容を保持す
る素子である。

【００２７】上記の分割手段は、前記不揮発性記憶素子
を複数の領域に分割する共に、各領域について、属性領
域を設ける作用を果たす。

【００２８】また、前記入れ替え手段は、分割された前
記複数の領域の各領域に対する書き込み回数を得る手段
を構成要素として有し、該手段によって報知される数値
に所定の演算処理を施して得られた結果に基づいて動作
する。あるいは、前記入れ替え手段は、時間情報を得る
手段を構成要素として有し、該手段によって報知される
時間情報に所定の演算処理を施して得られた結果に基づ
いて動作する。あるいは、前記入れ替え手段は、印字出
力された枚数を計数するカウント手段を構成要素として
有し、該カウント手段によって報知される値に所定の演
算処理を施して得られた結果に基づいて動作する。ある
いは、前記入れ替え手段は、前記属性領域の情報に所定
の演算処理を施して得られた結果に基づいて動作する。
ここで、前記演算処理は、内蔵されている制御装置によ
り実行される。

【００２９】本発明に係るメモリ管理方法では、電子機
器に含まれている不揮発性記憶素子を主記憶装置として
使用するにあたり、前記不揮発性記憶素子を複数の領域
に分割し、分割された前記複数の領域を相互に入れ替え
る。

【００３０】さらに、上記のメモリ管理方法をプログラ
ムとして記憶することを特徴とする、コンピュータで読
み出し可能なメモリ管理プログラムを格納した記憶媒体
を構成することができる。

【００３１】

【発明の実施の形態】本発明の実施の形態として、不揮
発性記憶素子（この記憶素子は、マイクロプロセッサ等
の演算素子からのアドレス信号線の情報を元に参照され
る主記憶として使用される）を構成に含む印字装置にお
ける記憶管理機構を説明する。

【００３２】ここで、前記記憶装置の構成要素である不
揮発性記憶素子は、同位置の記憶セルに対して複数回の
情報書き込みが可能な素子であり、かつ素子の全記憶セ
ルの書き換えを部分的ないし一括して電気的に行うこと
が可能であり、供給電源を遮断しても、記憶内容を保持
する素子と定義する。

【００３３】この不揮発性記憶素子を複数の領域に分割
し、各領域について、さらにおのおの属性領域を設け
る。そして、分割された複数の領域の相互入れ替えをす
るための機構を有する。

【００３４】上記の入れ替え機構は、 各領域に対する書き込み回数を得る機構を構成要素と
して有し、報知される数値を制御機構によって演算処理
した結果に基づいて動作する。

【００３５】時間情報を得る機構を構成要素に有し、
報知される時間情報を制御機構によって演算処理した結
果に基づいて動作する。

【００３６】印字機構の印字枚数のカウント手段を構
成要素として有し、カウント手段の報知する値を制御機
構によって演算処理した結果に基づいて動作する。

【００３７】属性領域の情報を制御機構によって演算
処理した結果に基づいて動作する。

【００３８】

【実施例】以下、図面を参照して、本発明の各実施の形
態を詳細に説明する。

【００３９】（第１の実施の形態）図１は、本発明の第
１の実施の形態における主要な構成を示す。

【００４０】１０はパソコンなどのホストとのインター
フェースであり、印字情報を受信して、各種ステータス
を送り返す。

【００４１】１１は印字構造とのインターフェースであ
り、印字イメージを印字機構の動作に合わせて出力し、
印字機構のステータスを受信する。

【００４２】１２は印字機構である。

【００４３】１３はＣＰＵである。

【００４４】１４はＲＡＭである。

【００４５】１５はＲＯＭである。

【００４６】１６は電気的書き換え可能な不揮発性素子
である。Ｉ／Ｏを介さずに、アドレス線とデータ線はバ
スライン１００に直結している。

【００４７】１０１は印字機構と画像形成部の接続線で
ある。

【００４８】１０２はパソコンなどの外部機器と印字機
構とを結ぶインターフェース信号線である。

【００４９】図１は従来の印字装置の画像形成部と構成
的には大差無い。ＲＡＭ、ＲＯＭに加えて、電気的に書
き換え可能な不揮発性素子が加わっている点が異なる。

【００５０】フラッシュメモリーに対する書き込みタイ
ミング生成機構は、未だメーカーによって異なり、統一
されていないので、図示しないものとする。

【００５１】第１の実施の形態においては、分割した不
揮発性素子の記憶領域に対して、対応する管理領域を設
けて、各記憶領域に対する書き込み回数の積算記録を行
い、印字速度パフォーマンス低下を防ぐために、印字ジ
ョブを実行していない状態でかつ受信データもないアイ
ドルタイムにおいて、書き込み回数の確認プログラムを
起動し、書き込み回数最小値の領域と最大値の領域の差
が規定値を超える場合に、入れ替えを行う構成を示す。

【００５２】図２は、第１の実施の形態における不揮発
性素子１６の構成を示す。不揮発性素子１６はまず管理
領域Ｘとデータ領域Ｙに分割され、各々は更にＮ個に分
割される。初期状態では管理領域のＸ_i がデータ領域Ｙ
_i と対応し、管理領域上には各種属性が登録される。本
実施例においては、管理領域上に対応するデータ領域の
アドレス情報Ｘ_piと、データ領域の書き込み回数情報Ｘ
_ciを属性として示す。

【００５３】不揮発性素子や印字機構の寿命を考慮すれ
ば、書き込み回数情報としては３〜４バイトの領域で十
分であるが、書き込み回数情報は最も頻繁に書き換えら
れる情報であるため、不揮発性素子の寿命が先に来るこ
とがある。このため単純なカウンタとして使用するわけ
ではなく、数十バイトの領域を確保し、書き込みが分散
されるような、数値と格納パターンの変換アルゴリズム
を用意する。

【００５４】領域の入れ替えは、管理領域上のアドレス
情報Ｘ_piを書き換えることによって実現する。

【００５５】領域の入れ替え方法と、領域入れ替えの起
動機構は後述する各実施例とも任意に組み合わせ可能で
ある。また領域入れ替えの起動機構は、複数の条件の組
み合わせも可能である。

【００５６】図３は、アイドル状態のジョブとして追加
される、本発明の実施プログラムのアルゴリズム（ＲＯ
Ｍに記憶されている）を示す。

【００５７】受信バッファが空であることを確認し、Ｃ
ＰＵは、本発明の実施プログラムを起動する。起動され
た実施プログラムは、インターフェース１０を操作して
インターフェース信号線１０２をＢＵＳＹ状態として、
内部処理を開始する。管理領域のＸ_ciを全て検索し、最
大値Ｘ_cimax と最小値Ｘ_cimin を検出する。最大値と最
小値の差が規定値未満の場合には何も実行せずに終了す
る。

【００５８】規定値以上の場合には、アドレス情報Ｘ
_pimax とＸ_pimin の示すＹ_i 領域のデータを入れ替え、
アドレス情報Ｘ_pimax とＸ_pimin の内容を入れ替える。

【００５９】不揮発性素子のｉ領域に対する通常の読み
出し、書き込み時には、対応する一度管理領域のＸ_pi情
報を読み出し、Ｘ_piの示す領域に対して読み出し、書き
込みを行う。書き込み時には、Ｘ_ciを更新する。

【００６０】図４および図５は、領域ｉに対する通常の
読み出し、書き込み手順を示す。

【００６１】上記の図３において、ステップａ１はプロ
グラムのスタートを示している。

【００６２】ステップａ２では、受信バッファが空であ
るか否かを判別する。

【００６３】ステップａ３では、変数Ｘ_max ，Ｘ_min を
用意する（ｉ＝１）。

【００６４】ステップａ４において、Ｘ_ciがＸ_max より
大きい場合はＸ_max に代入して、Ｘ_cimax として記憶す
る。

【００６５】ステップａ５において、Ｘ_ciがＸ_min より
小さい場合はＸ_min に代入して、Ｘ_cimin として記憶す
る。

【００６６】ステップａ６では、ｉ＝ｉ＋１とする。

【００６７】ステップａ７では、ｉ＞ｎであるか否かを
判別する。

【００６８】ステップａ８において、Ｘ_cimax −Ｘ
_cimin は規定値よりも大きいか否かを判別する。

【００６９】ステップａ９では、Ｘ_pimax の示すＹ_j1領
域の内容をＲＡＭ１４に退避させる。

【００７０】ステップａ１０では、Ｘ_pimin の示すＹ_j2
領域の内容をＹ_j1に転送する。

【００７１】ステップａ１１では、ＲＡＭ１４に退避し
たＹ_j1の内容をＹ_j2領域に転送する。

【００７２】ステップａ１２では、Ｘ_pimax とＸ_pimin1
の内容を入れ替える。

【００７３】ステップａ１３において、処理を終了す
る。

【００７４】図４においては、ステップｂ１でスタート
する。

【００７５】ステップｂ２では、領域Ｘ_i を検索する。

【００７６】ステップｂ３では、対象領域のＸ_piを検索
する。

【００７７】ステップｂ４では、Ｘ_piの示すＹ_k を検索
する。

【００７８】ステップｂ５では、データの読み出しを行
う。

【００７９】ステップｂ６において、処理を終了する。

【００８０】図５においては、ステップｃ１でスタート
する。

【００８１】ステップｃ２では、領域Ｘ_i を検索する。

【００８２】ステップｃ３では、対象領域のＸ_piを検索
する。

【００８３】ステップｃ４では、Ｘ_piの示すＹ_k を検索
する。

【００８４】ステップｃ５では、データ書き込み処理を
行う。

【００８５】ステップｃ６では、Ｘ_piの値を更新する。

【００８６】ステップｃ７では、処理を終了する。

【００８７】（第２の実施の形態）第２の実施の形態に
おいては、クロックモジュールを構成要素として保有
し、所定時間間隔毎に、分割した不揮発性の記憶領域
を、規則的に入れ替える構成を示す。正確な書き込み回
数の検証は行っていないが、ソフトウェア構成が単純で
済む。

【００８８】領域の入れ替え機構としては、メモリマネ
ージメントユニットを用意して、アドレス情報を電気的
に変換することによって実現する。ハードウェアによっ
て入れ替えを実現することによって、管理領域を参照す
ることなく、直接データを読み出すことが出来るので、
実効速度上有利である。

【００８９】管理領域としては最低限電源遮断時のメモ
リマネージメントユニット用のアドレス情報の保存だけ
でよい。

【００９０】図６は、本発明の第２の実施の形態におけ
る主要な構成を示す。本実施例では、バスライン上のメ
モリマネージメントユニット（ＭＭＵ）１７を追加さ
れ、少なくとも不揮発性素子１６はこのＭＭＵ１７を経
由してアクセスされる。ＲＡＭ１４およびＲＯＭ１５が
ＭＭＵ１７を経由するか否かは本発明とは別の問題なの
で省略する。

【００９１】ＭＭＵ１７には、データ領域に対応したア
ドレス指定用のレジスタＲ_i がｎ個含まれる。

【００９２】印字装置の初期化時には、ＣＰＵ１３の出
力する物理アドレスと、ＭＭＵ１７の出力は一致してい
る。まず、初期化ジョブとしてＸ_piが読み出され、ＭＭ
Ｕ１７に設定され、不揮発性素子１６上のデータが正し
いアドレスに配置される。ＣＰＵによって実行される初
期化ジョブ（ＲＯＭに記憶されている）を図７に示す。

【００９３】図７では、ステップｄ１によりスタートす
る。

【００９４】ステップｄ２では、ｉ＝１とする。

【００９５】ステップｄ３では、ＭＭＵ１７のｉ番目の
レジスタにＸ_pi値を書き込む。

【００９６】ステップｄ４では、ｉ＝ｉ＋１とする。

【００９７】ステップｄ５では、ｉ＞ｎであるか否かを
判別する。

【００９８】ステップｄ６において、処理を終了する。

【００９９】通常の読み出し書き込みは、ＲＯＭやＲＡ
Ｍと同じなので省略する。

【０１００】第１の実施例に見られるような、書き込み
回数の管理を行う場合には、書き込み時にはＭＭＵ１７
の発生する割り込み信号１０３によって起動されるジョ
ブでＸ_ciの更新を行う。

【０１０１】起動されるジョブシーケンスを図８の波線
部に示す。

【０１０２】図８においては、ステップｅ１でスタート
する。ステップｅ２では、書き込み発生領域の確定を行
う。

【０１０３】ステップｅ３では、対象領域のＸ_ciを検索
する。

【０１０４】ステップｅ４では、Ｘ_ciの値を更新する。

【０１０５】ステップｅ５では、データ書き込み処理を
行う。

【０１０６】ステップｅ６では、Ｘ_piの値を更新する。

【０１０７】ステップｅ７では、クロックモジュール１
８の値を読み出す。

【０１０８】ステップｅ８では、クロックモジュール１
８の値が規定周期Ｔに達しているか否かを判別する。

【０１０９】ステップｅ９では、規定周期Ｔを再設定す
る。

【０１１０】ステップｅ１０では、図９の処理へ飛ぶ。

【０１１１】ステップｅ１１において、処理を終了す
る。

【０１１２】ただし、図８に示した波線部の計数処理は
第２の実施例では必要とされない。このため、本実施例
では本来割り込み信号１０３は必要ない。

【０１１３】また、図８自体、割り込み信号１０４を利
用したハードウェア処理によるプログラム起動設定では
必要ない。

【０１１４】ソフトウェアによる起動検出では、管理領
域上に変数Ｔを用意し、読み出し値と比較することによ
って、起動を決定する。起動時にはＴは適宜更新され、
次の起動判断に備える。

【０１１５】クロックモジュール１８の時間情報は、割
り込み信号によってハード的にＣＰＵに報知されるか、
あるいは電源投入時の初期化シーケンス等の純粋なソフ
トウェアによって領域入れ替えプログラムの起動シグナ
ルとして使用される。

【０１１６】図９は、ＣＰＵによって実行される起動後
のシーケンス（ＲＯＭに記憶させてある）を示す。ハー
ド的に駆動される際には、波線枠内の処理は含まれない
で信号線１０４は存在する。そして、このシーケンスは
割り込み処理の一つとして使用される。

【０１１７】図９においては、ステップｆ１でスタート
する。

【０１１８】ステップｆ２では、Ｒ１退避、Ｒ１の参照
領域退避をする。ステップｆ３では、ｉ＝１とする。

【０１１９】ステップｆ４では、Ｒ_i 参照領域にＲ１＋
１の参照領域のデータをコピーする。

【０１２０】ステップｆ５では、Ｒ_i にＲ１＋１の値を
コピーする。

【０１２１】ステップｆ６では、ｉ＝ｉ＋１とする。

【０１２２】ステップｆ７では、ｉ＞ｎであるか否かを
判別する。

【０１２３】ステップｆ８では、Ｒ_n 参照領域にＲ１の
参照領域の退避データをコピーする。

【０１２４】ステップｆ９では、Ｒ_n に退避していたＲ
１の値をコピーする。

【０１２５】ステップｆ１０では、Ｒの値をＸ_p に書き
戻す。

【０１２６】ステップｆ１１において、処理を終了す
る。

【０１２７】逆に、ソフトウェアのみで実行される場合
には、波線部内のソフトウェアの起動シーケンスも含ま
れ、割り込み信号１０４は存在しない。そして、初期化
シーケンスとして実施される。

【０１２８】結果として、クロックモジュール１８は規
定時間毎に領域入れ替えプログラムを駆動する。

【０１２９】起動後の領域入れ替え処理は、領域Ｙ_i を
領域Ｙ_i+1 に複写する。

【０１３０】本実施例では必要ないが、もしも第１の実
施例のようなソフトウェアによる領域入れ替えの場合に
は、管理領域のＸ_piの値をＸ_pi+1に置き換える。つま
り、全ての領域を一つずつずらして再設定を行う。

【０１３１】（第３の実施の形態）第３の実施の形態に
おいては、印字枚数の積算機構を有し、一定印字枚数毎
に分割した不揮発性の記憶領域を、規則的に入れ替える
構成を示す。正確な不揮発性素子に対する書き込み回数
の検証は行っていないが、各領域に対する書き込み回数
の平準化は期待でき、管理領域を個別に設ける必要がな
いので、ソフトウェア構成が単純で済む。

【０１３２】領域の入れ替え機構は、省略する。

【０１３３】領域の入れ替え用の管理領域としては、最
低限電源遮断時の印字枚数情報Ｚの保存だけでよい。

【０１３４】第３の実施の形態における主要な構成は、
第１の実施の形態と同様である。特別なハードウェアを
必要としない。本実施の形態は管理領域上に領域数に依
存しない単独のパラメータとして、印字枚数情報Ｚが存
在するだけである。

【０１３５】印字出力終了毎に、本実施の形態の特徴で
ある印字枚数計量処理と、印字枚数の積算値による領域
入れ替えプログラムの起動シーケンス（ＲＯＭにプログ
ラムの形態で記憶してある）を図１０に示す。

【０１３６】図１０においては、ステップｇ１でスター
トする。

【０１３７】ステップｇ２では、Ｚの値を読み出す。

【０１３８】ステップｇ３では、Ｚ＝Ｚ＋１とする。

【０１３９】ステップｇ４では、Ｚの値を書き戻す。

【０１４０】ステップｇ５では、Ｚの値が規定枚数に達
しているか否かを判別する。

【０１４１】ステップｇ６では、Ｚ＝０とする。

【０１４２】ステップｇ７では、領域入れ替え処理を実
行する。

【０１４３】ステップｇ８において、処理を終了する。

【０１４４】総印字枚数を記録する機構の印字装置は多
いが、本発明においては、Ｚは独立した変数で、不揮発
性の記憶素子の書き込み回数の平坦化のみを目的とす
る。

【０１４５】Ｚは印字枚にカウントアップされ、その値
が規定値を超えたときに、領域入れ替えプログラムを駆
動する。

【０１４６】起動後の領域入れ替え処理は、領域Ｙ_i を
領域Ｙ_i+1 に複写する。つまり全ての領域を一つずつず
らして再設定を行う。

【０１４７】総印字枚数とＺは無論兼用は可能である
が、総印字枚数の値をリセットすると支障が出るので、
印字枚数のカウントを行う変数とは別に、変数を用意す
る必要があり、結局２つの変数が必要となるので、本実
施例ではＺを単独で使用する構成を示した。

【０１４８】（第４の実施の形態）図４の実施の形態に
おいては、電源投入時の起動ジョブの一つとして分割し
た不揮発性の記憶領域を、規則的に入れ替える構成を示
す。本実施例によれば、不揮発性素子の各領域に対する
書き込み回数の平準化が期待でき、管理領域を個別に設
ける必要がなく、特別なハードウェアも必要無いので、
ソフトウェア構成が単純で済む。

【０１４９】領域の入れ替え機構の説明は、省略する。

【０１５０】第３の実施の形態における主要な構成は、
第１の実施の形態と同様である。特別なハードウェアを
必要としない。本実施の形態では特別な管理領域も必要
ない。

【０１５１】初期化シーケンスの一部として、常に図９
に示されるような、領域の順送りを実施する。

【０１５２】

【発明の効果】以上説明した通り、本発明によれば、フ
ラッシュＲＯＭのような電気的書き換えの可能な半導体
素子の寿命を最大限に有効活用する事によって、より寿
命の長い製品を提供したり、よりローコストな製品を提
供することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における主要な構成
を示すブロック図である。

【図２】第１の実施の形態における不揮発性素子１６上
の構成を示す図である。

【図３】本発明の第１の実施の形態における実施プログ
ラムのアルゴリズムを示すフローチャートである。

【図４】領域ｉに対する通常の読み出し手順を示すフロ
ーチャートである。

【図５】領域ｉに対する通常の書き込み手順を示すフロ
ーチャートである。

【図６】本発明の第２の実施の形態における主要な構成
を示すブロック図である。

【図７】第２の実施の形態における初期化ジョブを示す
フローチャートである。

【図８】第２の実施の形態におけるソフトウェア処理時
の実施プログラムの起動シーケンスを示す（波線部は書
き込み回数管理時のシーケンスを示す）フローチャート
である。

【図９】第２の実施の形態における起動後の領域入れ替
えシーケンスを示すフローチャートである。

【図１０】第３の実施の形態における領域入れ替えプロ
グラムの起動シーケンスを示すフローチャートである。

【符号の説明】

１０ ホストとのインターフェース １１ 印字機構とのインターフェース １２ 印字機構 １３ ＣＰＵ １４ ＲＡＭ １５ ＲＯＭ １６ 電気的書き換え可能な不揮発性素子 １７ ＭＭＵ １８ クロックモジュール １００ バスライン １０１ 印字機構と画像形成部の接続線 １０２ 外部機器と本発明の実施の形態の一例とを結ぶ
インターフェース信号線 １０３ ＭＭＵからの割り込み信号 １０４ クロックモジュール１８からの割り込み信号 Ｘ 管理領域上のデータ 添字ｐ Ｘ内のアドレス情報 添字ｃ 数値情報 Ｙ データ領域 Ｒ ＭＭＵ内のアドレス指定用レジスタ ｎ 領域数

Claims (21)

【特許請求の範囲】
1. 【請求項１】 電子機器に含まれている不揮発性記憶素
   子を主記憶装置として使用するメモリ管理システムであ
   って、 前記不揮発性記憶素子を複数の領域に分割する分割手段
   と、 分割された前記複数の領域を相互に入れ替えをする入れ
   替え手段とを具備したことを特徴とする電子機器におけ
   るメモリ管理システム。
2. 【請求項２】 請求項１において、前記主記憶装置は、
   マイクロプロセッサあるいは他の演算素子から出力され
   るアドレス信号線の情報に基づいて参照されることを特
   徴とする電子機器におけるメモリ管理システム。
3. 【請求項３】 請求項１において、前記電子機器とし
   て、印刷装置を構成することを特徴とする電子機器にお
   けるメモリ管理システム。
4. 【請求項４】 請求項１において、前記不揮発性記憶素
   子は、同位置の記憶セルに対して複数回の情報書き込み
   が可能な素子であり、かつ素子の全記憶セルの書き換え
   を部分的ないし一括して電気的に行うことが可能であ
   り、供給電源を遮断しても、記憶内容を保持する素子で
   あることを特徴とする電子機器におけるメモリ管理シス
   テム。
5. 【請求項５】 請求項１において、前記分割手段は、前
   記不揮発性記憶素子を複数の領域に分割すると共に、各
   領域について、属性領域を設けることを特徴とする電子
   機器におけるメモリ管理システム。
6. 【請求項６】 請求項１〜５のいずれかの項において、
   前記入れ替え手段は、分割された前記複数の領域の各領
   域に対する書き込み回数を得る手段を構成要素として有
   し、該手段によって報知される数値に所定の演算処理を
   施して得られた結果に基づいて動作することを特徴とす
   る電子機器におけるメモリ管理システム。
7. 【請求項７】 請求項１〜５のいずれかの項において、
   前記入れ替え手段は、時間情報を得る手段を構成要素と
   して有し、該手段によって報知される時間情報に所定の
   演算処理を施して得られた結果に基づいて動作すること
   を特徴とする電子機器におけるメモリ管理システム。
8. 【請求項８】 請求項１〜５のいずれかの項において、
   前記入れ替え手段は、印字出力された枚数を計数するカ
   ウント手段を構成要素として有し、該カウント手段によ
   って報知される値に所定の演算処理を施して得られた結
   果に基づいて動作することを特徴とする電子機器におけ
   るメモリ管理システム。
9. 【請求項９】 請求項５において、前記入れ替え手段
   は、前記属性領域の情報に所定の演算処理を施して得ら
   れた結果に基づいて動作することを特徴とする電子機器
   におけるメモリ管理システム。
10. 【請求項１０】 請求項６〜９のいずれかの項におい
    て、前記演算処理は、内蔵されている制御装置により実
    行されることを特徴とする電子機器におけるメモリ管理
    システム。
11. 【請求項１１】 電子機器に含まれている不揮発性記憶
    素子を主記憶装置として使用するにあたり、前記不揮発
    性記憶素子を複数の領域に分割し、 分割された前記複数の領域を相互に入れ替えることを特
    徴とする電子機器におけるメモリ管理方法。
12. 【請求項１２】 請求項１１において、前記主記憶装置
    は、マイクロプロセッサあるいは他の演算素子から出力
    されるアドレス信号線の情報に基づいて参照されること
    を特徴とする電子機器におけるメモリ管理方法。
13. 【請求項１３】 請求項１１において、前記電子機器と
    して、印刷装置を構成することを特徴とする電子機器に
    おけるメモリ管理方法。
14. 【請求項１４】 請求項１１において、前記不揮発性記
    憶素子は、同位置の記憶セルに対して複数回の情報書き
    込みが可能な素子であり、かつ素子の全記憶セルの書き
    換えを部分的ないし一括して電気的に行うことが可能で
    あり、供給電源を遮断しても、記憶内容を保持する素子
    であることを特徴とする電子機器におけるメモリ管理方
    法。
15. 【請求項１５】 請求項１１において、前記分割を行う
    ステップでは、前記不揮発性記憶素子を複数の領域に分
    割すると共に、各領域について、属性領域を設けること
    を特徴とする電子機器におけるメモリ管理方法。
16. 【請求項１６】 請求項１１〜１５のいずれかの項にお
    いて、前記入れ替えを行うステップでは、分割された前
    記複数の領域の各領域に対する書き込み回数を得、得ら
    れた該回数に基づいて所定の演算処理を行うことを特徴
    とする電子機器におけるメモリ管理方法。
17. 【請求項１７】 請求項１１〜１５のいずれかの項にお
    いて、前記入れ替えを行うステップでは、時間情報を
    得、得られた該時間情報に基づいて所定の演算処理を行
    うことを特徴とする電子機器におけるメモリ管理方法。
18. 【請求項１８】 請求項１１〜１５のいずれかの項にお
    いて、前記入れ替えを行うステップでは、印字出力され
    た枚数をカウントし、該カウント値に基づいて所定の演
    算処理を行うことを特徴とする電子機器におけるメモリ
    管理方法。
19. 【請求項１９】 請求項１５において、前記入れ替えを
    行うステップでは、前記属性領域の情報に基づいて所定
    の演算処理を行うことを特徴とする電子機器におけるメ
    モリ管理方法。
20. 【請求項２０】 請求項１６〜１９のいずれかの項にお
    いて、前記演算処理は、内蔵されている制御装置により
    実行されることを特徴とする電子機器におけるメモリ管
    理方法。
21. 【請求項２１】 請求項１１〜２０のいずれかの項に記
    載したメモリ管理方法をプログラムとして記憶すること
    を特徴とする、コンピュータで読み出し可能なメモリ管
    理プログラムを格納した記憶媒体。