JPH10334132A - Circuit board design method, recording medium recording computer program for realizing circuit board design method and circuit board design device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce the manufacturing cost by the reduction of a layer number and to reduce unrequired radiation by eliminating the overlap of the virtual wiring area of different signal lines based on the prepared virtual wiring area, successively enlarging the virtual wiring area so as not to generate the overlap and generating the polygon of a power source/ground. SOLUTION: A grouping processing circuit 4 groups components from the connection information of the respective components and obtains the combination of the power source/ground to be wired close. A power source/ground allocation processing circuit 5 generates the virtual wiring area of the polygon whose vertex is a terminal for the component provided with a power source/ground terminal for the respective kinds of the power source/ground based on the arrangement information of the components. A power source ground generation processing circuit 6 generates the initial state of the virtual wiring area relating to the power source/ground from layer allocation information or the like. When the virtual wiring areas between the different power sources/grounds are crossed, the state of eliminating the cross is turned to the initial state. Then, by performing successively enlargement from the initial state, the wiring area of the power source/ground is generated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、複数系統の電源／
グランドを有し、１つの層に複数の電源／グランドが割
り付けられたプリント基板やＭＣＭ（multi chip modul
e)等の回路基板を設計する回路基板設計方法およびこの
回路基板設計方法を実現するコンピュータプログラムを
記録した記録媒体並びに回路基板設計装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power
A printed circuit board or MCM (multi chip modul) having a ground and a plurality of power / grounds assigned to one layer
The present invention relates to a circuit board designing method for designing a circuit board such as e), a recording medium storing a computer program for realizing the circuit board designing method, and a circuit board designing apparatus.

【０００２】[0002]

【従来の技術】一般に、電子機器では、電磁波による誤
動作の為の対策、即ち、電磁妨害（ＥＭＩ：electro ma
gnetic interference ）の対策が必要とされている。つ
まり、電子機器における電子回路では、回路基板上の導
体（信号線）を伝わる信号が電磁波となって空中に飛び
出したり、電源や接地層に信号が漏れたりする。これ
が、他の電子回路に侵入して誤動作を生じさせている。2. Description of the Related Art In general, in electronic equipment, measures against malfunction due to electromagnetic waves, that is, electromagnetic interference (EMI: electroma
gnetic interference) is needed. In other words, in an electronic circuit in an electronic device, a signal transmitted through a conductor (signal line) on a circuit board becomes an electromagnetic wave and jumps out into the air, or a signal leaks to a power supply or a ground layer. This invades another electronic circuit and causes a malfunction.

【０００３】上記ＥＭＩ対策として、例えば回路基板で
生じる電磁輻射雑音（以下、不要輻射と称する）の低減
が考えられる。ところが、近年、複数系統の電源／グラ
ンドが存在する回路基板では、上記回路基板における動
作の高速化に伴って、不要輻射が増大し、上記ＥＭＩ対
策が困難となっている。As a countermeasure against the EMI, for example, reduction of electromagnetic radiation noise (hereinafter referred to as unnecessary radiation) generated on a circuit board can be considered. However, in recent years, in a circuit board having a plurality of systems of power supply / ground, unnecessary radiation increases with an increase in the operation speed of the circuit board, making it difficult to take measures against EMI.

【０００４】ところで、図４９に示すような回路基板１
０１では、一般に、ドライバの駆動により発生する電流
ループ（ａ）と、レシーバの駆動により発生する電流ル
ープ（ｂ）と、信号動作により発生する電流ループ
（ｃ）との３種類の電流ループが発生している。A circuit board 1 as shown in FIG.
01, generally, three types of current loops are generated: a current loop (a) generated by driving a driver, a current loop (b) generated by driving a receiver, and a current loop (c) generated by a signal operation. doing.

【０００５】上記電流ループは、上述した不要輻射の原
因となる。この不要輻射量は、以下の式で求められる。[0005] The above-mentioned current loop causes the above-mentioned unnecessary radiation. This unnecessary radiation amount is obtained by the following equation.

【０００６】不要輻射量∝定数・周波数² ・電流・ルー
プ面積 上記不要輻射量を低減するには、周波数、電流、ループ
面積を低減すれば良い。一般に、上記周波数および電流
を変化させるのは困難であるので、ループ面積を変化さ
せる方法が考えられる。つまり、ループ面積を低減する
ことで、不要輻射量を低減させることが考えられる。Unnecessary radiation amount∝constant / frequency ² / current / loop area In order to reduce the unnecessary radiation amount, the frequency, current and loop area may be reduced. Generally, it is difficult to change the frequency and the current, and thus a method of changing the loop area can be considered. That is, it is conceivable to reduce the unnecessary radiation amount by reducing the loop area.

【０００７】例えば、片面にドライバとレシーバとを配
置した基板では、図５０に示すように、ドライバとレシ
ーバとを結ぶ信号線とグランド線とで形成される電流ル
ープは基板のほぼ全面を覆うようになる。For example, in a substrate having a driver and a receiver arranged on one side, as shown in FIG. 50, a current loop formed by a signal line and a ground line connecting the driver and the receiver covers almost the entire surface of the substrate. become.

【０００８】一方、上記信号線とグランド線とを同一基
板面上に設けるのではなく、図５１に示すように、グラ
ンド線として、ドライバとレシーバとを配置した基板の
下面に均一なグランド層を設ければ、ドライバとレシー
バとで形成される電流ループは、図５０に示した基板で
形成される電流ループよりも小さくなる。On the other hand, instead of providing the signal line and the ground line on the same substrate surface, as shown in FIG. 51, a uniform ground layer is formed on the lower surface of the substrate on which the driver and the receiver are arranged, as shown in FIG. If provided, the current loop formed by the driver and the receiver is smaller than the current loop formed by the substrate shown in FIG.

【０００９】以上のことから、従来より、ループ面積、
即ち電流ループを低減して不要輻射を低減するために、
各電源／グランド毎に層を割り付けて配置配線を行った
多層構造の回路基板（以下、プリント基板と称する）が
提案されている。From the above, the loop area,
That is, in order to reduce the current loop and reduce unnecessary radiation,
2. Description of the Related Art A multilayer circuit board (hereinafter, referred to as a printed board) has been proposed in which a layer is allocated to each power supply / ground and arranged and wired.

【００１０】上記多層構造のプリント基板は、例えば図
４５あるいは図４６に示すように、導電体（導体）層と
絶縁体層（絶縁体）がそれぞれ交互に積層されている。In the printed circuit board having the above-mentioned multilayer structure, for example, as shown in FIG. 45 or FIG. 46, a conductor (conductor) layer and an insulator layer (insulator) are alternately laminated.

【００１１】図４５に示すプリント基板では、各層に対
して一つの電源／グランドが割り付けられており、主
に、自動配線処理にて設計されている。上記プリント基
板は、信号層、アナロググランド、３Ｖ電源、５Ｖ電
源、デジタルグランド、信号層がそれぞれ、絶縁体層を
介して積層された構造となっている。In the printed circuit board shown in FIG. 45, one power supply / ground is assigned to each layer, and is designed mainly by automatic wiring processing. The printed circuit board has a structure in which a signal layer, an analog ground, a 3V power supply, a 5V power supply, a digital ground, and a signal layer are each laminated via an insulator layer.

【００１２】図４６に示すプリント基板では、各層に対
して複数の電源／グランドが割り付けられており、主
に、人手により設計されている。上記プリント基板は、
信号層と信号層との間に形成された一つの導電体層に、
３Ｖ電源と５Ｖ電源とが形成さえると共に、他の導電体
層に、アナロググランドとデジタルグランドとが形成さ
れ、これら導電体層の間に絶縁体層が形成された構造と
なっている。In the printed circuit board shown in FIG. 46, a plurality of power supplies / grounds are allocated to each layer, and are mainly designed manually. The printed circuit board is
In one conductor layer formed between the signal layer and the signal layer,
A 3 V power supply and a 5 V power supply are formed, and an analog ground and a digital ground are formed on another conductive layer, and an insulator layer is formed between these conductive layers.

【００１３】例えば、プリント基板を自動設計する場
合、論理回路設計での階層構造を利用した部品配置を行
い、高速動作する信号に関する導線は、不要輻射を低減
するようパターン長が短くなるように配線処理されてい
る。For example, in the case of automatically designing a printed circuit board, parts are arranged using a hierarchical structure in the design of a logic circuit, and conductors relating to signals operating at high speed are wired so as to reduce the pattern length so as to reduce unnecessary radiation. Is being processed.

【００１４】即ち、プリント基板を自動設計する場合、
１つの層に１つの電源もしくは１つのグランドを割り付
けた後、通常の信号線が不要輻射を低減するようパター
ン長が短くなるように配線されている。That is, when automatically designing a printed circuit board,
After allocating one power supply or one ground to one layer, normal signal lines are wired so as to reduce the pattern length so as to reduce unnecessary radiation.

【００１５】また、プリント基板を人手により設計する
場合、図４７に示すように、一つの層に複数系統の電源
／グランド、例えばデジタルグランドとアナロググラン
ドとを多角形で生成した後、自動配線ツールなどを活用
して、図４８に示すように、通常の信号線（図中太線で
示す）が不要輻射を低減するようパターン長が短くなる
ように配線されている。In the case of manually designing a printed circuit board, as shown in FIG. 47, a plurality of systems of power / ground, for example, a digital ground and an analog ground are formed in one layer in a polygonal form, and then an automatic wiring tool is formed. As shown in FIG. 48, a normal signal line (shown by a bold line in the figure) is wired so as to reduce the unnecessary radiation so as to reduce unnecessary radiation.

【００１６】この他のプリント基板の設計方法として、
以下に示す公報に開示されている。As another method of designing a printed circuit board,
It is disclosed in the following publications.

【００１７】特開平６−１８７３９７号公報には、ノイ
ズの発生源の配線にグランドガードシールドを自動生成
する『プリント基板の配線処理方法』が開示されてい
る。Japanese Unexamined Patent Publication No. 6-187397 discloses a "printed circuit board wiring processing method" for automatically generating a ground guard shield on the wiring of a noise source.

【００１８】特開平７−３９１５５号公報には、単一の
グランド電源で片面全てをグランド面にする『スイッチ
ング電源』が開示されている。Japanese Unexamined Patent Publication No. 7-39155 discloses a "switching power supply" in which a single ground power supply is used, and one side is entirely grounded.

【００１９】特開平８−２７４４２７号公報には、電磁
界を打ち消すように逆方向に電流が流れるようなパター
ンを生成し、不要輻射を低減する『プリント基板のパタ
ーン配線方法および該方法によるプリント基板』が開示
されている。Japanese Unexamined Patent Publication No. Hei 8-274427 discloses a method of generating a pattern in which a current flows in the opposite direction so as to cancel an electromagnetic field to reduce unnecessary radiation. ] Is disclosed.

【００２０】[0020]

【発明が解決しようとする課題】ところが、従来のよう
に、プリント基板を自動設計した場合には、以下のよう
な問題点が生じる。However, when a printed circuit board is automatically designed as in the prior art, the following problems occur.

【００２１】（１）１つの層に１つの電源もしくはグラ
ンドが割り付けられているので、図４９に示すように、
不要輻射発生の原因である電源供給による電源とグラン
ドとで形成される電流ループと、信号伝播による信号線
とグランドとで形成される電流ループとの面積を容易に
低減することが可能であるが、基板の層数が増加し、製
造コストが増大するという問題が生じる。(1) Since one power supply or ground is assigned to one layer, as shown in FIG.
Although it is possible to easily reduce the area of the current loop formed by the power supply and the ground by the power supply, which causes the generation of the unnecessary radiation, and the current loop formed by the signal line and the ground by the signal propagation. In addition, a problem arises in that the number of layers of the substrate increases and the manufacturing cost increases.

【００２２】（２）基板の層数を低減するため電源／グ
ランドを通常の信号線と同じ配線方法で配線した場合に
は、電流ループが大きくなり不要輻射が増大し、実際の
設計では活用不可能となる。(2) If the power supply / ground is wired by the same wiring method as a normal signal line in order to reduce the number of layers of the substrate, the current loop becomes large and unnecessary radiation increases, and it cannot be used in an actual design. It becomes possible.

【００２３】（３）電源／グランドを通常の信号線と同
じ配線方法で配線した場合には、各電源／グランドの線
路インピーダンスが高くなり、コモンモードノイズとい
われる電位差により発生するノイズや、各種信号線とグ
ランドとの結合が弱くなるためクロストーク、オーバー
シュート、アンダーシュートが発生し、電子機器の誤動
作の原因になる虞がある。(3) When the power supply / ground is wired by the same wiring method as a normal signal line, the line impedance of each power supply / ground becomes high, and noise generated by a potential difference called common mode noise and various signals are generated. Since the coupling between the line and the ground becomes weak, crosstalk, overshoot, and undershoot occur, which may cause malfunction of the electronic device.

【００２４】また、従来のように、プリント基板を人手
により設計した場合には、以下のような問題が生じる。Further, when a printed circuit board is manually designed as in the prior art, the following problems occur.

【００２５】（１）１つの層で複数系統の電源／グラン
ドを割り付けの決定が人手により行われているが、アル
ゴリズム化された設計方法がなく、設計者の経験やノウ
ハウが必要となる。このため、プリント基板の設計に時
間がかかり、プリント基板開発の長期化を招来する。(1) Although a plurality of power / ground allocations are determined manually in one layer, there is no algorithmic design method, and the experience and know-how of the designer are required. For this reason, it takes time to design the printed circuit board, which leads to a prolonged development of the printed circuit board.

【００２６】（２）電源／グランドを人手により割り付
けた後、信号配線が、従来からある自動配線機能によっ
て配線された場合、図４８に示すように、グランドの形
状が略コの字状の時には、不要輻射を低減するようパタ
ーン長（信号線の配線長）が最短となる。このため、信
号線とグランドのリターン経路で形成される電流ループ
の面積が増加し、結果として、不要輻射が増大する。(2) After the power supply / ground is manually allocated and the signal wiring is wired by a conventional automatic wiring function, as shown in FIG. 48, when the ground has a substantially U-shape, In addition, the pattern length (the length of the signal line) is minimized so as to reduce unnecessary radiation. For this reason, the area of the current loop formed by the signal line and the return path of the ground increases, and as a result, unnecessary radiation increases.

【００２７】さらに、上記特開平６−１８７３９７号公
報は、線路のインピーダンスや挿入部品により配線を流
れる高い周波数成分の不要輻射を低減するものである
が、この場合においても、電源／グランドは自動設計さ
れているので、複数系統の電源／グランドが存在する場
合には、基板の層数が増加するという問題が生じる。Furthermore, the above-mentioned Japanese Patent Application Laid-Open No. 6-187397 is intended to reduce unnecessary radiation of high frequency components flowing through the wiring due to the impedance of the line and the inserted components. In this case, too, the power supply / ground is automatically designed. Therefore, when a plurality of systems of power / ground exist, there is a problem that the number of layers of the substrate increases.

【００２８】また、上記特開平８−２７４４２７号公報
は、電界／磁界を打ち消すように、基板上でキャンセル
するようにパターンを引き回しているが、不要輻射の主
原因である電流ループを削減することは特に考慮されて
おらず、電流ループにより不要輻射が増大する虞があ
る。In the above-mentioned Japanese Patent Application Laid-Open No. Hei 8-274427, the pattern is routed so as to cancel the electric field / magnetic field and cancel the pattern on the substrate. However, it is necessary to reduce a current loop which is a main cause of unnecessary radiation. Is not considered in particular, and unnecessary radiation may increase due to the current loop.

【００２９】本発明は、上記の問題点を解決するために
なされたもので、その目的は、多系統の電源／グランド
を有する多層構造の回路基板において、層数の低減によ
る製造コストの低減と、不要輻射を低減し、且つ回路基
板の設計に係る時間を低減することができる回路基板設
計方法および回路基板設計方法を実現するコンピュータ
プログラムを記録した記録媒体並びに回路基板設計装置
を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to reduce the manufacturing cost by reducing the number of layers in a circuit board having a multi-layer structure having multiple power supplies / grounds. To provide a circuit board design method capable of reducing unnecessary radiation and a time required for circuit board design, a recording medium storing a computer program for realizing the circuit board design method, and a circuit board design apparatus. is there.

【００３０】[0030]

【課題を解決するための手段】請求項１の回路基板設計
方法は、上記の課題を解決するために、複数系統の電源
／グランドを有し、１つの層に複数の電源／グランドが
割り付けられた回路基板を設計する回路基板設計方法に
おいて、回路基板を構成する部品および電源／グランド
の接続情報に基づいて、電流ループを縮小化するために
近傍に配線すべき電源／グランドの組み合わせを求める
工程と、求められた電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けを
行う工程と、各層毎に、割り付けられた電源／グランド
の接続情報から各信号単位で仮想配線領域を作成し、こ
の仮想配線領域に基づいて、異なる信号線の仮想配線領
域の重なりを削除し、重なりが発生しないように仮想配
線領域を順次拡大して電源／グランドの多角形を生成す
る工程とを含むことを特徴としている。According to a first aspect of the present invention, there is provided a circuit board designing method, comprising a plurality of power supply / grounds, wherein a plurality of power supply / grounds are allocated to one layer. Circuit board design method for designing a circuit board in which a combination of a power supply / ground to be wired nearby to reduce a current loop based on connection information of components constituting the circuit board and power / ground And allocating power / ground to be wired to each layer based on the obtained power / ground combination information, and a virtual wiring area for each signal based on the allocated power / ground connection information for each layer. Is created, and based on this virtual wiring area, the overlapping of the virtual wiring areas of different signal lines is deleted, and the virtual wiring area is sequentially enlarged so that the overlapping does not occur. It is characterized by comprising the step of generating a polygon power / ground Te.

【００３１】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報に基づいて、各層に配線する電源／グランドの
割り付けが行われることで、１つの層に複数系統の電源
／グランドを割り付けることができる。このため、従来
のように、１つの層に１つの電源／グランドを対応した
回路基板よりも基板の層数の削減を図ることができる。According to the above configuration, based on the components constituting the circuit board and the connection information of the power supply / ground, the combination of the power supply / ground to be wired nearby in order to reduce the current loop is determined. By allocating the power / ground to be wired to each layer based on the combination information of the / ground, a plurality of power / grounds can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【００３２】また、各層毎に、割り付けられた電源／グ
ランドの接続情報から各信号単位で仮想配線領域を作成
し、この仮想配線領域に基づいて、異なる信号線の仮想
配線領域の重なりを削除し、重なりが発生しないように
仮想配線領域を順次拡大して電源／グランドの多角形が
生成されることで、電源／グランドの多角形の配線経路
を自動的に作成することができる。Further, a virtual wiring region is created for each signal from the allocated power / ground connection information for each layer, and based on this virtual wiring region, overlapping of the virtual wiring regions of different signal lines is deleted. Since the power / ground polygon is generated by sequentially expanding the virtual wiring area so that no overlap occurs, the power / ground polygon wiring path can be automatically created.

【００３３】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygon wiring path that has been conventionally designed manually. The period can be shortened.

【００３４】なお、上記の回路基板設計方法を、請求項
１３に記載したように、コンピュータプログラムとして
実現することもできる。The above circuit board design method can be realized as a computer program as described in claim 13.

【００３５】また、上記の回路基板設計方法は、請求項
１８に記載した回路基板設計装置により実現できる。Further, the above-described circuit board designing method can be realized by the circuit board designing apparatus according to the eighteenth aspect.

【００３６】請求項２の回路基板設計方法は、上記の課
題を解決するために、複数系統の電源／グランドを有
し、１つの層に複数の電源／グランドが割り付けられた
回路基板を設計する回路基板設計方法において、回路基
板を構成する部品および電源／グランドの接続情報に基
づいて、電流ループを縮小化するために近傍に配線すべ
き電源／グランドの組み合わせを求める工程と、求めら
れた電源／グランドの組み合わせ情報に基づいて、上記
部品の初期配置を行う工程と、得られた部品の初期配置
情報と、上記部品および電源／グランドの接続情報とに
基づいて、各層に配線する電源／グランドの割り付けを
行う工程と、各層毎に、割り付けられた電源／グランド
の接続情報から各信号単位で仮想配線領域を作成し、こ
の仮想配線領域に基づいて、異なる信号線の仮想配線領
域の重なりを削除し、重なりが発生しないように仮想配
線領域を順次拡大して電源／グランドの多角形を生成す
る工程とを含むことを特徴としている。According to a second aspect of the present invention, there is provided a circuit board designing method for designing a circuit board having a plurality of power supply / grounds and a plurality of power supply / grounds assigned to one layer. In a circuit board design method, a step of obtaining a power / ground combination to be routed in the vicinity to reduce a current loop based on connection information of components constituting a circuit board and power / ground; Performing the initial placement of the components based on the combination information of the ground / ground, and power / ground wiring in each layer based on the obtained initial placement information of the components and the connection information of the components and the power / ground. A virtual wiring area is created for each signal from the allocated power / ground connection information for each layer, and based on this virtual wiring area. There are, is characterized by comprising the step of generating a polygon removes the overlap of the virtual wire areas of different signal lines, overlapping sequentially enlarged virtual wiring region so as not to generate power / ground.

【００３７】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報から得られた部品の初期配置情報と、上記部品
および電源／グランドの接続情報とに基づいて、各層に
配線する電源／グランドの割り付けが行われることで、
１つの層に複数系統の電源／グランドを割り付けること
ができる。このため、従来のように、１つの層に１つの
電源／グランドを対応した回路基板よりも基板の層数の
削減を図ることができる。According to the above configuration, based on the components constituting the circuit board and the connection information of the power supply / ground, the combination of the power supply / ground to be wired nearby to reduce the current loop is determined. By assigning the power supply / ground to be wired to each layer based on the initial arrangement information of the parts obtained from the combination information of the / ground and the connection information of the parts and the power / ground,
A plurality of systems of power / ground can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【００３８】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。つまり、電源
／グランドの分類情報に基づいて、一般的なフロアープ
ラン処理で部品配置を行うことができるので、接続要求
のある部品を近傍に配置することができる。この結果、
接続要求のある部品が近傍に配置されれば、多角形で形
成される電源／グランドの配線経路を効率良く生成する
ことができる。Furthermore, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the shape of the power / ground. In other words, components can be arranged by general floor plan processing based on the power / ground classification information, so that components requiring connection can be arranged in the vicinity. As a result,
If a component requiring a connection is arranged in the vicinity, a power supply / ground wiring path formed in a polygon can be efficiently generated.

【００３９】これにより、無駄な電源／グランドの配線
経路の引回しを無くすことができ、この結果、ノイズ遮
断効果のあるグランドを生成することができる。As a result, useless routing of the power / ground wiring path can be eliminated, and as a result, a ground having a noise cutoff effect can be generated.

【００４０】また、各層毎に、割り付けられた電源／グ
ランドの接続情報から各信号単位で仮想配線領域を作成
し、この仮想配線領域に基づいて、異なる信号線の仮想
配線領域の重なりを削除し、重なりが発生しないように
仮想配線領域を順次拡大して電源／グランドの多角形が
生成されることで、電源／グランドの多角形の配線経路
を自動的に作成することができる。Further, a virtual wiring area is created for each signal from the allocated power / ground connection information for each layer, and the overlapping of the virtual wiring areas of different signal lines is deleted based on the virtual wiring area. Since the power / ground polygon is generated by sequentially expanding the virtual wiring area so that no overlap occurs, the power / ground polygon wiring path can be automatically created.

【００４１】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygonal wiring path that has been conventionally designed manually. The period can be shortened.

【００４２】なお、上記の回路基板設計方法を、請求項
１４に記載したように、コンピュータプログラムとして
実現することもできる。The above-described circuit board designing method can be realized as a computer program.

【００４３】また、上記の回路基板設計方法は、請求項
１９に記載した回路基板設計装置により実現できる。Further, the above circuit board designing method can be realized by the circuit board designing apparatus according to the nineteenth aspect.

【００４４】請求項３の回路基板設計方法は、上記の課
題を解決するために、複数系統の電源／グランドを有
し、１つの層に複数の電源／グランドが割り付けられた
回路基板を設計する回路基板設計方法において、回路基
板を構成する部品および電源／グランドの接続情報に基
づいて、電流ループを縮小化するために近傍に配線すべ
き電源／グランドの組み合わせを求める工程と、求めら
れた電源／グランドの組み合わせ情報に基づいて、各層
に配線する電源／グランドの割り付けを行う工程と、上
記電源／グランドの割り付け情報に基づいて、同一層で
接続要求のある電源／グランドの仮想配線領域が交差し
た部分を削除するために、交差領域内で部品の入替えを
行い部品の配置改善を行う工程と、各層毎に、割り付け
られた電源／グランドの接続情報と、配置改善された部
品配置情報とから各信号単位で仮想配線領域を作成し、
この仮想配線領域に基づいて、異なる信号線の仮想配線
領域の重なりを削除し、重なりが発生しないように仮想
配線領域を順次拡大して電源／グランドの多角形を生成
する工程とを含むことを特徴としている。According to a third aspect of the present invention, there is provided a circuit board designing method for designing a circuit board having a plurality of power supply / grounds and a plurality of power supply / grounds assigned to one layer. In a circuit board design method, a step of obtaining a power / ground combination to be routed in the vicinity to reduce a current loop based on connection information of components constituting a circuit board and power / ground; A step of allocating power / ground to be wired to each layer based on the information of combination of ground / ground, and a virtual wiring area of a power / ground requested to be connected in the same layer based on the information of allocation of power / ground. A process of replacing components in the intersection area to improve the arrangement of the components in order to delete the portion where the power / granular power is allocated for each layer. And connection information, to create a virtual wiring area at each of the signal unit from the arrangement improved component placement information,
Removing the overlapping of the virtual wiring regions of different signal lines based on the virtual wiring region, and sequentially expanding the virtual wiring regions so as to prevent the overlapping from occurring, thereby generating a power / ground polygon. Features.

【００４５】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報に基づいて、各層に配線する電源／グランドの
割り付けが行われることで、１つの層に複数系統の電源
／グランドを割り付けることができる。このため、従来
のように、１つの層に１つの電源／グランドを対応した
回路基板よりも基板の層数の削減を図ることができる。According to the above configuration, based on the components constituting the circuit board and the connection information of the power supply / ground, the combination of the power supply / ground to be wired nearby in order to reduce the current loop is determined. By allocating the power / ground to be wired to each layer based on the combination information of the / ground, a plurality of power / grounds can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【００４６】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。Further, power / ground wiring for each layer is allocated based on the power / ground combination information. Based on the power / ground allocation information, the power / ground for which connection is requested in the same layer is determined. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【００４７】上記のように部品の配置改善を実施するこ
とにより、電源／グランドの多角形で形成される配線経
路の凹凸の低減が図れ、この結果、電源とグランドで形
成される電流ループの面積が小さくなり、不要輻射を低
減することができる。By improving the arrangement of components as described above, it is possible to reduce the unevenness of the wiring path formed by the power / ground polygon, and as a result, the area of the current loop formed by the power supply and the ground is reduced. And unnecessary radiation can be reduced.

【００４８】さらに、信号線とグランドで形成される電
流ループの面積を縮小化するための信号線の無駄な引回
しがなくなり、配線経路を短くすることができ、不要輻
射の低減が容易となる。Further, unnecessary routing of the signal line for reducing the area of the current loop formed by the signal line and the ground is eliminated, the wiring path can be shortened, and unnecessary radiation can be easily reduced. .

【００４９】また、各層毎に、割り付けられた電源／グ
ランドの接続情報、配置改善された部品配置情報とから
各信号単位で仮想配線領域を作成し、この仮想配線領域
に基づいて、異なる信号線の仮想配線領域の重なりを削
除し、重なりが発生しないように仮想配線領域を順次拡
大して電源／グランドの多角形が生成されることで、電
源／グランドの多角形の配線経路を自動的に作成するこ
とができる。Also, a virtual wiring area is created for each signal from the power / ground connection information allocated to each layer and the component arrangement information with improved layout, and different signal lines are created based on the virtual wiring area. The overlapping of the virtual wiring regions is removed, and the virtual wiring region is sequentially enlarged so that the overlapping does not occur, and the power / ground polygon is generated. Can be created.

【００５０】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygonal wiring path which has been conventionally designed manually. The period can be shortened.

【００５１】なお、上記の回路基板設計方法を、請求項
１５に記載したように、コンピュータプログラムとして
実現することもできる。The above-described circuit board designing method can be realized as a computer program.

【００５２】また、上記の回路基板設計方法は、請求項
２０に記載した回路基板設計装置により実現できる。The above circuit board designing method can be realized by the circuit board designing apparatus according to the present invention.

【００５３】請求項４の回路基板設計方法は、上記の課
題を解決するために、複数系統の電源／グランドを有
し、１つの層に複数の電源／グランドが割り付けられた
回路基板を設計する回路基板設計方法において、回路基
板を構成する部品および電源／グランドの接続情報に基
づいて、電流ループを縮小化するために近傍に配線すべ
き電源／グランドの組み合わせを求める工程と、求めら
れた電源／グランドの組み合わせ情報に基づいて、上記
部品の初期配置を行う工程と、得られた部品の初期配置
情報と、上記部品、電源／グランドの接続情報とに基づ
いて、各層に配線する電源／グランドの割り付けを行う
工程と、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えを行い部品の配置改善を行う工程と、各層毎
に、割り付けられた電源／グランドの接続情報と配置改
善された部品配置情報とから各信号単位で仮想配線領域
を作成し、この仮想配線領域に基づいて、異なる信号線
の仮想配線領域の重なりを削除し、重なりが発生しない
ように仮想配線領域を順次拡大して電源／グランドの多
角形を生成する工程とを含むことを特徴としている。According to a fourth aspect of the present invention, there is provided a circuit board designing method for designing a circuit board having a plurality of systems of power supply / grounds and a plurality of power supply / grounds assigned to one layer. In a circuit board design method, a step of obtaining a power / ground combination to be routed in the vicinity to reduce a current loop based on connection information of components constituting a circuit board and power / ground; Performing the initial placement of the components based on the combination information of the ground / ground, and power / ground wiring in each layer based on the obtained initial placement information of the components and the connection information of the components and the power / ground. And, based on the power / ground allocation information, determine the intersection of the power / ground virtual wiring areas for which connection is required in the same layer. In order to eliminate the problem, a process of replacing components in the intersection area to improve component placement, and a signal / signal unit based on power / ground connection information and component placement information with improved placement for each layer. A virtual wiring area is created, and based on the virtual wiring area, the overlapping of the virtual wiring areas of different signal lines is deleted, and the virtual wiring area is sequentially enlarged so that no overlapping occurs to generate a power / ground polygon. And the step of performing

【００５４】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報から得られた部品の初期配置情報と、上記部品
および電源／グランドの接続情報とに基づいて、各層に
配線する電源／グランドの割り付けが行われることで、
１つの層に複数系統の電源／グランドを割り付けること
ができる。このため、従来のように、１つの層に１つの
電源／グランドを対応した回路基板よりも基板の層数の
削減を図ることができる。According to the above configuration, based on the components constituting the circuit board and the connection information of the power supply / ground, the combination of the power supply / ground to be wired nearby in order to reduce the current loop is determined. By assigning the power supply / ground to be wired to each layer based on the initial arrangement information of the parts obtained from the combination information of the / ground and the connection information of the parts and the power / ground,
A plurality of systems of power / ground can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【００５５】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。これにより、
無駄な電源／グランドの配線経路の引回しを無くすこと
ができるので、ノイズ遮断効果のあるグランドを生成す
ることができる。Moreover, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the power / ground shape. This allows
Since unnecessary routing of the power / ground wiring path can be eliminated, a ground having a noise cutoff effect can be generated.

【００５６】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。The power / ground wiring for each layer is allocated based on the power / ground combination information. Based on the power / ground allocation information, the power / ground for which connection is requested in the same layer is determined. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【００５７】このように、部品の配置改善を実施するこ
とで、多角形で形成される電源／グランドの配線経路の
凹凸が低減される。この結果、電源とグランドで形成さ
れる電流ループと、信号線とグランドで形成される電流
ループの面積を縮小することができる。As described above, by improving the arrangement of components, the unevenness of the power supply / ground wiring path formed by polygons is reduced. As a result, the area of the current loop formed by the power supply and the ground and the area of the current loop formed by the signal line and the ground can be reduced.

【００５８】以上のことから、不要輻射を低減する効果
を発揮すると共に、部品配置に関しても部品のグループ
化処理を用いて配置するようになっているので、前記請
求項１〜３よりも、ノイズ削減効果のある電源／グラン
ドの配線経路を自動生成することが可能となる。From the above, the effect of reducing unnecessary radiation is exhibited, and the components are arranged by using the component grouping process. It is possible to automatically generate a power / ground wiring path having a reduction effect.

【００５９】さらに、各層毎に、割り付けられた電源／
グランドの接続情報、配置改善された部品配置情報とか
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形が生成されることで、
電源／グランドの多角形の配線経路を自動的に作成する
ことができる。Further, the power supply /
A virtual wiring region is created for each signal from the ground connection information and the improved component placement information, and the overlapping of the virtual wiring regions of different signal lines is eliminated based on the virtual wiring region, so that no overlapping occurs. The power / ground polygon is generated by sequentially expanding the virtual wiring area as described above,
A power supply / ground polygonal wiring path can be automatically created.

【００６０】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygon wiring path that has been conventionally designed manually. The period can be shortened.

【００６１】なお、上記の回路基板設計方法を、請求項
１６に記載したように、コンピュータプログラムとして
実現することもできる。The above circuit board designing method can be realized as a computer program as described in claim 16.

【００６２】また、上記の回路基板設計方法は、請求項
２１に記載した回路基板設計装置により実現できる。The above-mentioned circuit board designing method can be realized by the circuit board designing apparatus according to the twenty-first aspect.

【００６３】請求項５の回路基板設計方法は、上記の課
題を解決するために、請求項３または４の構成に加え
て、上記部品の配置改善を行う工程は、部品の配置情
報、部品の接続情報、電源／グランドの層割り付け情報
を入力する情報入力処理工程と、入力された部品の配置
情報と、電源／グランドの層割り付け情報とから仮想配
線を生成する仮想配線生成処理工程と、上記仮想配線で
囲まれた領域同士の交差領域を求め、交差領域の多い順
に部品の配置変換を繰り返した後、交差領域から部品の
配置変更の対象となる部品を選択する部品選択処理工程
とを含むことを特徴としている。According to a fifth aspect of the present invention, in order to solve the above-mentioned problems, in addition to the configuration of the third or fourth aspect, the step of improving the arrangement of the parts includes the steps of: An information input processing step of inputting connection information and power / ground layer allocation information; a virtual wiring generation processing step of generating virtual wiring from input component placement information and power / ground layer allocation information; A part selection processing step of obtaining a crossing region between the regions surrounded by the virtual wiring, repeating component placement conversion in descending order of the crossing region, and then selecting a component to be repositioned from the crossing region. It is characterized by:

【００６４】上記の構成によれば、入力された部品の配
置情報と、電源／グランドの層割り付け情報とから仮想
配線が生成され、上記仮想配線で囲まれた領域同士の交
差領域を求め、交差領域の多い順に部品の配置変換を繰
り返した後、交差領域から部品の配置変更の対象となる
部品が選択されることで、電源／グランドのパターンで
形成される電流ループの面積と、信号線とグランドの配
線経路で形成される電流ループの面積を小さくすること
ができる。According to the above configuration, a virtual wiring is generated from the input component arrangement information and the power / ground layer allocation information, and an intersection area between the areas surrounded by the virtual wiring is determined. After repeating the component placement conversion in the order of the area, the component to be repositioned is selected from the intersection area, so that the area of the current loop formed by the power / ground pattern, the signal lines, The area of the current loop formed by the ground wiring path can be reduced.

【００６５】これにより、電流ループの面積の縮小化に
より、基板全体の不要輻射の低減を図ることができる。As a result, unnecessary radiation of the entire substrate can be reduced by reducing the area of the current loop.

【００６６】しかも、電流ループの面積を縮小化するよ
うに部品の配置改善が実施されているので、電源／グラ
ンドの配線経路の凹凸を削減することが可能となる。ま
た、部品のグループ化情報を用いることにより、他シス
テムや人手で作成した部品配置を変更することができ、
凹凸の少ない電源／グランドの多角形の形状を変更する
ことができる。Moreover, since the arrangement of components is improved so as to reduce the area of the current loop, it is possible to reduce unevenness of the power / ground wiring path. Also, by using the component grouping information, it is possible to change the component arrangement created by other systems or manually,
The polygonal shape of the power / ground with less unevenness can be changed.

【００６７】請求項６の回路基板設計方法は、上記の課
題を解決するために、請求項１ないし５の何れかの構成
に加えて、さらに、上記電源／グランドの配線経路を生
成する工程にて得られた電源／グランドの配線経路情報
に基づいて、配線される各信号線毎に、リターン経路と
なるグランドを求めて、上記各信号線をグループ化する
信号線のグループ化処理工程と、上記信号線のグループ
化処理工程にて得られた信号線のグループ化情報に基づ
いて、各々の信号線の配線時にリターン経路となるグラ
ンドの形状を配線可能領域に写像し、その写像した配線
形状の情報を元に配線領域に重み付けを行い信号線を配
線する配線処理工程とが含まれていることを特徴として
いる。According to a sixth aspect of the present invention, there is provided a circuit board designing method according to any one of the first to fifth aspects, further comprising the step of generating the power / ground wiring path. A signal line grouping process of obtaining a ground as a return path for each signal line to be wired based on the obtained power / ground wiring path information, and grouping the signal lines. Based on the signal line grouping information obtained in the signal line grouping process, a ground shape serving as a return path at the time of wiring each signal line is mapped onto a wirable area, and the mapped wiring shape is mapped. And a wiring processing step of weighting the wiring area based on the above information and wiring the signal lines.

【００６８】上記の構成によれば、電源／グランドの生
成処理後に、リターン経路となるグランドの形状を配線
可能領域に写像し、優先的にその領域内で信号線の配線
を行う処理を実施しているので、信号線とグランドで形
成される電流ループを削減することができる。According to the above arrangement, after the power / ground generation processing, the processing of mapping the shape of the ground, which is the return path, to the wirable area, and preferentially wiring the signal line in that area is performed. Therefore, the current loop formed by the signal line and the ground can be reduced.

【００６９】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができる。By reducing the area of the current loop, unnecessary radiation of the entire substrate can be reduced.

【００７０】つまり、電源／グランドの形状を考慮した
配線経路を自動生成できる。また、従来の信号線とグラ
ンドで形成される電流ループの面積を考慮しないで配線
長だけを考慮した配線手法と比較して、上記方法を作用
することにより、配線長が従来のものよりも長くなって
も、信号線とグランドの配線経路で形成される電流ルー
プを小さくでき、不要輻射の低減効果を図ることができ
る。That is, it is possible to automatically generate a wiring route in consideration of the shape of the power supply / ground. In addition, by applying the above method, the wiring length is longer than that of the conventional wiring method in comparison with the conventional wiring method that only considers the wiring length without considering the area of the current loop formed by the signal line and the ground. Even so, the current loop formed by the signal line and the ground wiring path can be reduced, and the effect of reducing unnecessary radiation can be achieved.

【００７１】請求項７の回路基板設計方法は、上記の課
題を解決するために、複数系統の電源／グランドを有
し、１つの層に複数の電源／グランドが割り付けられた
回路基板を設計する回路基板設計方法において、回路基
板を構成する部品および電源／グランドの接続情報、部
品の配置情報、電源／グランドの配線経路情報に基づい
て、各信号線毎にリターン経路となるグランドを求め
て、各信号線をグループ化する信号線のグループ化処理
工程と、上記信号線のグループ化処理工程にて得られた
信号線のグループ化情報に基づいて、各々の信号線の配
線時にリターン経路となるグランドの形状を配線可能領
域に写像し、その情報を元に配線領域に重み付けを行い
信号線を配線する配線処理工程とを含むことを特徴とし
ている。According to a seventh aspect of the present invention, there is provided a circuit board designing method for designing a circuit board having a plurality of power supply / grounds and a plurality of power supply / grounds assigned to one layer. In the circuit board design method, a ground serving as a return path is determined for each signal line based on connection information of components constituting the circuit board and power supply / ground, arrangement information of components, and wiring path information of power supply / ground. Based on the signal line grouping process for grouping each signal line and the signal line grouping information obtained in the signal line grouping process, a return path is formed when each signal line is wired. And a wiring processing step of mapping the shape of the ground to the wirable area, weighting the wiring area based on the information, and wiring the signal lines.

【００７２】上記の構成によれば、電源／グランドの生
成が人手によるものか自動によるものかに関わらず、リ
ターン経路となるグランドの形状を配線可能領域に写像
し、優先的にその領域内で信号線の配線を行う処理を実
施しているので、信号線とグランドで形成される電流ル
ープを削減することができる。According to the above configuration, regardless of whether the power / ground is generated manually or automatically, the shape of the ground serving as the return path is mapped to the wirable area, and the area within the area is preferentially mapped. Since the process of wiring the signal lines is performed, a current loop formed by the signal lines and the ground can be reduced.

【００７３】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができる。By reducing the area of the current loop, unnecessary radiation of the entire substrate can be reduced.

【００７４】なお、上記の回路基板設計方法を、請求項
１７に記載したように、コンピュータプログラムとして
実現することもできる。The circuit board design method described above can be realized as a computer program as described in claim 17.

【００７５】また、上記の回路基板設計方法は、請求項
２２に記載した回路基板設計装置により実現できる。The above circuit board designing method can be realized by the circuit board designing apparatus according to the present invention.

【００７６】請求項８の回路基板設計方法は、上記の課
題を解決するために、請求項６または７の構成に加え
て、上記配線処理工程は、部品の接続情報、部品の配置
情報、電源／グランドの配線経路情報、各信号線のリタ
ーン経路となるグランドの名称を記述した信号線のグル
ープ化情報を入力する情報入力処理工程と、入力された
部品の接続情報、部品の配置情報、および電源／グラン
ドの配線経路情報から信号線の配線順序を求めて、この
配線順序に従って配線する信号線を指定する信号線指定
処理工程と、上記信号線のグループ化情報に基づいて、
信号のリターン経路となるグランドの配線領域情報を求
め、信号線の配線時に、上記グランドの配線領域情報を
配線可能層に写像する写像処理工程と、上記配線可能層
の写像された領域内で信号線の配線が行えるように、各
領域を分割して、該分割領域に重み付けを行い、この重
みの総和が最小となるように電源／グランドの配線経路
を生成する配線経路生成工程とを含むことを特徴してい
る。According to an eighth aspect of the present invention, in order to solve the above-mentioned problems, in addition to the configuration of the sixth or seventh aspect, the wiring processing step further comprises the steps of: An information input processing step of inputting signal line grouping information describing the name of the ground, which is the return path of each signal line, the connection information of the input parts, the arrangement information of the parts, A signal line designation processing step of determining a signal line wiring order from the power supply / ground wiring path information and designating a signal line to be wired according to the wiring order, based on the signal line grouping information,
A mapping processing step of obtaining ground wiring area information as a signal return path, and mapping the ground wiring area information to a wirable layer during wiring of a signal line; and a signal processing step in the mapped area of the wirable layer. A wiring path generating step of dividing each area so that wiring can be performed, weighting the divided areas, and generating a power / ground wiring path so as to minimize the sum of the weights. It is characterized by

【００７７】上記の構成によれば、信号線の配線時に、
信号線のリターン経路となるグランドのパターンの形状
情報を配線可能領域に写像し、信号線に関しては、その
配線可能領域内で優先的に配線することが可能となる。According to the above configuration, when wiring the signal lines,
The shape information of the ground pattern serving as the return path of the signal line is mapped on the wirable area, and the signal line can be preferentially wired within the wirable area.

【００７８】これにより、信号線とグランドで形成され
る電流ループの面積の縮小化が可能となるので、電流ル
ープの面積縮小化による不要輻射の低減が可能となる。Thus, the area of the current loop formed by the signal line and the ground can be reduced, so that the unnecessary radiation can be reduced by reducing the area of the current loop.

【００７９】つまり、信号線のグループ化処理を実施し
ていない場合でも、人手でテーブルを作成するこによ
り、不要輻射を低減する信号配線を生成することが可能
である。That is, even when the signal line grouping process is not performed, it is possible to generate signal wiring for reducing unnecessary radiation by manually creating a table.

【００８０】請求項９の回路基板設計方法は、上記の課
題を解決するために、請求項１ないし８の何れかの構成
に加えて、上記電源／グランドの組み合わせを求める工
程は、部品の接続情報、電源／グランドを認識する属性
情報、基板の分割情報を入力する情報入力処理工程と、
上記部品の接続情報および電源／グランドを認識する属
性情報に基づいて、各部品が属すべき電源／グランドの
属性情報を求め、各部品を属性毎にグループ化したテー
ブルを作成するテーブル作成処理工程と、作成されたテ
ーブルの情報および基板の分割情報に基づいて、電源／
グランドの組み合わせ情報としての部品のグループ化情
報を作成するグループ化情報作成処理工程とを含むこと
を特徴としている。According to a ninth aspect of the present invention, there is provided a circuit board designing method according to any one of the first to eighth aspects, wherein the step of obtaining the power / ground combination includes the steps of connecting components. Information input processing step of inputting information, attribute information for recognizing power / ground, and board division information;
A table creation processing step of obtaining attribute information of power / ground to which each component belongs based on the connection information of the components and attribute information for recognizing power / ground, and creating a table in which the components are grouped for each attribute; , Based on the created table information and board division information,
And a grouping information creation processing step of creating grouping information of parts as ground combination information.

【００８１】上記の構成によれば、部品の接続情報およ
び電源／グランドを認識する属性情報に基づいて、電源
／グランドの組み合わせ情報としての部品のグループ化
情報を作成するようになっているので、層割り付けや、
部品の配置／配置改善に有効に活用できる。これによ
り、不要輻射を低減するための電源／グランドの層割り
付けや部品配置が可能となる。According to the above arrangement, component grouping information as power / ground combination information is created based on component connection information and power / ground recognition attribute information. Layer allocation,
It can be effectively used for component placement / improvement. This makes it possible to allocate power / ground layers and to arrange components to reduce unnecessary radiation.

【００８２】また、上記部品のグループ化情報は、人手
による回路基板設計においても有効に活用することがで
きるので、人手による設計で得られた回路基板での不要
輻射の低減効果を期待することができる。Since the above-mentioned grouping information of parts can be effectively used in circuit board design by hand, an effect of reducing unnecessary radiation in the circuit board obtained by design by hand can be expected. it can.

【００８３】請求項１０の回路基板設計方法は、上記の
課題を解決するために、請求項１ないし８の何れかの構
成に加えて、上記電源／グランドの組み合わせを求める
工程は、部品の接続情報、各部品を機能毎に分類するた
めの部品の機能ブロック情報、電源／グランドを認識す
る属性情報、基板の分割情報を入力する情報入力処理工
程と、上記部品の接続情報および電源／グランドを認識
する属性情報に基づいて、各部品が属すべき電源／グラ
ンドの属性情報を求め、各部品を属性毎にグループ化し
たテーブルを作成するテーブル作成処理工程と、作成さ
れたテーブルの情報、基板の分割情報、および部品の機
能ブロック情報とに基づいて、電源／グランドの組み合
わせ情報としての部品のグループ化情報を作成するグル
ープ化情報作成処理工程とを含むことを特徴としてい
る。According to a tenth aspect of the present invention, in order to solve the above-mentioned problem, in addition to any one of the first to eighth aspects, the step of obtaining the power / ground combination comprises the step of connecting components. Information, functional block information of components for classifying each component for each function, attribute information for recognizing power / ground, information input processing for inputting board division information, and connection information and power / ground of the components. Based on the attribute information to be recognized, power / ground attribute information to which each component belongs is determined, and a table creation processing step of creating a table in which each component is grouped for each attribute, information of the created table, board information, A grouping information creating process for creating grouping information of parts as power / ground combination information based on the division information and the functional block information of the parts. It is characterized in that it comprises a step.

【００８４】上記の構成によれば、電源／グランドの組
み合わせ情報としての部品のグループ化情報に、部品の
機能ブロック情報が含まれているので、この部品のグル
ープ化情報に基づいて、各部品に関してグループ化を行
うことで、部品の機能ブロック情報を含まない前記請求
項９の場合よりも細かな分割が可能となる。According to the above configuration, since the component grouping information as the power / ground combination information includes the functional block information of the component, the component grouping information is determined based on the component grouping information. By performing grouping, it is possible to perform finer division than in the case of the ninth aspect, which does not include functional block information of components.

【００８５】しかも、機能ブロック情報を加味すること
により、電源／グランド以外に信号線の長さを考慮した
部品の配置検討が可能となるので、信号線の配線長を短
くできる。In addition, by considering the function block information, it is possible to examine the arrangement of components in consideration of the length of the signal line in addition to the power supply / ground, so that the wiring length of the signal line can be reduced.

【００８６】さらに、信号線が短くなることで、信号線
とグランドで形成される電流ループの面積が小さくなる
ので、不要輻射の低減を図ることができる。Further, since the area of the current loop formed by the signal line and the ground is reduced by shortening the signal line, unnecessary radiation can be reduced.

【００８７】請求項１１の回路基板設計方法は、上記の
課題を解決するために、請求項１ないし１０の何れかの
構成に加えて、上記電源／グランドの割り付けを行う工
程は、部品の配置情報、部品の接続情報、近傍に配線配
線すべき電源／グランドの組み合わせを記述したテーブ
ル情報とを入力する情報入力処理工程と、入力された部
品の配置情報、部品の接続情報、テーブル情報に基づい
て、配線領域を生成する配線領域生成処理工程と、上記
テーブル情報から同一層での配線領域の交差部分を削除
し、以下の評価式（１）から得られた評価値が最小とな
るように層を割り付ける層割り付け処理工程とを含むこ
とを特徴としている。According to an eleventh aspect of the present invention, in order to solve the above-mentioned problems, in addition to any one of the first to tenth aspects, the step of allocating the power supply / ground includes the step of arranging components. An information input processing step of inputting information, component connection information, and table information describing a combination of power supply / ground to be wired in the vicinity, and based on the input component placement information, component connection information, and table information Then, the wiring area generation processing step of generating the wiring area and the intersection of the wiring areas in the same layer are deleted from the table information so that the evaluation value obtained from the following evaluation formula (1) is minimized. And a layer assignment processing step of assigning layers.

【００８８】 評価値∝Ｋ１・ΣＳ０−Ｋ２・ΣＳ１／Ｌ ・・・・・・ （１） Ｓ０：同一層での配線領域の交差面積 Ｓ１：同一グループの電源／グランドで異なる層の配線
領域を同一層に写像した場合の交差面積 Ｌ ：写像前の層間距離 Ｋ１，Ｋ２：定数 上記の構成によれば、上記評価式（１）から得られた評
価値が最小となるように層を割り付ける層割り付け処理
が行われることで、電源／グランドの層割り付け状態の
定量化が可能となる。Evaluation value ∝K 1 ΣS 0 -K 2 ΣS 1 / L (1) S 0: Intersecting area of wiring area in the same layer S 1: Wiring area of different layer by power supply / ground in the same group Intersecting area when mapped on the same layer L: Interlayer distance before mapping K1, K2: Constant According to the above configuration, the layers are allocated such that the evaluation value obtained from the above-described evaluation expression (1) is minimized. By performing the allocation processing, the power / ground layer allocation state can be quantified.

【００８９】これにより、上記評価式（１）から得られ
る評価値に基づいて、層割り付けを行うことで、不要輻
射の低減が可能な電源／グランドの層割り付けを行うこ
とができる。Thus, by allocating layers based on the evaluation value obtained from the evaluation expression (1), it is possible to perform power / ground layer allocation capable of reducing unnecessary radiation.

【００９０】しかも、従来人手で設計していた多角形の
電源／グランドの配線経路を自動で生成することができ
る。Further, a polygonal power supply / ground wiring path which has been conventionally designed manually can be automatically generated.

【００９１】さらに、上記層割り付け情報は、人手によ
る回路基板設計においても有効に活用することができる
ので、人手による設計で得られた回路基板での不要輻射
の低減効果を期待することができる。Further, since the layer assignment information can be effectively utilized in manual circuit board design, an effect of reducing unnecessary radiation on a circuit board obtained by manual design can be expected.

【００９２】請求項１２の回路基板設計方法は、上記の
課題を解決するために、請求項１ないし１１の何れかの
構成に加えて、上記電源／グランドを生成する工程は、
部品の配置情報、部品の接続情報、電源／グランドの層
割り付け情報、基板の分割情報を入力する情報入力処理
工程と、入力された基板の分割情報に基づいて基板を分
割する基板分割処理工程と、上記基板の分割情報、部品
の接続情報、部品の配置情報、電源／グランドの層割り
付け情報に基づいて配線形状を生成する配線形状生成処
理工程と、生成した配線形状から異なる信号の配線形状
との交差領域を削除した初期の配線形状を生成する初期
配線形状生成処理工程と、上記初期の配線形状情報に基
づいて、基板を分割した領域単位で、配線領域を順次拡
大処理する配線領域拡大処理工程とを含むことを特徴と
している。According to a twelfth aspect of the present invention, there is provided a circuit board designing method according to any one of the first to eleventh aspects, wherein the step of generating the power supply / ground includes:
An information input processing step of inputting component arrangement information, component connection information, power / ground layer allocation information, and board division information; and a board division processing step of dividing the board based on the inputted board division information. A wiring shape generation processing step of generating a wiring shape based on the board division information, component connection information, component placement information, and power / ground layer allocation information; and a wiring shape of a signal different from the generated wiring shape. An initial wiring shape generation processing step of generating an initial wiring shape in which an intersection area of the above is deleted, and a wiring area enlargement processing of sequentially expanding the wiring area in units of divided areas of the substrate based on the initial wiring shape information. And a process.

【００９３】上記の構成によれば、生成した配線形状か
ら異なる信号の配線形状との交差領域を削除した初期の
配線形状の情報に基づいて、基板を分割した領域単位
で、配線領域を順次拡大処理しているので、多角形で形
成される電源／グランドの配線経路を自動生成すること
が可能となる。According to the above configuration, the wiring area is sequentially enlarged in units of divided areas on the basis of the information on the initial wiring shape obtained by deleting the intersection area with the wiring shape of a different signal from the generated wiring shape. Since the processing is performed, it is possible to automatically generate a power supply / ground wiring path formed by a polygon.

【００９４】このように、電源／グランドの多角形の配
線経路の自動生成により、１つの層に複数の電源／グラ
ンドのパターンを自動生成することができるので、基板
の層数の削減が可能となる。As described above, a plurality of power / ground patterns can be automatically generated in one layer by automatically generating a polygonal power / ground wiring path, so that the number of layers of the substrate can be reduced. Become.

【００９５】また、多角形で形成された電源／グランド
の配線形状は、人手で層の割り付け情報が与えられた場
合に関しても、多角形の配線経路を自動生成することが
可能となる。The power supply / ground wiring shape formed by a polygon makes it possible to automatically generate a polygonal wiring route even when layer assignment information is manually given.

【００９６】さらに、与えられた層割り付けの範囲内
で、ノイズ削減効果のある多角形で形成された電源／グ
ランドの配線経路を自動生成することが可能となる。Furthermore, within the given layer allocation range, it is possible to automatically generate a power supply / ground wiring path formed of a polygon having a noise reduction effect.

【００９７】[0097]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔実施の形態１〕本発明の実施の一形態について説明す
れば、以下の通りである。[Embodiment 1] The following will describe one embodiment of the present invention.

【００９８】本実施の形態に係る回路基板設計方法を実
現するために、例えばＣＡＤ（Computer Aided Design)
システム等の回路基板設計装置が使用される。尚、本実
施の形態では、図４６に示すように、プリント基板、Ｍ
ＣＭ（multi-chip module)基板等の多系統の電源／グラ
ンドが存在する回路基板を設計する場合について説明す
る。In order to realize the circuit board designing method according to the present embodiment, for example, CAD (Computer Aided Design)
A circuit board design device such as a system is used. In the present embodiment, as shown in FIG.
A case of designing a circuit board having multiple systems of power / ground such as a CM (multi-chip module) board will be described.

【００９９】上記ＣＡＤシステムは、コンピュータを用
いて、回路を構成する部品の配置や部品間の信号線の配
置をディスプレイ画面上で決定するものであり、この決
定した設計事項に基づいて実際の回路基板が作成され
る。したがって、上記ＣＡＤシステムでは、実際の回路
基板が作成される前に、各部品および各電源／グランド
の配置情報を示す部品配置情報、および部品および各電
源／グランドの接続関係を示す接続情報を作成できる。
上記の両情報は、例えば、コンピュータにおいて、マウ
ス等の入力装置によりディスプレイ画面上で指示するこ
とにより作成される。尚、上記両情報は、マウス等の入
力装置によりディスプレイ画面上で作成せずに、論理回
路の真理値等から作成しても良い。The CAD system uses a computer to determine the arrangement of components constituting a circuit and the arrangement of signal lines between components on a display screen. Based on the determined design items, an actual circuit is determined. A substrate is created. Therefore, in the CAD system, before an actual circuit board is created, component arrangement information indicating arrangement information of each component and each power supply / ground and connection information indicating a connection relationship between the component and each power supply / ground are created. it can.
Both of the above information are created by giving an instruction on a display screen with an input device such as a mouse in a computer, for example. Note that the above both information may not be created on the display screen by an input device such as a mouse, but may be created from a truth value of a logic circuit or the like.

【０１００】上記ＣＡＤシステムに用いられる回路基板
設計装置は、例えば図１に示すように、入力部１、回路
基板設計処理部２、出力部３で構成されている。The circuit board design apparatus used in the CAD system includes, for example, an input unit 1, a circuit board design processing unit 2, and an output unit 3, as shown in FIG.

【０１０１】上記入力部１は、設計すべき回路基板の接
続情報や配置情報等の各種情報を入力する手段であり、
マウスやキーボード等のコンピュータで通常用いられて
いる入力装置が使用される。上記接続情報は、回路基板
を構成する電源／グランドおよび部品の接続関係を示す
ものである。また、配置情報は、回路基板を構成する部
品の配置情報であり、各部品の配置面の情報も含めたも
のを示す。The input section 1 is a means for inputting various information such as connection information and arrangement information of a circuit board to be designed.
Input devices commonly used in computers, such as a mouse and a keyboard, are used. The connection information indicates a connection relationship between a power supply / ground and components constituting the circuit board. The arrangement information is information on the arrangement of components constituting the circuit board and includes information on the arrangement surface of each component.

【０１０２】上記回路基板設計処理部２は、上記入力部
１にて入力された接続情報および配置情報に基づいて回
路基板の設計処理を行い、実際に設計される回路基板の
設計情報（以下、回路基板設計情報と称する）を生成す
る手段である。尚、この回路基板設計処理部２の詳細に
ついては、後述する。The circuit board design processing section 2 performs a circuit board design process based on the connection information and the arrangement information input from the input section 1, and design information of a circuit board to be actually designed (hereinafter referred to as “design information”). (Referred to as circuit board design information). The details of the circuit board design processing section 2 will be described later.

【０１０３】上記出力部３は、上記回路基板設計処理部
２にて得られた回路基板設計情報を出力する手段であ
り、ＣＲＴ（Cathode Ray Tube) からなるディスプレイ
装置等のコンピュータで通常用いられる表示装置が使用
される。The output section 3 is a means for outputting the circuit board design information obtained by the circuit board design processing section 2, and is a display device normally used in a computer such as a display device comprising a CRT (Cathode Ray Tube). The device is used.

【０１０４】即ち、上記構成の回路基板設計装置では、
上記の各部において以下の処理が施される。That is, in the circuit board designing apparatus having the above configuration,
The following processing is performed in each of the above units.

【０１０５】入力部１において、基板に実装する部品の
接続情報と配置情報とを入力する処理が施される。The input unit 1 performs a process of inputting connection information and arrangement information of components to be mounted on a board.

【０１０６】回路基板設計処理部２は、図１に示すよう
に、部品のグループ化処理回路４、電源／グランド割付
け処理回路５、電源グランド生成処理回路６の３つの処
理回路で構成され、各処理回路にて以下の処理が施され
る。As shown in FIG. 1, the circuit board design processing section 2 is composed of three processing circuits: a component grouping processing circuit 4, a power supply / ground allocation processing circuit 5, and a power ground generation processing circuit 6. The following processing is performed in the processing circuit.

【０１０７】上記部品のグループ化処理回路４は、各部
品の接続情報から部品のグループ化を行うことにより、
近傍に配線すべき電源／グランドの組み合わせを求める
処理を施す手段である。詳細については後述する。The component grouping processing circuit 4 performs component grouping based on the connection information of each component,
This is a means for performing processing for determining a power / ground combination to be wired in the vicinity. Details will be described later.

【０１０８】上記電源／グランド割付け処理回路５は、
先ず、部品の配置情報を元に、電源／グランドの種類毎
に電源／グランド端子を有する部品では、この電源／グ
ランド端子を頂点とし、もしくは電源／グランド端子が
存在しない部品では、部品の中心を頂点とした多角形の
仮想配線領域を先ず生成する処理を施し、次に、下記の
評価式（１）を用いて、全ての割り付け可能な電源／グ
ランドの割り付け構成の中から最小の評価値をとる層割
り付けを行う処理を施す手段である。詳細については後
述する。The power / ground assignment processing circuit 5 includes:
First, a component having a power / ground terminal for each type of power / ground based on the component placement information has the power / ground terminal at the top, or a component without a power / ground terminal has the center of the component. First, a process of generating a polygonal virtual wiring region having vertices is performed, and then, using the following evaluation formula (1), a minimum evaluation value is selected from all the power / ground allocation configurations that can be allocated. This is a means for performing processing for assigning layers to be taken. Details will be described later.

【０１０９】 評価値＝Ｋ１・ΣＳ０−Ｋ２・ΣＳ１／Ｌ ・・・・・・（１） Ｓ０：同一層での多角形の交差面積 Ｓ１：同一グループの電源／グランドで異なる層の多角
形を同一層に写像した場合の交差面積 Ｌ ：写像前の層間距離 Ｋ１，Ｋ２：定数 上記電源グランド生成処理回路６は、層割り付け情報お
よび部品の配置情報から、電源／グランド割付け処理回
路５と同様に、全ての電源／グランドに関して仮想配線
領域の初期状態を生成する手段である。ここで、異なる
電源／グランド間の仮想配線領域に交わりが存在する場
合には、交差を削除した状態を初期状態とする。そし
て、初期状態から配線領域を順次拡大することで、多角
形で構成される電源／グランドの配線領域を生成する処
理が施される。詳細については後述する。Evaluation value = K1ΣS0-K2ΣS1 / L (1) S0: Intersection area of polygon in the same layer S1: Polygon of different layer in power supply / ground of same group Intersection area when mapped on the same layer L: Interlayer distance before mapping K1, K2: Constant The power ground generation processing circuit 6 uses the layer allocation information and the component arrangement information in the same manner as the power / ground allocation processing circuit 5. , Means for generating the initial state of the virtual wiring area for all power / ground. Here, when an intersection exists in the virtual wiring area between different power / ground, the state where the intersection is deleted is set as the initial state. Then, by sequentially expanding the wiring area from the initial state, a process of generating a power / ground wiring area composed of polygons is performed. Details will be described later.

【０１１０】ここで、上記回路基板設計処理部２につい
て詳細に説明する。回路基板設計処理部２は、上記した
ように、部品のグループ化処理回路４と、電源／グラン
ド割付け処理回路５と、電源グランド生成処理回路６と
で構成されている。Here, the circuit board design processing section 2 will be described in detail. As described above, the circuit board design processing unit 2 includes the component grouping processing circuit 4, the power supply / ground allocation processing circuit 5, and the power ground generation processing circuit 6.

【０１１１】上記部品のグループ化処理回路４は、近傍
に配線すべき電源／グランドの組み合わせを求めるため
に、上記入力部１から入力される接続情報および配置情
報のうち、接続情報と、この接続情報から得られる親子
関係情報とに基づいて、複数の電源／グランドの系統が
存在する回路基板を構成する各部品がどの電源／グラン
ドに接続されているかを求め、各々の部品のグループ化
処理を行う回路である。The component grouping processing circuit 4 determines the connection information and the connection information among the connection information and arrangement information input from the input unit 1 in order to determine a power / ground combination to be wired nearby. Based on the parent-child relationship information obtained from the information, it is determined which power supply / ground is connected to each component constituting the circuit board on which a plurality of power / ground systems exist, and the grouping process of each component is performed. It is a circuit to perform.

【０１１２】上記接続情報としては、例えば図２に示す
ように、電源（１）〜電源（ｎ）と、部品（１）〜部品
（７）と、グランド（１）〜グランド（ｍ）との接続関
係を示したものを使用し、また、上記親子関係情報とし
て、例えば図３に示すように、図２に示す接続関係から
部品を除いた電源とグランドとの接続関係を示したもの
を使用する。尚、説明の便宜上、本実施の形態および以
下の他の実施の形態において、説明には、電源（１）〜
（３）と、部品（１）〜（７）と、グランド（１）〜
（２）とを使用する。As the connection information, for example, as shown in FIG. 2, power supply (1) to power supply (n), component (1) to component (7), and ground (1) to ground (m) The connection relationship is used, and as the parent-child relationship information, for example, as shown in FIG. 3, the connection relationship between the power supply and the ground excluding components from the connection relationship shown in FIG. 2 is used. I do. For convenience of description, in this embodiment and the following other embodiments, the description will be made with reference to the power supplies (1) to (1).
(3), parts (1) to (7), and ground (1) to
(2) is used.

【０１１３】上記部品のグループ化処理回路４は、上記
部品のグループ化処理を行うために、上記接続情報に基
づいて、部品毎のグループ化テーブル（以下、単にグル
ープ化テーブルと称する）を作成すると共に、上記親子
関係情報に基づいて、電源／グランドの親子関係テーブ
ル（以下、単に親子関係テーブルと称する）を作成する
ようになっている。The part grouping processing circuit 4 creates a grouping table for each part (hereinafter simply referred to as a grouping table) based on the connection information in order to perform the part grouping processing. At the same time, a power / ground parent-child relationship table (hereinafter, simply referred to as a parent-child relationship table) is created based on the parent-child relationship information.

【０１１４】上記グループ化テーブルは、図４に示すよ
うに、各部品毎に、部品の電源情報を格納する『電源ネ
ット』と、部品のグランド情報を格納する『グランドネ
ット』と、上記『電源ネット』に部品の電源情報が格納
されたか否かを判断する『電源フラグ』と、上記『グラ
ンドネット』に部品のグランド情報が格納されたか否か
を判断する『グランドフラグ』と、およびグループ化結
果を格納する『電源／グランド／両方の分類』との５つ
の項目で構成されている。As shown in FIG. 4, the grouping table includes, for each component, a “power net” for storing power information of the component, a “ground net” for storing ground information of the component, and a “power net” for storing the ground information of the component. A "power flag" that determines whether or not the power information of the component is stored in the "net"; a "ground flag" that determines whether the ground information of the component is stored in the "ground net"; and grouping The result is stored in five items, “power / ground / both classification”.

【０１１５】上記『電源ネット』には、図２に示す電源
（１）〜（３）の何れかを示すデータが格納され、『グ
ランドネット』には、図２に示すグランド（１）あるい
は（２）の何れかを示すデータが格納される。そして、
『電源フラグ』には、『電源ネット』に部品の電源情報
が格納されていれば、『１』が格納され、部品の電源情
報が格納されていなければ、『０』が格納される。『グ
ランドフラグ』には、『グランドネット』に部品のグラ
ンド情報が格納されていれば、『１』が格納され、部品
のグランド情報が格納されていなければ、『０』が格納
される。尚、『電源／グランド／両方の分類』に格納さ
れるグループ化結果については、後述する。The "power net" stores data indicating one of the power sources (1) to (3) shown in FIG. 2, and the "ground net" stores the ground (1) or ( Data indicating any of 2) is stored. And
In the “power flag”, “1” is stored if the power information of the component is stored in the “power net”, and “0” is stored if the power information of the component is not stored. “1” is stored in the “ground flag” if the ground information of the component is stored in the “ground net”, and “0” is stored if the ground information of the component is not stored. The grouping result stored in “power / ground / both categories” will be described later.

【０１１６】上記グループ化テーブルにおいて、例えば
図２に示すように、部品（１）が電源（１）に接続され
ると共に、グランド（１）に接続されている場合、図４
に示すように、『電源ネット』には、電源（１）を示す
データが、『グランドネット』には、グランド（１）を
示すデータが格納されると共に、『電源フラグ』および
『グランドフラグ』には、それぞれ『１』が格納され
る。In the above grouping table, for example, as shown in FIG. 2, when the component (1) is connected to the power source (1) and connected to the ground (1),
As shown in FIG. 2, data indicating the power supply (1) is stored in the “power net”, data indicating the ground (1) is stored in the “ground net”, and the “power flag” and the “ground flag” are stored. Stores "1".

【０１１７】そして、『電源／グランド／両方の分類』
には、グループ化結果として『ｖ１／ｇ１／ｂ１』が格
納される。ここで、ｖ１は電源（１）を示し、ｇ１はグ
ランド（１）を示し、ｂ１は電源とグランドが共に
（１）であることを示す。Then, "classification of power supply / ground / both"
Stores “v1 / g1 / b1” as a grouping result. Here, v1 indicates the power supply (1), g1 indicates the ground (1), and b1 indicates that both the power supply and the ground are (1).

【０１１８】また、上記親子関係テーブルは、図５に示
すように、各項目を表す『セル番号』と、各セル番号に
対応したセルを構成する電源／グランドの名称を表す
『ネット名』と、親子関係を表す『親／子へのポインタ
ー』と、兄弟関係を表す『兄弟へのポインター』との４
つの項目で構成されている。As shown in FIG. 5, the parent-child relationship table includes a "cell number" representing each item and a "net name" representing the name of the power supply / ground constituting the cell corresponding to each cell number. , "Pointer to parent / child" representing parent-child relationship and "pointer to brother" representing sibling relationship.
It consists of two items.

【０１１９】上記『ネット名』には、電源（１）〜
（３）あるいはグランド（１）および（２）の何れかが
格納される。そして、『親／子へのポインター』には、
親子関係にあるセルのセル番号が格納されると共に、
『兄弟へのポインター』には、兄弟関係にあるセルのセ
ル番号が格納される。The “net name” includes power supplies (1) to
Either (3) or ground (1) or (2) is stored. And "pointer to parent / child"
The cell number of the cell in parent-child relationship is stored,
The “pointer to sibling” stores the cell number of a cell having a sibling relationship.

【０１２０】上記親子関係を示す接続関係は、上述した
ように、図２に示す接続情報から、各部品を除いて作成
される。つまり、親子関係を示す接続関係は、図３に示
すように、電源（１）および電源（２）がグランド
（１）に、電源（３）がグランド（２）に接続されてい
る関係を示している。As described above, the connection relationship indicating the parent-child relationship is created by removing each component from the connection information shown in FIG. That is, as shown in FIG. 3, the connection relationship indicating the parent-child relationship indicates that the power source (1) and the power source (2) are connected to the ground (1), and the power source (3) is connected to the ground (2). ing.

【０１２１】それ故、図５に示す親子関係テーブルにお
いて、セル番号が『１』の場合、『ネット名』には電源
（１）を示すデータが、『親／子へのポインター』には
セル番号『４』が、『兄弟へのポインター』にはセル番
号『２』が格納されている。つまり、セル番号『１』に
対応する電源（１）は、セル番号『４』に対応するグラ
ンド（１）と親子関係にあり、セル番号『２』に対応す
る電源（２）と兄弟関係にあることが分かる。Therefore, in the parent-child relationship table shown in FIG. 5, when the cell number is “1”, the data indicating the power supply (1) is stored in the “net name” and the cell is stored in the “pointer to parent / child”. The number "4" is stored, and the cell number "2" is stored in the "pointer to brothers". That is, the power supply (1) corresponding to the cell number "1" has a parent-child relationship with the ground (1) corresponding to the cell number "4", and has a sibling relationship with the power supply (2) corresponding to the cell number "2". You can see that there is.

【０１２２】同様にして、セル番号『２』の場合、『ネ
ット名』には電源（２）を示すデータが、『親／子への
ポインター』にはセル番号『４』が、『兄弟へのポイン
ター』にはセル番号『１』が格納されている。つまり、
セル番号『２』に対応する電源（２）は、セル番号
『４』に対応するグランド（１）と親子関係にあり、セ
ル番号『１』に対応する電源（１）と兄弟関係にあるこ
とが分かる。Similarly, in the case of cell number "2", data indicating power supply (2) is stored in "net name", cell number "4" is stored in "pointer to parent / child", and The cell number “1” is stored in the “pointer”. That is,
The power supply (2) corresponding to the cell number "2" has a parent-child relationship with the ground (1) corresponding to the cell number "4", and has a sibling relationship with the power supply (1) corresponding to the cell number "1". I understand.

【０１２３】ここで、上記部品のグループ化処理回路４
における各テーブルの作成について、図６および図７に
示すフローチャートを参照しながら以下に説明する。Here, the component grouping processing circuit 4
Will be described below with reference to flowcharts shown in FIGS. 6 and 7.

【０１２４】先ず、入力部１にて入力された回路基板設
計に関する各種情報のうち、回路基板を構成する部品の
接続情報と電源／グランドを認識する属性情報とが入力
されると共に、部品のグループ化規則が入力される（Ｓ
１）。First, among the various information relating to the circuit board design input at the input unit 1, connection information of components constituting the circuit board and attribute information for recognizing power / ground are input, and a group of components is input. Is entered (S
1).

【０１２５】次に、Ｓ１にて入力された各種情報に基づ
いて、回路基板を構成する各部品のグループ化テーブル
を作成するたの処理、以下のＳ３〜Ｓ１０までの処理が
繰り返し行われる（Ｓ２）。Next, based on the various types of information input in S1, the process of creating a grouping table for each component constituting the circuit board and the following processes S3 to S10 are repeatedly performed (S2). ).

【０１２６】Ｓ３では、グループ化テーブルの各部品に
対応する『電源フラグ』に『０』を代入すると共に、
『グランドフラグ』に『０』を代入する。これにより、
各部品の電源／グランドの検索条件を初期化する。In S3, “0” is substituted for the “power flag” corresponding to each component in the grouping table, and
“0” is substituted for “Grand flag”. This allows
Initialize the power / ground search conditions for each component.

【０１２７】Ｓ４では、検索対象となる部品の全ての端
子に関して、以下の処理、即ちＳ５〜Ｓ９までの処理を
繰り返して行う。つまり、Ｓ５〜Ｓ９において、一つの
部品が有する端子に接続されている電源あるいはグラン
ドについての情報を検索する処理を行う。In S4, the following processing, that is, the processing from S5 to S9 is repeatedly performed for all terminals of the component to be searched. That is, in S5 to S9, a process of searching for information on the power supply or the ground connected to the terminal of one component is performed.

【０１２８】Ｓ５では、検索対象となる部品のネット名
と部品の属性情報とに基づいて、該部品の一つの端子が
電源端子であるか否かが判定される。ここで、該端子が
電源端子であると判定されれば、グループ化テーブルの
『電源フラグ』に『１』を格納すると共に、このときの
ネット名を『ネット名』に格納する（Ｓ６）。そして、
Ｓ５に移行して、同一部品の他の端子について、電源端
子か否かが判定される。In S5, it is determined whether one terminal of the component is a power terminal based on the net name of the component to be searched and the attribute information of the component. If it is determined that the terminal is a power terminal, "1" is stored in the "power flag" of the grouping table, and the net name at this time is stored in the "net name" (S6). And
The process proceeds to S5, where it is determined whether the other terminal of the same component is a power terminal.

【０１２９】一方、Ｓ５において、検索対象となる部品
の一つの端子が電源端子でないと判定されれば、該端子
がグランド端子か否かが判定される（Ｓ７）。このとき
の判定も、電源端子の判定のときと同じように、検索対
象となる部品のネット名と部品の属性情報とに基づいて
行われる。そして、該端子がグランド端子であると判定
されれば、グループ化テーブルの『グランドフラグ』に
『１』を格納すると共に、このときのネット名を『ネッ
ト名』に格納する（Ｓ８）。そして、Ｓ５に移行して、
同一部品の他の端子について、電源端子か否かが判定さ
れる。On the other hand, if it is determined in S5 that one terminal of the component to be searched is not a power terminal, it is determined whether the terminal is a ground terminal (S7). The determination at this time is also made based on the net name of the component to be searched and the attribute information of the component, similarly to the determination of the power supply terminal. If it is determined that the terminal is a ground terminal, "1" is stored in the "ground flag" of the grouping table and the net name at this time is stored in the "net name" (S8). Then, the process proceeds to S5,
It is determined whether the other terminal of the same component is a power terminal.

【０１３０】次いで、Ｓ７において、検索対象となる部
品の一つの端子がグランド端子でないと判定されれば、
検索対象となる部品の全ての端子（ピン）について、Ｓ
５ないしＳ８の処理が施されたか否かが判定される（Ｓ
９）。ここで、検索対象となる部品の全ての端子につい
て、Ｓ５ないしＳ８の処理が施されていなければ、Ｓ５
に移行する。Next, in S7, if it is determined that one terminal of the component to be searched is not a ground terminal,
S for all terminals (pins) of the part to be searched
It is determined whether the processing of S5 to S8 has been performed (S
9). Here, if the processing of S5 to S8 has not been performed for all the terminals of the component to be searched,
Move to

【０１３１】一方、Ｓ９において、検索対象となる部品
の全ての端子について、Ｓ５ないしＳ８の処理が施され
ていれば、全ての部品の処理、即ち全ての部品に関し
て、部品の端子に電源／グランドの情報を格納する工程
が完了したか否かが判定される（Ｓ１０）。ここで、全
ての部品の処理が完了していないと判定されれば、Ｓ３
に移行し、残りの部品についてＳ３〜Ｓ９までの処理が
施される。On the other hand, in S9, if the processing of S5 to S8 has been performed for all the terminals of the part to be searched, the processing of all the parts, that is, the power / ground is applied to the terminals of the parts for all the parts. It is determined whether or not the step of storing the information has been completed (S10). Here, if it is determined that the processing of all parts has not been completed, S3
Then, the processes from S3 to S9 are performed on the remaining components.

【０１３２】また、Ｓ１０において、全ての部品の処理
が完了していると判定されれば、図７に示すように、さ
らに、全ての部品に関して、以下の処理、即ちＳ１２〜
Ｓ２１までの処理が施される（Ｓ１１）。If it is determined in S10 that the processing of all parts has been completed, as shown in FIG. 7, the following processing for all parts, that is, S12 to S12 is executed.
The processing up to S21 is performed (S11).

【０１３３】Ｓ１２では、一つの部品を選択し、該部品
に対応するグランドフラグが『１』か否かが判定され
る。つまり、該当する部品にグランドの情報がグループ
化テーブルに格納されているか否かが判定される。ここ
で、グランドフラグが『１』でないと判定されれば、即
ちグランドの情報が上記グループ化テーブルに格納され
ていないと判定されれば、該部品の全ての端子に関して
同一ネット名の部品を上記グループ化テーブルから検索
し、以下の処理、即ちＳ１４およびＳ１５までの処理を
行う（Ｓ１３）。In S12, one component is selected, and it is determined whether or not the ground flag corresponding to the component is "1". That is, it is determined whether or not ground information is stored in the grouping table for the corresponding component. Here, if it is determined that the ground flag is not “1”, that is, if it is determined that the ground information is not stored in the grouping table, a component having the same net name is assigned to all terminals of the component. A search is performed from the grouping table, and the following processing, that is, processing up to S14 and S15 is performed (S13).

【０１３４】Ｓ１４では、同一ネット名を持つ部品のう
ち、一つの部品のグランドフラグが『１』であるか否か
が判定される。ここで、該部品のグランドフラグが
『１』でないと判定されれば、同一ネット名を持つ他の
部品について、該部品のグランドフラグが『１』である
か否かが判定される。At S14, it is determined whether or not the ground flag of one of the components having the same net name is "1". If it is determined that the ground flag of the component is not “1”, it is determined whether or not the ground flag of the component is “1” for another component having the same net name.

【０１３５】一方、Ｓ１４において、同一ネット名を持
つ部品のグランドフラグが『１』であれば、該部品に関
して、グランドの情報をグループ化テーブルに格納する
（Ｓ１５）。On the other hand, if the ground flag of the component having the same net name is "1" in S14, the information of the ground for the component is stored in the grouping table (S15).

【０１３６】そして、対象となる全ての部品の全ての端
子に関して、Ｓ１４およびＳ１５の処理が施されたか否
かが判定される（Ｓ１６）。ここで、処理が施されてい
ないと判定されれば、Ｓ１４に移行する。一方、処理が
施されていると判定されれば、Ｓ１７に移行する。Then, it is determined whether the processes of S14 and S15 have been performed for all the terminals of all the target components (S16). If it is determined that the process has not been performed, the process proceeds to S14. On the other hand, if it is determined that the processing has been performed, the process proceeds to S17.

【０１３７】Ｓ１７において、処理対象となる部品のグ
ランドフラグが『１』である場合に、電源フラグが
『１』であるか否かが判定される。ここで、グランドフ
ラグが『１』であると判定されれば、Ｓ２２に移行す
る。In S17, if the ground flag of the component to be processed is “1”, it is determined whether or not the power flag is “1”. Here, if it is determined that the ground flag is “1”, the process proceeds to S22.

【０１３８】一方、Ｓ１７において、処理対象となる部
品のグランドフラグが『１』でないと判定されれば、該
部品の全ての端子に関して同一ネット名の部品を検索
し、以下の処理、即ちＳ１９およびＳ２０までの処理が
行われる（Ｓ１８）。On the other hand, if it is determined in S17 that the ground flag of the component to be processed is not “1”, a component having the same net name is searched for all terminals of the component, and the following processing, ie, S19 and The processing up to S20 is performed (S18).

【０１３９】Ｓ１９において、同一ネット名を持つ部品
のうち、一つの部品の電源フラグが『１』であるか否か
が判定される。ここで、該部品の電源フラグが『１』で
ないと判定されれば、同一ネット名を持つ他の部品につ
いて、該部品の電源フラグが『１』であるか否かが判定
される。In S19, it is determined whether or not the power flag of one of the components having the same net name is “1”. If it is determined that the power flag of the component is not “1”, it is determined whether the power flag of the component is “1” for another component having the same net name.

【０１４０】一方、Ｓ１９において、同一ネット名を持
つ部品の電源フラグが『１』であると判定されれば、該
部品に関して、電源の情報をグループ化テーブルに格納
する（Ｓ２０）。On the other hand, if it is determined in S19 that the power flag of the component having the same net name is “1”, the power information is stored in the grouping table for the component (S20).

【０１４１】そして、対象となる全ての部品の全ての端
子に関して、Ｓ１９およびＳ２０の処理が施されたか否
かが判定される（Ｓ２１）。ここで、処理が施されてい
ないと判定されれば、Ｓ１９に移行する。一方、処理が
施されていると判定されれば、Ｓ２２に移行する。Then, it is determined whether or not the processes of S19 and S20 have been performed on all the terminals of all the target components (S21). If it is determined that the process has not been performed, the process proceeds to S19. On the other hand, if it is determined that the processing has been performed, the process proceeds to S22.

【０１４２】Ｓ２２において、処理対象となる部品に関
して、電源／グランドの情報がセット、即ち電源／グラ
ンドの情報がグループ化テーブルに格納されたか否かが
判定される。もし、全ての電源／グランドの情報がグル
ープ化テーブルに格納されていなければ、Ｓ１２に移行
し、他の部品に関してＳ１２〜Ｓ２１までの処理を行
う。In S22, it is determined whether the power / ground information is set for the component to be processed, that is, whether the power / ground information is stored in the grouping table. If all power / ground information is not stored in the grouping table, the process proceeds to S12, and the processes from S12 to S21 are performed for other components.

【０１４３】一方、Ｓ２２において、全ての電源／グラ
ンドの情報がグループ化テーブルに格納されていれば、
Ｓ１で入力されたグループ化規則（電源の系統でのグル
ープ化、グランドの系統でのグループ化、電源とグラン
ドとの両方でのグループ化）と、Ｓ２２までで得られた
グループ化テーブルの電源／グランドの名称とでグルー
プ化を行う（Ｓ２３）。On the other hand, in S22, if all the power / ground information is stored in the grouping table,
The grouping rules (grouping in the power system, grouping in the ground system, grouping in both power and ground) input in S1 and the power source / group in the grouping table obtained up to S22 Grouping is performed with the name of the ground (S23).

【０１４４】最後に、上記Ｓ２３までの処理で作成され
たグループ化テーブルに基づいて、電源／グランドの親
子関係テーブルが作成される（Ｓ２４）。Finally, a power / ground parent-child relationship table is created based on the grouping table created in the processing up to S23 (S24).

【０１４５】上記のグループ化処理において、Ｓ２３ま
での処理で、図２に示すような、電源ネット、グランド
ネット、および部品を頂点とした接続関係が与えられた
場合、部品（１）、部品（２）、部品（４）、部品
（７）の電源／グランドの情報は、Ｓ１０までの処理で
グループ化テーブルに格納される。これは、上記の部品
（１）、部品（２）、部品（４）、部品（７）は、それ
ぞれ電源とグランドの両方に接続されているからであ
る。In the above-described grouping process, if the connections up to the power net, the ground net, and the component as shown in FIG. 2 are given in the processes up to S23, the component (1), the component ( Information on the power / ground of 2), component (4), and component (7) is stored in the grouping table in the processing up to S10. This is because the above components (1), (2), (4), and (7) are connected to both the power supply and the ground.

【０１４６】そして、他の部品（３）、部品（５）、部
品（６）の電源／グランドの情報に関しては、Ｓ２２ま
での処理で、各部品の接続情報を検索することで、グル
ープ化テーブルに格納される。As for the power / ground information of the other parts (3), (5), and (6), the connection information of each part is searched in the processing up to S22, and the grouping table is obtained. Is stored in

【０１４７】以上のことから、上記部品のグループ化処
理回路４において、図４に示すような部品のグループ化
テーブルが作成されると共に、図５に示すような電源／
グランドの親子関係テーブルが作成される。As described above, the component grouping processing circuit 4 creates a component grouping table as shown in FIG.
A grandparent table is created.

【０１４８】図４に示す部品のグループ化は、『電
源』、『グランド』、『電源／グランドの両方』の３つ
の分割規則（グループ化規則）によって分割されること
で行われる。The grouping of the components shown in FIG. 4 is performed by dividing according to three division rules (grouping rules) of “power supply”, “ground”, and “both power supply / ground”.

【０１４９】例えば、分割規則『電源』で分割を行った
場合は、 ｖ１＝｛部品（１），部品（２），部品（３）｝ ｖ２＝｛部品（４）｝ ｖ３＝｛部品（５），部品（６），部品（７）｝ でグループ化される。For example, when the division is performed by the division rule “power”, v1 = {part (1), part (2), part (3)} v2 = {part (4)} v3 = {part (5) ), Parts (6), parts (7)}.

【０１５０】また、分割規則『グランド』で分割を行っ
た場合は、 ｇ１＝｛部品（１），部品（２），部品（３），部品
（４）｝ ｇ２＝｛部品（５），部品（６），部品（７）｝ でグループ化される。When the division is performed according to the division rule “ground”, g1 = {part (1), part (2), part (3), part (4)} g2 = {part (5), part (6), parts (7)｝ are grouped.

【０１５１】さらに、分割規則『電源／グランドの両
方』で分割を行った場合は、 ｂ１＝｛部品（１），部品（２），部品（３）｝ ｂ２＝｛部品（４）｝ ｂ３＝｛部品（５），部品（６），部品（７）｝ でグループ化される。Further, when the division is performed according to the division rule “both power supply / ground”, b1 = {part (1), part (2), part (3)} b2 = {part (4)} b3 = {Part (5), Part (6), Part (7)}.

【０１５２】尚、上記のグループ化規則は一例であり、
これらに限定するものではない。The above grouping rule is an example,
It is not limited to these.

【０１５３】上記したように、図３に示す電源／グラン
ドの親子関係は、図２に示す電源／グランドおよび部品
の接続関係から得られたものである。つまり、図３に示
す電源／グランドの親子関係は、図２に示す電源からグ
ランドへの接続状態から、部品の接続を削除することに
より得られたものである。As described above, the parent / child relationship of the power supply / ground shown in FIG. 3 is obtained from the connection relationship between the power supply / ground and the components shown in FIG. That is, the power / ground parent-child relationship shown in FIG. 3 is obtained by removing the connection of components from the connection state from the power source to the ground shown in FIG.

【０１５４】図３に示している電源／グランドの親子関
係は、近傍に配線すべき電源／グランドの組み合わせを
表している。図３では、電源（１）とグランド（１）、
電源（２）とグランド（１）、電源（３）とグランド
（２）のそれぞれの組み合わせが近傍に配線すべき電源
／グランドの関係を示している。The power / ground parent-child relationship shown in FIG. 3 represents a power / ground combination to be wired in the vicinity. In FIG. 3, the power supply (1) and the ground (1),
The respective combinations of the power source (2) and the ground (1) and the power source (3) and the ground (2) indicate the power / ground relationship to be wired in the vicinity.

【０１５５】また、図５に示す電源／グランドの親子関
係テーブルは、図４に示すグループ化テーブルの電源ネ
ット、グランドネットの項目を抽出することにより作成
することができる。The power / ground parent-child relationship table shown in FIG. 5 can be created by extracting the power net and ground net items from the grouping table shown in FIG.

【０１５６】例えば、図５に示すセル番号『１』のネッ
ト名『電源（１）』は、親子のポインターを検索するこ
とで、『グランド（１）』と親子関係にあることが分か
る。逆にセル番号『４』のネット名『グランド（１）』
は、親子のポインターを検索することで、『電源
（１）』と親子関係にあることが分かる。For example, the net name “power supply (1)” of the cell number “1” shown in FIG. 5 is found to have a parent-child relationship with “ground (1)” by searching for the parent-child pointer. Conversely, the net name "grand (1)" of cell number "4"
By searching for the parent-child pointer, it can be seen that the parent-child relationship exists with "power supply (1)".

【０１５７】また、セル番号『１』のネット名『電源
（１）』は、兄弟へのポインターを有しており、そのポ
インターは『２』であるので、セル番号『２』のネット
名『電源（２）』と兄弟関係にあることが分かる。The net name "power (1)" of the cell number "1" has a pointer to the sibling and the pointer is "2". Therefore, the net name "power" of the cell number "2" is "2". Power source (2)].

【０１５８】図４に示すグループ化テーブルは、回路基
板上の部品配置や部品配置改善が行われない場合には、
図５に示す電源／グランドの親子関係テーブルを作成す
るための中間的なテーブルである。しかしながら、グル
ープ化情報によりフロアープランを行う場合には、グル
ープ化テーブルにおける分類情報を活用する。The grouping table shown in FIG. 4 is used when component placement on a circuit board or component placement improvement is not performed.
6 is an intermediate table for creating a power / ground parent-child relationship table shown in FIG. 5. However, when performing a floor plan based on the grouping information, the classification information in the grouping table is used.

【０１５９】以上のことから、電源／グランドの親子関
係テーブルを用いることにより、電源／グランドの層割
り付けや、部品の配置改善が可能となる。As described above, by using the power / ground parent-child relationship table, it is possible to improve the power / ground layer allocation and the component arrangement.

【０１６０】したがって、部品のグループ化処理回路４
で得られた電源／グランドの親子関係テーブルを用い
て、回路基板設計処理部２内の電源／グランド割付け処
理回路５は、電源／グランドの層を割り付けや、部品の
配置改善を行っている。Therefore, the component grouping processing circuit 4
The power / ground assignment processing circuit 5 in the circuit board design processing unit 2 assigns power / ground layers and improves the arrangement of components using the power / ground parent-child relationship table obtained in (1).

【０１６１】上記電源／グランド割付け処理回路５によ
る各電源／グランドの層を割り付ける処理について以下
に説明する。The process of assigning each power / ground layer by the power / ground assignment processing circuit 5 will be described below.

【０１６２】上記電源／グランド割付け処理回路５は、
先ず、図１０（ａ）〜（ｅ）に示す手順にて、電源ある
いはグランドの端子に対応する頂点を結んだ多角形（図
１０（ｅ））を生成し、次に、図１１（ａ）〜（ｈ）に
示す手順にて、電源層の層割り付け（図１１（ｇ））や
グランド層の層割り付け（図１１（ｈ））の情報を生成
するものである。尚、この層割り付けの詳細な説明は、
後述する。The power supply / ground assignment processing circuit 5
First, a polygon (FIG. 10E) connecting vertices corresponding to power or ground terminals is generated by the procedure shown in FIGS. 10A to 10E, and then a polygon shown in FIG. Information on layer assignment of the power supply layer (FIG. 11 (g)) and layer assignment of the ground layer (FIG. 11 (h)) is generated by the procedures shown in FIGS. For a detailed explanation of this layer assignment,
It will be described later.

【０１６３】ここで、上記電源／グランド割付け処理回
路５における層割り付け処理について、図８および図９
のフローチャートを参照しながら以下に説明する。Here, the layer assignment processing in the power / ground assignment processing circuit 5 will be described with reference to FIGS.
This will be described below with reference to the flowchart of FIG.

【０１６４】先ず、入力部１から入力された接続情報、
部品の配置情報、電源／グランド配線可能層、および部
品のグループ化処理回路４にて生成された電源／グラン
ドの親子関係テーブルが入力される（Ｓ３１）。First, the connection information input from the input unit 1,
The component arrangement information, the power / ground routable layer, and the power / ground parent-child relationship table generated by the component grouping processing circuit 4 are input (S31).

【０１６５】次に、各電源／グランドの接続に関して、
電源／グランド端子もしくは部品の中心座標（ｘ，ｙ）
を頂点とする完全グラフを作成する（Ｓ３２）。つま
り、電源／グランド割付け処理回路５は、部品の配置情
報から部品の端子の座標を求め、各種電源／グランドの
端子が存在する部品に関しては、端子の座標を頂点と
し、それ以外の部品に関しては、部品の中心座標を頂点
とし、各電源／グランドの種類毎に端子を頂点とした完
全グラフを作成する。Next, regarding the connection of each power supply / ground,
Power / ground terminal or component center coordinates (x, y)
Is created as a vertex (S32). That is, the power / ground assignment processing circuit 5 obtains the coordinates of the terminals of the component from the component placement information, and sets the coordinates of the terminals to the vertices for the component having various power / ground terminals, and to the other components for the other components. Then, a complete graph is created with the center coordinates of the parts as vertices and the terminals as vertices for each power / ground type.

【０１６６】次いで、各ネットの完全グラフから多角形
を生成する（Ｓ３３）。つまり、電源／グランド割付け
処理回路５は、電源／グランドの種類毎の完全グラフに
関して、枝の交差がなく全ての頂点に接続している枝の
数が『２』である多角形を生成する。この多角形の生成
処理については、図９に示すフローチャートを参照しな
がら後述する。Next, a polygon is generated from the complete graph of each net (S33). That is, the power / ground assignment processing circuit 5 generates a polygon having no intersection of branches and the number of branches connected to all vertices is “2” with respect to the complete graph for each type of power / ground. This polygon generation processing will be described later with reference to the flowchart shown in FIG.

【０１６７】続いて、配線可能な層情報、多角形の形状
情報から、前述した評価式（１）を用いて全ての組み合
わせの中から最小のコストとなる層割り付け情報（評価
値）を求める（Ｓ３４）。Subsequently, the layer allocation information (evaluation value) having the minimum cost is obtained from all the combinations from the wirable layer information and the polygon shape information by using the above-mentioned evaluation formula (1) ( S34).

【０１６８】次に、上記Ｓ３３における多角形の生成処
理について、図９に示すフローチャートを参照しながら
以下に説明する。Next, the polygon generation processing in S33 will be described below with reference to the flowchart shown in FIG.

【０１６９】先ず、端子を頂点とした場合の該頂点の座
標が入力される（Ｓ４１）。つまり、各電源／グランド
の端子を頂点とした完全グラフが入力される。First, the coordinates of the vertex when the terminal is the vertex are input (S41). That is, a complete graph having the terminal of each power / ground at the top is input.

【０１７０】次に、入力された完全グラフを構成する頂
点全てに関して、Ｓ４３〜Ｓ５０までの処理が繰り返さ
れる（Ｓ４２）。Next, the processing from S43 to S50 is repeated for all the vertices constituting the input complete graph (S42).

【０１７１】Ｓ４３では、頂点に接続されている枝と交
差している枝とを全て求める。つまり、完全グラフを構
成する頂点のうち、対象となる頂点に接続されている枝
と交差している枝（以下、交差枝と称する）とを全て求
める。In S43, all the branches connected to the vertices and the crossing branches are obtained. That is, among the vertices forming the complete graph, all the branches that intersect with the branches connected to the target vertex (hereinafter, referred to as “crossing branches”) are obtained.

【０１７２】Ｓ４４では、求めた枝が、交差枝か否かが
判定される。ここで、求めた枝が、交差枝でないと判定
されれば、Ｓ４９に移行する。In S44, it is determined whether or not the obtained branch is an intersecting branch. Here, if it is determined that the obtained branch is not an intersection branch, the process proceeds to S49.

【０１７３】一方、Ｓ４４にて、求めた枝が、交差枝で
あれば、その枝に対してＳ４６〜Ｓ４８までの処理が繰
り返し施され（Ｓ４５）、その交差枝が削除可能か否か
が判定される（Ｓ４６）。ここで、交差枝が削除可能か
否かの判定条件は以下の通りである。交差枝を削除する
ことで、削除後の枝の両端の頂点に接続している枝が２
本以上存在する枝は、削除可能とみなしている。On the other hand, if the determined branch is an intersecting branch in S44, the processes of S46 to S48 are repeatedly performed on the branch (S45), and it is determined whether or not the intersecting branch can be deleted. Is performed (S46). Here, the conditions for determining whether or not the intersection can be deleted are as follows. By deleting the intersection branch, two branches connected to the vertices at both ends of the deleted branch are removed.
Branches with more than this number are considered to be removable.

【０１７４】Ｓ４６において、交差した枝が削除可能で
ないと判定されれば、Ｓ４８に移行し、交差枝が削除可
能であると判定されれば、その枝を削除する（Ｓ４
７）。In S46, if it is determined that the crossed branch cannot be deleted, the flow shifts to S48, and if it is determined that the crossed branch can be deleted, the branch is deleted (S4).
7).

【０１７５】そして、交差枝を全て処理したか否かが判
定される（Ｓ４８）。つまり、削除可能な交差枝は全て
削除したか否かが判定される。ここで、削除可能な交差
枝を全て削除していなければ、Ｓ４６に移行する。一
方、削除可能な交差枝を全て削除していると判定されれ
ば、Ｓ４３において求めた頂点に接続されている枝の数
が『２』であるか否かが判定される（Ｓ４９）。Then, it is determined whether or not all the cross branches have been processed (S48). That is, it is determined whether or not all the crossable branches that can be deleted have been deleted. Here, if all the crossable branches that can be deleted have not been deleted, the process proceeds to S46. On the other hand, if it is determined that all the crossable branches that can be deleted have been deleted, it is determined whether the number of branches connected to the vertex obtained in S43 is “2” (S49).

【０１７６】Ｓ４９において、頂点に接続されている枝
の数が『２』であれば、Ｓ５０に移行し、全ての頂点に
関して処理が完了したか否かが判定される。即ち、全て
の頂点に接続されている枝の数が『２』であるか否かが
判定される。したがって、全ての頂点に接続されている
枝の数が『２』であれば、多角形の生成処理を終了し、
そうでなければ、Ｓ４３に移行する。In S49, if the number of branches connected to the vertex is “2”, the flow shifts to S50, and it is determined whether or not the processing has been completed for all the vertices. That is, it is determined whether the number of branches connected to all vertices is “2”. Therefore, if the number of branches connected to all vertices is “2”, the polygon generation processing ends, and
Otherwise, the process proceeds to S43.

【０１７７】一方、Ｓ４９において、頂点に接続されて
いる枝の数が『２』でなければ、頂点に接続されている
全ての枝に関して、Ｓ５２およびＳ５３の処理を適用す
る（Ｓ４１）。On the other hand, if the number of branches connected to the vertex is not “2” in S49, the processes of S52 and S53 are applied to all the branches connected to the vertex (S41).

【０１７８】そして、頂点に接続されている全ての枝に
関し、枝の削除条件を満たしているか否かが判定される
（Ｓ５２）。ここで、枝の削除条件としては、その枝を
削除することによって該枝の両端の頂点に接続されてい
る枝の数が２以上存在する場合に削除処理を行う。した
がって、Ｓ５２で枝の削除条件を満たしていると判定さ
れれば、その枝を削除し、Ｓ４９に移行する。Then, it is determined whether or not all the branches connected to the vertices satisfy the branch deletion condition (S52). Here, as a branch deletion condition, when the number of branches connected to the vertices at both ends of the branch by deleting the branch is two or more, the deletion processing is performed. Therefore, if it is determined in S52 that the condition for deleting a branch is satisfied, the branch is deleted, and the process proceeds to S49.

【０１７９】一方、Ｓ５２において枝の削除条件をみた
していなければ、他の枝について削除条件を満たしてい
るか否かを判定する。On the other hand, if the branch deletion condition is not satisfied in S52, it is determined whether or not the other branch satisfies the deletion condition.

【０１８０】以上の図８および図９に示すフローチャー
トにより、層の割り付け情報が生成される。According to the flowcharts shown in FIGS. 8 and 9, layer assignment information is generated.

【０１８１】次に、上記処理における具体的な例につい
て、図１０および図１１を参照しながら以下に説明す
る。Next, a specific example of the above processing will be described below with reference to FIGS.

【０１８２】先ず、図１０を用いて、多角形の生成手順
について説明する。はじめに、部品の配置情報等に基づ
いて、任意の電源／グランドの端子が所定の座標上に配
置される。図１０（ａ）では、上記任意の電源／グラン
ドの端子は、頂点１〜５として記載している。上記頂点
は、図中○で示す。First, the procedure for generating a polygon will be described with reference to FIG. First, an arbitrary power / ground terminal is arranged on predetermined coordinates based on component arrangement information and the like. In FIG. 10A, the terminals of the arbitrary power / ground are described as vertices 1 to 5. The vertices are indicated by circles in the figure.

【０１８３】続いて、図１０（ｂ）に示すように、各頂
点１〜５をそれぞれ直線（枝ａ〜ｊ）で結び、完全グラ
フを作成する。これは、図８に示すフローチャートのＳ
３２の処理に対応している。Subsequently, as shown in FIG. 10B, the vertices 1 to 5 are connected by straight lines (branches a to j), and a complete graph is created. This corresponds to S in the flowchart shown in FIG.
32 processes.

【０１８４】次に、図１０（ｂ）に示す完全グラフから
交差している枝を検索し、削除可能な枝を削除すると、
図１０（ｃ）に示す状態となる。ここで削除された枝
は、枝ｂ，枝ｆ，枝ｇである。これは、図９に示すフロ
ーチャートのＳ４８までの処理に対応している。Next, a search is made for a crossing branch from the complete graph shown in FIG.
The state shown in FIG. The branches deleted here are branch b, branch f, and branch g. This corresponds to the processing up to S48 in the flowchart shown in FIG.

【０１８５】次いで、図１０（ｃ）では、頂点１に接続
されている枝は３本あるので、これら３本の枝ａ，枝
ｃ、枝ｄのうち、枝の削除条件を満たしている枝ｃが削
除され、図１０（ｄ）に示すような状態のグラフとな
る。Next, in FIG. 10C, since there are three branches connected to the vertex 1, among the three branches a, c, and d, the branch satisfying the branch deletion condition is satisfied. c is deleted and a graph as shown in FIG. 10D is obtained.

【０１８６】また、図１０（ｄ）に示すように、頂点５
に接続されている枝も３本あるので、これら３本の枝
ｄ，枝ｉ，枝ｊのうち、枝の削除条件を満たしている枝
ｉが削除され、図１０（ｅ）に示すような多角形が生成
される。Also, as shown in FIG.
Since there are three branches connected to, among the three branches d, branch i, and branch j, the branch i that satisfies the branch deletion condition is deleted, and as shown in FIG. A polygon is generated.

【０１８７】このようにして、各電源／グランドについ
て、それぞれ多角形が生成され、これら多角形を利用し
て、電源／グランドの層割り付け処理が行われる。In this way, polygons are generated for each power supply / ground, and the power / ground layer assignment processing is performed using these polygons.

【０１８８】次に、図１１を用いて、電源／グランドの
層の割り付け処理について説明する。図１１（ａ）〜
（ｅ）は、電源（１），電源（２），電源（３），グラ
ンド（１），グランド（２）が配置されるべき、電源層
およびグランド層に対して、図１０で示した多角形の生
成処理を実施した接続要求を示すものである。Next, the allocation process of the power supply / ground layers will be described with reference to FIG. FIG.
FIG. 10E shows the power supply layer and the ground layer where the power supply (1), the power supply (2), the power supply (3), the ground (1), and the ground (2) are to be arranged, as shown in FIG. It shows a connection request for which a process for generating a square has been performed.

【０１８９】そして、上記電源（１）〜（３）とグラン
ド（１）・（２）とは、図１１（ｆ）に示すような親子
関係であることを利用して、各層に割り付け情報が生成
される。即ち、上記電源（１）〜（３）は、電源層にお
いて、図１１（ｇ）に示すような層割り付け情報が生成
される。一方、グランド（１）・（２）は、グランド層
において、図１１（ｈ）に示すような層割り付け情報が
生成される。このような層割り付け情報として、上述し
た評価式（１）を用いることにより、層割り付けの組み
合わせの中から最小のコストとなるような組み合わせの
層割り付け情報を採用する。The power supply (1) to (3) and the grounds (1) and (2) have a parent-child relationship as shown in FIG. Generated. That is, the power supplies (1) to (3) generate layer allocation information as shown in FIG. On the other hand, for the grounds (1) and (2), layer assignment information as shown in FIG. By using the above-mentioned evaluation formula (1) as such layer allocation information, layer allocation information of a combination that minimizes the cost among the combinations of layer allocation is adopted.

【０１９０】層割り付けの組み合わせの中から最小のコ
ストとなるような組み合わせの層割り付けとして、例え
ば、図３９（ａ）に示すように、電源層において、電源
（１）の接続要求があり、図３９（ｂ）に示すように、
グランド層において、グランド（１）の接続要求があっ
た場合、電源（１）とグランド（１）とは、図３９
（ｃ）に示すように、一部重なるような場合がある。こ
のように、最小のコストとなるように層割り付けを行う
ことで、回路基板の設計に係る費用を低減することがで
きる。For example, as shown in FIG. 39 (a), there is a connection request of the power supply (1) in the power supply layer as the layer allocation of the combination having the minimum cost among the layer allocation combinations. As shown in FIG. 39 (b),
When a connection request for the ground (1) is made in the ground layer, the power supply (1) and the ground (1) are connected as shown in FIG.
As shown in (c), there is a case where some overlap. In this way, by performing layer assignment so as to minimize the cost, it is possible to reduce the cost of designing the circuit board.

【０１９１】次に、電源グランド生成処理回路６におけ
る電源グランド生成処理について、図１２ないし図１４
に示すフローチャートを参照しながら以下に説明する。Next, the power ground generation processing in the power ground generation processing circuit 6 will be described with reference to FIGS.
This will be described below with reference to the flowchart shown in FIG.

【０１９２】先ず、各種電源／グランドの接続情報、各
電源／グランドのピン（端子）の座標情報、配線可能領
域情報、基板の分割数、および電源／グランド割付け処
理回路５にて生成された各層の電源／グランドの層割り
付け情報とが入力される（Ｓ６１）。ここで、基板の分
割数とは、基板を格子に分割する分割数である。First, various power / ground connection information, each power / ground pin (terminal) coordinate information, routable area information, the number of substrate divisions, and each layer generated by the power / ground allocation processing circuit 5 The power / ground layer assignment information is input (S61). Here, the number of divisions of the substrate is the number of divisions into which the substrate is divided into lattices.

【０１９３】次いで、基板の分割数に従って配線領域
を、基板の格子上に分割する（Ｓ６２）。Next, the wiring area is divided on the grid of the substrate according to the number of divisions of the substrate (S62).

【０１９４】続いて、全ての電源／グランドの層に割り
付けた情報に関して、以下のＳ６４〜Ｓ７１までの処理
を施す（Ｓ６３）。つまり、電源／グランドを配線可能
な層に関して、Ｓ６４〜Ｓ７１までの処理を施す。Subsequently, the following processes from S64 to S71 are performed on the information allocated to all the power / ground layers (S63). That is, the processes from S64 to S71 are performed on the layer where the power supply / ground can be wired.

【０１９５】Ｓ６４では、同一層に配線する各電源／グ
ランドに関して、以下のＳ６５・Ｓ６６の処理を施す。
つまり、層割り付け情報を元に、同一層に配線すべき電
源／グランドに関して、以下のＳ６５・Ｓ６６の処理を
施す。In S64, the following processes of S65 and S66 are performed for each power supply / ground wired in the same layer.
That is, based on the layer assignment information, the following processes of S65 and S66 are performed on the power supply / ground to be wired on the same layer.

【０１９６】Ｓ６５では、接続情報からピンを頂点とし
た多角形を生成する。つまり、基板の格子上に分割した
領域に電源／グランドの端子もしくは、部品の中心を頂
点とした完全グラフを作成し、図９に示すフローチャー
トに基づいて多角形の形状情報を生成する。In step S65, a polygon having a pin as a vertex is generated from the connection information. In other words, a complete graph having the power / ground terminal or the center of the component as a vertex is created in a region divided on the grid of the substrate, and polygon shape information is generated based on the flowchart shown in FIG.

【０１９７】Ｓ６６では、指定層での多角形の生成が完
了したか否かが判定される。つまり、電源グランド生成
処理回路６は、同一層に配線すべき各種電源／グランド
に関し、多角形の形状を生成したかを判断し、全ての電
源／グランドに関して配線が完了した場合には、Ｓ６７
に移行し、完了していない場合には、Ｓ６５に移行す
る。In S66, it is determined whether or not the generation of the polygon on the designated layer has been completed. In other words, the power supply ground generation processing circuit 6 determines whether a polygonal shape has been generated for various power supply / grounds to be wired on the same layer, and when wiring has been completed for all power supply / grounds, S67.
The process proceeds to S65 if not completed.

【０１９８】Ｓ６７では、多角形の交差判定を行う。こ
こで、多角形の交差判定は、同一層に複数個の電源／グ
ランドが存在するのを判断し、存在する場合に行われ
る。At S67, the intersection of the polygons is determined. Here, the intersection determination of the polygon is performed when it is determined that a plurality of power supplies / grounds exist in the same layer, and they are present.

【０１９９】つまり、Ｓ６８において、多角形の交差が
存在するか否かが判定される。ここで、交差が存在する
と判定されれば、Ｓ６９に移行し、交差除去処理のサブ
ルーチンが実行される。一方、Ｓ６８で、交差が存在し
ないと判定されれば、Ｓ７０に移行し、領域拡張処理の
サブルーチンが実行される。それぞれのサブルーチンに
ついては、後述する。That is, in S68, it is determined whether or not a polygonal intersection exists. Here, if it is determined that an intersection exists, the process proceeds to S69, and a subroutine of the intersection removal processing is executed. On the other hand, if it is determined in S68 that there is no intersection, the process proceeds to S70, and a subroutine of the area expansion processing is executed. Each subroutine will be described later.

【０２００】また、Ｓ７０における領域拡張処理のサブ
ルーチンは、Ｓ６８において、多角形の交差が存在した
場合でも、Ｓ６９の交差除去処理のサブルーチンの実行
後に実行される。The subroutine of the area expansion processing in S70 is executed after the execution of the subroutine of the intersection removal processing in S69, even if the intersection of polygons exists in S68.

【０２０１】Ｓ７１において、領域拡張処理のサブルー
チンが終了すれば、全層での処理が完了したか否かが判
定され、全層での処理が完了していれば、電源グランド
生成処理は終了し、全層での処理が完了していなけれ
ば、Ｓ６４に移行し、残りの層に対してＳ６４〜Ｓ７０
までの処理が行われる。In S71, if the subroutine of the area expansion processing is completed, it is determined whether or not the processing in all layers is completed. If the processing in all layers is completed, the power ground generation processing is completed. If the processing has not been completed for all the layers, the process proceeds to S64, and S64 to S70 are performed for the remaining layers.
The processing up to is performed.

【０２０２】ここで、上記Ｓ６９における交差除去処理
のサブルーチンについて、図１３に示すフローチャート
を参照しながら以下に説明する。Here, the subroutine of the intersection removal processing in S69 will be described below with reference to the flowchart shown in FIG.

【０２０３】先ず、交差のある２つ以上の多角形の形状
情報が入力される（Ｓ８１）。First, shape information of two or more polygons having an intersection is input (S81).

【０２０４】次に、交差した枝を各々の領域で求め（Ｓ
８２）、交差の多い枝から以下の処理、即ちＳ８４〜Ｓ
８７，Ｓ９１，Ｓ９２の処理が行われる（Ｓ８３）。
尚、Ｓ９１およびＳ９２の処理については、後述する。Next, the crossed branches are obtained in each area (S
82), the following processing from branches having many intersections, that is, S84 to S
The processes of 87, S91, and S92 are performed (S83).
The processing in S91 and S92 will be described later.

【０２０５】次いで、枝を削除することで頂点が分離す
るか否かを求める（Ｓ８４）。そして、分離するか否か
が判定される（Ｓ８５）。ここで、分離する場合には、
Ｓ９１に移行し、分離しない場合には、Ｓ８６に移行す
る。Next, it is determined whether or not the vertices are separated by deleting the branch (S84). Then, it is determined whether or not separation is performed (S85). Here, when separating,
The flow shifts to S91, and if not separated, to S86.

【０２０６】Ｓ８６において、対象枝を削除した後、交
差が存在するか否かが判定される（Ｓ８７）。ここで、
交差が存在していると判定されれば、Ｓ８４に移行す
る。In S86, after deleting the target branch, it is determined whether or not an intersection exists (S87). here,
If it is determined that the intersection exists, the process proceeds to S84.

【０２０７】一方、Ｓ８７において、交差が存在しない
と判定されれば、全ての頂点に仮想接続点を生成する
（Ｓ８８）。例えば図２１（ａ）（ｂ）に示すように、
各頂点に隣接した８つの分割された格子を対象領域と
し、その中で配線禁止領域を削除したものが仮想接続点
となる。即ち図２１（ａ）に示すように、頂点と配線禁
止領域とが与えられた場合には、図２１（ｂ）に示すよ
うに、頂点に隣接し、配置可能な領域に仮想接続点を生
成する。On the other hand, if it is determined in S87 that there is no intersection, virtual connection points are generated at all vertices (S88). For example, as shown in FIGS.
Eight divided grids adjacent to each vertex are set as a target area, and a virtual connection point is obtained by deleting the wiring prohibited area. That is, when a vertex and a wiring prohibited area are given as shown in FIG. 21A, a virtual connection point is generated in a place adjacent to the vertex and allocable as shown in FIG. 21B. I do.

【０２０８】その後、面積が最大となる仮想接続点の接
続要求を作成する（Ｓ８９）。例えば図２２（ａ）
（ｂ）に示すように、入力形状の接続情報を元に、隣接
する仮想接続点を接続する処理で、接続結果として生成
された領域は、新たに生成した直線に交わりはなく、囲
まれた領域の面積が最大のものを選択する。即ち図２２
（ａ）に示すように、格子点ａｂｃｄで囲まれた領域の
頂点Ａ、格子点ｅｆｇｈで囲まれた領域の頂点Ｂのよう
な接続要求が与えられた場合には、図２２（ｂ）に示す
ように、各領域の格子点ｂｆ，ｄｈを結んで形成される
仮想領域に関する接続情報を生成する。Thereafter, a connection request for a virtual connection point having the largest area is created (S89). For example, FIG.
As shown in (b), in the process of connecting adjacent virtual connection points based on the connection information of the input shape, the region generated as a connection result is surrounded by a newly generated straight line without intersecting. The one with the largest area is selected. That is, FIG.
As shown in FIG. 22A, when a connection request such as the vertex A of the area surrounded by the grid point abcd and the vertex B of the area surrounded by the grid point efgh is given, FIG. As shown, connection information on a virtual area formed by connecting grid points bf and dh of each area is generated.

【０２０９】次に、多角形の外形形状を作成する（Ｓ９
０）。即ち、Ｓ８９にて生成された個々の接続要求の図
形の和演算を行うことで、１つの多角形を構成する。Next, a polygonal outer shape is created (S9).
0). That is, one polygon is formed by performing a sum operation of the figures of the individual connection requests generated in S89.

【０２１０】一方、Ｓ８５にて、枝を削除することで頂
点が分離する場合には、枝の削除方法を全て実施し、改
善不可能か否かが判定される（Ｓ９１）。ここで、改善
不可能でなければ、即ち改善可能であれば、Ｓ８４に移
行し、他の枝に関して頂点が分離するか否かを判定す
る。On the other hand, when the vertices are separated by deleting the branch in S85, all the methods for deleting the branch are carried out, and it is determined whether or not improvement is impossible (S91). Here, if the improvement is not possible, that is, if the improvement is possible, the process proceeds to S84, and it is determined whether or not the vertices are separated with respect to another branch.

【０２１１】また、Ｓ９１で、改善不可能であると判定
されれば、頂点が分離しないように、別の頂点を生成し
て接続を保持し（Ｓ９２）、Ｓ８７に移行する。つま
り、交差枝を削除し、分離した頂点を線分探索法などの
一般的な配線方法で接続する。If it is determined in S91 that the vertices cannot be improved, another vertex is generated and the connection is held so that the vertex is not separated (S92), and the flow shifts to S87. That is, the intersection branch is deleted, and the separated vertices are connected by a general wiring method such as a line segment search method.

【０２１２】続いて、図１２に示すフローチャートのＳ
７０における領域拡張処理のサブルーチンについて、図
１４に示すフローチャートを参照しながら以下に説明す
る。Subsequently, S in the flowchart shown in FIG.
The subroutine of the area expansion processing in 70 will be described below with reference to the flowchart shown in FIG.

【０２１３】先ず、同一層で配線するネットと、情報交
差を削除したネットとの形状情報を入力する（Ｓ１０
１）。つまり、上記Ｓ６９における交差除去処理のサブ
ルーチンで得られた情報、即ち同一層で配線すべき交差
を削除した電源／グランドの配線形状情報、配線不可能
な領域情報を入力する。First, shape information of a net to be wired in the same layer and a net from which information intersection has been deleted is input (S10).
1). That is, the information obtained in the subroutine of the intersection removal processing in S69, that is, the power / ground wiring shape information from which intersections to be wired in the same layer have been deleted, and the non-wiring area information are input.

【０２１４】次いで、領域拡張順序を決める（Ｓ１０
２）。つまり、領域拡張する各種電源／グランドのネッ
トの順番を決定する。Next, the area extension order is determined (S10
2). That is, the order of the various power / ground nets whose area is to be expanded is determined.

【０２１５】次に、配線対象のネットに関して、Ｓ１０
２で決めた領域拡張順序でＳ１０４〜Ｓ１１３の処理を
行う（Ｓ１０３）。Next, regarding the net to be wired, S10
The processing of S104 to S113 is performed in the area extension order determined in 2 (S103).

【０２１６】Ｓ１０４では、多角形の頂点に仮想接続点
を生成する。つまり、領域拡張対象となる電源／グラン
ドのネットを構成している端子に関して、端子を頂点と
し、該頂点に隣接し領域外の配線可能な領域に仮想接続
点を生成する。In S104, virtual connection points are generated at the vertices of the polygon. In other words, with respect to the terminals constituting the power supply / ground nets to be region-expanded, the terminals are set as vertices, and virtual connection points are generated in a wiring area adjacent to the vertices and outside the area.

【０２１７】そして、Ｓ１０５では、拡大した頂点で多
角形を作成する。つまり、仮想接続点を元に、拡大した
頂点で多角形を生成する。In S105, a polygon is created with the enlarged vertices. That is, a polygon is generated based on the enlarged vertices based on the virtual connection points.

【０２１８】次に、Ｓ１０６では、後処理により不要な
頂点を削除する。つまり、同一直線上に３点以上の頂点
が存在するか否かを調べて、多角形を構成するうえで不
要であると判定された頂点を削除する。Next, in S106, unnecessary vertices are deleted by post-processing. That is, it is checked whether or not three or more vertices exist on the same straight line, and the vertices determined to be unnecessary in forming the polygon are deleted.

【０２１９】その後、Ｓ１０７では、拡張した領域の多
角形が、他ネットまたは障害物と交差しているか否かが
判定される。ここで、交差していると判定されれば、Ｓ
１０８に移行し、交差がなくなるまで、Ｓ１０９〜Ｓ１
１２までの処理が繰り返し行われる。Thereafter, in S107, it is determined whether or not the polygon of the expanded area intersects another net or an obstacle. Here, if it is determined that they intersect, S
108, and until there is no intersection.
The processing up to 12 is repeatedly performed.

【０２２０】即ち、Ｓ１０９では、拡張した領域の多角
形が他ネットの多角形または障害物と交差する交点を求
める。That is, in S109, an intersection at which the polygon of the expanded area intersects with a polygon or an obstacle of another net is obtained.

【０２２１】Ｓ１１０では、交点の座標情報から交差を
なくすように、新たな頂点を重心方向に作成する。In S110, a new vertex is created in the direction of the center of gravity so as to eliminate the intersection from the coordinate information of the intersection.

【０２２２】Ｓ１１１では、新たに作成した頂点の情報
から多角形情報を作成する。At S111, polygon information is created from the information of the newly created vertices.

【０２２３】Ｓ１１２では、上記多角形情報から交差が
存在するか否かが判定される。つまり、新たに作成した
多角形が障害物や他のネットと交差するか否かが判定さ
れる。ここで、交差が存在すると判定されれば、Ｓ１１
０に移行する。そして、交差が存在しないと判定されれ
ば、Ｓ１１３に移行する。In S112, it is determined from the polygon information whether an intersection exists. That is, it is determined whether the newly created polygon intersects with an obstacle or another net. Here, if it is determined that there is an intersection, S11
Move to 0. If it is determined that there is no intersection, the process proceeds to S113.

【０２２４】一方、Ｓ１０７で、拡張した領域の多角形
が、他ネットまたは障害物と交差していないと判定され
れば、Ｓ１１３に移行して、領域拡張不可能であるか否
かが判定される。つまり、配線層に関して領域を拡張す
ることが出来ないか否かが判定される。ここで、領域拡
張ができない場合には、処理を終了し、領域拡張ができ
る場合には、Ｓ１０３に移行する。On the other hand, if it is determined in S107 that the polygon of the expanded area does not intersect with another net or an obstacle, the flow shifts to S113 to determine whether or not the area cannot be expanded. You. That is, it is determined whether or not the region can not be expanded with respect to the wiring layer. Here, if the area expansion cannot be performed, the process is terminated. If the area expansion can be performed, the process proceeds to S103.

【０２２５】上記の電源グランド生成処理回路６におけ
る電源グランド生成処理の具体例について、図１２ない
し図１４に示すフローチャート、および図１５ないし図
２０を参照しながら以下に説明する。尚、本説明では、
１つの層に２つのグランドが形成される場合について述
べる。A specific example of the power ground generation processing in the power ground generation processing circuit 6 will be described below with reference to flowcharts shown in FIGS. 12 to 14 and FIGS. 15 to 20. In this description,
A case where two grounds are formed in one layer will be described.

【０２２６】先ず、図１５（ａ）は、図１２に示すＳ６
２までの処理を実施した結果得られた状態を示すもので
ある。つまり、分割数に応じて分割した略Ｌ字形状の基
板に対して、割り付け情報として２つのグランド（ここ
では、グランド（１）とグランド（２）とする）が同一
層に割り付けられ、各グランドの接続要求点を示したも
のである。図１５（ａ）において、●はグランド（１）
の接続要求点を示し、■はグランド（２）の接続要求点
を示している。これら２つの接続要求点は、以下に示す
他の図においても、●はグランド（１）の接続要求点を
示し、■はグランド（２）の接続要求点を示すものとす
る。First, FIG. 15A shows the state of S6 shown in FIG.
2 shows a state obtained as a result of performing the processes up to 2. In other words, two grounds (here, ground (1) and ground (2)) are allocated to the same layer as allocation information for the substantially L-shaped substrate divided according to the number of divisions. 3 shows the connection request point. In FIG. 15A, ● represents ground (1).
Indicates a connection request point, and ■ indicates a connection request point of the ground (2). These two connection request points also indicate the connection request point of the ground (1), and the triangle indicates the connection request point of the ground (2) in other drawings described below.

【０２２７】次に、図１５（ｂ）は、図１２に示すＳ６
６までの処理を実施した結果得られた状態を示すもので
ある。つまり、各ネットを構成している端子を頂点と
し、その頂点の接続要求を表した完全グラフから不要な
枝を削除し、各頂点を接続した多角形で形成される配線
要求を表したグラフである。尚、図１５（ｂ）では、交
差している枝と、配線可能領域外の枝とが存在している
ことを示している。Next, FIG. 15 (b) shows the state of S6 shown in FIG.
6 shows a state obtained as a result of performing the processes up to 6. In other words, a terminal that constitutes each net is defined as a vertex, unnecessary branches are deleted from the complete graph representing the connection requirements of the vertices, and a graph representing the wiring requirements formed by polygons connecting the vertices is obtained. is there. FIG. 15B shows that there are crossing branches and branches outside the wirable area.

【０２２８】続いて、図１６（ａ）は、図１２に示すＳ
６９での処理を実施した結果得られた状態を示すもので
ある。つまり、図１５（ｂ）に示す処理にて生じた多角
形の交差を除去するためにグランド（２）の交差してい
る枝を削除した状態を示している。Subsequently, FIG. 16 (a) shows the S shown in FIG.
It shows the state obtained as a result of performing the processing in 69. That is, a state is shown in which the intersecting branches of the ground (2) have been deleted in order to remove the intersection of the polygons generated in the processing shown in FIG.

【０２２９】次いで、図１６（ｂ）は、図１５（ｂ）に
示す処理にて生じた配線可能領域外の枝に関して、配線
可能領域外に枝が存在しないように、仮想接続点１を生
成した状態を示している。ここで、グランド（２）の仮
想接続点１は、◇で示す。Next, FIG. 16B shows a case where the virtual connection point 1 is generated so that no branch exists outside the wirable area with respect to the branch outside the wirable area generated in the processing shown in FIG. 15B. FIG. Here, the virtual connection point 1 of the ground (2) is indicated by ◇.

【０２３０】次に、図１７（ａ）は、図１３に示すＳ８
８での処理を実施した結果得られた状態を示すものであ
る。つまり、全ての頂点に関して仮想接続点を生成し、
仮想配線領域を形成した状態を示している。Next, FIG. 17A shows the state of S8 shown in FIG.
8 shows a state obtained as a result of performing the processing in FIG. In other words, virtual connection points are generated for all vertices,
This shows a state where a virtual wiring region is formed.

【０２３１】また、図１７（ｂ）は、図１３に示すＳ８
９での処理を実施した結果得られた状態を示すものであ
る。つまり、グランド（２）の領域の面積が最大となる
仮想接続点を生成した状態を示すものである。FIG. 17B is a flowchart showing the operation of S8 shown in FIG.
9 shows the state obtained as a result of performing the processing in FIG. In other words, this shows a state in which a virtual connection point at which the area of the ground (2) is maximized is generated.

【０２３２】次いで、図１８（ａ）は、図１３に示すＳ
９０での処理を実施した結果得られた状態を示すもので
ある。つまり、図形の和演算により多角形を生成した状
態を示すものである。Next, FIG. 18A shows the state of S shown in FIG.
9 shows a state obtained as a result of performing the processing at 90. That is, it shows a state in which a polygon is generated by a sum operation of figures.

【０２３３】続いて、図１８（ｂ）は、図１４に示すＳ
１０４での処理を実施した結果得られた状態を示すもの
である。グランド（１）に関して、多角形の頂点に仮想
接続点を生成した状態を示すものである。ここで、グラ
ンド（１）の仮想接続点は、○で示す。Next, FIG. 18 (b) shows the S shown in FIG.
This shows a state obtained as a result of performing the processing in step 104. This shows a state in which virtual connection points are generated at the vertices of the polygon with respect to the ground (1). Here, the virtual connection point of the ground (1) is indicated by a circle.

【０２３４】次に、図１９（ａ）は、図１４に示すＳ１
０５での処理を実施した結果得られた状態を示すもので
ある。つまり、拡大した頂点で多角形を生成した状態を
示すものである。Next, FIG. 19 (a) shows the S1 shown in FIG.
5 shows a state obtained as a result of performing the processing in FIG. That is, it shows a state in which a polygon is generated by the enlarged vertices.

【０２３５】次いで、図１９（ｂ）は、図１４に示すＳ
１０６での処理を実施した結果得られた状態を示すもの
である。つまり、後処理により不要な頂点を削除した状
態を示すものである。Next, FIG. 19 (b) shows the S shown in FIG.
This shows a state obtained as a result of performing the processing in 106. That is, this indicates a state in which unnecessary vertices have been deleted by post-processing.

【０２３６】そして、図２０（ａ）は、図１４に示すＳ
１０９およびＳ１１０での処理を実施した結果得られた
状態を示すものである。つまり、拡張した多角形が他の
多角形と交差しているか否かを判断し、交差を解除する
新たな頂点の生成場所を求める。ここで、“→”で示し
た座標が新たな頂点の座標となる。FIG. 20 (a) shows the state of S shown in FIG.
9 shows a state obtained as a result of performing the processing in steps S109 and S110. In other words, it is determined whether or not the expanded polygon intersects another polygon, and a location for generating a new vertex for canceling the intersection is obtained. Here, the coordinates indicated by “→” are the coordinates of the new vertex.

【０２３７】また、図２０（ｂ）は、図１４に示すＳ１
１２での処理を実施した結果得られた状態を示すもので
ある。つまり、図２０（ｂ）は、グランド（１）の多角
形の第１回目の生成結果を表したものであり、配線順序
に従って拡張不可能になるまで、拡張処理を繰り返した
結果得られた状態を示すものである。このように、領域
の拡張ができなくなるまで、上記の処理を繰り返すこと
により、多角形で形成した電源／グランドの配線経路を
自動生成することができる。FIG. 20 (b) shows the state of S1 shown in FIG.
12 shows a state obtained as a result of performing the processing in FIG. In other words, FIG. 20B shows the first generation result of the polygon of the ground (1), and the state obtained as a result of repeating the expansion processing until the expansion becomes impossible according to the wiring order. It shows. In this way, by repeating the above-described processing until the area cannot be expanded, a power supply / ground wiring path formed in a polygon can be automatically generated.

【０２３８】尚、各グランドは、それぞれが重ならない
ように、同一層において、できるだけ割り付け面積が広
くなるように拡張処理されている。これは、グランドの
面積を可能な限り広くすることで、インピーダンスが下
がり、グランドが安定化され、電源ループの無理な引回
しがなくなる等の効果を得ることができるからである。The grounds are expanded so that the allocated area is as large as possible in the same layer so that they do not overlap each other. This is because by increasing the area of the ground as much as possible, it is possible to obtain effects such as a reduction in impedance, stabilization of the ground, and elimination of forcible routing of the power supply loop.

【０２３９】以上の説明では、グランドに対して同一層
に割り付ける処理について説明したが、同様にして、プ
リント基板の各層に同様の割り付け処理を行う。In the above description, the process of allocating the same layer to the ground has been described. Similarly, the same allocation process is performed for each layer of the printed circuit board.

【０２４０】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報に基づいて、各層に配線する電源／グランドの
割り付けが行われることで、１つの層に複数系統の電源
／グランドを割り付けることができる。このため、従来
のように、１つの層に１つの電源／グランドを対応した
回路基板よりも基板の層数の削減を図ることができる。According to the above configuration, a power / ground combination to be wired nearby to reduce the current loop is determined based on the components constituting the circuit board and the power / ground connection information. By allocating the power / ground to be wired to each layer based on the combination information of the / ground, a plurality of power / grounds can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０２４１】また、各層毎に、割り付けられた電源／グ
ランドの接続情報から各信号単位で仮想配線領域を作成
し、この仮想配線領域に基づいて、異なる信号線の仮想
配線領域の重なりを削除し、重なりが発生しないように
仮想配線領域を順次拡大して電源／グランドの多角形が
生成されることで、電源／グランドの多角形の配線経路
を自動的に作成することができる。Also, a virtual wiring area is created for each signal from the allocated power / ground connection information for each layer, and based on this virtual wiring area, overlapping of virtual wiring areas of different signal lines is deleted. Since the power / ground polygon is generated by sequentially expanding the virtual wiring area so that no overlap occurs, the power / ground polygon wiring path can be automatically created.

【０２４２】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of board layers and the cost of the board, it is possible to automatically generate a power supply / ground polygonal wiring path that has been conventionally designed manually. The period can be shortened.

【０２４３】また、上記の回路基板設計方法を、コンピ
ュータプログラムとして実現することもできる。Further, the circuit board designing method described above can be realized as a computer program.

【０２４４】なお、本実施の形態の回路基板設計装置で
は、初期の部品の配置情報が、入力部１において、予
め、各部品の接続情報と共に入力されるようになってい
たが、部品の接続情報を元に作成された部品のグループ
化テーブルに基づいて、初期の部品の配置情報を生成し
ても良い。In the circuit board designing apparatus according to the present embodiment, the initial component arrangement information is input in advance along with the connection information of each component in the input unit 1. Initial component placement information may be generated based on a component grouping table created based on the information.

【０２４５】このような処理を実現する回路基板設計装
置について、以下の実施の形態２において説明する。A circuit board designing apparatus for realizing such processing will be described in the following second embodiment.

【０２４６】〔実施の形態２〕本発明の他の実施の形態
について、図２３に基づいて説明すれば以下の通りであ
る。尚、説明の便宜上、前記実施の形態１と同様の機能
を有する部材には、同一の符号を付記し、その説明は省
略する。また、以下の各実施の形態においても同様とす
る。[Embodiment 2] Another embodiment of the present invention is described below with reference to FIG. For convenience of explanation, members having the same functions as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. The same applies to the following embodiments.

【０２４７】本実施の形態に係る回路基板設計装置は、
図１に示す回路基板設計装置の回路基板設計処理部２に
替えて、図２３に示すように、回路基板設計処理部１２
を有している。The circuit board designing apparatus according to the present embodiment
As shown in FIG. 23, instead of the circuit board design processing section 2 of the circuit board design apparatus shown in FIG.
have.

【０２４８】回路基板設計処理部１２は、回路基板設計
処理部２を構成する部品のグループ化処理回路４、電源
／グランド割付け処理回路５、電源グランド生成処理回
路６に加えて、初期配置処理回路１３を備えている。The circuit board design processing section 12 includes an initial layout processing circuit in addition to the component grouping processing circuit 4, power supply / ground allocation processing circuit 5, and power supply ground generation processing circuit 6 which constitute the circuit board design processing section 2. 13 is provided.

【０２４９】上記初期配置処理回路１３は、部品のグル
ープ化処理回路４と電源／グランド割付け処理回路５と
の間に設けられ、部品のグループ化処理回路４にて生成
された部品のグループ化テーブルを元に、部品の初期配
置情報を生成する回路である。The initial arrangement processing circuit 13 is provided between the component grouping processing circuit 4 and the power supply / ground allocation processing circuit 5, and includes a component grouping table generated by the component grouping processing circuit 4. Is a circuit for generating initial arrangement information of components based on

【０２５０】具体的に、初期配置処理回路１３は、部品
のグループ化テーブルを元に、一般的なフロアープラン
方法を用いて、分割されたブロック単位で部品配置処理
を行い、部品の初期配置情報を生成するようになってい
る。More specifically, the initial placement processing circuit 13 performs a component placement process for each divided block using a general floor plan method based on the component grouping table, and obtains the component initial placement information. Is generated.

【０２５１】ところで、従来の回路基板設計方法である
論理回路の階層構造を利用したフロアープラン方法で
は、電源／グランドの接続状態を考慮することが困難な
ため、電源／グランドの配線経路によって不要な引回し
が行われる。このため、回路基板における電流ループが
大きくなり、結果的に不要輻射が増大する傾向になる。By the way, in the floor plan method using the hierarchical structure of the logic circuit, which is the conventional circuit board design method, it is difficult to consider the connection state of the power supply / ground. Routing is performed. For this reason, the current loop in the circuit board becomes large, and as a result, unnecessary radiation tends to increase.

【０２５２】これに対して、本実施の形態の回路基板設
計装置では、部品配置処理に一般的なフロアープラン方
法を用いているものの、同じ機能ブロック内でも、異な
る電源／グランド系の存在を考慮できるため、部品のグ
ループ化処理によるフロアープラン機能を用いることに
より効果的な部品配置が可能となる。On the other hand, in the circuit board designing apparatus according to the present embodiment, although a general floor plan method is used for component placement processing, the presence of different power / ground systems is considered even within the same functional block. Therefore, an effective component arrangement can be achieved by using a floor plan function based on a component grouping process.

【０２５３】また、上記の構成によれば、回路基板を構
成する部品および電源／グランドの接続情報に基づい
て、電流ループを縮小化するために近傍に配線すべき電
源／グランドの組み合わせを求め、この電源／グランド
の組み合わせ情報から得られた部品の初期配置情報と、
上記部品および電源／グランドの接続情報とに基づい
て、各層に配線する電源／グランドの割り付けが行われ
ることで、１つの層に複数系統の電源／グランドを割り
付けることができる。このため、従来のように、１つの
層に１つの電源／グランドを対応した回路基板よりも基
板の層数の削減を図ることができる。Further, according to the above configuration, a combination of a power supply / ground to be wired nearby in order to reduce the current loop is obtained based on the components constituting the circuit board and the connection information of the power supply / ground. Initial component placement information obtained from the power / ground combination information;
By allocating the power / ground to be wired to each layer based on the components and the connection information of the power / ground, a plurality of systems of power / ground can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０２５４】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。つまり、電源
／グランドの分類情報に基づいて、一般的なフロアープ
ラン処理で部品配置を行うことができるので、接続要求
のある部品を近傍に配置することができる。この結果、
接続要求のある部品が近傍に配置されれば、多角形で形
成される電源／グランドの配線経路を効率良く生成する
ことができる。In addition, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the power / ground shape. In other words, components can be arranged by general floor plan processing based on the power / ground classification information, so that components requiring connection can be arranged in the vicinity. As a result,
If a component requiring a connection is arranged in the vicinity, a power supply / ground wiring path formed in a polygon can be efficiently generated.

【０２５５】これにより、無駄な電源／グランドの配線
経路の引回しを無くすことができ、この結果、ノイズ遮
断効果のあるグランドを生成することができる。As a result, useless routing of the power / ground wiring path can be eliminated, and as a result, a ground having a noise cutoff effect can be generated.

【０２５６】また、各層毎に、割り付けられた電源／グ
ランドの接続情報から各信号単位で仮想配線領域を作成
し、この仮想配線領域に基づいて、異なる信号線の仮想
配線領域の重なりを削除し、重なりが発生しないように
仮想配線領域を順次拡大して電源／グランドの多角形が
生成されることで、電源／グランドの多角形の配線経路
を自動的に作成することができる。Also, a virtual wiring area is created for each signal from the power / ground connection information assigned to each layer, and based on this virtual wiring area, overlapping of the virtual wiring areas of different signal lines is deleted. Since the power / ground polygon is generated by sequentially expanding the virtual wiring area so that no overlap occurs, the power / ground polygon wiring path can be automatically created.

【０２５７】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of board layers and the cost of the board, it is possible to automatically generate a power supply / ground polygonal wiring path which has been conventionally designed manually. The period can be shortened.

【０２５８】なお、上記の回路基板設計方法を、コンピ
ュータプログラムとして実現することもできる。Note that the above-described circuit board designing method can be realized as a computer program.

【０２５９】〔実施の形態３〕本発明のさらに他の実施
の形態について、図２４および図２５に基づいて説明す
れば以下の通りである。[Embodiment 3] The following will describe still another embodiment of the present invention with reference to FIGS. 24 and 25.

【０２６０】本実施の形態に係る回路基板設計装置は、
前記実施の形態１の電源／グランド割付け処理回路５に
て電源／グランド割り付け処理が完了した後に、実施の
形態１で用いた評価式（１）を用いて、同一層で接続要
求のある電源／グランドの仮想配線領域が交差した部分
を削除するため、交差領域内で部品の入替えを行う配置
改善処理を行う。The circuit board designing apparatus according to the present embodiment
After the power / ground assignment processing circuit 5 of the first embodiment completes the power / ground assignment processing, the power supply / ground connection request is made in the same layer using the evaluation formula (1) used in the first embodiment. In order to delete a portion where the virtual wiring region of the ground intersects, an arrangement improvement process of exchanging components in the intersection region is performed.

【０２６１】従って、本実施の形態に係る回路基板設計
装置は、図２４に示すように、前記実施の形態１の回路
基板設計処理部２の代わりに回路基板設計処理部２２を
備えている。Therefore, as shown in FIG. 24, the circuit board design apparatus according to the present embodiment includes a circuit board design processing section 22 instead of the circuit board design processing section 2 of the first embodiment.

【０２６２】回路基板設計処理部２２には、回路基板設
計処理部２を構成する部品のグループ化処理回路４、電
源／グランド割付け処理回路５、電源グランド生成処理
回路６の他に、配置改善処理回路２３が設けられてい
る。The circuit board design processing section 22 includes, in addition to the component grouping processing circuit 4, the power / ground allocation processing circuit 5, and the power ground generation processing circuit 6, which constitute the circuit board design processing section 2, a layout improvement processing. A circuit 23 is provided.

【０２６３】上記配置改善処理回路２３は、電源／グラ
ンド割付け処理回路５と電源グランド生成処理回路６と
の間に設けられ、電源／グランド割付け処理回路５で用
いられた評価式（１）を満たす範囲で部品の配置改善処
理を行う回路である。The arrangement improvement processing circuit 23 is provided between the power supply / ground assignment processing circuit 5 and the power supply ground generation processing circuit 6, and satisfies the evaluation expression (1) used in the power supply / ground assignment processing circuit 5. This is a circuit that performs component placement improvement processing within a range.

【０２６４】ここで、上記配置改善処理回路２３におけ
る配置改善処理について、図２５に示すフローチャート
を参照しながら以下に説明する。Here, the layout improvement processing in the layout improvement processing circuit 23 will be described below with reference to the flowchart shown in FIG.

【０２６５】まず、入力部１から接続情報、部品の配置
情報（初期配置情報）、終了条件としてのコストの総和
Ｃ０、終了条件としての改善回数ｍ、改善最大回数ＭＡ
Ｘが入力されると共に、電源／グランド割付け処理回路
５から電源／グランドの層割り付け情報が入力され、改
善回数のカウンターを初期化（ｍ＝０）する（Ｓ１２
１）。First, connection information, component arrangement information (initial arrangement information), total cost C0 as an end condition, number of improvements m as an end condition, and maximum number of improvements MA from the input unit 1
When X is input, power / ground layer allocation information is input from the power / ground allocation processing circuit 5, and the counter of the number of times of improvement is initialized (m = 0) (S12).
1).

【０２６６】次に、各電源／グランドの信号に関して多
角形を生成する（Ｓ１２２）。つまり、各種電源／グラ
ンドの層割付け情報と、部品の配置情報とから多角形で
形成される仮想配線領域を生成する。Next, a polygon is generated for each power / ground signal (S122). That is, a virtual wiring area formed by a polygon is generated from the layer allocation information of various power / ground and the arrangement information of the components.

【０２６７】次いで、評価式（１）により全体のコスト
Ｃ１を求める（Ｓ１２３）。つまり、評価式（１）によ
り全ての電源／グランドのコストの総和を求める。Next, the total cost C1 is obtained by the evaluation formula (1) (S123). That is, the total sum of the costs of all the power supplies / grounds is obtained by the evaluation formula (1).

【０２６８】そして、Ｓ１２３で求めたコストＣ１が、
予め入力されたコストの総和Ｃ０にに達しているか否か
が判定される（Ｓ１２４）。ここで、Ｃ１≦Ｃ０の関係
を満たしていれば、配置改善処理を終了する。Then, the cost C1 obtained in S123 is
It is determined whether the total cost C0 of the costs input in advance has been reached (S124). Here, if the relationship of C1 ≦ C0 is satisfied, the arrangement improvement processing ends.

【０２６９】また、Ｓ１２４でＣ１≦Ｃ０の関係を満た
していなければ、全ての電源グランド層に関して、以下
のＳ１２６ないしＳ１２８までの処理を行う（Ｓ１２
５）。If the relationship of C1 ≦ C0 is not satisfied in S124, the following processes from S126 to S128 are performed for all power supply ground layers (S12).
5).

【０２７０】Ｓ１２６では、同一層内での多角形の交差
領域と親子関係のある電源・グランドの多角形の交差外
の領域を求める。つまり、対象となる電源／グランドが
同一層内での仮想配線領域の交差部分と、電源／グラン
ドの親子関係が存在するものとに関し、異なる層であっ
ても、基板上のｘ，ｙのみの２次元情報で、両者が一致
していない部分の領域を求める。In S126, a region outside the intersection of the polygons of the power supply and the ground having a parent-child relationship with the polygon intersection region in the same layer is obtained. In other words, regarding the intersection of the virtual wiring regions in the same layer where the target power / ground is in the same layer and the one where the power / ground parent-child relationship exists, even if the layers are different from each other, only x and y on the substrate are different. The two-dimensional information is used to determine a region where the two do not match.

【０２７１】Ｓ１２７では、交差領域の中で入替え可能
な全ての部品に関して以下のＳ１２８ないしＳ１３１ま
での処理を行う。つまり、Ｓ１２６で求めた領域に存在
する部品に関して、入替え処理を行う。ここで、部品の
入替えによる配置変更処理は、一般的な部品入替え処理
を行うものとする。In S127, the following processes from S128 to S131 are performed for all the replaceable parts in the intersection area. That is, the replacement process is performed on the components existing in the area obtained in S126. Here, it is assumed that the arrangement change process by the replacement of components is a general component replacement process.

【０２７２】Ｓ１２８では、配置改善によるコスト削減
効果があるか否かが判定される。ここで、コストの削減
効果がないと判定されれば、Ｓ１２６に移行する。一
方、Ｓ１２８でコストの削減効果があると判定されれ
ば、Ｓ１２９に移行する。In S128, it is determined whether or not there is a cost reduction effect due to the improved arrangement. Here, if it is determined that there is no cost reduction effect, the process proceeds to S126. On the other hand, if it is determined in S128 that there is a cost reduction effect, the process proceeds to S129.

【０２７３】Ｓ１２９では、Ｓ１２７の処理で得られた
部品の配置変更結果を受け入れる。At S129, the result of the component placement change obtained at S127 is accepted.

【０２７４】そして、再び、コストＣ１が予め設定した
コストの総和Ｃ０に達しているか否か、即ちコストに関
して終了条件を満たしているか否かが判定される（Ｓ１
３０）。ここで、コストに関して終了条件を満たしてい
れば、配置改善処理を終了し、終了条件を満たしていな
ければ、改善回数ｍが改善最大回ＭＡＸを越えたか否か
が判定される（Ｓ１３１）。Then, it is determined again whether or not the cost C1 has reached the preset sum C0 of the costs, that is, whether or not the cost satisfies the termination condition (S1).
30). Here, if the termination condition is satisfied with respect to the cost, the arrangement improvement processing is terminated. If the termination condition is not satisfied, it is determined whether or not the number m of improvements exceeds the maximum improvement number MAX (S131).

【０２７５】Ｓ１３１にて、改善回数ｍが改善最大回Ｍ
ＡＸを越えていれば、配置改善処理を終了する。一方、
改善回数ｍが改善最大回ＭＡＸを越えていなければ、Ｓ
１２３に移行する。In S131, the improvement number m is equal to the maximum improvement number M.
If it exceeds AX, the arrangement improvement processing ends. on the other hand,
If the number of times of improvement m does not exceed the maximum number of times of improvement MAX, S
Move to 123.

【０２７６】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報に基づいて、各層に配線する電源／グランドの
割り付けが行われることで、１つの層に複数系統の電源
／グランドを割り付けることができる。このため、従来
のように、１つの層に１つの電源／グランドを対応した
回路基板よりも基板の層数の削減を図ることができる。According to the above configuration, a power / ground combination to be wired nearby to reduce the current loop is obtained based on the components constituting the circuit board and the power / ground connection information. By allocating the power / ground to be wired to each layer based on the combination information of the / ground, a plurality of power / grounds can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０２７７】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。Further, power / ground allocation for each layer is performed based on the power / ground combination information. Based on the power / ground allocation information, power / ground for which connection is requested in the same layer is determined. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【０２７８】また、上記のように部品の配置改善を実施
することにより、電源／グランドの多角形で形成される
配線経路の凹凸の低減が図れ、この結果、電源とグラン
ドで形成される電流ループの面積が小さくなり、不要輻
射を低減することができる。By improving the arrangement of components as described above, it is possible to reduce the unevenness of the wiring path formed by the power / ground polygon, and as a result, the current loop formed by the power supply and the ground is reduced. And the unnecessary radiation can be reduced.

【０２７９】さらに、信号線とグランドで形成される電
流ループの面積を縮小化するための信号線の無駄な引回
しがなくなり、配線経路を短くすることができ、不要輻
射の低減が容易となる。Further, unnecessary routing of the signal line for reducing the area of the current loop formed by the signal line and the ground can be eliminated, the wiring path can be shortened, and unnecessary radiation can be easily reduced. .

【０２８０】また、各層毎に、割り付けられた電源／グ
ランドの接続情報、配置改善された部品配置情報とから
各信号単位で仮想配線領域を作成し、この仮想配線領域
に基づいて、異なる信号線の仮想配線領域の重なりを削
除し、重なりが発生しないように仮想配線領域を順次拡
大して電源／グランドの多角形が生成されることで、電
源／グランドの多角形の配線経路を自動的に作成するこ
とができる。Further, a virtual wiring area is created for each signal from the power / ground connection information allocated to each layer and the component arrangement information with improved layout, and different signal lines are formed based on the virtual wiring area. The overlapping of the virtual wiring regions is removed, and the virtual wiring region is sequentially enlarged so that the overlapping does not occur, and the power / ground polygon is generated. Can be created.

【０２８１】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygon wiring path which has been conventionally designed manually. The period can be shortened.

【０２８２】なお、上記の回路基板設計方法を、コンピ
ュータプログラムとして実現することもできる。Note that the above circuit board design method can be realized as a computer program.

【０２８３】〔実施の形態４〕本発明のさらに他の実施
の形態について、図２６に基づいて説明すれば以下の通
りである。[Embodiment 4] Still another embodiment of the present invention is described below with reference to FIG.

【０２８４】本実施の形態に係る回路基板設計装置は、
前記実施の形態２の電源／グランド割付け処理回路５に
て電源／グランド割り付け処理が完了した後に、実施の
形態１で用いた評価式（１）を用いて、同一層で接続要
求のある電源／グランドの仮想配線領域が交差した部分
を削除するため、交差領域内で部品の入替えを行う配置
改善処理を行う。The circuit board designing apparatus according to the present embodiment
After the power / ground allocation processing is completed in the power / ground allocation processing circuit 5 of the second embodiment, the power supply / ground having a connection request in the same layer is determined using the evaluation expression (1) used in the first embodiment. In order to delete a portion where the virtual wiring region of the ground intersects, an arrangement improvement process of exchanging components in the intersection region is performed.

【０２８５】従って、本実施の形態に係る回路基板設計
装置は、図２６に示すように、前記実施の形態２の回路
基板設計処理部１２に替えて、前記実施の形態３の配置
改善処理回路２３を含んだ回路基板設計処理部３２を備
えている。Accordingly, as shown in FIG. 26, the circuit board design apparatus according to the present embodiment is different from the circuit board design processing section 12 of the second embodiment in that the layout improvement processing circuit of the third embodiment is used. And a circuit board design processing unit 32 including the same.

【０２８６】回路基板設計処理部３２において、配置改
善処理回路２３は、電源／グランド割付け処理回路５と
電源グランド生成処理回路６との間に設けられている。In the circuit board design processing section 32, the layout improvement processing circuit 23 is provided between the power supply / ground allocation processing circuit 5 and the power ground generation processing circuit 6.

【０２８７】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報から得られた部品の初期配置情報と、上記部品
および電源／グランドの接続情報とに基づいて、各層に
配線する電源／グランドの割り付けが行われることで、
１つの層に複数系統の電源／グランドを割り付けること
ができる。このため、従来のように、１つの層に１つの
電源／グランドを対応した回路基板よりも基板の層数の
削減を図ることができる。According to the above configuration, based on the components constituting the circuit board and the connection information of the power supply / ground, the combination of the power supply / ground to be wired nearby in order to reduce the current loop is determined. By assigning the power supply / ground to be wired to each layer based on the initial arrangement information of the parts obtained from the combination information of the / ground and the connection information of the parts and the power / ground,
A plurality of systems of power / ground can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０２８８】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。これにより、
無駄な電源／グランドの配線経路の引回しを無くすこと
ができるので、ノイズ遮断効果のあるグランドを生成す
ることができる。Further, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the power / ground shape. This allows
Since unnecessary routing of the power / ground wiring path can be eliminated, a ground having a noise cutoff effect can be generated.

【０２８９】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。Further, the power / ground to be wired to each layer is allocated based on the power / ground combination information. Based on the power / ground allocation information, the power / ground of which connection is requested in the same layer is determined. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【０２９０】このように、部品の配置改善を実施するこ
とで、多角形で形成される電源／グランドの配線経路の
凹凸が低減される。この結果、電源とグランドで形成さ
れる電流ループと、信号線とグランドで形成される電流
ループの面積を縮小することができる。As described above, by improving the arrangement of components, the irregularities of the power supply / ground wiring paths formed by polygons are reduced. As a result, the area of the current loop formed by the power supply and the ground and the area of the current loop formed by the signal line and the ground can be reduced.

【０２９１】以上のことから、不要輻射を低減する効果
を発揮すると共に、部品配置に関しても部品のグループ
化処理を用いて配置するようになっているので、前記実
施の形態１〜３よりもノイズ削減効果のある電源／グラ
ンドの配線経路を自動生成することが可能となる。From the above, the effect of reducing the unnecessary radiation is exhibited, and the parts are arranged by using the grouping process of the parts. It is possible to automatically generate a power / ground wiring path having a reduction effect.

【０２９２】さらに、各層毎に、割り付けられた電源／
グランドの接続情報、配置改善された部品配置情報とか
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形が生成されることで、
電源／グランドの多角形の配線経路を自動的に作成する
ことができる。Furthermore, the power supply /
A virtual wiring region is created for each signal from the ground connection information and the improved component placement information, and the overlapping of the virtual wiring regions of different signal lines is eliminated based on the virtual wiring region, so that no overlapping occurs. The power / ground polygon is generated by sequentially expanding the virtual wiring area as described above,
A power supply / ground polygonal wiring path can be automatically created.

【０２９３】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygonal wiring path that has been conventionally designed manually. The period can be shortened.

【０２９４】なお、上記の回路基板設計方法を、コンピ
ュータプログラムとして実現することもできる。The above-described circuit board design method can be realized as a computer program.

【０２９５】また、入力された部品の配置情報と、電源
／グランドの層割り付け情報とから仮想配線が生成さ
れ、上記仮想配線で囲まれた領域同士の交差領域を求
め、交差領域の多い順に部品の配置変換を繰り返した
後、交差領域から部品の配置変更の対象となる部品が選
択されることで、電源／グランドのパターンで形成され
る電流ループの面積と、信号線とグランドの配線経路で
形成される電流ループの面積を小さくすることができ
る。Also, a virtual wiring is generated from the input component placement information and the power / ground layer assignment information, and an intersection area between the areas surrounded by the virtual wiring is determined. After the placement conversion is repeated, a component whose placement is to be changed is selected from the intersection area, so that the area of the current loop formed by the power / ground pattern and the wiring path between the signal line and the ground are determined. The area of the formed current loop can be reduced.

【０２９６】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができる。By reducing the area of the current loop, unnecessary radiation of the entire substrate can be reduced.

【０２９７】しかも、電流ループの面積を縮小化するよ
うに部品の配置改善が実施されているので、電源／グラ
ンドの配線経路の凹凸を削減することが可能となる。ま
た、部品のグループ化情報を用いることにより、他シス
テムや人手で作成した部品配置を変更することができ、
凹凸の少ない電源／グランドの多角形の形状を変更する
ことができる。In addition, since the arrangement of components is improved so as to reduce the area of the current loop, it is possible to reduce the unevenness of the power / ground wiring path. Also, by using the component grouping information, it is possible to change the component arrangement created by other systems or manually,
The polygonal shape of the power / ground with less unevenness can be changed.

【０２９８】以上の実施の形態１〜４では、上記電源／
グランドの組み合わせを求める工程において、使用され
る部品のグループ化テーブルとして、図４に示すものの
他に、図２７に示すように、各部品を機能毎に分類する
ための部品の機能ブロック情報を含んだ部品のグループ
化テーブルを使用しても良い。In the first to fourth embodiments, the power supply /
In the process of obtaining the combination of grounds, as shown in FIG. 4, as a grouping table of the components used, as shown in FIG. 27, functional block information of components for classifying each component by function is included. A component grouping table may be used.

【０２９９】また、電源／グランドの組み合わせ情報と
しての部品のグループ化情報に、部品の機能ブロック情
報が含まれているので、この部品のグループ化情報に基
づいて、各部品に関してグループ化を行うことで、部品
の機能ブロック情報を含まない前記請求項９の場合より
も細かな分割が可能となる。Since the component grouping information as the power / ground combination information includes the functional block information of the components, it is necessary to perform grouping for each component based on the component grouping information. Thus, finer division can be performed than in the case of the ninth aspect, which does not include the functional block information of the component.

【０３００】さらに、機能ブロック情報を加味すること
により、電源／グランド以外に信号線の長さを考慮した
部品の配置検討が可能となるので、信号線の配線長を短
くできる。そして、信号線が短くなることで、信号線と
グランドで形成される電流ループの面積が小さくなるの
で、不要輻射の低減を図ることができる。Further, by considering the function block information, it is possible to examine the arrangement of components in consideration of the length of the signal line other than the power supply / ground, so that the wiring length of the signal line can be reduced. Since the area of the current loop formed by the signal line and the ground is reduced by shortening the signal line, unnecessary radiation can be reduced.

【０３０１】しかも、上記のように部品の機能ブロック
情報を含んだ部品のグループ化テーブルを用いれば、部
品配置の一般的な手法であるフロアープランを用いるこ
とができる。このフローアプランは、指定された機能別
の機能ブロック情報を元に、機能ブロック間の接続要求
を考慮しながら個々のブロックを配置し、その情報に基
づいてブロック内の部品配置を行う方法である。Moreover, if a component grouping table including component functional block information is used as described above, a floor plan, which is a general method of component placement, can be used. The flow plan is a method of arranging individual blocks based on designated functional block information for each function while considering connection requests between functional blocks, and arranging components in the blocks based on the information. .

【０３０２】以上の実施の形態１〜４については、部品
をグループ化することで、多系統の電源／グランドが存
在する場合においても、基板の層数を削減し、なお且つ
不要輻射を低減するようにしているが、これに加えて、
電源／グランドの信号線をグループ化することで、さら
に、不要輻射を低減するような回路基板設計方法につい
て、以下の実施の形態５〜９にて説明する。In the above-described first to fourth embodiments, the parts are grouped to reduce the number of layers of the board and reduce unnecessary radiation even in the case where there are multiple power supply / grounds. But in addition to this,
The following fifth to ninth embodiments will describe a circuit board design method for further reducing unnecessary radiation by grouping power / ground signal lines.

【０３０３】〔実施の形態５〕本発明のさらに他の実施
の形態について、図２８ないし図３４に基づいて説明す
れば以下の通りである。[Embodiment 5] Still another embodiment of the present invention will be described below with reference to FIGS.

【０３０４】本実施の形態に係る回路基板設計装置は、
前記実施の形態１の回路基板設計処理部２に替えて、図
２８に示すように、信号線のグループ化処理回路（グル
ープ化処理手段）４３と配線処理回路（配線処理手段）
４４とを有する回路基板設計処理部４２を備えている。The circuit board designing apparatus according to the present embodiment
Instead of the circuit board design processing unit 2 of the first embodiment, as shown in FIG. 28, a signal line grouping processing circuit (grouping processing means) 43 and a wiring processing circuit (wiring processing means)
44, and a circuit board design processing section 42 having the same.

【０３０５】上記信号線のグループ化処理回路４３は、
電源グランド生成処理回路６にて生成された電源／グラ
ンドの接続情報を追跡することにより、電源／グランド
の各信号線のリターン経路となるグランドの名称を求め
る処理を行う回路である。The signal line grouping processing circuit 43
This circuit performs a process of obtaining the name of the ground which is a return path of each power / ground signal line by tracking the power / ground connection information generated by the power / ground generation processing circuit 6.

【０３０６】そして、信号線のグループ化処理回路４３
にて、図２９に示すような信号線のグループ化テーブル
が生成される。尚、このグループ化テーブルの生成につ
いての詳細は、後述する。Then, the signal line grouping processing circuit 43
Thus, a signal line grouping table as shown in FIG. 29 is generated. The details of the generation of the grouping table will be described later.

【０３０７】また、配線処理回路４４は、信号線のグル
ープ化処理回路４３にて得られた信号線のグループ化処
理の情報を元に、各々の信号線の配線時にリターン経路
となるグランドの形状を配線可能領域に写像し、その情
報を元に配線領域に重み付けを行い、信号線を配線処理
を行う回路である。[0307] The wiring processing circuit 44, based on the information of the signal line grouping processing obtained by the signal line grouping processing circuit 43, forms a ground shape that serves as a return path when each signal line is wired. Is mapped to a wirable area, the wiring area is weighted based on the information, and a signal line is wired.

【０３０８】上記信号線のグループ化処理回路４３にお
ける信号線のグループ化処理について図３０に示すフロ
ーチャートを参照しながら以下に説明する。The following describes the signal line grouping processing in the signal line grouping processing circuit 43 with reference to the flowchart shown in FIG.

【０３０９】先ず、接続情報、電源／グランドを認識す
る属性が入力される（Ｓ１４１）。First, connection information and an attribute for recognizing power / ground are input (S141).

【０３１０】次に、全ての通常の信号線に関し、以下の
処理を行う（Ｓ１４２）。つまり、電源／グランド以外
の全ての信号線に関して、Ｓ１４３ないしＳ１４９まで
の処理を行う。Next, the following processing is performed for all normal signal lines (S142). That is, the processing from S143 to S149 is performed for all signal lines other than the power supply / ground.

【０３１１】Ｓ１４３では、対象となる通常信号線に接
続されている部品を全て選択し、選択した部品に関し
て、以下のＳ１４４ないしＳ１４８までの処理を行う。In S143, all the components connected to the target normal signal line are selected, and the following processes from S144 to S148 are performed on the selected components.

【０３１２】Ｓ１４４では、対象となる部品に接続され
ているグランドのネット名を求める。At S144, the net name of the ground connected to the target component is obtained.

【０３１３】そして、Ｓ１４５では、グランドが存在す
るか否かが判定される。つまり、選択した部品に関し
て、グランド端子が存在するか否かが判定される。At S145, it is determined whether a ground exists. That is, it is determined whether or not the selected component has the ground terminal.

【０３１４】Ｓ１４５にて、グランド端子が存在しない
と判定されれば、Ｓ１４６に移行し、接続追跡を行い、
グランドのネット名を求める。つまり、対象となる部品
に信号線と同一名称の信号線に接続している部品を順次
検索することで、グループ化すべきグランドのネット名
を求める。そして、Ｓ１４７に移行する。If it is determined in S145 that the ground terminal does not exist, the flow shifts to S146, where connection tracking is performed.
Ask for the net name of the ground. In other words, by sequentially searching for the component connected to the signal line having the same name as the signal line, the net name of the ground to be grouped is obtained. Then, control goes to a step S147.

【０３１５】一方、Ｓ１４５にて、グランド端子が存在
すると判定されれば、Ｓ１４７に移行し、対象となる信
号線名と対応するグランドのネット名をテーブルに記憶
する。On the other hand, if it is determined in S145 that a ground terminal exists, the flow shifts to S147, where the target signal line name and the corresponding ground net name are stored in the table.

【０３１６】その後、Ｓ１４８において、全ての部品の
利を終了したか否かが判定される。つまり、対象となる
信号線に接続している部品の処理を完了したか否かが判
定される。Thereafter, in S148, it is determined whether or not all parts have been used. That is, it is determined whether or not the processing of the component connected to the target signal line has been completed.

【０３１７】Ｓ１４８にて、全ての部品の処理が終了し
ていないと判定されれば、Ｓ１４４に移行し、再び対象
となる部品に接続しているグランドのネット名を求め
る。If it is determined in S148 that the processing of all the components has not been completed, the flow shifts to S144, and the net name of the ground connected to the target component is obtained again.

【０３１８】一方、Ｓ１４８にて、全ての部品の処理が
終了していると判定されれば、Ｓ１４９に移行し、全て
の通常信号線の処理が終了したか否かが判定される。つ
まり、全ての通常信号線に関して、テーブルの記述を行
ったか否かが判定される。On the other hand, if it is determined in S148 that processing of all components has been completed, the flow shifts to S149 to determine whether processing of all normal signal lines has been completed. That is, it is determined whether or not the table has been described for all the normal signal lines.

【０３１９】Ｓ１４９にて、全ての通常信号線の処理が
終了していないと判定されれば、Ｓ１４４に移行する。If it is determined in S149 that the processing of all the normal signal lines has not been completed, the flow shifts to S144.

【０３２０】一方、Ｓ１４９にて、全ての通常信号線の
処理が終了しいると判定されれば、信号線のグループ化
テーブルの作成が完了したものとみなして、処理を終了
する。On the other hand, if it is determined in S149 that the processing of all the normal signal lines has been completed, it is regarded that the creation of the signal line grouping table has been completed, and the processing ends.

【０３２１】ここで、上記信号線のグループ化処理回路
４３におけるグループ化処理の具体的な例について説明
する。Here, a specific example of the grouping processing in the signal line grouping processing circuit 43 will be described.

【０３２２】例えば、前記実施の形態１で示した図２に
示すような部品、電源／グランドの接続情報が入力され
れた場合、グランドに直接接続されている部品（部品
（１），部品（２），部品（４），部品（６），部品
（７））に関しては、部品のグランドの名称が直接反映
され、それ以外の部品（３）は、ネット（１）、ネット
（２）で接続されている部品（１）、部品（２）のグラ
ンドの名称（グランド（１））をテーブルに記憶し、部
品（５）に関しては、ネット（４）で接続されている部
品（６）のグランドの名称（グランド（２））をテーブ
ルに記述する。こうして、テーブルに記述されて作成さ
れたものが、図２９に示すような信号線のグループ化テ
ーブルとなる。For example, when the component and power / ground connection information shown in FIG. 2 shown in the first embodiment is input, the components (component (1), component (1), 2), component (4), component (6), component (7)), the name of the component ground is directly reflected, and other components (3) are nets (1) and (2). The names of the grounds of the connected components (1) and (2) (ground (1)) are stored in a table, and for the component (5), the name of the component (6) connected by the net (4) is stored. The name of the ground (ground (2)) is described in the table. What is described and created in the table is a signal line grouping table as shown in FIG.

【０３２３】次に、配線処理回路４４における配線処理
について図３１に示すフローチャートを参照しながら以
下に説明する。ここでは、接続情報、信号線のグループ
化テーブル等を入力することにより、各種信号線に関し
て、グランドの形状を考慮し、配線可能領域に優先順序
を与え、配線する処理を行う。Next, the wiring processing in the wiring processing circuit 44 will be described below with reference to the flowchart shown in FIG. Here, by inputting connection information, a signal line grouping table, and the like, priority processing is given to the wirable areas and wiring processing is performed for various signal lines in consideration of the shape of the ground.

【０３２４】先ず、接続情報、配線順序、信号線のグル
ープ化情報、各種電源／グランドの配線経路情報、基板
を格子状に分割する分割数（格子の分割数）が入力され
る（Ｓ１５１）。First, connection information, wiring order, grouping information of signal lines, wiring path information of various power sources / grounds, and the number of divisions (grid division number) for dividing the substrate into a lattice are input (S151).

【０３２５】次に、分割数に応じて基板を格子状に分割
する（Ｓ１５２）。Next, the substrate is divided into lattices according to the number of divisions (S152).

【０３２６】次いで、配線順序により以下のＳ１５４な
いしＳ１５８までの処理を行う（Ｓ１５３）。Next, the following processes from S154 to S158 are performed according to the wiring order (S153).

【０３２７】Ｓ１５４では、ネットのグループ化テーブ
ルを参照し、対応するグランドを求める。つまり、ネッ
トのグループ化テーブルを参照することで、対象となる
ネットのグランドの名称を求める。In S154, the corresponding ground is obtained by referring to the net grouping table. That is, the name of the ground of the target net is obtained by referring to the net grouping table.

【０３２８】Ｓ１５５では、対応するグランドの形状を
配線可能領域に写像する。つまり、対応するグランドの
多角形等で構成された形状を配線可能領域に写像する。At S155, the shape of the corresponding ground is mapped onto the wirable area. That is, the shape formed by the corresponding ground polygon or the like is mapped to the wirable area.

【０３２９】Ｓ１５６では、写像領域の情報を元に、各
領域に関して重み付けを行う。つまり、分割した格子単
位で、写像した領域内で単位長さ当たりの配線重みを基
準として与え、写像した領域外に関しては、境界線上の
全ての格子から横型探索を行うことで、境界からの距離
に比例もしくは、境界からの距離のべき乗に比例する等
の境界からの距離により単純に増加する関数であれば、
特に限定しない方法で各領域に重み付けを行う。In S156, weighting is performed for each area based on the information of the mapping area. In other words, in the divided grid unit, the wiring weight per unit length is given as a reference in the mapped area, and for the outside of the mapped area, a horizontal search is performed from all the grids on the boundary line to obtain a distance from the boundary. Or a function that simply increases with the distance from the boundary, such as proportional to the power of the distance from the boundary,
Each area is weighted by a method that is not particularly limited.

【０３３０】Ｓ１５７では、重みを考慮できる一般的な
配線手法を用いて配線する。つまり、格子上の単位配線
長当たりの重みを考慮できる配線方法を用いて配線す
る。したがって、配線手法として、重み付き迷路法、重
み付き線分探索法等の一般的なコストを考慮できる配線
手法であれば、特に限定するものではない。In S157, wiring is performed by using a general wiring method capable of considering the weight. That is, wiring is performed using a wiring method that can consider the weight per unit wiring length on the grid. Therefore, the wiring method is not particularly limited as long as it is a wiring method that can consider general costs such as a weighted maze method and a weighted line segment search method.

【０３３１】Ｓ１５８では、全ての配線処理が完了した
か否かが判定されれる。ここで、全ての配線処理が完了
していなければ、Ｓ１５４に移行し、他の配線処理を繰
り返す。In S158, it is determined whether or not all the wiring processes have been completed. Here, if all the wiring processes have not been completed, the process proceeds to S154, and another wiring process is repeated.

【０３３２】一方、Ｓ１５８にて、全ての配線処理が完
了したと判定されれば、配線処理を終了する。On the other hand, if it is determined in S158 that all the wiring processes have been completed, the wiring process ends.

【０３３３】上記配線処理回路４４における配線処理に
ついて、具体例を示すと以下のようになる。A specific example of the wiring processing in the wiring processing circuit 44 is as follows.

【０３３４】上記配線処理回路４４にて配線処理された
回路基板は、図３２に示すように、第１層９１〜第４層
９４までの４層構造であり、第１層９１と第４層９４と
を信号線の配線可能層とし、第２層９２にグランド
（１）とグランド（２）が接続されると共に、第３層９
３に電源（１）〜電源（３）が接続されている。The circuit board subjected to the wiring processing by the wiring processing circuit 44 has a four-layer structure of a first layer 91 to a fourth layer 94 as shown in FIG. The first layer 94 and the second layer 92 are connected to the ground (1) and the ground (2), respectively.
3 are connected to power supplies (1) to (3).

【０３３５】ここで、配線対象となる信号線のリターン
経路が『グランド（１）』、即ち信号線のグループ化属
性が『グランド（１）』であれば、図３２におけるグラ
ンド（１）の形状を配線層である第１層９１と第４層９
４とに写像する。つまり、各写像領域は、第１層９１で
は、略Ｌ字状のグループ化情報がグランド（１）の優先
配線領域９５で表され、第４層９４では、略Ｌ字状のグ
ループ化情報がグランド（１）の優先配線領域９６で表
される。If the return path of the signal line to be wired is “ground (1)”, that is, if the grouping attribute of the signal lines is “ground (1)”, the shape of the ground (1) in FIG. To the first layer 91 and the fourth layer 9 which are wiring layers.
And 4. That is, in each mapping area, in the first layer 91, the substantially L-shaped grouping information is represented by the priority wiring area 95 of the ground (1), and in the fourth layer 94, the substantially L-shaped grouping information is displayed. This is represented by the priority wiring area 96 of the ground (1).

【０３３６】上記信号層である第１層９１と第４層９４
へのグランド形状の写像は、例えば図３３に示すよう
に、信号層である第１層９１および第４層９４上の分割
された格子上に、グランド（１）の優先配線領域９５，
９６が形成されたものである。この場合、各格子上での
重み付けは、図３４に示すように、優先配線領域９５，
９６となり得るべき格子には、最も少ない重み『１』が
付けられ、この領域から遠ざかるにつれて、２倍の重み
が各格子に付けられる。The first layer 91 and the fourth layer 94, which are the above signal layers,
For example, as shown in FIG. 33, the ground (1) is mapped onto the divided grids on the first layer 91 and the fourth layer 94, which are signal layers.
96 are formed. In this case, the weighting on each grid is performed as shown in FIG.
The grid, which should be 96, is given the lowest weight "1", and each grid is weighted twice as far away from this area.

【０３３７】上記の構成によれば、電源／グランドの生
成処理後に、リターン経路となるグランドの形状を配線
可能領域に写像し、優先的にその領域内で信号線の配線
を行う処理を実施しているので、信号線とグランドで形
成される電流ループを削減することができる。According to the above configuration, after the power / ground generation processing, the processing of mapping the shape of the ground serving as the return path to the wirable area and prioritizing the wiring of the signal line within the area is performed. Therefore, the current loop formed by the signal line and the ground can be reduced.

【０３３８】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができる。By reducing the area of the current loop, unnecessary radiation of the entire substrate can be reduced.

【０３３９】つまり、電源／グランドの形状を考慮した
配線経路を自動生成できる。また、従来の信号線とグラ
ンドで形成される電流ループの面積を考慮しないで配線
長だけを考慮した配線手法と比較して、上記方法を作用
することにより、配線長が従来のものよりも長くなって
も、信号線とグランドの配線経路で形成される電流ルー
プを小さくでき、不要輻射の低減効果を図ることができ
る。That is, it is possible to automatically generate a wiring path in consideration of the shape of the power supply / ground. In addition, by applying the above method, the wiring length is longer than that of the conventional wiring method in comparison with the conventional wiring method that only considers the wiring length without considering the area of the current loop formed by the signal line and the ground. Even so, the current loop formed by the signal line and the ground wiring path can be reduced, and the effect of reducing unnecessary radiation can be achieved.

【０３４０】本実施の形態の回路基板設計装置では、初
期の部品の配置情報が、入力部１において、予め、各部
品の接続情報と共に入力されるようになっていたが、部
品の接続情報を元に作成された部品のグループ化テーブ
ルに基づいて、初期の部品の配置情報を生成しても良
い。In the circuit board designing apparatus according to the present embodiment, the initial component placement information is input together with the connection information of each component in the input unit 1 in advance. Initial component placement information may be generated based on the originally created component grouping table.

【０３４１】このような処理を実現する回路基板設計装
置について、以下の実施の形態６において説明する。A circuit board designing apparatus for realizing such processing will be described in the following sixth embodiment.

【０３４２】〔実施の形態６〕本発明のさらに他の実施
の形態について図３５に基づいて説明すれば、以下の通
りである。[Embodiment 6] The following will describe still another embodiment of the present invention with reference to FIG.

【０３４３】本実施の形態に係る回路基板設計装置は、
前記実施の形態５の回路基板設計処理部４２に替えて、
図３５に示すように、前記実施の形態２で説明した初期
配置処理回路１３を有する回路基板設計処理部５２が備
えられたものである。The circuit board designing apparatus according to the present embodiment
Instead of the circuit board design processing unit 42 of the fifth embodiment,
As shown in FIG. 35, a circuit board design processing section 52 having the initial arrangement processing circuit 13 described in the second embodiment is provided.

【０３４４】上記初期配置処理回路１３は、部品のグル
ープ化処理回路４と電源／グランド割付け処理回路５と
の間に設けられている。The initial arrangement processing circuit 13 is provided between the component grouping processing circuit 4 and the power / ground allocation processing circuit 5.

【０３４５】このように、初期配置処理回路１３を設け
ることにより、回路基板を構成する部品および電源／グ
ランドの接続情報に基づいて、電流ループを縮小化する
ために近傍に配線すべき電源／グランドの組み合わせを
求め、この電源／グランドの組み合わせ情報から得られ
た部品の初期配置情報と、上記部品および電源／グラン
ドの接続情報とに基づいて、各層に配線する電源／グラ
ンドの割り付けが行われることで、１つの層に複数系統
の電源／グランドを割り付けることができる。このた
め、従来のように、１つの層に１つの電源／グランドを
対応した回路基板よりも基板の層数の削減を図ることが
できる。As described above, the provision of the initial arrangement processing circuit 13 allows the power supply / ground to be wired nearby to reduce the current loop based on the components constituting the circuit board and the connection information of the power supply / ground. And the assignment of power / ground to be wired to each layer is performed based on the component initial arrangement information obtained from the power / ground combination information and the component / power / ground connection information. Thus, a plurality of systems of power / ground can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０３４６】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。つまり、電源
／グランドの分類情報に基づいて、一般的なフロアープ
ラン処理で部品配置を行うことができるので、接続要求
のある部品を近傍に配置することができる。この結果、
接続要求のある部品が近傍に配置されれば、多角形で形
成される電源／グランドの配線経路を効率良く生成する
ことができる。In addition, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the power / ground shape. In other words, components can be arranged by general floor plan processing based on the power / ground classification information, so that components requiring connection can be arranged in the vicinity. As a result,
If a component requiring a connection is arranged in the vicinity, a power supply / ground wiring path formed in a polygon can be efficiently generated.

【０３４７】これにより、無駄な電源／グランドの配線
経路の引回しを無くすことができ、この結果、ノイズ遮
断効果のあるグランドを生成することができる。As a result, useless routing of the power / ground wiring path can be eliminated, and as a result, a ground having a noise cutoff effect can be generated.

【０３４８】また、各層毎に、割り付けられた電源／グ
ランドの接続情報から各信号単位で仮想配線領域を作成
し、この仮想配線領域に基づいて、異なる信号線の仮想
配線領域の重なりを削除し、重なりが発生しないように
仮想配線領域を順次拡大して電源／グランドの多角形が
生成されることで、電源／グランドの多角形の配線経路
を自動的に作成することができる。Also, a virtual wiring area is created for each signal from the allocated power / ground connection information for each layer, and based on this virtual wiring area, overlapping of virtual wiring areas of different signal lines is deleted. Since the power supply / ground polygon is generated by sequentially expanding the virtual wiring area so as not to cause the overlap, the power supply / ground polygon wiring path can be automatically created.

【０３４９】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygonal wiring path which has been conventionally manually designed. The period can be shortened.

【０３５０】〔実施の形態７〕本発明のさらに他の実施
の形態について、図３６に基づいて説明すれば以下の通
りである。[Embodiment 7] The following will describe still another embodiment of the present invention with reference to FIG.

【０３５１】本実施の形態に係る回路基板設計装置は、
前記実施の形態５の電源／グランド割付け処理回路５に
て電源／グランド割り付け処理が完了した後に、実施の
形態１で用いた評価式（１）を用いて、同一層で接続要
求のある電源／グランドの仮想配線領域が交差した部分
を削除するため、交差領域内で部品の入替えを行う配置
改善処理が行われる。The circuit board designing apparatus according to the present embodiment
After the power / ground assignment processing circuit 5 of the fifth embodiment completes the power / ground assignment processing, the power supply / ground assignment request is made in the same layer using the evaluation expression (1) used in the first embodiment. In order to delete a portion where the virtual wiring region of the ground intersects, an arrangement improvement process of exchanging components in the intersection region is performed.

【０３５２】従って、本実施の形態に係る回路基板設計
装置は、図３６に示すように、前記実施の形態５の回路
基板設計処理部４２の代わりに回路基板設計処理部６２
を備えている。Therefore, as shown in FIG. 36, the circuit board designing apparatus according to the present embodiment differs from the circuit board designing and processing section 42 of the fifth embodiment in that
It has.

【０３５３】回路基板設計処理部６２には、回路基板設
計処理部４２を構成する部品のグループ化処理回路４、
電源／グランド割付け処理回路５、電源グランド生成処
理回路６、信号線のグループ化処理回路４３、配線処理
回路４４の他に、配置改善処理手段としての配置改善処
理回路２３が設けられている。The circuit board design processing section 62 includes a grouping processing circuit 4 for the components constituting the circuit board design processing section 42,
In addition to the power supply / ground assignment processing circuit 5, the power supply ground generation processing circuit 6, the signal line grouping processing circuit 43, and the wiring processing circuit 44, an arrangement improvement processing circuit 23 as arrangement improvement processing means is provided.

【０３５４】上記配置改善処理回路２３は、電源／グラ
ンド割付け処理回路５と電源グランド生成処理回路６と
の間に設けられ、電源／グランド割付け処理回路５で用
いられた評価式（１）を満たす範囲で部品の配置改善処
理を行う回路である。The arrangement improvement processing circuit 23 is provided between the power supply / ground assignment processing circuit 5 and the power supply ground generation processing circuit 6, and satisfies the evaluation expression (1) used in the power supply / ground assignment processing circuit 5. This is a circuit that performs component placement improvement processing within a range.

【０３５５】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報に基づいて、各層に配線する電源／グランドの
割り付けが行われることで、１つの層に複数系統の電源
／グランドを割り付けることができる。このため、従来
のように、１つの層に１つの電源／グランドを対応した
回路基板よりも基板の層数の削減を図ることができる。According to the above configuration, based on the components constituting the circuit board and the connection information of the power supply / ground, the combination of the power supply / ground to be wired nearby in order to reduce the current loop is determined. By allocating the power / ground to be wired to each layer based on the combination information of the / ground, a plurality of power / grounds can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０３５６】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。Further, the power / ground to be wired to each layer is allocated based on the power / ground combination information. Based on the power / ground allocation information, the power / ground of which connection is requested in the same layer is determined. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【０３５７】上記のように部品の配置改善を実施するこ
とにより、電源／グランドの多角形で形成される配線経
路の凹凸の低減が図れ、この結果、電源とグランドで形
成される電流ループの面積が小さくなり、不要輻射を低
減することができる。By improving the arrangement of components as described above, it is possible to reduce the unevenness of the wiring path formed by the power / ground polygon, and as a result, the area of the current loop formed by the power supply and the ground is reduced. And unnecessary radiation can be reduced.

【０３５８】さらに、信号線とグランドで形成される電
流ループの面積を縮小化するための信号線の無駄な引回
しがなくなり、配線経路を短くすることができ、不要輻
射の低減が容易となる。Further, unnecessary routing of the signal line for reducing the area of the current loop formed by the signal line and the ground is eliminated, the wiring path can be shortened, and unnecessary radiation can be easily reduced. .

【０３５９】また、各層毎に、割り付けられた電源／グ
ランドの接続情報、配置改善された部品配置情報とから
各信号単位で仮想配線領域を作成し、この仮想配線領域
に基づいて、異なる信号線の仮想配線領域の重なりを削
除し、重なりが発生しないように仮想配線領域を順次拡
大して電源／グランドの多角形が生成されることで、電
源／グランドの多角形の配線経路を自動的に作成するこ
とができる。Also, a virtual wiring area is created for each signal from the power / ground connection information allocated to each layer and the component arrangement information with improved layout, and a different signal line is created based on the virtual wiring area. The overlapping of the virtual wiring regions is deleted, and the virtual wiring region is sequentially enlarged so that the overlapping does not occur, and the power / ground polygon is generated. Can be created.

【０３６０】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygonal wiring path which has been conventionally designed manually. The period can be shortened.

【０３６１】〔実施の形態８〕本発明のさらに他の実施
の形態について、図３７に基づいて説明すれば以下の通
りである。[Eighth Embodiment] The following will describe still another embodiment of the present invention with reference to FIG.

【０３６２】本実施の形態に係る回路基板設計装置は、
前記実施の形態６の電源／グランド割付け処理回路５に
て電源／グランド割り付け処理が完了した後に、実施の
形態１で用いた評価式（１）を用いて、同一層で接続要
求のある電源／グランドの仮想配線領域が交差した部分
を削除するため、交差領域内で部品の入替えを行う配置
改善処理が行われる。The circuit board designing apparatus according to the present embodiment
After the power / ground allocation processing is completed in the power / ground allocation processing circuit 5 of the sixth embodiment, the power supply / ground having the connection request in the same layer is determined using the evaluation expression (1) used in the first embodiment. In order to delete a portion where the virtual wiring region of the ground intersects, an arrangement improvement process of exchanging components in the intersection region is performed.

【０３６３】従って、本実施の形態に係る回路基板設計
装置は、図３７に示すように、前記実施の形態６の回路
基板設計処理部５２に替えて、前記実施の形態７の配置
改善処理回路２３を含んだ回路基板設計処理部７２を備
えている。Accordingly, as shown in FIG. 37, the circuit board design apparatus according to the present embodiment is different from the circuit board design processing section 52 of the sixth embodiment in that the layout improvement processing circuit of the seventh embodiment is used. And a circuit board design processing section 72 including the circuit board 23.

【０３６４】回路基板設計処理部７２において、配置改
善処理回路２３は、電源／グランド割付け処理回路５と
電源グランド生成処理回路６との間に設けられている。In the circuit board design processing section 72, the layout improvement processing circuit 23 is provided between the power supply / ground allocation processing circuit 5 and the power ground generation processing circuit 6.

【０３６５】上記の構成によれば、回路基板を構成する
部品および電源／グランドの接続情報に基づいて、電流
ループを縮小化するために近傍に配線すべき電源／グラ
ンドの組み合わせを求め、この電源／グランドの組み合
わせ情報から得られた部品の初期配置情報と、上記部品
および電源／グランドの接続情報とに基づいて、各層に
配線する電源／グランドの割り付けが行われることで、
１つの層に複数系統の電源／グランドを割り付けること
ができる。このため、従来のように、１つの層に１つの
電源／グランドを対応した回路基板よりも基板の層数の
削減を図ることができる。According to the above configuration, based on the components constituting the circuit board and the connection information of the power supply / ground, the combination of the power supply / ground to be wired nearby in order to reduce the current loop is determined. By assigning the power supply / ground to be wired to each layer based on the initial arrangement information of the parts obtained from the combination information of the ground / ground and the connection information of the parts and the power / ground,
A plurality of systems of power / ground can be allocated to one layer. For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０３６６】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。これにより、
無駄な電源／グランドの配線経路の引回しを無くすこと
ができるので、ノイズ遮断効果のあるグランドを生成す
ることができる。In addition, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the power / ground shape. This allows
Since unnecessary routing of the power / ground wiring path can be eliminated, a ground having a noise cutoff effect can be generated.

【０３６７】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。Further, power / ground wiring for each layer is assigned based on the power / ground combination information. Based on the power / ground assignment information, the power / ground for which connection is requested in the same layer is determined. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【０３６８】このように、部品の配置改善を実施するこ
とで、多角形で形成される電源／グランドの配線経路の
凹凸が低減される。この結果、電源とグランドで形成さ
れる電流ループと、信号線とグランドで形成される電流
ループの面積を縮小することができる。As described above, by improving the arrangement of components, unevenness of the power supply / ground wiring path formed by polygons is reduced. As a result, the area of the current loop formed by the power supply and the ground and the area of the current loop formed by the signal line and the ground can be reduced.

【０３６９】以上のことから、不要輻射を低減する効果
を発揮すると共に、部品配置に関しても部品のグループ
化処理を用いて配置するようになっているので、前記実
施の形態５〜７よりもノイズ削減効果のある電源／グラ
ンドの配線経路を自動生成することが可能となる。As described above, the effect of reducing unnecessary radiation is exhibited, and the components are arranged by using the component grouping process. It is possible to automatically generate a power / ground wiring path having a reduction effect.

【０３７０】さらに、各層毎に、割り付けられた電源／
グランドの接続情報、配置改善された部品配置情報とか
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形が生成されることで、
電源／グランドの多角形の配線経路を自動的に作成する
ことができる。Further, the power supply /
A virtual wiring region is created for each signal from the ground connection information and the improved component placement information, and the overlapping of the virtual wiring regions of different signal lines is eliminated based on the virtual wiring region, so that no overlapping occurs. The power / ground polygon is generated by sequentially expanding the virtual wiring area as described above,
A power supply / ground polygonal wiring path can be automatically created.

【０３７１】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができる。As a result, in addition to the reduction in the number of board layers and the cost of the board, it is possible to automatically generate a power supply / ground polygon wiring path that has been conventionally designed manually. The period can be shortened.

【０３７２】また、入力された部品の配置情報と、電源
／グランドの層割り付け情報とから仮想配線が生成さ
れ、上記仮想配線で囲まれた領域同士の交差領域を求
め、交差領域の多い順に部品の配置変換を繰り返した
後、交差領域から部品の配置変更の対象となる部品が選
択されることで、電源／グランドのパターンで形成され
る電流ループの面積と、信号線とグランドの配線経路で
形成される電流ループの面積を小さくすることができ
る。Also, virtual wiring is generated from the input component layout information and the power / ground layer assignment information, and the intersection area between the areas surrounded by the virtual wiring is determined. After the placement conversion is repeated, a component whose placement is to be changed is selected from the intersection area, so that the area of the current loop formed by the power / ground pattern and the wiring path between the signal line and the ground are determined. The area of the formed current loop can be reduced.

【０３７３】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができる。By reducing the area of the current loop, unnecessary radiation of the entire substrate can be reduced.

【０３７４】しかも、電流ループの面積を縮小化するよ
うに部品の配置改善が実施されているので、電源／グラ
ンドの配線経路の凹凸を削減することが可能となる。ま
た、部品のグループ化情報を用いることにより、他シス
テムや人手で作成した部品配置を変更することができ、
凹凸の少ない電源／グランドの多角形の形状を変更する
ことができる。In addition, since the arrangement of components is improved so as to reduce the area of the current loop, it is possible to reduce unevenness of the power / ground wiring path. Also, by using the component grouping information, it is possible to change the component arrangement created by other systems or manually,
The polygonal shape of the power / ground with less unevenness can be changed.

【０３７５】〔実施の形態９〕本発明のさらに他の実施
の形態について図３８に基づいて説明すれば、以下の通
りである。[Embodiment 9] The following will describe still another embodiment of the present invention with reference to FIG.

【０３７６】本実施の形態に係る回路基板設計装置は、
図３８に示すように、入力部１と、回路基板設計処理部
８２と、出力部３とで構成されている。ここで、本実施
の形態に係る回路基板設計装置は、前記実施の形態５な
いし８に係る回路基板設計装置と以下の点で異なる。The circuit board designing apparatus according to the present embodiment
As shown in FIG. 38, the input unit 1 includes a circuit board design processing unit 82 and an output unit 3. Here, the circuit board designing apparatus according to the present embodiment differs from the circuit board designing apparatuses according to the fifth to eighth embodiments in the following points.

【０３７７】上記の実施の形態５ないし８では、回路基
板設計装置に備えられた部品のグループ化処理回路４、
電源／グランド割付け処理回路５、電源グランド生成処
理回路６、初期配置処理回路１３、配置改善処理回路２
３等で生成した情報を、信号線のグループ化処理回路４
３で利用しているのに対して、本実施の形態に係る回路
基板設計装置では、信号線のグループ化処理回路４３で
必要な情報を生成する回路を特に回路基板設計装置内に
設けずに、他の装置で生成された情報を、信号線のグル
ープ化処理回路４３で利用している。In the fifth to eighth embodiments, the component grouping processing circuit 4 provided in the circuit board designing apparatus,
Power / ground allocation processing circuit 5, power ground generation processing circuit 6, initial layout processing circuit 13, layout improvement processing circuit 2
The information generated in step 3 is used as a signal line grouping processing circuit 4.
In contrast, the circuit board designing apparatus according to the present embodiment does not provide a circuit for generating necessary information in the signal line grouping processing circuit 43 in the circuit board designing apparatus. The information generated by other devices is used by the signal line grouping processing circuit 43.

【０３７８】即ち、回路基板設計処理部８２は、信号線
のグループ化処理回路４３と配線処理回路４４とのみで
構成されている。That is, the circuit board design processing section 82 is composed of only the signal line grouping processing circuit 43 and the wiring processing circuit 44.

【０３７９】このように、回路基板設計処理部８２の信
号線のグループ化処理回路４３で必要な情報が、他の方
法で生成される場合でも、信号線とグランドの配線経路
で形成される電流ループを小さくでき、不要輻射の低減
効果を期待することができる。As described above, even when the information required by the signal line grouping processing circuit 43 of the circuit board design processing section 82 is generated by another method, the current formed by the signal line and the ground wiring path is different. The loop can be reduced, and an effect of reducing unnecessary radiation can be expected.

【０３８０】しかも、他の手法において生成される情報
を利用するようになっているので、回路基板設計処理部
８２の回路構成を簡略化できる。従って、回路基板設計
装置の簡素化が図れ、回路基板設計に係る時間を短縮す
ることができる。In addition, since information generated by another method is used, the circuit configuration of the circuit board design processing unit 82 can be simplified. Therefore, the circuit board design apparatus can be simplified, and the time required for circuit board design can be reduced.

【０３８１】なお、上記の回路基板設計方法を、コンピ
ュータプログラムとして実現することもできる。Note that the above-described circuit board designing method can be realized as a computer program.

【０３８２】ここで、上記の各実施の形態を含めた本発
明の回路基板設計方法による効果について図４０ないし
図４４を参照しながら以下に説明する。Here, the effects of the circuit board designing method of the present invention including the above embodiments will be described below with reference to FIGS. 40 to 44.

【０３８３】図４０に示すように、デジタルおよびアナ
ログのグランドの接続要求から部品配置位置の変更処理
が行われると、図４１に示すように、同一層でデジタル
グランドとアナロググランドとに分けられたグランドの
ポリゴン形状が自動的に生成される。その後、図４２に
示すように、デジタルグランドの形状を考慮して信号層
に信号配線が形成される。As shown in FIG. 40, when the processing for changing the component arrangement position is performed in response to a request for connection of digital and analog grounds, the ground is divided into a digital ground and an analog ground on the same layer as shown in FIG. The polygon shape of the ground is automatically generated. Thereafter, as shown in FIG. 42, signal wiring is formed on the signal layer in consideration of the shape of the digital ground.

【０３８４】以上のように、信号配線が形成されれば、
従来のように、電源／グランドの形状を考慮しないで配
線長さだけを考慮した従来の配線方法と比較すると、電
源／グランドの形状を考慮して信号配線が形成されてい
るで、信号線の長さが若干長くなっても、電流ループは
小さくなる。これにより、不要輻射の低減を図ることが
できるつまり、従来の配線方法では、図４３に示すよう
に、グランド層のグランドの形状を考慮せずに信号線の
長さをできるだけ短くして信号線が形成されており、グ
ランド層と信号配線層とで形成される電流ループが大き
くなる。一方、本発明の配線方法では、図４４に示すよ
うに、グランド層のグランドの形状を考慮して信号線が
形成されており、信号線をグランドに重なる部分を避け
て迂回し形成しているので、信号線の長さは図４３に示
すものよりも長くなるものの、グランド層と信号配線層
とで形成される電流ループは小さくすることができる。As described above, if the signal wiring is formed,
Compared with the conventional wiring method in which only the wiring length is considered without considering the power / ground shape as in the conventional case, the signal wiring is formed in consideration of the power / ground shape. Even if the length is slightly longer, the current loop will be smaller. Thus, unnecessary radiation can be reduced. That is, in the conventional wiring method, as shown in FIG. 43, the length of the signal line is reduced as much as possible without considering the shape of the ground of the ground layer. Are formed, and the current loop formed by the ground layer and the signal wiring layer becomes large. On the other hand, in the wiring method of the present invention, as shown in FIG. 44, the signal line is formed in consideration of the shape of the ground of the ground layer, and the signal line is formed to bypass the portion overlapping the ground. Therefore, although the length of the signal line is longer than that shown in FIG. 43, the current loop formed by the ground layer and the signal wiring layer can be reduced.

【０３８５】しかも、本発明の回路基板設計方法では、
上記の信号線の配線処理や、電源／グランドの層割り付
け等を自動的に行うことができるので、一つの回路基板
の設計に係る時間を大幅に縮めることができる。In addition, in the circuit board designing method of the present invention,
Since the above-described wiring processing of signal lines and power / ground layer allocation can be performed automatically, the time required for designing one circuit board can be greatly reduced.

【０３８６】[0386]

【発明の効果】請求項１の発明の回路基板設計方法は、
以上のように、複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計方法において、回路基板を構成
する部品および電源／グランドの接続情報に基づいて、
電流ループを縮小化するために近傍に配線すべき電源／
グランドの組み合わせを求める工程と、求められた電源
／グランドの組み合わせ情報に基づいて、各層に配線す
る電源／グランドの割り付けを行う工程と、各層毎に、
割り付けられた電源／グランドの接続情報から各信号単
位で仮想配線領域を作成し、この仮想配線領域に基づい
て、異なる信号線の仮想配線領域の重なりを削除し、重
なりが発生しないように仮想配線領域を順次拡大して電
源／グランドの多角形を生成する工程とを含む構成であ
る。According to the first aspect of the present invention, there is provided a circuit board designing method.
As described above, in the circuit board design method of designing a circuit board having a plurality of systems of power / ground and having a plurality of power / ground allocated to one layer, the components constituting the circuit board and the power / ground Based on the connection information,
Power supply to be wired nearby to reduce the current loop /
A step of determining a ground combination, a step of allocating a power / ground to be wired to each layer based on the obtained power / ground combination information,
A virtual wiring area is created for each signal from the allocated power / ground connection information, and based on this virtual wiring area, the overlapping of the virtual wiring areas of different signal lines is deleted, and virtual wiring is performed so that no overlapping occurs. Generating a power / ground polygon by sequentially enlarging the area.

【０３８７】それゆえ、回路基板を構成する部品および
電源／グランドの接続情報に基づいて、電流ループを縮
小化するために近傍に配線すべき電源／グランドの組み
合わせを求め、この電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われることで、１つの層に複数系統の電源／グランド
を割り付けることができる。このため、従来のように、
１つの層に１つの電源／グランドを対応した回路基板よ
りも基板の層数の削減を図ることができる。Therefore, based on the components constituting the circuit board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined, and this power / ground combination is determined. By allocating power / ground to be wired to each layer based on the information, a plurality of systems of power / ground can be allocated to one layer. Therefore, as before,
The number of board layers can be reduced as compared to a circuit board in which one power supply / ground corresponds to one layer.

【０３８８】また、各層毎に、割り付けられた電源／グ
ランドの接続情報から各信号単位で仮想配線領域を作成
し、この仮想配線領域に基づいて、異なる信号線の仮想
配線領域の重なりを削除し、重なりが発生しないように
仮想配線領域を順次拡大して電源／グランドの多角形が
生成されることで、電源／グランドの多角形の配線経路
を自動的に作成することができる。Also, a virtual wiring area is created for each signal from the allocated power / ground connection information for each layer, and based on this virtual wiring area, overlapping of virtual wiring areas of different signal lines is deleted. Since the power / ground polygon is generated by sequentially expanding the virtual wiring area so that no overlap occurs, the power / ground polygon wiring path can be automatically created.

【０３８９】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができるという効果を奏する。As a result, in addition to the reduction in the number of board layers and the cost of the board, it is possible to automatically generate a power supply / ground polygon wiring path which has been conventionally designed manually. There is an effect that the period can be shortened.

【０３９０】なお、上記請求項１の回路基板設計方法を
コンピュータプログラムとして実現した請求項１３、お
よび請求項１の回路基板設計方法を実現した請求項１８
に記載した回路基板設計装置によっても、請求項１と同
じ効果を奏する。The circuit board design method of claim 1 is realized as a computer program, and the circuit board design method of claim 1 is realized.
According to the circuit board designing apparatus described above, the same effects as those of claim 1 can be obtained.

【０３９１】請求項２の発明の回路基板設計方法は、以
上のように、複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、回路基板を構成す
る部品および電源／グランドの接続情報に基づいて、電
流ループを縮小化するために近傍に配線すべき電源／グ
ランドの組み合わせを求める工程と、求められた電源／
グランドの組み合わせ情報に基づいて、上記部品の初期
配置を行う工程と、得られた部品の初期配置情報と、上
記部品および電源／グランドの接続情報とに基づいて、
各層に配線する電源／グランドの割り付けを行う工程
と、各層毎に、割り付けられた電源／グランドの接続情
報から各信号単位で仮想配線領域を作成し、この仮想配
線領域に基づいて、異なる信号線の仮想配線領域の重な
りを削除し、重なりが発生しないように仮想配線領域を
順次拡大して電源／グランドの多角形を生成する工程と
を含む構成である。According to the circuit board designing method of the second aspect of the present invention, as described above, a circuit board for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / ground allocated to one layer. In the design method, a step of obtaining a power / ground combination to be routed in the vicinity to reduce the current loop based on the components constituting the circuit board and the power / ground connection information;
A step of performing the initial placement of the component based on the combination information of the grounds;
A process of allocating power / ground to be wired to each layer, and creating a virtual wiring region for each signal from the allocated power / ground connection information for each layer, and different signal lines based on the virtual wiring region. And generating a power / ground polygon by sequentially expanding the virtual wiring area so as to prevent the overlapping from occurring.

【０３９２】それゆえ、回路基板を構成する部品および
電源／グランドの接続情報に基づいて、電流ループを縮
小化するために近傍に配線すべき電源／グランドの組み
合わせを求め、この電源／グランドの組み合わせ情報か
ら得られた部品の初期配置情報と、上記部品および電源
／グランドの接続情報とに基づいて、各層に配線する電
源／グランドの割り付けが行われることで、１つの層に
複数系統の電源／グランドを割り付けることができる。
このため、従来のように、１つの層に１つの電源／グラ
ンドを対応した回路基板よりも基板の層数の削減を図る
ことができる。Therefore, based on the components constituting the circuit board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined, and this power / ground combination is determined. Based on the initial arrangement information of the parts obtained from the information and the connection information of the parts and the power supply / ground, allocation of power supply / ground wiring for each layer is performed, so that a plurality of power supply / You can assign a ground.
For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０３９３】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。つまり、電源
／グランドの分類情報に基づいて、一般的なフロアープ
ラン処理で部品配置を行うことができるので、接続要求
のある部品を近傍に配置することができる。この結果、
接続要求のある部品が近傍に配置されれば、多角形で形
成される電源／グランドの配線経路を効率良く生成する
ことができる。In addition, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the power / ground shape. In other words, components can be arranged by general floor plan processing based on the power / ground classification information, so that components requiring connection can be arranged in the vicinity. As a result,
If a component requiring a connection is arranged in the vicinity, a power supply / ground wiring path formed in a polygon can be efficiently generated.

【０３９４】これにより、無駄な電源／グランドの配線
経路の引回しを無くすことができ、この結果、ノイズ遮
断効果のあるグランドを生成することができる。As a result, useless routing of the power / ground wiring path can be eliminated, and as a result, a ground having a noise cutoff effect can be generated.

【０３９５】また、各層毎に、割り付けられた電源／グ
ランドの接続情報から各信号単位で仮想配線領域を作成
し、この仮想配線領域に基づいて、異なる信号線の仮想
配線領域の重なりを削除し、重なりが発生しないように
仮想配線領域を順次拡大して電源／グランドの多角形が
生成されることで、電源／グランドの多角形の配線経路
を自動的に作成することができる。Also, a virtual wiring area is created for each signal from the allocated power / ground connection information for each layer, and based on this virtual wiring area, overlapping of virtual wiring areas of different signal lines is deleted. Since the power / ground polygon is generated by sequentially expanding the virtual wiring area so that no overlap occurs, the power / ground polygon wiring path can be automatically created.

【０３９６】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができるという効果を奏する。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygon wiring path that has been conventionally designed manually. There is an effect that the period can be shortened.

【０３９７】なお、上記請求項２の回路基板設計方法を
コンピュータプログラムとして実現した請求項１４、お
よび請求項２の回路基板設計方法を実現した請求項１９
に記載した回路基板設計装置によっても、請求項２と同
じ効果を奏する。The circuit board designing method of claim 2 is realized as a computer program, and the circuit board designing method of claim 2 is realized.
According to the circuit board designing apparatus described above, the same effects as those of claim 2 can be obtained.

【０３９８】請求項３の発明の回路基板設計方法は、以
上のように、複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、回路基板を構成す
る部品および電源／グランドの接続情報に基づいて、電
流ループを縮小化するために近傍に配線すべき電源／グ
ランドの組み合わせを求める工程と、求められた電源／
グランドの組み合わせ情報に基づいて、各層に配線する
電源／グランドの割り付けを行う工程と、上記電源／グ
ランドの割り付け情報に基づいて、同一層で接続要求の
ある電源／グランドの仮想配線領域が交差した部分を削
除するために、交差領域内で部品の入替えを行い部品の
配置改善を行う工程と、各層毎に、割り付けられた電源
／グランドの接続情報と、配置改善された部品配置情報
とから各信号単位で仮想配線領域を作成し、この仮想配
線領域に基づいて、異なる信号線の仮想配線領域の重な
りを削除し、重なりが発生しないように仮想配線領域を
順次拡大して電源／グランドの多角形を生成する工程と
を含む構成である。A circuit board designing method according to a third aspect of the present invention provides a circuit board for designing a circuit board having a plurality of power supply / grounds and a plurality of power supply / grounds allocated to one layer as described above. In the design method, a step of obtaining a power / ground combination to be routed in the vicinity to reduce the current loop based on the components constituting the circuit board and the power / ground connection information;
A step of allocating power / ground to be wired to each layer based on the ground combination information, and a virtual wiring area of a power / ground requested to be connected in the same layer crosses based on the power / ground allocation information. In order to delete the part, the parts are replaced in the intersection area to improve the arrangement of the parts, and the power / ground connection information assigned to each layer and the parts arrangement information with the improved arrangement are used for each layer. A virtual wiring area is created for each signal, and based on this virtual wiring area, the overlapping of the virtual wiring areas of different signal lines is deleted, and the virtual wiring areas are sequentially enlarged so as not to cause overlapping, and the number of power supply / grounds is increased. Generating a square.

【０３９９】それゆえ、回路基板を構成する部品および
電源／グランドの接続情報に基づいて、電流ループを縮
小化するために近傍に配線すべき電源／グランドの組み
合わせを求め、この電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われることで、１つの層に複数系統の電源／グランド
を割り付けることができる。このため、従来のように、
１つの層に１つの電源／グランドを対応した回路基板よ
りも基板の層数の削減を図ることができる。Therefore, based on the components constituting the circuit board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined, and this power / ground combination is determined. By allocating power / ground to be wired to each layer based on the information, a plurality of systems of power / ground can be allocated to one layer. Therefore, as before,
The number of board layers can be reduced as compared to a circuit board in which one power supply / ground corresponds to one layer.

【０４００】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。[0400] Further, power / ground wiring for each layer is allocated based on the power / ground combination information. Based on the power / ground allocation information, the power / ground for which connection is requested in the same layer is determined. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【０４０１】上記のように部品の配置改善を実施するこ
とにより、電源／グランドの多角形で形成される配線経
路の凹凸の低減が図れ、この結果、電源とグランドで形
成される電流ループの面積が小さくなり、不要輻射を低
減することができる。By improving the arrangement of components as described above, it is possible to reduce unevenness of a wiring path formed by a power / ground polygon, and as a result, the area of a current loop formed by a power supply and a ground is reduced. And unnecessary radiation can be reduced.

【０４０２】さらに、信号線とグランドで形成される電
流ループの面積を縮小化するための信号線の無駄な引回
しがなくなり、配線経路を短くすることができ、不要輻
射の低減が容易となる。Further, unnecessary routing of the signal line for reducing the area of the current loop formed by the signal line and the ground can be eliminated, the wiring path can be shortened, and unnecessary radiation can be easily reduced. .

【０４０３】また、各層毎に、割り付けられた電源／グ
ランドの接続情報、配置改善された部品配置情報とから
各信号単位で仮想配線領域を作成し、この仮想配線領域
に基づいて、異なる信号線の仮想配線領域の重なりを削
除し、重なりが発生しないように仮想配線領域を順次拡
大して電源／グランドの多角形が生成されることで、電
源／グランドの多角形の配線経路を自動的に作成するこ
とができる。Also, a virtual wiring area is created for each signal from the power / ground connection information allocated to each layer and the component layout information with improved layout, and different signal lines are created based on the virtual wiring area. The overlapping of the virtual wiring regions is removed, and the virtual wiring region is sequentially enlarged so that the overlapping does not occur, and the power / ground polygon is generated. Can be created.

【０４０４】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができるという効果を奏する。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygon wiring path which has been conventionally manually designed. There is an effect that the period can be shortened.

【０４０５】なお、上記請求項３の回路基板設計方法を
コンピュータプログラムとして実現した請求項１５、お
よび請求項３の回路基板設計方法を実現した請求項２０
に記載した回路基板設計装置によっても、請求項３と同
じ効果を奏する。The circuit board designing method according to claim 3 is realized as a computer program, and the circuit board designing method according to claim 3 is realized.
According to the circuit board designing apparatus described above, the same effects as those of claim 3 can be obtained.

【０４０６】請求項４の発明の回路基板設計方法は、以
上のように、複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、回路基板を構成す
る部品および電源／グランドの接続情報に基づいて、電
流ループを縮小化するために近傍に配線すべき電源／グ
ランドの組み合わせを求める工程と、求められた電源／
グランドの組み合わせ情報に基づいて、上記部品の初期
配置を行う工程と、得られた部品の初期配置情報と、上
記部品、電源／グランドの接続情報とに基づいて、各層
に配線する電源／グランドの割り付けを行う工程と、上
記電源／グランドの割り付け情報に基づいて、同一層で
接続要求のある電源／グランドの仮想配線領域が交差し
た部分を削除するために、交差領域内で部品の入替えを
行い部品の配置改善を行う工程と、各層毎に、割り付け
られた電源／グランドの接続情報と配置改善された部品
配置情報とから各信号単位で仮想配線領域を作成し、こ
の仮想配線領域に基づいて、異なる信号線の仮想配線領
域の重なりを削除し、重なりが発生しないように仮想配
線領域を順次拡大して電源／グランドの多角形を生成す
る工程とを含む構成である。A circuit board designing method according to a fourth aspect of the present invention provides a circuit board for designing a circuit board having a plurality of power / grounds and a plurality of power / grounds assigned to one layer as described above. In the design method, a step of obtaining a power / ground combination to be routed in the vicinity to reduce the current loop based on the components constituting the circuit board and the power / ground connection information;
Initially arranging the parts based on the combination information of the grounds, based on the obtained initial arrangement information of the parts, and the connection information of the parts and the power supply / ground. In the step of allocating, based on the power / ground allocation information, parts are exchanged in the crossing area in order to delete the crossing of the power / ground virtual wiring area requested to be connected in the same layer. A step of improving the arrangement of components, and a virtual wiring area is created for each signal from the power / ground connection information assigned to each layer and the component arrangement information having improved arrangement for each layer, and based on the virtual wiring area, Removing the overlap of the virtual wiring regions of different signal lines, and sequentially expanding the virtual wiring regions so as not to cause overlap, thereby generating a power / ground polygon. It is.

【０４０７】それゆえ、回路基板を構成する部品および
電源／グランドの接続情報に基づいて、電流ループを縮
小化するために近傍に配線すべき電源／グランドの組み
合わせを求め、この電源／グランドの組み合わせ情報か
ら得られた部品の初期配置情報と、上記部品および電源
／グランドの接続情報とに基づいて、各層に配線する電
源／グランドの割り付けが行われることで、１つの層に
複数系統の電源／グランドを割り付けることができる。
このため、従来のように、１つの層に１つの電源／グラ
ンドを対応した回路基板よりも基板の層数の削減を図る
ことができる。Therefore, based on the components constituting the circuit board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined, and this power / ground combination is determined. Based on the initial arrangement information of the parts obtained from the information and the connection information of the parts and the power supply / ground, allocation of power supply / ground wiring for each layer is performed, so that a plurality of power supply / You can assign a ground.
For this reason, the number of board layers can be reduced as compared with a conventional circuit board in which one power supply / ground corresponds to one layer.

【０４０８】しかも、部品配置が電源／グランドの組み
合わせ情報から得られているので、電源／グランドの形
状に応じて部品配置を行うことができる。これにより、
無駄な電源／グランドの配線経路の引回しを無くすこと
ができるので、ノイズ遮断効果のあるグランドを生成す
ることができる。Further, since the component arrangement is obtained from the power / ground combination information, the component arrangement can be performed according to the shape of the power / ground. This allows
Since unnecessary routing of the power / ground wiring path can be eliminated, a ground having a noise cutoff effect can be generated.

【０４０９】また、電源／グランドの組み合わせ情報に
基づいて、各層に配線する電源／グランドの割り付けが
行われ、上記電源／グランドの割り付け情報に基づい
て、同一層で接続要求のある電源／グランドの仮想配線
領域が交差した部分を削除するために、交差領域内で部
品の入替えが行われることで、電源／グランドで生成さ
れる電流ループを削減するように部品の配置改善を行う
ことができる。このように、電流ループを削減すること
により、ノイズの遮断効果のあるグランドを生成するこ
とが可能となる。[0409] Also, the power supply / ground to be wired to each layer is allocated based on the power / ground combination information, and the power supply / ground for which a connection request is required in the same layer based on the power / ground allocation information. By exchanging components in the intersection region in order to delete a portion where the virtual wiring region intersects, it is possible to improve the arrangement of components so as to reduce a current loop generated by power / ground. Thus, by reducing the current loop, it is possible to generate a ground having an effect of blocking noise.

【０４１０】このように、部品の配置改善を実施するこ
とで、多角形で形成される電源／グランドの配線経路の
凹凸が低減される。この結果、電源とグランドで形成さ
れる電流ループと、信号線とグランドで形成される電流
ループの面積を縮小することができる。As described above, by improving the arrangement of components, unevenness of the power supply / ground wiring path formed by polygons is reduced. As a result, the area of the current loop formed by the power supply and the ground and the area of the current loop formed by the signal line and the ground can be reduced.

【０４１１】以上のことから、不要輻射を低減する効果
を発揮すると共に、部品配置に関しても部品のグループ
化処理を用いて配置するようになっているので、前記請
求項１〜３よりも、ノイズ削減効果のある電源／グラン
ドの配線経路を自動生成することが可能となる。[0411] From the above, the effect of reducing the unnecessary radiation is exhibited, and the parts are arranged by using the grouping processing of the parts. It is possible to automatically generate a power / ground wiring path having a reduction effect.

【０４１２】さらに、各層毎に、割り付けられた電源／
グランドの接続情報、配置改善された部品配置情報とか
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形が生成されることで、
電源／グランドの多角形の配線経路を自動的に作成する
ことができる。Further, the power supply /
A virtual wiring region is created for each signal from the ground connection information and the improved component placement information, and the overlapping of the virtual wiring regions of different signal lines is eliminated based on the virtual wiring region, so that no overlapping occurs. The power / ground polygon is generated by sequentially expanding the virtual wiring area as described above,
A power supply / ground polygonal wiring path can be automatically created.

【０４１３】これにより、基板層数の削減から基板コス
トの削減に加えて、従来、人手により設計していた電源
／グランドの多角形配線経路の自動生成可能となるの
で、基板設計の自動化による設計期間の短縮を図ること
ができるという効果を奏する。As a result, in addition to the reduction in the number of substrate layers and the cost of the substrate, it is possible to automatically generate a power supply / ground polygonal wiring path that has been conventionally designed manually. There is an effect that the period can be shortened.

【０４１４】なお、上記請求項４の回路基板設計方法を
コンピュータプログラムとして実現した請求項１６、お
よび請求項３の回路基板設計方法を実現した請求項２１
に記載した回路基板設計装置によっても、請求項４と同
じ効果を奏する。The circuit board design method of claim 4 is realized as a computer program, and the circuit board design method of claim 3 is realized.
According to the circuit board designing apparatus described above, the same effects as those of claim 4 can be obtained.

【０４１５】請求項５の発明の回路基板設計方法は、以
上のように、請求項３または４の構成に加えて、上記部
品の配置改善を行う工程は、部品の配置情報、部品の接
続情報、電源／グランドの層割り付け情報を入力する情
報入力処理工程と、入力された部品の配置情報と、電源
／グランドの層割り付け情報とから仮想配線を生成する
仮想配線生成処理工程と、上記仮想配線で囲まれた領域
同士の交差領域を求め、交差領域の多い順に部品の配置
変換を繰り返した後、交差領域から部品の配置変更の対
象となる部品を選択する部品選択処理工程とを含む構成
である。According to a fifth aspect of the present invention, as described above, in addition to the configuration of the third or fourth aspect, the step of improving the placement of the components includes the placement information of the components and the connection information of the components. Information input processing step of inputting power / ground layer allocation information, virtual wiring generation processing step of generating virtual wiring from input component placement information and power / ground layer allocation information, and the virtual wiring After determining the intersection area between the areas enclosed by, the component placement conversion is repeated in the descending order of the intersection area, and then a component selection processing step of selecting a component to be subjected to component placement change from the intersection area. is there.

【０４１６】それゆえ、請求項３または４の構成による
効果に加えて、入力された部品の配置情報と、電源／グ
ランドの層割り付け情報とから仮想配線が生成され、上
記仮想配線で囲まれた領域同士の交差領域を求め、交差
領域の多い順に部品の配置変換を繰り返した後、交差領
域から部品の配置変更の対象となる部品が選択されるこ
とで、電源／グランドのパターンで形成される電流ルー
プの面積と、信号線とグランドの配線経路で形成される
電流ループの面積を小さくすることができる。Therefore, in addition to the effect of the configuration of claim 3 or 4, a virtual wiring is generated from the input component placement information and the power / ground layer allocation information, and is surrounded by the virtual wiring. After determining the intersection area between the areas and repeating the arrangement conversion of the components in descending order of the intersection area, a part to be changed in the arrangement of the parts is selected from the intersection area, thereby forming a power / ground pattern. The area of the current loop and the area of the current loop formed by the signal line and the ground wiring path can be reduced.

【０４１７】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができる。By reducing the area of the current loop, unnecessary radiation of the entire substrate can be reduced.

【０４１８】しかも、電流ループの面積を縮小化するよ
うに部品の配置改善が実施されているので、電源／グラ
ンドの配線経路の凹凸を削減することが可能となる。ま
た、部品のグループ化情報を用いることにより、他シス
テムや人手で作成した部品配置を変更することができ、
凹凸の少ない電源／グランドの多角形の形状を変更する
ことができるという効果を奏する。In addition, since the arrangement of components is improved so as to reduce the area of the current loop, it is possible to reduce unevenness of the power / ground wiring path. Also, by using the component grouping information, it is possible to change the component arrangement created by other systems or manually,
There is an effect that the polygonal shape of the power supply / ground with less unevenness can be changed.

【０４１９】請求項６の発明の回路基板設計方法は、以
上のように、請求項１ないし５の何れかの構成に加え
て、さらに、上記電源／グランドの配線経路を生成する
工程にて得られた電源／グランドの配線経路情報に基づ
いて、配線される各信号線毎に、リターン経路となるグ
ランドを求めて、上記各信号線をグループ化する信号線
のグループ化処理工程と、上記信号線のグループ化処理
工程にて得られた信号線のグループ化情報に基づいて、
各々の信号線の配線時にリターン経路となるグランドの
形状を配線可能領域に写像し、その写像した配線形状の
情報を元に配線領域に重み付けを行い信号線を配線する
配線処理工程とが含まれる構成である。[0419] The circuit board designing method of the invention of claim 6 as described above, in addition to the configuration of any of claims 1 to 5, is further obtained by the step of generating the power / ground wiring path. A signal line grouping process for obtaining a ground serving as a return path for each signal line to be wired based on the provided power supply / ground wiring path information and grouping the signal lines; Based on the signal line grouping information obtained in the line grouping process,
A wiring processing step of mapping the shape of the ground serving as a return path at the time of wiring each signal line to the wirable area, weighting the wiring area based on the information of the mapped wiring shape, and wiring the signal line. Configuration.

【０４２０】それゆえ、請求項１ないし５の何れかの構
成による効果に加えて、電源／グランドの生成処理後
に、リターン経路となるグランドの形状を配線可能領域
に写像し、優先的にその領域内で信号線の配線を行う処
理を実施しているので、信号線とグランドで形成される
電流ループを削減することができる。[0420] Therefore, in addition to the effect of the configuration of any one of claims 1 to 5, after the power / ground generation processing, the shape of the ground as the return path is mapped to the wirable area, and the area is preferentially mapped. Since the processing for wiring the signal lines is performed within the circuit, the current loop formed by the signal lines and the ground can be reduced.

【０４２１】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができる。By reducing the area of the current loop, unnecessary radiation of the entire substrate can be reduced.

【０４２２】つまり、電源／グランドの形状を考慮した
配線経路を自動生成できる。また、従来の信号線とグラ
ンドで形成される電流ループの面積を考慮しないで配線
長だけを考慮した配線手法と比較して、上記方法を作用
することにより、配線長が従来のものよりも長くなって
も、信号線とグランドの配線経路で形成される電流ルー
プを小さくでき、不要輻射の低減効果を図ることができ
るという効果を奏する。That is, it is possible to automatically generate a wiring path in consideration of the shape of the power supply / ground. In addition, by applying the above method, the wiring length is longer than that of the conventional wiring method in comparison with the conventional wiring method that only considers the wiring length without considering the area of the current loop formed by the signal line and the ground. Even if this is the case, the current loop formed by the signal line and the ground wiring path can be reduced, and the effect of reducing unnecessary radiation can be achieved.

【０４２３】請求項７の発明の回路基板設計方法は、以
上のように、複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、回路基板を構成す
る部品および電源／グランドの接続情報、部品の配置情
報、電源／グランドの配線経路情報に基づいて、各信号
線毎にリターン経路となるグランドを求めて、各信号線
をグループ化する信号線のグループ化処理工程と、上記
信号線のグループ化処理工程にて得られた信号線のグル
ープ化情報に基づいて、各々の信号線の配線時にリター
ン経路となるグランドの形状を配線可能領域に写像し、
その情報を元に配線領域に重み付けを行い信号線を配線
する配線処理工程とを含む構成である。According to the circuit board designing method of the present invention, as described above, a circuit board for designing a circuit board having a plurality of power supply / grounds and a plurality of power supply / grounds assigned to one layer is provided. In the design method, a ground serving as a return path is determined for each signal line based on connection information of components constituting the circuit board and power supply / ground connection information, component arrangement information, and power supply / ground wiring path information. A signal line grouping process for grouping lines, and a ground line serving as a return path when each signal line is wired based on the signal line grouping information obtained in the signal line grouping process. Map the shape to the routable area,
And a wiring processing step of weighting the wiring area based on the information and wiring the signal lines.

【０４２４】それゆえ、電源／グランドの生成が人手に
よるものか自動によるものかに関わらず、リターン経路
となるグランドの形状を配線可能領域に写像し、優先的
にその領域内で信号線の配線を行う処理を実施している
ので、信号線とグランドで形成される電流ループを削減
することができる。Therefore, irrespective of whether power / ground is generated manually or automatically, the shape of the ground, which is a return path, is mapped to the wirable area, and the signal lines are preferentially wired within that area. Is performed, the current loop formed by the signal line and the ground can be reduced.

【０４２５】この電流ループの面積の縮小化により、基
板全体の不要輻射の低減を図ることができるという効果
を奏する。[0425] By reducing the area of the current loop, there is an effect that unnecessary radiation of the entire substrate can be reduced.

【０４２６】なお、上記請求項７の回路基板設計方法を
コンピュータプログラムとして実現した請求項１７、お
よび請求項７の回路基板設計方法を実現した請求項２２
に記載した回路基板設計装置によっても、請求項７と同
じ効果を奏する。The circuit board design method of claim 7 is realized as a computer program, and the circuit board design method of claim 7 is realized.
According to the circuit board designing apparatus described in the above, the same effects as those of the seventh aspect can be obtained.

【０４２７】請求項８の発明の回路基板設計方法は、以
上のように、請求項６または７の構成に加えて、上記配
線処理工程は、部品の接続情報、部品の配置情報、電源
／グランドの配線経路情報、各信号線のリターン経路と
なるグランドの名称を記述した信号線のグループ化情報
を入力する情報入力処理工程と、入力された部品の接続
情報、部品の配置情報、および電源／グランドの配線経
路情報から信号線の配線順序を求めて、この配線順序に
従って配線する信号線を指定する信号線指定処理工程
と、上記信号線のグループ化情報に基づいて、信号のリ
ターン経路となるグランドの配線領域情報を求め、信号
線の配線時に、上記グランドの配線領域情報を配線可能
層に写像する写像処理工程と、上記配線可能層の写像さ
れた領域内で信号線の配線が行えるように、各領域を分
割して、該分割領域に重み付けを行い、この重みの総和
が最小となるように電源／グランドの配線経路を生成す
る配線経路生成工程とを含む構成である。According to the circuit board design method of the present invention, in addition to the configuration of the sixth or seventh aspect, the wiring processing step includes the step of connecting information of components, information of component arrangement, power supply / ground. An information input processing step of inputting signal line grouping information describing the name of the ground which is the return path of each signal line, the connection information of the input parts, the arrangement information of the parts, and the power supply / The wiring order of the signal lines is obtained from the wiring route information of the ground, and the signal line designation processing step of designating the signal lines to be wired in accordance with the wiring order, and the signal line is a return route based on the grouping information of the signal lines. A mapping processing step of obtaining ground wiring area information and mapping the ground wiring area information to a wirable layer when wiring the signal line; and a signal line within the mapped area of the wirable layer. A wiring path generating step of dividing each area so that wiring can be performed, weighting the divided areas, and generating a power / ground wiring path so as to minimize the sum of the weights. .

【０４２８】それゆえ、請求項６または７の構成による
効果に加えて、信号線の配線時に、信号線のリターン経
路となるグランドのパターンの形状情報を配線可能領域
に写像し、信号線に関しては、その配線可能領域内で優
先的に配線することが可能となる。Therefore, in addition to the effect of the configuration of claim 6 or 7, when the signal line is wired, the shape information of the ground pattern serving as the return path of the signal line is mapped on the wirable area, and the signal line is , Wiring can be preferentially performed within the wirable area.

【０４２９】これにより、信号線とグランドで形成され
る電流ループの面積の縮小化が可能となるので、電流ル
ープの面積縮小化による不要輻射の低減が可能となる。Thus, the area of the current loop formed by the signal line and the ground can be reduced, so that the unnecessary radiation can be reduced by reducing the area of the current loop.

【０４３０】つまり、信号線のグループ化処理を実施し
ていない場合でも、人手でテーブルを作成するこによ
り、不要輻射を低減する信号配線を生成することができ
るという効果を奏する。That is, even when the signal line grouping process is not performed, it is possible to generate a signal wiring for reducing unnecessary radiation by manually creating a table.

【０４３１】請求項９の発明の回路基板設計方法は、以
上のように、請求項１ないし８の何れかの構成に加え
て、上記電源／グランドの組み合わせを求める工程は、
部品の接続情報、電源／グランドを認識する属性情報、
基板の分割情報を入力する情報入力処理工程と、上記部
品の接続情報および電源／グランドを認識する属性情報
に基づいて、各部品が属すべき電源／グランドの属性情
報を求め、各部品を属性毎にグループ化したテーブルを
作成するテーブル作成処理工程と、作成されたテーブル
の情報および基板の分割情報に基づいて、電源／グラン
ドの組み合わせ情報としての部品のグループ化情報を作
成するグループ化情報作成処理工程とを含む構成であ
る。According to the circuit board designing method of the ninth aspect of the present invention, as described above, in addition to the configuration of any one of the first to eighth aspects, the step of obtaining the power / ground combination comprises:
Component connection information, power / ground recognition attribute information,
Based on the information input processing step of inputting the division information of the board, and the connection information of the components and the attribute information for recognizing the power / ground, the attribute information of the power / ground to which each component belongs is determined. Table creation processing step of creating a grouped table, and grouping information creation processing of creating component grouping information as power / ground combination information based on information of the created table and board division information. And a process.

【０４３２】それゆえ、請求項１ないし８の何れかの構
成による効果に加えて、部品の接続情報および電源／グ
ランドを認識する属性情報に基づいて、電源／グランド
の組み合わせ情報としての部品のグループ化情報を作成
するようになっているので、層割り付けや、部品の配置
／配置改善に有効に活用できる。これにより、不要輻射
を低減するための電源／グランドの層割り付けや部品配
置が可能となる。Therefore, in addition to the effect of any one of claims 1 to 8, a component group as power / ground combination information based on component connection information and attribute information for recognizing power / ground. Since the configuration information is created, it can be effectively used for layer assignment and component placement / improvement. This makes it possible to allocate power / ground layers and to arrange components to reduce unnecessary radiation.

【０４３３】また、上記部品のグループ化情報は、人手
による回路基板設計においても有効に活用することがで
きるので、人手による設計で得られた回路基板での不要
輻射の低減効果を期待することができるという効果を奏
する。Also, since the above-mentioned grouping information of parts can be effectively used in manual circuit board design, it is expected that the effect of reducing unnecessary radiation in the circuit board obtained by manual design can be expected. It has the effect of being able to.

【０４３４】請求項１０の発明の回路基板設計方法は、
以上のように、請求項１ないし８の何れかの構成に加え
て、上記電源／グランドの組み合わせを求める工程は、
部品の接続情報、各部品を機能毎に分類するための部品
の機能ブロック情報、電源／グランドを認識する属性情
報、基板の分割情報を入力する情報入力処理工程と、上
記部品の接続情報および電源／グランドを認識する属性
情報に基づいて、各部品が属すべき電源／グランドの属
性情報を求め、各部品を属性毎にグループ化したテーブ
ルを作成するテーブル作成処理工程と、作成されたテー
ブルの情報、基板の分割情報、および部品の機能ブロッ
ク情報とに基づいて、電源／グランドの組み合わせ情報
としての部品のグループ化情報を作成するグループ化情
報作成処理工程とを含む構成である。The circuit board designing method according to the tenth aspect of the present invention
As described above, in addition to the configuration according to any one of claims 1 to 8, the step of obtaining the power / ground combination includes:
Information input processing step of inputting component connection information, component functional block information for classifying each component by function, attribute information for recognizing power / ground, board division information, connection information of the components, and power supply A table creation processing step of obtaining attribute information of power supply / ground to which each component belongs based on attribute information for recognizing the / part, and creating a table in which each component is grouped for each attribute; information of the created table , A grouping information creating process for creating component grouping information as power / ground combination information based on board division information and component functional block information.

【０４３５】それゆえ、請求項１ないし８の何れかの構
成による効果に加えて、電源／グランドの組み合わせ情
報としての部品のグループ化情報に、部品の機能ブロッ
ク情報が含まれているので、この部品のグループ化情報
に基づいて、各部品に関してグループ化を行うことで、
部品の機能ブロック情報を含まない前記請求項９の場合
よりも細かな分割が可能となる。Therefore, in addition to the effect of any one of the first to eighth aspects, the component grouping information as the power / ground combination information includes the functional block information of the component. By grouping each part based on the part grouping information,
A finer division is possible than in the case of the ninth aspect, which does not include the functional block information of the parts.

【０４３６】しかも、機能ブロック情報を加味すること
により、電源／グランド以外に信号線の長さを考慮した
部品の配置検討が可能となるので、信号線の配線長を短
くできる。In addition, by considering the function block information, it is possible to study the arrangement of components in consideration of the length of the signal line other than the power supply / ground, so that the wiring length of the signal line can be reduced.

【０４３７】さらに、信号線が短くなることで、信号線
とグランドで形成される電流ループの面積が小さくなる
ので、不要輻射の低減を図ることができるという効果を
奏する。Further, since the area of the current loop formed by the signal line and the ground is reduced by shortening the signal line, there is an effect that unnecessary radiation can be reduced.

【０４３８】請求項１１の発明の回路基板設計方法は、
以上のように、請求項１ないし１０の何れかの構成に加
えて、上記電源／グランドの割り付けを行う工程は、部
品の配置情報、部品の接続情報、近傍に配線配線すべき
電源／グランドの組み合わせを記述したテーブル情報と
を入力する情報入力処理工程と、入力された部品の配置
情報、部品の接続情報、テーブル情報に基づいて、配線
領域を生成する配線領域生成処理工程と、上記テーブル
情報から同一層での配線領域の交差部分を削除し、以下
の評価式（１）から得られた評価値が最小となるように
層を割り付ける層割り付け処理工程とを含む構成であ
る。The circuit board designing method according to the eleventh aspect of the present invention
As described above, in addition to the configuration according to any one of the first to tenth aspects, the step of allocating the power supply / ground includes: component arrangement information, component connection information, and a power supply / ground to be wired in the vicinity. An information input processing step of inputting table information describing the combination; a wiring area generation processing step of generating a wiring area based on the input component placement information, component connection information, and table information; And a layer assignment processing step of assigning layers so that the evaluation value obtained from the following evaluation expression (1) is minimized.

【０４３９】 評価値∝Ｋ１・ΣＳ０−Ｋ２・ΣＳ１／Ｌ ・・・・・・ （１） Ｓ０：同一層での配線領域の交差面積 Ｓ１：同一グループの電源／グランドで異なる層の配線
領域を同一層に写像した場合の交差面積 Ｌ ：写像前の層間距離 Ｋ１，Ｋ２：定数 それゆえ、請求項１ないし１０の何れかの構成による効
果に加えて、上記評価式（１）から得られた評価値が最
小となるように層を割り付ける層割り付け処理が行われ
ることで、電源／グランドの層割り付け状態の定量化が
可能となる。Evaluation value ∝K1ΣS0-K2ΣΣS1 / L (1) S0: Intersecting area of wiring area in the same layer S1: Wiring area of different layer by power supply / ground in same group Intersecting area when mapping on the same layer L: distance between layers before mapping K1, K2: constant Therefore, in addition to the effect of any one of claims 1 to 10, it was obtained from the above evaluation formula (1). By performing the layer allocation process of allocating the layers so that the evaluation value is minimized, it is possible to quantify the power / ground layer allocation state.

【０４４０】これにより、上記評価式（１）から得られ
る評価値に基づいて、層割り付けを行うことで、不要輻
射の低減が可能な電源／グランドの層割り付けを行うこ
とができる。Thus, by allocating layers based on the evaluation value obtained from the above-mentioned evaluation expression (1), it is possible to perform power / ground layer allocation capable of reducing unnecessary radiation.

【０４４１】しかも、従来人手で設計していた多角形の
電源／グランドの配線経路を自動で生成することができ
る。In addition, a polygonal power / ground wiring route that has been conventionally designed manually can be automatically generated.

【０４４２】さらに、上記層割り付け情報は、人手によ
る回路基板設計においても有効に活用することができる
ので、人手による設計で得られた回路基板での不要輻射
の低減効果を期待することができるという効果を奏す
る。Further, since the layer allocation information can be effectively used in manual circuit board design, the effect of reducing unnecessary radiation on the circuit board obtained by manual design can be expected. It works.

【０４４３】請求項１２の発明の回路基板設計方法は、
以上のように、請求項１ないし１１の何れかの構成に加
えて、上記電源／グランドを生成する工程は、部品の配
置情報、部品の接続情報、電源／グランドの層割り付け
情報、基板の分割情報を入力する情報入力処理工程と、
入力された基板の分割情報に基づいて基板を分割する基
板分割処理工程と、上記基板の分割情報、部品の接続情
報、部品の配置情報、電源／グランドの層割り付け情報
に基づいて配線形状を生成する配線形状生成処理工程
と、生成した配線形状から異なる信号の配線形状との交
差領域を削除した初期の配線形状を生成する初期配線形
状生成処理工程と、上記初期の配線形状情報に基づい
て、基板を分割した領域単位で、配線領域を順次拡大処
理する配線領域拡大処理工程とを含む構成である。A circuit board designing method according to a twelfth aspect of the present invention
As described above, in addition to the configuration according to any one of claims 1 to 11, the step of generating the power supply / ground includes: component placement information, component connection information, power / ground layer allocation information, and board division. An information input processing step of inputting information,
A board dividing process for dividing the board based on the inputted board dividing information; and generating a wiring shape based on the board dividing information, component connection information, component arrangement information, and power / ground layer assignment information. Based on the initial wiring shape information processing step, and an initial wiring shape generation processing step of generating an initial wiring shape by removing the intersection region of the generated wiring shape and a different signal wiring shape from the generated wiring shape, And a wiring area enlarging step of sequentially enlarging the wiring area in units of divided areas of the substrate.

【０４４４】それゆえ、請求項１ないし１１の何れかの
構成による効果に加えて、生成した配線形状から異なる
信号の配線形状との交差領域を削除した初期の配線形状
の情報に基づいて、基板を分割した領域単位で、配線領
域を順次拡大処理しているので、多角形で形成される電
源／グランドの配線経路を自動生成することが可能とな
る。[0444] Therefore, in addition to the effects of the configuration of any one of claims 1 to 11, the substrate is determined on the basis of the information of the initial wiring shape obtained by removing the intersection area with the wiring shape of a different signal from the generated wiring shape. Since the wiring area is sequentially enlarged in units of divided areas, it is possible to automatically generate a power supply / ground wiring path formed by a polygon.

【０４４５】このように、電源／グランドの多角形の配
線経路の自動生成により、１つの層に複数の電源／グラ
ンドのパターンを自動生成することができるので、基板
の層数の削減が可能となる。As described above, a plurality of power / ground patterns can be automatically generated in one layer by automatically generating a power / ground polygonal wiring path, so that the number of substrate layers can be reduced. Become.

【０４４６】また、多角形で形成された電源／グランド
の配線形状は、人手で層の割り付け情報が与えられた場
合に関しても、多角形の配線経路を自動生成することが
可能となる。In addition, the power supply / ground wiring shape formed by a polygon makes it possible to automatically generate a polygonal wiring path even when layer assignment information is manually given.

【０４４７】さらに、与えられた層割り付けの範囲内
で、ノイズ削減効果のある多角形で形成された電源／グ
ランドの配線経路を自動生成することができるという効
果を奏する。Furthermore, within the given layer allocation range, there is an effect that a power supply / ground wiring path formed of a polygon having a noise reduction effect can be automatically generated.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の回路基板設計方法を実現するための回
路基板設計装置の概略構成図である。FIG. 1 is a schematic configuration diagram of a circuit board designing apparatus for realizing a circuit board designing method of the present invention.

【図２】図１に示す回路基板設計装置において設計され
る回路基板の電源／グランドと部品との接続情報を示す
説明図である。FIG. 2 is an explanatory diagram showing connection information between a power supply / ground of a circuit board and components designed in the circuit board designing apparatus shown in FIG. 1;

【図３】図２に示す接続情報から部品を除いて得られた
電源とグランドとの親子関係を示す説明図である。FIG. 3 is an explanatory diagram showing a parent-child relationship between a power supply and a ground obtained by removing components from the connection information shown in FIG. 2;

【図４】部品のグループ化テーブルである。FIG. 4 is a component grouping table.

【図５】電源／グランドの親子関係テーブルである。FIG. 5 is a power / ground relationship table.

【図６】図１に示す回路基板設計装置の部品のグループ
化処理回路での部品のグループ化処理の流れを説明する
フローチャートである。FIG. 6 is a flowchart illustrating a flow of a component grouping process in a component grouping processing circuit of the circuit board design apparatus illustrated in FIG. 1;

【図７】図１に示す回路基板設計装置の部品のグループ
化処理回路での部品のグループ化処理の流れを説明する
フローチャートである。FIG. 7 is a flowchart illustrating a flow of a component grouping process in a component grouping processing circuit of the circuit board design device illustrated in FIG. 1;

【図８】図１に示す回路基板設計装置の電源／グランド
割付け処理回路での電源／グランドの割り付け処理の流
れを説明するフローチャートである。8 is a flowchart illustrating a flow of power / ground assignment processing in a power / ground assignment processing circuit of the circuit board design device illustrated in FIG. 1;

【図９】図１に示す回路基板設計装置の電源／グランド
割付け処理回路での電源／グランドの割り付け処理の流
れを説明するフローチャートである。FIG. 9 is a flowchart illustrating a flow of power / ground assignment processing in a power / ground assignment processing circuit of the circuit board design apparatus shown in FIG. 1;

【図１０】図８に示す電源／グランド割付け処理におけ
る多角形生成の一例を示した説明図である。FIG. 10 is an explanatory diagram showing an example of polygon generation in the power / ground assignment processing shown in FIG. 8;

【図１１】図８に示す電源／グランド割付け処理におけ
る層割り付けの一例を示した説明図である。FIG. 11 is an explanatory diagram showing an example of layer assignment in the power / ground assignment processing shown in FIG. 8;

【図１２】図１に示す回路基板設計装置の電源グランド
生成処理回路での電源／グランドの生成処理の流れを示
すフローチャートである。12 is a flowchart showing a flow of power / ground generation processing in a power ground generation processing circuit of the circuit board design device shown in FIG. 1;

【図１３】図１２に示す電源／グランドの生成処理にお
ける交差除去処理の流れを示すフローチャートである。FIG. 13 is a flowchart showing a flow of an intersection removal process in the power / ground generation process shown in FIG. 12;

【図１４】図１２に示す電源／グランドの生成処理にお
ける領域拡張処理の流れを示すフローチャートである。FIG. 14 is a flowchart showing a flow of an area expansion process in the power / ground generation process shown in FIG. 12;

【図１５】図１２に示す電源グランド生成処理回路での
電源／グランドの生成処理例を示す説明図である。FIG. 15 is an explanatory diagram showing an example of power / ground generation processing in the power ground generation processing circuit shown in FIG. 12;

【図１６】図１２に示す電源グランド生成処理回路での
電源／グランドの生成処理例を示す説明図である。FIG. 16 is an explanatory diagram showing an example of power / ground generation processing in the power ground generation processing circuit shown in FIG. 12;

【図１７】図１２に示す電源グランド生成処理回路での
電源／グランドの生成処理例を示す説明図である。FIG. 17 is an explanatory diagram showing an example of power / ground generation processing in the power ground generation processing circuit shown in FIG. 12;

【図１８】図１２に示す電源グランド生成処理回路での
電源／グランドの生成処理例を示す説明図である。FIG. 18 is an explanatory diagram showing an example of power / ground generation processing in the power ground generation processing circuit shown in FIG. 12;

【図１９】図１２に示す電源グランド生成処理回路での
電源／グランドの生成処理例を示す説明図である。FIG. 19 is an explanatory diagram showing an example of power / ground generation processing in the power ground generation processing circuit shown in FIG. 12;

【図２０】図１２に示す電源グランド生成処理回路での
電源／グランドの生成処理一例を示す説明図である。20 is an explanatory diagram showing an example of power / ground generation processing in the power ground generation processing circuit shown in FIG. 12;

【図２１】図１３に示す交差除去処理の一例を示す説明
図である。21 is an explanatory diagram showing an example of the intersection removal processing shown in FIG.

【図２２】図１３に示す交差除去処理の一例を示す説明
図である。FIG. 22 is an explanatory diagram illustrating an example of the intersection removal processing illustrated in FIG. 13;

【図２３】本発明の他の回路基板設計方法を実現するた
めの回路基板設計装置の概略構成図である。FIG. 23 is a schematic configuration diagram of a circuit board designing apparatus for realizing another circuit board designing method of the present invention.

【図２４】本発明のさらに他の回路基板設計方法を実現
するための回路基板設計装置の概略構成図である。FIG. 24 is a schematic configuration diagram of a circuit board designing apparatus for realizing still another circuit board designing method of the present invention.

【図２５】図２４に示す回路基板設計装置における配置
改善の流れを示すフローチャートである。FIG. 25 is a flowchart showing a flow of an arrangement improvement in the circuit board designing apparatus shown in FIG. 24;

【図２６】本発明のさらに他の回路基板設計方法を実現
するための回路基板設計装置の概略構成図である。FIG. 26 is a schematic configuration diagram of a circuit board designing apparatus for realizing still another circuit board designing method of the present invention.

【図２７】機能名称を考慮した部品毎のグループ化テー
ブルである。FIG. 27 is a grouping table for each component in consideration of a function name.

【図２８】本発明のさらに他の回路基板設計方法を実現
するための回路基板設計装置の概略構成図である。FIG. 28 is a schematic configuration diagram of a circuit board designing apparatus for realizing still another circuit board designing method of the present invention.

【図２９】信号線のグループ化テーブルである。FIG. 29 is a signal line grouping table.

【図３０】図２８に示す回路基板設計装置における信号
線のグループ化処理の流れを示すフローチャートであ
る。30 is a flowchart showing a flow of signal line grouping processing in the circuit board design apparatus shown in FIG. 28.

【図３１】図２８に示す回路基板設計装置における配線
処理の流れを示すフローチャートである。FIG. 31 is a flowchart showing a flow of a wiring process in the circuit board designing apparatus shown in FIG. 28;

【図３２】図３１に示す配線処理における配線経路の重
み付け方法を示し、回路基板の各層を模式的に示した説
明図である。32 is an explanatory diagram showing a method of weighting wiring routes in the wiring processing shown in FIG. 31, and schematically showing each layer of a circuit board.

【図３３】図３１に示す配線処理における配線経路の重
み付け方法を示し、信号層へのグランド形状の写像を模
式的に示した説明図である。FIG. 33 is an explanatory diagram showing a weighting method of a wiring path in the wiring processing shown in FIG. 31 and schematically showing a mapping of a ground shape on a signal layer.

【図３４】図３１に示す配線処理における配線経路の重
み付け方法を示し、信号層の重み付けを模式的に示した
説明図である。FIG. 34 is an explanatory diagram showing a method of weighting wiring routes in the wiring processing shown in FIG. 31, and schematically showing weighting of signal layers.

【図３５】本発明のさらに他の回路基板設計方法を実現
するための回路基板設計装置の概略構成図である。FIG. 35 is a schematic configuration diagram of a circuit board designing apparatus for realizing still another circuit board designing method of the present invention.

【図３６】本発明のさらに他の回路基板設計方法を実現
するための回路基板設計装置の概略構成図である。FIG. 36 is a schematic configuration diagram of a circuit board designing apparatus for realizing still another circuit board designing method of the present invention.

【図３７】本発明のさらに他の回路基板設計方法を実現
するための回路基板設計装置の概略構成図である。FIG. 37 is a schematic configuration diagram of a circuit board designing apparatus for realizing still another circuit board designing method of the present invention.

【図３８】本発明のさらに他の回路基板設計方法を実現
するための回路基板設計装置の概略構成図である。FIG. 38 is a schematic configuration diagram of a circuit board designing apparatus for realizing still another circuit board designing method of the present invention.

【図３９】電源層とグランド層との重なり状態を示す説
明図である。FIG. 39 is an explanatory diagram showing an overlapping state of a power supply layer and a ground layer.

【図４０】グランドの接続要求から部品配置位置の変更
処理を示す説明図である。FIG. 40 is an explanatory diagram showing a process of changing a component arrangement position from a ground connection request.

【図４１】グランドの接続要求から電源／グランドのポ
リゴン形状を自動生成処理を示す説明図である。FIG. 41 is an explanatory diagram showing a process of automatically generating a power / ground polygon shape from a ground connection request.

【図４２】グランドの形状を考慮した自動配線処理を示
す説明図である。FIG. 42 is an explanatory diagram showing automatic wiring processing in consideration of the shape of the ground.

【図４３】信号配線層とグランド層との間で形成される
電流ループの大きさを比較する説明図である。FIG. 43 is an explanatory diagram comparing the size of a current loop formed between a signal wiring layer and a ground layer.

【図４４】信号配線層とグランド層との間で形成される
電流ループの大きさを比較する説明図である。FIG. 44 is an explanatory diagram comparing the size of a current loop formed between a signal wiring layer and a ground layer.

【図４５】自動配線により設計された回路基板の概略断
面図である。FIG. 45 is a schematic sectional view of a circuit board designed by automatic wiring.

【図４６】人手により設計された回路基板の概略断面図
である。FIG. 46 is a schematic sectional view of a circuit board designed by hand.

【図４７】従来の人手によりグランドの層割り付けした
状態を示す説明図である。FIG. 47 is an explanatory view showing a state in which ground layers are manually allocated in the related art.

【図４８】図４７に示すグランドの層割り付けした状態
で信号線を自動配線した状態を示す説明図である。48 is an explanatory diagram showing a state in which signal lines are automatically wired in a state where the ground layers shown in FIG. 47 are allocated.

【図４９】不要輻射発生のメカニズムを示す説明図であ
る。FIG. 49 is an explanatory diagram showing a mechanism of generation of unnecessary radiation.

【図５０】片面基板で電流ループが発生した状態を示す
説明図である。FIG. 50 is an explanatory diagram showing a state where a current loop has occurred on a single-sided substrate.

【図５１】均一なグランド層が存在する基板で電流ルー
プが発生した状態を示す説明図である。FIG. 51 is an explanatory diagram showing a state in which a current loop has occurred on a substrate on which a uniform ground layer exists.

【符号の説明】[Explanation of symbols]

１ 入力部 ２ 回路基板設計処理部 ３ 出力部 ４ 部品のグループ化処理回路 ５ 電源／グランド割付け処理回路 ６ 電源グランド生成処理回路 １２ 回路基板設計処理部 １３ 初期配置処理回路 ２２ 回路基板設計処理部 ２３ 配置改善処理回路 ３２ 回路基板設計処理部 ４２ 回路基板設計処理部 ４３ 信号線のグループ化処理回路 ４４ 配線処理回路 ５２ 回路基板設計処理部 ６２ 回路基板設計処理部 ７２ 回路基板設計処理部 ８２ 回路基板設計処理部 DESCRIPTION OF SYMBOLS 1 Input part 2 Circuit board design processing part 3 Output part 4 Component grouping processing circuit 5 Power supply / ground assignment processing circuit 6 Power ground generation processing circuit 12 Circuit board design processing part 13 Initial arrangement processing circuit 22 Circuit board design processing part 23 Arrangement improvement processing circuit 32 Circuit board design processing unit 42 Circuit board design processing unit 43 Signal line grouping processing circuit 44 Wiring processing circuit 52 Circuit board design processing unit 62 Circuit board design processing unit 72 Circuit board design processing unit 82 Circuit board design Processing unit

Claims (22)

【特許請求の範囲】[Claims] 【請求項１】複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める工程と、 求められた電源／グランドの組み合わせ情報に基づい
て、各層に配線する電源／グランドの割り付けを行う工
程と、 各層毎に、割り付けられた電源／グランドの接続情報か
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形を生成する工程とを含
むことを特徴とする回路基板設計方法。1. A circuit board design method for designing a circuit board having a plurality of systems of power supply / ground and having a plurality of power supply / grounds allocated to one layer, wherein a component constituting the circuit board and a power supply / ground A step of determining a power / ground combination to be routed in the vicinity to reduce the current loop based on the connection information; and a step of determining the power / ground to be wired to each layer based on the determined power / ground combination information. A virtual wiring area is created for each signal from the allocated power supply / ground connection information for each layer and the allocation process, and the overlapping of the virtual wiring areas of different signal lines is deleted based on the virtual wiring area. Generating a power / ground polygon by sequentially enlarging the virtual wiring area so that no overlap occurs. A total way. 【請求項２】複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める工程と、 求められた電源／グランドの組み合わせ情報に基づい
て、上記部品の初期配置を行う工程と、 得られた部品の初期配置情報と、上記部品および電源／
グランドの接続情報とに基づいて、各層に配線する電源
／グランドの割り付けを行う工程と、 各層毎に、割り付けられた電源／グランドの接続情報か
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形を生成する工程とを含
むことを特徴とする回路基板設計方法。2. A circuit board designing method for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / grounds allocated to one layer, comprising: a component constituting the circuit board; A step of obtaining a power / ground combination to be routed in the vicinity to reduce the current loop based on the connection information; and a step of performing initial placement of the parts based on the obtained power / ground combination information. And the obtained initial arrangement information of the parts,
A step of allocating power / ground to be wired to each layer based on the ground connection information; and creating a virtual wiring area for each signal from the allocated power / ground connection information for each layer, Removing overlapping of the virtual wiring regions of different signal lines based on the wiring region, and sequentially expanding the virtual wiring regions so as not to cause overlapping, to generate a power / ground polygon. Circuit board design method. 【請求項３】複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める工程と、 求められた電源／グランドの組み合わせ情報に基づい
て、各層に配線する電源／グランドの割り付けを行う工
程と、 上記電源／グランドの割り付け情報に基づいて、同一層
で接続要求のある電源／グランドの仮想配線領域が交差
した部分を削除するために、交差領域内で部品の入替え
を行い部品の配置改善を行う工程と、 各層毎に、割り付けられた電源／グランドの接続情報
と、配置改善された部品配置情報とから各信号単位で仮
想配線領域を作成し、この仮想配線領域に基づいて、異
なる信号線の仮想配線領域の重なりを削除し、重なりが
発生しないように仮想配線領域を順次拡大して電源／グ
ランドの多角形を生成する工程とを含むことを特徴とす
る回路基板設計方法。3. A circuit board design method for designing a circuit board having a plurality of power supply / grounds and having a plurality of power supply / grounds allocated to one layer, wherein a component constituting the circuit board and a power supply / ground are provided. A step of determining a power / ground combination to be routed in the vicinity to reduce the current loop based on the connection information; and a step of determining the power / ground to be wired to each layer based on the determined power / ground combination information. Allocating and, based on the power / ground allocation information, exchanging parts within the crossing area in order to delete a portion where the virtual wiring area of the power / ground requiring connection is crossed in the same layer. A process of improving the arrangement of components, and a signal unit based on the power / ground connection information assigned to each layer and the component arrangement information of improved placement. A virtual wiring area is created at each position, and based on the virtual wiring area, the overlapping of the virtual wiring areas of different signal lines is deleted, and the virtual wiring area is sequentially enlarged so that the overlapping does not occur. Generating a circuit board. 【請求項４】複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める工程と、 求められた電源／グランドの組み合わせ情報に基づい
て、上記部品の初期配置を行う工程と、 得られた部品の初期配置情報と、上記部品、電源／グラ
ンドの接続情報とに基づいて、各層に配線する電源／グ
ランドの割り付けを行う工程と、 上記電源／グランドの割り付け情報に基づいて、同一層
で接続要求のある電源／グランドの仮想配線領域が交差
した部分を削除するために、交差領域内で部品の入替え
を行い部品の配置改善を行う工程と、 各層毎に、割り付けられた電源／グランドの接続情報と
配置改善された部品配置情報とから各信号単位で仮想配
線領域を作成し、この仮想配線領域に基づいて、異なる
信号線の仮想配線領域の重なりを削除し、重なりが発生
しないように仮想配線領域を順次拡大して電源／グラン
ドの多角形を生成する工程とを含むことを特徴とする回
路基板設計方法。4. A circuit board design method for designing a circuit board having a plurality of systems of power supply / grounds and a plurality of power supply / grounds assigned to one layer, comprising: a component constituting the circuit board; A step of obtaining a power / ground combination to be routed in the vicinity to reduce the current loop based on the connection information; and a step of performing initial placement of the parts based on the obtained power / ground combination information. Allocating the power / ground to be wired to each layer based on the obtained initial arrangement information of the parts and the connection information of the parts and the power / ground, and based on the allocation information of the power / ground. In order to delete the intersection of the power supply / ground virtual wiring areas requiring connection in the same layer, the parts are replaced in the intersection area and the parts are arranged. A step of performing improvement, a virtual wiring region is created for each signal from the power / ground connection information allocated to each layer and the component placement information whose layout has been improved, and a different signal is generated based on the virtual wiring region. Removing the overlap of the virtual wiring areas of the lines and sequentially expanding the virtual wiring areas so as not to cause the overlap to generate a power / ground polygon. 【請求項５】上記部品の配置改善を行う工程は、 部品の配置情報、部品の接続情報、電源／グランドの層
割り付け情報を入力する情報入力処理工程と、 入力された部品の配置情報と、電源／グランドの層割り
付け情報とから仮想配線を生成する仮想配線生成処理工
程と、 上記仮想配線で囲まれた領域同士の交差領域を求め、交
差領域の多い順に部品の配置変換を繰り返した後、交差
領域から部品の配置変更の対象となる部品を選択する部
品選択処理工程とを含むことを特徴とする請求項３また
は４に記載の回路基板設計方法。5. An information input processing step of inputting component placement information, component connection information, and power / ground layer assignment information, wherein the component placement information is input; A virtual wiring generation processing step of generating virtual wiring from the power / ground layer allocation information, obtaining an intersection area between the areas surrounded by the virtual wiring, and repeating component placement conversion in descending order of the intersection area, 5. The circuit board design method according to claim 3, further comprising: a component selection processing step of selecting a component to be subjected to component placement change from the intersection area. 【請求項６】さらに、上記電源／グランドの配線経路を
生成する工程にて得られた電源／グランドの配線経路情
報に基づいて、配線される各信号線毎に、リターン経路
となるグランドを求めて、上記各信号線をグループ化す
る信号線のグループ化処理工程と、 上記信号線のグループ化処理工程にて得られた信号線の
グループ化情報に基づいて、各々の信号線の配線時にリ
ターン経路となるグランドの形状を配線可能領域に写像
し、その写像した配線形状の情報を元に配線領域に重み
付けを行い信号線を配線する配線処理工程とが含まれて
いることを特徴とする請求項１ないし５の何れかに記載
の回路基板設計方法。6. A ground as a return path is determined for each signal line to be wired based on the power / ground wiring path information obtained in the step of generating the power / ground wiring path. A signal line grouping process for grouping the signal lines; and a return at the time of wiring each signal line based on the signal line grouping information obtained in the signal line grouping process. A wiring processing step of mapping a shape of a ground serving as a path to a wirable area, weighting the wiring area based on information of the mapped wiring shape, and wiring a signal line. Item 6. The method for designing a circuit board according to any one of Items 1 to 5. 【請求項７】複数系統の電源／グランドを有し、１つの
層に複数の電源／グランドが割り付けられた回路基板を
設計する回路基板設計方法において、 回路基板を構成する部品および電源／グランドの接続情
報、部品の配置情報、電源／グランドの配線経路情報に
基づいて、各信号線毎にリターン経路となるグランドを
求めて、各信号線をグループ化する信号線のグループ化
処理工程と、 上記信号線のグループ化処理工程にて得られた信号線の
グループ化情報に基づいて、各々の信号線の配線時にリ
ターン経路となるグランドの形状を配線可能領域に写像
し、その情報を元に配線領域に重み付けを行い信号線を
配線する配線処理工程とを含むことを特徴とする回路基
板設計方法。7. A circuit board designing method for designing a circuit board having a plurality of systems of power supply / grounds and a plurality of power supply / grounds allocated to one layer, comprising: a component constituting the circuit board; A signal line grouping processing step of obtaining a ground as a return path for each signal line based on connection information, component arrangement information, and power / ground wiring path information, and grouping the signal lines; Based on the signal line grouping information obtained in the signal line grouping process, the shape of the ground, which is a return path at the time of wiring each signal line, is mapped to a wirable area, and wiring is performed based on the information. A wiring processing step of weighting regions and wiring signal lines. 【請求項８】上記配線処理工程は、 部品の接続情報、部品の配置情報、電源／グランドの配
線経路情報、各信号線のリターン経路となるグランドの
名称を記述した信号線のグループ化情報を入力する情報
入力処理工程と、 入力された部品の接続情報、部品の配置情報、および電
源／グランドの配線経路情報から信号線の配線順序を求
めて、この配線順序に従って配線する信号線を指定する
信号線指定処理工程と、 上記信号線のグループ化情報に基づいて、信号のリター
ン経路となるグランドの配線領域情報を求め、信号線の
配線時に、上記グランドの配線領域情報を配線可能層に
写像する写像処理工程と、 上記配線可能層の写像された領域内で信号線の配線が行
えるように、各領域を分割して、該分割領域に重み付け
を行い、この重みの総和が最小となるように電源／グラ
ンドの配線経路を生成する配線経路生成工程とを含むこ
とを特徴する請求項６または７記載の回路基板設計方
法。8. The wiring processing step includes: connecting information of parts, arrangement information of parts, wiring path information of power / ground, and grouping information of signal lines describing names of grounds serving as return paths of respective signal lines. The wiring order of the signal lines is obtained from the information input processing step to be input, and the input connection information of the components, the arrangement information of the components, and the wiring route information of the power supply / ground, and designates the signal lines to be wired according to the wiring order. A signal line designation processing step, based on the grouping information of the signal lines, obtains ground wiring area information serving as a signal return path, and maps the ground wiring area information to a wirable layer at the time of signal line wiring. And dividing the respective regions so that signal lines can be routed within the mapped region of the wirable layer, and weights the divided regions. 8. The circuit board designing method according to claim 6, further comprising: a wiring path generating step of generating a power / ground wiring path so as to minimize the sum. 【請求項９】上記電源／グランドの組み合わせを求める
工程は、 部品の接続情報、電源／グランドを認識する属性情報、
基板の分割情報を入力する情報入力処理工程と、 上記部品の接続情報および電源／グランドを認識する属
性情報に基づいて、各部品が属すべき電源／グランドの
属性情報を求め、各部品を属性毎にグループ化したテー
ブルを作成するテーブル作成処理工程と、 作成されたテーブルの情報および基板の分割情報に基づ
いて、電源／グランドの組み合わせ情報としての部品の
グループ化情報を作成するグループ化情報作成処理工程
とを含むことを特徴とする請求項１ないし８の何れかに
記載の回路基板設計方法。9. The step of obtaining the power / ground combination includes: component connection information, attribute information for recognizing the power / ground,
Based on the information input processing step of inputting the division information of the board, and the connection information of the components and the attribute information for recognizing the power / ground, the attribute information of the power / ground to which each component belongs is determined. Table creation processing step of creating a grouped table, and grouping information creation processing of creating component grouping information as power / ground combination information based on information of the created table and board division information. 9. The circuit board designing method according to claim 1, further comprising the steps of: 【請求項１０】上記電源／グランドの組み合わせを求め
る工程は、 部品の接続情報、各部品を機能毎に分類するための部品
の機能ブロック情報、電源／グランドを認識する属性情
報、基板の分割情報を入力する情報入力処理工程と、 上記部品の接続情報および電源／グランドを認識する属
性情報に基づいて、各部品が属すべき電源／グランドの
属性情報を求め、各部品を属性毎にグループ化したテー
ブルを作成するテーブル作成処理工程と、 作成されたテーブルの情報、基板の分割情報、および部
品の機能ブロック情報とに基づいて、電源／グランドの
組み合わせ情報としての部品のグループ化情報を作成す
るグループ化情報作成処理工程とを含むことを特徴とす
る請求項１ないし８の何れかに記載の回路基板設計方
法。10. The step of obtaining a power / ground combination includes: component connection information, component functional block information for classifying each component by function, power / ground recognition attribute information, and board division information. Based on the connection information of the components and the attribute information for recognizing power / ground, power / ground attribute information to which each component belongs is obtained, and each component is grouped for each attribute. A table creation processing step for creating a table, and a group for creating component grouping information as power / ground combination information based on information of the created table, board division information, and component functional block information. 9. The circuit board design method according to claim 1, further comprising a step of forming information on a circuit board. 【請求項１１】上記電源／グランドの割り付けを行う工
程は、 部品の配置情報、部品の接続情報、近傍に配線配線すべ
き電源／グランドの組み合わせを記述したテーブル情報
とを入力する情報入力処理工程と、 入力された部品の配置情報、部品の接続情報、テーブル
情報に基づいて、配線領域を生成する配線領域生成処理
工程と、 上記テーブル情報から同一層での配線領域の交差部分を
削除し、以下の評価式（１）から得られた評価値が最小
となるように層を割り付ける層割り付け処理工程とを含
むことを特徴とする請求項１ないし１０の何れかに記載
の回路基板設計方法。 評価値∝Ｋ１・ΣＳ０−Ｋ２・ΣＳ１／Ｌ ・・・・・・ （１） Ｓ０：同一層での配線領域の交差面積 Ｓ１：同一グループの電源／グランドで異なる層の配線
領域を同一層に写像した場合の交差面積 Ｌ ：写像前の層間距離 Ｋ１，Ｋ２：定数11. The step of allocating power / ground includes an information input processing step of inputting component placement information, component connection information, and table information describing a power / ground combination to be wired in the vicinity. A wiring area generation processing step of generating a wiring area based on the input component placement information, component connection information, and table information; and removing an intersection of wiring areas on the same layer from the table information, 11. The circuit board design method according to claim 1, further comprising: a layer assignment processing step of assigning layers so that an evaluation value obtained from the following evaluation equation (1) is minimized. Evaluation value ∝K1ΣS0-K2ΣΣS1 / L (1) S0: Intersecting area of wiring area in same layer S1: Wiring area of different layer by power supply / ground of same group on same layer Intersection area when mapping L: interlayer distance before mapping K1, K2: constant 【請求項１２】上記電源／グランドを生成する工程は、 部品の配置情報、部品の接続情報、電源／グランドの層
割り付け情報、基板の分割情報を入力する情報入力処理
工程と、 入力された基板の分割情報に基づいて基板を分割する基
板分割処理工程と、 上記基板の分割情報、部品の接続情報、部品の配置情
報、電源／グランドの層割り付け情報に基づいて配線形
状を生成する配線形状生成処理工程と、 生成した配線形状から異なる信号の配線形状との交差領
域を削除した初期の配線形状を生成する初期配線形状生
成処理工程と、 上記初期の配線形状情報に基づいて、基板を分割した領
域単位で、配線領域を順次拡大処理する配線領域拡大処
理工程とを含むことを特徴とする請求項１ないし１１の
何れかに記載の回路基板設計方法。12. The step of generating the power / ground includes an information input processing step of inputting component placement information, component connection information, power / ground layer allocation information, and board division information. A substrate division processing step of dividing the substrate based on the division information, and a wiring shape generation for generating a wiring shape based on the substrate division information, component connection information, component arrangement information, and power / ground layer allocation information A processing step, an initial wiring shape generation processing step of generating an initial wiring shape in which an intersection region with a wiring shape of a different signal is deleted from the generated wiring shape, and dividing the substrate based on the initial wiring shape information. 12. The circuit board design method according to claim 1, further comprising: a wiring area enlarging processing step of sequentially enlarging the wiring area for each area. 【請求項１３】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計方法を実現するコンピュータプ
ログラムを記録した記録媒体において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求め、 求められた電源／グランドの組み合わせ情報に基づい
て、各層に配線する電源／グランドの割り付けを行い、 各層毎に、割り付けられた電源／グランドの接続情報か
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの配線経路を求めるコンピュー
タプログラムを記録した記録媒体。13. A recording medium storing a computer program for implementing a circuit board design method for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / grounds allocated to one layer. Based on the components constituting the board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined. Based on the determined power / ground combination information, A power / ground to be wired to each layer is allocated, a virtual wiring area is created for each signal from each allocated power / ground connection information for each layer, and a virtual signal area of a different signal line is created based on the virtual wiring area. Determining power supply / ground wiring paths by removing overlapping wiring areas and expanding the virtual wiring area sequentially so that no overlapping occurs A recording medium recording a computer program. 【請求項１４】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計方法を実現するコンピュータプ
ログラムを記録した記録媒体において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求め、 求められた電源／グランドの組み合わせ情報に基づい
て、上記部品の初期配置を行い、 得られた部品の初期配置情報と、上記部品および電源／
グランドの接続情報とに基づいて、各層に配線する電源
／グランドの割り付けを行い、 各層毎に、割り付けられた電源／グランドの接続情報か
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの配線経路を求めるコンピュー
タプログラムを記録した記録媒体。14. A recording medium recording a computer program for implementing a circuit board design method for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / grounds assigned to one layer. Based on the components constituting the board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined. Based on the determined power / ground combination information, The initial placement of the parts is performed, and the obtained initial placement information of the parts, the parts and the power supply /
Based on the ground connection information, the power supply / ground to be wired to each layer is allocated, and a virtual wiring area is created for each signal from each of the allocated power / ground connection information for each layer. A computer-readable recording medium storing a computer program for determining a power supply / ground wiring path by removing overlapping of virtual wiring areas of different signal lines and sequentially expanding the virtual wiring areas so as not to cause overlapping based on the above. 【請求項１５】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計方法を実現するコンピュータプ
ログラムを記録した記録媒体において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求め、 求められた電源／グランドの組み合わせ情報に基づい
て、各層に配線する電源／グランドの割り付けを行い、 上記電源／グランドの割り付け情報に基づいて、同一層
で接続要求のある電源／グランドの仮想配線領域が交差
した部分を削除するために、交差領域内で部品の入替え
を行い部品の配置改善を行い、 各層毎に、割り付けられた電源／グランドの接続情報
と、配置改善された部品配置情報とから各信号単位で仮
想配線領域を作成し、この仮想配線領域に基づいて、異
なる信号線の仮想配線領域の重なりを削除し、重なりが
発生しないように仮想配線領域を順次拡大して電源／グ
ランドの配線経路を求めるコンピュータプログラムを記
録した記録媒体。15. A recording medium recording a computer program for implementing a circuit board designing method for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / grounds assigned to one layer. Based on the components constituting the board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined. Based on the determined power / ground combination information, The power / ground allocation for each layer is performed, and based on the power / ground allocation information, the intersection of the power / ground virtual wiring areas for which connection is required in the same layer is deleted. Replace parts and improve the arrangement of parts, and improve the power / ground connection information and arrangement for each layer. A virtual wiring area is created for each signal from the component placement information thus obtained, and based on this virtual wiring area, overlapping of the virtual wiring areas of different signal lines is deleted, and the virtual wiring areas are sequentially arranged so that no overlapping occurs. A recording medium on which a computer program for enlarging a power / ground wiring path is recorded. 【請求項１６】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計方法を実現するコンピュータプ
ログラムを記録した記録媒体において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求め、 求められた電源／グランドの組み合わせ情報に基づい
て、上記部品の初期配置を行い、 得られた部品の初期配置情報と、上記部品、電源／グラ
ンドの接続情報とに基づいて、各層に配線する電源／グ
ランドの割り付けを行い、 上記電源／グランドの割り付け情報に基づいて、同一層
で接続要求のある電源／グランドの仮想配線領域が交差
した部分を削除するために、交差領域内で部品の入替え
を行い部品の配置改善を行い、 各層毎に、割り付けられた電源／グランドの接続情報と
配置改善された部品配置情報とから各信号単位で仮想配
線領域を作成し、この仮想配線領域に基づいて、異なる
信号線の仮想配線領域の重なりを削除し、重なりが発生
しないように仮想配線領域を順次拡大して電源／グラン
ドの配線経路を求めるコンピュータプログラムを記録し
た記録媒体。16. A recording medium recording a computer program for implementing a circuit board design method for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / grounds allocated to one layer. Based on the components constituting the board and the power / ground connection information, a power / ground combination to be routed in the vicinity to reduce the current loop is determined. Based on the determined power / ground combination information, The initial arrangement of the components is performed, and the power / ground to be wired to each layer is assigned based on the obtained initial arrangement information of the components and the connection information of the components and the power / ground. Based on the information, the intersection area is deleted in order to delete the intersection of the power / ground virtual wiring area for which connection is required in the same layer. The components are replaced within the component to improve the component placement. For each layer, a virtual wiring area is created for each signal from the allocated power / ground connection information and the component placement information with improved placement, and this virtual A recording medium on which a computer program for determining a power supply / ground wiring path by removing overlapping of virtual wiring areas of different signal lines based on the wiring area and sequentially expanding the virtual wiring area so as not to cause overlapping. 【請求項１７】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計方法を実現するコンピュータプ
ログラムを記録した記録媒体において、 回路基板を構成する部品および電源／グランドの接続情
報、部品の配置情報、電源／グランドの配線経路情報に
基づいて、各信号線毎にリターン経路となるグランドを
求めて、各信号線をグループ化し、 得られた信号線のグループ化の情報に基づいて、各々の
信号線の配線時にリターン経路となるグランドの形状を
配線可能領域に写像し、その写像した配線形状の情報を
元に配線領域に重み付けを行い信号線の配線経路を求め
るコンピュータプログラムを記録した記録媒体。17. A recording medium storing a computer program for implementing a circuit board design method for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / ground allocated to one layer, comprising: On the basis of the components constituting the board and the connection information of the power supply / ground, the arrangement information of the components, and the wiring route information of the power supply / ground, a ground serving as a return path is obtained for each signal line, and the signal lines are grouped. Based on the obtained information on the grouping of signal lines, the shape of the ground, which is a return path when each signal line is wired, is mapped to the wirable area, and the wiring area is weighted based on the information on the mapped wiring shape. A recording medium on which a computer program for obtaining a wiring route of a signal line by performing the above is recorded. 【請求項１８】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計装置において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める手段と、 求められた電源／グランドの組み合わせ情報に基づい
て、各層に配線する電源／グランドの割り付けを行う手
段と、 各層毎に、割り付けられた電源／グランドの接続情報か
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形を生成する手段とで構
成されていることを特徴とする回路基板設計装置。18. A circuit board designing apparatus for designing a circuit board having a plurality of systems of power supply / ground and having a plurality of power supply / grounds allocated to one layer, wherein a component constituting the circuit board and a power supply / ground A means for determining a power / ground combination to be wired in the vicinity to reduce the current loop based on the connection information; and a power / ground wiring for each layer based on the determined power / ground combination information. A virtual wiring area is created for each signal from the allocated means and the allocated power / ground connection information for each layer, and based on this virtual wiring area, the overlapping of the virtual wiring areas of different signal lines is deleted. And a means for generating a power / ground polygon by sequentially expanding a virtual wiring area so that no overlap occurs. That circuit board design apparatus. 【請求項１９】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計装置において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める手段と、 求められた電源／グランドの組み合わせ情報に基づい
て、上記部品の初期配置を行う手段と、 得られた部品の初期配置情報と、上記部品および電源／
グランドの接続情報とに基づいて、各層に配線する電源
／グランドの割り付けを行う手段と、 各層毎に、割り付けられた電源／グランドの接続情報か
ら各信号単位で仮想配線領域を作成し、この仮想配線領
域に基づいて、異なる信号線の仮想配線領域の重なりを
削除し、重なりが発生しないように仮想配線領域を順次
拡大して電源／グランドの多角形を生成する手段とで構
成されていることを特徴とする回路基板設計装置。19. A circuit board designing apparatus for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / grounds allocated to one layer, comprising: a component constituting the circuit board; A means for determining a power / ground combination to be wired in the vicinity to reduce the current loop based on the connection information; and a means for performing initial placement of the parts based on the determined power / ground combination information. And the obtained initial arrangement information of the parts,
Means for allocating power / ground to be wired to each layer based on the ground connection information; and creating a virtual wiring area for each signal from the allocated power / ground connection information for each layer, Means for removing overlapping of virtual wiring areas of different signal lines based on the wiring area, and sequentially expanding the virtual wiring area so as not to cause overlapping to generate a power / ground polygon. A circuit board design apparatus characterized by the above-mentioned. 【請求項２０】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計装置において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める手段と、 求められた電源／グランドの組み合わせ情報に基づい
て、各層に配線する電源／グランドの割り付けを行う手
段と、 上記電源／グランドの割り付け情報に基づいて、同一層
で接続要求のある電源／グランドの仮想配線領域が交差
した部分を削除するために、交差領域内で部品の入替え
を行い部品の配置改善を行う手段と、 各層毎に、割り付けられた電源／グランドの接続情報
と、配置改善された部品配置情報とから各信号単位で仮
想配線領域を作成し、この仮想配線領域に基づいて、異
なる信号線の仮想配線領域の重なりを削除し、重なりが
発生しないように仮想配線領域を順次拡大して電源／グ
ランドの多角形を生成する手段とで構成されていること
を特徴とする回路基板設計装置。20. A circuit board designing apparatus for designing a circuit board having a plurality of systems of power / ground and having a plurality of power / grounds allocated to one layer, comprising: a component constituting the circuit board; A means for determining a power / ground combination to be wired in the vicinity to reduce the current loop based on the connection information; and a power / ground wiring for each layer based on the determined power / ground combination information. Means for allocating, and, based on the power / ground allocation information, replace parts in the crossing area in order to delete a portion where the virtual wiring area of the power / ground having the connection request crosses in the same layer. Means for improving the arrangement of parts, each signal from the power / ground connection information assigned to each layer and the parts arrangement information with improved arrangement A virtual wiring area is created in units, and based on this virtual wiring area, the overlapping of the virtual wiring areas of different signal lines is deleted, and the virtual wiring areas are sequentially enlarged so that no overlapping occurs, and a power / ground polygon is formed. And a means for generating a circuit board. 【請求項２１】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計装置において、 回路基板を構成する部品および電源／グランドの接続情
報に基づいて、電流ループを縮小化するために近傍に配
線すべき電源／グランドの組み合わせを求める手段と、 求められた電源／グランドの組み合わせ情報に基づい
て、上記部品の初期配置を行う手段と、 得られた部品の初期配置情報と、上記部品、電源／グラ
ンドの接続情報とに基づいて、各層に配線する電源／グ
ランドの割り付けを行う手段と、 上記電源／グランドの割り付け情報に基づいて、同一層
で接続要求のある電源／グランドの仮想配線領域が交差
した部分を削除するために、交差領域内で部品の入替え
を行い部品の配置改善を行う手段と、 各層毎に、割り付けられた電源／グランドの接続情報と
配置改善された部品配置情報とから各信号単位で仮想配
線領域を作成し、この仮想配線領域に基づいて、異なる
信号線の仮想配線領域の重なりを削除し、重なりが発生
しないように仮想配線領域を順次拡大して電源／グラン
ドの多角形を生成する手段とで構成されていることを特
徴とする回路基板設計装置。21. A circuit board designing apparatus for designing a circuit board having a plurality of power supply / grounds and a plurality of power supply / grounds assigned to one layer, comprising: a component constituting the circuit board; A means for determining a power / ground combination to be wired in the vicinity to reduce the current loop based on the connection information; and a means for performing initial placement of the parts based on the determined power / ground combination information. Means for allocating power / ground to be wired to each layer based on the obtained initial arrangement information of the parts and the connection information of the parts and the power / ground, and based on the power / ground allocation information. In order to delete the crossing of the power / ground virtual wiring area for which connection is required in the same layer, parts are replaced in the crossing area and the parts are arranged. A virtual wiring area is created for each signal from the means for performing the placement improvement and the power / ground connection information allocated to each layer and the component placement information whose placement has been improved, and differs based on this virtual wiring area. Means for removing overlapping of the virtual wiring regions of the signal lines and sequentially expanding the virtual wiring regions so as to prevent the occurrence of the overlapping to generate a power / ground polygon. apparatus. 【請求項２２】複数系統の電源／グランドを有し、１つ
の層に複数の電源／グランドが割り付けられた回路基板
を設計する回路基板設計装置において、 回路基板を構成する部品および電源／グランドの接続情
報、部品の配置情報、電源／グランドの配線経路情報に
基づいて、各信号線毎にリターン経路となるグランドを
求めて、各信号線をグループ化する信号線のグループ化
処理手段と、 上記信号線のグループ化処理手段にて得られた信号線の
グループ化情報に基づいて、各々の信号線の配線時にリ
ターン経路となるグランドの形状を配線可能領域に写像
し、その情報を元に配線領域に重み付けを行い信号線を
配線する配線処理手段とで構成されていることを特徴と
する回路基板設計装置。22. A circuit board designing apparatus for designing a circuit board having a plurality of systems of power supply / ground and having a plurality of power supply / grounds assigned to one layer, comprising: a component constituting the circuit board; and a power supply / ground. Signal line grouping processing means for obtaining a ground as a return path for each signal line based on connection information, component arrangement information, and power / ground wiring path information, and grouping the signal lines; Based on the signal line grouping information obtained by the signal line grouping processing means, the shape of the ground which is a return path at the time of wiring each signal line is mapped to a wirable area, and wiring is performed based on the information. A circuit board designing apparatus, comprising: a wiring processing means for weighting a region and wiring a signal line.