JPH10327594A - Motor controller - Google Patents
Motor controllerInfo
- Publication number
- JPH10327594A JPH10327594A JP9150479A JP15047997A JPH10327594A JP H10327594 A JPH10327594 A JP H10327594A JP 9150479 A JP9150479 A JP 9150479A JP 15047997 A JP15047997 A JP 15047997A JP H10327594 A JPH10327594 A JP H10327594A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- width
- bits
- motor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Direct Current Motors (AREA)
- Feedback Control In General (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、モータ制御に最適な制
御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device most suitable for motor control.
【０００２】[0002]
【従来の技術】従来、電子写真式複写機やインクジェッ
ト式プリンタで利用されるモータは、高速、高精度、無
調整が要求されており、特に、印字時や画像読み取り時
の位置精度を要求されるので、パルス数で絶対位置が決
まるステッピングモータが多用されていた。近年、印画
画質の向上のため、高精度であるステッピングモータが
要求されている。一方で、別途安価なＤＣモータを用
い、エンコーダ等で位置検出を行いつつ、モータ制御を
行うことでステッピングモータと同等の要求精度を実現
している手法もある。2. Description of the Related Art Conventionally, motors used in electrophotographic copiers and ink jet printers have been required to have high speed, high precision, and no adjustment, and in particular, are required to have high positional accuracy during printing and image reading. Therefore, a stepping motor whose absolute position is determined by the number of pulses has been frequently used. In recent years, a high-precision stepping motor has been demanded in order to improve print image quality. On the other hand, there is a method in which the required accuracy equivalent to that of a stepping motor is realized by performing motor control while performing position detection with an encoder or the like using an inexpensive DC motor.
【０００３】このとき、モータ制御を、安定、無調整、
信頼性向上、等の目的でデジタル信号処理回路によっ
て、制御を行うことがある。このようなデジタル化にお
いては、高精度を達成するために、量子化ビット数を増
やし、標本化周波数を上げるのが得策である。[0003] At this time, the motor control is made stable, no adjustment,
Control may be performed by a digital signal processing circuit for the purpose of improving reliability or the like. In such digitization, it is advisable to increase the number of quantization bits and increase the sampling frequency in order to achieve high precision.
【０００４】こういったデジタル信号処理回路によるモ
ータ制御装置としては、モータからのＦＧパルス、ＰＧ
パルスから、モータの回転周波数と回転位相を検出し、
制御目標の周波数と位相と、それぞれ比較しエラー電圧
を検出する。そして、その差であるエラー電圧に比例し
たＨ幅を有するＰＷＭパルス（周波数固定）を生成し、
出力する。これを外部ＬＰＦにてアナログ電圧に変換
し、モータ電力制御信号として帰還させることで、所望
の周波数と位相にてモータを回転させるものである。A motor control device using such a digital signal processing circuit includes an FG pulse from a motor, a PG pulse,
From the pulse, the rotation frequency and rotation phase of the motor are detected,
An error voltage is detected by comparing the frequency and the phase of the control target with each other. Then, a PWM pulse (fixed frequency) having an H width proportional to the error voltage that is the difference is generated,
Output. This is converted into an analog voltage by an external LPF and fed back as a motor power control signal, thereby rotating the motor at a desired frequency and phase.
【０００５】図４に従来のモータ制御装置の構成のブロ
ック図を示す。図中、４１はインクカートリッジを移動
させるためのモータ、４２はＦＧ検出器、４３はＰＧ検
出器、４４はＦＧ用の増幅アンプ、４５はＰＧ用の増幅
アンプ、４６は速度検出回路、４７は位相検出回路、４
８、５１、５３はアンプ回路、４９、５２は加算器、５
０は積分回路、５４は最大値リミッタ等の数値処理部、
５５がＰＷＭ波生成部、５６はＬＰＦ、５７はモータド
ライバ回路である。FIG. 4 is a block diagram showing the configuration of a conventional motor control device. In the figure, 41 is a motor for moving the ink cartridge, 42 is an FG detector, 43 is a PG detector, 44 is an amplifier for FG, 45 is an amplifier for PG, 46 is a speed detector, 47 is Phase detection circuit, 4
8, 51 and 53 are amplifier circuits, 49 and 52 are adders,
0 is an integration circuit, 54 is a numerical processing unit such as a maximum value limiter,
55 is a PWM wave generator, 56 is an LPF, and 57 is a motor driver circuit.
【０００６】本回路ブロックで、モータ４１が回転する
と、ＦＧ検出器４２が回転数に応じたＦＧ信号を出力
し、増幅アンプ４４にて増幅され、論理レベルの信号Ｆ
Ｇパルスに変換される。また、モータが回転してその一
個所に取り付けたＰＧ検出器４３により、モータの位相
信号が検出され、その信号がアンプ４５にて増幅され、
論理レベルの信号ＰＧパルスに変換される。In this circuit block, when the motor 41 rotates, the FG detector 42 outputs an FG signal corresponding to the number of rotations, and the FG signal is amplified by the amplification amplifier 44, and the logic level signal F
It is converted to a G pulse. In addition, the phase signal of the motor is detected by the PG detector 43 attached to one position by the rotation of the motor, and the signal is amplified by the amplifier 45.
The signal is converted into a logic level signal PG pulse.
【０００７】Ｈ／Ｌの論理レベルになったＦＧパルスが
周波数検出回路４６に供給され、ここで所望の回転数と
の差を検出し、その差に応じたデジタルデータ（速度誤
差）が出力される。また、Ｈ／Ｌの論理レベルになった
ＰＧパルスは位相検出回路４７に供給され、ここで、所
望の位相との差を検出し、その差に応じたデジタルデー
タ（位相誤差）が出力される。The FG pulse at the H / L logic level is supplied to a frequency detection circuit 46, which detects a difference from a desired rotation speed, and outputs digital data (speed error) corresponding to the difference. You. The PG pulse at the H / L logic level is supplied to the phase detection circuit 47, where a difference from a desired phase is detected, and digital data (phase error) corresponding to the difference is output. .
【０００８】次に、まず、速度誤差はアンプ回路４８に
てループゲインＫ1 倍されたのち、加算器５２に供給さ
れる。また、位相誤差成分はアンプ回路５３にてループ
ゲインＫ3 倍されたのち、加算器４９に供給される。さ
らに、速度誤差成分は加算器４９に供給され、その出力
が積分回路５０にて積分された後、アンプ５１にてルー
プゲインＫ2 倍されたのち、加算器５２に供給される。Next, the speed error is first multiplied by a loop gain K 1 in an amplifier circuit 48 and then supplied to an adder 52. The phase error component is supplied to the adder 49 after being multiplied by the loop gain K 3 in the amplifier circuit 53. Further, the speed error component is supplied to an adder 49, the output of which is integrated by an integrating circuit 50, multiplied by a loop gain K 2 by an amplifier 51, and then supplied to an adder 52.
【０００９】加算器５２の出力は、数値処理部５４で、
最大値リミッタや初期値設定などの数値処理を行ってか
ら、ＰＷＭ生成部５５に供給される。ＰＷＭ生成部５５
では、数値処理部５４からのデジタルデータの値に応じ
て定まるデューティーのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔ
ｈ Ｍｏｄｕｒａｔｉｏｎ）信号を発生し、ＬＰＦ（Ｌ
ｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）５６へ供給する。ＬＰ
Ｆ５６では、ＰＷＭ波を平滑化して、ＰＷＭ波形に含ま
れるキャリア成分を充分に減衰させて、ＰＷＭ信号のデ
ューティーに応じた直流電圧を発生させ、モータドライ
バアンプ５７に供給する。モータドライバアンプ５７は
上記デューティーに応じた直流電圧に比例したモータ電
力を供給し、モータを駆動する。The output of the adder 52 is supplied to a numerical processing unit 54.
After performing numerical processing such as a maximum value limiter and initial value setting, it is supplied to the PWM generation unit 55. PWM generator 55
In the above, PWM (Pulse Widt) with a duty determined according to the value of the digital data from the numerical processing unit 54
h Modulation) signal and an LPF (L
ow pass filter) 56. LP
In F56, the PWM wave is smoothed, the carrier component included in the PWM waveform is sufficiently attenuated, a DC voltage corresponding to the duty of the PWM signal is generated, and the DC voltage is supplied to the motor driver amplifier 57. The motor driver amplifier 57 supplies a motor power proportional to the DC voltage corresponding to the duty to drive the motor.
【００１０】このようにして、モータ４１は、速度一定
で、位置制御された動作を実現している。In this manner, the motor 41 realizes a position-controlled operation at a constant speed.
【００１１】[0011]
【発明が解決しようとする課題】しかし、前記従来例に
おいて、制御精度を向上させようとすれば、ＰＷＭ波形
のデューティー分解能を上げる必要があり、このとき、
ＰＷＭ生成部におけるパルスの立ち上がり／立ち下がり
等の精度によってそのパルス幅に影響を受けることにな
る。また、ＰＷＭ周期自身は通常、誤差データのサンプ
リング周波数によって定まるが、この出力ＰＷＭ波のＰ
ＷＭキャリア成分を減衰させるには、高次のＬＰＦが必
要である。高次のＬＰＦは部品点数が多い点に加え、高
次になるほど一般的に位相遅延が大きくなり、制御の応
答性が悪くなるという問題点を抱えていた。However, in the prior art, in order to improve the control accuracy, it is necessary to increase the duty resolution of the PWM waveform.
The pulse width is influenced by the accuracy of the rising / falling of the pulse in the PWM generation unit. The PWM cycle itself is usually determined by the sampling frequency of the error data.
To attenuate the WM carrier component, a high-order LPF is required. In addition to the high number of parts, the high-order LPF generally has a problem that the higher the order, the larger the phase delay and the worse the control responsiveness.
【００１２】そこで、ＰＷＭ生成部をもちいることな
く、デジタルデータをそのままＤＡ変換器にてアナログ
信号として出力し、低次のＬＰＦにてキャリア成分を減
衰させる方法も考えられている。ところが、制御精度を
向上させるためには、ＤＡ変換器のビット数をより高次
ビットにする必要がある。したがって、高精度、低ノイ
ズ、高速のＤＡ変換器を先のデジタル積分器やデジタル
アンプ回路と一つのＩＣ上に集積させるときには、デジ
タル回路からの干渉があるため、高次のＤＡ変換器の精
度をそのまま発現することが難しくなり、一つのＩＣと
してまとめ上げることが困難になっている。Therefore, a method has been considered in which digital data is directly output as an analog signal by a DA converter without using a PWM generator, and a carrier component is attenuated by a low-order LPF. However, in order to improve control accuracy, the number of bits of the DA converter needs to be higher. Therefore, when integrating a high-precision, low-noise, high-speed D / A converter with the digital integrator or digital amplifier circuit on one IC, there is interference from the digital circuit. Is difficult to express as it is, and it is difficult to combine them into one IC.
【００１３】また、そのようなＤＡ変換器を別のＩＣと
して構成しても、高次のビット変換器は安価につくるの
が困難であり、そのため制御装置全体も高価なものにし
ていた。さらには、制御装置全体を大規模なものになっ
ているので、極めてコストパフォーマンスの悪いものと
していた。[0013] Even if such a DA converter is configured as another IC, it is difficult to make a high-order bit converter at low cost, and therefore the entire control device is also expensive. Furthermore, since the entire control device is large-scale, the cost performance is extremely poor.
【００１４】[0014]
【課題を解決するための手段】そこで、本発明において
は、前記の問題点を解決するために、モータと、そのモ
ータの回転状態を検出する手段と、検出した回転状態と
制御目標値との差分を検出する手段と、制御周波数に比
較して充分過ぎるほどの周波数で、差分データの分解能
ビット以下の状態数しかない粗い分解能でＰＷＭを生成
する手段と、前記の差分データの上位ビットから前記の
基本ＰＷＭ幅を決定し生成する手段と、前記基本ＰＷＭ
幅より大きい幅のＰＷＭを生成する手段、を有し、前記
差分データの下位ビットに応じて、前記基本幅のＰＷＭ
とそれより大きい幅のＰＷＭの配分比を決めて、両ＰＷ
Ｍを前記配分比に応じたパルス数にて出力する。Therefore, in the present invention, in order to solve the above-mentioned problems, a motor, a means for detecting the rotation state of the motor, and a method for detecting the rotation state and a control target value of the motor are described. A means for detecting the difference, a means for generating PWM with a frequency that is more than the control frequency and a coarse resolution having only the number of states equal to or less than the resolution bit of the difference data, and Means for determining and generating a basic PWM width of the
Means for generating a PWM having a width larger than the width, wherein the PWM having the basic width is provided according to a lower bit of the differential data.
And the distribution ratio of PWM with a larger width
M is output with the number of pulses corresponding to the distribution ratio.
【００１５】[0015]
（実施例１）図１に本発明の実施例でのブロック図を示
す。図中、従来例と同様の機能のものは同一の部番をつ
けて示す。まず、４１はモータ、４２はＦＧ検出器、４
３はＰＧ検出器、４４はＦＧ用の増幅アンプ、４５はＰ
Ｇ用の増幅アンプ、４６は速度検出回路、４７は位相検
出回路、４８、５１、５３はアンプ回路、４９、５２は
加算器、５０は積分回路、５４は最大値リミッタ等の数
値処理部、５６はＬＰＦ、５７はモータドライバ回路で
ある。本回路で異なる点では、１０がオーバーサンプル
回路、１１がオーバーサンプルＰＷＭ生成部、１２が混
合出力部である。(Embodiment 1) FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, components having the same functions as those of the conventional example are denoted by the same part numbers. First, 41 is a motor, 42 is an FG detector, 4
3 is a PG detector, 44 is an amplifier for FG, 45 is P
G amplification amplifier, 46 is a speed detection circuit, 47 is a phase detection circuit, 48, 51, 53 are amplifier circuits, 49, 52 are adders, 50 is an integration circuit, 54 is a numerical processing unit such as a maximum value limiter, 56 is an LPF, and 57 is a motor driver circuit. The difference between this circuit and the present circuit is that 10 is an oversampling circuit, 11 is an oversampling PWM generator, and 12 is a mixed output unit.
【００１６】本ブロックで、モータ４１が回転すると、
ＦＧ検出器４２が回転数に応じたＦＧ信号を出力し、増
幅アンプ４４にて増幅され、論理信号ＦＧパルスに変換
される。また、モータが回転してその一個所に取り付け
たＰＧ検出器４３により、モータの位相信号が検出さ
れ、その信号がアンプ４４にて増幅され、論理信号ＰＧ
パルスに変換される。In this block, when the motor 41 rotates,
The FG detector 42 outputs an FG signal corresponding to the number of rotations, is amplified by the amplifier 44, and is converted into a logic signal FG pulse. Further, the motor rotates and a phase signal of the motor is detected by a PG detector 43 attached to one position thereof, and the signal is amplified by an amplifier 44 to generate a logic signal PG.
Converted to a pulse.
【００１７】Ｈ／ＬレベルになったＦＧパルスが周波数
検出回路４６に供給され、ここで所望の回転数との差を
検出し、その差に応じたデジタルデータ（速度誤差）が
出力される。また、Ｈ／ＬレベルになったＰＧパルスは
位相検出回路４７に供給され、ここで、所望の位相との
差を検出し、その差に応じたデジタルデータ（位相誤
差）が出力される。The H / L-level FG pulse is supplied to a frequency detection circuit 46, which detects a difference from a desired number of revolutions, and outputs digital data (speed error) corresponding to the difference. The H / L level PG pulse is supplied to the phase detection circuit 47, where a difference from a desired phase is detected, and digital data (phase error) corresponding to the difference is output.
【００１８】次に、まず、速度誤差はアンプ回路４８に
てループゲインＫ１倍されたのち、加算器５２に供給さ
れる。また、位相誤差成分はアンプ回路５３にてループ
ゲインＫ３倍されたのち、加算器４９に供給される。さ
らに、速度誤差成分は加算器４９に供給され、その出力
が積分回路５０にて積分された後、アンプ５１にてルー
プゲインＫ２倍されたのち、加算器５２に供給される。Next, the speed error is first multiplied by a loop gain K1 in an amplifier circuit 48 and then supplied to an adder 52. The phase error component is supplied to the adder 49 after being multiplied by the loop gain K3 in the amplifier circuit 53. Further, the speed error component is supplied to an adder 49, the output of which is integrated by an integrating circuit 50, multiplied by a loop gain K2 by an amplifier 51, and then supplied to an adder 52.
【００１９】加算器５２からの１０ビットの出力データ
は、数値処理部５４で、最大値リミッタや初期値設定等
の数値処理を行ってから、オーバーサンプル回路１０に
供給される。ここで、通常のサンプリングレートに対
し、例えば、４倍のオーバーサンプリングされる。そし
て、オーバーサンプリングされたデータのうち、上位８
ビットがＰＷＭ生成部１１に供給され、下位２ビットが
混合出力部１２に供給される。The 10-bit output data from the adder 52 is supplied to the oversampling circuit 10 after performing numerical processing such as a maximum value limiter and initial value setting in a numerical processing section 54. Here, oversampling, for example, four times the normal sampling rate is performed. Then, among the oversampled data, the top 8
The bits are supplied to the PWM generation unit 11, and the lower two bits are supplied to the mixed output unit 12.
【００２０】ＰＷＭ生成部１１では、８ビットの入力デ
ータｙに応じた幅ａのＰＷＭを生成し、出力する。そし
て、（ａ＋△）の幅のＰＷＭも生成し、出力する。ここ
に、△は、本ＰＷＭ変化幅の増分の最小分解能である。
これら、２つのＰＷＭ波はどちらも混合出力部１２に供
給される。混合出力部１２では、２つのＰＷＭ波を前記
下位２ビットのデータの値に応じて、混合出力する。上
記２ビットの状態は４通りあるので、例えば、以下のよ
うに割り振られる。 下位２ビット ＰＷＭ（ａ） ＰＷＭ（ａ＋△） のデータ の出力回数 の出力回数 ００ ４回 ０回 ０１ ３回 １回 １０ ２回 ２回 １１ １回 ３回The PWM generation section 11 generates and outputs a PWM having a width a according to the 8-bit input data y. Then, a PWM having a width of (a + △) is also generated and output. Here, △ is the minimum resolution of the increment of the PWM change width.
Both of these two PWM waves are supplied to the mixing output unit 12. The mixed output unit 12 performs mixed output of the two PWM waves according to the value of the lower two bits of data. Since there are four states of the two bits, they are allocated as follows, for example. Lower 2 bits PWM (a) PWM (a + △) data output number of times 00 4 times 0 times 01 3 times 1 time 10 2 times 2 times 11 1 time 3 times
【００２１】ここで、以下２ビットのデータが０１ｂの
とき、上記からその平均の幅は、（ａ×３＋（ａ＋△）
×１）／４＝ａ＋△×（１／４）となるので、これをＬ
ＰＦ５６によって、平均化すれば、元々のＰＷＭの分解
能以下の分解能の出力を得ることができる。この出力
は、モータドライバアンプ５７に供給される。そして、
モータドライバアンプ５７は上記デューティーに応じた
直流電圧であるモータ制御信号の電力増幅を行い、モー
タを駆動する。このようにして、モータ４１は、速度一
定で、位置制御された動作を実現する。Here, when the 2-bit data is 01b, the average width is (a × 3 + (a + △))
× 1) / 4 = a + △ × (1/4).
By averaging by the PF 56, an output having a resolution lower than the original PWM resolution can be obtained. This output is supplied to the motor driver amplifier 57. And
The motor driver amplifier 57 amplifies the power of a motor control signal, which is a DC voltage according to the duty, and drives the motor. In this way, the motor 41 realizes a position-controlled operation at a constant speed.
【００２２】このＰＷＭ波形出力を模擬的に示したの
が、図２のチャート図である。図中、（１）は、サンプ
リング点を示すものであり、○印が通常のサンプル点で
あり、加えて△印がオーバーサンプリング時のサンプリ
ング点である。また、比較上、従来例でのＰＷＭ出力を
（２）に示す。FIG. 2 is a chart diagram schematically showing this PWM waveform output. In the figure, (1) indicates a sampling point, a circle is a normal sampling point, and a triangle is a sampling point at the time of oversampling. For comparison, the PWM output in the conventional example is shown in (2).
【００２３】本チャートでは、分かりやすくするため
に、４倍オーバーサンプリングと仮定し、下位データは
２ビットとして、上位データで定まるＰＷＭは１０％ず
つその幅を変化させるものとした（最小分解能１０
％）。今、上位データが到来し、ＰＷＭ生成部１１で、
４０％幅のＰＷＭ（３）を出力する場合、もう一方のＰ
ＷＭ波は、１０％増加した５０％デューティーのＰＷＭ
（４）が出力される。これらのＰＷＭ波は、次段の混合
出力部にて、３：１に混合され、（５）のようなＰＷＭ
を出力する。ただし、本発明はオーバーサンプリングの
次数にて制限されるものではない。In this chart, for the sake of simplicity, 4 times oversampling is assumed, the lower data is 2 bits, and the width of the PWM determined by the upper data is changed by 10% (the minimum resolution is 10).
%). Now, the upper data has arrived, and the PWM generator 11
When outputting a PWM (3) having a width of 40%, the other P
WM wave is PWM of 50% duty increased by 10%
(4) is output. These PWM waves are mixed 3: 1 at the mixing output section in the next stage, and the PWM wave as shown in (5) is obtained.
Is output. However, the present invention is not limited by the order of oversampling.
【００２４】（実施例２）図３に本発明の第２の実施例
でのブロック図を示す。図中、前実施例と同様の構成個
所は同じ部番をふってあり、その詳細なる説明は省略す
る。本実施例で異なる点は、１０がオーバーサンプル回
路、１３が＋１のみする加算器、１４と１５が８ビット
のラッチ、１６がセレクタ、１７がＰＷＭ生成部、１８
がデコード回路である。(Embodiment 2) FIG. 3 is a block diagram showing a second embodiment of the present invention. In the figure, the same components as those in the previous embodiment are assigned the same part numbers, and detailed description thereof is omitted. The present embodiment is different from the first embodiment in that 10 is an oversampling circuit, 13 is an adder for only +1, 14 and 15 are 8-bit latches, 16 is a selector, 17 is a PWM generator, 18
Is a decoding circuit.
【００２５】本ブロック図で、オーバーサンプル回路１
０で、オーバーサンプリングされたデータのうち、上位
８ビットが第１のラッチ回路１４に供給されるととも
に、加算器１３にも供給される。加算器１３では、到来
データに１だけ加算してその結果を第２のラッチ回路１
５に供給する。２つのラッチ回路１４と１５の出力はセ
レクタ１６に供給される。また、デコード回路には、オ
ーバーサンプル回路１０からの下位２ビットのデータが
供給されている。ここで、デコードされ、シリアルデー
タに変換されたデータ列は、セレクタのセレクト制御入
力に供給されている。In this block diagram, the oversampling circuit 1
At 0, the upper 8 bits of the oversampled data are supplied to the first latch circuit 14 and also supplied to the adder 13. The adder 13 adds 1 to the incoming data and outputs the result to the second latch circuit 1.
5 The outputs of the two latch circuits 14 and 15 are supplied to a selector 16. The decoding circuit is supplied with lower 2 bits of data from the oversampling circuit 10. Here, the data string decoded and converted into serial data is supplied to the select control input of the selector.
【００２６】ここで、セレクタは、下位２ビットのシリ
アルデータに応じて、２つの入力を切り替えて出力す
る。以下にデコードされたデータとその時のセレクタ出
力を示す。 下位２ビット シリアル セレクタＺの８ビット出力 のデータ データ （Ｘ：ラッチ14の出力、Ｙ：ラッチ15の出力） ００ ００００ ＸＸＸＸ ０１ ０００１ ＸＸＸＹ １０ ００１１ ＸＸＹＹ １１ ０１１１ ＸＹＹＹ このセレクタ出力はＰＷＭ生成部１７に供給される。こ
こで、各データに応じたＰＷＭ波が出力される。ラッチ
１４に保持されたデータに応じた幅がａとすると、ラッ
チ１５に保持されたデータに応じた幅は（ａ＋△）とな
って、上記の結果から、実施例１と同様の混合比のＰＷ
Ｍが出力されることになる。Here, the selector switches and outputs two inputs according to the lower two bits of serial data. The decoded data and the selector output at that time are shown below. Lower 2 bits Data of 8-bit output of serial selector Z Data (X: output of latch 14, Y: output of latch 15) 00 0000 XXXX 01 0001 XXXY 10 0011 XXYY 11 0111 XYYY The selector output is supplied to the PWM generator 17. Is done. Here, a PWM wave corresponding to each data is output. Assuming that the width corresponding to the data held in the latch 14 is a, the width corresponding to the data held in the latch 15 is (a + △). From the above result, the same mixing ratio as in the first embodiment is obtained. PW
M will be output.
【００２７】これをＬＰＦ５６によって平均化すれば、
元々のＰＷＭの分解能以上の出力を得ることができる。
この出力は、モータドライバアンプ５７に供給され、モ
ータドライバアンプ５７は上記デューティーに応じて直
流電圧であるモータ制御信号の電力増幅を行い、モータ
を駆動する。このようにして、モータ４１は、速度一定
で、位置制御された動作を実現する。If this is averaged by the LPF 56,
An output higher than the resolution of the original PWM can be obtained.
This output is supplied to a motor driver amplifier 57, which amplifies the power of a motor control signal, which is a DC voltage, according to the duty and drives the motor. In this way, the motor 41 realizes a position-controlled operation at a constant speed.
【００２８】[0028]
【発明の効果】本発明においては、そのモータの回転状
態を検出する手段と、検出した回転状態と制御目標値と
の差分を検出する手段と、制御周波数に比較して充分過
ぎるほどの周波数で、差分データの分解能ビット以下の
状態数しかない、粗い分解能でのＰＷＭを生成する手段
と、前記の差分データの上位ビットから前記の基本ＰＷ
Ｍ幅を決定し生成する手段と、前記基本ＰＷＭ幅より大
きい幅のＰＷＭを生成する手段、を有し、前記差分デー
タの下位ビットに応じて、前記基本幅のＰＷＭとそれよ
り大きい幅のＰＷＭの配分比を決めて、両ＰＷＭを混合
出力することで、従来の構成のＰＷＭに比べ、ＰＷＭ波
は低分解能であっても出力レベルを実質的に高分解能に
でき、かつ基本周波数が高くなるので、デジタル下位の
規模をおさえつつ、外部ＬＰＦの次数を下げることがで
き、位相遅延を改善できる。According to the present invention, the means for detecting the rotation state of the motor, the means for detecting the difference between the detected rotation state and the control target value, are provided at a frequency which is more than sufficient than the control frequency. Means for generating a PWM with a coarse resolution having only the number of states equal to or smaller than the resolution bit of the differential data, and the basic PWM from the upper bits of the differential data
Means for determining and generating an M width, and means for generating a PWM having a width larger than the basic PWM width, wherein the PWM having the basic width and the PWM having a width larger than the lower bit of the differential data are provided. And the mixed output of both PWMs, the output level of the PWM wave can be substantially increased even if the resolution is low, and the fundamental frequency is increased, as compared with the PWM of the conventional configuration. Therefore, the order of the external LPF can be reduced while the digital lower scale is suppressed, and the phase delay can be improved.
【図１】図１は、本発明の実施例１の回路ブロック図で
ある。FIG. 1 is a circuit block diagram according to a first embodiment of the present invention.
【図２】図２は、図１の動作を示すタイミングチャート
図である。FIG. 2 is a timing chart showing the operation of FIG. 1;
【図３】図３は、本発明の実施例２の回路ブロック図で
ある。FIG. 3 is a circuit block diagram according to a second embodiment of the present invention.
【図４】図４は、従来例の回路ブロック図である。FIG. 4 is a circuit block diagram of a conventional example.
４１ モータ ４２ ＦＧ検出器 ４３ ＰＧ検出器 ４４ ＦＧ用の増幅アンプ ４５ ＰＧ用の増幅アンプ ４６ 速度検出回路 ４７ 位相検出回路 ４８、５１、５３ アンプ回路 ４９、５２ 加算器 ５０ 積分回路 ５４ 最大リミッタ等の数値処理部 ５６ ＬＰＦ ５７ モータドライバ回路 １０ オーバーサンプル回路 １１ オーバーサンプルＰＷＭ生成部 １２ 混合出力部 １４ 加算器 １４、１５ ラッチ １６ セレクタ １７ ＰＷＭ生成部 １８ デコード回路 Reference Signs List 41 Motor 42 FG detector 43 PG detector 44 Amplification amplifier for FG 45 Amplification amplifier for PG 46 Speed detection circuit 47 Phase detection circuit 48, 51, 53 Amplifier circuit 49, 52 Adder 50 Integrator circuit 54 Maximum limiter, etc. Numerical processing unit 56 LPF 57 Motor driver circuit 10 Oversampling circuit 11 Oversampling PWM generating unit 12 Mixing output unit 14 Adder 14, 15 Latch 16 Selector 17 PWM generating unit 18 Decoding circuit
Claims (7)
制御されるモータと、モータの回転数を検出する手段
と、モータの回転位相を検出する手段と、前記回転数検
出結果から目標回転数との差分に応じたＭビットのデジ
タルデータを算出する手段と、前記回転位相検出結果か
ら目標回転位相との差分に応じたデジタルデータを算出
する手段と、両差分データから制御データを算出する手
段と、制御データの値に応じてその幅を決定するＰＷＭ
波形生成手段と、低域通過フィルタ手段を有するモータ
制御装置であって、 デジタルデータをｎ倍にオーバーサンプリングする手段
を有し、前記ＰＷＭ生成手段は前記Ｍビット中上位Ｊビ
ットのデータからその幅を決定される第１のＰＷＭ波を
生成する手段と、前記の幅を持つ第１のＰＷＭ波より大
きい幅を持つ第２のＰＷＭを生成する手段とを含み、 前記Ｍビット中下位Ｋビットの値に応じて、前記複数の
ＰＷＭ波の混合比を変化させるＰＷＭ混合手段を有して
いることを特徴とするモータ制御装置。1. A motor whose rotation state is controlled by an analog control signal, means for detecting a rotation number of the motor, means for detecting a rotation phase of the motor, and a target rotation number based on the rotation number detection result. Means for calculating M-bit digital data corresponding to the difference, means for calculating digital data corresponding to the difference from the target rotation phase from the rotation phase detection result, means for calculating control data from both difference data, PWM that determines its width according to the value of control data
A motor control device having waveform generating means and low-pass filter means, comprising: means for oversampling digital data by n times, wherein said PWM generating means determines a width of data from upper J bits of said M bits. Means for generating a first PWM wave having a width determined by the following formula: and means for generating a second PWM having a width larger than the first PWM wave having the width. A motor control device comprising: a PWM mixing unit that changes a mixing ratio of the plurality of PWM waves according to a value.
制御されるモータと、モータの回転数を検出する手段
と、モータの回転位相を検出する手段と、前記回転数検
出結果から目標回転数との差分に応じたＭビットのデジ
タルデータを算出する手段と、前記回転位相検出結果か
ら目標回転位相との差分に応じたデジタルデータを算出
する手段と、両差分データから制御データを算出する手
段と、制御データの値に応じてその幅を決定するＰＷＭ
波形生成手段と、低域通過フィルタ手段を有するモータ
制御装置であって、 デジタルデータをｎ倍にオーバーサンプリングする手段
を有し、前記ＰＷＭ生成手段は前記Ｍビット中上位Ｊビ
ットのデータからその幅を決定される第１のＰＷＭ波を
生成する手段と、前記幅を持つ第１のＰＷＭ波よりデジ
タルデータで１ビット分だけ大きい幅を持つ第２のＰＷ
Ｍを生成する手段とを含み、 前記Ｍビット中下位Ｋビットの値に応じて、前記複数の
ＰＷＭ波の混合比を変化させるＰＷＭ混合手段を有して
いることを特徴とするモータ制御装置。2. A motor whose rotation state is controlled by an analog control signal, means for detecting a rotation number of the motor, means for detecting a rotation phase of the motor, and a target rotation number based on the rotation number detection result. Means for calculating M-bit digital data corresponding to the difference, means for calculating digital data corresponding to the difference from the target rotation phase from the rotation phase detection result, means for calculating control data from both difference data, PWM that determines its width according to the value of control data
A motor control device having waveform generating means and low-pass filter means, comprising: means for oversampling digital data by n times, wherein said PWM generating means determines a width of data from upper J bits of said M bits. Means for generating a first PWM wave having a width determined by the following formula: and a second PWM having a width larger by one bit in digital data than the first PWM wave having the width.
Means for generating M, and a PWM mixing means for changing a mixing ratio of the plurality of PWM waves in accordance with a value of the lower K bits of the M bits.
制御されるモータと、モータの回転数を検出する手段
と、モータの回転位相を検出する手段と、前記回転数検
出結果から目標回転数との差分に応じたＭビットのデジ
タルデータを算出する手段と、前記回転位相検出結果か
ら目標回転位相との差分に応じたデジタルデータを算出
する手段と、両差分データから制御データを算出する手
段と、制御データの値に応じてその幅を決定するＰＷＭ
波形生成手段と、低域通過フィルタ手段を有するモータ
制御装置であって、 デジタルデータをｎ倍にオーバーサンプリングする手段
を有し、前記ＰＷＭ生成手段は前記Ｍビット中上位Ｊビ
ットのデータからその幅を決定される第１のＰＷＭ波を
生成する手段と、前記幅を持つ第１のＰＷＭ波より大き
い幅を持つ第２のＰＷＭを生成する手段とを含み、 前記Ｍビット中下位Ｋビットの値に応じて、前記複数の
ＰＷＭ波の混合比を変化させるＰＷＭ混合手段を有し、
前記のｎ、Ｍ、Ｋについて ｎ＝２＾Ｋ なる関係であることを特徴とするモータ制御装置。3. A motor whose rotation state is controlled by an analog control signal, means for detecting a rotation speed of the motor, means for detecting a rotation phase of the motor, and a target rotation speed based on the rotation speed detection result. Means for calculating M-bit digital data corresponding to the difference, means for calculating digital data corresponding to the difference from the target rotation phase from the rotation phase detection result, means for calculating control data from both difference data, PWM that determines its width according to the value of control data
A motor control device having waveform generating means and low-pass filter means, comprising: means for oversampling digital data by n times, wherein said PWM generating means determines a width of data from upper J bits of said M bits. Means for generating a first PWM wave, which is determined by: and means for generating a second PWM having a width greater than the first PWM wave having the width, wherein the value of the lower K bits of the M bits A PWM mixing unit that changes a mixing ratio of the plurality of PWM waves according to
A motor control device, wherein n = MＭK, where n = 2 ＾ K.
制御されるモータと、モータの回転数を検出する手段
と、モータの回転位相を検出する手段と、前記回転数検
出結果から目標回転数との差分に応じたＭビットのデジ
タルデータを算出する手段と、前記回転位相検出結果か
ら目標回転位相との差分に応じたデジタルデータを算出
する手段と、両差分データから制御データを算出する手
段と、制御データの値に応じてその幅を決定するＰＷＭ
波形生成手段と、低域通過フィルタ手段を有するモータ
制御装置であって、 デジタルデータをｎ倍にオーバーサンプリングする手段
を有し、前記ＰＷＭ生成手段は前記Ｍビット中上位Ｊビ
ットのデータからその幅を決定される第１のＰＷＭ波を
生成する手段と、前記幅を持つ第１のＰＷＭ波よりデジ
タルデータで１ビット分だけ大きい幅を持つ第２のＰＷ
Ｍを生成する手段とを含み、 前記Ｍビット中下位Ｋビットの値に応じて、前記複数の
ＰＷＭ波の混合比を変化させるＰＷＭ混合手段を有し、
その混合比は、第２のＰＷＭに対し第１のＰＷＭが、
「ｋ／ｎ」（ｋはＫビットであらわされる値）であるこ
とを特徴とするモータ制御装置。4. A motor whose rotation state is controlled by an analog control signal, means for detecting a rotation speed of the motor, means for detecting a rotation phase of the motor, and a target rotation speed based on the rotation speed detection result. Means for calculating M-bit digital data corresponding to the difference, means for calculating digital data corresponding to a difference from the target rotation phase from the rotation phase detection result, means for calculating control data from both difference data, PWM that determines its width according to the value of control data
A motor control device having waveform generating means and low-pass filter means, comprising: means for oversampling digital data by n times, wherein said PWM generating means determines a width of data from upper J bits of said M bits. Means for generating a first PWM wave having a width determined by the following formula: and a second PWM having a width larger by one bit in digital data than the first PWM wave having the width.
Means for generating M, comprising: a PWM mixing means for changing a mixing ratio of the plurality of PWM waves according to a value of the lower K bits of the M bits;
The mixing ratio is such that the first PWM is compared to the second PWM,
A motor control device characterized by "k / n" (k is a value represented by K bits).
制御されるモータと、モータの回転数を検出する手段
と、モータの回転位相を検出する手段と、前記回転数検
出結果から目標回転数との差分に応じたＭビットのデジ
タルデータを算出する手段と、前記回転位相検出結果か
ら目標回転位相との差分に応じたデジタルデータを算出
する手段と、両差分データから制御データを算出する手
段と、制御データの値に応じてその幅を決定するＰＷＭ
波形生成手段と、低域通過フィルタ手段を有するモータ
制御装置であって、 デジタルデータをｎ倍にオーバーサンプリングする手段
を有し、前記ＰＷＭ生成手段は前記Ｍビット中上位Ｊビ
ットのデータからその幅を決定される第１のＰＷＭ波を
生成する手段と、前記幅を持つ第１のＰＷＭ波よりデジ
タルデータで１ビット分だけ大きい幅を持つ第２のＰＷ
Ｍを生成する手段とを含み、 前記Ｍビット中下位Ｋビットの値に応じて、前記複数の
ＰＷＭ波の混合比を変化させるＰＷＭ混合手段を有し、
その混合比は、第２のＰＷＭに対し第１のＰＷＭが、
「ｋ／ｎ」（ｋはＫビットであらわされる値）であり、
前記のｎ、Ｍ、Ｋについて ｎ＝２＾Ｋ なる関係であることを特徴とするモータ制御装置。5. A motor whose rotation state is controlled by an analog control signal, means for detecting a rotation number of the motor, means for detecting a rotation phase of the motor, and a target rotation number based on the rotation number detection result. Means for calculating M-bit digital data corresponding to the difference, means for calculating digital data corresponding to the difference from the target rotation phase from the rotation phase detection result, means for calculating control data from both difference data, PWM that determines its width according to the value of control data
A motor control device having waveform generating means and low-pass filter means, comprising: means for oversampling digital data by n times, wherein said PWM generating means determines a width of data from upper J bits of said M bits. Means for generating a first PWM wave having a width determined by the following formula: and a second PWM having a width larger by one bit in digital data than the first PWM wave having the width.
Means for generating M, comprising: a PWM mixing means for changing a mixing ratio of the plurality of PWM waves according to a value of the lower K bits of the M bits;
The mixing ratio is such that the first PWM is compared to the second PWM,
"K / n" (k is a value represented by K bits),
A motor control device, wherein n = MＭK, where n = 2 ＾ K.
制御されるモータと、モータの回転数を検出する手段
と、モータの回転位相を検出する手段と、前記回転数検
出結果から目標回転数との差分に応じたＭビットのデジ
タルデータを算出する手段と、前記回転位相検出結果か
ら目標回転位相との差分に応じたデジタルデータを算出
する手段と、両差分データから制御データを算出する手
段と、制御データの値に応じてその幅を決定するＰＷＭ
波形生成手段と、低域通過フィルタ手段を有するモータ
制御装置であって、 デジタルデータをｎ倍にオーバーサンプリングする手段
を有し、前記ＰＷＭ生成手段は前記Ｍビット中上位Ｊビ
ットのデータからその幅を決定される第１のＰＷＭ波を
生成する手段と、前記幅を持つ第１のＰＷＭ波より大き
い幅を持つ第２のＰＷＭを生成する手段とを含み、 前記Ｍビット中下位Ｋビットの値に応じて、前記複数の
ＰＷＭ波の混合比を変化させるＰＷＭ混合手段を有し、
その混合の順番はできるだけ、同じ幅のＰＷＭが連続し
ないことを特徴とするモータ制御装置。6. A motor whose rotation state is controlled by an analog control signal, means for detecting a rotation number of the motor, means for detecting a rotation phase of the motor, and a target rotation number based on the rotation number detection result. Means for calculating M-bit digital data corresponding to the difference, means for calculating digital data corresponding to the difference from the target rotation phase from the rotation phase detection result, means for calculating control data from both difference data, PWM that determines its width according to the value of control data
A motor control device having waveform generating means and low-pass filter means, comprising: means for oversampling digital data by n times, wherein said PWM generating means determines a width of data from upper J bits of said M bits. Means for generating a first PWM wave, which is determined by: and means for generating a second PWM having a width greater than the first PWM wave having the width, wherein the value of the lower K bits of the M bits A PWM mixing unit that changes a mixing ratio of the plurality of PWM waves according to
A motor control device characterized in that PWMs of the same width are not continuous as far as possible in the mixing order.
モータ制御装置において、前記ＰＷＭ生成手段は、前記
Ｍビット中上位Ｊビットのデジタルデータをラッチする
第１ラッチ回路と、前記Ｍビット中上位Ｊビットのデジ
タルデータに１加算したものをラッチする第２ラッチ回
路と、前記Ｍビット中下位Ｋビットをシリアルデータに
デコードするデコード回路と、前記第１ラッチ回路の第
１ラッチ出力と前記第２ラッチ回路の第２ラッチ出力が
入力され、かつ前記デコード回路でデコードしたシリア
ルデータに応じて、順に第１ラッチ出力または第２ラッ
チ出力を選択的に出力するセレクタと、該セレクタの出
力に応じて第１幅または第１幅より大きな第２幅のＰＷ
Ｍ波を生成するＰＷＭ生成部とを有することを特徴とす
るモータ制御装置。7. The motor control device according to claim 1, wherein said PWM generation means includes: a first latch circuit for latching digital data of upper J bits of said M bits; A second latch circuit for latching the digital data of the upper J bits among the bits added by 1, a decode circuit for decoding the lower K bits of the M bits to serial data, a first latch output of the first latch circuit, A selector to which a second latch output of the second latch circuit is input and selectively outputs a first latch output or a second latch output in accordance with serial data decoded by the decode circuit; PW of the first width or a second width larger than the first width according to
A motor control device comprising: a PWM generation unit that generates an M wave.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150479A JPH10327594A (en) | 1997-05-23 | 1997-05-23 | Motor controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150479A JPH10327594A (en) | 1997-05-23 | 1997-05-23 | Motor controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10327594A true JPH10327594A (en) | 1998-12-08 |
Family
ID=15497794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9150479A Pending JPH10327594A (en) | 1997-05-23 | 1997-05-23 | Motor controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10327594A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005065486A (en) * | 2003-07-30 | 2005-03-10 | Canon Inc | Motor drive circuit and recording device having the circuit |
| JP2005278278A (en) * | 2004-03-24 | 2005-10-06 | Fuji Xerox Co Ltd | Motor controller and image forming apparatus |
| KR100928010B1 (en) * | 2007-09-10 | 2009-11-24 | 삼성전기주식회사 | Driving voltage control circuit and method |
| JP2012239351A (en) * | 2011-05-13 | 2012-12-06 | Mitsubishi Heavy Ind Ltd | Motor drive control device and motor drive control method |
| JP2016192882A (en) * | 2015-03-31 | 2016-11-10 | 株式会社ジェイテクト | Motor control device |
| JP2017514429A (en) * | 2015-04-02 | 2017-06-01 | インターナショナル・グリーン・チップ（テンチン）・カンパニー・リミテッド | DC brushless motor, apparatus and method for controlling pulse width modulation of a system |
-
1997
- 1997-05-23 JP JP9150479A patent/JPH10327594A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005065486A (en) * | 2003-07-30 | 2005-03-10 | Canon Inc | Motor drive circuit and recording device having the circuit |
| JP4684586B2 (en) * | 2003-07-30 | 2011-05-18 | キヤノン株式会社 | Motor drive circuit and recording apparatus provided with the circuit |
| JP2005278278A (en) * | 2004-03-24 | 2005-10-06 | Fuji Xerox Co Ltd | Motor controller and image forming apparatus |
| JP4716158B2 (en) * | 2004-03-24 | 2011-07-06 | 富士ゼロックス株式会社 | Motor control apparatus and image forming apparatus |
| KR100928010B1 (en) * | 2007-09-10 | 2009-11-24 | 삼성전기주식회사 | Driving voltage control circuit and method |
| JP2012239351A (en) * | 2011-05-13 | 2012-12-06 | Mitsubishi Heavy Ind Ltd | Motor drive control device and motor drive control method |
| JP2016192882A (en) * | 2015-03-31 | 2016-11-10 | 株式会社ジェイテクト | Motor control device |
| JP2017514429A (en) * | 2015-04-02 | 2017-06-01 | インターナショナル・グリーン・チップ（テンチン）・カンパニー・リミテッド | DC brushless motor, apparatus and method for controlling pulse width modulation of a system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI543520B (en) | Motor driving circuit,cooling device using the same, and electronic device | |
| US5760359A (en) | Motor control apparatus equipped with a controller for controlling rotational position of motor | |
| JPH11150478A (en) | Pulse width modulator | |
| TW201310888A (en) | Drive signal generating circuit | |
| KR20150129693A (en) | Pulse density digital-to-analog converter with slope compensation function | |
| JPH10327594A (en) | Motor controller | |
| US20070241712A1 (en) | Method and apparatus for digital control of a motor | |
| CA2227866A1 (en) | Rotated-bit pulse width modulated digital-to-analog converter | |
| CN115208406A (en) | Hybrid digital-analog conversion circuit, chip and conversion method | |
| JP3161481B2 (en) | Offset compensation circuit for interleaved A / D converter | |
| JP2001077692A (en) | D/a converting circuit | |
| US7321328B1 (en) | Single bit DAC with tristate driver | |
| JP3407851B2 (en) | Delta-sigma D / A converter with PWM circuit / weighting circuit combination | |
| JP2007028839A (en) | Drive circuit of three-phase stepping motor | |
| JP2781864B2 (en) | Digital drive for motor | |
| JPS6310668B2 (en) | ||
| JP4243031B2 (en) | Soft start circuit for brushless motor | |
| JP2000183741A (en) | A/d converter circuit | |
| JPS5951006B2 (en) | positioning control device | |
| KR960013427B1 (en) | Motor rotation servo control apparatus | |
| JPS648541B2 (en) | ||
| JPH0746856A (en) | Digital pwm circuit | |
| JPH05236780A (en) | Control circuit for motor | |
| JPH0744460B2 (en) | PWM DA converter circuit | |
| JP4890144B2 (en) | Brushless motor drive circuit and motor provided with the same |