JPH10321875A - Method for processing silicon wafer - Google Patents
Method for processing silicon waferInfo
- Publication number
- JPH10321875A JPH10321875A JP9147170A JP14717097A JPH10321875A JP H10321875 A JPH10321875 A JP H10321875A JP 9147170 A JP9147170 A JP 9147170A JP 14717097 A JP14717097 A JP 14717097A JP H10321875 A JPH10321875 A JP H10321875A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- forming step
- recess
- alignment mark
- transmission hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばマイクロマ
シニング技術等によりシリコンウエハに対して微細構造
物を形成するのに用いて好適なシリコンウエハの加工方
法に関し、特にシリコンウエハに両面加工を施す場合に
用いられるシリコンウエハの加工方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of processing a silicon wafer suitable for forming a microstructure on the silicon wafer by, for example, a micromachining technique, and more particularly to a method of processing a silicon wafer on both sides. The present invention relates to a method for processing a silicon wafer used for a semiconductor device.
【０００２】[0002]
【従来の技術】一般に、例えばマイクロマシニング技術
等によりシリコンウエハに対して各種センサや半導体素
子等の微細構造物を形成するシリコンウエハの加工方法
は、例えばダイアフラム型の圧力センサを形成する場合
等に用いられている。2. Description of the Related Art In general, a silicon wafer processing method for forming a microstructure such as various sensors and semiconductor elements on a silicon wafer by, for example, a micromachining technique is used for forming a diaphragm-type pressure sensor. Used.
【０００３】そこで、図２５ないし図２８に基づき従来
技術による圧力センサをシリコンウエハに形成する場合
について述べる。A case in which a conventional pressure sensor is formed on a silicon wafer will be described with reference to FIGS.
【０００４】１は後述の圧力センサ３を加工形成するた
めの基板となるシリコンウエハを示し、該シリコンウエ
ハ１は、例えば外径が１０ｃｍ程度の略円板状に形成さ
れ、その上，下面となる表面１Ａと裏面１Ｂとは、シリ
コン結晶の（１，０，０）面とほぼ一致するように形成
されている。そして、シリコンウエハ１は、各圧力セン
サ３を形成するため複数のエリア１Ｃ，１Ｃ，…に区画
され、各エリア１Ｃが圧力センサ３のシリコン基板４と
して形成される。また、シリコンウエハ１の表面１Ａ側
には、一対の位置合わせマーク２，２が小径の凸部とし
て予め定められた位置に設けられている。[0004] Reference numeral 1 denotes a silicon wafer serving as a substrate for processing and forming a pressure sensor 3 to be described later. The silicon wafer 1 is formed in a substantially disk shape having an outer diameter of, for example, about 10 cm, and has upper and lower surfaces. The front surface 1A and the rear surface 1B are formed so as to substantially coincide with the (1,0,0) plane of the silicon crystal. The silicon wafer 1 is divided into a plurality of areas 1C, 1C,... To form each pressure sensor 3, and each area 1C is formed as a silicon substrate 4 of the pressure sensor 3. A pair of alignment marks 2 and 2 are provided at predetermined positions as small-diameter convex portions on the front surface 1A side of the silicon wafer 1.
【０００５】３はシリコンウエハ１の各エリア１Ｃに形
成されるダイヤフラム型の圧力センサで、該圧力センサ
３は、図２６および図２７に示す如く、シリコンウエハ
１を各エリア１Ｃ毎に切離すことにより形成されるシリ
コン基板４と、該シリコン基板４の表面４Ａ側に形成さ
れ、加えられた歪みに応じて抵抗値が変化するピエゾ抵
抗素子５と、シリコン基板４の裏面４Ｂ側に形成された
凹部６と、該凹部６によりシリコン基板４の表面４Ａ側
に薄肉部として形成された可撓性のダイヤフラム部７
と、ピエゾ抵抗素子５に接続されるリード端子８，８と
を有している。Reference numeral 3 denotes a diaphragm type pressure sensor formed in each area 1C of the silicon wafer 1. The pressure sensor 3 separates the silicon wafer 1 into each area 1C as shown in FIGS. 26 and 27. And a piezoresistive element 5 formed on the front surface 4A side of the silicon substrate 4 and having a resistance value that changes according to the applied strain, and a silicon substrate 4 formed on the back surface 4B side of the silicon substrate 4. A concave portion 6 and a flexible diaphragm portion 7 formed as a thin portion on the surface 4A side of the silicon substrate 4 by the concave portion 6
And lead terminals 8 connected to the piezoresistive element 5.
【０００６】ここで、凹部６は、シリコンウエハ１に対
して異方性のエッチング処理を施すことにより横断面が
四角形状に形成され、シリコン結晶の（１，１，１）面
に沿って形成された４個の側壁６Ａ，６Ａ，…を有して
いる。Here, the concave portion 6 is formed in a rectangular cross section by performing anisotropic etching on the silicon wafer 1 and formed along the (1,1,1) plane of the silicon crystal. , Four side walls 6A, 6A,.
【０００７】そして、圧力センサ３は、流体圧等がダイ
ヤフラム部７に作用すると、この圧力に応じてダイヤフ
ラム部７が撓むことによりピエゾ抵抗素子５に歪みが生
じ、この歪み量に応じてピエゾ抵抗素子５の抵抗値が変
化することにより、この抵抗値の変化を圧力の変化とし
て各リード端子８から検出するものである。When the fluid pressure or the like acts on the diaphragm 7, the pressure sensor 3 bends the diaphragm 7 in accordance with the pressure, causing distortion in the piezoresistive element 5. When the resistance value of the resistance element 5 changes, the change in the resistance value is detected from each lead terminal 8 as a change in pressure.
【０００８】９はシリコンウエハ１の表面１Ａ側にピエ
ゾ抵抗素子５を形成するための露光マスクで、該露光マ
スク９には、図２５に示す如く、シリコンウエハ１の各
位置合わせマーク２と対応する位置に一対の位置合わせ
マーク９Ａ，９Ａが形成されている。また、露光マスク
９は各圧力センサ３に対応する複数のエリア９Ｂ，９
Ｂ，…を有し、該各エリア９Ｂ内には、ピエゾ抵抗素子
５に対応した露光用のパターン（図示せず）が所定の位
置に形成されている。Reference numeral 9 denotes an exposure mask for forming the piezoresistive element 5 on the front surface 1A side of the silicon wafer 1. The exposure mask 9 has, as shown in FIG. A pair of alignment marks 9A, 9A are formed at the positions where they are to be performed. The exposure mask 9 has a plurality of areas 9B, 9 corresponding to the respective pressure sensors 3.
, And an exposure pattern (not shown) corresponding to the piezoresistive element 5 is formed at a predetermined position in each area 9B.
【０００９】１０はシリコンウエハ１の裏面１Ｂ側に凹
部６を形成するための他の露光マスクで、該露光マスク
１０は露光マスク９とほぼ同様に構成され、一対の位置
合わせマーク１０Ａ，１０Ａと、複数のエリア１０Ｂ，
１０Ｂ，…とを有し、該各エリア１０Ｂ内には、凹部６
に対応した露光用のパターン（図示せず）が所定の位置
に形成されている。Reference numeral 10 denotes another exposure mask for forming the concave portion 6 on the back surface 1B side of the silicon wafer 1. The exposure mask 10 has substantially the same configuration as the exposure mask 9, and includes a pair of alignment marks 10A, 10A. , A plurality of areas 10B,
10B,..., And each area 10B has a recess 6
Is formed at a predetermined position.
【００１０】従来技術は上述の如き構成を有するもの
で、次に図２５および図２７を参照しつつシリコンウエ
ハ１の加工方法について述べる。The prior art has the above-described configuration. Next, a method of processing the silicon wafer 1 will be described with reference to FIGS.
【００１１】まず、シリコンウエハ１に対して、図２７
に示す如く、表面１Ａ側にピエゾ抵抗素子５となる抵抗
体材料の薄膜１１を形成し、裏面１Ｂ側に酸化膜１２を
形成する。続いて、シリコンウエハ１の両面側に感光性
のレジスト（図示せず）等を塗布し、このレジストを露
光マスク９，１０のパターンを介して感光させることに
より、これらの各パターンを前記レジストに転写する。First, with respect to the silicon wafer 1, FIG.
As shown in FIG. 1, a thin film 11 of a resistor material to be the piezoresistive element 5 is formed on the front surface 1A side, and an oxide film 12 is formed on the back surface 1B side. Subsequently, a photosensitive resist (not shown) or the like is applied to both sides of the silicon wafer 1 and the resist is exposed through the patterns of the exposure masks 9 and 10 to apply these patterns to the resist. Transcribe.
【００１２】そして、この場合には、ピエゾ抵抗素子５
とダイヤフラム部７（凹部６）の形成位置をシリコンウ
エハ１の両面側で整合させるために、例えば両面型の露
光設備（図示せず）等を用いて露光マスク９，１０を互
いに正確に位置合わせすると共に、この状態で露光マス
ク９，１０のパターンをシリコンウエハ１の両面側にそ
れぞれ転写する。In this case, the piezoresistive element 5
The exposure masks 9 and 10 are accurately aligned with each other using, for example, a double-sided exposure equipment (not shown) in order to align the formation positions of the diaphragm and the diaphragm portion 7 (recess 6) on both sides of the silicon wafer 1. At the same time, the patterns of the exposure masks 9 and 10 are transferred to both sides of the silicon wafer 1 in this state.
【００１３】ここで、この両面型の露光設備は互いに連
動する一対の露光装置からなり、これらの各露光装置は
シリコンウエハ１の両面側を上，下方向で挟む位置に配
設されている。そして、露光マスク９，１０の転写時に
は、図２５に示す如く、表面（上面）側の露光装置を用
いて露光マスク９の位置を調整し、各位置合わせマーク
９Ａをシリコンウエハ１の各位置合わせマーク２と矢示
Ａの方向で一致させると、これと連動して裏面側の露光
装置が露光マスク１０の位置を調整し、その各位置合わ
せマーク１０Ａはシリコンウエハ１の各位置合わせマー
ク２に矢示Ｂの方向で一致した状態となる。これによ
り、露光マスク９，１０のパターンは互いに整合された
状態で、各露光装置により矢示Ｃの如くシリコンウエハ
１の両面側に対して同時に転写される。Here, this double-sided exposure equipment is composed of a pair of exposure devices interlocked with each other, and each of these exposure devices is disposed at a position sandwiching both sides of the silicon wafer 1 upward and downward. Then, at the time of transferring the exposure masks 9 and 10, as shown in FIG. 25, the position of the exposure mask 9 is adjusted using an exposure apparatus on the front surface (upper surface), and each alignment mark 9A is aligned with each alignment of the silicon wafer 1. When the mark 2 coincides with the direction of the arrow A, the exposure device on the back side adjusts the position of the exposure mask 10 in conjunction with this, and the respective alignment marks 10A are aligned with the respective alignment marks 2 of the silicon wafer 1. The state is the same in the direction of arrow B. As a result, the patterns of the exposure masks 9 and 10 are simultaneously transferred to both surfaces of the silicon wafer 1 by the respective exposure devices as shown by arrows C in a state where they are aligned with each other.
【００１４】そして、露光マスク９，１０のパターンを
転写した後には、薄膜１１に対して図２７に示す如くエ
ッチング処理を施すことにより、ピエゾ抵抗素子５をシ
リコンウエハ１の表面１Ａ側に形成する。また、酸化膜
１２に対してエッチング処理を施すことにより、凹部６
に対応した酸化膜１２の開口１２Ａをシリコンウエハ１
の裏面１Ｂ側に形成する。After the patterns of the exposure masks 9 and 10 have been transferred, the thin film 11 is subjected to an etching treatment as shown in FIG. 27 to form the piezoresistive elements 5 on the surface 1A of the silicon wafer 1. . By performing an etching process on the oxide film 12, the concave portions 6 are formed.
Opening 12A of oxide film 12 corresponding to silicon wafer 1
Is formed on the back surface 1B side.
【００１５】次に、例えばＫＯＨ、ヒドラジン等のエッ
チング液を用いることにより、酸化膜１２をマスクとし
てシリコンウエハ１の裏面１Ｂ側に異方性のエッチング
処理を所定の時間だけ施し、凹部６を形成してダイヤフ
ラム部７を設ける。そして、各圧力センサ３をシリコン
基板４毎にシリコンウエハ１から切離す。Next, by using an etching solution such as KOH, hydrazine or the like, anisotropic etching is performed for a predetermined time on the back surface 1B side of the silicon wafer 1 using the oxide film 12 as a mask to form the concave portion 6. Then, a diaphragm portion 7 is provided. Then, each pressure sensor 3 is separated from the silicon wafer 1 for each silicon substrate 4.
【００１６】[0016]
【発明が解決しようとする課題】ところで、上述した従
来技術では、シリコンウエハ１の表面１Ａおよび裏面１
Ｂ側を、シリコン結晶の（１，０，０）面と一致させる
ようにカットしておき、シリコンウエハ１の裏面１Ｂ側
から表面１Ａ側に向けて、例えばＫＯＨ、ヒドラジン等
を用いた異方性のエッチング処理を施すことにより、シ
リコンウエハ１に対して凹部６を形成し、該凹部６の各
側壁６Ａを前記（１，０，０）面に対して、図２７に示
すように一定の角度α（例えば５３．７°程度）だけ傾
斜したシリコン結晶の（１，１，１）面に沿って形成す
るようにしている。In the above-mentioned prior art, the front surface 1A and the back surface 1A of the silicon wafer 1 are not provided.
The B side is cut so as to coincide with the (1,0,0) plane of the silicon crystal, and an anisotropic pattern using, for example, KOH, hydrazine or the like is applied from the back surface 1B side to the front surface 1A side of the silicon wafer 1. As shown in FIG. 27, a concave portion 6 is formed in the silicon wafer 1 by performing an etching process, and each side wall 6A of the concave portion 6 is fixed to the (1,0,0) plane as shown in FIG. The silicon crystal is formed along the (1,1,1) plane of the silicon crystal inclined at an angle α (for example, about 53.7 °).
【００１７】この場合、凹部６の各側壁６Ａは、酸化膜
１２の開口１２Ａからシリコンウエハ１のカット面であ
る表面１Ａ側に向け、表面１Ａに対して角度αだけ傾斜
した状態で形成される。これにより、酸化膜１２の開口
１２Ａに対応した所定の位置でシリコンウエハ１の表面
１Ａ側にダイヤフラム部７が形成され、その形成位置は
ピエゾ抵抗素子５に対して整合される。In this case, each side wall 6A of the concave portion 6 is formed so as to be inclined at an angle α with respect to the surface 1A from the opening 12A of the oxide film 12 toward the surface 1A which is a cut surface of the silicon wafer 1. . As a result, the diaphragm portion 7 is formed on the surface 1A side of the silicon wafer 1 at a predetermined position corresponding to the opening 12A of the oxide film 12, and the formation position is aligned with the piezoresistive element 5.
【００１８】しかし、シリコンウエハ１のカット面とな
る表面１Ａは、ウエハ切断（カット）時におけるスライ
ス加工、研磨加工の誤差等により、図２８に示す如く、
（１，０，０）面Ｓに対して例えば１〜３°程度だけ角
度のばらつきが生じることがある。そして、このままの
状態でシリコンウエハ１に対して異方性のエッチング処
理により凹部６を形成すると、図２８中に二点鎖線で示
す本来の凹部６′の各側壁６Ａ′に対して凹部６の各側
壁６Ａは傾斜した状態となる。However, the surface 1A serving as the cut surface of the silicon wafer 1 has an error in slicing and polishing when the wafer is cut (cut), as shown in FIG.
For example, the angle may vary from the (1,0,0) plane S by about 1 to 3 °. Then, when the recess 6 is formed by anisotropic etching on the silicon wafer 1 in this state, the recess 6 is formed with respect to each side wall 6A 'of the original recess 6' shown by a two-dot chain line in FIG. Each side wall 6A is in an inclined state.
【００１９】このため、従来技術では、ダイヤフラム部
７が図２８に示す如く、ピエゾ抵抗素子５に対して寸法
ｄ0 だけ位置ずれすることがあり、ピエゾ抵抗素子５に
よりダイヤフラム部７の撓みを高精度に検出するのが難
しくなるという問題がある。For this reason, in the prior art, as shown in FIG. 28, the diaphragm 7 may be displaced from the piezoresistive element 5 by a dimension d0, and the deflection of the diaphragm 7 by the piezoresistive element 5 can be performed with high precision. There is a problem that it becomes difficult to detect.
【００２０】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明はシリコンウエハのカット面にば
らつきがある場合でも、シリコンウエハに対して異方性
エッチングを用いた両面加工を簡単に施すことができ、
シリコンウエハの表面と裏面側とに形成する回路素子と
凹部とを、シリコンウエハの両面側で容易に整合させる
ことができるようにしたシリコンウエハの加工方法を提
供することを目的としている。The present invention has been made in view of the above-described problems of the prior art, and the present invention makes it possible to easily perform double-sided processing on a silicon wafer by using anisotropic etching even when the cut surface of the silicon wafer varies. Can be applied to
It is an object of the present invention to provide a method of processing a silicon wafer in which circuit elements and recesses formed on the front and back sides of the silicon wafer can be easily aligned on both sides of the silicon wafer.
【００２１】[0021]
【課題を解決するための手段】上述した課題を解決する
ために請求項１の発明は、基板となるシリコンウエハに
対しその一面側に向けて他面側から異方性エッチングを
施すことにより、該シリコンウエハの予め定められた位
置に透過孔を形成する透過孔形成工程と、前記シリコン
ウエハの一面側に前記透過孔を基準として回路素子を形
成する素子形成工程と、前記透過孔を基準として前記シ
リコンウエハの他面側から一面側に向けた異方性エッチ
ングを施すことにより、前記回路素子と対応した位置に
凹部を形成する凹部形成工程とを含んでなるシリコンウ
エハの加工方法を採用している。According to a first aspect of the present invention, a silicon wafer serving as a substrate is anisotropically etched from one side toward the other side of the silicon wafer. A transmission hole forming step of forming a transmission hole at a predetermined position of the silicon wafer; an element forming step of forming a circuit element on one surface side of the silicon wafer with the transmission hole as a reference; A recess forming step of forming a recess at a position corresponding to the circuit element by performing anisotropic etching from the other surface of the silicon wafer toward the one surface, and employing a method of processing a silicon wafer. ing.
【００２２】上記方法により、透過孔形成工程では、異
方性エッチングを用いてシリコンウエハの結晶面に沿っ
た透過孔を形成し、凹部形成工程でも同様の異方性エッ
チングにより凹部を形成しているので、シリコンウエハ
のカット面にばらつきがある場合でも、シリコンウエハ
の一面側に前記透過孔を基準として形成した回路素子
と、シリコンウエハの他面側に形成した凹部とを容易に
整合させることができ、シリコンウエハの両面側で回路
素子と凹部とが互いに位置ずれするのを防止できる。According to the method described above, in the through hole forming step, through holes are formed along the crystal plane of the silicon wafer using anisotropic etching, and in the recess forming step, a recess is formed by the same anisotropic etching. Therefore, even when the cut surface of the silicon wafer has a variation, it is possible to easily align the circuit element formed on the one surface side of the silicon wafer with reference to the transmission hole and the concave portion formed on the other surface side of the silicon wafer. Thus, it is possible to prevent the circuit elements and the concave portions from being displaced from each other on both sides of the silicon wafer.
【００２３】一方、請求項２の発明では、基板となるシ
リコンウエハに対しその一面側に向けて他面側から異方
性エッチングを施すことにより、該シリコンウエハの予
め定められた位置に透過孔を形成する透過孔形成工程
と、前記シリコンウエハの一面側に前記透過孔を基準と
して位置合わせマークを形成する位置合わせマーク形成
工程と、前記シリコンウエハの一面側に前記位置合わせ
マークを基準として回路素子を形成する素子形成工程
と、前記透過孔を基準として前記シリコンウエハの他面
側から一面側に向けた異方性エッチングを施すことによ
り、前記回路素子と対応した位置に凹部を形成する凹部
形成工程とを含んでなるシリコンウエハの加工方法を採
用している。According to the second aspect of the present invention, a silicon wafer serving as a substrate is subjected to anisotropic etching from one side toward the one side, thereby forming a transmission hole at a predetermined position on the silicon wafer. Forming a positioning mark on one surface of the silicon wafer with reference to the transmission hole; and forming a circuit on the one surface of the silicon wafer with the positioning mark as a reference. A recess for forming a recess at a position corresponding to the circuit element by performing an element forming step of forming a device and performing anisotropic etching from the other surface of the silicon wafer toward the one surface with reference to the transmission hole; And a silicon wafer processing method including a forming step.
【００２４】これにより、位置合わせマーク形成工程で
は、透過孔を基準としてシリコンウエハの一面側に位置
合わせマークを形成できるから、素子形成工程でこの位
置合わせマークを基準として形成した回路素子と、凹部
形成工程で透過孔を基準として形成した凹部とをシリコ
ンウエハの両面側で容易に整合させることができる。ま
た、素子形成工程の途中で例えばエッチング材料等によ
り透過孔が塞がれる場合でも、回路素子を位置合わせマ
ークによりシリコンウエハの一面側に対して位置決めす
ることができる。Thus, in the alignment mark forming step, an alignment mark can be formed on one surface side of the silicon wafer with reference to the transmission hole. The recess formed on the basis of the transmission hole in the forming step can be easily aligned on both sides of the silicon wafer. Further, even when the transmission hole is closed by, for example, an etching material during the element forming step, the circuit element can be positioned with respect to one surface side of the silicon wafer by the alignment mark.
【００２５】また、請求項３の発明は、前記素子形成工
程では、予め用意された第１露光マスクの位置合わせマ
ークを前記シリコンウエハの位置合わせマークに一致さ
せ、この状態で該シリコンウエハの一面側に前記第１露
光マスクのパターンを転写して前記回路素子を形成し、
前記凹部形成工程では、予め用意された第２露光マスク
の位置合わせマークを前記シリコンウエハの透過孔に一
致させ、この状態で該シリコンウエハの他面側に前記第
２露光マスクのパターンを転写して前記凹部を形成して
いる。According to a third aspect of the present invention, in the element forming step, the alignment mark of the first exposure mask prepared in advance matches the alignment mark of the silicon wafer. Transferring the pattern of the first exposure mask to the side to form the circuit element,
In the recess forming step, the alignment mark of the second exposure mask prepared in advance is made to coincide with the transmission hole of the silicon wafer, and in this state, the pattern of the second exposure mask is transferred to the other surface of the silicon wafer. To form the recess.
【００２６】これにより、素子形成工程では第１露光マ
スクの位置合わせマークをシリコンウエハの位置合わせ
マークに一致させ、凹部形成工程では第２露光マスクの
位置合わせマークを透過孔に一致させることにより、該
各露光マスクのパターンを透過孔を基準として互いに位
置合わせした状態でシリコンウエハの両面側にそれぞれ
転写でき、回路素子と凹部とを互いに整合させることが
できる。Thus, in the element forming step, the alignment mark of the first exposure mask is made to coincide with the alignment mark of the silicon wafer, and in the concave part forming step, the alignment mark of the second exposure mask is made to coincide with the transmission hole. The patterns of the respective exposure masks can be transferred to both sides of the silicon wafer in a state where they are aligned with each other with reference to the transmission holes, so that the circuit elements and the concave portions can be aligned with each other.
【００２７】[0027]
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【００２８】ここで、図１ないし図２４は本発明の実施
例を示し、本実施例ではシリコンウエハにダイアフラム
型の圧力センサを加工形成する場合を例に挙げて説明す
る。FIGS. 1 to 24 show an embodiment of the present invention. In this embodiment, a case where a diaphragm type pressure sensor is formed on a silicon wafer by way of example will be described.
【００２９】２１は後述の圧力センサ２３を加工形成す
るための基板となるシリコンウエハを示し、該シリコン
ウエハ２１は従来技術のシリコンウエハ１とほぼ同様に
構成され、その上，下面となる表面２１Ａ、裏面２１Ｂ
は、シリコン結晶の（１，０，０）面とほぼ一致するよ
うに形成されている。そして、シリコンウエハ２１に
は、各圧力センサ２３に対応する複数のエリア２１Ｃ，
２１Ｃ，…と、外周側に位置して面取り部２１Ｄ（所
謂、オリエンテーション・フラット）とが設けられてい
る。Reference numeral 21 denotes a silicon wafer serving as a substrate for processing and forming a pressure sensor 23 to be described later. The silicon wafer 21 has substantially the same structure as the conventional silicon wafer 1, and has a surface 21A serving as upper and lower surfaces. , Back 21B
Are formed so as to substantially coincide with the (1, 0, 0) plane of the silicon crystal. The silicon wafer 21 has a plurality of areas 21C corresponding to each pressure sensor 23,
, And a chamfered portion 21D (so-called orientation flat) located on the outer peripheral side.
【００３０】２２，２２はシリコンウエハ２１に形成さ
れた一対の透過孔で、該各透過孔２２はシリコンウエハ
２１の外周側で予め定められた所定の位置に径方向で互
いに対向するように形成され、各透過孔２２の離間方向
は面取り部２１Ｄの伸長方向と一致するようになってい
る。Reference numerals 22 and 22 denote a pair of transmission holes formed in the silicon wafer 21. The transmission holes 22 are formed at predetermined positions on the outer peripheral side of the silicon wafer 21 so as to face each other in the radial direction. The direction in which the transmission holes 22 are separated from each other matches the direction in which the chamfered portion 21D extends.
【００３１】また、各透過孔２２は、図２および図３に
示す如く、シリコンウエハ２１に対して裏面２１Ｂ側か
ら異方性エッチングを施すことにより略四角錐状に形成
されている。そして、各透過孔２２は、シリコンウエハ
２１の表面２１Ａに開口する四角形状の一側開口部２２
Ａと、シリコンウエハ２１の裏面２１Ｂに開口する四角
形状の他側開口部２２Ｂと、シリコン結晶の（１，１，
１）面に沿って形成された４個の側壁２２Ｃ，２２Ｃ，
…を有し、例えば一側開口部２２Ａは数１０μｍ程度の
角穴として、他側開口部２２Ｂは数１００μｍ程度の角
穴として形成されている。As shown in FIGS. 2 and 3, each transmission hole 22 is formed in a substantially quadrangular pyramid shape by performing anisotropic etching on the back surface 21B of the silicon wafer 21. Each of the transmission holes 22 has a square-shaped opening 22 on the surface 21A of the silicon wafer 21.
A, a square-shaped other-side opening 22B opening on the back surface 21B of the silicon wafer 21, and (1, 1,
1) Four side walls 22C, 22C, formed along the plane
.., For example, the one side opening 22A is formed as a square hole of about several tens of μm, and the other side opening 22B is formed as a square hole of about several hundred μm.
【００３２】２３はシリコンウエハ２１に加工形成され
るダイアフラム型の圧力センサで、該圧力センサ２３は
図４および図５に示す如く、後述のシリコン基板２４、
ピエゾ抵抗素子２５，２５、凹部２６、ダイヤフラム部
２７、配線部２８等から構成されている。そして、圧力
センサ２３は、従来技術の圧力センサ３と同様に、ダイ
ヤフラム部２７が流体圧等の作用で撓むことにより、各
ピエゾ抵抗素子２５に生じる歪みをその抵抗値の変化と
して配線部２８から検出するものである。Reference numeral 23 denotes a diaphragm-type pressure sensor which is formed on the silicon wafer 21. The pressure sensor 23 includes a silicon substrate 24, which will be described later, as shown in FIGS.
It is composed of piezoresistive elements 25, 25, recess 26, diaphragm 27, wiring 28, and the like. Then, similarly to the pressure sensor 3 of the related art, the pressure sensor 23 converts the strain generated in each piezoresistive element 25 into a change in the resistance value of the wiring section 28 by bending the diaphragm section 27 by the action of the fluid pressure or the like. Is to be detected from
【００３３】２４はシリコンウエハ２１を各エリア２１
Ｃ毎に切離すことにより形成されたシリコン基板で、該
シリコン基板２４は、例えばホウ素等の不純物を添加す
ることによりｐ型のシリコン板として形成され、シリコ
ンウエハ２１の裏面２１Ｂ側に位置する基底部２４Ａ
と、該基底部２４Ａの表面側にｎ型のシリコン層として
一体形成され、例えば５〜１０μｍ程度の厚さ寸法をも
った表層部２４Ｂとから構成されている。Numeral 24 designates the silicon wafer 21 in each area 21
The silicon substrate 24 is formed as a p-type silicon plate by adding an impurity such as boron, for example, and is formed on the back surface 21B side of the silicon wafer 21. Part 24A
And a surface layer portion 24B integrally formed as an n-type silicon layer on the surface side of the base portion 24A and having a thickness of, for example, about 5 to 10 μm.
【００３４】２５，２５はシリコン基板２４上に設けら
れた回路素子としてのピエゾ抵抗素子で、該各ピエゾ抵
抗素子２５は、例えばホウ素等の不純物をシリコン基板
２４の表層部２４Ｂにイオン注入することにより細長の
長方形状に形成され、ダイヤフラム部２７の外縁側とな
る所定の位置に配設されている。そして、各ピエゾ抵抗
素子２５は、ダイヤフラム部２７に加わる流体圧等を抵
抗値の変化として検出するものである。Reference numerals 25, 25 denote piezoresistive elements as circuit elements provided on the silicon substrate 24. Each of the piezoresistive elements 25 is formed by ion-implanting impurities such as boron into the surface layer 24B of the silicon substrate 24. , And is disposed at a predetermined position on the outer edge side of the diaphragm 27. Each piezoresistive element 25 detects a fluid pressure or the like applied to the diaphragm 27 as a change in resistance value.
【００３５】２６はシリコン基板２４の裏面側に設けら
れた凹部で、該凹部２６は、シリコン基板２４の裏面側
から異方性エッチングを施すことにより、基底部２４Ａ
を貫通して表層部２４Ｂに達する位置まで一定深さをも
って形成されている。そして、凹部２６は略四角錐状を
なし、シリコン結晶の（１，１，１）面に沿って形成さ
れた４個の側壁２６Ａ，２６Ａ，…を有している。Reference numeral 26 denotes a concave portion provided on the back surface side of the silicon substrate 24. The concave portion 26 is formed by performing anisotropic etching from the back surface side of the silicon substrate 24 to form a base portion 24A.
And is formed with a certain depth to a position reaching the surface portion 24B. The concave portion 26 has a substantially quadrangular pyramid shape, and has four side walls 26A, 26A,... Formed along the (1,1,1) plane of the silicon crystal.
【００３６】２７は凹部２６によりシリコン基板２４の
表層部２４Ｂに形成された薄肉のダイヤフラム部で、該
ダイヤフラム部２７は略四角形状をなし、加えられた流
体圧等に応じて各ピエゾ抵抗素子２５と共に撓むように
なっている。Reference numeral 27 denotes a thin diaphragm portion formed on the surface layer portion 24B of the silicon substrate 24 by the concave portion 26. The diaphragm portion 27 has a substantially square shape, and each piezoresistive element 25 is formed in accordance with an applied fluid pressure or the like. And bends with it.
【００３７】２８は各ピエゾ抵抗素子２５からの検出信
号を外部に導出するための配線部で、該配線部２８は、
例えばアルミニウム等の金属材料により略コ字状に形成
され、シリコンの酸化膜（Ｓi Ｏ2 ）等からなる絶縁部
２９を介してシリコン基板２４上に配設されている。Reference numeral 28 denotes a wiring portion for leading a detection signal from each piezoresistive element 25 to the outside.
For example, it is formed in a substantially U-shape by a metal material such as aluminum, and is disposed on the silicon substrate 24 via an insulating portion 29 made of a silicon oxide film (SiO 2 ).
【００３８】そして、配線部２８は、その途中部位が絶
縁部２９のコンタクトホール２９Ａ，２９Ａ，…を介し
て各ピエゾ抵抗素子２５の長さ方向両端側に接続され、
これにより配線部２８の両端側に形成された一対の電極
部２８Ａ，２８Ａ間には、各ピエゾ抵抗素子２５が直列
に接続されている。The wiring part 28 is connected to the longitudinal ends of each of the piezoresistive elements 25 via contact holes 29A, 29A,.
As a result, the piezoresistive elements 25 are connected in series between the pair of electrode parts 28A, 28A formed on both ends of the wiring part 28.
【００３９】３０はシリコンウエハ２１に各透過孔２２
を形成するための露光マスクで、該露光マスク３０に
は、図６に示す如く、予め定められた位置に各透過孔２
２を形成するためのパターン３０Ａ，３０Ａが形成され
ている。Reference numeral 30 denotes each transmission hole 22 in the silicon wafer 21.
The exposure mask 30 has a plurality of transmission holes 2 at predetermined positions as shown in FIG.
2 are formed.
【００４０】３１はシリコンウエハ２１の表面２１Ａ側
に後述の位置合わせマーク３８，３８を形成するための
露光マスクで、該露光マスク３１には、シリコンウエハ
２１の各透過孔２２に対応した位置合わせマーク３１
Ａ，３１Ａと、各位置合わせマーク３８を形成するため
のパターン３１Ｂ，３１Ｂとが設けられている。Reference numeral 31 denotes an exposure mask for forming alignment marks 38, 38, which will be described later, on the surface 21A side of the silicon wafer 21. The exposure mask 31 has an alignment corresponding to each transmission hole 22 of the silicon wafer 21. Mark 31
A and 31A, and patterns 31B and 31B for forming each alignment mark 38 are provided.
【００４１】３２はシリコンウエハ２１の表面２１Ａ側
に各ピエゾ抵抗素子２５を形成するための第１露光マス
クで、該第１露光マスク３２は、図７に示す如く、従来
技術の露光マスク９等とほぼ同様に構成され、シリコン
ウエハ２１の各位置合わせマーク３８に対応した位置合
わせマーク３２Ａ，３２Ａと、各ピエゾ抵抗素子２５を
形成するためのパターン（図示せず）とを有している。Reference numeral 32 denotes a first exposure mask for forming each piezoresistive element 25 on the surface 21A side of the silicon wafer 21. The first exposure mask 32 is, as shown in FIG. , And has alignment marks 32A, 32A corresponding to the respective alignment marks 38 of the silicon wafer 21 and patterns (not shown) for forming the respective piezoresistive elements 25.
【００４２】また、絶縁部２９用の他の露光マスク３３
にも、各位置合わせマーク３３Ａと、絶縁部２９を形成
するためのパターンとが設けられ、配線部２８用の露光
マスク３４にも同様に、各位置合わせマーク３４Ａ等が
設けられている。Further, another exposure mask 33 for the insulating portion 29 is used.
Also, each alignment mark 33A and a pattern for forming the insulating section 29 are provided, and each exposure mark 34 for the wiring section 28 is similarly provided with each alignment mark 34A.
【００４３】３５はシリコンウエハ２１の裏面２１Ｂ側
に凹部２６を形成するための第２露光マスクで、該第２
露光マスクには、各透過孔２２に対応した位置合わせマ
ーク３５Ａ，３５Ａと、凹部２６を形成するためのパタ
ーン（図示せず）とが設けられている。Reference numeral 35 denotes a second exposure mask for forming the concave portion 26 on the back surface 21B side of the silicon wafer 21.
The exposure mask is provided with alignment marks 35A, 35A corresponding to the respective transmission holes 22 and a pattern (not shown) for forming the concave portion 26.
【００４４】本実施例は上述の如き構成を有するもの
で、次に図８ないし図２４を参照しつつシリコンウエハ
２１の加工方法について述べる。This embodiment has the above-described configuration. Next, a method of processing the silicon wafer 21 will be described with reference to FIGS.
【００４５】まず、図８および図９に示す透過孔形成工
程では、例えば熱酸化法、ＣＶＤ法等によりシリコンウ
エハ２１の両面側にシリコンの酸化膜３６，３６を形成
した後に、裏面２１Ｂ側の酸化膜３６に対して図６中の
露光マスク３０を用いたエッチング処理を施し、その各
パターン３０Ａに対応した開口３６Ａを形成する。First, in the through hole forming step shown in FIGS. 8 and 9, the silicon oxide films 36, 36 are formed on both sides of the silicon wafer 21 by, for example, thermal oxidation, CVD, or the like, and then the back surface 21B side is formed. The oxide film 36 is subjected to an etching process using the exposure mask 30 in FIG. 6 to form openings 36A corresponding to the respective patterns 30A.
【００４６】この場合、露光マスク３０の各パターン３
０Ａは、裏面側の酸化膜３６上に塗布された感光性のレ
ジスト（図示せず）等に対し、後述する片面式の露光装
置４１を用いて図６中に示す矢示Ｄの方向で転写され
る。In this case, each pattern 3 of the exposure mask 30
0A is transferred to a photosensitive resist (not shown) or the like applied on the oxide film 36 on the back side in the direction of arrow D shown in FIG. Is done.
【００４７】続いて、例えばＫＯＨ、ヒドラジン等を用
いた異方性のエッチング処理を酸化膜３６をマスクとし
てシリコンウエハ２１の裏面２１Ｂ側に所定の時間だけ
施し、これによって各透過孔２２を図９に示す如く形成
し、その後に表面２１Ａ側の酸化膜３６を除去する。Subsequently, an anisotropic etching process using, for example, KOH, hydrazine or the like is performed on the back surface 21B side of the silicon wafer 21 for a predetermined time using the oxide film 36 as a mask. Then, the oxide film 36 on the surface 21A side is removed.
【００４８】次に、図１０に示す表層部形成工程では、
例えばエピタキシャル成長法等を用いることによりシリ
コンウエハ２１の表面２１Ａ側に対して単結晶のシリコ
ン層を積層し、シリコン基板２４の表層部２４Ｂを形成
する。Next, in the surface layer forming step shown in FIG.
For example, a single-crystal silicon layer is stacked on the surface 21A side of the silicon wafer 21 by using an epitaxial growth method or the like, and a surface portion 24B of the silicon substrate 24 is formed.
【００４９】次に、図１１および図１２に示す位置合わ
せマーク形成工程では、例えばＣＶＤ法等によりシリコ
ンウエハ２１の表面２１Ａ側にシリコンの窒化膜（Ｓi3
Ｎ4）３７を形成した後に、この窒化膜３７に対して図
６中に示す露光マスク３１を用いたエッチング処理を施
し、その各パターン３１Ｂに対応した凸状の位置合わせ
マーク３８，３８をシリコンウエハ２１上の所定位置に
形成する。Next, in the alignment mark forming step shown in FIGS. 11 and 12, the silicon nitride film (Si 3
After the formation of N 4 ) 37, the nitride film 37 is subjected to an etching process using the exposure mask 31 shown in FIG. 6, and convex alignment marks 38, 38 corresponding to the respective patterns 31 B are formed. It is formed at a predetermined position on the wafer 21.
【００５０】この場合、露光マスク３１は、図６に示す
如く、露光装置４１により各位置合わせマーク３１Ａが
シリコンウエハ２１の各透過孔２２に矢示Ｅ方向で一致
するように保持され、この状態で各パターン３１Ｂが窒
化膜３７側に矢示Ｆの方向で転写される。In this case, as shown in FIG. 6, the exposure mask 31 is held by the exposure device 41 such that each alignment mark 31A coincides with each transmission hole 22 of the silicon wafer 21 in the direction of arrow E. Then, each pattern 31B is transferred in the direction of arrow F to the nitride film 37 side.
【００５１】次に、図１３ないし図１７に示す素子形成
工程では、第１露光マスク３２を用いてシリコンウエハ
２１の表面２１Ａ側に各ピエゾ抵抗素子２５を形成す
る。Next, in the element forming steps shown in FIGS. 13 to 17, each piezoresistive element 25 is formed on the surface 21A side of the silicon wafer 21 using the first exposure mask 32.
【００５２】即ち、シリコンウエハ２１の表面２１Ａ側
に対して図１３に示す如く、まずシリコンの酸化膜３９
を形成する。そして、図１４に示す如く酸化膜３９上に
感光性のレジスト４０を塗布した後に、片面式の露光装
置４１によりレジスト４０に第１露光マスク３２のパタ
ーンを転写して開口部４０Ａを形成する。That is, as shown in FIG. 13, first, a silicon oxide film 39 is formed on the surface 21 A side of the silicon wafer 21.
To form Then, as shown in FIG. 14, after applying a photosensitive resist 40 on the oxide film 39, the pattern of the first exposure mask 32 is transferred to the resist 40 by the one-sided exposure device 41 to form the opening 40A.
【００５３】ここで、この片面式の露光装置４１は、図
１７に示す如く、シリコンウエハ２１が載置されるウエ
ハ加工用の基台４１Ａと、シリコンウエハ２１の拡大映
像を第１露光マスク３２等を介して矢示Ｇ方向で透視す
るモニタ機器と、第１露光マスク３２等と基台４１Ａと
の相対位置を調整する位置調整機構および照射機器（い
ずれも図示せず）等とを備えている。As shown in FIG. 17, the single-sided exposure apparatus 41 includes a wafer processing base 41A on which the silicon wafer 21 is mounted and an enlarged image of the silicon wafer 21 as a first exposure mask 32. And a position adjustment mechanism for adjusting the relative position between the first exposure mask 32 and the like and the base 41A, and irradiation equipment (neither is shown). I have.
【００５４】そして、第１露光マスク３２のパターンを
転写するときには、まずシリコンウエハ２１を表面２１
Ａ側が上向きとなるように基台４１Ａ上に載置した後
に、露光装置４１にセットした第１露光マスク３２の各
位置合わせマーク３２Ａと、該第１露光マスク３２を介
して透視されるシリコンウエハ２１の各位置合わせマー
ク３８とを矢示Ｇの方向で互いに一致させる。そして、
この状態で前記照射機器により矢示Ｈ方向から第１露光
マスク３２を介してシリコンウエハ２１の表面２１Ａ側
を露光させると共に、第１露光マスク３２のパターンを
レジスト４０に転写して開口部４０Ａを形成する。When transferring the pattern of the first exposure mask 32, first, the silicon wafer 21 is
After being placed on the base 41A so that the A side faces upward, each alignment mark 32A of the first exposure mask 32 set in the exposure apparatus 41 and the silicon wafer seen through the first exposure mask 32 The respective alignment marks 38 of 21 are aligned with each other in the direction of arrow G. And
In this state, the irradiation device exposes the surface 21A side of the silicon wafer 21 from the direction of arrow H through the first exposure mask 32, and transfers the pattern of the first exposure mask 32 to the resist 40 to open the opening 40A. Form.
【００５５】この場合、レジスト４０は、図１４に示す
如く、各位置合わせマーク３８の位置でこれらの形状に
対応して段付き状に盛上がった状態となるから、露光装
置４１のモニタ機器により酸化膜３９、レジスト４０を
介して各位置合わせマーク３８を識別し、第１露光マス
ク３２の位置合わせを行う。In this case, as shown in FIG. 14, the resist 40 rises in a stepped shape corresponding to these alignment marks 38 at the position of each alignment mark 38. Each alignment mark 38 is identified through the oxide film 39 and the resist 40, and the first exposure mask 32 is aligned.
【００５６】そして、レジスト４０に開口部４０Ａを形
成した後には、図１５に示す如く、レジスト４０をマス
クとして酸化膜３９にエッチング処理を施し、イオン注
入用の開口部３９Ａを形成する。続いて、この酸化膜３
９をマスクとしてシリコンウエハ２１の表面２１Ａ側に
ホウ素等のイオン注入を行い、シリコン基板２４の表層
部２４Ｂに各ピエゾ抵抗素子２５を形成した後に、図１
６に示す如く酸化膜３９を除去する。After the opening 40A is formed in the resist 40, as shown in FIG. 15, the oxide film 39 is etched using the resist 40 as a mask to form an opening 39A for ion implantation. Subsequently, the oxide film 3
9 is used as a mask, ions of boron or the like are implanted into the surface 21A of the silicon wafer 21 to form the respective piezoresistive elements 25 on the surface layer portion 24B of the silicon substrate 24.
The oxide film 39 is removed as shown in FIG.
【００５７】次に、図１８および図１９に示す絶縁部形
成工程では、シリコンウエハ２１の表面２１Ａ側にシリ
コンの酸化膜４２を形成した後に、この酸化膜４２に対
し露光装置４１により転写した露光マスク３３のパター
ンに基づいてエッチング処理を施し、絶縁部２９をシリ
コンウエハ２１上に形成する。Next, in an insulating portion forming step shown in FIGS. 18 and 19, after a silicon oxide film 42 is formed on the surface 21A side of the silicon wafer 21, an exposure device 41 transfers the silicon oxide film 42 to the exposed portion. The insulating portion 29 is formed on the silicon wafer 21 by performing an etching process based on the pattern of the mask 33.
【００５８】次に、図２０および図２１に示す配線部形
成工程では、例えばＣＶＤ法、スパッタ法等によりアル
ミニウム等の金属膜４３をシリコンウエハ２１の表面２
１Ａ側に絶縁部２９の上から形成した後に、この金属膜
４３に対し露光装置４１により転写した露光マスク３４
のパターンに基づいてエッチング処理を施し、配線部２
８を絶縁部２９を介してシリコンウエハ２１上に形成す
る。Next, in the wiring portion forming step shown in FIGS. 20 and 21, a metal film 43 of aluminum or the like is formed on the surface 2 of the silicon wafer 21 by, for example, a CVD method or a sputtering method.
An exposure mask 34 formed on the insulating portion 29 on the 1A side and transferred to the metal film 43 by an exposure device 41.
Is subjected to an etching process based on the pattern of
8 is formed on the silicon wafer 21 via the insulating portion 29.
【００５９】次に、図２２および図２３に示す凹部形成
工程では、第２露光マスク３５を用いてシリコンウエハ
２１の裏面２１Ｂ側に凹部２６を形成する。Next, in the recess forming step shown in FIGS. 22 and 23, the recess 26 is formed on the back surface 21 B side of the silicon wafer 21 using the second exposure mask 35.
【００６０】即ち、この凹部形成工程では、図２２に示
す如く、前記素子形成工程とほぼ同様の手順により、シ
リコンウエハ２１を裏面２１Ｂ側に反転させた状態で露
光装置４１の基台４１Ａ上に載置し、露光装置４１にセ
ットした第２露光マスク３５の各位置合わせマーク３５
Ａとシリコンウエハ２１の各透過孔２２とを互いに一致
させる。That is, in the concave portion forming step, as shown in FIG. 22, the silicon wafer 21 is turned on the base 41A of the exposure apparatus 41 in a state where the silicon wafer 21 is turned to the back surface 21B side by substantially the same procedure as the element forming step. Each alignment mark 35 of the second exposure mask 35 placed and set on the exposure device 41
A and each transmission hole 22 of the silicon wafer 21 are made to coincide with each other.
【００６１】そして、この状態で第２露光マスク３５を
介してシリコンウエハ２１の裏面２１Ｂ側を露光させ、
この裏面２１Ｂ側に第２露光マスク３５のパターンを転
写した後に、図２３または図５に示す如く裏面２１Ｂ側
の酸化膜３６にエッチング処理を施し、凹部２６に対応
した酸化膜３６の開口３６Ｂを形成する。Then, in this state, the back surface 21B side of the silicon wafer 21 is exposed through the second exposure mask 35,
After the pattern of the second exposure mask 35 is transferred to the back surface 21B side, the oxide film 36 on the back surface 21B side is subjected to an etching treatment as shown in FIG. Form.
【００６２】次に、例えばＫＯＨ、ヒドラジン等を用い
た異方性のエッチング処理を酸化膜３６をマスクとして
シリコンウエハ２１の裏面２１Ｂ側に所定の時間だけ施
し、これによって凹部２６を形成する。この結果、シリ
コンウエハ２１の表面２１Ａ側には凹部２６によってダ
イヤフラム部２７が形成される。Next, an anisotropic etching process using, for example, KOH, hydrazine or the like is performed on the back surface 21B side of the silicon wafer 21 for a predetermined time using the oxide film 36 as a mask, thereby forming the concave portion 26. As a result, a diaphragm portion 27 is formed on the surface 21A side of the silicon wafer 21 by the concave portion 26.
【００６３】そして、この場合には、各ピエゾ抵抗素子
２５と凹部２６とが各透過孔２２、各位置合わせマーク
３８を基準として位置決めされているから、この凹部２
６がシリコン結晶の（１，１，１）面に沿ってシリコン
ウエハ２１の表面２１Ａ側に延びることにより、ダイヤ
フラム部２７と各ピエゾ抵抗素子２５とは、図５に示す
如く、互いに整合された状態でシリコンウエハ２１の両
面側に形成される。In this case, since each piezoresistive element 25 and concave portion 26 are positioned with reference to each transmission hole 22 and each alignment mark 38, the concave portion 2
6 extends to the surface 21A side of the silicon wafer 21 along the (1,1,1) plane of the silicon crystal, so that the diaphragm 27 and the piezoresistive elements 25 are aligned with each other as shown in FIG. It is formed on both sides of the silicon wafer 21 in this state.
【００６４】ところで、シリコンウエハ２１のカット面
となる表面２１Ａは、図５に示す如く、ウエハ切断時の
誤差等により（１，０，０）面Ｓに対して角度のばらつ
きが生じることがある。そして、この状態でシリコンウ
エハ２１に対して異方性のエッチング処理により凹部２
６を形成すると、凹部２６が図５中に二点鎖線で示す凹
部２６′の如く傾斜した状態で形成され、結果としてダ
イヤフラム部２７は各ピエゾ抵抗素子２５に対して寸法
ｄ1 だけ位置ずれすることになる。As shown in FIG. 5, the surface 21A serving as the cut surface of the silicon wafer 21 may have an angle variation with respect to the (1,0,0) plane S due to an error in the wafer cutting or the like. . Then, in this state, the silicon wafer 21 is subjected to the anisotropic etching process to form the concave portions 2.
When the groove 6 is formed, the concave portion 26 is formed in an inclined state like a concave portion 26 'shown by a two-dot chain line in FIG. 5, and as a result, the diaphragm portion 27 is displaced by a dimension d1 with respect to each piezoresistive element 25. become.
【００６５】そこで、本実施例では、透過孔形成工程で
シリコンウエハ２１の裏面２１Ｂ側に異方性のエッチン
グ処理を施すことによって各透過孔２２を形成し、素子
形成工程では、該各透過孔２２に基づいた各位置合わせ
マーク３８を基準としてシリコンウエハ２１の表面２１
Ａ側に各ピエゾ抵抗素子２５を形成すると共に、凹部形
成工程では、各透過孔２２を基準としてシリコンウエハ
２１の裏面２１Ｂ側に異方性のエッチング処理を施すこ
とによって凹部２６を形成している。Therefore, in the present embodiment, each transmission hole 22 is formed by performing anisotropic etching on the back surface 21B side of the silicon wafer 21 in the transmission hole forming step, and in the element forming step, each transmission hole 22 is formed. Surface 21 of silicon wafer 21 with reference to each alignment mark 38 based on
Each piezoresistive element 25 is formed on the A side, and in the concave part forming step, the concave part 26 is formed by performing anisotropic etching on the back surface 21B side of the silicon wafer 21 with respect to each transmission hole 22 as a reference. .
【００６６】これにより、シリコンウエハ２１のカット
面となる表面２１Ａに加工誤差がある場合でも、各ピエ
ゾ抵抗素子２５と凹部２６（ダイヤフラム部２７）とを
シリコンウエハ２１の両面側で容易に整合させることが
できる。Thus, even when there is a processing error in the surface 21A serving as the cut surface of the silicon wafer 21, each piezoresistive element 25 and the concave portion 26 (diaphragm 27) are easily aligned on both sides of the silicon wafer 21. be able to.
【００６７】即ち、シリコンウエハ２１の表面２１Ａと
（１，０，０）面Ｓとの間に角度的な加工誤差がある状
態では、凹部２６′が図５中に二点鎖線で示す如く、本
来の凹部２６に対して傾斜し、ダイヤフラム部２７は、
本来の形成位置から右方向に寸法ｄ1 だけ位置ずれした
状態となる。That is, in the state where there is an angular processing error between the surface 21A of the silicon wafer 21 and the (1,0,0) plane S, the concave portion 26 'is formed as shown by a two-dot chain line in FIG. The diaphragm 27 is inclined with respect to the original recess 26,
The position is shifted rightward from the original forming position by the dimension d1.
【００６８】しかし、本実施例では、透過孔形成工程に
おいて、異方性のエッチング処理により形成される各透
過孔２２′が図３中に二点鎖線で示す如く、本来の透過
孔２２に対して予め傾斜した状態となり、その一側開口
部２２Ａ′は本来の一側開口部２２Ａに対して図３中の
右方向に寸法ｄ1 分だけずれた位置に開口する。However, in this embodiment, in the transmission hole forming step, each transmission hole 22 ′ formed by the anisotropic etching process is different from the original transmission hole 22 as shown by a two-dot chain line in FIG. The one side opening 22A 'is opened at a position shifted from the original one side opening 22A to the right in FIG. 3 by the dimension d1.
【００６９】これにより、各位置合わせマーク３８′も
図１２に示す如く、前記寸法ｄ1 分だけこの方向にずれ
た位置に形成されるので、素子形成工程でこれらの各位
置合わせマーク３８′を基準として形成される各ピエゾ
抵抗素子２５も同様に、本来の位置から寸法ｄ1 分だけ
この方向にずれた位置に形成される。As a result, the respective alignment marks 38 'are also formed at positions shifted in this direction by the dimension d1 as shown in FIG. 12, so that the respective alignment marks 38' are used as a reference in the element forming process. Similarly, each piezoresistive element 25 is formed at a position shifted in this direction from the original position by the dimension d1.
【００７０】この結果、各ピエゾ抵抗素子２５とダイヤ
フラム部２７とは、図２３に示す如く、両者共に本来の
位置から寸法ｄ1 分だけ右方向にずれた位置に形成され
ので、これらはシリコンウエハ２１の表面２１Ａが
（１，０，０）面Ｓと一致している場合と同様の相対位
置をもってシリコンウエハ２１の両面側に配設される。As a result, as shown in FIG. 23, each of the piezoresistive elements 25 and the diaphragm portion 27 are formed at positions deviated to the right by the dimension d1 from their original positions. Are disposed on both sides of the silicon wafer 21 with the same relative position as when the surface 21A of the silicon wafer 21 coincides with the (1, 0, 0) plane S.
【００７１】これと同様に、例えばダイヤフラム部２
７′が本来の形成位置Ｍから図２４中の右方向にｄ1 、
上方向に寸法ｄ2 だけ位置ずれする場合にも、各透過孔
２２′が図２中に二点鎖線で示す如く、ダイヤフラム部
２７′と同様の寸法ｄ1 ，ｄ2だけずれた位置に形成さ
れるので、各ピエゾ抵抗素子２５とダイヤフラム部２
７′とは、図２４に示す如く互いに整合される。Similarly, for example, the diaphragm portion 2
7 'is d1 in the right direction in FIG.
Even when the position is shifted upward by the dimension d2, each transmission hole 22 'is formed at a position shifted by the same dimensions d1 and d2 as the diaphragm portion 27' as shown by the two-dot chain line in FIG. , Each piezoresistive element 25 and diaphragm section 2
7 'are aligned with each other as shown in FIG.
【００７２】従って、本実施例によれば、シリコンウエ
ハ２１の表面２１Ａ（カット面）にばらつきがある場合
でも、各ピエゾ抵抗素子２５とダイヤフラム部２７（凹
部２６）とがシリコンウエハ２１の両面側で位置ずれす
るのを確実に防止でき、シリコンウエハ２１に対して異
方性のエッチング処理を用いた両面加工を簡単に施すこ
とができると共に、各ピエゾ抵抗素子２５をダイヤフラ
ム部２７上の適切な位置に配設でき、圧力センサ２３の
検出性能を安定させて高精度に形成することができる。Therefore, according to the present embodiment, even when the surface 21A (cut surface) of the silicon wafer 21 varies, the piezoresistive elements 25 and the diaphragm 27 (recess 26) are formed on both sides of the silicon wafer 21. And the silicon wafer 21 can be easily subjected to double-sided processing using anisotropic etching, and each piezoresistive element 25 can be properly mounted on the diaphragm 27. The pressure sensor 23 can be formed at a high accuracy with a stable detection performance.
【００７３】また、シリコンウエハ２１に各透過孔２２
を基準として両面加工を施すことができるから、単一の
露光装置４１を用いてシリコンウエハ２１に対して片面
ずつ順次加工を施すことにより、各ピエゾ抵抗素子２５
とダイヤフラム部２７とを高い精度で整合でき、従来技
術に比較して露光用の設備を大幅に簡略化することがで
きる。Further, each of the transmission holes 22 is formed in the silicon wafer 21.
Can be applied to each of the piezoresistive elements 25 by sequentially processing the silicon wafer 21 one by one using a single exposure apparatus 41.
And the diaphragm 27 can be aligned with high accuracy, and the equipment for exposure can be greatly simplified as compared with the prior art.
【００７４】さらに、位置合わせマーク形成工程では、
シリコンウエハ２１の表面２１Ａ側に各透過孔２２を基
準として各位置合わせマーク３８を形成するようにした
から、素子形成工程等では、例えば酸化膜３９，４２、
金属膜４３、レジスト４０等をシリコンウエハ２１の表
面２１Ａに形成したときに、これらの膜部材により各透
過孔２２の一側開口部２２Ａが塞がれる場合でも、これ
らの膜部材を介して段付き状に盛り上がった各位置合わ
せマーク３８を用いて第１露光マスク３２等の位置合わ
せを確実に行うことができ、シリコンウエハ２１の加工
処理に対する自由度を高めることができる。Further, in the alignment mark forming step,
Since the respective alignment marks 38 are formed on the front surface 21A side of the silicon wafer 21 with reference to the respective transmission holes 22, for example, in the element forming step, for example, the oxide films 39, 42,
When the metal film 43, the resist 40, and the like are formed on the surface 21A of the silicon wafer 21, even if one side opening 22A of each of the transmission holes 22 is closed by these film members, a step is formed through these film members. The alignment of the first exposure mask 32 and the like can be reliably performed using the alignment marks 38 that are raised in the form of a stick, and the degree of freedom in processing the silicon wafer 21 can be increased.
【００７５】なお、前記実施例では、位置合わせマーク
形成工程によりシリコンウエハ２１の表面２１Ａ側に各
位置合わせマーク３８を形成する構成としたが、本発明
はこれに限らず、各位置合わせマーク３８を省略し、各
透過孔２２の一側開口部２２Ａ、他側開口部２２Ｂを基
準としてシリコンウエハ２１に両面加工を施すようにし
てもよい。In the above embodiment, each alignment mark 38 is formed on the surface 21A of the silicon wafer 21 by the alignment mark forming step. However, the present invention is not limited to this, and each alignment mark 38 is formed. May be omitted, and the silicon wafer 21 may be subjected to double-sided processing with reference to the opening 22A on one side and the opening 22B on the other side of each transmission hole 22.
【００７６】また、前記実施例では、各透過孔２２をシ
リコンウエハ２１の両面側に開口させる構成としたが、
本発明はこれに限らず、例えばシリコンウエハ２１の両
面側へと光等を実質的に透過させ得る透過孔であればよ
く、例えば図９に示すように各透過孔２２の一側開口部
２２Ａを酸化膜３６により閉塞したままの状態で、素子
形成工程、凹部形成工程を行うことにより、透過孔２２
をシリコンウエハ２１の両面側から透視可能な小径穴と
して形成してもよい。In the above embodiment, each transmission hole 22 is opened on both sides of the silicon wafer 21.
The present invention is not limited to this. For example, any transmission hole that can substantially transmit light or the like to both sides of the silicon wafer 21 may be used. For example, as shown in FIG. The element forming step and the concave part forming step are performed while keeping
May be formed as small-diameter holes that can be seen through from both sides of the silicon wafer 21.
【００７７】さらに、前記実施例では、シリコンウエハ
２１に圧力センサ２３を形成する場合を例に挙げて述べ
たが、本発明はこれに限らず、例えば振動センサ、流速
・流量センサ、または半導体の集積回路等からなる微細
構造物をシリコンウエハの両面側に加工形成する場合に
適用してもよい。Further, in the above embodiment, the case where the pressure sensor 23 is formed on the silicon wafer 21 has been described as an example. However, the present invention is not limited to this. For example, a vibration sensor, a flow rate / flow rate sensor, or a semiconductor device may be used. The present invention may be applied to a case where a microstructure formed of an integrated circuit or the like is processed and formed on both sides of a silicon wafer.
【００７８】[0078]
【発明の効果】以上詳述した通り、請求項１に記載の発
明によれば、透過孔形成工程で異方性エッチングを用い
てシリコンウエハの結晶面に沿った透過孔を形成し、凹
部形成工程でも同様の異方性エッチングにより凹部を形
成しているので、シリコンウエハのカット面に加工誤差
等によるばらつきがある場合でも、シリコンウエハの一
面側に前記透過孔を基準として形成した回路素子とシリ
コンウエハの他面側に形成した凹部とを容易に整合させ
ることができ、回路素子と凹部とがシリコンウエハの両
面側で位置ずれしたりするのを確実に防止できる。従っ
て、シリコンウエハのカット面にばらつきがある場合で
も、シリコンウエハに対して異方性エッチングを用いた
両面加工を簡単に施すことができ、シリコンウエハの表
面と裏面側とに形成する回路素子と凹部とをシリコンウ
エハの両面側で安定させて位置合わせすることができ
る。また、シリコンウエハに対して両面加工を施すとき
に単一の露光装置を用いても、回路素子と凹部とを両面
側で整合させて形成でき、例えば両面露光装置等を採用
する必要がなくなり、露光用設備の小型化、低コスト化
等を図ることができる。As described in detail above, according to the first aspect of the present invention, in the through hole forming step, through holes are formed along the crystal plane of the silicon wafer by using anisotropic etching to form recesses. Since the concave portion is formed by the same anisotropic etching in the process, even if the cut surface of the silicon wafer has a variation due to a processing error or the like, the circuit element formed on the one surface side of the silicon wafer based on the transmission hole is used. The recess formed on the other surface of the silicon wafer can be easily matched, and the circuit element and the recess can be reliably prevented from being displaced on both sides of the silicon wafer. Therefore, even when there is a variation in the cut surface of the silicon wafer, double-sided processing using anisotropic etching can be easily performed on the silicon wafer, and circuit elements formed on the front surface and the back surface of the silicon wafer can be used. The concave portion can be stably aligned on both sides of the silicon wafer. In addition, even when a single exposure apparatus is used when performing double-sided processing on a silicon wafer, circuit elements and concave portions can be formed in alignment on both sides, thereby eliminating the need to employ, for example, a double-sided exposure apparatus. The size and cost of the exposure equipment can be reduced.
【００７９】一方、請求項２に記載の発明では、位置合
わせマーク形成工程で透過孔を基準としてシリコンウエ
ハの一面側に位置合わせマークを形成するようにしたか
ら、素子形成工程でこの位置合わせマークを基準として
形成した回路素子と、凹部形成工程で透過孔を基準とし
て形成した凹部とをシリコンウエハの両面側で容易に整
合させることができる。また、素子形成工程の途中で例
えばエッチング材料等により透過孔が塞がれるような場
合でも、位置合わせマークを基準としてシリコンウエハ
の一面側に回路素子を高い位置決め精度もって形成でき
る。According to the second aspect of the present invention, in the alignment mark forming step, the alignment mark is formed on one surface side of the silicon wafer with reference to the transmission hole. And the recess formed based on the transmission hole in the recess forming step can be easily matched on both sides of the silicon wafer. Further, even in the case where the transmission hole is blocked by, for example, an etching material during the element forming process, the circuit element can be formed on one surface side of the silicon wafer with high positioning accuracy with reference to the alignment mark.
【００８０】また、請求項３に記載の発明にあっては、
素子形成工程で第１露光マスクの位置合わせマークをシ
リコンウエハの位置合わせマークに一致させ、凹部形成
工程では第２露光マスクの位置合わせマークを透過孔に
一致させることにより、第１，第２露光マスクの各パタ
ーンを透過孔を基準として互いに位置合わせした状態で
シリコンウエハの両面側にそれぞれ転写でき、これらの
転写した各パターンに基づき回路素子と凹部とを互いに
高い精度もって整合させることができる。Further, according to the third aspect of the present invention,
By aligning the alignment mark of the first exposure mask with the alignment mark of the silicon wafer in the element forming step, and aligning the alignment mark of the second exposure mask with the transmission hole in the concave part forming step, the first and second exposure masks are formed. The respective patterns of the mask can be transferred to both sides of the silicon wafer in a state where they are aligned with each other with reference to the transmission holes. Based on these transferred patterns, the circuit element and the recess can be aligned with each other with high precision.
【図１】本発明の実施例に用いるシリコンウエハを示す
斜視図である。FIG. 1 is a perspective view showing a silicon wafer used in an embodiment of the present invention.
【図２】シリコンウエハに形成された透過孔を拡大して
示す平面図である。FIG. 2 is an enlarged plan view showing a transmission hole formed in a silicon wafer.
【図３】図２中の矢示 III−III 方向からみた拡大断面
図である。FIG. 3 is an enlarged sectional view as seen from the direction of arrows III-III in FIG. 2;
【図４】シリコンウエハから形成される圧力センサを示
す平面図である。FIG. 4 is a plan view showing a pressure sensor formed from a silicon wafer.
【図５】図４中の矢示Ｖ−Ｖ方向からみた拡大断面図で
ある。FIG. 5 is an enlarged cross-sectional view as viewed from a direction indicated by arrows VV in FIG. 4;
【図６】シリコンウエハに対して各透過孔用の露光マス
ク等を位置合わせする状態を示す斜視図である。FIG. 6 is a perspective view showing a state in which an exposure mask and the like for each transmission hole are aligned with a silicon wafer.
【図７】第１，第２露光マスク等をシリコンウエハに対
して位置合わせする状態を示す斜視図である。FIG. 7 is a perspective view showing a state in which first and second exposure masks and the like are aligned with respect to a silicon wafer.
【図８】シリコンウエハの両面側に酸化膜を形成した状
態を拡大して示す縦断面図である。FIG. 8 is an enlarged longitudinal sectional view showing a state in which oxide films are formed on both sides of a silicon wafer.
【図９】透過孔形成工程によりシリコンウエハに対して
裏面側から透過孔を形成する状態を示す図８と同様の縦
断面図である。9 is a vertical sectional view similar to FIG. 8, showing a state in which a transmission hole is formed from the back surface side of the silicon wafer in the transmission hole forming step.
【図１０】透過孔形成工程の後でシリコンウエハの表面
側にシリコンの表層部を形成した状態を示す縦断面図で
ある。FIG. 10 is a longitudinal sectional view showing a state in which a surface layer portion of silicon is formed on the front surface side of the silicon wafer after the through hole forming step.
【図１１】シリコンウエハの表面側にシリコンの窒化膜
を形成した状態を示す縦断面図である。FIG. 11 is a longitudinal sectional view showing a state in which a silicon nitride film is formed on the front side of a silicon wafer.
【図１２】窒化膜によりシリコンウエハの表面側に位置
合わせマークを形成する位置合わせマーク形成工程を示
す縦断面図である。FIG. 12 is a longitudinal sectional view showing an alignment mark forming step of forming an alignment mark on the front surface side of a silicon wafer with a nitride film.
【図１３】位置合わせマーク形成工程後にシリコンウエ
ハの表面側にシリコンの酸化膜を形成した状態を示す縦
断面図である。FIG. 13 is a longitudinal sectional view showing a state where a silicon oxide film is formed on the front surface side of the silicon wafer after the alignment mark forming step.
【図１４】素子形成工程により図１３中の酸化膜上に塗
布したレジストに第１露光マスクのパターンを転写した
状態を示す縦断面図である。FIG. 14 is a longitudinal sectional view showing a state where a pattern of a first exposure mask is transferred to a resist applied on the oxide film in FIG. 13 in an element forming step.
【図１５】素子形成工程により図１４中の酸化膜をマス
クとしてシリコンウエハの表面側にピエゾ抵抗素子を形
成する状態を示す縦断面図である。FIG. 15 is a longitudinal sectional view showing a state in which a piezoresistive element is formed on the front surface side of a silicon wafer using the oxide film in FIG. 14 as a mask in an element forming step.
【図１６】ピエゾ抵抗素子を形成したシリコンウエハの
表面側から酸化膜を除去した状態を示す縦断面図であ
る。FIG. 16 is a longitudinal sectional view showing a state in which an oxide film has been removed from the surface side of a silicon wafer on which a piezoresistive element has been formed.
【図１７】素子形成工程により露光装置の基台上に載置
したシリコンウエハの表面側を第１露光マスクを介して
露光させる状態を示す斜視図である。FIG. 17 is a perspective view showing a state in which the front side of a silicon wafer placed on a base of an exposure apparatus in a device forming step is exposed through a first exposure mask.
【図１８】ピエゾ抵抗素子の上からシリコンウエハの表
面側にシリコンの酸化膜を形成した状態を示す縦断面図
である。FIG. 18 is a longitudinal sectional view showing a state in which a silicon oxide film is formed on the surface side of a silicon wafer from above a piezoresistive element.
【図１９】酸化膜によりシリコンウエハの表面側に絶縁
部を形成した状態を示す縦断面図である。FIG. 19 is a longitudinal sectional view showing a state in which an insulating portion is formed on the front side of a silicon wafer by an oxide film.
【図２０】絶縁部の上からシリコンウエハの表面側に金
属膜を形成した状態を示す縦断面図である。FIG. 20 is a longitudinal sectional view showing a state in which a metal film is formed on the surface of the silicon wafer from above the insulating portion.
【図２１】金属膜によりシリコンウエハの表面側に絶縁
部を介して配線部を形成した状態を示す縦断面図であ
る。FIG. 21 is a longitudinal sectional view showing a state in which a wiring portion is formed by a metal film on the front side of a silicon wafer via an insulating portion.
【図２２】凹部形成工程によりシリコンウエハの裏面側
に第２露光マスクのパターンを転写する状態を示す斜視
図である。FIG. 22 is a perspective view showing a state in which a pattern of a second exposure mask is transferred to the back surface side of the silicon wafer in the recess forming step.
【図２３】凹部形成工程によりシリコンウエハの裏面側
から表面側に向けてダイヤフラム部用の凹部を形成した
状態を示す縦断面図である。FIG. 23 is a longitudinal sectional view showing a state in which a concave portion for a diaphragm is formed from the back surface side to the front surface side of the silicon wafer in the concave portion forming step.
【図２４】カット面にばらつきがあるシリコンウエハに
形成した圧力センサを示す図４と同様の平面図である。FIG. 24 is a plan view similar to FIG. 4, illustrating a pressure sensor formed on a silicon wafer having a variation in cut surface.
【図２５】従来技術によるシリコンウエハ等を示す斜視
図である。FIG. 25 is a perspective view showing a conventional silicon wafer and the like.
【図２６】シリコンウエハから形成される圧力センサを
示す一部破断の斜視図である。FIG. 26 is a partially broken perspective view showing a pressure sensor formed from a silicon wafer.
【図２７】図２６に示す圧力センサの縦断面図である。FIG. 27 is a longitudinal sectional view of the pressure sensor shown in FIG. 26.
【図２８】シリコンウエハのカット面に生じたばらつき
によりダイヤフラム部用の凹部が傾斜した状態を示す縦
断面図である。FIG. 28 is a vertical cross-sectional view showing a state where a concave portion for a diaphragm portion is inclined due to a variation generated on a cut surface of a silicon wafer.
２１ シリコンウエハ ２２ 透過孔 ２３ 圧力センサ ２５ ピエゾ抵抗素子（回路素子） ２６ 凹部 ２７ ダイヤフラム部 ３２ 第１露光マスク ３２Ａ 位置合わせマーク ３５ 第２露光マスク ３５Ａ 位置合わせマーク ３８ 位置合わせマーク Reference Signs List 21 silicon wafer 22 transmission hole 23 pressure sensor 25 piezoresistive element (circuit element) 26 recess 27 diaphragm section 32 first exposure mask 32A alignment mark 35 second exposure mask 35A alignment mark 38 alignment mark
Claims (3)
面側に向けて他面側から異方性エッチングを施すことに
より、該シリコンウエハの予め定められた位置に透過孔
を形成する透過孔形成工程と、前記シリコンウエハの一
面側に前記透過孔を基準として回路素子を形成する素子
形成工程と、前記透過孔を基準として前記シリコンウエ
ハの他面側から一面側に向けた異方性エッチングを施す
ことにより、前記回路素子と対応した位置に凹部を形成
する凹部形成工程とを含んでなるシリコンウエハの加工
方法。1. A through hole forming step of forming a through hole at a predetermined position on a silicon wafer serving as a substrate by subjecting the silicon wafer to an anisotropic etching from one side toward the other side. An element forming step of forming a circuit element on one surface side of the silicon wafer based on the transmission hole, and performing anisotropic etching from the other surface side of the silicon wafer to one surface side on the basis of the transmission hole. A recess forming step of forming a recess at a position corresponding to the circuit element.
面側に向けて他面側から異方性エッチングを施すことに
より、該シリコンウエハの予め定められた位置に透過孔
を形成する透過孔形成工程と、前記シリコンウエハの一
面側に前記透過孔を基準として位置合わせマークを形成
する位置合わせマーク形成工程と、前記シリコンウエハ
の一面側に前記位置合わせマークを基準として回路素子
を形成する素子形成工程と、前記透過孔を基準として前
記シリコンウエハの他面側から一面側に向けた異方性エ
ッチングを施すことにより、前記回路素子と対応した位
置に凹部を形成する凹部形成工程とを含んでなるシリコ
ンウエハの加工方法。2. A transmission hole forming step of forming a transmission hole at a predetermined position on a silicon wafer serving as a substrate by subjecting the silicon wafer to anisotropic etching from one side toward the other side. An alignment mark forming step of forming an alignment mark on one surface side of the silicon wafer based on the transmission hole; and an element forming step of forming a circuit element on one surface side of the silicon wafer based on the alignment mark. And a recess forming step of forming a recess at a position corresponding to the circuit element by performing anisotropic etching from the other surface of the silicon wafer toward the one surface with reference to the transmission hole. Silicon wafer processing method.
第１露光マスクの位置合わせマークを前記シリコンウエ
ハの位置合わせマークに一致させ、この状態で該シリコ
ンウエハの一面側に前記第１露光マスクのパターンを転
写して前記回路素子を形成し、前記凹部形成工程では、
予め用意された第２露光マスクの位置合わせマークを前
記シリコンウエハの透過孔に一致させ、この状態で該シ
リコンウエハの他面側に前記第２露光マスクのパターン
を転写して前記凹部を形成してなる請求項２に記載のシ
リコンウエハの加工方法。3. In the element forming step, the alignment mark of the first exposure mask prepared in advance is matched with the alignment mark of the silicon wafer, and in this state, the first exposure mask is placed on one surface side of the silicon wafer. The pattern is transferred to form the circuit element, and in the recess forming step,
The alignment mark of the second exposure mask prepared in advance is aligned with the transmission hole of the silicon wafer, and in this state, the pattern of the second exposure mask is transferred to the other surface of the silicon wafer to form the recess. 3. The method for processing a silicon wafer according to claim 2, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147170A JPH10321875A (en) | 1997-05-21 | 1997-05-21 | Method for processing silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147170A JPH10321875A (en) | 1997-05-21 | 1997-05-21 | Method for processing silicon wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321875A true JPH10321875A (en) | 1998-12-04 |
Family
ID=15424175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9147170A Pending JPH10321875A (en) | 1997-05-21 | 1997-05-21 | Method for processing silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321875A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013096747A (en) * | 2011-10-28 | 2013-05-20 | Mitsubishi Electric Corp | Semiconductor pressure sensor and method for manufacturing semiconductor pressure sensor |
| US10395940B1 (en) | 2018-03-13 | 2019-08-27 | Toyota Motor Engineering & Manufacturing North America, Inc. | Method of etching microelectronic mechanical system features in a silicon wafer |
-
1997
- 1997-05-21 JP JP9147170A patent/JPH10321875A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013096747A (en) * | 2011-10-28 | 2013-05-20 | Mitsubishi Electric Corp | Semiconductor pressure sensor and method for manufacturing semiconductor pressure sensor |
| US8647908B2 (en) | 2011-10-28 | 2014-02-11 | Mitsubishi Electric Corporation | Semiconductor pressure sensor and method of manufacturing semiconductor pressure sensor |
| US10395940B1 (en) | 2018-03-13 | 2019-08-27 | Toyota Motor Engineering & Manufacturing North America, Inc. | Method of etching microelectronic mechanical system features in a silicon wafer |
| US10784115B2 (en) | 2018-03-13 | 2020-09-22 | Toyota Motor Engineering & Manufacturing North America, Inc. | Method of etching microelectronic mechanical system features in a silicon wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080248600A1 (en) | Method and device for wafer backside alignment overlay accuracy | |
| US7401525B2 (en) | Micro-machined pressure sensor with polymer diaphragm | |
| US4651120A (en) | Piezoresistive pressure sensor | |
| JPH05283712A (en) | Semiconductor pressure sensor and manufacture thereof | |
| JP3553096B2 (en) | Method of manufacturing micro mechanical structural member | |
| EP1055920A1 (en) | Semiconductor pressure sensor and its manufacturing method | |
| US6967145B2 (en) | Method of maintaining photolithographic precision alignment after wafer bonding process | |
| US7701022B2 (en) | Semiconductor device and method of producing the same | |
| JPH08236788A (en) | Manufacture of semiconductor sensor | |
| JP2005043159A (en) | Pressure sensor | |
| JPH10321875A (en) | Method for processing silicon wafer | |
| US20070128757A1 (en) | Method for forming comb electrodes using self-alignment etching | |
| US7439159B2 (en) | Fusion bonding process and structure for fabricating silicon-on-insulator (SOI) semiconductor devices | |
| US7987727B2 (en) | Semiconductor pressure sensor and fabrication method thereof | |
| KR102685287B1 (en) | MEMS Device And Fabrication Method Of The Same, And The Back-side Mask | |
| JP3552963B2 (en) | Pressure sensor | |
| JPH07318445A (en) | Capacitance type pressure sensor and manufacture thereof | |
| JP2001021428A (en) | Manufacture of element for detecting distortion in pressure sensor | |
| JP3552964B2 (en) | Manufacturing method of pressure sensor | |
| JPS6324617A (en) | Method for double sided exposure of wafer | |
| US7029830B2 (en) | Precision and apertures for lithographic systems | |
| KR20230136984A (en) | MEMS Device And Fabrication Method Of The Same, And The Back-side Mask | |
| JPS61276378A (en) | Manufacture of diaphragm-type semiconductor sensor | |
| JP2001074531A (en) | Flow rate detecting device, and its manufacture | |
| JPS61185930A (en) | Semiconductor substrate with alignment marks for both side masks and manufacture thereof |