JPH10320246A

JPH10320246A - プロセッサ方式性能測定方式

Info

Publication number: JPH10320246A
Application number: JP9145965A
Authority: JP
Inventors: Isao Watanabe; 勲渡辺; Yasunari Yoshino; 泰成芳野; Kaoru Suzuki; 薫鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-05-20
Filing date: 1997-05-20
Publication date: 1998-12-04
Anticipated expiration: 2017-05-20
Also published as: JP3295803B2

Abstract

(57)【要約】【課題】通常のＡＰを用い、不当な分岐予測で実行さ
れる命令を考慮し、多階層動的分岐予測機構を有す擬似
的プロセッサの方式性能の測定方式を提供する。【解決手段】方式情報10と80を入力し、シミュレート
部30と擬似的なプロセッサであるシミュレート部70を初
期設定する。命令取出部31は命令提供部50からモジュー
ル40の命令を取出し、予測部32では３階層分岐予測を
し、状態更新部33は予測の実行又は分岐命令の実行の度
に実行の結果に基づき予測部32の状態を更新し、集計部
34は予測パターンと分岐成立不成立情報に基づき各予測
パターン毎の予測正当回数と不当回数を集計し、状態表
示部35は予測部の状態情報を60に出力する。シミュレー
ト部70は命令バッファに格納された命令の実行をシミュ
レートし、性能評価部90は各階層の予測正当性とシミュ
レート30、70における遅延時間に基づくプロセッサ方式
性能の評価数値とを算出し、100に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサの方式
性能測定方式に係り、特に多階層動的分岐予測機構を有
するプロセッサの方式性能測定方式に関する。

【０００２】

【従来の技術】プロセッサ方式性能測定方法のアドレス
トレース作成の一方式として、評価対象のアプリケーシ
ョンプログラムに参照した論理アドレスをファイルに出
力するコードを埋め込み、ホストコンピュータ上で実行
することにより命令トレースを作成する方式がある事が
知られている。

【０００３】また、関連する特許として、特開平５−２
３３３８０号がある。これは、ＶＬＩＷ命令の並列実行
に関し、各ＶＬＩＷ命令について、各オペレーションご
との命令の同期実行部で使う各レジスタ及び各パイプラ
インについて待ち制御情報を参照して待ち時間を決定す
ることで、各該命令の実行時間を計算して、性能を測定
する方法である。

【０００４】

【発明が解決しようとする課題】設計したプロセッサ方
式の性能を測定するための従来のプロセッサ方式性能測
定方法では、性能評価専用の評価対象アプリケーション
プログラムとしてオブジェクト形式モジュールを作成す
る必要がある。また、既存のベンチマークを評価対象ア
プリケーションプログラムとして利用する場合には、ベ
ンチマークのソースファイルに変更を加えてオブジェク
ト形式モジュールを得なければならないが、ソースファ
イルが添付されていないオブジェクト形式ベンチマーク
を評価対象アプリケーションプログラムとした時には、
性能評価が困難という欠点を有している。また従来は、
評価対象として用意した命令列を、順番に又は順番を入
れ替えて擬似的に実行し、分岐予測が失敗している場合
には、失敗により費やされた時間を予め定めたサイクル
数とすることにより性能測定結果を出しているので、動
的分岐予測で求められた命令の擬似的な実行による各レ
ジスタ及び各パイプラインについての実際に生じた待ち
時間情報をも利用した性能測定結果が得られないという
問題がある。

【０００５】本発明の目的は、通常のアプリケーション
プログラムを、プロセッサ方式性能測定の評価対象とし
てプログラム変更なしで使用できるようにすることにあ
る。本発明の他の目的は、同一の評価対象としてのアプ
リケーションプログラムを使用する複数の方式のプロセ
ッサ方式性能測定に要する時間を短縮することにある。
本発明のさらに他の目的は、不当な動的分岐予測により
実行される命令による、各レジスタ及び各パイプライン
への影響を考慮した高精度なプロセッサ方式性能測定を
実現することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、情報処理装置の方式性能を評価するた
め、与えられた命令列を実行する論理動作をシミュレー
トし、その実行性能を測定する方式性能測定方式におい
て、入力したオブジェクト形式モジュールを、実行命令
トレースと分岐命令格納位置情報に変換する命令提供部
と、命令を該命令提供部から取得し、多階層動的分岐予
測機構を擬似的に実行する分岐予測機構シミュレート部
と、該分岐予測機構シミュレート部で予測された予測パ
ターン毎の予測正当性から各階層の予測正当性と、多階
層動的分岐予測が不当な状態時に発生する遅延時間に基
づき情報処理装置の方式性能を評価する性能評価部とを
備えるようにしている。

【０００７】また、前記命令提供部は、オブジェクト形
式モジュールを、実際に実行される命令順に命令コード
と命令アドレスを実行命令トレースに登録する実行命令
トレース作成部と、オブジェクト形式モジュールを読み
込み、多階層動的分岐予測時に必要な分岐命令格納位置
情報を作成する分岐命令格納位置情報作成部を有し、オ
ブジェクト形式モジュールと複数種類の分岐予測機構方
式情報を使用してプロセッサ方式性能評価を実行する時
に、該オブジェクト形式モジュールが既にプロセッサ方
式性能評価に使用されている場合には、実行命令トレー
スと分岐命令格納位置情報の作成処理が省略可能である
ようにしている。

【０００８】また、前記分岐予測機構シミュレート部
は、実際に実行される命令と不当な分岐予測により実行
される命令とを、命令提供部から取得する命令取り出し
部と、取り出した複数の該命令から、各階層の分岐の予
測パターンを求め、次に取り出す必要のある該命令を決
定する予測部と、予測に必要な分岐予測機構の状態情報
を更新する状態更新部と、実際に実行した命令の実行結
果と予測パターンに基づき、予測パターン毎の予測正当
性を求める事象発生回数集計部と、分岐予測機構の動作
状態を確認するための動作状態確認情報を出力する状態
表示部とを備えるようにしている。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。図１は、本発明の一実施例の構成図であ
り、図２は、本発明の命令提供部の一実施例の構成図で
ある。図３は、図２の代案の構成図である。図４、図
５、図６及び図７は、３階層動的分岐予測機構による動
作の一例を説明する図である。図８は、動作状態確認情
報６０の一部の例であり、図９は、分岐予測機構方式情
報１０の一部の例であり、図１０は、分岐予測機構以外
のプロセッサ方式情報８０の一部の例であり、図１１
は、各階層の予測正当性１００の一部の例である。図１
２は、プロセッサ方式性能測定処理の一例のフローチャ
ートであり、図１３と図１４は、命令提供部５０の一例
のフローチャートであり、図１５は、予測部３２の一例
のフローチャートである。

【００１０】図１のプロセッサ方式性能測定装置の一例
の構成図について説明する。分岐予測機構方式情報１
０、及び分岐予測機構以外のプロセッサ方式情報８０を
取得し、初期設定を行う。この初期設定により、方式性
能の測定対象となるプロセッサを擬似的に作り上げ、ま
た、分岐予測機構シミュレート部を作り上げる。この
後、分岐予測機構シミュレート部３０の命令取り出し部
３１により、最初の命令フェッチ分の命令列である４命
令を取得する。命令は命令提供部５０から取得する。

【００１１】予測部３２では、命令取り出し部３１によ
り取得した４命令の命令アドレスと、命令コードと、分
岐予測機構シミュレート部３０で管理している３階層分
岐予測機構（図示省略）の動作状態の情報を用いて、初
期時間に得られる第１階層予測と、その１サイクル後に
得られる第２階層予測と、２サイクル後に得られる第３
階層予測を選出する。各階層予測の処理開始は同時に行
われる。このとき、４命令中に分岐命令が含まれていな
くても予測は実行される。予測の内容は、命令フェッチ
中の命令内に分岐命令が存在しない、または、命令フェ
ッチ中の命令内に分岐命令が存在するが分岐は不成立、
または、命令フェッチ中の命令内に分岐命令が存在し分
岐は成立である。ｎ回の連続した予測を実行する際に、
ｎ回目の命令フェッチの命令アドレスを選出するには、
ｎ−１回目の命令フェッチ時の第１階層予測と、ｎ−２
回目の命令フェッチの第２階層予測と、ｎ−３回目の命
令フェッチの第３階層予測を利用する。

【００１２】状態更新部３３では、分岐予測機構シミュ
レート部３０で管理している３階層分岐予測機構の動作
状態の情報を更新する。更新のタイミングや、更新の条
件等は、分岐予測機構方式情報１０により設定された分
岐予測機構シミュレート部３０の方式による。分岐予測
が不当であったことが確認された時や、分岐予測が正当
であったことが確認された時に、次回同一の命令アドレ
スで命令フェッチをした際にそれぞれの階層で正当な予
測ができる可能性が向上するように、それぞれの階層の
動作状態を更新する。

【００１３】状態表示部３５では、毎サイクルの分岐予
測機構シミュレート部３０で管理している３階層分岐予
測機構の動作状態を確認するために、動作状態確認情報
６０を出力する。動作状態の確認が不必要な時には、プ
ロセッサ方式性能測定の処理速度を向上するために、動
作状態確認情報６０を出力しない。動作状態確認情報
は、図４、図５、図６、図７のような命令フェッチの流
れを確認解析することを可能とするので、より高性能な
多階層動的分岐予測機構の方式を考案するために利用さ
れる。

【００１４】事象発生回数集計部３４では、命令フェッ
チ時に３階層動的分岐予測機構が各階層ごとにどのよう
な予測を選択したかの情報を予測パターンとして保存す
る。そして、該命令フェッチ中の命令内に分岐命令が存
在し、該分岐命令が命令バッファに格納され、その分岐
命令が擬似的に実行された時の分岐の成立不成立の情報
を取得する。上記保存した予測パターンと分岐の成立不
成立の情報との２つの情報から、各予測パターン毎の予
測の正当回数と不当回数を集計する。また、３階層動的
分岐予測機構で発生する事象についても、発生回数を集
計している。

【００１５】分岐予測後の命令シミュレート部７０で
は、分岐予測機構シミュレート部３０で命令フェッチに
より３階層分岐予測が終了して命令バッファに格納され
た命令を、各パイプライン毎に可能な命令からアウト・
オブ・オーダーで（元の順番に関係なく）実行し、各レ
ジスタ、各パイプライン、キャッシュ、メモリ、バス等
の占有処理をする。ここで、占有処理とは、レジスタ等
の各ユニットが使用されるとき、ユニット毎の以後の使
用時間を示す使用時間情報を保存し、あるユニットが使
用されている時間帯にその同一ユニットを使用しようと
したときには、使用可能となるまでの時間を遅延時間と
して算出する処理であり、方式性能測定に利用する従来
の方法である。不当な分岐予測により実行された命令
は、分岐予測後の命令シミュレート部７０で該命令に関
する占有処理を実行した後にキャンセルされるか（この
場合占有処理はされたままとなる）、命令バッファに格
納されたままで占有処理を実行する前にキャンセルされ
る。

【００１６】命令提供部５０から提供される実行命令が
全て擬似的に実行されるまで繰り返し分岐予測機構シミ
ュレート部３０と分岐予測後の命令シミュレート部７０
での実行をする。性能評価部９０では、事象発生回数集
計部３４で集計した各予測パターン毎の正当回数と不当
回数から、各階層の予測正当性を算出する。また、分岐
予測機構シミュレート部３０と、分岐予測後の命令シミ
ュレート部７０とで算出された遅延時間を利用すること
により、評価対象としたオブジェクト形式モジュール４
０をプロセッサ、すなわち分岐予測機構方式情報１０と
分岐予測機構以外のプロセッサ方式情報８０で設定した
プロセッサにおいて、擬似的に実行した時の該プロセッ
サの方式性能を評価するための数値を算出する。

【００１７】以下、図２と図３を用いて、図１の命令提
供部５０をさらに詳しく説明する。図２で示している命
令提供部５０では、評価対象とするオブジェクト形式モ
ジュール４０を、実行命令トレース（実行命令列デー
タ）作成部５５により、実行命令トレース５６に変換
し、また、分岐命令格納位置情報作成部５３により、分
岐命令格納位置情報５４に変換する。分岐命令格納位置
情報５４には、メモリ領域に格納されたオブジェクト形
式モジュール４０の中に存在した分岐命令がどの命令ア
ドレスに格納されているかの情報が保存される。さら
に、高精度の方式性能測定を実現するために、分岐命令
だけでなく、全ての命令に対して格納されている命令ア
ドレスの情報を保存する。命令取り出し部３１は、命令
提供部５０で作成された実行命令トレース５６から、実
際に実行される命令を取得する。また、分岐予測機構シ
ミュレート部３０で予測した命令アドレスによる命令フ
ェッチ時に、実行命令トレース５６に保存されている命
令以外の命令が必要となった場合は、分岐命令格納位置
情報５４に保存されている命令アドレスを利用して命令
を取得する。以上述べたように、図２のように一回評価
対象とするオブジェクト形式モジュール４０を、実行命
令トレース５６と分岐命令格納位置情報５４に変換して
保存することで、同一評価対象で再度プロセッサ方式性
能測定を実施する時の測定時間を短縮することが可能で
ある。

【００１８】図２の代案である図３で示している命令提
供部５０では、図２における実行命令トレース５６と分
岐命令格納位置情報５４を作成する代わりに、実行命令
列提供部５１と、誤分岐予測先命令列提供部５２とを有
する。命令提供部５０は、オブジェクト形式モジュール
４０を全て格納できるだけの大きさのメモリ領域を確保
し、その領域に該モジュール４０の情報を全て取り込
む。取り込んだ該モジュール内の命令列とデータによ
り、実行命令列提供部５１から実行される命令を順番に
提供することができる。

【００１９】また、命令取り出し部３１が、不当な分岐
予測により実行される命令を要求している場合には、誤
分岐予測先命令列提供部５２から、実際に実行される命
令以外の命令を取り出すことができる。以上述べたよう
に、図１、図２、図３のような構成でプロセッサの方式
性能を測定することで、実際に実行される命令以外の命
令をも考慮した測定が可能となり、高精度なプロセッサ
方式性能測定が実現できる。

【００２０】次に、図４、図５、図６、図７で、多階層
動的分岐予測機構の一例について説明する。ある命令ア
ドレスに格納されている分岐命令が実行された場合、該
分岐命令の次に実行される命令は、分岐不成立時は該分
岐命令が格納されていた命令アドレスの次順の命令アド
レスに格納されている命令であり、また分岐成立時は該
分岐命令に示されているターゲットアドレスに格納され
ている命令である。動的分岐予測機構は、命令列をキャ
ッシュメモリからプロセッサ内の命令バッファに格納
（以下、命令フェッチと略す）する際に、命令フェッチ
中の命令列内の分岐命令の有無と、その分岐命令の分岐
成立不成立を予測して、次に命令フェッチする命令列の
先頭命令アドレスを選択する。基本的に、キャッシュミ
スが発生した時と、命令バッファに空きが無くなった時
を除いて、命令フェッチは毎サイクル実行される。ここ
で、サイクルとは方式性能測定にも使用する単位であ
る。ここでは、一度の命令フェッチで最大４命令を命令
バッファに格納され、命令フェッチを開始して命令バッ
ファに命令列が格納されるまでにかかる時間は３サイク
ルとする。

【００２１】最初の命令フェッチＦ０により命令列が命
令バッファに格納されて、次に実際に実行される命令が
含まれる命令フェッチＦｔが命令バッファに格納される
までの動作について説明する。図４、図５、図６、図７
では、横軸はサイクル数で１サイクル進むと１マス右に
移動し、縦軸は命令の流れで下方向に移動する。

【００２２】図４は、３階層動的分岐予測の第１階層予
測が正当であった時の命令フェッチの流れの図である。
図４について説明する。命令フェッチＦ０に対して、第
１階層予測はＩＦ１サイクル目（ＩＦは命令フェッチの
略号）のタイミングで完了され、次の命令フェッチＦｔ
を選択する。第２階層予測はＩＦ２サイクル目のタイミ
ングで完了され、第１階層予測と同一の予測をしたとす
る。第３階層予測はＩＦ３サイクル目のタイミングで完
了され、第２階層予測と同一の予測をしたとする。第
２、第３階層の予測共、第１階層の予測と同一であるた
め、第１階層の予測が正当であったとする。実際には、
図７で示すように第３階層の予測が不当である可能性が
あるが、図４では、第３階層予測不当確認で不当が確認
されなかった時を想定している。命令フェッチＦ０が命
令バッファに到達してから命令フェッチＦｔが命令バッ
ファに到達するまでには１サイクルかかり、３階層動的
分岐予測機構による遅延時間は０サイクルとなる。な
お、第３階層予測はＩＦ３サイクル目のタイミングで完
了され、予測に最も多くの時間を費やし、予測精度が最
も高くなっている。予測精度は第２階層予測、第１階層
予測の順に低くなっている。したがつて、第３階層予測
が第２階層予測、第１階層予測と異なる場合には、第３
階層予測が採用される。

【００２３】図５は、３階層動的分岐予測の第１階層予
測が不当で、第２階層予測が正当であった時の命令フェ
ッチの流れの図である。図５について説明する。命令フ
ェッチＦ０に対して、第１階層予測はＩＦ１サイクル目
のタイミングで完了され、次の命令フェッチＦ１を選択
する。第２階層予測はＩＦ２サイクル目のタイミングで
完了され、第１階層予測と異なる予測をしたとする。前
階層の予測と現階層の予測とが異なる場合は、命令フェ
ッチを再実行する。前階層で予測した命令アドレスによ
り実行した命令フェッチＦ１はキャンセルされ、新たに
第２階層予測の命令フェッチＦｔを選択する。第３階層
予測はＩＦ３サイクル目のタイミングで完了され、第２
階層予測と同一の予測をしたとする。第３階層予測が、
第２階層の予測と同一であるため、第２階層の予測が正
当であったとする。実際には、図７で示すように第３階
層の予測が不当である可能性があるが、図５では、第３
階層予測不当確認で不当が確認されなかった時を想定し
ている。命令フェッチＦ０が命令バッファに到達してか
ら命令フェッチＦｔが命令バッファに到達するまでに
は、命令フェッチＦ１のキャンセルのために２サイクル
かかり、３階層動的分岐予測機構による遅延時間は１サ
イクルとなる。

【００２４】図６は、３階層動的分岐予測の第１、第２
階層予測が不当で、第３階層予測が正当であった時の命
令フェッチの流れの図である。図６について説明する。
命令フェッチＦ０に対して、第１階層予測はＩＦ１サイ
クル目のタイミングで完了され、次の命令フェッチＦ１
を選択する。第２階層予測はＩＦ２サイクル目のタイミ
ングで完了され、第１階層予測と同一の予測をしたとす
る。この場合、命令フェッチＦ０の第１階層予測により
次の命令フェッチＦ１の命令アドレスを選択したのと同
様に、命令フェッチＦ１の第１階層予測により次の命令
フェッチＦ２の命令アドレスを選択する。命令フェッチ
Ｆ０に対する第３階層予測は、ＩＦ３サイクル目のタイ
ミングで完了され、第２階層の予測と異なる予測をした
とする。前階層の予測と現階層の予測とが異なる場合
は、命令フェッチを再実行する。前々階層で予測した命
令アドレスにより実行した命令フェッチＦ１、及び前階
層で予測した命令アドレスにより実行した命令フェッチ
Ｆ２はキャンセルされ、新たに第３階層予測の命令フェ
ッチＦｔを選択する。実際には、図７で示すように第３
階層の予測が不当である可能性があるが、図６では、第
３階層予測不当確認で不当が確認されなかった時を想定
している。命令フェッチＦ０が命令バッファに到達して
から命令フェッチＦｔが命令バッファに到達するまでに
は、命令フェッチＦ１とＦ２のキャンセルのために３サ
イクルかかり、３階層動的分岐予測機構による遅延時間
は２サイクルとなる。

【００２５】図７は、３階層動的分岐予測の第３階層予
測が不当であった時の命令フェッチの流れの図である。
図７について説明する。命令フェッチＦ０に対して、第
１階層予測はＩＦ１サイクル目のタイミングで完了さ
れ、次の命令フェッチＦ１を選択する。第２階層予測は
ＩＦ２サイクル目のタイミングで完了され、第１階層予
測と同一の予測をしたとする。この場合、命令フェッチ
Ｆ０の第１階層予測により次の命令フェッチＦ１の命令
アドレスを選択したのと同様に、命令フェッチＦ１の第
１階層予測により次の命令フェッチＦ２の命令アドレス
を選択する。同様の命令フェッチ選択処理を、続けて実
行し、命令フェッチＦ０が命令バッファに到達してから
４サイクル経過したタイミングにおいて、予測ではなく
実際に分岐命令を実行した結果、命令フェッチＦ０によ
る第３階層予測が不当であったことが確認されると、命
令フェッチＦ０、Ｆ１、Ｆ２、Ｆ３、Ｆ４、Ｆ５、Ｆ６
をキャンセルし、次の命令フェッチＦｔを選択すること
になる。命令フェッチＦ０が命令バッファに到達してか
ら命令フェッチＦｔが命令バッファに到達するまでに
は、命令フェッチＦ１、Ｆ２、Ｆ３、Ｆ４、Ｆ５、Ｆ６
のキャンセルのために７サイクルかかり、３階層動的分
岐予測機構による遅延時間は６サイクルとなる。また、
命令フェッチＦｔの命令アドレスを選択するまでに、命
令フェッチＦ０、Ｆ１、Ｆ２、Ｆ３はすでに命令バッフ
ァに到達しているので、命令フェッチＦ１、Ｆ２、Ｆ３
内に含まれる不当な予測による命令が実行されることに
なる。本発明では、この不当な予測により実行すること
になった命令で使用される各レジスタ及び各パイプライ
ンを擬似的に占有するすることができる。

【００２６】次に、図１２のプロセッサ方式性能測定処
理の一例の動作を示すフローチャートについて説明す
る。ステップ２００では、分岐予測機構方式情報１０の
ファイル名と、分岐予測機構以外のプロセッサ方式情報
８０のファイル名を入力する。分岐予測機構方式情報１
０と分岐予測機構以外のプロセッサ方式情報８０によ
り、方式性能を測定するプロセッサを擬似的に作成す
る。また、動作状態確認情報６０出力用のファイル名
と、各階層の予測正当性１００の出力用のファイル名を
入力し、方式性能評価に利用するデータの出力先を選択
する。そして、ステップ２０１に進む。分岐予測機構方
式情報１０の例を図９に示す。分岐予測機構以外のプロ
セッサ方式８０の例を図１０に示す。

【００２７】ステップ２０１では、命令提供部５０の起
動を実行する。ステップ２０１の詳細を図１３で示す。
ステップ３００では、評価対象とするオブジェクト形式
モジュール４０を、ファイル名の指定により選択する。
選択したモジュールのデータ量により、ステップ３０１
で命令提供部５０にメモリ領域を確保する。ステップ３
０２では、確保したメモリ領域に選択したモジュールの
機械語命令列（データ領域を含む）を格納する。ステッ
プ３０３では、方式性能測定対象のプロセッサ上で動作
させるＯＳの方式情報をもとに作成した処理機構（命令
インタプリタ）により、格納したデータから、命令領域
先頭ポインタと、命令領域サイズを求める。ステップ３
０４では、ステップ３０３と同様に、格納したデータか
ら、データ領域先頭ポインタと、データ領域サイズを求
める。ステップ３０５では、命令領域の先頭に格納され
ている命令コードの命令アドレスを設定する。ここで、
命令領域先頭ポインタが示す位置から４バイト毎に命令
コードが格納されている。ステップ３０６では、データ
領域の先頭に格納されている１バイトのデータのデータ
アドレスを設定する。設定するときには、命令領域とデ
ータ領域とに重複する領域が発生しないようにする。ス
テップ３０７では、任意に設定した先頭命令アドレスと
先頭データアドレスにより、データ領域に格納されてい
るデータの内、アドレス値として使用するデータを、前
記設定内容に整合するアドレス値としてのデータに変換
する。そして、図１２のステップ２０２に進む。

【００２８】ステップ２０２では、方式性能測定に使用
する実行サイクルの初期値を０に設定する。そして、ス
テップ２０３に進む。ステップ２０３では、ステップ２
１２で登録される状態更新データをもとに、分岐予測機
構状態を更新する。そして、ステップ２０４に進む。

【００２９】ステップ２０４では、ステップ２００で設
定されたプロセッサの方式における命令フェッチ数分の
命令の情報を、命令提供部５０から順に取得する。命令
フェッチされた命令は、３サイクル後に命令バッファに
格納されるので、それまでは、別に用意する３サイクル
分のメモリ領域の命令フェッチバッファ（ＩＦ１、ＩＦ
２、ＩＦ３と略す）に一時保管させる。

【００３０】ステップ２０４の詳細は図１４に示す。図
１４のステップ４００では、命令フェッチ数分の命令を
全て取得したかと、命令提供部５０の命令領域の命令
が、実際に実行される命令に対して全て取得されたかを
確認し、取得していれば、ステップ４０１に進む。要求
している命令が全て取得できていなければ、ステップ４
０２に進む。ステップ４０１では、要求していた命令を
全て取得できたこと、または、実行するべき命令が全て
取得されたことを、命令取り出し部３１に伝え、ステッ
プ２０５に進む。ステップ４０２では、要求していた命
令が、実際に順番に実行される命令かを確認し、実際に
順番に実行される命令であることが確認されれば、ステ
ップ４０３に進む。そうでなければ、ステップ４０４に
進む。ステップ４０３では、先頭命令アドレスに格納さ
れている命令コードから順に、命令コードを解読し、命
令取り出し部３１に必要な情報（命令アドレスと、命令
コードと命令インタプリタの状態から必要な情報だけを
選択した情報）を提供する。そして、ステップ４００に
進む。ステップ４０４は、命令取り出し部３１から、不
当な分岐予測の結果、次に実行する命令を要求された時
に実行されるステップであり、先頭命令アドレス値と命
令領域の情報により、必要とされる命令の情報（命令ア
ドレスと、命令コードと命令インタプリタから必要な情
報だけを選択した情報）を提供する。そして、ステップ
４００に進む。

【００３１】図１２のステップ２０５では、予測部３２
により、３階層分岐予測機構の予測を実行する。ステッ
プ２０５の詳細は図１５に示す。図１５のステップ５０
０では、一時保管しているＩＦ３に格納されている命令
の情報を命令バッファに格納する。そして、ステップ５
０１に進む。ステップ５０１では、ＩＦ２に格納されて
いる命令の情報をＩＦ３に格納する。そして、ステップ
５０２に進む。ステップ５０２では、ＩＦ１に格納され
ている命令の情報をＩＦ２に格納する。そして、ステッ
プ５０３に進む。ステップ５０３では、命令フェッチし
た命令の情報をＩＦ１に格納する。そして、ステップ５
０４に進む。

【００３２】ステップ５０４では、ＩＦ１の第１階層
（以後ＢＴＡＢと略す）、第２階層（以後ＢＴＡＣと略
す）、第３階層（以後ＢＨＴと略す）の予測を、それぞ
れ分岐予測機構状態の情報により決定する。実際のハー
ドウェアにおける動作ではＢＴＡＢ、ＢＴＡＣ、ＢＨＴ
は順番に得られるが、シミュレーションの場合には、Ｂ
ＴＡＢ、ＢＴＡＣ、ＢＨＴは同時に得られる。決定した
予測は、ＩＦ１内に情報として格納される。そして、ス
テップ５０５に進む。ステップ５０５では、ステップ５
０４で実行された予測の３階層分の予測がどのように決
定されたかの情報を、予測パターンとしてＩＦ１に保存
する。そして、ステップ５０６に進む。この予測パター
ンは、各バッファ間で情報のシフトに応じて、一緒にシ
フトする。予測パターンは、分岐の成立と不成立の２択
の情報だけでなく、キャッシュミス、条件分岐と無条件
分岐の違い、ＢＴＡＢ／ＢＴＡＣ／ＢＨＴの占有処理等
を考慮にいれて作成しているので、パターン数は３９通
りある。図１１の下方に、各パターンの正当数と不当数
の出力例を示す。

【００３３】ステップ５０６では、命令バッファから分
岐命令が実行されたとき、その分岐命令に対して実行さ
れた予測が正当または不当であったかを確認し、事象発
生回数集計部３４で、その分岐命令がフェッチされた時
にＩＦ１で予測された予測パターンに対して、正当また
は不当の集計を行う。そして、ステップ５０７に進む。
ステップ５０７では、ステップ５０６と同様に命令バ
ッファから分岐命令が実行されたとき、その分岐命令の
予測が不当であるかを確認する。不当であれば、ステッ
プ５０８に進み、正当であれば、ステップ５０９に進
む。ステップ５０８は、実行した分岐命令に対する予測
が不当であった時に実行される処理であり、図７で示し
ているように、命令フェッチのやり直しが必要となる。
この場合、ＩＦ１、ＩＦ２、ＩＦ３、命令バッファの情
報のキャンセルを実行し、次に実行する命令フェッチの
命令アドレス（以後ＮＦＡと略す）は、実行した分岐命
令の結果のアドレスとする。ステップ５０８実行後は、
ステップ２１２に進む。

【００３４】ステップ５０９では、ＩＦ３のＢＨＴ予測
とＩＦ３のＢＴＡＣ予測が同一かを確認する。同一なら
ば、ステップ５１１に進み、同一でなければ、ステップ
５１０に進む。ステップ５１０は、ＩＦ３のＢＴＡＣの
予測が不当であった場合の処理であり、図６で示してい
るように、命令フェッチのやり直しが必要となる。この
場合、ＩＦ１、ＩＦ２の情報のキャンセルを実行し、Ｎ
ＦＡはＩＦ３のＢＨＴ予測結果のアドレスとする。ステ
ップ５１０実行後は、ステップ２１２に進む。

【００３５】ステップ５１１では、ＩＦ２のＢＴＡＣ予
測とＩＦ２のＢＴＡＢ予測が同一かを確認する。同一な
らば、ステップ５１３に進み、同一でなければ、ステッ
プ５１２に進む。ステップ５１２は、ＩＦ２のＢＴＡＢ
の予測が不当であった場合の処理であり、図５で示して
いるように、命令フェッチのやり直しが必要となる。こ
の場合、ＩＦ１の情報のキャンセルを実行し、ＮＦＡは
ＩＦ２のＢＴＡＣ予測結果のアドレスとする。ステップ
５１２実行後は、ステップ２１２に進む。

【００３６】ステップ５１３は、図４で示しているよう
な不当がなかった場合の処理であり、ＮＦＡはＩＦ１の
ＢＴＡＢ予測結果のアドレスとする。ステップ５１３実
行後は、ステップ２１２に進む。

【００３７】図１２のステップ２１２では、状態更新デ
ータに更新内容を登録する。そして、ステップ２０６に
進む。ＢＴＡＢ／ＢＴＡＣ／ＢＨＴは、予測を実行する
たび、または、分岐命令が実行されるたびに、動的予測
の精度を向上させるために更新処理が行われる。ステッ
プ２１２は、数サイクル後に更新する内容を一時的に状
態更新データに保存するだけで、更新が必要となる実行
サイクルに達した時にステップ２０３で更新を実行す
る。

【００３８】ステップ２０６では、命令バッファに格納
されている命令を実行るす。そして、ステップ２０７に
進む。命令バッファに命令の情報が格納されているとき
は、その命令が使用パイプラインと、レジスタを求め、
各パイプラインとレジスタの占有処理を実行し、分岐予
測機構以外の機構における遅延時間の発生をシミュレー
トする。使用を希望していたパイプラインやレジスタが
占有中であれば、占有時間が終了し、希望していたパイ
プラインやレジスタが全て使用可能となるまで命令バッ
ファから命令が出力されない。

【００３９】ステップ２０７では、状態表示部３５にお
いて、分岐予測機構状態の情報を、動作状態確認情報６
０として出力する。出力先のファイル名はステップ２０
０で設定されている。図８は、動作状態確認情報の一例
であり、ＢＴＡＢ／ＢＴＡＣ／ＢＨＴの予測、動作の状
態が確認できる。ステップ２０７の処理実行後、ステッ
プ２０８に進む。ステップ２０８では、初期値として設
定した実行サイクルの値を１増加させる。そして、ステ
ップ２０９に進む。ステップ２０９では、命令バッファ
の空き状態を確認する。そして、空きが無い時には、ス
テップ２０６に進むみ、空きがある時には、ステップ２
１０に進む。命令バッファに空きが無い場合には、命令
フェッチ不可能となるため、命令フェッチの処理をせず
に命令バッファに格納されている命令を実行する必要が
ある。

【００４０】ステップ２１０では、評価対象としたオブ
ジェクト形式モジュール４０により実行される命令が全
て実行されたかどうかを確認する。実行するべき命令
が、まだ残っているのであれば、ステップ２０３に進ん
で残りの命令の処理を続ける。全て実行されていれば、
ステップ２１１に進む。

【００４１】ステップ２１１では、性能評価部９０によ
り、各階層ＢＴＡＢ／ＢＴＡＣ／ＢＨＴの予測の正当性
を算出する。算出した結果を各階層の予測正当性１００
の出力ファイルに格納して、プロセッサの性能測定を終
了する。各階層の予測正当性の算出は、図１１の下方に
示しているような予測パターン毎の正当数と不当数の値
を使用して、適当な予測パターンの正当数を加算するこ
とで計算する。

【００４２】以上述べたように、予測部３２で不当に予
測されてた命令をも、命令提供部５０から取得し、実行
することで、高精度なプロセッサ方式性能測定を実施す
ることが可能である。また、命令提供部５０でオブジェ
クト形式モジュール４０をメモリ領域に格納し、性能測
定対象のプロセッサ上で動作させるＯＳの方式情報をも
とに作成した命令インタプリタを使用することで、ソー
スファイルが無いオブジェクト形式だけのアプリケーシ
ョンプログラムを評価対象にすることが可能である。上
述の実施の形態においては、プロセッサの方式性能測定
方法としているが、本発明はプロセッサの方式性能測定
だけでなく、多階層動的分岐機構を有したプロセッサ上
で実行させた時のプログラムの性能評価にも利用でき
る。

【００４３】

【発明の効果】以上述べたように、本発明によれば、通
常のアプリケーションプログラムを、プロセッサ方式性
能測定の評価対象としてプログラム変更なしで使用でき
るので、ソースファイルが無いオブジェクト形式だけの
アプリケーションプログラムを評価対象にすることがで
きる。また、評価対象のオブジェクト形式モジュール
を、実行命令トレースと分岐命令格納位置情報に変換し
ておくことで、同一の評価対象を使用した複数の方式の
プロセッサ方式性能を測定する時間が短縮できる。ま
た、不当な動的分岐予測により実行される命令による、
各レジスタ及び各パイプラインへの影響をも考慮するこ
とで、高精度なプロセッサ方式性能測定を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例の概略構成を示す図である。

【図２】命令提供部５０の一実施例の構成図である。

【図３】命令提供部５０の他の一実施例の構成図であ
る。

【図４】３階層動的分岐予測機構の一例（第１階層予測
が正当の例）を説明するための図である。

【図５】３階層動的分岐予測機構の一例（第２階層予測
が正当の例）を説明するための図である。

【図６】３階層動的分岐予測機構の一例（第３階層予測
が正当の例）を説明するための図である。

【図７】３階層動的分岐予測機構の一例（全階層の予測
が不当の例）を説明するための図である。

【図８】動作状態確認情報６０の一部の例を示す図であ
る。

【図９】分岐予測機構方式情報１０の一部の例を示す図
である。

【図１０】分岐予測機構以外のプロセッサ方式情報８０
の一部の例を示す図である。

【図１１】各階層の予測正当性１００の一部の例を示す
図である。

【図１２】本発明のプロセッサ方式性能測定処理の一例
のフローチャートを示す図である。

【図１３】プロセッサ方式性能測定処理のステップ２０
１の詳細フローチャートを示す図である。

【図１４】プロセッサ方式性能測定処理のステップ２０
４の詳細フローチャートを示す図である。

【図１５】プロセッサ方式性能測定処理のステップ２０
５の詳細フローチャートを示す図である。

【符号の説明】

１０分岐予測機構方式情報３０分岐予測機構シミュレート部４０オブジェクト形式モジュール５０命令提供部６０動作状態確認情報７０分岐予測後の命令シミュレート部８０分岐予測機構以外のプロセッサ方式情報９０性能評価部１００各階層の予測正当性

Claims

【特許請求の範囲】

【請求項１】情報処理装置の方式性能を評価するた
め、与えられた命令列を実行する論理動作をシミュレー
トし、その実行性能を測定する方式性能測定方式におい
て、入力したオブジェクト形式モジュールを、実行命令トレ
ースと分岐命令格納位置情報に変換する命令提供部と、命令を前記命令提供部から取得し、多階層動的分岐予測
機構を擬似的に実行する分岐予測機構シミュレート部
と、該分岐予測機構シミュレート部で予測された予測パター
ン毎の予測正当性から各階層の予測正当性と、多階層動
的分岐予測が不当な状態時に発生する遅延時間に基づき
情報処理装置の方式性能を評価する性能評価部とを備え
ることを特徴とするプロセッサ方式性能測定方式。
【請求項２】請求項１記載のプロセッサ方式性能測定
方式において、前記命令提供部は、オブジェクト形式モジュールを、実
際に実行される命令順に命令コードと命令アドレスを実
行命令トレースに登録する実行命令トレース作成部と、オブジェクト形式モジュールを読み込み、多階層動的分
岐予測時に必要な分岐命令格納位置情報を作成する分岐
命令格納位置情報作成部を有し、オブジェクト形式モジュールと複数種類の分岐予測機構
方式情報を使用してプロセッサ方式性能評価を実行する
時に、該オブジェクト形式モジュールが既にプロセッサ
方式性能評価に使用されている場合には、実行命令トレ
ースと分岐命令格納位置情報の作成処理が省略可能であ
ることを特徴とするプロセッサ方式性能測定方式。
【請求項３】請求項１記載のプロセッサ方式性能測定
方式において、前記分岐予測機構シミュレート部は、実際に実行される命令と不当な分岐予測により実行され
る命令とを、命令提供部から取得する命令取り出し部
と、取り出した複数の該命令から、各階層の分岐の予測パタ
ーンを求め、次に取り出す必要のある該命令を決定する
予測部と、予測に必要な分岐予測機構の状態情報を更新する状態更
新部と、実際に実行した命令の実行結果と予測パターンに基づ
き、予測パターン毎の予測正当性を求める事象発生回数
集計部と、分岐予測機構の動作状態を確認するための動作状態確認
情報を出力する状態表示部とを備えることを特徴とする
プロセッサ方式性能測定方式。