JPH10319893A - Driving circuit for capacitive load display panel - Google Patents
Driving circuit for capacitive load display panelInfo
- Publication number
- JPH10319893A JPH10319893A JP13332597A JP13332597A JPH10319893A JP H10319893 A JPH10319893 A JP H10319893A JP 13332597 A JP13332597 A JP 13332597A JP 13332597 A JP13332597 A JP 13332597A JP H10319893 A JPH10319893 A JP H10319893A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- power supply
- clamp means
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は容量性負荷表示パネ
ルの駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit for a capacitive load display panel.
【０００２】[0002]
【従来の技術】図１はディスプレイ駆動回路を示し図２
は従来の動作のタイミングチャートを示したものであ
る。Ｃｐは容量性負荷表示パネルの容量であり、容量性
負荷表示パネルに電力を供給するためにクランプ手段Ｓ
３，Ｓ４，Ｓ７，Ｓ８を用いてＸ側行電極とＹ側行電極
を電源の高電位側または低電位側にクランプすることが
できる。2. Description of the Related Art FIG. 1 shows a display driving circuit and FIG.
Shows a timing chart of the conventional operation. Cp is the capacitance of the capacitive load display panel, and clamp means S for supplying power to the capacitive load display panel.
The X-side row electrode and the Y-side row electrode can be clamped to the high potential side or the low potential side of the power supply by using 3, S4, S7, and S8.
【０００３】クランプ手段Ｓ３，Ｓ４，Ｓ７，Ｓ８を用
いるだけでもＣｐの両端の電圧を変化させてディスプレ
イを表示させることは可能であるが、それではＣｐに貯
えられるエネルギーが無駄に流されるだけである。その
ため、電力回収用コンデンサＣ１とスイッチＳ１，Ｓ
２，ダイオードＤ１，Ｄ２を有するスイッチ手段とイン
ダクタＬ１を直列に接続してなるエネルギー回収部およ
び 電力回収用コンデンサＣ２，スイッチＳ５，Ｓ６，
ダイオードＤ３，Ｄ４とインダクタＬ２を有するエネル
ギー回収部を有し、エネルギーが無駄に消費されるのを
防止している。It is possible to display the display by changing the voltage between both ends of Cp only by using the clamp means S3, S4, S7, S8, but this only wastes the energy stored in Cp. . Therefore, the power recovery capacitor C1 and the switches S1, S1
2, an energy recovery unit including a switch having diodes D1 and D2 and an inductor L1 connected in series, a power recovery capacitor C2, and switches S5 and S6.
An energy recovery unit having diodes D3 and D4 and an inductor L2 is provided to prevent energy from being wasted.
【０００４】以下図１，図２を用いて動作を説明する。
状態１においては、スイッチＳ１が閉じられることによ
りインダクタＬ１に電流が流れ、電位Ｖｐｘが０からＶ
ｃｃ近くまで上昇する。ＶｐｘがＶｃｃ／２になるまで
はインダクタＬ１にエネルギーが貯えられ、その後イン
ダクタＬ１のエネルギーが放出されてＶｐｘがＶｃｃ近
くまで上昇する。ＶｐｘがＶｃｃ近くまで上昇したタイ
ミングでＳ３が閉じられてＶｐｘはＶｃｃにクランプさ
れて、状態２となる。The operation will be described below with reference to FIGS.
In state 1, when the switch S1 is closed, a current flows through the inductor L1 and the potential Vpx changes from 0 to V
It rises to near cc. Until Vpx becomes Vcc / 2, energy is stored in the inductor L1, then the energy of the inductor L1 is released and Vpx rises to near Vcc. At the timing when Vpx rises to near Vcc, S3 is closed, Vpx is clamped to Vcc, and a state 2 is set.
【０００５】次にスイッチＳ５が閉じられて状態３にな
る。ここでクランプ手段Ｓ３はこの時すでに開かれてい
るか又はスイッチＳ５が閉じられると同時に開かれる。 （以下単に、スイッチＳ５が閉じられるまでに開かれる
と記す）状態３ではＣｐの端子からインダクタＬ２を通
じて電力回収用コンデンサＣ２に電流が流れる。[0005] Next, the switch S5 is closed to enter the state 3. Here, the clamping means S3 is already open at this time or is opened at the same time as the switch S5 is closed. In the state 3, current flows from the terminal of Cp to the power recovery capacitor C2 through the inductor L2 (hereinafter simply referred to as being opened before the switch S5 is closed).
【０００６】Ｖｐｙが０近くまで下降するときインダク
タＬ２に流れる電流は０となり、この時にクランプ手段
Ｓ７が閉じられＶｐｙは０にクランプされ状態４にな
る。状態４では、Ｖｐｘ，ＶｐｙはそれぞれＶｃｃ，０
となる。以下、状態５から状態８は電流の向きが状態１
から状態４と電流が逆向きになるが同様の原理で動作す
る。When Vpy falls to near 0, the current flowing through the inductor L2 becomes 0. At this time, the clamping means S7 is closed, Vpy is clamped to 0, and the state becomes state 4. In state 4, Vpx and Vpy are Vcc and 0, respectively.
Becomes Hereinafter, in states 5 to 8, the direction of the current is state 1
From this, the current flows in the opposite direction to the state 4, but operates on the same principle.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上記の
ような回路では、以下のような問題がある。すなわち、
１サイクルで、エネルギー回収のための期間が４回あり
１サイクルの時間が長くなる。また、インダクタＬ１ま
たはインダクタＬ２の電流が０となった時にクランプ手
段Ｓ３，Ｓ４，Ｓ７，Ｓ８なるスイッチを動作させるた
めに、実際には、クランプ手段Ｓ３，Ｓ４，Ｓ７，Ｓ８
が閉じられた時には、インダクタＬ１とＬ２には逆向き
の電流（以下フライバック電流と記す）が流れこの電流
のために不具合が生じる。However, the above-described circuit has the following problems. That is,
In one cycle, the period for energy recovery is four times, and the time of one cycle becomes longer. In addition, in order to operate the switches S3, S4, S7 and S8 when the current of the inductor L1 or the inductor L2 becomes 0, the clamps S3, S4, S7 and S8 are actually used.
Is closed, currents in opposite directions (hereinafter referred to as flyback currents) flow through the inductors L1 and L2, and this current causes a problem.
【０００８】たとえばＶｐｘを０からＶｃｃに上げる状
態１の場合にはインダクタＬ１に貯えられたエネルギー
が放出されて電流が０になった時にはインダクタＬ１の
Ｃｐ側の電位はＶｃｃ近くでありインダクタＬ１のスイ
ッチＳ１側の電位はＶｃｃ／２近くもしくはそれ以下で
あるためインダクタＬ１にフライバック電流を流す起電
力が働く。For example, in the state 1 in which Vpx is increased from 0 to Vcc, when the energy stored in the inductor L1 is released and the current becomes 0, the potential on the Cp side of the inductor L1 is close to Vcc, and Since the potential on the switch S1 side is close to or lower than Vcc / 2, an electromotive force that causes a flyback current to flow through the inductor L1 acts.
【０００９】その結果、Ｃｐ側からスイッチＳ１側にフ
ライバック電流が流れる。従ってＳ３が閉じられるまで
の間ＶｐはＶｃｃより低いためＶｃｃの電圧により放電
されるよりも弱い光が発生しさらに効率が下がるという
不具合が有る。さらにフライバック電流はパネルから電
流を引き出して後にＶｃｃからパネルに電流が供給され
るために不要輻射（ＥＭＩ）を発生する。As a result, a flyback current flows from the Cp side to the switch S1 side. Therefore, Vp is lower than Vcc until S3 is closed, so that a weaker light is generated than is discharged by the voltage of Vcc, and the efficiency is further reduced. Further, the flyback current generates unnecessary radiation (EMI) since the current is supplied from the Vcc to the panel after the current is drawn from the panel.
【００１０】[0010]
【課題を解決するための手段】以上のような不具合をな
くすために本願発明の維持回路は、パネル電極のＸ側と
Ｙ側の電荷回収回路部を同時に動作させる。また、電荷
回収のためにインダクタンスに流れる電流が最大になっ
た後０なる前に電極を電源にクランプするためのクラン
プ手段を閉じ始め前記電流が０に達する時には完全にク
ランプ手段が導通状態になるようにしたものである。In order to eliminate the above-mentioned problems, the sustaining circuit according to the present invention simultaneously operates the charge recovery circuit portions on the X and Y sides of the panel electrodes. In addition, after the current flowing through the inductance for the charge recovery becomes maximum and before the current becomes zero, the clamping means for clamping the electrode to the power supply is started to be closed, and when the current reaches zero, the clamping means becomes completely conductive. It is like that.
【００１１】[0011]
【発明の実施の形態】以下第１の本発明の実施の形態を
図１と図３を用いて説明する。状態１ではスイッチＳ１
とスイッチＳ５を同時に閉じる。するとスイッチＳ１側
からインダクタＬ１を通じてＣｐ側に電流が流れると同
時に、Ｃｐ側からインダクタＬ２を通じて電力回収用コ
ンデンサＣ２側に電流が流れる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS. In state 1, switch S1
And the switch S5 are closed at the same time. Then, a current flows from the switch S1 to the Cp side through the inductor L1, and at the same time, a current flows from the Cp side to the power recovery capacitor C2 through the inductor L2.
【００１２】ここで、インダクタＬ１とＣｐとインダク
タＬ２は直列になっているためインダクタＬ１とＬ２に
流れる電流は同じであり、ＶｐｘがＶｃｃ／２よりも低
い時にはＶｐｙはＶｃｃ／２よりも高くインダクタＬ
１，Ｌ２にはエネルギーが蓄積される。その後インダク
タＬ１，Ｌ２はエネルギーを放出しながらＣｐを充電し
てＶｐｘ，ＶｐｙはそれぞれＶｃｃ（すなわち電源の高
電位側の電位）、０（すなわち電源の低電位側の電位）
の近くになる。Here, since the inductors L1 and Cp and the inductor L2 are in series, the currents flowing through the inductors L1 and L2 are the same. When Vpx is lower than Vcc / 2, Vpy becomes higher than Vcc / 2. L
Energy is stored in 1 and L2. Thereafter, the inductors L1 and L2 discharge Cp while discharging energy, and Vpx and Vpy are respectively Vcc (that is, the potential on the high potential side of the power supply) and 0 (that is, the potential on the low potential side of the power supply).
Be near.
【００１３】インダクタＬ１，Ｌ２に流れる電流が０に
なった時にクランプ手段Ｓ３とクランプ手段Ｓ７が閉じ
られて、状態２となる。状態３と状態４はそれぞれ状態
１、状態２と逆向きに電流が流れるが同様の原理で動作
する。以上のような構成であれば、エネルギーを回収す
るための期間は状態１と状態３のみであるため１サイク
ルに必要な時間は短くなり、また状態の種類も少ないた
めタイミング回路が簡易になるという効果も有する。When the current flowing through the inductors L1 and L2 becomes 0, the clamping means S3 and the clamping means S7 are closed, and the state 2 is set. In states 3 and 4, current flows in the opposite directions to states 1 and 2, respectively, but they operate on the same principle. With the above configuration, the time required for one cycle is reduced because the period for recovering energy is only the state 1 and the state 3, and the timing circuit is simplified because there are few types of states. It also has an effect.
【００１４】しかしながら上記の本発明の実施の形態で
は、スイッチＳ１とＳ５又はスイッチＳ２とＳ６を正確
に同時に閉じる必要がある。すなわち、たとえばスイッ
チＳ１が閉じた時にスイッチＳ５が閉じなければＶｐｘ
はＶｃｃ／２となりそれに伴いＶｐｙはーＶｃｃ／２と
なり、スイッチＳ７がトランジスタで実現する場合はこ
のトランジスタを破壊する可能性がある。次に、スイッ
チＳ１とＳ５又はスイッチＳ２とＳ６が正確に同時に閉
じなくても正常に動作するようにした本発明の実施の形
態を以下に示す。However, in the above embodiment of the present invention, it is necessary to close the switches S1 and S5 or the switches S2 and S6 exactly at the same time. That is, for example, if switch S5 is not closed when switch S1 is closed, Vpx
Becomes Vcc / 2, and accordingly Vpy becomes -Vcc / 2. If the switch S7 is realized by a transistor, there is a possibility that this transistor will be destroyed. Next, an embodiment of the present invention in which the switches S1 and S5 or the switches S2 and S6 operate normally even if they are not closed at the same time will be described below.
【００１５】図４の本発明の実施の形態では、図３に比
べてスイッチＳ１，Ｓ２，Ｓ５，Ｓ６を閉じるタイミン
グを少し早めたものである。状態２の終わりでスイッチ
Ｓ２とＳ６が閉じられるが、この時クランプ手段Ｓ３，
Ｓ７は閉じたままであるためＶｐｘ，Ｖｐｙはそれぞれ
Ｖｃｃ，０となる。そしてスイッチＳ２とＳ６が閉じ終
わった後にクランプ手段Ｓ３とＳ７が開かれる。In the embodiment of the present invention shown in FIG. 4, the timing of closing the switches S1, S2, S5 and S6 is slightly advanced as compared with FIG. At the end of the state 2, the switches S2 and S6 are closed.
Since S7 remains closed, Vpx and Vpy become Vcc and 0, respectively. After the switches S2 and S6 have been closed, the clamping means S3 and S7 are opened.
【００１６】従って、クランプ手段Ｓ３，Ｓ４，Ｓ７，
Ｓ８が破壊させることはない。ここで、スイッチＳ２と
クランプ手段Ｓ３，スイッチＳ６とクランプ手段Ｓ７が
同時に閉じられている期間を有するため、図３の場合に
比べてインダクタＬ１，Ｌ２に蓄積されるエネルギーは
大きくなる。しかしながら実際の回路ではインダクタ等
に抵抗成分を有するため、上記の期間が十分短ければ余
分に蓄積されたエネルギーは抵抗で消費され、状態３の
最後でＶｐｘが０以下となったり、ＶｐｙがＶｃｃ以上
となったりすることはない。Therefore, the clamping means S3, S4, S7,
S8 does not destroy it. Here, since the switch S2 and the clamp means S3 and the switch S6 and the clamp means S7 have a period in which they are closed at the same time, the energy stored in the inductors L1 and L2 is larger than in the case of FIG. However, in an actual circuit, since an inductor or the like has a resistance component, if the above period is sufficiently short, the extra energy stored is consumed by the resistance, and Vpx becomes 0 or less at the end of state 3, or Vpy becomes Vcc or more. It does not become.
【００１７】また、別の方法によっても上記の課題を解
決することができる。図５は図３のクランプ手段Ｓ３，
Ｓ４，Ｓ７，Ｓ８と並列にダイオードを追加したもので
あり、このダイオードがあるため、Ｖｐｘ，Ｖｐｙが０
以下となったり、Ｖｃｃ以上となったりすることがな
い。さらに、スイッチＳ５が閉じる前にスイッチＳ１が
閉じた場合には、ＣｐのエネルギーがＬ１にのみ貯えら
れ、Ｌ２には貯えられないためその分Ｖｐｘの最大値は
高くなるが、Ｓ５が閉じるまでの期間が十分短ければ、
実際の回路ではインダクタＬ１等に抵抗成分を有するた
め、ＶｐｘがＶｃｃに達する等の不具合は発生しない。The above problem can be solved by another method. FIG. 5 shows the clamping means S3 of FIG.
A diode is added in parallel with S4, S7 and S8. Since this diode is provided, Vpx and Vpy become 0.
It does not fall below or exceed Vcc. Further, if the switch S1 is closed before the switch S5 is closed, the energy of Cp is stored only in L1 and not stored in L2, so that the maximum value of Vpx increases accordingly. If the period is short enough,
In an actual circuit, since the inductor L1 and the like have a resistance component, problems such as Vpx reaching Vcc do not occur.
【００１８】図５ではすべてのクランプ手段に対してダ
イオードを並列に接続したが、スイッチの閉じる順番が
一定であれば一部を取り除くことができる。たとえばス
イッチＳ５よりもスイッチＳ１が先に閉じる場合にはク
ランプ手段Ｓ３のダイオードは不要である。さらに、ス
イッチＳ６よりもスイッチＳ２が先に閉じる場合にはさ
らにクランプ手段Ｓ４のダイオードも不要となり図６の
ような回路でも動作する。In FIG. 5, diodes are connected in parallel to all the clamping means. However, if the closing order of the switches is constant, a part can be removed. For example, when the switch S1 is closed before the switch S5, the diode of the clamping means S3 is unnecessary. Further, when the switch S2 is closed before the switch S6, the diode of the clamping means S4 is not required, and the circuit as shown in FIG. 6 operates.
【００１９】第２の本発明の実施の形態を図７に示す。
図７が図１異なる部分は、インダクタＬ１，Ｌ２それぞ
れに、２次巻線Ｌ３，Ｌ４を有し、２次巻線Ｌ３に流れ
る電流が一定値になった時にクランプ手段Ｓ３またはＳ
４を閉じ始める様になっている点である。図８は図７の
一部詳細図であり、図９はそのタイムチャートである。FIG. 7 shows a second embodiment of the present invention.
FIG. 7 differs from FIG. 1 in that inductors L1 and L2 have secondary windings L3 and L4, respectively, and clamp means S3 or S3 when the current flowing through secondary winding L3 has a constant value.
This is the point where 4 starts to close. FIG. 8 is a partial detailed view of FIG. 7, and FIG. 9 is a time chart thereof.
【００２０】たとえば、クランプ手段Ｓ３がトランジス
タで実現されている場合には、インダクタＬ１に流れる
電流が最大となった後２次巻線Ｌ３に流れる電流Ｉ１が
一定置以上となった時にトランジスタに入力する信号が
変化し、トランジスタの抵抗値が小さくなりはじめる。
そして、その後トランジスタの抵抗値は十分小さくな
る。状態１においてインダクタＬ１に流れる電流が０に
なった時にはクランプ手段Ｓ３は閉じられているため、
その後インダクタＬ１にフライバック電流が流れる時に
は電源から電流が流されるために、パネルから電流が流
れ出すことはない。For example, when the clamping means S3 is realized by a transistor, when the current I1 flowing through the secondary winding L3 becomes equal to or higher than a predetermined value after the current flowing through the inductor L1 becomes maximum, the input to the transistor is made. Signal changes, and the resistance value of the transistor starts to decrease.
Then, the resistance value of the transistor becomes sufficiently small thereafter. When the current flowing through the inductor L1 becomes 0 in the state 1, the clamp means S3 is closed.
Thereafter, when the flyback current flows through the inductor L1, the current does not flow from the panel because the current flows from the power supply.
【００２１】従って、パネルから電流が逆戻りし、その
電流が再び、電源から供給されるために発生するエネル
ギーの無駄や、ＥＭＩが発生しない。ここで、クランプ
手段Ｓ３，Ｓ４を閉じるタイミングはインダクタＬ１に
流れる電流が最大となった後である。なぜならば、何ら
かの不具合で、クランプ手段Ｓ３，Ｓ４が両方とも閉じ
ると大きな電流が流れる可能性があるからである。Accordingly, the current returns from the panel, and the current is not supplied again from the power supply, so that waste of energy and EMI do not occur. Here, the timing to close the clamp means S3, S4 is after the current flowing through the inductor L1 becomes maximum. This is because a large current may flow if both clamping means S3 and S4 are closed due to some trouble.
【００２２】さらに、クランプ手段を閉じはじめるタイ
ミングが遅いと、電源から短時間にパネルに電流を供給
する必要があるため、Ｓ３に流れる電流が大きくなり、
ＥＭＩが大きくなる。従って、状態１において、クラン
プ手段を閉じはじめる信号を出す時の電位Ｖｐｘと電力
回収用コンデンサＣ１の端子の電位Ｖｃｃ／２の差がク
ランプ手段を閉じなかったとした場合の最大値の７５％
以下となるように設計すれば、クランプ手段Ｓ３を閉じ
ることによるＥＭＩを小さくできるという効果がある。Further, if the timing to start closing the clamp means is late, it is necessary to supply a current to the panel from the power supply in a short time, so that the current flowing to S3 increases,
EMI increases. Therefore, in the state 1, the difference between the potential Vpx when the signal for starting to close the clamp means is output and the potential Vcc / 2 of the terminal of the power recovery capacitor C1 is 75% of the maximum value when the clamp means is not closed.
If the design is made as follows, there is an effect that EMI caused by closing the clamp means S3 can be reduced.
【００２３】一方、クランプ手段を閉じはじめるタイミ
ングが早すぎるとクランプ手段Ｓ３を通じて電源から供
給された電荷によりＶｐｘがＶｃｃとなった後もＬ１か
ら電荷が供給されそれが電源に逆流する。従って、状態
１において、クランプ手段を閉じはじめる信号を出す時
の電位Ｖｐｘと電力回収用コンデンサＣ１の端子の電位
Ｖｃｃ／２の差がクランプ手段を閉じなかったとした場
合の最大値の７５％以上となるように設計すれば、電流
が電源に逆流することによるエネルギーの無駄を防止で
きる等の効果がある。On the other hand, if the timing to start closing the clamp means is too early, charges are supplied from L1 even after Vpx becomes Vcc due to charges supplied from the power supply through the clamp means S3, and the charges flow back to the power supply. Therefore, in state 1, the difference between the potential Vpx at the time of outputting a signal to start closing the clamp means and the potential Vcc / 2 of the terminal of the power recovery capacitor C1 is 75% or more of the maximum value when the clamp means is not closed. Such a design has effects such as preventing waste of energy due to current flowing back to the power supply.
【００２４】インダクタＬ２側についても同様に動作す
る。図１０に第３の本発明の実施の形態を示す。この本
発明の実施の形態は第２の本発明の実施の形態よりも部
品点数を減らしたものである。第２の本発明の実施の形
態において図３のタイミングで動作させると、電力回収
用コンデンサＣ１とＣ２は兼ねることができるため電力
回収用コンデンサＣ１とＣ２の端子を接続することがで
きる。The same operation is performed on the inductor L2 side. FIG. 10 shows a third embodiment of the present invention. This embodiment of the present invention has a smaller number of parts than the second embodiment of the present invention. In the second embodiment of the present invention, when operated at the timing shown in FIG. 3, the terminals of the power recovery capacitors C1 and C2 can be connected because the power recovery capacitors C1 and C2 can also serve as the power recovery capacitors C1 and C2.
【００２５】そうすると、さらにインダクタＬ１とＬ２
に流れる電流は同一であるため、電力回収用コンデンサ
Ｃ１，Ｃ２から流れる電流の合計は０となり、電力回収
用コンデンサＣ１，Ｃ２は取り除くことができる。する
と、スイッチＳ１とＳ５、Ｓ２とＳ６、インダクタＬ１
とＬ２はそれぞれ一方のみを残せばよいことになり、結
局図１０の回路になる。Then, the inductors L1 and L2
Are the same, the sum of the currents flowing from the power recovery capacitors C1 and C2 becomes 0, and the power recovery capacitors C1 and C2 can be removed. Then, switches S1 and S5, S2 and S6, inductor L1
And L2 only have to leave one of each, resulting in the circuit of FIG.
【００２６】この様な回路にすることにより、部品の点
数を減らし、回路の小型化を図ることができる。図１１
はパネル電極に画像データにもとづいて駆動するための
回路に本願発明を適用した第４の本発明の実施の形態で
あり、たとえば、プラズマディスプレイにおいて、放電
させるセルに壁電荷を蓄積させるために列電極で有るＺ
電極からデータを書き込む時などに用いられる回路であ
る。With such a circuit, the number of components can be reduced and the circuit can be downsized. FIG.
Is a fourth embodiment of the present invention in which the present invention is applied to a circuit for driving panel electrodes based on image data. For example, in a plasma display, a column for accumulating wall charges in cells to be discharged is used. Z which is an electrode
This circuit is used when data is written from an electrode.
【００２７】図１２の状態１は電荷を回収する期間であ
り、電位が上がっている電極をスイッチＳＢ１〜ＳＢｎ
を用いて選択している。この時スイッチＳ１を閉じると
電力回収用コンデンサＣ１の方へ電流が流れる。１次巻
線Ｌ１に流れる電流が０になったことを２次巻線Ｌ３に
接続された回路により検出し、制御回路に信号を送り状
態２となる。必要な電極の電位を上げる状態２の始めで
制御回路によってスイッチＳＢ１〜ＳＢｎを切り替えて
電位を上げる電極を選択する。State 1 in FIG. 12 is a period during which electric charges are collected, and the electrodes whose potential is rising are connected to the switches SB1 to SBn.
Is selected using. At this time, when the switch S1 is closed, a current flows toward the power recovery capacitor C1. The circuit connected to the secondary winding L3 detects that the current flowing through the primary winding L1 has become 0, and sends a signal to the control circuit to enter the state 2. At the beginning of the state 2 in which the potential of the necessary electrode is raised, the control circuit switches the switches SB1 to SBn to select the electrode whose potential is to be raised.
【００２８】一方、電位を上げない電極をクランプ手段
を構成するスイッチＳＡ１〜ＳＡｎにより選択する。電
力回収用コンデンサＣ１からスイッチＳＢ１〜ＳＢｎで
選択する電極に電流が流れる。ＳＢ１〜ＳＢｎで選択さ
れた電極の電位がＶｄ（すなわち電源の高電位側）に近
づいたころにインダクタＬ１の電流が一定置以下となっ
たことを２次巻線Ｌ３によって検出しクランプ手段Ｓ３
を閉じはじめる。On the other hand, an electrode which does not raise the potential is selected by switches SA1 to SAn constituting the clamping means. A current flows from the power recovery capacitor C1 to the electrodes selected by the switches SB1 to SBn. When the potential of the electrode selected by SB1 to SBn approaches Vd (that is, the high potential side of the power supply), it is detected by the secondary winding L3 that the current of the inductor L1 has become equal to or lower than a predetermined value, and the clamping means S3
Start closing.
【００２９】たとえば、クランプ手段Ｓ３がトランジス
タで実現されている場合には、インダクタＬ１の電流が
最大となった後２次巻線Ｌ３に流れる電流が一定置とな
った時にトランジスタに入力する信号が変化し、トラン
ジスタの抵抗値が小さくなりはじめる。そして、その後
トランジスタの抵抗値は十分小さくなる。前記電流が０
となるまでにトランジスタの抵抗値が十分小さくなるよ
うに設計されている。For example, when the clamping means S3 is realized by a transistor, a signal input to the transistor when the current flowing through the secondary winding L3 becomes constant after the current of the inductor L1 becomes maximum. And the resistance of the transistor begins to decrease. Then, the resistance value of the transistor becomes sufficiently small thereafter. The current is 0
It is designed so that the resistance value of the transistor becomes sufficiently small by the time.
【００３０】従って、インダクタＬ１に流れる電流が０
になった時にはクランプ手段Ｓ３が閉じていてスイッチ
ＳＢ１〜ＳＢｎで選択された電極はＶｄにクランプされ
ている。以上のように、インダクタＬ１に流れる電流が
０になった時にはクランプ手段Ｓ３が閉じているために
フライバック電流は直接電源から流れ、効率がよくＥＭ
Ｉの発生を抑止した回路が実現できる。Therefore, the current flowing through the inductor L1 is 0
Is reached, the clamp means S3 is closed and the electrodes selected by the switches SB1 to SBn are clamped to Vd. As described above, when the current flowing through the inductor L1 becomes 0, the flyback current flows directly from the power supply because the clamp means S3 is closed, and the EM is efficiently operated.
A circuit in which the occurrence of I is suppressed can be realized.
【００３１】また、図１３、図１４の様にしても同様の
効果が得られる。図１１，図１２では電位を下げる動作
に続いて電位を上げる動作をするようになっているが、
図１３、図１４では電位を上げる動作に続いて電位を下
げる動作をするように、電源の高電位側と低電位側を入
れ替えてＶｄ＜０として、ダイオードＤ１の向きを逆に
している。The same effect can be obtained even in the case of FIGS. In FIGS. 11 and 12, the operation of increasing the potential is performed following the operation of decreasing the potential.
In FIG. 13 and FIG. 14, the high potential side and the low potential side of the power supply are switched so that Vd <0, and the direction of the diode D1 is reversed so that the operation of lowering the potential follows the operation of increasing the potential.
【００３２】また、スイッチＳＡ１〜ＳＡｎ，ＳＢ１〜
ＳＢｎの切り替えのタイミング及びクランプ手段Ｓ４を
閉じるタイミングを検出する手段として２次巻線を使用
せずに電位Ｖｐ１の変化を利用している。この場合でも
図１１，図１２と同じ効果が得られる。図１５と図１６
は第５の本発明の実施の形態であり、画像データに基づ
いてパネル電極を駆動するための回路である。The switches SA1 to SAn, SB1 to SB1
A change in the potential Vp1 is used without using a secondary winding as means for detecting the timing of switching SBn and the timing of closing the clamp means S4. In this case, the same effects as in FIGS. 11 and 12 can be obtained. 15 and 16
Is a fifth embodiment of the present invention, and is a circuit for driving panel electrodes based on image data.
【００３３】この回路の特徴は電極から電荷を回収する
経路と電極へ電荷を供給する経路を別々に設けている点
である。状態１においては電極からの放電と充電を同時
に行う。まず選択手段を構成するスイッチＳＡ１〜ＳＡ
ｎにより高電位（Ｖｄ）から低電位（グランド）に変化
させる電極を選択する。The feature of this circuit is that a path for collecting charges from the electrodes and a path for supplying charges to the electrodes are provided separately. In state 1, discharging and charging from the electrodes are performed simultaneously. First, the switches SA1 to SA constituting the selection means
Depending on n, an electrode to be changed from a high potential (Vd) to a low potential (ground) is selected.
【００３４】また選択手段を構成するスイッチＳＢ１〜
ＳＢｎにより低電位から高電位に変化させる電極を選択
する。インダクタＬ１の電流が最大となった後一定置以
下になったことを２次巻線Ｌ３を用いて検出しクランプ
手段を構成するＳＤ１〜ＳＤｎのスイッチの内所定のも
のを閉じる。The switches SB1 to SB1 which constitute the selecting means
An electrode to be changed from a low potential to a high potential by SBn is selected. The secondary winding L3 detects that the current of the inductor L1 has become equal to or less than the predetermined value after the maximum, and a predetermined switch among SD1 to SDn constituting the clamp means is closed.
【００３５】同様にインダクタＬ２の電流が一定置以下
になった時にクランプ手段を構成するＳＣ１〜ＳＣｎの
スイッチの内所定のものを閉じる。インダクタＬ１，Ｌ
２の電流が０になる時刻はそれぞれスイッチＳＡ１〜
ｎ，スイッチＳＢ１〜ｎで選択された電極の数によって
異なるため、それぞれ独立に検出する必要がある。Similarly, when the current of the inductor L2 becomes equal to or less than a predetermined value, a predetermined switch among the switches SC1 to SCn constituting the clamp means is closed. Inductors L1, L
The time at which the current of the switch 2 becomes 0 is determined by the switches SA1 to SA1 respectively.
n and the number of electrodes selected by the switches SB1 to SBn.
【００３６】以上のような回路によりエネルギー効率が
よくかつＥＭＩの少ない電極駆動回路が実現できる。図
１７、図１８は第５の本発明の実施の形態の一部を変更
したものである。図１５，図１６における列電極Ｚ１〜
Ｚｎを電源の高電位側または電源の低電位側にクランプ
するためのスイッチＳＣ１〜ＳＣｎ，ＳＤ１〜ＳＤｎの
かわりにクランプ手段Ｓ３，Ｓ４を追加したものであ
る。With the above-described circuit, an electrode drive circuit with high energy efficiency and low EMI can be realized. FIG. 17 and FIG. 18 show a modification of the fifth embodiment of the present invention. The column electrodes Z1 to Z1 in FIGS.
Clamping means S3 and S4 are added in place of switches SC1 to SCn and SD1 to SDn for clamping Zn to the high potential side or the low potential side of the power supply.
【００３７】図１９と図２０は電力回収用コンデンサを
取り除いたものである。電位を上げる電極と電位を下げ
る電極の数が一致した場合には電位を下げる電極から電
位を上げる電極へ電荷が移動し、インダクタに流れる電
流が０になる時には、Ｖｐ１はＶｄ近くまで上がり、Ｖ
ｐ２は０近くまで下がっている。しかしながら、実際に
は電位を上げる電極と電位を下げる電極の数が一致しな
いことが多い。FIGS. 19 and 20 show the power recovery capacitor removed. When the number of electrodes for raising the potential matches the number of electrodes for lowering the potential, the charge moves from the electrode for lowering the potential to the electrode for raising the potential. When the current flowing through the inductor becomes 0, Vp1 rises to near Vd, and V
p2 has dropped to near zero. However, in practice, the number of electrodes for raising the potential and the number of electrodes for lowering the potential often do not match.
【００３８】この場合のために、ダイオードＤ２，Ｄ３
が設けてあり、Ｖｐ１がＶｄより高くなったり、Ｖｐ２
がマイナスになることを防止している。また、一方Ｖｐ
１がＶｄまで上がらなかったりＶｐ２が０まで下がらな
かったりすることが有る。インダクタＬ１に流れる電流
が最大になった後一定置になった時に、クランプ手段を
構成するスイッチＳＣ１〜ＳＣｎ、ＳＤ１〜ＳＤｎを閉
じ、それぞれＶｄまたは０の電位になるまでエネルギー
を供給するため、電流が０になってからスイッチを操作
する場合に比べてエネルギーの効率がよくＥＭＩの発生
を抑制した回路が実現できる。For this case, diodes D2 and D3
Is provided, Vp1 becomes higher than Vd, or Vp2
Is prevented from becoming negative. On the other hand, Vp
There are cases where 1 does not rise to Vd and Vp2 does not fall to 0. When the current flowing through the inductor L1 reaches a fixed position after the maximum, the switches SC1 to SCn and SD1 to SDn constituting the clamping means are closed, and energy is supplied until the potential reaches Vd or 0, respectively. A circuit that has better energy efficiency and suppresses the generation of EMI can be realized as compared with a case where a switch is operated after the signal becomes zero.
【００３９】なお、図１５，図１９ではスイッチ手段と
してダイオードとスイッチとを直列に接続したものを用
いているがスイッチＳ１を除いてダイオードのみでスイ
ッチ手段を構成してもよい。In FIGS. 15 and 19, a switch in which a diode and a switch are connected in series is used as the switch. However, the switch may be constituted only by the diode except for the switch S1.
【００４０】[0040]
【発明の効果】以上のように本願発明の駆動回路はパネ
ル電極のＸ側とＹ側を同時に駆動するために１サイクル
の時間が短くまた、エネルギー回収のためにインダクタ
に流れる電流が最大になった後で０になる前に０に電圧
クランプ用のスイッチを操作しはじめるためにさらにエ
ネルギー効率がよくＥＭＩの少ない駆動回路実現でき
る。As described above, the driving circuit of the present invention drives the X and Y sides of the panel electrode at the same time, so that one cycle time is short, and the current flowing through the inductor for energy recovery is maximized. After that, since the operation of the voltage clamp switch is started to be set to 0 before it becomes 0 after that, a drive circuit with higher energy efficiency and less EMI can be realized.
【図１】パネル駆動回路の説明図FIG. 1 is an explanatory diagram of a panel drive circuit.
【図２】従来のパネル駆動回路のタイムチャートFIG. 2 is a time chart of a conventional panel drive circuit.
【図３】本願発明の第１の本発明の実施の形態のパネル
駆動回路のタイムチャートFIG. 3 is a time chart of the panel drive circuit according to the first embodiment of the present invention;
【図４】本願発明の第１の本発明の実施の形態を改良し
た本発明の実施の形態のパネル駆動回路のタイムチャー
トFIG. 4 is a time chart of a panel drive circuit according to an embodiment of the present invention in which the first embodiment of the present invention is improved.
【図５】本願発明の第１の本発明の実施の形態を改良し
た本発明の実施の形態のパネル駆動回路の説明図FIG. 5 is an explanatory diagram of a panel drive circuit according to an embodiment of the present invention in which the first embodiment of the present invention is improved.
【図６】本願発明の第１の本発明の実施の形態を改良し
た本発明の実施の形態のパネル駆動回路の説明図FIG. 6 is an explanatory diagram of a panel drive circuit according to an embodiment of the present invention in which the first embodiment of the present invention is improved.
【図７】本願発明の第２の本発明の実施の形態のパネル
駆動回路図FIG. 7 is a panel drive circuit diagram according to a second embodiment of the present invention;
【図８】本願発明の第２の本発明の実施の形態のパネル
駆動回路の一部詳細図FIG. 8 is a partial detailed diagram of a panel drive circuit according to a second embodiment of the present invention;
【図９】図８の回路のタイムチャートFIG. 9 is a time chart of the circuit of FIG. 8;
【図１０】本願発明の第３の本発明の実施の形態のパネ
ル駆動回路図FIG. 10 is a panel drive circuit diagram according to a third embodiment of the present invention;
【図１１】本願発明の第４の本発明の実施の形態のパネ
ル駆動回路図FIG. 11 is a panel drive circuit diagram according to a fourth embodiment of the present invention.
【図１２】図１１の回路のタイムチャートFIG. 12 is a time chart of the circuit of FIG. 11;
【図１３】本願発明の第４の本発明の実施の形態の一部
を変更したパネル駆動回路図FIG. 13 is a diagram showing a panel drive circuit in which a part of the fourth embodiment of the present invention is modified.
【図１４】図１３の回路のタイムチャートFIG. 14 is a time chart of the circuit in FIG. 13;
【図１５】本願発明の第５の本発明の実施の形態のパネ
ル駆動回路図FIG. 15 is a panel drive circuit diagram according to a fifth embodiment of the present invention;
【図１６】図１５の回路のタイムチャート16 is a time chart of the circuit of FIG.
【図１７】本願発明の第５の本発明の実施の形態の一部
を変更したパネル駆動回路図FIG. 17 is a panel drive circuit diagram in which a part of the fifth embodiment of the present invention is changed.
【図１８】図１７の回路のタイムチャート18 is a time chart of the circuit in FIG.
【図１９】本願発明の第６の本発明の実施の形態のパネ
ル駆動回路図FIG. 19 is a panel drive circuit diagram according to a sixth embodiment of the present invention.
【図２０】図１９の回路のタイムチャートFIG. 20 is a time chart of the circuit of FIG. 19;
Ｌ３，Ｌ４ ２次巻線 Ｓ３，Ｓ４，Ｓ７，Ｓ８ クランプ手段 L3, L4 Secondary winding S3, S4, S7, S8 Clamping means
Claims (13)
第１のコイルと第１のスイッチ手段を直列に接続したも
のがパネルのＸ側行電極に接続され、少なくとも第２の
電力回収用コンデンサと第２のコイルと第２のスイッチ
手段を直列に接続したものが前記パネルのＹ側行電極に
接続され、 前記Ｘ側行電極と同電位となる第１の端子と、 前記Ｙ側行電極と同電位となる第２の端子と、 前記第１の端子と電源の高電位側とを同電位にすること
ができる第１のクランプ手段と、 前記第１の端子と電源の低電位側とを同電位にすること
ができる第２のクランプ手段と、 前記第２の端子と電源の高電位側とを同電位にすること
ができる第３のクランプ手段と、 前記第２の端子と電源の低電位側とを同電位にすること
ができる第４のクランプ手段とを有し、 第１のクランプ手段又は第４のクランプ手段及び第２の
クランプ手段又は第３のクランプ手段にそれぞれ並列に
接続されたダイオードを有し、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
じ制御信号により閉じ、前記第１のコイルをパネルのＸ
側行電極側に流れる電流が最大となった後０となる前に
前記第１のクランプ手段と前記第４のクランプ手段とを
閉じ、 その後前記第１のスイッチ手段を導通状態にする時まで
に前記第１のクランプ手段と前記第４のクランプ手段と
を開き、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
じ制御信号により閉じ、前記第１のコイルを前記パネル
のＸ側行電極側から流れる電流が最大となった後０とな
る前に前記第２のクランプ手段と前記第３のクランプ手
段とを閉じ、 その後前記第１のスイッチ手段を導通状態にする時まで
に前記第２のクランプ手段と前記第３のクランプ手段と
を開くことを特徴とする容量性負荷表示パネルの駆動回
路。An at least first power recovery capacitor, a first coil, and a first switch connected in series are connected to an X-side row electrode of a panel. A second terminal connected in series with a second coil and a second switch means is connected to the Y-side row electrode of the panel, a first terminal having the same potential as the X-side row electrode, A second terminal having the same potential, a first clamping means capable of setting the first terminal and the high potential side of the power supply to the same potential, and a first terminal and the low potential side of the power supply. A second clamp means capable of setting the same potential; a third clamp means capable of setting the second terminal and a high potential side of the power supply to the same potential; a low power supply of the second terminal and the power supply. A fourth clamping means capable of setting the same potential as the potential side; And a diode connected in parallel to the first or fourth clamp means and the second or third clamp means, respectively, the first switch means and the second switch The means are closed by the same control signal and switch the first coil to the X
The first clamp means and the fourth clamp means are closed before the current flowing on the side row electrode side becomes zero after the current becomes maximum, and thereafter the first switch means is brought into a conducting state. Opening the first clamp means and the fourth clamp means, closing the first switch means and the second switch means by the same control signal, and closing the first coil on the X-side row electrode of the panel; The second clamp means and the third clamp means are closed before the current flowing from the side becomes maximum after the current becomes zero, and then the second switch means is turned on by the time the first switch means is turned on. A driving circuit for a capacitive load display panel, wherein the clamping means and the third clamping means are opened.
第１のコイルと第１のスイッチ手段を直列に接続したも
のがパネルのＸ側行電極に接続され、 少なくとも第２の電力回収用コンデンサと第２のコイル
と第２のスイッチ手段を直列に接続したものが前記パネ
ルのＹ側行電極に接続され、 前記Ｘ側行電極と同電位となる第１の端子と、 前記Ｙ側行電極と同電位となる第２の端子と、 前記第１の端子と電源の高電位側とを同電位にすること
ができる第１のクランプ手段と、 前記第１の端子と電源の低電位側とを同電位にすること
ができる第２のクランプ手段と、 前記第２の端子と電源の高電位側とを同電位にすること
ができる第３のクランプ手段と、 前記第２の端子と電源の低電位側とを同電位にすること
ができる第４のクランプ手段とを有し、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
一の制御信号により閉じ、 前記第１のコイルに前記パネルのＸ側行電極側に流れる
電流が最大となった後０となる前に前記第１のクランプ
手段と前記第３のクランプ手段を導通させはじめ前記電
流が０に達するときには完全に前記第１のクランプ手段
と前記第４のクランプ手段が導通状態になり、 その後前記第１のスイッチ手段が閉じられるまでに前記
第１のクランプ手段と前記第４のクランプ手段を開き、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
一の制御信号により閉じ、 前記第１のコイルにパネル側から流れる電流が最大とな
った後０となる前に前記第２のクランプ手段と前記第３
のクランプ手段を導通させはじめ前記電流が０に達する
ときには完全に前記第２のクランプ手段と前記第３のク
ランプ手段が導通状態になり、 その後前記第２のスイッチ手段が閉じられるまでに前記
第２のクランプ手段と前記第３のクランプ手段を開くこ
とを特徴とする容量性負荷表示パネルの駆動回路。2. An at least first power recovery capacitor, a first coil, and a first switch means connected in series are connected to an X-side row electrode of a panel, and at least a second power recovery capacitor is provided. A second terminal connected in series with a second coil and a second switch means is connected to the Y-side row electrode of the panel, a first terminal having the same potential as the X-side row electrode, A second terminal having the same potential, a first clamping means capable of setting the first terminal and the high potential side of the power supply to the same potential, and a first terminal and the low potential side of the power supply. A second clamp means capable of setting the same potential; a third clamp means capable of setting the second terminal and a high potential side of the power supply to the same potential; a low power supply of the second terminal and the power supply. A fourth clamping means capable of setting the same potential as the potential side; Wherein the first switch means and the second switch means are closed by the same control signal, and the first coil is turned off after the current flowing to the X-side row electrode side of the panel becomes maximum. Before the first clamp means and the third clamp means begin to conduct, and when the current reaches 0, the first clamp means and the fourth clamp means are completely in a conducting state. The first clamp means and the fourth clamp means are opened by the time the first switch means is closed, the first switch means and the second switch means are closed by the same control signal, After the current flowing from the panel side to the coil becomes maximum and before it becomes zero, the second clamping means and the third
When the current reaches 0 when the clamp means starts conducting, the second clamp means and the third clamp means are completely brought into conduction, and thereafter the second clamp means is closed until the second switch means is closed. A driving circuit for a capacitive load display panel, wherein the clamping means and the third clamping means are opened.
第１のコイルと第１のスイッチ手段を直列に接続したも
のがパネルのＸ側行電極に接続され、 少なくとも第２の電力回収用コンデンサと第２のコイル
と第２のスイッチ手段を直列に接続したものが前記パネ
ルのＹ側行電極に接続され、 前記Ｘ側行電極と同電位となる第１の端子と、 前記Ｙ側行電極と同電位となる第２の端子と、 前記第１の端子と電源の高電位側とを同電位にすること
ができる第１のクランプ手段と、 前記第１の端子と電源の低電位側とを同電位にすること
ができる第２のクランプ手段と、 前記第２の端子と電源の高電位側とを同電位にすること
ができる第３のクランプ手段と、 前記第２の端子と電源の低電位側とを同電位にすること
ができる第４のクランプ手段とを有し、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
じ制御信号により閉じ、前記第１のコイルをパネルのＸ
側行電極側に流れる電流が最大となった後０となる前に
前記第１のクランプ手段と前記第４のクランプ手段とを
閉じ、 その後前記第１のスイッチ手段を導通状態にした後に前
記第１のクランプ手段と前記第４のクランプ手段とを開
き、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
じ制御信号により閉じ、前記第１のコイルを前記パネル
のＸ側行電極側から流れる電流が最大となった後０とな
る前に前記第２のクランプ手段と前記第３のクランプ手
段とを閉じ、その後前記第１のスイッチ手段を導通状態
にした後に前記第２のクランプ手段と前記第３のクラン
プ手段とを開くことを特徴とする容量性負荷表示パネル
の駆動回路。3. An at least first power recovery capacitor, a first coil, and a first switch means connected in series are connected to an X-side row electrode of the panel, and at least a second power recovery capacitor is provided. A second terminal connected in series with a second coil and a second switch means is connected to the Y-side row electrode of the panel, a first terminal having the same potential as the X-side row electrode, A second terminal having the same potential, a first clamping means capable of setting the first terminal and the high potential side of the power supply to the same potential, and a first terminal and the low potential side of the power supply. A second clamp means capable of setting the same potential; a third clamp means capable of setting the second terminal and a high potential side of the power supply to the same potential; a low power supply of the second terminal and the power supply. A fourth clamping means capable of setting the same potential as the potential side; The first switch means and the second switch means are closed by the same control signal, and the first coil is connected to the X of the panel.
The first clamp means and the fourth clamp means are closed before the current flowing on the side row electrode side becomes 0 after the current becomes maximum, and then the first switch means is turned on and then the first clamp means is turned on. Opening the first clamp means and the fourth clamp means, closing the first switch means and the second switch means by the same control signal, and closing the first coil from the X-side row electrode side of the panel After the flowing current has reached the maximum and before the current has become zero, the second clamp means and the third clamp means are closed, and then the first switch means is turned on, and then the second clamp means is closed. A driving circuit for a capacitive load display panel, wherein the driving circuit opens the third clamping means.
第１のコイルと第１のスイッチ手段を直列に接続したも
のがパネルのＸ側行電極に接続され、 少なくとも第２の電力回収用コンデンサと第２のコイル
と第２のスイッチ手段を直列に接続したものが前記パネ
ルのＹ側行電極に接続され、 前記Ｘ側行電極と同電位となる第１の端子と、 前記Ｙ側行電極と同電位となる第２の端子と、 前記第１の端子と電源の高電位側とを同電位にすること
ができる第１のクランプ手段と、 前記第１の端子と電源の低電位側とを同電位にすること
ができる第２のクランプ手段と、 前記第２の端子と電源の高電位側とを同電位にすること
ができる第３のクランプ手段と、 前記第２の端子と電源の低電位側とを同電位にすること
ができる第４のクランプ手段とを有し、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
一の制御信号により閉じ、 前記第１のコイルに前記パネルのＸ側行電極側に流れる
電流が最大となった後０となる前に前記第１のクランプ
手段と前記第３のクランプ手段を導通させはじめ前記電
流が０に達するときには完全に前記第１のクランプ手段
と前記第４のクランプ手段が導通状態になり、 その後前記第１のスイッチ手段が閉じられた後に前記第
１のクランプ手段と前記第４のクランプ手段を開き、 前記第１のスイッチ手段と前記第２のスイッチ手段は同
一の制御信号により閉じ、 前記第１のコイルにパネル側から流れる電流が最大とな
った後０となる前に前記第２のクランプ手段と前記第３
のクランプ手段を導通させはじめ前記電流が０に達する
ときには完全に前記第２のクランプ手段と前記第３のク
ランプ手段が導通状態になり、 その後前記第２のスイッチ手段が閉じられた後に前記第
２のクランプ手段と前記第３のクランプ手段を開くこと
を特徴とする容量性負荷表示パネルの駆動回路。4. An at least first power recovery capacitor, a first coil, and a first switch connected in series are connected to an X-side row electrode of a panel, and at least a second power recovery capacitor is connected to the X-side row electrode. A second terminal connected in series with a second coil and a second switch means is connected to the Y-side row electrode of the panel, a first terminal having the same potential as the X-side row electrode, A second terminal having the same potential, a first clamping means capable of setting the first terminal and the high potential side of the power supply to the same potential, and a first terminal and the low potential side of the power supply. A second clamp means capable of setting the same potential; a third clamp means capable of setting the second terminal and a high potential side of the power supply to the same potential; a low power supply of the second terminal and the power supply. A fourth clamping means capable of setting the same potential as the potential side; Wherein the first switch means and the second switch means are closed by the same control signal, and the first coil is turned off after the current flowing to the X-side row electrode side of the panel becomes maximum. Before the first clamp means and the third clamp means begin to conduct, and when the current reaches 0, the first clamp means and the fourth clamp means are completely in a conducting state. After the first switch is closed, the first clamp and the fourth clamp are opened, the first switch and the second switch are closed by the same control signal, and the first switch is closed. After the current flowing from the panel side to the coil becomes maximum and before it becomes zero, the second clamping means and the third
When the current reaches 0 when the clamp means starts conducting, the second clamp means and the third clamp means are completely brought into conduction, and then the second switch means is closed and then the second switch means is closed. A driving circuit for a capacitive load display panel, wherein the clamping means and the third clamping means are opened.
回収用コンデンサを兼ねていることを特徴とする請求項
１から請求項４のいずれかに記載の容量性負荷表示パネ
ルの駆動回路。5. The driving circuit for a capacitive load display panel according to claim 1, wherein the first power recovery capacitor also functions as the second power recovery capacitor. .
列に接続したものであり、Ｘ側行電極とＹ側行電極に接
続されるものを有し、 前記Ｘ側行電極と電源の高電位側とを同電位にすること
ができる第１のクランプ手段と、 前記Ｘ側行電極と電源の低電位側とを同電位にすること
ができる第２のクランプ手段と、 前記Ｙ側行電極と電源の高電位側とを同電位にすること
ができる第３のクランプ手段および前記Ｙ側行電極と電
源の低電位側とを同電位にすることができる第４のクラ
ンプ手段とを有し、 前記コイルの電流が最大となった後０となる前に導通し
はじめ０に達するときには完全に導通状態にせしめるよ
うに前記第１のクランプ手段と前記第４のクランプ手段
または前記第２のクランプ手段と前記第３のクランプ手
段を閉じることを特徴とする容量性負荷表示パネル駆動
回路。6. An X-row electrode and a switch means connected in series, said X-row electrode being connected to a Y-row electrode, and the X-row electrode being connected to a high-potential side of a power supply. A first clamp unit capable of setting the same potential to the same, a second clamp unit capable of setting the X-side row electrode and the lower potential side of the power supply to the same potential, and the Y-side row electrode and a power supply. A third clamp means capable of setting the same potential to the high potential side of the power supply and a fourth clamp means capable of setting the same potential to the Y side row electrode and the low potential side of the power supply; The first clamp means and the fourth clamp means or the second clamp means are arranged so that when the current of the coil becomes maximum and becomes zero before the current becomes zero and the current reaches zero, the coil becomes completely conductive. Closing the third clamping means. Characteristic capacitive load display panel drive circuit.
らなるスイッチ手段、電力回収用コンデンサおよびイン
ダクタンスを直列に接続したエネルギー回収部を有し、 前記エネルギー回収部と接続する列電極の選択をする選
択手段を有し、 さらに列電極を電源の高電位側にクランプする第１のク
ランプ手段と列電極を電源の低電位側にクランプする第
２のクランプ手段を有し、 前記インダクタンスを通じて容量性負荷表示パネル側へ
流れる電流が最大となった後０に達する前から導通しは
じめ０に達するときには完全に導通状態にせしめるよう
に前記第１のクランプ手段を閉じることを特徴とする容
量性負荷表示パネルの駆動回路。7. An energy recovery unit having at least a switch unit including a diode and a first switch, a power recovery capacitor and an inductance connected in series, and a selection unit for selecting a column electrode connected to the energy recovery unit. Further comprising: first clamping means for clamping the column electrode to the high potential side of the power supply; and second clamping means for clamping the column electrode to the low potential side of the power supply; and the capacitive load display panel through the inductance. The first clamp means is closed so as to be completely conductive when the current flowing to the side becomes maximum after reaching 0 after the current flowing to the maximum is driven, and the capacitive load display panel is driven. circuit.
らなるスイッチ手段、電力回収用コンデンサおよびイン
ダクタンスを直列に接続したエネルギー回収部を有し、 前記エネルギー回収部と接続する列電極の選択をする選
択手段を有し、 さらに列電極を電源の高電位側と低電位側にそれぞれク
ランプする第１のクランプ手段と第２のクランプ手段を
有し、 前記インダクタンスを通じて電力回収用コンデンサ側へ
流れる電流が最大となった後０に達する前から導通しは
じめ前記電流が０に達するときには完全に導通状態にせ
しめるように前記第２のクランプ手段を閉じることを特
徴とする容量性負荷表示パネルの駆動回路。8. An energy recovery unit having at least a switch unit including a diode and a first switch, a power recovery capacitor and an inductance connected in series, and a selection unit for selecting a column electrode connected to the energy recovery unit. And a first clamping means and a second clamping means for clamping the column electrodes to the high potential side and the low potential side of the power supply, respectively, wherein the current flowing to the power recovery capacitor side through the inductance is maximum. A driving circuit for a capacitive load display panel, characterized in that the second clamp means is closed so as to start conducting before the current reaches zero after the current has reached zero, and to completely conduct the current when the current reaches zero.
ネルギー回収部に接続して、選択された列電極の電荷を
電力回収用コンデンサに流して、前記選択された列電極
の電位が最小となった時に選択手段の有するスイッチを
切り替えて電位を上げる列電極を前記エネルギー回収部
に選択手段を用いて接続して、前記電力回収用コンデン
サから選択された列電極に電流を流すことを特徴とする
請求項７記載の容量性負荷表示パネル駆動回路。9. A column electrode whose potential is to be lowered is connected to an energy recovery unit using a selection means, and electric charges of the selected column electrode are passed to a power recovery capacitor so that the potential of the selected column electrode is minimized. When the condition becomes, a column electrode for increasing a potential by switching a switch of the selection means is connected to the energy recovery unit using the selection means, and a current flows from the power recovery capacitor to the selected column electrode. 8. The driving circuit for a capacitive load display panel according to claim 7, wherein:
エネルギー回収部に接続して、選択された列電極の電荷
を電力回収用コンデンサから流して、前記選択された列
電極の電位が最大となった時に選択手段の有するスイッ
チを切り替えて電位を下げる列電極を前記エネルギー回
収部に選択手段を用いて接続して、 選択された列電極から前記電力回収用コンデンサに電流
を流すことを特徴とする請求項８記載の容量性負荷表示
パネル駆動回路。10. A column electrode whose potential is to be raised is connected to an energy recovery section using a selection means, and charges of the selected column electrode flow from a power recovery capacitor so that the potential of the selected column electrode is maximized. When the condition becomes, a column electrode for lowering the potential by switching a switch of the selection means is connected to the energy recovery unit using the selection means, and a current flows from the selected column electrode to the power recovery capacitor. 9. The driving circuit for a capacitive load display panel according to claim 8, wherein
た微分回路と、前記微分回路の出力をデジタル信号に変
換するコンパレータとを有し、前記コンパレータの出力
を用いて選択する列電極を切り替えるタイミングを決め
ることを特徴とする請求項７から請求項１０までのいず
れかに記載の容量性負荷表示パネル駆動回路。11. A differentiator connected to a terminal on a column electrode side of an inductor, and a comparator for converting an output of the differentiator into a digital signal, wherein a column electrode to be selected is switched using an output of the comparator. 11. The driving circuit according to claim 7, wherein the timing is determined.
と第２の選択手段と電力回収用コンデンサを有し、 前記第１の選択手段の第１の端子と前記電力回収用コン
デンサの間に第１のインダクタと第１のダイオードを直
列に接続したものを有し、 前記第２の選択手段の第１の端子と前記電力回収用コン
デンサの間に第２のインダクタと第２のダイオードを直
列に接続したものを有し、 前記第１のインダクタンスに流れる電流が最大となった
後０となる前に導通しはじめ０に達するときには完全に
導通状態にせしめるように列電極を電源の高電位側に接
続するクランプ手段を閉じ、 前記第２のインダクタンスに流れる電流が最大となった
後０となる前に導通しはじめ０に達するときには完全に
導通状態にせしめるように列電極を電源の低電位側に接
続するクランプ手段を閉じることを特徴とする容量性負
荷表示パネル駆動回路。12. A power supply system comprising: a first selecting means for selecting a column electrode; a second selecting means; and a power recovery capacitor, a first terminal of the first selection means and a power recovery capacitor. A first inductor and a first diode connected in series between the first inductor and the power recovery capacitor; a second inductor and a second diode between the first terminal of the second selector and the power recovery capacitor; Are connected in series, and after the current flowing through the first inductance becomes maximum, it conducts before reaching 0, and when the current reaches 0, the column electrode is set to a high level so that the column electrode is completely conducted. The clamp means connected to the potential side is closed, and after the current flowing through the second inductance reaches the maximum, it conducts before it becomes 0, and when the current reaches 0, the column electrode is turned off so that the column electrode is completely conducted. potential A driving circuit for a capacitive load display panel, wherein a clamp means connected to the side is closed.
したものを列電極を選択して接続する第１の選択手段の
第１の端子と、列電極を選択して接続する第２の選択手
段の第１の端子との間に接続され、 前記第１の選択手段の第１の端子と電源の低電位側との
間にダイオードを有し、前記第２の選択手段の第１の端
子と電源の高電位側との間にダイオードを有し、さらに
インダクタに流れる電流が最大となった後０となる前に
導通しはじめ０に達するときには完全に導通状態にせし
めるように、列電極を電源の高電位側にクランプするた
めのクランプ手段と列電極を電源の低電位側にクランプ
するためのクランプ手段を閉じることを特徴とする容量
性負荷表示パネル駆動回路。13. A first terminal of a first selector for selecting and connecting a column electrode to a series connection of an inductor and a switch, and a second terminal for selecting and connecting a column electrode. A diode connected between the first terminal of the first selection means and a low potential side of the power supply; a diode connected between the first terminal of the first selection means and a low potential side of the power supply; And the column electrode of the power supply so that when the current flowing through the inductor reaches a maximum and reaches zero after the current flowing through the inductor reaches a maximum, the column electrode is completely conducted. A driving circuit for a capacitive load display panel, wherein a clamp means for clamping to a high potential side and a clamp means for clamping a column electrode to a low potential side of a power supply are closed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13332597A JPH10319893A (en) | 1997-05-23 | 1997-05-23 | Driving circuit for capacitive load display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13332597A JPH10319893A (en) | 1997-05-23 | 1997-05-23 | Driving circuit for capacitive load display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10319893A true JPH10319893A (en) | 1998-12-04 |
Family
ID=15102079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13332597A Pending JPH10319893A (en) | 1997-05-23 | 1997-05-23 | Driving circuit for capacitive load display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10319893A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002058041A1 (en) * | 2001-01-18 | 2002-07-25 | Lg Electronics Inc. | Plasma display panel and driving method thereof |
| US6995521B2 (en) | 2000-03-23 | 2006-02-07 | Pioneer Corporation | Drive circuit for plasma display panel |
| KR100708797B1 (en) | 2004-07-15 | 2007-04-18 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Driving circuit |
| JP2014534466A (en) * | 2011-10-13 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Method and system for energy recovery in a display |
-
1997
- 1997-05-23 JP JP13332597A patent/JPH10319893A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995521B2 (en) | 2000-03-23 | 2006-02-07 | Pioneer Corporation | Drive circuit for plasma display panel |
| WO2002058041A1 (en) * | 2001-01-18 | 2002-07-25 | Lg Electronics Inc. | Plasma display panel and driving method thereof |
| US7079088B2 (en) | 2001-01-18 | 2006-07-18 | Lg Electronics Inc. | Plasma display panel and driving method thereof |
| KR100708797B1 (en) | 2004-07-15 | 2007-04-18 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Driving circuit |
| JP2014534466A (en) * | 2011-10-13 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Method and system for energy recovery in a display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6850213B2 (en) | Energy recovery circuit for driving a capacitive load | |
| JP4008496B2 (en) | Display panel maintenance circuit capable of accurately controlling regenerative energy | |
| JP4299539B2 (en) | Energy recovery circuit with boost function and energy efficiency method using the same | |
| CN100456613C (en) | Switching power supply device | |
| EP2149896B1 (en) | Relay driving circuit and battery pack using same | |
| WO1992016995A1 (en) | Zero voltage switching power converter | |
| CN112564078B (en) | Power supply system, slow start circuit and control method | |
| US7078866B2 (en) | Plasma display panel and method for driving the same | |
| CN102265492A (en) | Switched power converter with extended hold-up time | |
| JP3271525B2 (en) | Resonance drive circuit | |
| JPH10319893A (en) | Driving circuit for capacitive load display panel | |
| JP2000206919A (en) | Circuit and method for driving display | |
| EP1566791A2 (en) | Apparatus and method for driving plasma display panel | |
| JPH10149134A (en) | Driving device for plasma display | |
| JP3351381B2 (en) | Display device charge recovery method | |
| KR20060051680A (en) | Amplifier designed to generate a rectangular voltage signal with soft switching on a capacitive load | |
| EP1472671B1 (en) | Method of controlling a circuit arrangement for the ac power supply of a plasma display panel | |
| CN113937982A (en) | Switch power supply circuit, method, device, equipment and medium for charging bootstrap capacitor | |
| JPH10247073A (en) | Method of driving plasma display | |
| JP2005062873A (en) | Generation of falling edge with energy recovery in plasma display | |
| JP3250308B2 (en) | Gate drive circuit | |
| JP3498735B2 (en) | Flat panel display and driving method thereof | |
| JP2004106130A (en) | Pulse power supply device | |
| CN217282898U (en) | Pulse width adjustable synchronous drive MOSFET electronic switch | |
| JP3842705B2 (en) | Charging circuit for storage element, voltage equalizing method, charging method and voltage detecting method using the circuit |