JPH10312695A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10312695A JPH10312695A JP11994197A JP11994197A JPH10312695A JP H10312695 A JPH10312695 A JP H10312695A JP 11994197 A JP11994197 A JP 11994197A JP 11994197 A JP11994197 A JP 11994197A JP H10312695 A JPH10312695 A JP H10312695A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- semiconductor device
- boosting
- oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チャージポンプ回路の昇圧を短時間で行うこ
とができ、昇圧後の安定状態において消費電流を低減す
ることができる半導体装置を提供する。 【解決手段】 半導体装置は、例えば、携帯電話、ビデ
オカメラ、携帯用パソコン、等の電源に電池を使用する
電子機器に搭載されるMPUであり、図示せぬチャージ
ポンプ回路の他に、リングオシレータ回路(第1発振手
段)31と、発振器(第2発振手段)32と、カウンタ
(制御手段)33と、セレクタ34とを具備して構成さ
れている。
とができ、昇圧後の安定状態において消費電流を低減す
ることができる半導体装置を提供する。 【解決手段】 半導体装置は、例えば、携帯電話、ビデ
オカメラ、携帯用パソコン、等の電源に電池を使用する
電子機器に搭載されるMPUであり、図示せぬチャージ
ポンプ回路の他に、リングオシレータ回路(第1発振手
段)31と、発振器(第2発振手段)32と、カウンタ
(制御手段)33と、セレクタ34とを具備して構成さ
れている。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特にチャージポンプ回路(昇圧手段)と、チャージ
ポンプ回路の昇圧を行うためのクロック信号を発生する
リングオシレータ回路等の発振回路とを有する半導体装
置に属する。
り、特にチャージポンプ回路(昇圧手段)と、チャージ
ポンプ回路の昇圧を行うためのクロック信号を発生する
リングオシレータ回路等の発振回路とを有する半導体装
置に属する。
【0002】
【従来の技術】従来技術について本発明の一つの適用例
である、電気的に書き換え可能な読み出し専用メモリ
(所謂フラッシュメモリ)が内蔵されたフラッシュメモ
リ内蔵マイクロコンピュータを用いて説明する。
である、電気的に書き換え可能な読み出し専用メモリ
(所謂フラッシュメモリ)が内蔵されたフラッシュメモ
リ内蔵マイクロコンピュータを用いて説明する。
【0003】フラッシュメモリはマイクロコンピュータ
ーを装置の基板に実装してからでもプログラムを書き換
えることができるので、バグが発生した場合の保守の容
易さ等の理由から広く普及しようとしている。
ーを装置の基板に実装してからでもプログラムを書き換
えることができるので、バグが発生した場合の保守の容
易さ等の理由から広く普及しようとしている。
【0004】携帯電話や所謂PHSのシステムコントロ
ーラとして使われるマイコンは、通話時には、送信受信
機能全体の制御を行うので、高速性が要求され、システ
ムクロックとして8〜33MHzのクロックが必要とさ
れる。
ーラとして使われるマイコンは、通話時には、送信受信
機能全体の制御を行うので、高速性が要求され、システ
ムクロックとして8〜33MHzのクロックが必要とさ
れる。
【0005】一方、携帯電話等には非通話時でも常時動
作する計時機能(時計機能)が必要とされている。特
に、計時機能は受信の待ち受け機能を止めて電源をオフ
にした時でも動作していなければならない。電源をオフ
にしたにも拘わらず電池寿命がつきてしまう不具合を避
けるためにはこの計時機能を極めて低消費電流で実現す
る必要がある。
作する計時機能(時計機能)が必要とされている。特
に、計時機能は受信の待ち受け機能を止めて電源をオフ
にした時でも動作していなければならない。電源をオフ
にしたにも拘わらず電池寿命がつきてしまう不具合を避
けるためにはこの計時機能を極めて低消費電流で実現す
る必要がある。
【0006】低消費電流化の第1の工夫として、一つの
フラッシュメモリ内蔵マイコンに8〜33MHzの高速
クロック用の発振回路(水晶発振回路)と計時用の32
KHzの発振回路を設けることが考えられる。そして、
高速動作が要求される時にはフラッシュメモリ内蔵マイ
コンのCPUを8〜33MHzで動作させ、高速動作が
要求されない時は、高速クロックの発振回路を止め、3
2KHzのクロックでフラッシュメモリ内蔵マイコンを
動作させて計時機能を実現することにより上記要求を満
足することができる。このフラッシュメモリ内蔵マイコ
ンの動作クロックの切替、及び高速クロックの発振回路
の停止は、フラッシュメモリ内蔵マイコンの命令により
行う。なお、32KHzの発振回路は常に動作させてお
く。
フラッシュメモリ内蔵マイコンに8〜33MHzの高速
クロック用の発振回路(水晶発振回路)と計時用の32
KHzの発振回路を設けることが考えられる。そして、
高速動作が要求される時にはフラッシュメモリ内蔵マイ
コンのCPUを8〜33MHzで動作させ、高速動作が
要求されない時は、高速クロックの発振回路を止め、3
2KHzのクロックでフラッシュメモリ内蔵マイコンを
動作させて計時機能を実現することにより上記要求を満
足することができる。このフラッシュメモリ内蔵マイコ
ンの動作クロックの切替、及び高速クロックの発振回路
の停止は、フラッシュメモリ内蔵マイコンの命令により
行う。なお、32KHzの発振回路は常に動作させてお
く。
【0007】低消費電流化の第2の工夫として、フラッ
シュメモリ内蔵マイコンに、CPUを止めて32KHz
の発振回路と時計用タイマーのみ動作させておくスタン
バイモードを設けることが考えられる。そして、時計用
タイマーが一定間隔(例えば0.5秒毎)でオーバーフ
ローする毎に割り込みによりCPUをウェイクアップさ
せて計時動作を行わせ、この処理が終わったら、再びC
PUをスタンバイモードにする間欠動作を行わせ、常時
CPUを動作させる場合よりさらに低消費電流化するこ
とができる。
シュメモリ内蔵マイコンに、CPUを止めて32KHz
の発振回路と時計用タイマーのみ動作させておくスタン
バイモードを設けることが考えられる。そして、時計用
タイマーが一定間隔(例えば0.5秒毎)でオーバーフ
ローする毎に割り込みによりCPUをウェイクアップさ
せて計時動作を行わせ、この処理が終わったら、再びC
PUをスタンバイモードにする間欠動作を行わせ、常時
CPUを動作させる場合よりさらに低消費電流化するこ
とができる。
【0008】低消費電流化の第3の工夫として、フラッ
シュメモリ内蔵マイコンをできるだけ低電圧で動作させ
ることが考えられる。そして、フラッシュメモリ内蔵マ
イコンを8〜33MHzの高速で動作させるときは、5
V程度の高電圧でフラッシュメモリ内蔵マイコンを動作
させ、計時動作のみを動作させるときには外部の電源供
給回路により2V程度の低電圧でフラッシュメモリ内蔵
マイコンを動作させる。システムクロックが32KHz
と遅ければ、CPUは2V程度の低電圧でも動作可能で
ある。この様な対策をとれば、電源電圧が2V、クロッ
ク周波数が32KHzでCPU動作時の消費電流は、約
30μA、スタンバイモード時の消費電流は2〜5μA
となり、CPUを間欠動作をさせて計時動作を実現した
ときの平均電流は10μA以下にすることが可能であ
る。
シュメモリ内蔵マイコンをできるだけ低電圧で動作させ
ることが考えられる。そして、フラッシュメモリ内蔵マ
イコンを8〜33MHzの高速で動作させるときは、5
V程度の高電圧でフラッシュメモリ内蔵マイコンを動作
させ、計時動作のみを動作させるときには外部の電源供
給回路により2V程度の低電圧でフラッシュメモリ内蔵
マイコンを動作させる。システムクロックが32KHz
と遅ければ、CPUは2V程度の低電圧でも動作可能で
ある。この様な対策をとれば、電源電圧が2V、クロッ
ク周波数が32KHzでCPU動作時の消費電流は、約
30μA、スタンバイモード時の消費電流は2〜5μA
となり、CPUを間欠動作をさせて計時動作を実現した
ときの平均電流は10μA以下にすることが可能であ
る。
【0009】
【発明が解決しようとする課題】しかしながら、フラッ
シュメモリ内蔵マイコンで上述のような低消費電流を実
現しようとすると以下に述べるごとき問題点があった。
シュメモリ内蔵マイコンで上述のような低消費電流を実
現しようとすると以下に述べるごとき問題点があった。
【0010】CPU自体は2Vで動作するとしても、フ
ラッシュメモリの読み出しは2Vで安定した読み出しが
困難であり、ワード線及びセンスアンプに昇圧回路が必
要になることである。
ラッシュメモリの読み出しは2Vで安定した読み出しが
困難であり、ワード線及びセンスアンプに昇圧回路が必
要になることである。
【0011】そのため、2Vの電源電圧を32KHzの
クロックにより昇圧するチャージポンプ回路を設けるこ
とが必要となる。このチャージポンプ回路は電源電流が
10μA程度は流れてしまうので、チャージポンプ回路
を常時動作させておくと、フラッシュメモリ内蔵マイコ
ンの消費電流が多くなってしまうため、CPUのスタン
バイモード時には停止させる必要がある。
クロックにより昇圧するチャージポンプ回路を設けるこ
とが必要となる。このチャージポンプ回路は電源電流が
10μA程度は流れてしまうので、チャージポンプ回路
を常時動作させておくと、フラッシュメモリ内蔵マイコ
ンの消費電流が多くなってしまうため、CPUのスタン
バイモード時には停止させる必要がある。
【0012】しかし、このチャージポンプ回路は一定の
電圧まで昇圧するのに時間(数命令実行分)がかかる。
したがって、常時チャージポンプ回路を動かしておくの
に比べて、スタンバイ時にチャージポンプを停止させた
場合には、スタンバイ解除後に数命令実行分遅れること
になる。通常、計時動作だけ行っているときには高速性
は要求されないので数命令実行分遅れても何ら問題はな
い。ところが32KHzで計時動作をしている待ち受け
時に相手から電話がかかって来た場合には、速やかにC
PUのクロックを高速クロックに切り替える必要があ
る。高速クロックに切り替える必要があるか否かはCP
Uが命令の実行により判断する。ここで待ち受け時と
は、受信可能状態時であり、例えば、スタンバイモード
と非スタンバイモードとを所定間隔毎に繰り返してい
る。高速クロックに切り替える必要がある場合には、C
PUの命令により電源・電圧を5Vに切り替えると共に
8〜33MHzの高速クロックの発振回路を発振させ、
高速クロックの発振が安定してからフラッシュメモリ内
蔵マイコンのクロックを高速クロックに切り替えなけれ
ばならない。したがって、高速クロックに切り替える必
要があるか否かの判断は32KHzの低速クロックでC
PUを動作させて判断しなければならない。
電圧まで昇圧するのに時間(数命令実行分)がかかる。
したがって、常時チャージポンプ回路を動かしておくの
に比べて、スタンバイ時にチャージポンプを停止させた
場合には、スタンバイ解除後に数命令実行分遅れること
になる。通常、計時動作だけ行っているときには高速性
は要求されないので数命令実行分遅れても何ら問題はな
い。ところが32KHzで計時動作をしている待ち受け
時に相手から電話がかかって来た場合には、速やかにC
PUのクロックを高速クロックに切り替える必要があ
る。高速クロックに切り替える必要があるか否かはCP
Uが命令の実行により判断する。ここで待ち受け時と
は、受信可能状態時であり、例えば、スタンバイモード
と非スタンバイモードとを所定間隔毎に繰り返してい
る。高速クロックに切り替える必要がある場合には、C
PUの命令により電源・電圧を5Vに切り替えると共に
8〜33MHzの高速クロックの発振回路を発振させ、
高速クロックの発振が安定してからフラッシュメモリ内
蔵マイコンのクロックを高速クロックに切り替えなけれ
ばならない。したがって、高速クロックに切り替える必
要があるか否かの判断は32KHzの低速クロックでC
PUを動作させて判断しなければならない。
【0013】この場合、32KHzのクロックによりチ
ャージポンプ回路を昇圧していたのでは、昇圧に時間が
かかるため、CPUの命令の実行が遅れ、結果として高
速クロックに切り替えて高速動作を開始するまでの時間
が遅れ、システムの応答性が悪くなる。
ャージポンプ回路を昇圧していたのでは、昇圧に時間が
かかるため、CPUの命令の実行が遅れ、結果として高
速クロックに切り替えて高速動作を開始するまでの時間
が遅れ、システムの応答性が悪くなる。
【0014】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、低消費電流を実現
でき、内蔵されたチャージポンプ回路(昇圧手段)の昇
圧を短時間で行うことができる半導体装置を提供する点
にある。
のであり、その目的とするところは、低消費電流を実現
でき、内蔵されたチャージポンプ回路(昇圧手段)の昇
圧を短時間で行うことができる半導体装置を提供する点
にある。
【0015】
【課題を解決するための手段】請求項1記載の発明は、
昇圧手段と、この昇圧手段の昇圧を行う第1クロック信
号を発振する第1発振手段と、第1クロック信号よりも
低い周波数の第2クロック信号を発振する第2発振手段
と、第1クロック信号から第2クロック信号に切り換え
る切換手段と、昇圧手段が所定電圧値に昇圧された時に
第1発振手段の停止、及び第1クロック信号から第2ク
ロック信号に切り換える動作を切換手段に行わせる制御
手段とを含むことを特徴としている。
昇圧手段と、この昇圧手段の昇圧を行う第1クロック信
号を発振する第1発振手段と、第1クロック信号よりも
低い周波数の第2クロック信号を発振する第2発振手段
と、第1クロック信号から第2クロック信号に切り換え
る切換手段と、昇圧手段が所定電圧値に昇圧された時に
第1発振手段の停止、及び第1クロック信号から第2ク
ロック信号に切り換える動作を切換手段に行わせる制御
手段とを含むことを特徴としている。
【0016】請求項2記載の発明は、制御手段が、第2
クロック信号に応じてカウントし、このカウント数が所
定数となった時に、第1発振手段の停止と、第1クロッ
ク信号から第2クロック信号に切り換える動作とを切換
手段に行わせる計数手段を含むことを特徴ととしてい
る。
クロック信号に応じてカウントし、このカウント数が所
定数となった時に、第1発振手段の停止と、第1クロッ
ク信号から第2クロック信号に切り換える動作とを切換
手段に行わせる計数手段を含むことを特徴ととしてい
る。
【0017】請求項3記載の発明は、制御手段が、第1
クロック信号に応じてカウントし、このカウント数が所
定数となった時に、第1発振手段の停止と、第1クロッ
ク信号から第2クロック信号に切り換える動作とを切換
手段に行わせる計数手段を有することを特徴とするして
いる。
クロック信号に応じてカウントし、このカウント数が所
定数となった時に、第1発振手段の停止と、第1クロッ
ク信号から第2クロック信号に切り換える動作とを切換
手段に行わせる計数手段を有することを特徴とするして
いる。
【0018】請求項4記載の発明は、所定数が、第1ク
ロック信号により昇圧手段が所定電圧値に昇圧されるま
での数であることを特徴としている。
ロック信号により昇圧手段が所定電圧値に昇圧されるま
での数であることを特徴としている。
【0019】請求項5記載の発明は、所定数が、第2ク
ロック信号の波形が安定し、且つ第1クロック信号によ
り昇圧手段が所定電圧値に昇圧されるまでの数であるこ
とを特徴としている。
ロック信号の波形が安定し、且つ第1クロック信号によ
り昇圧手段が所定電圧値に昇圧されるまでの数であるこ
とを特徴としている。
【0020】請求項6記載の発明は、第1発振手段が、
リングオシレータであることを特徴としている。
リングオシレータであることを特徴としている。
【0021】請求項7記載の発明は、第2発振手段が、
時計用タイマー等に利用する低い周波数帯域のものであ
ることを特徴としている。
時計用タイマー等に利用する低い周波数帯域のものであ
ることを特徴としている。
【0022】請求項8記載の発明は、昇圧手段により昇
圧した電圧が、フラッシュメモリの読み出し等、電源電
圧より高い電圧が必要なマイクロコンピュータの部分に
供給される回路構成を含むことを特徴としている。
圧した電圧が、フラッシュメモリの読み出し等、電源電
圧より高い電圧が必要なマイクロコンピュータの部分に
供給される回路構成を含むことを特徴としている。
【0023】請求項9記載の発明は、半導体装置が、フ
ラッシュメモリ内蔵のマイクロコンピュータであって、
第2発振器とタイマー等の必要最小限の周辺回路のみを
動作させてCPUを停止させるスタンバイモード時に昇
圧手段を停止させ、スタンバイ状態の解除時には、フラ
ッシュメモリの最初の命令の読み出しの時のみ、第1発
振手段を用い、次の命令の読み出しからは第1発振手段
の動作を停止させ、低い周波数のシステムクロックを昇
圧手段の昇圧に使うことを特徴としている。
ラッシュメモリ内蔵のマイクロコンピュータであって、
第2発振器とタイマー等の必要最小限の周辺回路のみを
動作させてCPUを停止させるスタンバイモード時に昇
圧手段を停止させ、スタンバイ状態の解除時には、フラ
ッシュメモリの最初の命令の読み出しの時のみ、第1発
振手段を用い、次の命令の読み出しからは第1発振手段
の動作を停止させ、低い周波数のシステムクロックを昇
圧手段の昇圧に使うことを特徴としている。
【0024】請求項10記載の発明は、半導体装置が、
フラッシュメモリ内蔵のマイクロコンピュータであっ
て、第2発振器とタイマー等の必要最小限の周辺回路の
みを動作させてCPUを停止させるスタンバイモード時
に昇圧手段を停止させ、スタンバイモードの解除された
場合には、所定サイクル内に昇圧手段を動作させて昇圧
し、フラッシュメモリの最初の命令の読み出し、命令の
実行を再開することを特徴としている。
フラッシュメモリ内蔵のマイクロコンピュータであっ
て、第2発振器とタイマー等の必要最小限の周辺回路の
みを動作させてCPUを停止させるスタンバイモード時
に昇圧手段を停止させ、スタンバイモードの解除された
場合には、所定サイクル内に昇圧手段を動作させて昇圧
し、フラッシュメモリの最初の命令の読み出し、命令の
実行を再開することを特徴としている。
【0025】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【0026】図1に示すように、本実施の形態に係る半
導体装置は、例えば、携帯電話、ビデオカメラ、携帯用
パソコン、等の電源に電池を使用する電子機器に搭載さ
れるMPUであり、図示せぬチャージポンプ回路の他
に、リングオシレータ回路(第1発振手段)31と、発
振器(第2発振手段)32と、カウンタ(制御手段)3
3と、セレクタ34とを具備して構成されている。この
MPUは、図示していないが、電気的に内容を消して書
き換え可能な読み出し専用メモリ(EEPROM)であ
る、いわゆるフラッシュメモリ内蔵のものである。
導体装置は、例えば、携帯電話、ビデオカメラ、携帯用
パソコン、等の電源に電池を使用する電子機器に搭載さ
れるMPUであり、図示せぬチャージポンプ回路の他
に、リングオシレータ回路(第1発振手段)31と、発
振器(第2発振手段)32と、カウンタ(制御手段)3
3と、セレクタ34とを具備して構成されている。この
MPUは、図示していないが、電気的に内容を消して書
き換え可能な読み出し専用メモリ(EEPROM)であ
る、いわゆるフラッシュメモリ内蔵のものである。
【0027】また、同図に示す発振器32は、端子X
1,X2を介して半導体装置外付けの水晶振動子32a
を有して構成されており、MPU内の図示せぬ演算回路
及び周辺回路へクロック信号CK3を供給するものであ
る。MPU立ち上げ時等にスタンバイ信号45が「H」
から「L」となってスタンバイが解除されるとクロック
信号CK3を出力するようになっている。このクロック
信号CK3は、MPUが携帯電話用である場合、例えば
32KHz程度の時計用タイマー(計時機能)などに利
用される低い周波数帯域のものである。
1,X2を介して半導体装置外付けの水晶振動子32a
を有して構成されており、MPU内の図示せぬ演算回路
及び周辺回路へクロック信号CK3を供給するものであ
る。MPU立ち上げ時等にスタンバイ信号45が「H」
から「L」となってスタンバイが解除されるとクロック
信号CK3を出力するようになっている。このクロック
信号CK3は、MPUが携帯電話用である場合、例えば
32KHz程度の時計用タイマー(計時機能)などに利
用される低い周波数帯域のものである。
【0028】リングオシレータ回路31は、図2に示す
ように、従属接続されたn段(偶数段)のインバータ3
6a〜36nと、発振開始用のトランジスタ37と、セ
レクタ34から出力されるリングオシレータ制御信号4
2が供給されるバッファ43とを具備して構成されてい
る。但し、各トランジスタ37〜40には、それがPチ
ャネル型か、Nチャネル型かを認識できるようにするた
めp又はnの符号が付してある。
ように、従属接続されたn段(偶数段)のインバータ3
6a〜36nと、発振開始用のトランジスタ37と、セ
レクタ34から出力されるリングオシレータ制御信号4
2が供給されるバッファ43とを具備して構成されてい
る。但し、各トランジスタ37〜40には、それがPチ
ャネル型か、Nチャネル型かを認識できるようにするた
めp又はnの符号が付してある。
【0029】このリングオシレータ回路31は、リング
オシレータ制御信号42が「H」となり、この「H」が
バッファ43を介してトランジスタ37,38のゲート
端に供給されることによりトランジスタ37がオン、ト
ランジスタ38がオフとなってイネーブルとなり、この
時、トランジスタ39と40が交互にオンすることによ
って発振する。即ち、トランジスタ37がオン、トラン
ジスタ38がオフの場合に、例えばインバータ36aに
「L」が供給され、インバータ36nから「L」が出力
される。この出力された「L」がトランジスタ39,4
0のゲート端に供給されると、トランジスタ39がオン
となって「H」がインバータ36aに供給される。
オシレータ制御信号42が「H」となり、この「H」が
バッファ43を介してトランジスタ37,38のゲート
端に供給されることによりトランジスタ37がオン、ト
ランジスタ38がオフとなってイネーブルとなり、この
時、トランジスタ39と40が交互にオンすることによ
って発振する。即ち、トランジスタ37がオン、トラン
ジスタ38がオフの場合に、例えばインバータ36aに
「L」が供給され、インバータ36nから「L」が出力
される。この出力された「L」がトランジスタ39,4
0のゲート端に供給されると、トランジスタ39がオン
となって「H」がインバータ36aに供給される。
【0030】これによってインバータ36nから「H」
が出力され、この出力された「H」がトランジスタ3
9,40のゲート端に供給されると、トランジスタ40
がオンとなってシンク電流による「L」がインバータ3
6aに供給される。以上の動作を繰り返すことにより発
振する。この発振による高周波数のクロック信号CK4
がセレクタ34へ出力される。クロック信号CK4は、
クロック信号CK3よりもかなり高い周波数である。例
えば、MPUがフラッシュメモリ内蔵の携帯電話用であ
る場合、8MHz〜33MHz程度である。
が出力され、この出力された「H」がトランジスタ3
9,40のゲート端に供給されると、トランジスタ40
がオンとなってシンク電流による「L」がインバータ3
6aに供給される。以上の動作を繰り返すことにより発
振する。この発振による高周波数のクロック信号CK4
がセレクタ34へ出力される。クロック信号CK4は、
クロック信号CK3よりもかなり高い周波数である。例
えば、MPUがフラッシュメモリ内蔵の携帯電話用であ
る場合、8MHz〜33MHz程度である。
【0031】一方、リングオシレータ制御信号42が
「L」となり、この「L」がバッファ43を介してトラ
ンジスタ37,38のゲート端に供給されることにより
トランジスタ37がオフ、トランジスタ38がオンとな
って発振が停止する。これは、トランジスタ38がオン
となることにより「H」がインバータ36aに供給さ
れ、これによってインバータ36nから出力される
「H」がトランジスタ39,40のゲート端に供給さ
れ、トランジスタ39がオフ、トランジスタ40がオン
となるが、トランジスタ37がオフなのでインバータ3
6aには「H」が供給され続けるからである。
「L」となり、この「L」がバッファ43を介してトラ
ンジスタ37,38のゲート端に供給されることにより
トランジスタ37がオフ、トランジスタ38がオンとな
って発振が停止する。これは、トランジスタ38がオン
となることにより「H」がインバータ36aに供給さ
れ、これによってインバータ36nから出力される
「H」がトランジスタ39,40のゲート端に供給さ
れ、トランジスタ39がオフ、トランジスタ40がオン
となるが、トランジスタ37がオフなのでインバータ3
6aには「H」が供給され続けるからである。
【0032】カウンタ33は、MPUの立ち上げ等の定
められた時点でMPU外部からリセット信号46が入力
されることによりリセットされ、その後、発振器32か
ら出力されるクロック信号CK3を所定数カウントする
と、オーバーフロー信号47をセレクタ34へ出力する
ものである。
められた時点でMPU外部からリセット信号46が入力
されることによりリセットされ、その後、発振器32か
ら出力されるクロック信号CK3を所定数カウントする
と、オーバーフロー信号47をセレクタ34へ出力する
ものである。
【0033】カウンタ33のカウント数(カウント時
間)は、リングオシレータ回路31の出力クロック信号
CK4によりチャージポンプ回路が所定電圧に昇圧され
る時間に相当するものである。或いは、発振器32から
初期に出力されるクロック信号CK3の波形が安定する
時間であって、且つリングオシレータ回路31の出力ク
ロック信号CK4によりチャージポンプ回路が所定電圧
に昇圧される時間に相当するものである。
間)は、リングオシレータ回路31の出力クロック信号
CK4によりチャージポンプ回路が所定電圧に昇圧され
る時間に相当するものである。或いは、発振器32から
初期に出力されるクロック信号CK3の波形が安定する
時間であって、且つリングオシレータ回路31の出力ク
ロック信号CK4によりチャージポンプ回路が所定電圧
に昇圧される時間に相当するものである。
【0034】クロック信号CK3の波形が安定する時間
カウントするのは、発振器32が「L」のスタンバイ信
号45の供給によって水晶発振信号を波形成形すること
によりクロック信号CK3を生成するが、この生成の初
期時にクロック信号CK3の波形が安定しないので、そ
れを昇圧に極力使用しないようにするためである。
カウントするのは、発振器32が「L」のスタンバイ信
号45の供給によって水晶発振信号を波形成形すること
によりクロック信号CK3を生成するが、この生成の初
期時にクロック信号CK3の波形が安定しないので、そ
れを昇圧に極力使用しないようにするためである。
【0035】セレクタ34は、スタンバイ信号45及び
オーバーフロー信号47に応じてクロック信号CK3及
びクロック信号CK4の何れかを選択してチャージポン
プ回路へ供給すると共に、前述したようにリングオシレ
ータ回路31の発振/停止動作の制御を行うリングオシ
レータ制御信号42をリングオシレータ回路31へ出力
するものであり、図3に示すように構成されている。即
ち、図3に示すように、フリップフロップ50と、2入
力タイプのノア回路51と、インバータ52と、2入力
タイプのアンド回路53,54と、2入力タイプのオア
回路55とを具備して構成されている。
オーバーフロー信号47に応じてクロック信号CK3及
びクロック信号CK4の何れかを選択してチャージポン
プ回路へ供給すると共に、前述したようにリングオシレ
ータ回路31の発振/停止動作の制御を行うリングオシ
レータ制御信号42をリングオシレータ回路31へ出力
するものであり、図3に示すように構成されている。即
ち、図3に示すように、フリップフロップ50と、2入
力タイプのノア回路51と、インバータ52と、2入力
タイプのアンド回路53,54と、2入力タイプのオア
回路55とを具備して構成されている。
【0036】このセレクタ34の動作を含めたリングオ
シレータ回路31及びカウンタ33の動作を図4に示す
タイムチャートを参照して説明する。
シレータ回路31及びカウンタ33の動作を図4に示す
タイムチャートを参照して説明する。
【0037】図4に示す時刻t1において、チャージポ
ンプ回路の昇圧を行う前のスタンバイ中は、スタンバイ
信号45が「H」となっている。この時、リセット信号
46(図4には示さず)によってカウンタ33は既にリ
セットされているものとする。
ンプ回路の昇圧を行う前のスタンバイ中は、スタンバイ
信号45が「H」となっている。この時、リセット信号
46(図4には示さず)によってカウンタ33は既にリ
セットされているものとする。
【0038】スタンバイ信号45の「H」が、発振器3
2とセレクタ34のフリップフロップ50のリセット端
R及びノア回路51の一方の入力端に供給される。これ
によって、発振器32はクロック信号CK3を出力しな
い状態となるので、クロック信号CK3は「L」とな
る。
2とセレクタ34のフリップフロップ50のリセット端
R及びノア回路51の一方の入力端に供給される。これ
によって、発振器32はクロック信号CK3を出力しな
い状態となるので、クロック信号CK3は「L」とな
る。
【0039】一方、セレクタ34のフリップフロップ5
0はリセットされるのでその出力端Qから「L」が出力
され、ノア回路51の他方の入力端に供給される。この
ことからノア回路51の出力レベルは「L」となり、こ
の「L」がリングオシレータ制御信号42の信号レベル
となり、また、アンド回路54の一方の入力端に供給さ
れると共に、インバータ52で反転され「H」としてア
ンド回路53の一方の入力端に供給される。
0はリセットされるのでその出力端Qから「L」が出力
され、ノア回路51の他方の入力端に供給される。この
ことからノア回路51の出力レベルは「L」となり、こ
の「L」がリングオシレータ制御信号42の信号レベル
となり、また、アンド回路54の一方の入力端に供給さ
れると共に、インバータ52で反転され「H」としてア
ンド回路53の一方の入力端に供給される。
【0040】従って、リングオシレータ制御信号42が
「L」となることにより、リングオシレータ回路31は
発振停止状態となり、クロック信号CK4が「L」とな
る。また、アンド回路54の一方の入力端に「L」が供
給されているので、他方の入力端に供給されるリングオ
シレータ回路31の出力クロック信号CK4は通過しな
い状態となる。
「L」となることにより、リングオシレータ回路31は
発振停止状態となり、クロック信号CK4が「L」とな
る。また、アンド回路54の一方の入力端に「L」が供
給されているので、他方の入力端に供給されるリングオ
シレータ回路31の出力クロック信号CK4は通過しな
い状態となる。
【0041】更に、アンド回路53の一方の入力端に
「H」が供給されているので、アンド回路53は他方の
入力端に供給される発振器32の出力クロック信号CK
3を通過させる状態となるが、この時、クロック信号C
K3は「L」なので、セレクタ34の選択クロック信号
CK6は「L」となる。
「H」が供給されているので、アンド回路53は他方の
入力端に供給される発振器32の出力クロック信号CK
3を通過させる状態となるが、この時、クロック信号C
K3は「L」なので、セレクタ34の選択クロック信号
CK6は「L」となる。
【0042】次に、時刻t2において、スタンバイ状態
が解除され、スタンバイ信号45が「H」から「L」に
なったとする。この場合、発振器32はクロック信号C
K3を発生しているので、カウンタ33、セレクタ3
4、演算回路及び周辺回路へ出力する。
が解除され、スタンバイ信号45が「H」から「L」に
なったとする。この場合、発振器32はクロック信号C
K3を発生しているので、カウンタ33、セレクタ3
4、演算回路及び周辺回路へ出力する。
【0043】これによって、カウンタ33はクロック信
号CK3のカウント動作を行う。セレクタ34において
は、スタンバイ信号45の「L」がフリップフロップ5
0のリセット端Rとノア回路51の一入力端に供給され
る。フリップフロップ50はリセット端Rに「L」が供
給されても前回同様リセット状態であり、出力端Qから
「L」をノア回路51へ出力している。
号CK3のカウント動作を行う。セレクタ34において
は、スタンバイ信号45の「L」がフリップフロップ5
0のリセット端Rとノア回路51の一入力端に供給され
る。フリップフロップ50はリセット端Rに「L」が供
給されても前回同様リセット状態であり、出力端Qから
「L」をノア回路51へ出力している。
【0044】また、ノア回路51の他方の入力端にもス
タンバイ信号45の「L」が供給されるので、その出力
端からは「H」が出力され、この「H」がリングオシレ
ータ制御信号42の信号レベルとなり、また、アンド回
路54の一入力端に供給されると共に、インバータ52
で反転され「L」としてアンド回路53の一入力端に供
給される。
タンバイ信号45の「L」が供給されるので、その出力
端からは「H」が出力され、この「H」がリングオシレ
ータ制御信号42の信号レベルとなり、また、アンド回
路54の一入力端に供給されると共に、インバータ52
で反転され「L」としてアンド回路53の一入力端に供
給される。
【0045】従って、リングオシレータ制御信号42が
「H」となることにより、リングオシレータ回路31が
発振状態となり、高周波数のクロック信号CK4が出力
される。また、アンド回路54の一入力端には「H」が
供給されているので、他方の入力端に供給されるクロッ
ク信号CK4が通過し、オア回路55へ出力される。一
方、アンド回路53の一入力端には「L」が供給されて
いるので、アンド回路53は他方の入力端に供給される
発振器32の出力クロック信号CK3を通過させない状
態となる。
「H」となることにより、リングオシレータ回路31が
発振状態となり、高周波数のクロック信号CK4が出力
される。また、アンド回路54の一入力端には「H」が
供給されているので、他方の入力端に供給されるクロッ
ク信号CK4が通過し、オア回路55へ出力される。一
方、アンド回路53の一入力端には「L」が供給されて
いるので、アンド回路53は他方の入力端に供給される
発振器32の出力クロック信号CK3を通過させない状
態となる。
【0046】このことによって、クロック信号CK4が
オア回路55を通過して選択クロック信号CK6として
チャージポンプ回路へ出力される。即ち、リングオシレ
ータ回路31から出力される高周波数のクロック信号C
K4がセレクタ34によって選択され、チャージポンプ
回路へ出力されることによって昇圧が行われる。
オア回路55を通過して選択クロック信号CK6として
チャージポンプ回路へ出力される。即ち、リングオシレ
ータ回路31から出力される高周波数のクロック信号C
K4がセレクタ34によって選択され、チャージポンプ
回路へ出力されることによって昇圧が行われる。
【0047】次に、時刻t3において、カウンタ33
が、チャージポンプ回路を所定電圧に昇圧する時間に相
当する値をカウントしてパルス状のオーバーフロー信号
47をセレクタ34へ出力したとする。
が、チャージポンプ回路を所定電圧に昇圧する時間に相
当する値をカウントしてパルス状のオーバーフロー信号
47をセレクタ34へ出力したとする。
【0048】オーバーフロー信号47の「H」がフリッ
プフロップ50のセット端Sに供給されると、フリップ
フロップ50に「H」がセットされ、その出力端Qから
「H」が出力され、ノア回路51に供給される。このこ
とからノア回路51の出力レベルは「L」となり、この
「L」がリングオシレータ制御信号42の信号レベルと
なり、また、アンド回路54の一方の入力端に供給され
ると共に、インバータ52で反転され「H」としてアン
ド回路53の一方の入力端に供給される。
プフロップ50のセット端Sに供給されると、フリップ
フロップ50に「H」がセットされ、その出力端Qから
「H」が出力され、ノア回路51に供給される。このこ
とからノア回路51の出力レベルは「L」となり、この
「L」がリングオシレータ制御信号42の信号レベルと
なり、また、アンド回路54の一方の入力端に供給され
ると共に、インバータ52で反転され「H」としてアン
ド回路53の一方の入力端に供給される。
【0049】従って、リングオシレータ制御信号42が
「L」となることにより、リングオシレータ回路31は
発振停止状態となり、クロック信号CK4が「L」とな
る。また、アンド回路54の一方の入力端に「L」が供
給されているので、他方の入力端に供給されるリングオ
シレータ回路31の出力クロック信号CK4は通過しな
い状態となる。
「L」となることにより、リングオシレータ回路31は
発振停止状態となり、クロック信号CK4が「L」とな
る。また、アンド回路54の一方の入力端に「L」が供
給されているので、他方の入力端に供給されるリングオ
シレータ回路31の出力クロック信号CK4は通過しな
い状態となる。
【0050】更に、アンド回路53の一方の入力端に
「H」が供給されているので、アンド回路53は他方の
入力端に供給される発振器32の出力クロック信号CK
3を通過させる。この通過したクロック信号CK3はオ
ア回路55を通過し、選択クロック信号CK6としてチ
ャージポンプ回路へ出力される。これによって、チャー
ジポンプ回路が低消費電流状態での所定電圧値を保持す
ることになる。
「H」が供給されているので、アンド回路53は他方の
入力端に供給される発振器32の出力クロック信号CK
3を通過させる。この通過したクロック信号CK3はオ
ア回路55を通過し、選択クロック信号CK6としてチ
ャージポンプ回路へ出力される。これによって、チャー
ジポンプ回路が低消費電流状態での所定電圧値を保持す
ることになる。
【0051】実施の形態に係る半導体装置は上記の如く
構成されているので、以下に掲げる効果を奏する。
構成されているので、以下に掲げる効果を奏する。
【0052】チャージポンプ回路を所定の電圧とする昇
圧時に、図5に矢印Y2で示す時間においてはリングオ
シレータ回路31から出力される高周波数のクロック信
号CK4を使用するので、発振器のみを使用した場合
(図6に示す矢印Y1)に比べて矢印Y3で示すように
昇圧時間を短くすることができる。
圧時に、図5に矢印Y2で示す時間においてはリングオ
シレータ回路31から出力される高周波数のクロック信
号CK4を使用するので、発振器のみを使用した場合
(図6に示す矢印Y1)に比べて矢印Y3で示すように
昇圧時間を短くすることができる。
【0053】したがって、スタンバイ状態の解除時に
は、フラッシュメモリの最初の命令の読み出しの時だ
け、リングオシレータ回路31を用い、次の命令の読み
出しからはリングオシレータ回路31の動作を停止さ
せ、低い周波数のシステムクロックをチャージポンプ回
路の昇圧に使うことにより、消費電流を少なくすること
ができる。
は、フラッシュメモリの最初の命令の読み出しの時だ
け、リングオシレータ回路31を用い、次の命令の読み
出しからはリングオシレータ回路31の動作を停止さ
せ、低い周波数のシステムクロックをチャージポンプ回
路の昇圧に使うことにより、消費電流を少なくすること
ができる。
【0054】即ち、チャージポンプ回路が所定電圧とな
った安定後はリングオシレータ回路31を停止し、矢印
Y4で示す時間においては発振器32から出力される低
周波数のクロック信号CK3をチャージポンプ回路に供
給するようにしたので、このようにチャージポンプ回路
の昇圧後の安定時に、クロック信号CK3のみを使用す
ることによってMPUの消費電流を、図4に符号59で
示すように、リングオシレータ回路31のクロック信号
CK4を使用した際の消費電流60よりも低減すること
ができる。さらに、最初の命令の読み出しの時だけ、リ
ングオシレータ回路31を用いて早く昇圧させるので、
命令を誤って読み出し、マイクロコンピュータが誤動作
してしまうこともない。
った安定後はリングオシレータ回路31を停止し、矢印
Y4で示す時間においては発振器32から出力される低
周波数のクロック信号CK3をチャージポンプ回路に供
給するようにしたので、このようにチャージポンプ回路
の昇圧後の安定時に、クロック信号CK3のみを使用す
ることによってMPUの消費電流を、図4に符号59で
示すように、リングオシレータ回路31のクロック信号
CK4を使用した際の消費電流60よりも低減すること
ができる。さらに、最初の命令の読み出しの時だけ、リ
ングオシレータ回路31を用いて早く昇圧させるので、
命令を誤って読み出し、マイクロコンピュータが誤動作
してしまうこともない。
【0055】なお、本実施の形態においては、カウンタ
の出力信号に基づくセレクタを用いて発振器32とリン
グオシレータ回路31とを切り換えるように構成した
が、例えばCPUの命令により切り換える構成(制御手
段)を採用することもできる。
の出力信号に基づくセレクタを用いて発振器32とリン
グオシレータ回路31とを切り換えるように構成した
が、例えばCPUの命令により切り換える構成(制御手
段)を採用することもできる。
【0056】また、本実施の形態においては、MPUに
用いられていたが、それに限定されず、本発明は本発明
を適用する上で好適なその他の制御回路等の回路に適用
することができる。また、発振器32はMPUの外部に
設けられていたが、MPUの内部に設け、その内部発振
器からのクロック信号に基づいて、チャージポンプ回路
の昇圧後の安定時に供給するようにしてもよい。これに
よっても、安定時に半導体装置の消費電流を低減させる
ことができる。
用いられていたが、それに限定されず、本発明は本発明
を適用する上で好適なその他の制御回路等の回路に適用
することができる。また、発振器32はMPUの外部に
設けられていたが、MPUの内部に設け、その内部発振
器からのクロック信号に基づいて、チャージポンプ回路
の昇圧後の安定時に供給するようにしてもよい。これに
よっても、安定時に半導体装置の消費電流を低減させる
ことができる。
【0057】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。
で、以下に掲げる効果を奏する。
【0058】昇圧手段(チャージポンプ回路)を所定の
電圧とする昇圧時には、半導体装置において通常使用さ
れる第2発振手段の出力クロック信号よりも高い周波数
の第1発振手段(リングオシレータ回路)の出力クロッ
ク信号を昇圧手段に供給するようにしたので、昇圧時間
を短くすることができる。
電圧とする昇圧時には、半導体装置において通常使用さ
れる第2発振手段の出力クロック信号よりも高い周波数
の第1発振手段(リングオシレータ回路)の出力クロッ
ク信号を昇圧手段に供給するようにしたので、昇圧時間
を短くすることができる。
【0059】しかも、昇圧手段が所定電圧となった安定
後は、第1発振手段を停止し、第2発振手段の出力クロ
ック信号を昇圧手段に供給するようにしたので、半導体
装置の消費電流を低減することができる。
後は、第1発振手段を停止し、第2発振手段の出力クロ
ック信号を昇圧手段に供給するようにしたので、半導体
装置の消費電流を低減することができる。
【図1】本発明の一実施の形態による半導体装置のブロ
ック構成図である。
ック構成図である。
【図2】図1に示すリングオシレータ回路の構成を示す
回路図である。
回路図である。
【図3】図1に示すセレクタの構成を示す回路図であ
る。
る。
【図4】本発明の一実施の形態による半導体装置の動作
を説明するためのタイムチャートである。
を説明するためのタイムチャートである。
【図5】本発明の一実施の形態による半導体装置の効果
を説明するための図である。
を説明するための図である。
【図6】発振器のみを使用した場合の昇圧時間を示す図
である。
である。
31 リングオシレータ回路(第1発振手段) 32 発振器(第2発振手段) 33 カウンタ(計数手段) 34 セレクタ(切換手段) 36a〜36n インバータ 37〜40 トランジスタ 42 リングオシレータ制御信号 43 バッファ 45 スタンバイ信号 46 リセット信号 47 オーバーフロー信号 50 フリップフロップ 51 ノア回路 52 インバータ 53,54 アンド回路 55 オア回路 57 F/F出力信号 59,60 消費電流 CK3 発振器32から出力されるクロック信号(第2
クロック信号) CK4 リングオシレータ回路31から出力されるクロ
ック信号(第1クロック信号) CK6 選択クロック信号
クロック信号) CK4 リングオシレータ回路31から出力されるクロ
ック信号(第1クロック信号) CK6 選択クロック信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H02M 3/07
Claims (10)
- 【請求項1】 昇圧手段と、該昇圧手段の昇圧を行う第
1クロック信号を発振する第1発振手段と、前記第1ク
ロック信号よりも低い周波数の第2クロック信号を発振
する第2発振手段と、前記第1クロック信号から前記第
2クロック信号に切り換える切換手段と、前記昇圧手段
が所定電圧値に昇圧された時に前記第1発振手段の停
止、及び前記第1クロック信号から前記第2クロック信
号に切り換える動作を前記切換手段に行わせる制御手段
とを含むことを特徴とする半導体装置。 - 【請求項2】 前記制御手段は、前記第2クロック信号
に応じてカウントし、このカウント数が所定数となった
時に、前記第1発振手段の停止と、前記第1クロック信
号から前記第2クロック信号に切り換える動作とを前記
切換手段に行わせる計数手段を含むことを特徴とする請
求項1記載の半導体装置。 - 【請求項3】 前記制御手段は、前記第1クロック信号
に応じてカウントし、このカウント数が所定数となった
時に、前記第1発振手段の停止と、前記第1クロック信
号から前記第2クロック信号に切り換える動作とを前記
切換手段に行わせる計数手段を有することを特徴とする
請求項1記載の半導体装置。 - 【請求項4】 前記所定数は、前記第1クロック信号に
より前記昇圧手段が所定電圧値に昇圧されるまでの数で
あることを特徴とする請求項1乃至3の何れかに記載の
半導体装置。 - 【請求項5】 前記所定数は、前記第2クロック信号の
波形が安定し、且つ前記第1クロック信号により前記昇
圧手段が所定電圧値に昇圧されるまでの数であることを
特徴とする請求項1乃至3の何れかに記載の半導体装
置。 - 【請求項6】 前記第1発振手段は、リングオシレータ
であることを特徴とする請求項1乃至5の何れかに記載
の半導体装置。 - 【請求項7】 前記第2発振手段は、時計用タイマー等
に利用する低い周波数帯域のものであることを特徴とす
る請求項1乃至6のいずれかに記載の半導体装置。 - 【請求項8】 前記昇圧手段により昇圧した電圧が、フ
ラッシュメモリの読み出し等、電源電圧より高い電圧が
必要なマイクロコンピュータの部分に供給される回路構
成を含むことを特徴とする請求項1乃至7のいずれかに
記載の半導体装置。 - 【請求項9】 前記半導体装置が、フラッシュメモリ内
蔵のマイクロコンピュータであって、前記第2発振器と
タイマー等の必要最小限の周辺回路のみを動作させてC
PUを停止させるスタンバイモード時に昇圧手段を停止
させ、スタンバイ状態の解除時には、フラッシュメモリ
の最初の命令の読み出しの時のみ、第1発振手段を用
い、次の命令の読み出しからは第1発振手段の動作を停
止させ、低い周波数のシステムクロックを昇圧手段の昇
圧に使うことを特徴とする、請求項1乃至8のいずれか
に記載の半導体装置。 - 【請求項10】 前記半導体装置が、フラッシュメモリ
内蔵のマイクロコンピュータであって、前記第2発振器
とタイマー等の必要最小限の周辺回路のみを動作させて
CPUを停止させるスタンバイモード時に昇圧手段を停
止させ、前記スタンバイモードの解除された場合には、
所定サイクル内に昇圧手段を動作させて昇圧し、フラッ
シュメモリの最初の命令の読み出し、命令の実行を再開
することを特徴とする、請求項1乃至9のいずれかに記
載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11994197A JPH10312695A (ja) | 1997-05-09 | 1997-05-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11994197A JPH10312695A (ja) | 1997-05-09 | 1997-05-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10312695A true JPH10312695A (ja) | 1998-11-24 |
Family
ID=14773970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11994197A Pending JPH10312695A (ja) | 1997-05-09 | 1997-05-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10312695A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305441A (ja) * | 2001-04-06 | 2002-10-18 | Fujitsu Ltd | オシレータ回路の制御方法、オシレータ回路、内部電源生成回路の制御方法、及び内部電源生成回路 |
US6646494B2 (en) | 2001-07-09 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having boosting circuit |
WO2006059501A1 (ja) * | 2004-12-03 | 2006-06-08 | Rohm Co., Ltd | チャージポンプ回路の駆動回路および電源装置ならびに発光装置 |
US7126595B2 (en) | 2000-08-09 | 2006-10-24 | Sharp Kabushiki Kaisha | Image display device using a scanning and hold display mode for power saving purposes |
JP2008117525A (ja) * | 2007-12-26 | 2008-05-22 | Nec Electronics Corp | 半導体記憶装置 |
JP2008257549A (ja) * | 2007-04-06 | 2008-10-23 | Nec Electronics Corp | マイクロコンピュータの制御回路及び制御方法 |
JP2008299731A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 半導体集積回路、情報処理システム |
JP2009142133A (ja) * | 2007-12-10 | 2009-06-25 | Canon Inc | 電源制御回路、撮像装置及び制御方法 |
CN103258821A (zh) * | 2013-04-09 | 2013-08-21 | 北京兆易创新科技股份有限公司 | 带硬复位功能的增强型Flash芯片及芯片封装方法 |
CN104777760A (zh) * | 2014-01-13 | 2015-07-15 | 上海华虹集成电路有限责任公司 | 超低功耗mcu的安全启动方法及电路 |
CN106059288A (zh) * | 2015-04-01 | 2016-10-26 | 力旺电子股份有限公司 | 电荷泵电压调整器与相关控制方法 |
-
1997
- 1997-05-09 JP JP11994197A patent/JPH10312695A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7126595B2 (en) | 2000-08-09 | 2006-10-24 | Sharp Kabushiki Kaisha | Image display device using a scanning and hold display mode for power saving purposes |
JP2002305441A (ja) * | 2001-04-06 | 2002-10-18 | Fujitsu Ltd | オシレータ回路の制御方法、オシレータ回路、内部電源生成回路の制御方法、及び内部電源生成回路 |
US6646494B2 (en) | 2001-07-09 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having boosting circuit |
CN100440697C (zh) * | 2004-12-03 | 2008-12-03 | 罗姆股份有限公司 | 电荷泵电路的驱动电路和电源装置及发光装置 |
WO2006059501A1 (ja) * | 2004-12-03 | 2006-06-08 | Rohm Co., Ltd | チャージポンプ回路の駆動回路および電源装置ならびに発光装置 |
US7592856B2 (en) | 2004-12-03 | 2009-09-22 | Rohm Co., Ltd. | Charge pump circuit driver circuit having a plurality of oscillators |
JP2008257549A (ja) * | 2007-04-06 | 2008-10-23 | Nec Electronics Corp | マイクロコンピュータの制御回路及び制御方法 |
JP2008299731A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 半導体集積回路、情報処理システム |
JP2009142133A (ja) * | 2007-12-10 | 2009-06-25 | Canon Inc | 電源制御回路、撮像装置及び制御方法 |
JP2008117525A (ja) * | 2007-12-26 | 2008-05-22 | Nec Electronics Corp | 半導体記憶装置 |
CN103258821A (zh) * | 2013-04-09 | 2013-08-21 | 北京兆易创新科技股份有限公司 | 带硬复位功能的增强型Flash芯片及芯片封装方法 |
CN103258821B (zh) * | 2013-04-09 | 2017-02-08 | 北京兆易创新科技股份有限公司 | 带硬复位功能的增强型Flash芯片及芯片封装方法 |
CN104777760A (zh) * | 2014-01-13 | 2015-07-15 | 上海华虹集成电路有限责任公司 | 超低功耗mcu的安全启动方法及电路 |
CN106059288A (zh) * | 2015-04-01 | 2016-10-26 | 力旺电子股份有限公司 | 电荷泵电压调整器与相关控制方法 |
JP2016195527A (ja) * | 2015-04-01 | 2016-11-17 | イーメモリー テクノロジー インコーポレイテッド | チャージ・ポンプレギュレータおよびその制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100958044B1 (ko) | Cpu 파워 다운 방법 및 그 장치 | |
US7000140B2 (en) | Data processor and data processing system | |
KR100322649B1 (ko) | 저전력고정밀클럭회로및집적회로클럭킹방법 | |
JP2006107127A (ja) | 半導体集積回路装置 | |
JPH10312695A (ja) | 半導体装置 | |
JP2001175368A (ja) | Cpuコア電圧切替え回路 | |
US7342990B2 (en) | Wake-up circuit | |
US4964073A (en) | Portable data collecting and processing apparatus | |
EP0103755A2 (en) | CMOS single chip microprocessor | |
JP2003006179A (ja) | 半導体装置および半導体装置の動作モード制御方法 | |
TWI396072B (zh) | 控制電泳顯示積體電路之控制模組與方法 | |
US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
KR20050065394A (ko) | 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치 | |
JPS6010318A (ja) | マイクロコンピユ−タ | |
USRE39523E1 (en) | Power control apparatus for a battery-powered communication system | |
JPH10303802A (ja) | 通信制御装置および方法 | |
JP2011008698A (ja) | マイクロコンピュータ及びマイクロコンピュータシステム | |
CN101771755A (zh) | 一种移动终端基带芯片省电控制装置 | |
CN219831719U (zh) | 时钟唤醒电路、***级芯片以及电子设备 | |
JP4659627B2 (ja) | 電子機器 | |
CN220671926U (zh) | 一种pmu、唤醒电路和mcu | |
KR100619845B1 (ko) | 이동통신 단말기 제어기의 클럭 장치 | |
CN1252606C (zh) | 用中断信号结束关机模式的微处理器及控制时钟信号的方法 | |
JP2954199B1 (ja) | 発振制御回路 | |
JP2003223430A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |