JPH10307749A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH10307749A JPH10307749A JP9113746A JP11374697A JPH10307749A JP H10307749 A JPH10307749 A JP H10307749A JP 9113746 A JP9113746 A JP 9113746A JP 11374697 A JP11374697 A JP 11374697A JP H10307749 A JPH10307749 A JP H10307749A
- Authority
- JP
- Japan
- Prior art keywords
- management information
- storage element
- main storage
- ferroelectric memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 本発明は、メイン記憶素子をアクセスする管
理情報をメモリ上に記憶して当該管理情報を参照してメ
イン記憶素子をアクセスするメモリ装置に関し、電池な
しでも読み書きでき書換え回数が非常に大きい強誘電体
メモリに管理情報を記憶し、しかもメイン記憶素子の管
理情報に変更があったときにのみ強誘電体メモリ上の管
理情報を更新し、電源投入時あるいはリセット時に従来
のフラッシュメモリの全領域をリードして管理情報を作
成する処理時間を不要とし、簡単な構成かつ制御でしか
も繰り返し書換回数の制限なしに迅速にアクセスできる
メモリ装置を実現することを目的とする。 【解決手段】 データを読み書きする、不揮発性のメイ
ン記憶素子と、このメイン記憶素子に読み書きするデー
タの管理情報を格納する、読み書き可能で不揮発性の強
誘電体メモリと、データの読み書き要求に対応して、強
誘電体メモリ中の管理情報を参照してメイン記憶素子を
アクセスする制御回路とを備えるように構成する。
理情報をメモリ上に記憶して当該管理情報を参照してメ
イン記憶素子をアクセスするメモリ装置に関し、電池な
しでも読み書きでき書換え回数が非常に大きい強誘電体
メモリに管理情報を記憶し、しかもメイン記憶素子の管
理情報に変更があったときにのみ強誘電体メモリ上の管
理情報を更新し、電源投入時あるいはリセット時に従来
のフラッシュメモリの全領域をリードして管理情報を作
成する処理時間を不要とし、簡単な構成かつ制御でしか
も繰り返し書換回数の制限なしに迅速にアクセスできる
メモリ装置を実現することを目的とする。 【解決手段】 データを読み書きする、不揮発性のメイ
ン記憶素子と、このメイン記憶素子に読み書きするデー
タの管理情報を格納する、読み書き可能で不揮発性の強
誘電体メモリと、データの読み書き要求に対応して、強
誘電体メモリ中の管理情報を参照してメイン記憶素子を
アクセスする制御回路とを備えるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、メイン記憶素子を
アクセスする管理情報をメモリ上に記憶して当該管理情
報を参照してメイン記憶素子をアクセスするメモリ装置
に関するものである。
アクセスする管理情報をメモリ上に記憶して当該管理情
報を参照してメイン記憶素子をアクセスするメモリ装置
に関するものである。
【０００２】
【従来の技術】従来、メモリカードなどのカード型のメ
モリ装置は、図３の（ａ）に示す構成からなり、フラッ
シュメモリ２５をアクセスするに先立ち、当該フラッシ
ュメモリ２５の全領域をリードして管理情報（ＦＡＴな
どといわれる管理情報）を作成し、ＲＡＭ２４上に格納
するという初期化を行った後、当該ＲＡＭ上の管理情報
（ＦＡＴ）を参照して容量の大きいフラッシュメモリ２
５をアクセスするようにしていた。以下図３をもとに従
来技術を説明する。
モリ装置は、図３の（ａ）に示す構成からなり、フラッ
シュメモリ２５をアクセスするに先立ち、当該フラッシ
ュメモリ２５の全領域をリードして管理情報（ＦＡＴな
どといわれる管理情報）を作成し、ＲＡＭ２４上に格納
するという初期化を行った後、当該ＲＡＭ上の管理情報
（ＦＡＴ）を参照して容量の大きいフラッシュメモリ２
５をアクセスするようにしていた。以下図３をもとに従
来技術を説明する。
【０００３】図３は、従来技術の説明図を示す。図３の
（ａ）は、システム構成図を示す。図３の（ａ）におい
て、制御回路２３は、ＲＡＭ２４上に初期化時に作成し
た管理情報を参照してフラッシュメモリ２５をアクセス
などするものである。
（ａ）は、システム構成図を示す。図３の（ａ）におい
て、制御回路２３は、ＲＡＭ２４上に初期化時に作成し
た管理情報を参照してフラッシュメモリ２５をアクセス
などするものである。
【０００４】ＲＡＭ２４は、ＤＲＡＭやＳＲＡＭなどの
読み書き可能なメモリであって、初期化時にフラッシュ
メモリ２５の全領域をリードしてデータをアクセスする
管理情報を作成して格納するものである。
読み書き可能なメモリであって、初期化時にフラッシュ
メモリ２５の全領域をリードしてデータをアクセスする
管理情報を作成して格納するものである。
【０００５】フラッシュメモリ２５は、データを記憶す
る大容量の読み書き可能で電源を切断してもデータを保
持するメモリである。ソケット２６は、外部の図示外の
パーソナルコンピュータなどのコネクタに接続するため
のものである。
る大容量の読み書き可能で電源を切断してもデータを保
持するメモリである。ソケット２６は、外部の図示外の
パーソナルコンピュータなどのコネクタに接続するため
のものである。
【０００６】次に、図３の（ｂ）のフローチャートに示
す順序に従い、図３の（ａ）の構成の動作を説明する。
図３の（ｂ）において、Ｓ２１は、電源投入、リセット
実行する。これは、図３の（ａ）のソケット２６を図示
外のパーソナルコンピュータのコネクタなどに挿入して
接続し、電源を投入されたときにリセットを実行する。
尚、リセットには上述のように電源投入時のリセット
（パワーオンリセット）による初期化処理の他に、電源
を切断せずに実行するリセット時の初期化処理も含まれ
る。
す順序に従い、図３の（ａ）の構成の動作を説明する。
図３の（ｂ）において、Ｓ２１は、電源投入、リセット
実行する。これは、図３の（ａ）のソケット２６を図示
外のパーソナルコンピュータのコネクタなどに挿入して
接続し、電源を投入されたときにリセットを実行する。
尚、リセットには上述のように電源投入時のリセット
（パワーオンリセット）による初期化処理の他に、電源
を切断せずに実行するリセット時の初期化処理も含まれ
る。
【０００７】Ｓ２２は、フラッシュメモリ２５の全領域
をリードする。Ｓ２３は、ＲＡＭに管理情報を書き込
む。これらＳ２２、Ｓ２３は、初期化時にフラッシュメ
モリ２５の全領域をリードしてデータをアクセスするた
めの管理情報（いわゆるＦＡＴといわれる管理情報）を
作成し、ＲＡＭ２４に書き込み、当該ＲＡＭ２４上の管
理情報を参照してフラッシュメモリ２５上の所望のデー
タをアクセスできるようにする。
をリードする。Ｓ２３は、ＲＡＭに管理情報を書き込
む。これらＳ２２、Ｓ２３は、初期化時にフラッシュメ
モリ２５の全領域をリードしてデータをアクセスするた
めの管理情報（いわゆるＦＡＴといわれる管理情報）を
作成し、ＲＡＭ２４に書き込み、当該ＲＡＭ２４上の管
理情報を参照してフラッシュメモリ２５上の所望のデー
タをアクセスできるようにする。
【０００８】Ｓ２４は、管理情報作成完了する。Ｓ２５
は、アクセス要求を受け付ける。Ｓ２６は、ＲＡＭを見
てフラッシュメモリをアクセスする。これは、Ｓ２２な
いしＳ２４で作成してＲＡＭ２４に格納した管理情報
（いわゆるＦＡＴ）を参照してフラッシュメモリ２５上
の所望のデータをアクセスする。
は、アクセス要求を受け付ける。Ｓ２６は、ＲＡＭを見
てフラッシュメモリをアクセスする。これは、Ｓ２２な
いしＳ２４で作成してＲＡＭ２４に格納した管理情報
（いわゆるＦＡＴ）を参照してフラッシュメモリ２５上
の所望のデータをアクセスする。
【０００９】Ｓ２７は、ＲＡＭ更新する。これは、Ｓ２
６のアクセスにより、フラッシュメモリ２５上に新たな
データを書き込んだりなどしたときにＲＡＭ上の管理情
報（ＦＡＴ）を更新する。
６のアクセスにより、フラッシュメモリ２５上に新たな
データを書き込んだりなどしたときにＲＡＭ上の管理情
報（ＦＡＴ）を更新する。
【００１０】以上によって、電源投入時などにフラッシ
ュメモリ２５の全領域をリードして管理情報（ＦＡＴ）
を作成し、これをＲＡＭ２４上に格納し、以降のアクセ
ス時にＲＡＭ２４上の管理情報（ＦＡＴ）を参照してフ
ラッシュメモリ２５上の所望のデータを迅速にアクセス
することが可能となる。
ュメモリ２５の全領域をリードして管理情報（ＦＡＴ）
を作成し、これをＲＡＭ２４上に格納し、以降のアクセ
ス時にＲＡＭ２４上の管理情報（ＦＡＴ）を参照してフ
ラッシュメモリ２５上の所望のデータを迅速にアクセス
することが可能となる。
【００１１】
【発明が解決しようとする課題】上述したように、従来
は、電源投入したときのリセット時の初期化処理および
電源を切断せずに実行するリセット時の初期化処理のと
きに、フラッシュメモリ２５の全領域をリードして管理
情報（ＦＡＴ）を作成してＲＡＭ２４に格納した後、Ｒ
ＡＭ２４上の管理情報（ＦＡＴ）を参照してフラッシュ
メモリ２５をアクセスしていたため、フラッシュメモリ
２４の記憶容量が小さいうちは初期化時にフラッシュメ
モリ２５の全領域をリードして管理情報を作成してＲＡ
Ｍ２４に格納してもそれほど時間がかからず、問題はな
かった。
は、電源投入したときのリセット時の初期化処理および
電源を切断せずに実行するリセット時の初期化処理のと
きに、フラッシュメモリ２５の全領域をリードして管理
情報（ＦＡＴ）を作成してＲＡＭ２４に格納した後、Ｒ
ＡＭ２４上の管理情報（ＦＡＴ）を参照してフラッシュ
メモリ２５をアクセスしていたため、フラッシュメモリ
２４の記憶容量が小さいうちは初期化時にフラッシュメ
モリ２５の全領域をリードして管理情報を作成してＲＡ
Ｍ２４に格納してもそれほど時間がかからず、問題はな
かった。
【００１２】しかし、フラッシュメモリ２５の容量が次
第に大きくなるに従い、初期化時にフラッシュメモリ２
５の全領域をリードして管理情報を作成する時間が長く
なり、電源投入からアクセスできるまでの時間が大きく
なってしまい、実用上の使い勝手が非常に悪くなってし
まうという問題が発生した。
第に大きくなるに従い、初期化時にフラッシュメモリ２
５の全領域をリードして管理情報を作成する時間が長く
なり、電源投入からアクセスできるまでの時間が大きく
なってしまい、実用上の使い勝手が非常に悪くなってし
まうという問題が発生した。
【００１３】また、電池でＲＡＭ２４上の管理情報（Ｆ
ＡＴ）を保持したのでは、電池のスペースが必要とな
り、小型でかつ薄くするというカード型のメモリ装置に
合わないと共に、小容量の電池では長時間のＲＡＭ２４
上の管理情報を保持できなく実用的ではないという問題
があった。
ＡＴ）を保持したのでは、電池のスペースが必要とな
り、小型でかつ薄くするというカード型のメモリ装置に
合わないと共に、小容量の電池では長時間のＲＡＭ２４
上の管理情報を保持できなく実用的ではないという問題
があった。
【００１４】また、ＲＡＭ２４の代わりにＥＥＰＲＯＭ
などの不揮発性のメモリを使ったのでは、その書き込み
回数が１０5ないし１０6回の使用にしかたえられず、頻
繁に書換えを行う必要のある管理情報（ＦＡＴ）では不
向きであり、そのために特定セルに書換えが集中しない
ように均等化した書き込みを行うための煩雑な書き込み
制御を行うという余分な制御が必要となり、構成が複雑
となってしまうという問題があった。
などの不揮発性のメモリを使ったのでは、その書き込み
回数が１０5ないし１０6回の使用にしかたえられず、頻
繁に書換えを行う必要のある管理情報（ＦＡＴ）では不
向きであり、そのために特定セルに書換えが集中しない
ように均等化した書き込みを行うための煩雑な書き込み
制御を行うという余分な制御が必要となり、構成が複雑
となってしまうという問題があった。
【００１５】本発明は、これらの問題を解決するため、
電池なしでも読み書きでき書換え回数が非常に大きい強
誘電体メモリに管理情報を記憶し、しかもメイン記憶素
子の管理情報に変更があったときにのみ強誘電体メモリ
上の管理情報を更新し、電源投入時あるいはリセット時
に従来のフラッシュメモリの全領域をリードして管理情
報を作成する処理時間を不要とし、簡単な構成かつ制御
でしかも繰り返し書換回数の制限なしに迅速にアクセス
できるメモリ装置を実現することを目的としている。
電池なしでも読み書きでき書換え回数が非常に大きい強
誘電体メモリに管理情報を記憶し、しかもメイン記憶素
子の管理情報に変更があったときにのみ強誘電体メモリ
上の管理情報を更新し、電源投入時あるいはリセット時
に従来のフラッシュメモリの全領域をリードして管理情
報を作成する処理時間を不要とし、簡単な構成かつ制御
でしかも繰り返し書換回数の制限なしに迅速にアクセス
できるメモリ装置を実現することを目的としている。
【００１６】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、制御回路
３は、強誘電体メモリ４中の管理情報を参照してメイン
記憶素子５をアクセスしたり、電源投入時やリセット時
に強誘電体メモリ４中の管理情報を読み出して異常のと
きにメイン記憶素子５の全領域をリードしてデータの管
理情報を作成して強誘電体メモリ４に書き込んだりなど
するものである。
決するための手段を説明する。図１において、制御回路
３は、強誘電体メモリ４中の管理情報を参照してメイン
記憶素子５をアクセスしたり、電源投入時やリセット時
に強誘電体メモリ４中の管理情報を読み出して異常のと
きにメイン記憶素子５の全領域をリードしてデータの管
理情報を作成して強誘電体メモリ４に書き込んだりなど
するものである。
【００１７】強誘電体メモリ４は、読み書き可能な書換
え可能回数の大きい不揮発性のメモリである。メイン記
憶素子５は、読み書き可能な不揮発性の大容量のメモリ
である。
え可能回数の大きい不揮発性のメモリである。メイン記
憶素子５は、読み書き可能な不揮発性の大容量のメモリ
である。
【００１８】次に、動作を説明する。データの読み書き
要求に対応して、制御回路３が不揮発性の強誘電体メモ
リ４中の管理情報を参照してメイン記憶素子５をアクセ
スするようにしている。
要求に対応して、制御回路３が不揮発性の強誘電体メモ
リ４中の管理情報を参照してメイン記憶素子５をアクセ
スするようにしている。
【００１９】この際、制御回路３は、電源投入時あるい
はリセット時に強誘電体メモリ４中の管理情報を読み出
して異常のときにメイン記憶素子５の全領域をリードし
てデータの管理情報を作成して強誘電体メモリ４に書き
込むようにしている。
はリセット時に強誘電体メモリ４中の管理情報を読み出
して異常のときにメイン記憶素子５の全領域をリードし
てデータの管理情報を作成して強誘電体メモリ４に書き
込むようにしている。
【００２０】従って、電池なしでも読み書きでき書換え
回数が非常に大きい強誘電体メモリ４に管理情報を記憶
し、しかもメイン記憶素子（フラッシュメモリなど）の
管理情報に変更があったときにのみ強誘電体メモリ４を
更新し、電源投入時あるいはリセット時に従来のメイン
記憶素子（フラッシュメモリ）の全領域をリードして管
理情報を作成する処理時間を不要とし、簡単な構成かつ
制御でしかも繰り返し書換回数の制限なしに迅速にアク
セスできるメモリ装置を実現することが可能となる。
回数が非常に大きい強誘電体メモリ４に管理情報を記憶
し、しかもメイン記憶素子（フラッシュメモリなど）の
管理情報に変更があったときにのみ強誘電体メモリ４を
更新し、電源投入時あるいはリセット時に従来のメイン
記憶素子（フラッシュメモリ）の全領域をリードして管
理情報を作成する処理時間を不要とし、簡単な構成かつ
制御でしかも繰り返し書換回数の制限なしに迅速にアク
セスできるメモリ装置を実現することが可能となる。
【００２１】
【発明の実施の形態】次に、図１および図２を用いて本
発明の実施の形態および動作を順次詳細に説明する。
発明の実施の形態および動作を順次詳細に説明する。
【００２２】図１は、本発明のシステム構成図を示す。
図１において、メモリ装置１は、多量のデータをメイン
記憶素子、例えば不揮発性のフラシュメモリに記憶させ
るものであって、ＩＦソケット２、制御回路３、強誘電
体メモリ４、およびメイン記憶素子５などから構成され
るものである。
図１において、メモリ装置１は、多量のデータをメイン
記憶素子、例えば不揮発性のフラシュメモリに記憶させ
るものであって、ＩＦソケット２、制御回路３、強誘電
体メモリ４、およびメイン記憶素子５などから構成され
るものである。
【００２３】ＩＦソケット２は、ＰＣ（パーソナルコン
ピュータ）カードインタフェースに接続するものであっ
て、図示外のパーソナルコンピュータとの間でデータの
授受を行うためのものである。また、データの授受の他
に、各種制御信号（リード／ライトの信号など）および
電源（例えば＋５ＶＤＣなど）を供給する。
ピュータ）カードインタフェースに接続するものであっ
て、図示外のパーソナルコンピュータとの間でデータの
授受を行うためのものである。また、データの授受の他
に、各種制御信号（リード／ライトの信号など）および
電源（例えば＋５ＶＤＣなど）を供給する。
【００２４】制御回路３は、ＩＦソケット２を介して外
部との間でデータの授受を行う回路、内部の各種制御を
行うＣＰＵ、ＣＰＵを動作させるプログラムを格納する
ＲＯＭなどから構成されるものであって、後述する図２
に示す制御を行うものである。
部との間でデータの授受を行う回路、内部の各種制御を
行うＣＰＵ、ＣＰＵを動作させるプログラムを格納する
ＲＯＭなどから構成されるものであって、後述する図２
に示す制御を行うものである。
【００２５】強誘電体メモリ４は、データを読み書き可
能な不揮発性のメモリであって、例えば書換え回数が１
０12回と極めて書換え可能回数の多いメモリであり、こ
こでは、メイン記憶素子５中のデータをアクセスするた
めの管理情報を記憶するものである。この管理情報は、
当初あるいは何らかの原因で破壊されたときに、メイン
記憶装置５の全領域を参照してデータを読み書きするた
めに作成した管理情報である。この管理情報は、メイン
記憶素子５を書き換えたときに同様に更新する。管理情
報としては、例えば公知のＦＡＴ(File Allocation Tab
le)があり、これは、記憶素子全体のファイルをクラス
タ（８セクタ）単位で管理し、クラスタの使用状況を記
憶する管理情報である。
能な不揮発性のメモリであって、例えば書換え回数が１
０12回と極めて書換え可能回数の多いメモリであり、こ
こでは、メイン記憶素子５中のデータをアクセスするた
めの管理情報を記憶するものである。この管理情報は、
当初あるいは何らかの原因で破壊されたときに、メイン
記憶装置５の全領域を参照してデータを読み書きするた
めに作成した管理情報である。この管理情報は、メイン
記憶素子５を書き換えたときに同様に更新する。管理情
報としては、例えば公知のＦＡＴ(File Allocation Tab
le)があり、これは、記憶素子全体のファイルをクラス
タ（８セクタ）単位で管理し、クラスタの使用状況を記
憶する管理情報である。
【００２６】メイン記憶素子５は、読み書き可能な大容
量の不揮発性のメモリであって、フラッシュメモリなど
である。このメイン記憶素子５は、所定領域毎に区分
し、いずれの区分にいずれのデータを書き込んだか、あ
るいは未書き込みかなどを管理情報として強誘電体メモ
リ４に格納して管理している。
量の不揮発性のメモリであって、フラッシュメモリなど
である。このメイン記憶素子５は、所定領域毎に区分
し、いずれの区分にいずれのデータを書き込んだか、あ
るいは未書き込みかなどを管理情報として強誘電体メモ
リ４に格納して管理している。
【００２７】次に、図２のフローチャートに示す順序に
従い、図１の構成の動作を詳細に説明する。図２は、本
発明の動作説明フローチャートを示す。
従い、図１の構成の動作を詳細に説明する。図２は、本
発明の動作説明フローチャートを示す。
【００２８】図２において、Ｓ１は、電源投入、リセッ
ト実行する。尚、リセットには電源投入時のリセット
（パワーオンリセット）による初期化処理の他に、電源
を切断せずに実行するリセット時の初期化処理も含まれ
る。
ト実行する。尚、リセットには電源投入時のリセット
（パワーオンリセット）による初期化処理の他に、電源
を切断せずに実行するリセット時の初期化処理も含まれ
る。
【００２９】Ｓ２は、管理情報が正常か判別する。これ
は、Ｓ１で図１のメモリ装置１の電源投入してリセット
実行した後、あるいは電源を切断せずにリセット実行し
た後、制御回路３が強誘電体メモリ４中の管理情報を読
み出し、正常か判別する。正常の判別は、例えば強誘電
体メモリ４から管理情報を読み出したときにエラー（Ｅ
ＣＣエラーなど）が発生したときに異常、発生しないと
きに正常と判別したり、特定のビットがオンのときに正
常、それ以外のときに異常と判定したりなどし、管理情
報が正常か判別する。ＹＥＳの場合には、強誘電体メモ
リ４中の管理情報が正常と判明したので、Ｓ５に進む。
一方、ＮＯの場合には、強誘電体メモリ４中の管理情報
が異常（以前に管理情報が書き込まれていなかった、あ
るいは何らかの原因で管理情報が破壊された（前回の更
新中に電源断が発生して管理情報の更新途中であっ
た））と判明したので、Ｓ３、Ｓ４で管理情報を作成し
てＦｅＲＡＭ（強誘電体メモリ４）に書き込む。
は、Ｓ１で図１のメモリ装置１の電源投入してリセット
実行した後、あるいは電源を切断せずにリセット実行し
た後、制御回路３が強誘電体メモリ４中の管理情報を読
み出し、正常か判別する。正常の判別は、例えば強誘電
体メモリ４から管理情報を読み出したときにエラー（Ｅ
ＣＣエラーなど）が発生したときに異常、発生しないと
きに正常と判別したり、特定のビットがオンのときに正
常、それ以外のときに異常と判定したりなどし、管理情
報が正常か判別する。ＹＥＳの場合には、強誘電体メモ
リ４中の管理情報が正常と判明したので、Ｓ５に進む。
一方、ＮＯの場合には、強誘電体メモリ４中の管理情報
が異常（以前に管理情報が書き込まれていなかった、あ
るいは何らかの原因で管理情報が破壊された（前回の更
新中に電源断が発生して管理情報の更新途中であっ
た））と判明したので、Ｓ３、Ｓ４で管理情報を作成し
てＦｅＲＡＭ（強誘電体メモリ４）に書き込む。
【００３０】Ｓ３は、Ｓ２のＮＯで強誘電体メモリ４中
の管理情報が異常と判明したので、フラッシュメモリ
（メイン記憶素子５）の全領域をリードし、いずれの領
域にいずれのデータが書き込まれているかの情報を収集
して管理情報を作成する。
の管理情報が異常と判明したので、フラッシュメモリ
（メイン記憶素子５）の全領域をリードし、いずれの領
域にいずれのデータが書き込まれているかの情報を収集
して管理情報を作成する。
【００３１】Ｓ４は、ＦｅＲＡＭ（強誘電体メモリ４）
に管理情報を書き込む。以上のＳ１ないしＳ４によっ
て、図１のメモリ装置１の電源投入してリセット実行時
あるいは電源を切断せずにリセット実行した時に、強誘
電体メモリ４中の管理情報をチェックして異常のときに
メイン記憶素子５の全領域をリードして管理情報を作成
して強誘電体メモリ４に格納し、強誘電体メモリ４中の
管理情報を正しいものであることを確認あるいは正しい
管理情報を格納できたこととなる。
に管理情報を書き込む。以上のＳ１ないしＳ４によっ
て、図１のメモリ装置１の電源投入してリセット実行時
あるいは電源を切断せずにリセット実行した時に、強誘
電体メモリ４中の管理情報をチェックして異常のときに
メイン記憶素子５の全領域をリードして管理情報を作成
して強誘電体メモリ４に格納し、強誘電体メモリ４中の
管理情報を正しいものであることを確認あるいは正しい
管理情報を格納できたこととなる。
【００３２】Ｓ６は、アクセス要求を受け付ける。これ
は、図１のメモリ装置１がＩＦソケット２に接続した外
部のパーソナルコンピュータなどからのアクセス要求を
受け付ける。
は、図１のメモリ装置１がＩＦソケット２に接続した外
部のパーソナルコンピュータなどからのアクセス要求を
受け付ける。
【００３３】Ｓ７は、ＦｅＲＡＭを見てフラッシュメモ
リ（メイン記憶素子５）をアクセスする。これは、Ｆｅ
ＲＡＭ（強誘電体メモリ４）中の管理情報を参照し、ア
クセス要求のあったデータの場所を見つけ、メイン記憶
素子５をアクセスする（リードした場合にはリードした
データをアクセス依頼元のＩＦソケットに接続したパー
ソナルコンピュータなどに送出する。ライトの場合には
ライト要求のあったデータをメイン記憶素子５の該当す
る領域に書き込む）。
リ（メイン記憶素子５）をアクセスする。これは、Ｆｅ
ＲＡＭ（強誘電体メモリ４）中の管理情報を参照し、ア
クセス要求のあったデータの場所を見つけ、メイン記憶
素子５をアクセスする（リードした場合にはリードした
データをアクセス依頼元のＩＦソケットに接続したパー
ソナルコンピュータなどに送出する。ライトの場合には
ライト要求のあったデータをメイン記憶素子５の該当す
る領域に書き込む）。
【００３４】Ｓ８は、ＦｅＲＡＭを更新する。これは、
Ｓ７でアクセスして管理情報に変更があった場合に、強
誘電体メモリ４中の管理情報の更新を行い、最新のもの
にしておく。
Ｓ７でアクセスして管理情報に変更があった場合に、強
誘電体メモリ４中の管理情報の更新を行い、最新のもの
にしておく。
【００３５】以上によって、図１のメモリ装置１の電源
投入してリセット時に、あるいは電源を切断せずにリセ
ット実行した時に、強誘電体メモリ４中の管理情報が正
常のときは当該管理情報を参照してメイン記憶素子５の
該当する領域をアクセスし、管理情報に変更があったと
きは強誘電体４中の管理情報を更新する（図２のＳ１、
Ｓ２のＹＥＳ、Ｓ５ないしＳ８）。一方、強誘電体メモ
リ４中の管理情報に異常があった場合には、メイン記憶
素子５の全領域をリードして管理情報を作成して強誘電
体メモリ４に格納した後、管理情報をもとにメイン記憶
素子５をアクセスし、管理情報に変更があったときは強
誘電体４中の管理情報を更新する（図２のＳ１、Ｓ２の
ＮＯ、Ｓ３、Ｓ４、Ｓ５ないしＳ８）。これらにより、
強誘電体メモリ４中に管理情報を格納してこれを参照し
てメイン記憶素子５をアクセスし、管理情報が変更され
たときに強誘電体メモリ４中の管理情報を更新すること
により、書換え可能回数が１０12回程度と極めて多い強
誘電体メモリ４中に管理情報を格納して頻繁に書き換え
てメイン記憶素子５を高速アクセスすることが可能とな
る。これらの際に、強誘電体メモリ４の書換え可能回数
が多いために、従来の不揮発性のＥＥＲＯＭなどの書換
え可能回数が少ない素子の場合には頻繁に同一箇所の管
理情報が書き換えることがないように均等化という処理
によって異なる箇所にデータを書き換えるという面倒な
操作が必要となってしまうが、本願発明ではこの面倒は
均等化という操作が不要となり、制御が簡単となり構成
も簡単となる。
投入してリセット時に、あるいは電源を切断せずにリセ
ット実行した時に、強誘電体メモリ４中の管理情報が正
常のときは当該管理情報を参照してメイン記憶素子５の
該当する領域をアクセスし、管理情報に変更があったと
きは強誘電体４中の管理情報を更新する（図２のＳ１、
Ｓ２のＹＥＳ、Ｓ５ないしＳ８）。一方、強誘電体メモ
リ４中の管理情報に異常があった場合には、メイン記憶
素子５の全領域をリードして管理情報を作成して強誘電
体メモリ４に格納した後、管理情報をもとにメイン記憶
素子５をアクセスし、管理情報に変更があったときは強
誘電体４中の管理情報を更新する（図２のＳ１、Ｓ２の
ＮＯ、Ｓ３、Ｓ４、Ｓ５ないしＳ８）。これらにより、
強誘電体メモリ４中に管理情報を格納してこれを参照し
てメイン記憶素子５をアクセスし、管理情報が変更され
たときに強誘電体メモリ４中の管理情報を更新すること
により、書換え可能回数が１０12回程度と極めて多い強
誘電体メモリ４中に管理情報を格納して頻繁に書き換え
てメイン記憶素子５を高速アクセスすることが可能とな
る。これらの際に、強誘電体メモリ４の書換え可能回数
が多いために、従来の不揮発性のＥＥＲＯＭなどの書換
え可能回数が少ない素子の場合には頻繁に同一箇所の管
理情報が書き換えることがないように均等化という処理
によって異なる箇所にデータを書き換えるという面倒な
操作が必要となってしまうが、本願発明ではこの面倒は
均等化という操作が不要となり、制御が簡単となり構成
も簡単となる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
電池なしでも読み書きでき書換え回数が非常に大きい強
誘電体メモリ４に管理情報を記憶し、しかもメイン記憶
素子（フラッシュメモリなど）の管理情報に変更があっ
たときにのみ強誘電体メモリ４上の管理情報を更新する
構成を採用しているため、電源投入時あるいはリセット
時に従来のメイン記憶素子（フラッシュメモリ）５の全
領域をリードして管理情報を作成する処理時間を不要と
し、簡単な構成かつ制御でしかも繰り返し書換回数の制
限なしに迅速にアクセスできるメモリ装置を実現でき
る。
電池なしでも読み書きでき書換え回数が非常に大きい強
誘電体メモリ４に管理情報を記憶し、しかもメイン記憶
素子（フラッシュメモリなど）の管理情報に変更があっ
たときにのみ強誘電体メモリ４上の管理情報を更新する
構成を採用しているため、電源投入時あるいはリセット
時に従来のメイン記憶素子（フラッシュメモリ）５の全
領域をリードして管理情報を作成する処理時間を不要と
し、簡単な構成かつ制御でしかも繰り返し書換回数の制
限なしに迅速にアクセスできるメモリ装置を実現でき
る。
【図１】本発明のシステム構成図である。
【図２】本発明の動作説明フローチャートである。
【図３】従来技術の説明図である。
１：メモリ装置 ２：ＩＦソケット ３：制御回路 ４：強誘電体メモリ ５：メイン記憶素子
Claims (2)
- 【請求項１】メイン記憶素子をアクセスする管理情報を
メモリ上に記憶して当該管理情報を参照してメイン記憶
素子をアクセスするメモリ装置において、 データを読み書きする、不揮発性のメイン記憶素子と、 このメイン記憶素子に読み書きするデータの管理情報を
格納する、読み書き可能で不揮発性の強誘電体メモリ
と、 データの読み書き要求に対応して、上記強誘電体メモリ
中の管理情報を参照して上記メイン記憶素子をアクセス
する制御回路とを備えたことを特徴とするメモリ装置。 - 【請求項２】電源投入時あるいはリセット時に上記制御
回路が上記強誘電体メモリ中の管理情報を読み出して異
常のときに上記メイン記憶素子の全領域をリードしてデ
ータの管理情報を作成して強誘電体メモリに書き込むよ
うに構成したことを特徴とする請求項１記載のメモリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9113746A JPH10307749A (ja) | 1997-05-01 | 1997-05-01 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9113746A JPH10307749A (ja) | 1997-05-01 | 1997-05-01 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10307749A true JPH10307749A (ja) | 1998-11-17 |
Family
ID=14620083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9113746A Pending JPH10307749A (ja) | 1997-05-01 | 1997-05-01 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10307749A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005043394A1 (ja) * | 2003-10-31 | 2005-05-12 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| WO2006093201A1 (ja) * | 2005-03-03 | 2006-09-08 | Matsushita Electric Industrial Co., Ltd. | メモリモジュール、メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリの読み書き方法 |
| US7516344B2 (en) | 2005-01-28 | 2009-04-07 | Panasonic Corporation | Memory system |
| US7958288B2 (en) | 2003-09-29 | 2011-06-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling the same |
-
1997
- 1997-05-01 JP JP9113746A patent/JPH10307749A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8904142B2 (en) | 2003-09-23 | 2014-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory system controlling writing of data to nonvolatile memories using consecutive logical addresses |
| US7996634B2 (en) | 2003-09-29 | 2011-08-09 | Kabushiki Kaisha Toshiba | Memory system with controller for managing management data and reverse flag for reversing write data |
| US8706978B2 (en) | 2003-09-29 | 2014-04-22 | Kabushiki Kaisha Toshiba | Semiconductor storage device having nonvolatile flash and ram with simultaneous data copy and data receive |
| US8397035B2 (en) | 2003-09-29 | 2013-03-12 | Kabushiki Kaisha Toshiba | Semiconductor memory system with first and second nonvolatile memories storing user and management data and a controller controlling read/write of the memories and having simultaneous data transfer in and out of one of the memories |
| US7958288B2 (en) | 2003-09-29 | 2011-06-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling the same |
| US7958287B2 (en) | 2003-09-29 | 2011-06-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling the same |
| US8001337B2 (en) | 2003-09-29 | 2011-08-16 | Kabushiki Kaisha Toshiba | Memory system with controller for managing management data and reverse flag for reversing write data |
| US8185705B2 (en) | 2003-10-31 | 2012-05-22 | Panasonic Corporation | Information recording medium, information recording medium accessing apparatus and accessing method |
| JP4722704B2 (ja) * | 2003-10-31 | 2011-07-13 | パナソニック株式会社 | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| WO2005043394A1 (ja) * | 2003-10-31 | 2005-05-12 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| JPWO2005043394A1 (ja) * | 2003-10-31 | 2007-11-29 | 松下電器産業株式会社 | 情報記録媒体、情報記録媒体に対するアクセス装置及びアクセス方法 |
| US7516344B2 (en) | 2005-01-28 | 2009-04-07 | Panasonic Corporation | Memory system |
| US8327068B2 (en) | 2005-03-03 | 2012-12-04 | Panasonic Corporation | Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method |
| WO2006093201A1 (ja) * | 2005-03-03 | 2006-09-08 | Matsushita Electric Industrial Co., Ltd. | メモリモジュール、メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリの読み書き方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805696B2 (ja) | 半導体集積回路装置およびそのデータ記録方式 | |
| US6459644B2 (en) | Semiconductor memory device with block alignment function | |
| EP1909184B1 (en) | Mapping information managing apparatus and method for non-volatile memory supporting different cell types | |
| US8327068B2 (en) | Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method | |
| US20070214309A1 (en) | Nonvolatile storage device and data writing method thereof | |
| US20080028132A1 (en) | Non-volatile storage device, data storage system, and data storage method | |
| US20050172068A1 (en) | Memory card and semiconductor device | |
| GB2297637A (en) | Semiconductor disk device | |
| KR20060050585A (ko) | 반도체 기억장치 및 그 액세스 방법 및 메모리 제어 시스템 | |
| KR100370893B1 (ko) | 일괄 소거형 비휘발성 메모리 장치 | |
| JP6753257B2 (ja) | 情報処理装置、情報処理システム、情報処理装置の制御方法および情報処理装置の制御プログラム | |
| US20070033364A1 (en) | Information recording medium, information recording medium accessing apparatus and accessing method | |
| JP2011514568A (ja) | ライトワンスメモリデバイスおよびライトメニーメモリデバイスを備えるコンピュータのストレージサブシステムおよび関連する方法 | |
| JP2004295865A (ja) | 自動ブーティングシステム及び自動ブーティング方法 | |
| KR20190006687A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| JPH10307749A (ja) | メモリ装置 | |
| JP4663577B2 (ja) | データ記憶装置およびこの初期化方法 | |
| US9916103B2 (en) | Memory control device, memory device, and memory control method | |
| JPH05150913A (ja) | フラツシユメモリを記憶媒体としたシリコンデイスク | |
| KR100445134B1 (ko) | 플래시 메모리 안정화기능을 구비한 호스트 기기 및 그 방법 | |
| JP4213140B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2001005928A (ja) | Ｉｃカード | |
| JP2006331233A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2001312891A (ja) | 半導体メモリ装置 | |
| JP7446963B2 (ja) | メモリシステム及びメモリシステムの制御方法 |