JPH10301887A - Input/output controller - Google Patents
Input/output controllerInfo
- Publication number
- JPH10301887A JPH10301887A JP9123336A JP12333697A JPH10301887A JP H10301887 A JPH10301887 A JP H10301887A JP 9123336 A JP9123336 A JP 9123336A JP 12333697 A JP12333697 A JP 12333697A JP H10301887 A JPH10301887 A JP H10301887A
- Authority
- JP
- Japan
- Prior art keywords
- value
- input
- address
- output control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マイクロプロセッ
サを搭載したコンピュータ装置の入出力制御を行う場合
の、入出力メモリのベースアドレス値がアドレス指定手
段の値により変更可能である場合、アドレス指定手段の
値が未知な時の、アドレス指定手段の値を導き出す手段
を備えた入出力制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an address designating means for controlling the input / output of a computer device equipped with a microprocessor, when the base address value of the input / output memory can be changed by the value of the address designating means. The present invention relates to an input / output control device provided with means for deriving the value of the addressing means when the value of is not known.
【０００２】[0002]
【従来の技術】従来のマイクロプロセッサを搭載したコ
ンピュータ装置に於いて、入出力制御を行う場合は、入
出力メモリのベースアドレス値のアドレス指定手段の値
は固定値にて使用されていた。しかし、アドレス指定手
段の値を変更する事が必要とされた場合、入出力制御装
置は、アドレス指定手段の値をプログラムに於いてあら
かじめ知っておくか、アドレス指定手段の値を何らかの
方法で、変更内容であるアドレス指定手段の値を、入出
力制御装置へ反映する必要があった。2. Description of the Related Art In a computer system equipped with a conventional microprocessor, when input / output control is performed, a fixed value is used as a value of an address designating means for a base address value of an input / output memory. However, when it is necessary to change the value of the addressing means, the input / output control device must know the value of the addressing means in advance in the program, or It was necessary to reflect the value of the addressing means, which was the change, on the input / output control device.
【０００３】[0003]
【発明が解決しようとする課題】従来の入出力制御装置
は、入出力制御を行う場合の入出力メモリのベースアド
レス値のアドレス指定手段の値を変更すると、変更内容
をプログラムへ反映する為、プログラムを変更する必要
や、何らかの方法で変更内容であるアドレス指定手段の
値を、プログラムが認識できる形に記憶する手段が必要
であった。In the conventional input / output control device, when the value of the addressing means of the base address value of the input / output memory is changed when the input / output control is performed, the changed content is reflected in the program. It is necessary to change the program, and to store the value of the addressing means, which is the content of the change in some way, in a form recognizable by the program.
【０００４】[0004]
【課題を解決するための手段】本発明は上述した点に鑑
みて創案されたもので、その目的とするところは、これ
らの欠点を解決する入出力制御装置を提供するものであ
る。つまり、その目的を達成するための手段は、 （１）請求項１において、マイクロプロセッサを搭載し
たコンピュータ装置に於いて、入出力制御を行う場合
の、入出力メモリがベースアドレス値とベースオフセッ
トアドレス値により指定され、前記ベースアドレス値が
アドレスを指定するアドレス指定手段の値によりアドレ
ス値が変更可能である場合、前記アドレス指定手段の値
が未知な時、前記アドレアドレス指定手段の値の選択可
能な値すべてについて、あらかじめ決められたベースオ
フセットアドレス値に存在する名称格納手段（ＩＤ格納
手段）の値を検索する事により、前記アドレス指定手段
の値を導き出す手段を設けたものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to provide an input / output control device which solves these drawbacks. That is, the means for achieving the object are as follows: (1) In the computer device equipped with a microprocessor according to claim 1, when the input / output control is performed, the input / output memory has a base address value and a base offset address. When the address value is specified by a value and the base address value can be changed by the value of the address specifying means for specifying the address, the value of the address address specifying means can be selected when the value of the address specifying means is unknown. Means for deriving the value of the address designation means by searching for the value of the name storage means (ID storage means) existing at the predetermined base offset address value for all the necessary values.
【０００５】（２）請求項２において、入出力制御を行
う毎に、入出力メモリのベースアドレス値のアドレス指
定手段の値の検索を行う事により、入出力メモリのベー
スアドレスの値のアドレス検索手段のない入出力制御装
置と同じ入出力制御に対し、入出力装置を使用していた
プログラムの変更を必要とせず、入出力メモリに対する
入出力制御を行える請求項１記載の入出力制御装置であ
る。(2) In the second aspect, every time the input / output control is performed, the value of the base address value of the input / output memory is searched by the address search means, so that the address of the base address value of the input / output memory is searched. 2. The input / output control device according to claim 1, wherein the input / output control for the input / output memory can be performed for the same input / output control as the input / output control device having no means without changing the program that used the input / output device. is there.
【０００６】すなわち、入出力制御を行う場合のプログ
ラムに、入出力メモリのベースアドレス値のアドレス指
定手段の値を検索する手段を備えたもので、入出力制御
を行う場合の入出力メモリのベースアドレスのアドレス
指定手段の値を変更した後に、変更内容であるアドレス
指定手段の値を反映する為の、プログラム自体を変更す
る必要や、変更内容であるアドレス指定手段の値を、プ
ログラムが認識できる形に記憶する手段が不要となる。
それに加えて、入出力を行う毎に入出力制御を行う場合
の入出力メモリのベースアドレス値のアドレス指定手段
の値を検索するため、アドレス指定手段の値を検索する
手段のないプログラムを使用していた場合でも、同様に
入出力制御ができる。以下、本発明の一実施例を図面に
基づいて詳述する。That is, a program for performing input / output control is provided with a means for searching for a value of an address designating means for a base address value of the input / output memory. After changing the value of the addressing means of the address, the program can recognize the necessity of changing the program itself to reflect the value of the addressing means which is the changed content or the value of the addressing means which is the changed content. There is no need for a means for storing in the form.
In addition, in order to search for the value of the addressing means of the base address value of the input / output memory in the case of performing the input / output control every time the input / output is performed, use a program having no means for searching the value of the addressing means. Input / output control can be performed similarly. Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
【０００７】[0007]
【発明の実施の形態】図１は本発明の実施例のマイクロ
プロセッサ１ａを搭載したコンピュータ装置に於ける入
出力制御装置の構成図である。図１において、マイクロ
プロセッサ１ａのアドレスバス１ｂを入出力制御を行う
場合の入出力メモリ１ｆのベースアドレス値のアドレス
指定手段１ｃ、前記入出力制御を行う場合の入出力メモ
リベースオフセットアドレス１ｄへ伝える為のアドレス
バッファー１ｅへと分け、アドレス指定手段１ｃの値が
マイクロプロセッサのアドレスバス１ｂのベースアドレ
スを指定する側の値と一致しないと入出力制御は、アド
レス指定手段１ｃからの選択信号１ｇが出力されない事
により、アドレスバッファー１ｅが有効とならない為、
入出力メモリベースオフセットアドレス１ｄが指定でき
ない様になっている。FIG. 1 is a block diagram of an input / output control device in a computer device equipped with a microprocessor 1a according to an embodiment of the present invention. In FIG. 1, an address bus 1b of a microprocessor 1a is transmitted to an address designating means 1c of a base address value of an input / output memory 1f for performing input / output control, and an input / output memory base offset address 1d for performing input / output control. If the value of the address specifying means 1c does not match the value on the side of the microprocessor which designates the base address of the address bus 1b, the input / output control is performed by the selection signal 1g from the address specifying means 1c. Since it is not output, the address buffer 1e is not valid.
The input / output memory base offset address 1d cannot be specified.
【０００８】マイクロプロセッサのアドレスバス１ｂの
ベースアドレスを指定する側の値がアドレス指定手段１
ｃの値が一致すると、アドレスバッファー１ｅが有効に
なり、マイクロプロセッサのアドレスバス１ｂのベース
オフセットアドレスを指定する側の値が、入出力メモリ
のベースオフセットアドレス１ｄに伝えられる。名称格
納手段１ｇはあらかじめ決められたベースオフセットア
ドレス値１ｈに存在し、そのベースオフセットアドレス
値１ｈを入出力メモリオフセットアドレス１ｄとして指
定することにより名称格納手段１ｇの値が、マイクロプ
ロセッサ読み出し信号１ｌから、読み出し書き込み信号
バッファー１ｏを介して、入出力メモリに対する読み出
し信号１ｎとして伝えられ、入出力メモリデータバス１
ｉから、データバスバッファー１ｊを介して、マイクロ
プロセッサデータバス１ｋへ伝えられ、マイクロプロセ
ッサに読み出される。名称格納手段１ｇの値はあらかじ
め決められた値であり、あらかじめ決められた値と読み
出した値を比較する事により名称格納手段１ｇの値が読
み出せた事が確認できる。The value on the side of the microprocessor that specifies the base address of the address bus 1b is the addressing means 1
When the values of c match, the address buffer 1e becomes valid, and the value of the microprocessor that specifies the base offset address of the address bus 1b is transmitted to the base offset address 1d of the input / output memory. The name storage means 1g exists at a predetermined base offset address value 1h, and by specifying the base offset address value 1h as the input / output memory offset address 1d, the value of the name storage means 1g is converted from the microprocessor read signal 11 by , Via the read / write signal buffer 1o, as a read signal 1n to the input / output memory,
i to the microprocessor data bus 1k via the data bus buffer 1j and read out by the microprocessor. The value of the name storage unit 1g is a predetermined value, and it can be confirmed that the value of the name storage unit 1g has been read by comparing the read value with the predetermined value.
【０００９】以上により入出力装置のアドレス指定手段
１ｃの値が判明したら、判明した入出力メモリのベース
アドレス値のアドレス指定手段１ｃの値にて、入出力制
御がマイクロプロセッサ読み出し信号１ｌとマイクロプ
ロセッサ書き込み信号１ｍに入出力制御が行われる。こ
こで入出力メモリのベースアドレス値のアドレス指定手
段１ｃの値が違えば、選択信号１ｇが出力されない事に
より、読み出し書き込み信号バッファー１ｏが有効にな
らない為、マイクロプロセッサ読み出し信号１ｌとマイ
クロプロセッサ書き込み信号１ｍは、入出力メモリに対
する読み出し信号１ｎと入出力メモリ書き込み信号１ｐ
へと伝わらない為、入出力制御は行えない。When the value of the addressing means 1c of the input / output device is determined as described above, the input / output control is performed by the microprocessor reading signal 11l and the microprocessor with the determined value of the addressing means 1c of the base address value of the input / output memory. Input / output control is performed on the write signal 1m. Here, if the value of the addressing means 1c of the base address value of the input / output memory is different, the selection signal 1g is not output, so that the read / write signal buffer 1o is not valid, so that the microprocessor read signal 11l and the microprocessor write signal 1m is a read signal 1n for the input / output memory and an input / output memory write signal 1p
I / O control cannot be performed.
【００１０】図２はアドレス指定手段値検索の処理フロ
ーであり、以下にその作用を説明する。図２において、
入出力制御装置はマイクロプロセッサが入出力制御を行
おうとした毎に、入出力制御装置実行２ａが行われる事
とする。入出力制御装置実行２ａが行われると、入出力
制御を行う場合のベースアドレス値のアドレス指定手段
値の検索が行われる。前記検索はまず、入出力メモリの
ベースアドレス値のアドレス指定手段の値を１と仮定２
ｂする。次に入出力メモリのベースオフセットアドレス
値をあらかじめ決められたベースオフセットアドレス値
を指定２ｃしてＩＤ格納手段の読み出しを試みる２ｄ。
読み出した値をあらかじめ決められた名称値と比較２ｅ
し、名称値の読み出しに成功すれば入出力メモリのベー
スアドレスは１となる２ｆ。FIG. 2 is a flow chart of a process for retrieving the value of the addressing means, and its operation will be described below. In FIG.
The input / output control device executes the input / output control device execution 2a every time the microprocessor attempts to perform input / output control. When the input / output control device execution 2a is performed, a search for an addressing means value of a base address value for performing input / output control is performed. The search first assumes that the value of the addressing means for the base address value of the input / output memory is 1 2
b. Next, the base offset address value of the input / output memory is designated by a predetermined base offset address value 2c, and reading of the ID storage means is attempted 2d.
Compare the read value with a predetermined name value 2e
Then, if the reading of the name value succeeds, the base address of the input / output memory becomes 1 2f.
【００１１】そして入出力制御２ｇを行い、処理終了２
ｈとなる。読み出した値をあらかじめ決められた名称値
と比較２ｉし、名称値の読み出しに失敗すれば、アドレ
ス指定手段の値は１でない事になり、次にマイクロプロ
セッサは、入出力制御装置により入出力制御を行う場合
の、入出力メモリのベースアドレス値のアドレス指定手
段の値を２と仮定２ｊする。次に入出力メモリのベース
オフセットアドレス値をあらかじめ決められたベースオ
フセットアドレス値を指定２ｊしてＩＤ格納手段の読み
出しを試みる。（２ｋ） 読み出した値をあらかじめ決められた値と比較２ｌし、
名称値の読み出しに成功すれば、入出力メモリのベース
アドレスは２となる。（２ｍ）Then, input / output control 2g is performed, and the process ends 2
h. The read value is compared 2i with a predetermined name value. If the reading of the name value fails, the value of the addressing means is not 1, and the microprocessor then controls the input / output by the input / output control device. Is assumed to be 2, the value of the addressing means of the base address value of the input / output memory is assumed to be 2j. Next, the base offset address value of the input / output memory is designated 2j by specifying a predetermined base offset address value, and reading of the ID storage means is attempted. (2k) The read value is compared with a predetermined value by 2l,
If the reading of the name value succeeds, the base address of the input / output memory becomes 2. (2m)
【００１２】そして、入出力制御２ｎを行い、処理を終
了３ｏする。読み出した値をあらかじめ決められた名称
値と比較２ｌし、名称値の読み出しに失敗すれば、アド
レス指定手段の値は２でない事になる。このようにして
次々にアドレス指定手段の値を検索していき、前記アド
レス指定手段の値のとりうる事が可能な値すべてについ
て検索を行ったが、名称値の読み出しに成功しなかった
場合には、入出力メモリは存在しないことになる。（２
Ｐ） その結果入出力制御は行えない事になり、処理を終了２
ｑする。Then, input / output control 2n is performed, and the process is terminated 3o. The read value is compared 2l with a predetermined name value, and if the reading of the name value fails, the value of the address designation means is not 2. In this way, the value of the addressing means is searched one after another, and all possible values of the value of the addressing means are searched, but the reading of the name value is not successful. Means that there is no input / output memory. (2
P) As a result, input / output control cannot be performed, and the process ends 2
q.
【００１３】[0013]
【発明の効果】以上説明したように本発明によれば、以
下の効果を得る事ができる。 （１）入出力制御にて、入出力メモリのベースアドレス
値のアドレス指定手段の値を変更した場合、入出力制御
装置自体の変更や、何らかの方法で変更内容であるアド
レス指定手段の値を入出力制御装置の認識できる形に記
憶する手段を必要としないので、他の入出力メモリのベ
ースアドレス値のアドレス指定手段の値が重なった時の
対応が容易になる。 （２）入出力制御を行う毎に、入出力制御を行う場合の
メモリのベースアドレス値のアドレス指定手段値を検索
するので、アドレス指定手段の値を検索する手段のない
入出力制御装置にて入出力制御を行う場合と同様にて、
入出力制御が行う事ができる。As described above, according to the present invention, the following effects can be obtained. (1) When the value of the addressing means of the base address value of the input / output memory is changed in the input / output control, the value of the addressing means, which is the content of the change, is changed by changing the input / output control device itself or by any method. Since there is no need for a means for storing the data in a form recognizable by the output control device, it is easy to cope with a case where the value of the addressing means of the base address value of another input / output memory overlaps. (2) Every time the input / output control is performed, the address specifying means value of the base address value of the memory in the case of performing the input / output control is searched. Therefore, the input / output control device having no means for searching the value of the address specifying means. The same as when performing I / O control,
Input / output control can be performed.
【図１】本発明の実施例の入出力制御装置の構成図であ
る。FIG. 1 is a configuration diagram of an input / output control device according to an embodiment of the present invention.
【図２】本発明の実施例の入出力制御装置の処理フロー
である。FIG. 2 is a processing flow of the input / output control device according to the embodiment of the present invention.
【図３】FIG. 3
１ａ マイクロプロセッサ １ｂ マイクドプロセッサアドレスバス １ｃ アドレス指定手段 １ｄ 入出力メモリベースオフセットアドレス １ｅ アドレスバッファー １ｆ 入出力メモリ １ｇ 名称格納手段（ＩＤ格納手段） １ｈ ベースオフセットアドレス値 １ｉ 入出力メモリデータバス １ｊ データバスバッファー １ｋ マイクロプロセッサデータバス １ｌ マイクロプロセッサ読み出し信号 １ｍ マイクロプロセッサ書き込み信号 １ｎ 入出力メモリに対する読み出し信号 １ｏ 読み出し書き込み信号バッファー １ｐ 入出力メモリに対する書き込み信号 1a Microprocessor 1b Microprocessor address bus 1c Addressing means 1d I / O memory base offset address 1e Address buffer 1f I / O memory 1g Name storage means (ID storage means) 1h Base offset address value 1i I / O memory data bus 1j Data bus Buffer 1k Microprocessor data bus 1l Microprocessor read signal 1m Microprocessor write signal 1n Read signal to input / output memory 1o Read / write signal buffer 1p Write signal to input / output memory
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成９年６月１３日[Submission date] June 13, 1997
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の実施例の入出力制御装置の構成図であ
る。FIG. 1 is a configuration diagram of an input / output control device according to an embodiment of the present invention.
【図２】本発明の実施例の入出力制御装置の処理フロー
である。FIG. 2 is a processing flow of the input / output control device according to the embodiment of the present invention.
【符号の説明】 １ａ マイクロプロセッサ １ｂ マイクドプロセッサアドレスバス １ｃ アドレス指定手段 １ｄ 入出力メモリベースオフセットアドレス １ｅ アドレスバッファー １ｆ 入出力メモリ １ｇ 名称格納手段（ＩＤ格納手段） １ｈ ベースオフセットアドレス値 １ｉ 入出力メモリデータバス １ｊ データバスバッファー １ｋ マイクロプロセッサデータバス １ｌ マイクロプロセッサ読み出し信号 １ｍ マイクロプロセッサ書き込み信号 １ｎ 入出力メモリに対する読み出し信号 １ｏ 読み出し書き込み信号バッファー １ｐ 入出力メモリに対する書き込み信号[Description of Signs] 1a Microprocessor 1b Microprocessor address bus 1c Addressing means 1d I / O memory base offset address 1e Address buffer 1f I / O memory 1g Name storage means (ID storage means) 1h Base offset address value 1i I / O memory Data bus 1j Data bus buffer 1k Microprocessor data bus 11 Microprocessor read signal 1m Microprocessor write signal 1n Read signal to I / O memory 1o Read / write signal buffer 1p Write signal to I / O memory
Claims (2)
ータ装置に於いて、入出力制御を行う場合の、入出力メ
モリがベースアドレス値とベースオフセットアドレス値
により指定され、前記ベースアドレス値がアドレスを指
定するアドレス指定手段の値によりアドレス値が変更可
能である場合、前記アドレス指定手段の値が未知な時、
前記アドレアドレス指定手段の値の選択可能な値すべて
について、あらかじめ決められたベースオフセットアド
レス値に存在する名称格納手段の値を検索する事によ
り、前記アドレス指定手段の値を導き出す手段を設けた
事を特徴とする入出力制御装置。In a computer device equipped with a microprocessor, when performing input / output control, an input / output memory is specified by a base address value and a base offset address value, and the base address value is an address for specifying an address. When the address value can be changed by the value of the specifying means, when the value of the address specifying means is unknown,
Means for deriving the value of the addressing means by searching the value of the name storage means existing at a predetermined base offset address value for all selectable values of the address addressing means. An input / output control device characterized by the following.
ベースアドレス値のアドレス指定手段の値の検索を行う
事により、入出力メモリのベースアドレスの値のアドレ
ス検索手段のない入出力制御装置と同じ入出力制御に対
し、入出力装置を使用していたプログラムの変更を必要
とせず、入出力メモリに対する入出力制御を行える請求
項１記載の入出力制御装置。2. An input / output control without an address search means for a base address value of an input / output memory by searching a value of an address designating means of a base address value of the input / output memory every time the input / output control is performed. 2. The input / output control device according to claim 1, wherein the input / output control for the input / output memory can be performed for the same input / output control as the device without changing the program that used the input / output device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9123336A JPH10301887A (en) | 1997-04-25 | 1997-04-25 | Input/output controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9123336A JPH10301887A (en) | 1997-04-25 | 1997-04-25 | Input/output controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10301887A true JPH10301887A (en) | 1998-11-13 |
Family
ID=14858049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9123336A Pending JPH10301887A (en) | 1997-04-25 | 1997-04-25 | Input/output controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10301887A (en) |
-
1997
- 1997-04-25 JP JP9123336A patent/JPH10301887A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011898B1 (en) | Data string retrieval apparatus for ic card | |
| JPH10301887A (en) | Input/output controller | |
| JPH06131229A (en) | Method for information processing and device therefor | |
| JPH064581A (en) | Page turning system in electronic filing system | |
| JPS58114275A (en) | Pattern information retrieving system | |
| JP2978008B2 (en) | Memory management method | |
| JP2723007B2 (en) | Control method of screen item processing in interactive processing system | |
| JPH0642248B2 (en) | Information retrieval device | |
| JPH0736934A (en) | Method and device for information retrieval | |
| JP2529466B2 (en) | Separator | |
| JPH0511987A (en) | Application program starting method | |
| JPH05210562A (en) | Network file system | |
| JP2586172B2 (en) | Table search device with learning function | |
| JP2684965B2 (en) | Microprogram patch support device | |
| JPH05334189A (en) | Data storage device | |
| JPH04141464A (en) | Printer | |
| JPH11306034A (en) | Allocation controller and record medium | |
| JPS5849898B2 (en) | Sequence controller monitor device | |
| JPS61134879A (en) | Picture processing unit | |
| JPH04361305A (en) | Nc device | |
| JPS6167106A (en) | High speed retrieval system of sequence circuit | |
| JPH04186433A (en) | Rapid pattern searching mechanism based on keyword register system | |
| JPH05233264A (en) | Memoryu development system for table informagtion | |
| JPS62154040A (en) | Address converting device | |
| JPH06149889A (en) | Electronic filing system |