JPH10294432A - 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 - Google Patents
強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置Info
- Publication number
- JPH10294432A JPH10294432A JP9103457A JP10345797A JPH10294432A JP H10294432 A JPH10294432 A JP H10294432A JP 9103457 A JP9103457 A JP 9103457A JP 10345797 A JP10345797 A JP 10345797A JP H10294432 A JPH10294432 A JP H10294432A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- reaction
- electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉ基板や金属膜や電極上に強誘電体膜を積
層する場合や強誘電体膜上に金属膜や電極を積層する場
合に、強誘電体膜とＳｉ基板や金属膜や電極との間の反
応および／または拡散を防止することができる強誘電体
キャパシタ、強誘電体不揮発性記憶装置および強誘電体
装置を提供する。 【解決手段】 強誘電体不揮発性メモリにおいて、Ｓｉ
基板１上に、強誘電体膜、例えばＳＢＴ膜３および金属
膜、例えばＰｔ膜５を積層する場合に、Ｓｉ基板１とＳ
ＢＴ膜３との間およびＳＢＴ膜３とＰｔ膜５との間に、
Ｃａ，ＳｒおよびＢａからなる群より選ばれた少なくと
も一種類以上のアルカリ土類金属元素のフッ化物からな
る反応および／または拡散防止膜、例えばＣａＦ2 膜
２、４をそれぞれ設ける。
層する場合や強誘電体膜上に金属膜や電極を積層する場
合に、強誘電体膜とＳｉ基板や金属膜や電極との間の反
応および／または拡散を防止することができる強誘電体
キャパシタ、強誘電体不揮発性記憶装置および強誘電体
装置を提供する。 【解決手段】 強誘電体不揮発性メモリにおいて、Ｓｉ
基板１上に、強誘電体膜、例えばＳＢＴ膜３および金属
膜、例えばＰｔ膜５を積層する場合に、Ｓｉ基板１とＳ
ＢＴ膜３との間およびＳＢＴ膜３とＰｔ膜５との間に、
Ｃａ，ＳｒおよびＢａからなる群より選ばれた少なくと
も一種類以上のアルカリ土類金属元素のフッ化物からな
る反応および／または拡散防止膜、例えばＣａＦ2 膜
２、４をそれぞれ設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、強誘電体キャパ
シタ、強誘電体不揮発性記憶装置および強誘電体装置に
関する。
シタ、強誘電体不揮発性記憶装置および強誘電体装置に
関する。
【０００２】
【従来の技術】強誘電体不揮発性メモリ（以下「ＦｅＲ
ＡＭ」ともいう）は、強誘電体薄膜の高速の分極反転と
その残留分極とを利用する高速書換可能な不揮発性メモ
リであり、近年盛んに研究されている。このＦｅＲＡＭ
には、大きく分けて、メモリセルが１個の電界効果トラ
ンジスタ（ＦＥＴ）と１個のキャパシタとからなるもの
（以下「１トランジスタ１キャパシタ型ＦｅＲＡＭ」と
いう）とメモリセルがＦＥＴからなるもの（以下「ＦＥ
Ｔ型ＦｅＲＡＭ」という）との二種類がある。
ＡＭ」ともいう）は、強誘電体薄膜の高速の分極反転と
その残留分極とを利用する高速書換可能な不揮発性メモ
リであり、近年盛んに研究されている。このＦｅＲＡＭ
には、大きく分けて、メモリセルが１個の電界効果トラ
ンジスタ（ＦＥＴ）と１個のキャパシタとからなるもの
（以下「１トランジスタ１キャパシタ型ＦｅＲＡＭ」と
いう）とメモリセルがＦＥＴからなるもの（以下「ＦＥ
Ｔ型ＦｅＲＡＭ」という）との二種類がある。
【０００３】図６に従来のＦＥＴ型ＦｅＲＡＭの一例を
示す。図６に示すように、この従来のＦＥＴ型ＦｅＲＡ
Ｍにおいては、Ｓｉ基板１０１上に強誘電体膜１０２お
よびゲート電極としての金属膜１０３が順次積層され、
ＭＦＳ（Metal-Ferroelectric-Semiconductor)構造が形
成されている。金属膜１０３の両側の部分におけるＳｉ
基板１０１中にはソース領域１０４およびドレイン領域
１０５が設けられている。ここで、強誘電体膜１０２の
材料としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）やＳ
ｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢＴ）などが用いられている。
示す。図６に示すように、この従来のＦＥＴ型ＦｅＲＡ
Ｍにおいては、Ｓｉ基板１０１上に強誘電体膜１０２お
よびゲート電極としての金属膜１０３が順次積層され、
ＭＦＳ（Metal-Ferroelectric-Semiconductor)構造が形
成されている。金属膜１０３の両側の部分におけるＳｉ
基板１０１中にはソース領域１０４およびドレイン領域
１０５が設けられている。ここで、強誘電体膜１０２の
材料としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）やＳ
ｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢＴ）などが用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＰＺＴ
やＳＢＴなどの強誘電体材料は一般に不安定であり、化
学的に活性であるため、これらの強誘電体材料をＳｉ基
板上に直接成膜すると、下地のＳｉ基板と反応して不良
が発生してしまう。このような理由により、上述のＦＥ
Ｔ型ＦｅＲＡＭは、良好な特性を得ることができなかっ
た。
やＳＢＴなどの強誘電体材料は一般に不安定であり、化
学的に活性であるため、これらの強誘電体材料をＳｉ基
板上に直接成膜すると、下地のＳｉ基板と反応して不良
が発生してしまう。このような理由により、上述のＦＥ
Ｔ型ＦｅＲＡＭは、良好な特性を得ることができなかっ
た。
【０００５】この問題は、金属上に強誘電体材料を成膜
した場合や強誘電体上に金属を成膜した場合にも同様に
生じる。すなわち、金属上に強誘電体材料を成膜した
り、強誘電体上に金属を成膜したりすると、下地と反応
して不良が発生してしまう。これは、金属が白金（Ｐ
ｔ）などの貴金属である場合でも同様である。その一例
を実験結果に基づいて詳細に説明すると、次の通りであ
る。
した場合や強誘電体上に金属を成膜した場合にも同様に
生じる。すなわち、金属上に強誘電体材料を成膜した
り、強誘電体上に金属を成膜したりすると、下地と反応
して不良が発生してしまう。これは、金属が白金（Ｐ
ｔ）などの貴金属である場合でも同様である。その一例
を実験結果に基づいて詳細に説明すると、次の通りであ
る。
【０００６】すなわち、本発明者は、ＳＢＴ膜上にＰｔ
膜を成膜すると、下地のＳＢＴ膜と反応して中間化合物
が生成されることを見い出した。図７は、このときのＰ
ｔ／ＳＢＴ界面からのＢｉ４ｆ７のＸＰＳ（X-ray phot
oelectron spectroscopy) スペクトルの測定結果を示
す。この図７に示すＸＰＳスペクトルは、Ｐｔ／ＳＢＴ
界面に存在するＢｉ原子からの光電子のエネルギー分布
曲線を示す。図７において、メインピークは正常なＳＢ
Ｔを示すものであるが、１５７．２ｅＶ付近にあるピー
クはＳＢＴ膜とＰｔ膜との室温における反応により生成
されたＢｉ2 Ｐｔ合金を示すものである。
膜を成膜すると、下地のＳＢＴ膜と反応して中間化合物
が生成されることを見い出した。図７は、このときのＰ
ｔ／ＳＢＴ界面からのＢｉ４ｆ７のＸＰＳ（X-ray phot
oelectron spectroscopy) スペクトルの測定結果を示
す。この図７に示すＸＰＳスペクトルは、Ｐｔ／ＳＢＴ
界面に存在するＢｉ原子からの光電子のエネルギー分布
曲線を示す。図７において、メインピークは正常なＳＢ
Ｔを示すものであるが、１５７．２ｅＶ付近にあるピー
クはＳＢＴ膜とＰｔ膜との室温における反応により生成
されたＢｉ2 Ｐｔ合金を示すものである。
【０００７】したがって、この発明の目的は、シリコン
基体や金属膜や電極の上に強誘電体膜を積層する場合や
強誘電体膜上に金属膜や電極を積層する場合に、強誘電
体膜とシリコン基体や金属膜や電極との間の反応および
／または拡散を防止することができる強誘電体キャパシ
タ、強誘電体不揮発性記憶装置および強誘電体装置を提
供することにある。
基体や金属膜や電極の上に強誘電体膜を積層する場合や
強誘電体膜上に金属膜や電極を積層する場合に、強誘電
体膜とシリコン基体や金属膜や電極との間の反応および
／または拡散を防止することができる強誘電体キャパシ
タ、強誘電体不揮発性記憶装置および強誘電体装置を提
供することにある。
【０００８】
【課題を解決するための手段】本発明者は、従来の技術
が有する上述の課題を解決すべく鋭意検討を行った結
果、強誘電体膜とシリコン基体や金属膜や電極とを直接
接触させるのではなく、それらの間に希土類金属元素の
フッ化物、特に、カルシウム、ストロンチウムおよびバ
リウムからなる群より選ばれた少なくとも一種類以上の
アルカリ土類金属元素のフッ化物からなる膜を介在させ
ることにより、強誘電体膜とシリコン基体や金属膜や電
極との間の反応や拡散を防止することができることを見
い出した。
が有する上述の課題を解決すべく鋭意検討を行った結
果、強誘電体膜とシリコン基体や金属膜や電極とを直接
接触させるのではなく、それらの間に希土類金属元素の
フッ化物、特に、カルシウム、ストロンチウムおよびバ
リウムからなる群より選ばれた少なくとも一種類以上の
アルカリ土類金属元素のフッ化物からなる膜を介在させ
ることにより、強誘電体膜とシリコン基体や金属膜や電
極との間の反応や拡散を防止することができることを見
い出した。
【０００９】このようなアルカリ土類金属元素のフッ化
物からなる膜の安定性の程度は、典型的な反応における
ギブズ（Gibbs)の自由エネルギーＧを評価することによ
り見積もることができる。例えば、このアルカリ土類金
属元素のフッ化物としてフッ化カルシウム（ＣａＦ2 ）
を考えると、このＣａＦ2 がＣａＦ2 ＋Ｏ→ＣａＯ＋Ｆ
2 なる反応により酸化される程度は、この酸化反応にお
けるギブズの自由エネルギーＧの変化により評価するこ
とができる。
物からなる膜の安定性の程度は、典型的な反応における
ギブズ（Gibbs)の自由エネルギーＧを評価することによ
り見積もることができる。例えば、このアルカリ土類金
属元素のフッ化物としてフッ化カルシウム（ＣａＦ2 ）
を考えると、このＣａＦ2 がＣａＦ2 ＋Ｏ→ＣａＯ＋Ｆ
2 なる反応により酸化される程度は、この酸化反応にお
けるギブズの自由エネルギーＧの変化により評価するこ
とができる。
【００１０】いま、絶対温度Ｔにおけるギブズの自由エ
ネルギーの変化をΔＧT と書くと、ΔＧT の温度依存性
は
ネルギーの変化をΔＧT と書くと、ΔＧT の温度依存性
は
【００１１】
【数１】
【００１２】で近似される。ただし、ΔＨ298 は２５℃
におけるエンタルピーの変化、ΔＳ298 は２５℃におけ
るエントロピーの変化、ΔＣp は定圧比熱である。
におけるエンタルピーの変化、ΔＳ298 は２５℃におけ
るエントロピーの変化、ΔＣp は定圧比熱である。
【００１３】（１）式は、その物理量を実験データで置
き換えると
き換えると
【００１４】
【数２】
【００１５】のように書き換えることができる。（２）
式をグラフ化すると、図１に示すようになる。図１は、
ギブズの自由エネルギーの変化ΔＧT は常に十分に０よ
り大きいことを示す。ΔＧT ＝−ｋＴｌｎＫ（ただし、
ｋはボルツマン定数、Ｋは平衡定数）であるから、Ｃａ
Ｆ2 の酸化は明らかに進行しないことがわかる。
式をグラフ化すると、図１に示すようになる。図１は、
ギブズの自由エネルギーの変化ΔＧT は常に十分に０よ
り大きいことを示す。ΔＧT ＝−ｋＴｌｎＫ（ただし、
ｋはボルツマン定数、Ｋは平衡定数）であるから、Ｃａ
Ｆ2 の酸化は明らかに進行しないことがわかる。
【００１６】この発明は、本発明者による上記検討に基
づいて案出されたものである。
づいて案出されたものである。
【００１７】すなわち、上記目的を達成するために、こ
の発明の第１の発明は、半導体基体と電極との間に強誘
電体膜をはさんだ構造の強誘電体キャパシタにおいて、
半導体基体と強誘電体膜との間および強誘電体膜と電極
との間の少なくとも一方に、カルシウム、ストロンチウ
ムおよびバリウムからなる群より選ばれた少なくとも一
種類以上のアルカリ土類金属元素のフッ化物からなる反
応および／または拡散防止膜が設けられていることを特
徴とするものである。
の発明の第１の発明は、半導体基体と電極との間に強誘
電体膜をはさんだ構造の強誘電体キャパシタにおいて、
半導体基体と強誘電体膜との間および強誘電体膜と電極
との間の少なくとも一方に、カルシウム、ストロンチウ
ムおよびバリウムからなる群より選ばれた少なくとも一
種類以上のアルカリ土類金属元素のフッ化物からなる反
応および／または拡散防止膜が設けられていることを特
徴とするものである。
【００１８】この発明の第２の発明は、第１の電極と第
２の電極との間に強誘電体膜をはさんだ構造の強誘電体
キャパシタにおいて、第１の電極と強誘電体膜との間お
よび強誘電体膜と第２の電極との間の少なくとも一方
に、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および／または拡散防
止膜が設けられていることを特徴とするものである。
２の電極との間に強誘電体膜をはさんだ構造の強誘電体
キャパシタにおいて、第１の電極と強誘電体膜との間お
よび強誘電体膜と第２の電極との間の少なくとも一方
に、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および／または拡散防
止膜が設けられていることを特徴とするものである。
【００１９】この発明の第３の発明は、第１導電型の半
導体基体と、半導体基体上の強誘電体膜と、強誘電体膜
上のゲート電極と、ゲート電極の両側の部分における半
導体基体中に設けられた第２導電型のソース領域および
ドレイン領域とを有する強誘電体不揮発性記憶装置にお
いて、半導体基体と強誘電体膜との間および強誘電体膜
とゲート電極との間の少なくとも一方に、カルシウム、
ストロンチウムおよびバリウムからなる群より選ばれた
少なくとも一種類以上のアルカリ土類金属元素のフッ化
物からなる反応および／または拡散防止膜が設けられて
いることを特徴とするものである。
導体基体と、半導体基体上の強誘電体膜と、強誘電体膜
上のゲート電極と、ゲート電極の両側の部分における半
導体基体中に設けられた第２導電型のソース領域および
ドレイン領域とを有する強誘電体不揮発性記憶装置にお
いて、半導体基体と強誘電体膜との間および強誘電体膜
とゲート電極との間の少なくとも一方に、カルシウム、
ストロンチウムおよびバリウムからなる群より選ばれた
少なくとも一種類以上のアルカリ土類金属元素のフッ化
物からなる反応および／または拡散防止膜が設けられて
いることを特徴とするものである。
【００２０】この発明の第４の発明は、駆動用のＭＩＳ
型電界効果トランジスタと、第１の電極と第２の電極と
の間に強誘電体膜をはさんだ構造の強誘電体キャパシタ
とからなるメモリセルを有し、ＭＩＳ型電界効果トラン
ジスタのゲート電極はワード線と接続され、ＭＩＳ型電
界効果トランジスタのソース領域はビット線と接続さ
れ、ＭＩＳ型電界効果トランジスタのドレイン領域はキ
ャパシタの第１の電極と接続され、キャパシタの第２の
電極は所定の基準電位に設定されている強誘電体不揮発
性記憶装置において、キャパシタの第１の電極と強誘電
体膜との間および強誘電体膜と第２の電極との間の少な
くとも一方に、カルシウム、ストロンチウムおよびバリ
ウムからなる群より選ばれた少なくとも一種類以上のア
ルカリ土類金属元素のフッ化物からなる反応および／ま
たは拡散防止膜が設けられていることを特徴とするもの
である。
型電界効果トランジスタと、第１の電極と第２の電極と
の間に強誘電体膜をはさんだ構造の強誘電体キャパシタ
とからなるメモリセルを有し、ＭＩＳ型電界効果トラン
ジスタのゲート電極はワード線と接続され、ＭＩＳ型電
界効果トランジスタのソース領域はビット線と接続さ
れ、ＭＩＳ型電界効果トランジスタのドレイン領域はキ
ャパシタの第１の電極と接続され、キャパシタの第２の
電極は所定の基準電位に設定されている強誘電体不揮発
性記憶装置において、キャパシタの第１の電極と強誘電
体膜との間および強誘電体膜と第２の電極との間の少な
くとも一方に、カルシウム、ストロンチウムおよびバリ
ウムからなる群より選ばれた少なくとも一種類以上のア
ルカリ土類金属元素のフッ化物からなる反応および／ま
たは拡散防止膜が設けられていることを特徴とするもの
である。
【００２１】この発明の第５の発明は、シリコン基体
と、シリコン基体上の強誘電体膜とを有する強誘電体装
置において、シリコン基体と強誘電体膜との間に、カル
シウム、ストロンチウムおよびバリウムからなる群より
選ばれた少なくとも一種類以上のアルカリ土類金属元素
のフッ化物からなる反応および／または拡散防止膜が設
けられていることを特徴とするものである。
と、シリコン基体上の強誘電体膜とを有する強誘電体装
置において、シリコン基体と強誘電体膜との間に、カル
シウム、ストロンチウムおよびバリウムからなる群より
選ばれた少なくとも一種類以上のアルカリ土類金属元素
のフッ化物からなる反応および／または拡散防止膜が設
けられていることを特徴とするものである。
【００２２】この発明の第６の発明は、シリコン基体
と、シリコン基体上の強誘電体膜と、強誘電体膜上の金
属膜とを有する強誘電体装置において、シリコン基体と
強誘電体膜との間および強誘電体膜と金属膜との間の少
なくとも一方に、カルシウム、ストロンチウムおよびバ
リウムからなる群より選ばれた少なくとも一種類以上の
アルカリ土類金属元素のフッ化物からなる反応および／
または拡散防止膜が設けられていることを特徴とするも
のである。
と、シリコン基体上の強誘電体膜と、強誘電体膜上の金
属膜とを有する強誘電体装置において、シリコン基体と
強誘電体膜との間および強誘電体膜と金属膜との間の少
なくとも一方に、カルシウム、ストロンチウムおよびバ
リウムからなる群より選ばれた少なくとも一種類以上の
アルカリ土類金属元素のフッ化物からなる反応および／
または拡散防止膜が設けられていることを特徴とするも
のである。
【００２３】この発明の第７の発明は、金属膜と、金属
膜上の強誘電体膜とを有する強誘電体装置において、金
属膜と強誘電体膜との間に、カルシウム、ストロンチウ
ムおよびバリウムからなる群より選ばれた少なくとも一
種類以上のアルカリ土類金属元素のフッ化物からなる反
応および／または拡散防止膜が設けられていることを特
徴とするものである。
膜上の強誘電体膜とを有する強誘電体装置において、金
属膜と強誘電体膜との間に、カルシウム、ストロンチウ
ムおよびバリウムからなる群より選ばれた少なくとも一
種類以上のアルカリ土類金属元素のフッ化物からなる反
応および／または拡散防止膜が設けられていることを特
徴とするものである。
【００２４】この発明の第８の発明による強誘電体装置
は、強誘電体膜と、強誘電体膜上の金属膜とを有する強
誘電体装置において、強誘電体膜と金属膜との間に、カ
ルシウム、ストロンチウムおよびバリウムからなる群よ
り選ばれた少なくとも一種類以上のアルカリ土類金属元
素のフッ化物からなる反応および／または拡散防止膜が
設けられていることを特徴とするものである。
は、強誘電体膜と、強誘電体膜上の金属膜とを有する強
誘電体装置において、強誘電体膜と金属膜との間に、カ
ルシウム、ストロンチウムおよびバリウムからなる群よ
り選ばれた少なくとも一種類以上のアルカリ土類金属元
素のフッ化物からなる反応および／または拡散防止膜が
設けられていることを特徴とするものである。
【００２５】この発明の第９の発明による強誘電体装置
は、第１の金属膜と、第１の金属膜上の強誘電体膜と、
強誘電体膜上の第２の金属膜とを有する強誘電体装置に
おいて、第１の金属膜と強誘電体膜との間および強誘電
体膜と第２の金属膜との間の少なくとも一方に、カルシ
ウム、ストロンチウムおよびバリウムからなる群より選
ばれた少なくとも一種類以上のアルカリ土類金属元素の
フッ化物からなる反応および／または拡散防止膜が設け
られていることを特徴とするものである。
は、第１の金属膜と、第１の金属膜上の強誘電体膜と、
強誘電体膜上の第２の金属膜とを有する強誘電体装置に
おいて、第１の金属膜と強誘電体膜との間および強誘電
体膜と第２の金属膜との間の少なくとも一方に、カルシ
ウム、ストロンチウムおよびバリウムからなる群より選
ばれた少なくとも一種類以上のアルカリ土類金属元素の
フッ化物からなる反応および／または拡散防止膜が設け
られていることを特徴とするものである。
【００２６】この発明において、反応および／または拡
散防止膜の膜厚は、一般的には５ｎｍ以上あれば、強誘
電体膜とシリコン基体または金属膜との間の反応および
／または拡散を防止することが可能である。一方、この
反応および／または拡散防止膜の膜厚を必要以上に大き
くし過ぎるとキャパシタの容量値の低下などを招き、好
ましくない。このような観点から、この反応および／ま
たは拡散防止膜の膜厚は、典型的には５〜５０ｎｍに選
ばれ、例えば５〜１０ｎｍに選ばれる。この反応および
／または拡散防止膜としては、典型的には、ＣａＦ
2 膜、ＳｒＦ2 膜またはＢａＦ2 膜が用いられるが、Ｃ
ａＦ2 膜のＣａの一部をＳｒまたはＢａあるいはＳｒお
よびＢａで置換したもの、ＳｒＦ2 膜のＳｒの一部をＣ
ａまたはＢａあるいはＣａおよびＢａで置換したもの、
ＢａＦ2 膜のＢａの一部をＣａまたはＳｒあるいはＣａ
およびＳｒで置換したものを用いてもよい。さらに、こ
の反応および／または拡散防止膜の成膜には、分子線エ
ピタキシー（ＭＢＥ）法、有機金属化学気相成長（ＭＯ
ＣＶＤ）法、スパッタリング法などを用いることができ
る。
散防止膜の膜厚は、一般的には５ｎｍ以上あれば、強誘
電体膜とシリコン基体または金属膜との間の反応および
／または拡散を防止することが可能である。一方、この
反応および／または拡散防止膜の膜厚を必要以上に大き
くし過ぎるとキャパシタの容量値の低下などを招き、好
ましくない。このような観点から、この反応および／ま
たは拡散防止膜の膜厚は、典型的には５〜５０ｎｍに選
ばれ、例えば５〜１０ｎｍに選ばれる。この反応および
／または拡散防止膜としては、典型的には、ＣａＦ
2 膜、ＳｒＦ2 膜またはＢａＦ2 膜が用いられるが、Ｃ
ａＦ2 膜のＣａの一部をＳｒまたはＢａあるいはＳｒお
よびＢａで置換したもの、ＳｒＦ2 膜のＳｒの一部をＣ
ａまたはＢａあるいはＣａおよびＢａで置換したもの、
ＢａＦ2 膜のＢａの一部をＣａまたはＳｒあるいはＣａ
およびＳｒで置換したものを用いてもよい。さらに、こ
の反応および／または拡散防止膜の成膜には、分子線エ
ピタキシー（ＭＢＥ）法、有機金属化学気相成長（ＭＯ
ＣＶＤ）法、スパッタリング法などを用いることができ
る。
【００２７】ここで、例えば、ＣａＦ2 とＳｉとはほぼ
完全に格子整合することから、Ｓｉ基板上にＣａＦ2 膜
をエピタキシャル成長させることができることが知られ
ている（例えば、Mat. Res. Soc. Symp. Proc. Vol.37,
pp.143-149(1985))。
完全に格子整合することから、Ｓｉ基板上にＣａＦ2 膜
をエピタキシャル成長させることができることが知られ
ている（例えば、Mat. Res. Soc. Symp. Proc. Vol.37,
pp.143-149(1985))。
【００２８】この発明において、強誘電体膜としては各
種のものを用いることができるが、具体的には、ＳＢ
Ｔ、ＰＺＴ、ＢａＴａＯ3 、ＫＴａＯ3 などの膜を用い
ることができる。また、キャパシタの電極または金属膜
としてはＰｔ膜などを用いることができる。
種のものを用いることができるが、具体的には、ＳＢ
Ｔ、ＰＺＴ、ＢａＴａＯ3 、ＫＴａＯ3 などの膜を用い
ることができる。また、キャパシタの電極または金属膜
としてはＰｔ膜などを用いることができる。
【００２９】上述のように構成されたこの発明において
は、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および／または拡散防
止膜は化学的に極めて安定であるため、強誘電体膜とシ
リコン基体や金属膜や電極との間にこの反応および／ま
たは拡散防止膜が設けられていることにより、強誘電体
膜とシリコン基体や金属膜や電極との間の反応および／
または拡散を防止することができる。
は、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および／または拡散防
止膜は化学的に極めて安定であるため、強誘電体膜とシ
リコン基体や金属膜や電極との間にこの反応および／ま
たは拡散防止膜が設けられていることにより、強誘電体
膜とシリコン基体や金属膜や電極との間の反応および／
または拡散を防止することができる。
【００３０】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００３１】図２はこの発明の第１の実施形態によるＦ
ＥＴ型ＦｅＲＡＭを示す。図２に示すように、このＦＥ
Ｔ型ＦｅＲＡＭにおいては、例えばｐ型のＳｉ基板１上
に、反応および／または拡散防止膜としてのＣａＦ2 膜
２、強誘電体膜としてのＳＢＴ膜３、反応および／また
は拡散防止膜としてのＣａＦ2 膜４、金属膜としてのＰ
ｔ膜５が順次積層されている。これらの膜の膜厚は必要
に応じて選定されるものであるが、その一例を挙げる
と、ＣａＦ2 膜２、４は１０ｎｍ、ＳＢＴ膜３は２００
ｎｍ、Ｐｔ膜５は２００ｎｍである。Ｐｔ膜５の両側の
部分におけるＳｉ基板１中には、例えばｎ+ 型のソース
領域６およびドレイン領域７が設けられている。
ＥＴ型ＦｅＲＡＭを示す。図２に示すように、このＦＥ
Ｔ型ＦｅＲＡＭにおいては、例えばｐ型のＳｉ基板１上
に、反応および／または拡散防止膜としてのＣａＦ2 膜
２、強誘電体膜としてのＳＢＴ膜３、反応および／また
は拡散防止膜としてのＣａＦ2 膜４、金属膜としてのＰ
ｔ膜５が順次積層されている。これらの膜の膜厚は必要
に応じて選定されるものであるが、その一例を挙げる
と、ＣａＦ2 膜２、４は１０ｎｍ、ＳＢＴ膜３は２００
ｎｍ、Ｐｔ膜５は２００ｎｍである。Ｐｔ膜５の両側の
部分におけるＳｉ基板１中には、例えばｎ+ 型のソース
領域６およびドレイン領域７が設けられている。
【００３２】ここで、例えば、Ｓｉ基板１は（１００）
面方位を有し、ＣａＦ2 膜２、４は同様に（１００）面
方位を有し、ＳＢＴ膜３は（００１）面方位を有する。
この場合、ＣａＦ2 とＳｉとの格子不整合は０．６１％
以内で極めて小さく、また、ＳＢＴのｃ面の格子定数と
Ｓｉの格子定数とはほぼ一致しているため、Ｓｉ基板
１、ＣａＦ2 膜２、ＳＢＴ膜３およびＣａＦ2 膜４は相
互にエピタキシャルな関係を有している。あるいは、Ｓ
ｉ基板１は（１１１）面方位を有し、ＣａＦ2 膜２は同
様に（１１１）面方位を有し、ＳＢＴ膜３はランダム方
位を有する。この場合も、ＣａＦ2 とＳｉとの格子不整
合は極めて小さいため、Ｓｉ基板１とＣａＦ2 膜２とは
相互にエピタキシャルな関係を有している。
面方位を有し、ＣａＦ2 膜２、４は同様に（１００）面
方位を有し、ＳＢＴ膜３は（００１）面方位を有する。
この場合、ＣａＦ2 とＳｉとの格子不整合は０．６１％
以内で極めて小さく、また、ＳＢＴのｃ面の格子定数と
Ｓｉの格子定数とはほぼ一致しているため、Ｓｉ基板
１、ＣａＦ2 膜２、ＳＢＴ膜３およびＣａＦ2 膜４は相
互にエピタキシャルな関係を有している。あるいは、Ｓ
ｉ基板１は（１１１）面方位を有し、ＣａＦ2 膜２は同
様に（１１１）面方位を有し、ＳＢＴ膜３はランダム方
位を有する。この場合も、ＣａＦ2 とＳｉとの格子不整
合は極めて小さいため、Ｓｉ基板１とＣａＦ2 膜２とは
相互にエピタキシャルな関係を有している。
【００３３】以上のように、この第１の実施形態によれ
ば、ＭＦＳ構造のＦＥＴ型ＦｅＲＡＭにおいて、Ｓｉ基
板１とＳＢＴ膜３との間およびＳＢＴ膜３とＰｔ膜５と
の間にそれぞれＣａＦ2 膜２およびＣａＦ2 膜４が設け
られていることにより、ＳＢＴ膜３とＳｉ基板１および
Ｐｔ膜５との間の反応および／または拡散を有効に防止
することができる。また、Ｓｉ基板１、ＣａＦ2 膜２、
ＳＢＴ膜３およびＣａＦ2 膜４が相互にエピタキシャル
な関係を有する場合には、これらのＣａＦ2 膜２、ＳＢ
Ｔ膜３およびＣａＦ2 膜４の結晶性を良好にすることが
でき、あるいは、Ｓｉ基板１およびＣａＦ2 膜２が相互
にエピタキシャルな関係を有する場合には、このＣａＦ
2 膜２の結晶性を良好にすることができる。これによっ
て、特性が良好で信頼性が高いＦＥＴ型ＦｅＲＡＭを実
現することができる。
ば、ＭＦＳ構造のＦＥＴ型ＦｅＲＡＭにおいて、Ｓｉ基
板１とＳＢＴ膜３との間およびＳＢＴ膜３とＰｔ膜５と
の間にそれぞれＣａＦ2 膜２およびＣａＦ2 膜４が設け
られていることにより、ＳＢＴ膜３とＳｉ基板１および
Ｐｔ膜５との間の反応および／または拡散を有効に防止
することができる。また、Ｓｉ基板１、ＣａＦ2 膜２、
ＳＢＴ膜３およびＣａＦ2 膜４が相互にエピタキシャル
な関係を有する場合には、これらのＣａＦ2 膜２、ＳＢ
Ｔ膜３およびＣａＦ2 膜４の結晶性を良好にすることが
でき、あるいは、Ｓｉ基板１およびＣａＦ2 膜２が相互
にエピタキシャルな関係を有する場合には、このＣａＦ
2 膜２の結晶性を良好にすることができる。これによっ
て、特性が良好で信頼性が高いＦＥＴ型ＦｅＲＡＭを実
現することができる。
【００３４】図３は、この発明の第２の実施形態による
プレーナ型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す。
プレーナ型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す。
【００３５】図３に示すように、このプレーナ型の１ト
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、ｎ型
Ｓｉ基板１１中にｐウエル１２が設けられている。ｐウ
エル１２の表面にはＳｉＯ2 膜からなるフィールド絶縁
膜１３が選択的に設けられ、これによって素子間分離が
行われている。フィールド絶縁膜１３で囲まれた部分に
おけるｐウエル１２の表面にはＳｉＯ2 膜からなるゲー
ト絶縁膜１４が設けられている。ゲート絶縁膜１４上
に、不純物がドープされた多結晶Ｓｉ膜からなるゲート
電極１５が設けられている。ゲート電極１５の両側の部
分におけるｐウエル１２中には、ｎ+ 型のソース領域１
６およびドレイン領域１７が設けられている。ゲート電
極１５、ソース領域１６およびドレイン領域１７により
ｎチャネルＭＩＳＦＥＴが形成されている。符号１８は
例えばＳｉＯ2 膜からなる層間絶縁膜を示す。フィール
ド絶縁膜１３の上方の部分における層間絶縁膜１８上に
は、下部電極としてのＰｔ膜１９、反応および／または
拡散防止膜としてのＣａＦ2膜２０、強誘電体膜として
のＳＢＴ膜２１、反応および／または拡散防止膜として
のＣａＦ2 膜２２および上部電極としてのＰｔ膜２３が
順次積層され、キャパシタが形成されている。これらの
ｎチャネルＭＩＳＦＥＴおよびキャパシタはＳｉＯ2 膜
からなる層間絶縁膜２４により覆われている。ｎチャネ
ルＭＩＳＦＥＴのドレイン領域１７の上側の部分におけ
るゲート絶縁膜１４、層間絶縁膜１８および層間絶縁膜
２４にはコンタクトホール２５が設けられている。この
コンタクトホール２５の部分におけるドレイン領域１７
上には、不純物がドープされた多結晶Ｓｉまたはタング
ステン（Ｗ）からなるプラグ２６が設けられている。こ
のプラグ２６は、Ｐｔ膜２３の上側の部分における層間
絶縁膜２４に設けられたコンタクトホール２７を介して
金属配線２８によりＰｔ膜２３と接続されている。Ｐｔ
膜１９の一端部の上側の部分における層間絶縁膜２４に
はコンタクトホール２９が設けられ、このコンタクトホ
ール２９を通じて金属配線３０がＰｔ膜１９と接続され
ている。
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、ｎ型
Ｓｉ基板１１中にｐウエル１２が設けられている。ｐウ
エル１２の表面にはＳｉＯ2 膜からなるフィールド絶縁
膜１３が選択的に設けられ、これによって素子間分離が
行われている。フィールド絶縁膜１３で囲まれた部分に
おけるｐウエル１２の表面にはＳｉＯ2 膜からなるゲー
ト絶縁膜１４が設けられている。ゲート絶縁膜１４上
に、不純物がドープされた多結晶Ｓｉ膜からなるゲート
電極１５が設けられている。ゲート電極１５の両側の部
分におけるｐウエル１２中には、ｎ+ 型のソース領域１
６およびドレイン領域１７が設けられている。ゲート電
極１５、ソース領域１６およびドレイン領域１７により
ｎチャネルＭＩＳＦＥＴが形成されている。符号１８は
例えばＳｉＯ2 膜からなる層間絶縁膜を示す。フィール
ド絶縁膜１３の上方の部分における層間絶縁膜１８上に
は、下部電極としてのＰｔ膜１９、反応および／または
拡散防止膜としてのＣａＦ2膜２０、強誘電体膜として
のＳＢＴ膜２１、反応および／または拡散防止膜として
のＣａＦ2 膜２２および上部電極としてのＰｔ膜２３が
順次積層され、キャパシタが形成されている。これらの
ｎチャネルＭＩＳＦＥＴおよびキャパシタはＳｉＯ2 膜
からなる層間絶縁膜２４により覆われている。ｎチャネ
ルＭＩＳＦＥＴのドレイン領域１７の上側の部分におけ
るゲート絶縁膜１４、層間絶縁膜１８および層間絶縁膜
２４にはコンタクトホール２５が設けられている。この
コンタクトホール２５の部分におけるドレイン領域１７
上には、不純物がドープされた多結晶Ｓｉまたはタング
ステン（Ｗ）からなるプラグ２６が設けられている。こ
のプラグ２６は、Ｐｔ膜２３の上側の部分における層間
絶縁膜２４に設けられたコンタクトホール２７を介して
金属配線２８によりＰｔ膜２３と接続されている。Ｐｔ
膜１９の一端部の上側の部分における層間絶縁膜２４に
はコンタクトホール２９が設けられ、このコンタクトホ
ール２９を通じて金属配線３０がＰｔ膜１９と接続され
ている。
【００３６】ここで、キャパシタ部におけるＰｔ膜１
９、ＣａＦ2 膜２０、ＳＢＴ膜２１、ＣａＦ2 膜２２お
よびＰｔ膜２３の膜厚は、例えば、第１の実施形態と同
様である。
９、ＣａＦ2 膜２０、ＳＢＴ膜２１、ＣａＦ2 膜２２お
よびＰｔ膜２３の膜厚は、例えば、第１の実施形態と同
様である。
【００３７】この第２の実施形態によれば、プレーナ型
の１トランジスタ１キャパシタ型ＦｅＲＡＭにおいて、
キャパシタのＳＢＴ膜２１とＰｔ膜１９との間およびＳ
ＢＴ膜２１とＰｔ膜２３との間にそれぞれＣａＦ2 膜２
０およびＣａＦ2 膜２２が設けられていることにより、
ＳＢＴ膜２１とＰｔ膜１９およびＰｔ膜２３との間の反
応および／または拡散を有効に防止することができる。
これによって、特性が良好で信頼性が高いプレーナ型の
１トランジスタ１キャパシタ型ＦｅＲＡＭを実現するこ
とができる。
の１トランジスタ１キャパシタ型ＦｅＲＡＭにおいて、
キャパシタのＳＢＴ膜２１とＰｔ膜１９との間およびＳ
ＢＴ膜２１とＰｔ膜２３との間にそれぞれＣａＦ2 膜２
０およびＣａＦ2 膜２２が設けられていることにより、
ＳＢＴ膜２１とＰｔ膜１９およびＰｔ膜２３との間の反
応および／または拡散を有効に防止することができる。
これによって、特性が良好で信頼性が高いプレーナ型の
１トランジスタ１キャパシタ型ＦｅＲＡＭを実現するこ
とができる。
【００３８】図４は、この発明の第３の実施形態による
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す。図４において、図３と同一または対応する部分
には同一の符号を付す。
スタック型の１トランジスタ１キャパシタ型ＦｅＲＡＭ
を示す。図４において、図３と同一または対応する部分
には同一の符号を付す。
【００３９】図４に示すように、このスタック型の１ト
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、図３
に示すプレーナ型の１トランジスタ１キャパシタ型Ｆｅ
ＲＡＭと同様に、ｎ型Ｓｉ基板１１中に設けられたｐウ
エル１２の表面にフィールド絶縁膜１３が選択的に設け
られて素子間分離が行われているとともに、このフィー
ルド絶縁膜１３で囲まれた部分におけるｐウエル１２に
ゲート絶縁膜１４、ゲート電極１５、ソース領域１６お
よびドレイン領域１７からなるｎチャネルＭＩＳＦＥＴ
が形成されている。符号２４は例えばＳｉＯ2 膜からな
る層間絶縁膜を示す。ｎチャネルＭＩＳＦＥＴのドレイ
ン領域１７の上側の部分におけるゲート絶縁膜１４およ
び層間絶縁膜２４にはコンタクトホール２５が設けられ
ている。コンタクトホール２５内に埋め込まれたプラグ
２６の上に、下部電極としてのＰｔ膜１９、反応および
／または拡散防止膜としてのＣａＦ2 膜２１、強誘電体
膜としてのＳＢＴ膜２１、反応および／または拡散防止
膜としてのＣａＦ2 膜２２および上部電極としてのＰｔ
膜２３が順次積層され、キャパシタが形成されている。
ランジスタ１キャパシタ型ＦｅＲＡＭにおいては、図３
に示すプレーナ型の１トランジスタ１キャパシタ型Ｆｅ
ＲＡＭと同様に、ｎ型Ｓｉ基板１１中に設けられたｐウ
エル１２の表面にフィールド絶縁膜１３が選択的に設け
られて素子間分離が行われているとともに、このフィー
ルド絶縁膜１３で囲まれた部分におけるｐウエル１２に
ゲート絶縁膜１４、ゲート電極１５、ソース領域１６お
よびドレイン領域１７からなるｎチャネルＭＩＳＦＥＴ
が形成されている。符号２４は例えばＳｉＯ2 膜からな
る層間絶縁膜を示す。ｎチャネルＭＩＳＦＥＴのドレイ
ン領域１７の上側の部分におけるゲート絶縁膜１４およ
び層間絶縁膜２４にはコンタクトホール２５が設けられ
ている。コンタクトホール２５内に埋め込まれたプラグ
２６の上に、下部電極としてのＰｔ膜１９、反応および
／または拡散防止膜としてのＣａＦ2 膜２１、強誘電体
膜としてのＳＢＴ膜２１、反応および／または拡散防止
膜としてのＣａＦ2 膜２２および上部電極としてのＰｔ
膜２３が順次積層され、キャパシタが形成されている。
【００４０】ここで、キャパシタ部におけるＰｔ膜１
９、ＣａＦ2 膜２０、ＳＢＴ膜２１、ＣａＦ2 膜２２お
よびＰｔ膜２３の膜厚は、例えば、第１の実施形態と同
様である。
９、ＣａＦ2 膜２０、ＳＢＴ膜２１、ＣａＦ2 膜２２お
よびＰｔ膜２３の膜厚は、例えば、第１の実施形態と同
様である。
【００４１】この第３の実施形態によれば、スタック型
の１トランジスタ１キャパシタ型ＦｅＲＡＭにおいて、
キャパシタのＳＢＴ膜２１とＰｔ膜１９との間およびＳ
ＢＴ膜２１とＰｔ膜２３との間にそれぞれＣａＦ2 膜２
０およびＣａＦ2 膜２２が設けられていることにより、
ＳＢＴ膜２１とＰｔ膜１９およびＰｔ膜２３との間の反
応および／または拡散を有効に防止することができる。
これによって、特性が良好で信頼性が高いのスタック型
の１トランジスタ１キャパシタ型ＦｅＲＡＭを実現する
ことができる。
の１トランジスタ１キャパシタ型ＦｅＲＡＭにおいて、
キャパシタのＳＢＴ膜２１とＰｔ膜１９との間およびＳ
ＢＴ膜２１とＰｔ膜２３との間にそれぞれＣａＦ2 膜２
０およびＣａＦ2 膜２２が設けられていることにより、
ＳＢＴ膜２１とＰｔ膜１９およびＰｔ膜２３との間の反
応および／または拡散を有効に防止することができる。
これによって、特性が良好で信頼性が高いのスタック型
の１トランジスタ１キャパシタ型ＦｅＲＡＭを実現する
ことができる。
【００４２】図５に、１トランジスタ１キャパシタ型Ｆ
ｅＲＡＭのメモリセルの等価回路を示す。図５におい
て、ＷＬはＭＩＳＦＥＴのゲート電極と接続されたワー
ド線、ＢＬはＭＩＳＦＥＴのソース領域と接続されたビ
ット線を示す。キャパシタの一方の電極はＭＩＳＦＥＴ
のドレイン領域と接続され、キャパシタの他方の電極は
所定の基準電位に設定されている。
ｅＲＡＭのメモリセルの等価回路を示す。図５におい
て、ＷＬはＭＩＳＦＥＴのゲート電極と接続されたワー
ド線、ＢＬはＭＩＳＦＥＴのソース領域と接続されたビ
ット線を示す。キャパシタの一方の電極はＭＩＳＦＥＴ
のドレイン領域と接続され、キャパシタの他方の電極は
所定の基準電位に設定されている。
【００４３】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００４４】例えば、上述の第１、第２および第３の実
施形態において挙げた数値、材料、構造などはあくまで
も例に過ぎず、必要に応じてこれと異なる数値、材料、
構造などを用いてもよい
施形態において挙げた数値、材料、構造などはあくまで
も例に過ぎず、必要に応じてこれと異なる数値、材料、
構造などを用いてもよい
【００４５】
【発明の効果】以上説明したように、この発明によれ
ば、強誘電体膜とシリコン基体や金属膜や電極との間
に、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および／または拡散防
止膜が設けられていることにより、強誘電体膜とシリコ
ン基体や金属膜や電極との反応および／または拡散を防
止することができる。
ば、強誘電体膜とシリコン基体や金属膜や電極との間
に、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および／または拡散防
止膜が設けられていることにより、強誘電体膜とシリコ
ン基体や金属膜や電極との反応および／または拡散を防
止することができる。
【図１】ＣａＦ2 の酸化反応におけるギブスの自由エネ
ルギーの変化の温度依存性を計算により求めた結果を示
す略線図である。
ルギーの変化の温度依存性を計算により求めた結果を示
す略線図である。
【図２】この発明の第１の実施形態によるＦＥＴ型Ｆｅ
ＲＡＭを示す断面図である。
ＲＡＭを示す断面図である。
【図３】この発明の第２の実施形態によるプレーナ型の
１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面図
である。
１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面図
である。
【図４】この発明の第３の実施形態によるスタック型の
１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面図
である。
１トランジスタ１キャパシタ型ＦｅＲＡＭを示す断面図
である。
【図５】１トランジスタ１キャパシタ型ＦｅＲＡＭのメ
モリセルを示す等価回路図である。
モリセルを示す等価回路図である。
【図６】従来のＦＥＴ型ＦｅＲＡＭを示す断面図であ
る。
る。
【図７】Ｐｔ／ＳＢＴ界面からのＢｉ４ｆ７のＸＰＳス
ペクトルの測定結果を示す略線図である。
ペクトルの測定結果を示す略線図である。
１・・・ｐ型Ｓｉ基板、２、４、２２・・・ＣａＦ
2 膜、３、２１・・・ＳＢＴ膜、５、１９、２３・・・
Ｐｔ膜
2 膜、３、２１・・・ＳＢＴ膜、５、１９、２３・・・
Ｐｔ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (29)
- 【請求項１】 半導体基体と電極との間に強誘電体膜を
はさんだ構造の強誘電体キャパシタにおいて、 上記半導体基体と上記強誘電体膜との間および上記強誘
電体膜と上記電極との間の少なくとも一方に、カルシウ
ム、ストロンチウムおよびバリウムからなる群より選ば
れた少なくとも一種類以上のアルカリ土類金属元素のフ
ッ化物からなる反応および／または拡散防止膜が設けら
れていることを特徴とする強誘電体キャパシタ。 - 【請求項２】 上記半導体基体はシリコン基体であるこ
とを特徴とする請求項１記載の強誘電体キャパシタ。 - 【請求項３】 上記反応および／または拡散防止膜の膜
厚は５〜５０ｎｍであることを特徴とする請求項１記載
の強誘電体キャパシタ。 - 【請求項４】 上記反応および／または拡散防止膜はＣ
ａＦ2 膜、ＳｒＦ2膜またはＢａＦ2 膜であることを特
徴とする請求項１記載の強誘電体キャパシタ。 - 【請求項５】 第１の電極と第２の電極との間に強誘電
体膜をはさんだ構造の強誘電体キャパシタにおいて、 上記第１の電極と上記強誘電体膜との間および上記強誘
電体膜と上記第２の電極との間の少なくとも一方に、カ
ルシウム、ストロンチウムおよびバリウムからなる群よ
り選ばれた少なくとも一種類以上のアルカリ土類金属元
素のフッ化物からなる反応および／または拡散防止膜が
設けられていることを特徴とする強誘電体キャパシタ。 - 【請求項６】 上記反応および／または拡散防止膜の膜
厚は５〜５０ｎｍであることを特徴とする請求項５記載
の強誘電体キャパシタ。 - 【請求項７】 上記反応および／または拡散防止膜はＣ
ａＦ2 膜、ＳｒＦ2膜またはＢａＦ2 膜であることを特
徴とする請求項５記載の強誘電体キャパシタ。 - 【請求項８】 第１導電型の半導体基体と、 上記半導体基体上の強誘電体膜と、 上記強誘電体膜上のゲート電極と、 上記ゲート電極の両側の部分における上記半導体基体中
に設けられた第２導電型のソース領域およびドレイン領
域とを有する強誘電体不揮発性記憶装置において、 上記半導体基体と上記強誘電体膜との間および上記強誘
電体膜と上記ゲート電極との間の少なくとも一方に、カ
ルシウム、ストロンチウムおよびバリウムからなる群よ
り選ばれた少なくとも一種類以上のアルカリ土類金属元
素のフッ化物からなる反応および／または拡散防止膜が
設けられていることを特徴とする強誘電体不揮発性記憶
装置。 - 【請求項９】 上記半導体基体はシリコン基体であるこ
とを特徴とする請求項８記載の強誘電体不揮発性記憶装
置。 - 【請求項１０】 上記反応および／または拡散防止膜の
膜厚は５〜５０ｎｍであることを特徴とする請求項８記
載の強誘電体不揮発性記憶装置。 - 【請求項１１】 上記反応および／または拡散防止膜は
ＣａＦ2 膜、ＳｒＦ2 膜またはＢａＦ2 膜であることを
特徴とする請求項８記載の強誘電体不揮発性記憶装置。 - 【請求項１２】 駆動用のＭＩＳ型電界効果トランジス
タと、第１の電極と第２の電極との間に強誘電体膜をは
さんだ構造の強誘電体キャパシタとからなるメモリセル
を有し、 上記ＭＩＳ型電界効果トランジスタのゲート電極はワー
ド線と接続され、上記ＭＩＳ型電界効果トランジスタの
ソース領域はビット線と接続され、上記ＭＩＳ型電界効
果トランジスタのドレイン領域は上記キャパシタの上記
第１の電極と接続され、上記キャパシタの上記第２の電
極は所定の基準電位に設定されている強誘電体不揮発性
記憶装置において、 上記キャパシタの上記第１の電極と上記強誘電体膜との
間および上記強誘電体膜と上記第２の電極との間の少な
くとも一方に、カルシウム、ストロンチウムおよびバリ
ウムからなる群より選ばれた少なくとも一種類以上のア
ルカリ土類金属元素のフッ化物からなる反応および／ま
たは拡散防止膜が設けられていることを特徴とする強誘
電体不揮発性記憶装置。 - 【請求項１３】 上記反応および／または拡散防止膜の
膜厚は５〜５０ｎｍであることを特徴とする請求項１２
記載の強誘電体不揮発性記憶装置。 - 【請求項１４】 上記反応および／または拡散防止膜は
ＣａＦ2 膜、ＳｒＦ2 膜またはＢａＦ2 膜であることを
特徴とする請求項１２記載の強誘電体不揮発性記憶装
置。 - 【請求項１５】 シリコン基体と、 上記シリコン基体上の強誘電体膜とを有する強誘電体装
置において、 上記シリコン基体と上記強誘電体膜との間に、カルシウ
ム、ストロンチウムおよびバリウムからなる群より選ば
れた少なくとも一種類以上のアルカリ土類金属元素のフ
ッ化物からなる反応および／または拡散防止膜が設けら
れていることを特徴とする強誘電体装置。 - 【請求項１６】 上記反応および／または拡散防止膜の
膜厚は５〜５０ｎｍであることを特徴とする請求項１５
記載の強誘電体装置。 - 【請求項１７】 上記反応および／または拡散防止膜は
ＣａＦ2 膜、ＳｒＦ2 膜またはＢａＦ2 膜であることを
特徴とする請求項１５記載の強誘電体装置。 - 【請求項１８】 シリコン基体と、 上記シリコン基体上の強誘電体膜と、 上記強誘電体膜上の金属膜とを有する強誘電体装置にお
いて、 上記シリコン基体と上記強誘電体膜との間および上記強
誘電体膜と上記金属膜との間の少なくとも一方に、カル
シウム、ストロンチウムおよびバリウムからなる群より
選ばれた少なくとも一種類以上のアルカリ土類金属元素
のフッ化物からなる反応および／または拡散防止膜が設
けられていることを特徴とする強誘電体装置。 - 【請求項１９】 上記反応および／または拡散防止膜の
膜厚は５〜５０ｎｍであることを特徴とする請求項１８
記載の強誘電体装置。 - 【請求項２０】 上記反応および／または拡散防止膜は
ＣａＦ2 膜、ＳｒＦ2 膜またはＢａＦ2 膜であることを
特徴とする請求項１８記載の強誘電体装置。 - 【請求項２１】 金属膜と、 上記金属膜上の強誘電体膜とを有する強誘電体装置にお
いて、 上記金属膜と上記強誘電体膜との間に、カルシウム、ス
トロンチウムおよびバリウムからなる群より選ばれた少
なくとも一種類以上のアルカリ土類金属元素のフッ化物
からなる反応および／または拡散防止膜が設けられてい
ることを特徴とする強誘電体装置。 - 【請求項２２】 上記反応および／または拡散防止膜の
膜厚は５〜５０ｎｍであることを特徴とする請求項２１
記載の強誘電体装置。 - 【請求項２３】 上記反応および／または拡散防止膜は
ＣａＦ2 膜、ＳｒＦ2 膜またはＢａＦ2 膜であることを
特徴とする請求項２１記載の強誘電体装置。 - 【請求項２４】 強誘電体膜と、 上記強誘電体膜上の金属膜とを有する強誘電体装置にお
いて、 上記強誘電体膜と上記金属膜との間に、カルシウム、ス
トロンチウムおよびバリウムからなる群より選ばれた少
なくとも一種類以上のアルカリ土類金属元素のフッ化物
からなる反応および／または拡散防止膜が設けられてい
ることを特徴とする強誘電体装置。 - 【請求項２５】 上記反応および／または拡散防止膜の
膜厚は５〜５０ｎｍであることを特徴とする請求項２４
記載の強誘電体装置。 - 【請求項２６】 上記反応および／または拡散防止膜は
ＣａＦ2 膜、ＳｒＦ2 膜またはＢａＦ2 膜であることを
特徴とする請求項２４記載の強誘電体装置。 - 【請求項２７】 第１の金属膜と、 上記第１の金属膜上の強誘電体膜と、 上記強誘電体膜上の第２の金属膜とを有する強誘電体装
置において、 上記第１の金属膜と上記強誘電体膜との間および上記強
誘電体膜と上記第２の金属膜との間の少なくとも一方
に、カルシウム、ストロンチウムおよびバリウムからな
る群より選ばれた少なくとも一種類以上のアルカリ土類
金属元素のフッ化物からなる反応および／または拡散防
止膜が設けられていることを特徴とする強誘電体装置。 - 【請求項２８】 上記反応および／または拡散防止膜の
膜厚は５〜５０ｎｍであることを特徴とする請求項２７
記載の強誘電体装置。 - 【請求項２９】 上記反応および／または拡散防止膜は
ＣａＦ2 膜、ＳｒＦ2 膜またはＢａＦ2 膜であることを
特徴とする請求項２７記載の強誘電体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103457A JPH10294432A (ja) | 1997-04-21 | 1997-04-21 | 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103457A JPH10294432A (ja) | 1997-04-21 | 1997-04-21 | 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294432A true JPH10294432A (ja) | 1998-11-04 |
Family
ID=14354561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9103457A Abandoned JPH10294432A (ja) | 1997-04-21 | 1997-04-21 | 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294432A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319462B1 (ko) * | 1999-05-20 | 2002-01-12 | 대한민국(관리청:특허청장, 승계청:충남대학교총장) | 반도체 기억소자구조 및 그 제조방법 |
| WO2003065436A1 (de) * | 2002-01-30 | 2003-08-07 | Infineon Technologies Ag | Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht |
| WO2004044934A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | 電源ノイズ低減用薄膜コンデンサ |
| WO2004044935A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | コンデンサ複合回路素子およびｉｃカード積層コンデンサ |
| WO2004061881A1 (ja) * | 2002-12-27 | 2004-07-22 | Tdk Corporation | 薄膜コンデンサおよびその製造方法 |
| US6876030B2 (en) | 2000-09-22 | 2005-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| US6894331B2 (en) | 1999-12-14 | 2005-05-17 | Kabushiki Kaisha Toshiba | MIM capacitor having flat diffusion prevention films |
| US7164169B2 (en) | 2001-08-23 | 2007-01-16 | Nec Corporation | Semiconductor device having high-permittivity insulation film and production method therefor |
| JP2021015875A (ja) * | 2019-07-11 | 2021-02-12 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
-
1997
- 1997-04-21 JP JP9103457A patent/JPH10294432A/ja not_active Abandoned
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319462B1 (ko) * | 1999-05-20 | 2002-01-12 | 대한민국(관리청:특허청장, 승계청:충남대학교총장) | 반도체 기억소자구조 및 그 제조방법 |
| US6894331B2 (en) | 1999-12-14 | 2005-05-17 | Kabushiki Kaisha Toshiba | MIM capacitor having flat diffusion prevention films |
| US7045415B2 (en) | 1999-12-14 | 2006-05-16 | Kabushiki Kaisha Toshiba | MIM capacitor having flat diffusion prevention films |
| US6876030B2 (en) | 2000-09-22 | 2005-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| US7164169B2 (en) | 2001-08-23 | 2007-01-16 | Nec Corporation | Semiconductor device having high-permittivity insulation film and production method therefor |
| US7495264B2 (en) | 2001-08-23 | 2009-02-24 | Nec Corporation | Semiconductor device with high dielectric constant insulating film and manufacturing method for the same |
| WO2003065436A1 (de) * | 2002-01-30 | 2003-08-07 | Infineon Technologies Ag | Halbleiterbaustein mit einer isolationsschicht und verfahren zur herstellung eines halbleiterbausteins mit isolationsschicht |
| DE10203674A1 (de) * | 2002-01-30 | 2003-08-14 | Infineon Technologies Ag | Halbleiterbaustein mit einer Isolationsschicht und Verfahren zur Herstellung eines Halbleiterbausteins mit Isolationsschicht |
| WO2004044934A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | 電源ノイズ低減用薄膜コンデンサ |
| WO2004044935A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | コンデンサ複合回路素子およびｉｃカード積層コンデンサ |
| WO2004061881A1 (ja) * | 2002-12-27 | 2004-07-22 | Tdk Corporation | 薄膜コンデンサおよびその製造方法 |
| JP2021015875A (ja) * | 2019-07-11 | 2021-02-12 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8497181B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6150184A (en) | Method of fabricating partially or completely encapsulated top electrode of a ferroelectric capacitor | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| US6645779B2 (en) | FeRAM (ferroelectric random access memory) and method for forming the same | |
| US7927891B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20230189532A1 (en) | Memory cell, memory cell arrangement, and methods thereof | |
| JP3249470B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US6559469B1 (en) | Ferroelectric and high dielectric constant transistors | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| US7368298B2 (en) | Method of manufacturing ferroelectric semiconductor device | |
| JPH10294432A (ja) | 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 | |
| JPH10303377A (ja) | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| JPH10242409A (ja) | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| US7419837B2 (en) | Method of manufacturing semiconductor device | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| US20070111334A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20050106761A1 (en) | Ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| JP4823895B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10242408A (ja) | 誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| US20050128663A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPWO2004053991A1 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP4316193B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
| JP4225300B2 (ja) | 半導体装置 | |
| JPH11177038A (ja) | Ｍｆｍｉｓ型強誘電体記憶素子とその製造方法 | |
| KR100896027B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060809 |