JPH10294207A - Composite element and manufacture thereof - Google Patents
Composite element and manufacture thereofInfo
- Publication number
- JPH10294207A JPH10294207A JP9103344A JP10334497A JPH10294207A JP H10294207 A JPH10294207 A JP H10294207A JP 9103344 A JP9103344 A JP 9103344A JP 10334497 A JP10334497 A JP 10334497A JP H10294207 A JPH10294207 A JP H10294207A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- conductor layer
- thermistor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、抵抗とサーミスタ
とを直列に接続した複合素子とその製造方法に係り、詳
しくは、水晶発振器等の温度補償回路用として回路基盤
等に表面実装される温度補償用に好適な複合素子及びそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite element in which a resistor and a thermistor are connected in series and a method of manufacturing the same. More specifically, the present invention relates to a temperature compensation circuit for a temperature compensation circuit such as a crystal oscillator. The present invention relates to a composite device suitable for compensation and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、水晶発振器の温度補償回路等のよ
うに、サーミスタと抵抗の直列回路を構成する場合に
は、サーミスタ及びチップ抵抗等の複数の電子部品を個
々に同一基板上にフローあるいはリフローはんだ付けに
より実装することが行われている。2. Description of the Related Art Conventionally, when a series circuit of a thermistor and a resistor is formed, such as a temperature compensation circuit of a crystal oscillator, a plurality of electronic components such as a thermistor and a chip resistor are individually flown on the same substrate. Mounting is performed by reflow soldering.
【０００３】[0003]
【発明が解決しようとする課題】しかし、このようにサ
ーミスタ及びチップ抵抗等の個々の電子部品を複数個用
いて回路を構成する場合には、複数の部品を同一基板上
に実装するため、必然的に実装面積が増大し、回路の小
型化を進める上で大きな制約となっていた。However, when a circuit is formed by using a plurality of individual electronic components such as a thermistor and a chip resistor as described above, a plurality of components are mounted on the same substrate. Therefore, the mounting area has been increased, which has been a great limitation in miniaturizing the circuit.
【０００４】本発明は、サーミスタ素体の表面に抵抗材
料を厚膜形成する手法を採用することにより、サーミス
タと抵抗の直列回路と等価な特性を１チップで実現した
複合素子及びその製造方法を提供することを目的とす
る。The present invention provides a composite element which realizes characteristics equivalent to a series circuit of a thermistor and a resistor in a single chip by employing a method of forming a thick film of a resistance material on the surface of a thermistor body, and a method of manufacturing the same. The purpose is to provide.
【０００５】[0005]
【課題を解決するための手段】本発明の複合素子は、チ
ップ状のサーミスタ素体と、該サーミスタ素体の両端面
に形成された端子電極と、該サーミスタ素体の側面に形
成された抵抗体層とを備えてなり、一方の端子電極、該
抵抗体層、該サーミスタ素体及び他方の端子電極がこの
順に直列接続されてなるものである。According to the present invention, there is provided a composite element comprising a chip-shaped thermistor element, terminal electrodes formed on both end faces of the thermistor element, and a resistor formed on a side face of the thermistor element. And a body layer, and one terminal electrode, the resistor layer, the thermistor element, and the other terminal electrode are connected in series in this order.
【０００６】かかる本発明によれば、サーミスタと抵抗
の直列回路と等価な特性を有する複合素子を単体の素子
として実現することが可能となる。本発明による複合素
子を利用すれば、サーミスタ、コンデンサ及び抵抗より
構成している温度補償回路等、電子回路の小型化が可能
となる。特に、小型化ニーズの強い温度補償型水晶発振
器等の温度補償用回路として、本素子は有用である。According to the present invention, a composite element having characteristics equivalent to a series circuit of a thermistor and a resistor can be realized as a single element. The use of the composite device according to the present invention enables the miniaturization of an electronic circuit such as a temperature compensation circuit including a thermistor, a capacitor, and a resistor. In particular, this element is useful as a temperature compensating circuit for a temperature-compensated crystal oscillator or the like for which there is a strong need for miniaturization.
【０００７】本発明の複合素子の製造方法は、薄板状の
サーミスタ素体の両板面の全面に導電体層２２、２３を
形成する工程と、一方の導電体層２２の上に所定間隔を
あけて帯状に絶縁体層２４を形成する工程と、他方の導
電体層２３の上に絶縁体層２４と同方向に延びる絶縁体
層３０を所定間隔をあけて形成する工程と、該絶縁体層
２４、２４の間の導電体層２２上に導電体層２６を形成
し、絶縁体層２４の上にのみ導電体層２７を該導電体層
２７の端縁の位置が絶縁体層３０の端縁の位置と合致す
るように形成する工程と、これらの導電体層２６、２７
にまたがって抵抗体層２８を形成する工程と、導電体層
２６及び抵抗体層２８を覆う絶縁体層を形成する工程
と、薄板状サーミスタ素体をこれらの帯状の層の長手方
向と直交方向に切断して短冊状とする工程と、得られた
短冊状素体の側面に絶縁体層を形成する工程と、短冊状
素体をその長手方向と直交方向に導電体層２７及び絶縁
体層３０の端縁に沿う切断予定線Ｃに沿って切断してチ
ップ状とする工程と、得られたチップの両端面に端子電
極を、一方の端子電極１３が一方のチップ側面の導電体
層７にのみ導通し、他方の端子電極１４が他方のチップ
側面の導電体層３にのみ導通するように形成する工程
と、を備えてなるものである。The method of manufacturing a composite element according to the present invention comprises the steps of forming conductor layers 22 and 23 on both surfaces of a thin thermistor element, and forming a predetermined interval on one of the conductor layers 22. Forming an insulating layer 24 in a strip shape, forming an insulating layer 30 extending in the same direction as the insulating layer 24 on the other conductive layer 23 at a predetermined interval; The conductor layer 26 is formed on the conductor layer 22 between the layers 24, 24, and the conductor layer 27 is formed only on the insulator layer 24 so that the edge of the conductor layer 27 is located on the insulator layer 30. Forming the conductive layer so as to coincide with the position of the edge;
Forming the resistor layer 28 over the conductor layer 26, forming an insulator layer covering the conductor layer 26 and the resistor layer 28, and applying the thin plate-shaped thermistor element in a direction orthogonal to the longitudinal direction of these strip-shaped layers. Cutting into strips, forming an insulator layer on the side surfaces of the obtained strip-shaped body, and forming the strip-shaped body into a conductor layer 27 and an insulator layer in a direction orthogonal to the longitudinal direction thereof. A step of cutting the chip along a predetermined cutting line C along the edge of the chip 30 into terminal chips; terminal electrodes on both end surfaces of the obtained chip; And the other terminal electrode 14 is formed so as to be conductive only to the conductor layer 3 on the other chip side surface.
【０００８】[0008]
【発明の実施の形態】図１（ａ）は実施の形態に係る複
合素子の断面図であり、サーミスタ素体１の両面に導電
体層２、３が形成されている。図の上面側の導電体層２
の上には、所定の間隔をあけて絶縁体層４、５が形成さ
れ、この絶縁体層４、５同士の間にまたがるようにして
絶縁体層４，５間の導電体層２上に導電体層６が形成さ
れている。FIG. 1A is a cross-sectional view of a composite device according to an embodiment, in which conductor layers 2 and 3 are formed on both surfaces of a thermistor body 1. FIG. Conductor layer 2 on top side of figure
Are formed on the conductor layer 2 between the insulator layers 4 and 5 so as to extend between the insulator layers 4 and 5. The conductor layer 6 is formed.
【０００９】この導電体層６から離隔して絶縁体層４の
上に導電体層７が形成されている。導電体層６、７同士
の間にまたがって、抵抗体層８が形成されている。A conductor layer 7 is formed on insulator layer 4 so as to be spaced from conductor layer 6. A resistor layer 8 is formed so as to extend between the conductor layers 6 and 7.
【００１０】導電体層７の一部のみを露出させるよう
に、且つ抵抗体層８、導電体層６及び絶縁体層５を覆う
ように絶縁体層９が形成されている。この絶縁体層９は
サーミスタ素体１の図の右端に達しているが、サーミス
タ素体１の左端からは離隔しており、この絶縁体層９の
左方において導電体層７が絶縁体層９で覆われていな
い。An insulator layer 9 is formed so as to expose only a part of the conductor layer 7 and to cover the resistor layer 8, the conductor layer 6, and the insulator layer 5. The insulator layer 9 reaches the right end of the thermistor body 1 in the figure, but is separated from the left end of the thermistor body 1, and the conductor layer 7 is located on the left side of the insulator layer 9. Not covered with 9.
【００１１】サーミスタ素体１の図の下面側では、導電
体層３上に絶縁体層１０が形成されている。この絶縁体
層１０は、図の左端縁に達しているが、右端縁からは離
隔しており、導電体層３はこの右端側において絶縁体層
１０によって覆われていない。On the lower surface side of the thermistor body 1 in the figure, an insulator layer 10 is formed on the conductor layer 3. The insulator layer 10 reaches the left edge of the figure but is separated from the right edge, and the conductor layer 3 is not covered by the insulator layer 10 on the right end side.
【００１２】サーミスタ素体１の両端面に絶縁体層１
１、１２が形成され、その上に端子電極１３、１４が形
成されている。左側の絶縁体層１１は導電体層２、３と
端子電極１３とを絶縁し、右側の絶縁体層１２は、導電
体層２、３と端子電極１４とを絶縁している。このた
め、端子電極１３は導電体層７にのみ導通し、端子電極
１４は導電体層３にのみ導通している。従って、図１
（ｂ）の等価回路の通り、端子電極１３−導電体層７−
抵抗体層８−導電体層６−導電体層２−サーミスタ素体
１−導電体層３−端子電極１４のように接続された抵抗
・サーミスタ直列接続素体が得られる。An insulating layer 1 is provided on both end faces of the thermistor body 1.
1 and 12 are formed, and terminal electrodes 13 and 14 are formed thereon. The insulator layer 11 on the left insulates the conductor layers 2 and 3 from the terminal electrode 13, and the insulator layer 12 on the right insulates the conductor layers 2 and 3 from the terminal electrode 14. For this reason, the terminal electrode 13 conducts only to the conductor layer 7, and the terminal electrode 14 conducts only to the conductor layer 3. Therefore, FIG.
As shown in the equivalent circuit of (b), the terminal electrode 13-the conductor layer 7-
A resistor / thermistor serially connected element connected like the resistor layer 8-the conductor layer 6-the conductor layer 2-the thermistor element 1-the conductor layer 3-the terminal electrode 14 is obtained.
【００１３】なお、図示はしないが、素体１の図１
（ａ）の紙面と平行方向の側面にも絶縁体層が設けられ
ている。Although not shown, FIG.
An insulator layer is also provided on the side surface in the direction parallel to the plane of FIG.
【００１４】次に、この複合素子の製造方法について図
１（ｃ）を参照して説明する。Next, a method of manufacturing the composite device will be described with reference to FIG.
【００１５】まず、サーミスタ薄板２１の両面の全面に
導電体層２２、２３を形成する。この導電体層２２の上
に膜状の絶縁体層２４を形成し、導電体層２３の上に絶
縁体層３０を形成する。なお、絶縁体層２４、３０は同
一方向に延びている。絶縁体層２４同士の間及び絶縁体
層３０同士の間には、それぞれ所定の間隔があいてい
る。First, conductor layers 22 and 23 are formed on the entire surface of both surfaces of the thermistor thin plate 21. A film-like insulator layer 24 is formed on the conductor layer 22, and an insulator layer 30 is formed on the conductor layer 23. Note that the insulator layers 24 and 30 extend in the same direction. A predetermined interval is provided between the insulator layers 24 and between the insulator layers 30.
【００１６】絶縁体層２４，２４同士の間の導電体層２
２上に帯状の導電体層２６を形成すると共に、絶縁体層
２４の上にのみ帯状の導電体層２７を形成する。導電体
層２６、２７の間には所定の間隔があいている。この導
電体層２６、２７にまたがるように帯状の抵抗体層２８
を形成する。抵抗体層２８、導電体層２６及び絶縁体層
２４を覆い、導電体層２７については大部分が露出する
ように絶縁体層２９（図示略）を帯状に形成する。Conductor layer 2 between insulator layers 24, 24
2, a strip-shaped conductor layer 26 is formed, and a strip-shaped conductor layer 27 is formed only on the insulator layer 24. There is a predetermined space between the conductor layers 26 and 27. A strip-shaped resistor layer 28 extends over the conductor layers 26 and 27.
To form An insulator layer 29 (not shown) is formed in a strip shape so as to cover the resistor layer 28, the conductor layer 26, and the insulator layer 24, and to expose most of the conductor layer 27.
【００１７】次いで、これらの帯状の層の長手方向と直
交方向にサーミスタ薄板２１を切断し、短冊状の素体を
形成する。Next, the thermistor thin plate 21 is cut in a direction orthogonal to the longitudinal direction of these strip-shaped layers to form a strip-shaped element.
【００１８】次に、この短冊状の素体の切り出した側面
に絶縁体層を形成した後、短冊状素体をその長手方向と
直交方向に２点鎖線Ｃで示すように導電体層２７の抵抗
体層２８と反対側の端縁（図の左端縁）に沿って切断し
てチップとする。なお、図１（ｃ）の２点鎖線Ｃはこの
ときの切断予定線を示す。このチップの両端面に絶縁性
樹脂層を塗着して絶縁体層１１，１２を形成した後、端
子電極１３，１４を形成することにより、複合素子が得
られる。Next, after an insulating layer is formed on the cut side surface of the strip-shaped element, the strip-shaped element is placed on the conductor layer 27 in the direction orthogonal to the longitudinal direction as indicated by a two-dot chain line C. The chip is cut along the edge opposite to the resistor layer 28 (the left edge in the figure). Note that the two-dot chain line C in FIG. 1 (c) indicates the planned cutting line at this time. After forming insulating layers 11 and 12 by coating insulating resin layers on both end surfaces of the chip, and forming terminal electrodes 13 and 14, a composite element is obtained.
【００１９】なお、特に本発明を限定するものではない
が、サーミスタ材料としてはＭｎ−Ｃｏ−Ｃｕ系、Ｍｎ
−Ｃｏ−Ｆｅ系のものなどを用いることができる。Although the present invention is not particularly limited, the thermistor material may be Mn-Co-Cu,
-Co-Fe-based materials and the like can be used.
【００２０】絶縁体層２４、２５、２９（図示略）、３
０は、例えばガラスペーストをスクリーン印刷等により
印刷し、乾燥後焼き付けることにより形成される。な
お、絶縁体層２９は後に絶縁体層９を構成する。The insulator layers 24, 25, 29 (not shown), 3
0 is formed, for example, by printing a glass paste by screen printing or the like, drying and baking. Note that the insulator layer 29 forms the insulator layer 9 later.
【００２１】導電体層２２、２３、２６、２７は、例え
ば導電性電極ペーストをスクリーン印刷等により印刷
し、乾燥後焼き付けることにより形成される。なお、導
電体層と抵抗体層との焼き付けを一緒に行うようにして
も良い。The conductor layers 22, 23, 26 and 27 are formed by, for example, printing a conductive electrode paste by screen printing or the like, drying and printing. Note that the conductor layer and the resistor layer may be baked together.
【００２２】抵抗体層２８は、ＲｕＯ2 系等の抵抗体ペ
ーストをスクリーン印刷等により印刷し、乾燥後焼き付
けることにより形成される。なお、絶縁体層は、一液性
エポキシ配合樹脂等の絶縁性樹脂材料を塗付することに
よっても形成できる。この絶縁性樹脂材料を用いて絶縁
体層を形成した場合、端子電極１３、１４は導電性樹脂
材料を用いて形成される。The resistor layer 28 is formed by printing a resistor paste of RuO 2 or the like by screen printing, drying and baking. Note that the insulator layer can also be formed by applying an insulating resin material such as a one-component epoxy resin. When the insulating layer is formed using this insulating resin material, the terminal electrodes 13 and 14 are formed using a conductive resin material.
【００２３】[0023]
【実施例】以下、実施例について説明する。Embodiments will be described below.
【００２４】（１）３０×５０×０．６ｍｍの寸法の薄
板状サーミスタ（焼結体）２１を用意し、その薄板状素
体の両面に市販の導電性電極ペースト（Ａｇ）を素体全
面にスクリーン印刷法により印刷し、乾燥後（１５０
℃、１５分）、８５０℃×１５分で焼き付け、導電体層
２２、２３を形成した。 （２）この導電体層を形成した薄板状素体の両面に所定
の帯状パターンとなるように、市販のガラスペースト
（絶縁性）をスクリーン印刷法により印刷し、乾燥後
（１５０℃、１５分）、８５０℃×１５分で焼き付け、
絶縁体層２４、３０を形成した。なお、絶縁体層２４、
３０となる帯状ガラスの幅：１．５２ｍｍ帯状ガラスの
間隔：０．１０ｍｍとした。 （３）この絶縁体層２４、３０を形成した薄板状素体の
片面に導電性電極ペースト（Ａｇ）をスクリーン印刷法
により所定のパターンとなるように印刷し、乾燥させ
（１５０℃、１５分）導電体層２６、２７を形成した。 （４）次に、薄板状素体の表面に、抵抗体ペーストをス
クリーン印刷法により所定のパターンとなるように印刷
し、乾燥後（１５０℃、１５分）、８５０℃×１５分で
焼き付け、抵抗体層２８を形成した。なお、抵抗材料は
酸化ルテニウム（ＲｕＯ2 ）系の材料を用いた。(1) A sheet thermistor (sintered body) 21 having a size of 30 × 50 × 0.6 mm is prepared, and a commercially available conductive electrode paste (Ag) is applied to both surfaces of the sheet body. Is printed by screen printing and dried (150
(15 ° C., 15 minutes), and baked at 850 ° C. × 15 minutes to form conductor layers 22 and 23. (2) A commercially available glass paste (insulating) is printed by a screen printing method so as to form a predetermined band-shaped pattern on both sides of the thin plate-shaped body on which the conductor layer is formed, and dried (150 ° C., 15 minutes). ), Bake at 850 ° C x 15 minutes,
Insulator layers 24 and 30 were formed. Note that the insulator layer 24,
The width of the band glass having a width of 30: 1.52 mm The interval between the band glass: 0.10 mm. (3) A conductive electrode paste (Ag) is printed on one surface of the thin plate body on which the insulator layers 24 and 30 are formed in a predetermined pattern by a screen printing method, and dried (150 ° C., 15 minutes). ) Conductor layers 26 and 27 were formed. (4) Next, a resistor paste is printed on the surface of the thin plate-shaped body by a screen printing method so as to have a predetermined pattern, dried (150 ° C., 15 minutes), and baked at 850 ° C. × 15 minutes. The resistor layer 28 was formed. The resistance material used was a ruthenium oxide (RuO 2 ) -based material.
【００２５】（５）さらに、この薄板状素体の抵抗体層
２８を形成した面にガラスペーストをスクリーン印刷法
により所定のパターンとなるように印刷し、乾燥後（１
５０℃、１５分）、８５０℃×１５分で焼き付け、絶縁
体層２９（図示略）を形成した。 （６）この薄板状素体を、ダイシングマシーンを用い
て、幅０．７２ｍｍの短冊状素体に切断した。 （７）この短冊状素体の２面（切断面）に市販のガラス
ペーストをスクリーン印刷法により印刷し、乾燥後（１
５０℃、１５分）、８５０℃×１５分で焼き付け、絶縁
体層を形成した。 （８）この短冊状素体をダイシングマシーンを用いて図
１（ｃ）のＣに示す位置で幅１．５２ｍｍのチップ状素
体に切断した。 （９）このチップ状素体の両端に、絶縁性樹脂をディプ
法により付着させ、乾燥後（１２０℃、１５分）、１５
０℃×３０分で熱硬化させ、絶縁体層１１、１２を形成
した。絶縁性樹脂は一液性エポキシ配合樹脂を用いた。 （１０）このチップ状素体の両端に、市販の樹脂系フィ
ラーのＡｇ電極をディップ法で付着させ、乾燥後（１５
０℃、１５分）、１５０℃×１時間で熱硬化させ、その
上に電解バレルメッキ法により、Ｎｉめっき、はんだめ
っきし、端子電極１３、１４を形成した。Ｎｉめっき厚
さは約４μｍ、はんだめっき厚さは約５μｍである。こ
れにより、図１（ｂ）の等価回路の複合素子が得られ
た。(5) Further, a glass paste is printed on the surface of the thin plate-shaped element body on which the resistor layer 28 is formed by a screen printing method so as to form a predetermined pattern.
This was baked at 850 ° C. for 15 minutes to form an insulator layer 29 (not shown). (6) The thin plate was cut into strips having a width of 0.72 mm using a dicing machine. (7) A commercially available glass paste is printed on two sides (cut surfaces) of the strip-shaped element body by a screen printing method, and after drying (1)
(50 ° C., 15 minutes) and baking at 850 ° C. × 15 minutes to form an insulator layer. (8) The strip-shaped element was cut into 1.52 mm-wide chip-shaped elements at a position shown by C in FIG. 1C using a dicing machine. (9) An insulating resin is adhered to both ends of the chip-shaped body by a dip method, and after drying (120 ° C., 15 minutes), 15
Thermal curing was performed at 0 ° C. for 30 minutes to form insulator layers 11 and 12. As the insulating resin, a one-component epoxy compound resin was used. (10) A commercially available resin-based filler Ag electrode is adhered to both ends of the chip-shaped element by a dipping method, and dried (15).
(0 ° C., 15 minutes) and thermosetting at 150 ° C. × 1 hour, and Ni plating and solder plating were performed thereon by electrolytic barrel plating to form terminal electrodes 13 and 14. The Ni plating thickness is about 4 μm, and the solder plating thickness is about 5 μm. As a result, a composite device having the equivalent circuit of FIG. 1B was obtained.
【００２６】[0026]
【発明の効果】以上説明してきたように、本発明によれ
ば、サーミスタ素体の表面に、絶縁体層、導電体層、抵
抗体層を所定のパターンに形成することにより、サーミ
スタと抵抗の直列回路と等価な特性を有する複合素子が
提供される。As described above, according to the present invention, by forming an insulator layer, a conductor layer, and a resistor layer in a predetermined pattern on the surface of the thermistor body, the resistance of the thermistor and the resistor is reduced. A composite device having characteristics equivalent to a series circuit is provided.
【００２７】この複合素子によれば、サーミスタと抵抗
の直列回路と等価な特性を有する素子を単体の素子とし
て実現できるため、例えば、サーミスタ、コンデンサ、
抵抗値から構成される温度補償回路等、回路の小型化が
可能となる。特に、小型化ニーズの強い温度補償型水晶
発振器等の温度補償用回路として、本素子は有用であ
る。According to this composite element, an element having characteristics equivalent to a series circuit of a thermistor and a resistor can be realized as a single element.
It is possible to reduce the size of a circuit such as a temperature compensating circuit composed of a resistance value. In particular, this element is useful as a temperature compensating circuit for a temperature-compensated crystal oscillator or the like for which there is a strong need for miniaturization.
【図１】実施の形態に係る複合素子の断面図、等価回路
図、製造途中図である。FIG. 1 is a cross-sectional view, an equivalent circuit diagram, and a manufacturing process diagram of a composite device according to an embodiment.
１ サーミスタ素体 ２、３ 導電体層 ４、５ 絶縁体層 ６、７ 導電体層 ８ 抵抗体層 ９、１０、１１、１２ 絶縁体層 １３、１４ 端子電極 ２１ サーミスタ薄板 ２２，２３ 導電体層 ２４ 絶縁体層 ２６，２７ 導電体層 ２８ 抵抗体層 ３０ 絶縁体層 DESCRIPTION OF SYMBOLS 1 Thermistor body 2, 3 Conductor layer 4, 5 Insulator layer 6, 7 Conductor layer 8 Resistor layer 9, 10, 11, 12 Insulator layer 13, 14 Terminal electrode 21 Thermistor thin plate 22, 23 Conductor layer 24 Insulator layer 26,27 Conductor layer 28 Resistor layer 30 Insulator layer
Claims (3)
スタ素体の両端面に形成された端子電極と、該サーミス
タ素体の側面に形成された抵抗体層とを備えてなり、 一方の端子電極、該抵抗体層、該サーミスタ素体及び他
方の端子電極がこの順に直列接続されてなる複合素子。1. A terminal comprising: a chip-shaped thermistor element; terminal electrodes formed on both end faces of the thermistor element; and a resistor layer formed on a side surface of the thermistor element. A composite element in which an electrode, the resistor layer, the thermistor element, and the other terminal electrode are connected in series in this order.
の一方の側面に前記抵抗体層が設けられており、一方の
端子電極は前記サーミスタ素体と絶縁され該抵抗体層に
のみ導通し、他方の端子電極は該サーミスタ素体にのみ
導通し該抵抗体層とは絶縁されていることを特徴とする
複合素子。2. The device according to claim 1, wherein the resistor layer is provided on one side surface of the thermistor element, and one terminal electrode is insulated from the thermistor element and conducts only to the resistor layer; A composite element, wherein the other terminal electrode conducts only to the thermistor element and is insulated from the resistor layer.
に導電体層２２、２３を形成する工程と、 一方の導電体層２２の上に所定間隔をあけて帯状に絶縁
体層２４を形成する工程と、 他方の導電体層２３の上に絶縁体層２４と同方向に延び
る絶縁体層３０を所定間隔をあけて形成する工程と、 該絶縁体層２４、２４の間の導電体層２２上に導電体層
２６を形成し、絶縁体層２４の上にのみ導電体層２７を
該導電体層２７の端縁の位置が絶縁体層３０の端縁の位
置と合致するように形成する工程と、 これらの導電体層２６、２７にまたがって抵抗体層２８
を形成する工程と、 導電体層２６及び抵抗体層２８を覆う絶縁体層を形成す
る工程と、 薄板状サーミスタ素体をこれらの帯状の層の長手方向と
直交方向に切断して短冊状とする工程と、 得られた短冊状素体の側面に絶縁体層を形成する工程
と、 短冊状素体をその長手方向と直交方向に導電体層２７及
び絶縁体層３０の端縁に沿う切断予定線Ｃに沿って切断
してチップ状とする工程と、 得られたチップの両端面に端子電極を、一方の端子電極
１３が一方のチップ側面の導電体層７にのみ導通し、他
方の端子電極１４が他方のチップ側面の導電体層３にの
み導通するように形成する工程と、を備えてなる複合素
子の製造方法。3. A step of forming conductive layers 22 and 23 on the entire surface of both plate surfaces of the thin plate-shaped thermistor body, and forming a strip-shaped insulating layer 24 on one of the conductive layers 22 at a predetermined interval. Forming an insulating layer 30 extending in the same direction as the insulating layer 24 on the other conductive layer 23 at a predetermined interval; and forming a conductive layer between the insulating layers 24, 24. The conductor layer 26 is formed on the body layer 22, and the conductor layer 27 is formed only on the insulator layer 24 so that the position of the edge of the conductor layer 27 matches the position of the edge of the insulator layer 30. And a resistor layer 28 over these conductor layers 26 and 27.
Forming an insulating layer covering the conductor layer 26 and the resistor layer 28; cutting the thin plate-shaped thermistor body in a direction orthogonal to the longitudinal direction of these strip-shaped layers to form a strip. Performing the step of forming an insulator layer on the side surface of the obtained strip-shaped element body; and cutting the strip-shaped element body along the edges of the conductor layer 27 and the insulator layer 30 in a direction orthogonal to the longitudinal direction thereof. A step of cutting along the predetermined line C to form a chip, and terminal electrodes on both end surfaces of the obtained chip, one terminal electrode 13 being electrically connected only to the conductor layer 7 on one chip side surface, and Forming the terminal electrode 14 so as to be conductive only to the conductor layer 3 on the other chip side surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103344A JPH10294207A (en) | 1997-04-21 | 1997-04-21 | Composite element and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103344A JPH10294207A (en) | 1997-04-21 | 1997-04-21 | Composite element and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294207A true JPH10294207A (en) | 1998-11-04 |
Family
ID=14351533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9103344A Pending JPH10294207A (en) | 1997-04-21 | 1997-04-21 | Composite element and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294207A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855631B2 (en) | 2004-05-18 | 2010-12-21 | Mitsubishi Materials Corporation | Composite device |
| CN108109789A (en) * | 2017-12-20 | 2018-06-01 | 广东爱晟电子科技有限公司 | A kind of composite thermistor chip and preparation method thereof |
-
1997
- 1997-04-21 JP JP9103344A patent/JPH10294207A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855631B2 (en) | 2004-05-18 | 2010-12-21 | Mitsubishi Materials Corporation | Composite device |
| CN108109789A (en) * | 2017-12-20 | 2018-06-01 | 广东爱晟电子科技有限公司 | A kind of composite thermistor chip and preparation method thereof |
| US10636550B2 (en) | 2017-12-20 | 2020-04-28 | Exsense Electronics Technology Co., Ltd. | Composite thermistor chip and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000969B1 (en) | Chip-type resistor | |
| US6144547A (en) | Miniature surface mount capacitor and method of making same | |
| JP4722318B2 (en) | Chip resistor | |
| JPH01302803A (en) | Chip resistor and its manufacture | |
| JPH10294207A (en) | Composite element and manufacture thereof | |
| JPH1167508A (en) | Composite element and its manufacture | |
| US6678927B1 (en) | Miniature surface mount capacitor and method of making same | |
| JP2017045861A (en) | Chip resistor and manufacturing method for chip resistor | |
| JPH09260105A (en) | Chip type thermistor and manufacturing method thereof | |
| JP3111823B2 (en) | Square chip resistor with circuit inspection terminal | |
| JPH10256001A (en) | Chip electronic part | |
| JP3419305B2 (en) | Composite element | |
| JPH11307318A (en) | Composite element | |
| JPH01283809A (en) | Chip type electronic parts | |
| JP3597043B2 (en) | Manufacturing method of chip thermistor | |
| JPH05135902A (en) | Rectangular type chip resistor and manufacture thereof | |
| JP3979121B2 (en) | Manufacturing method of electronic parts | |
| JP2000133546A (en) | Laminated ceramic chip component and manufacture thereof | |
| JP2003007510A (en) | Chip thermistor | |
| JPH08222478A (en) | Chip-type electronic part | |
| JPH08172004A (en) | Manufacture of chip resistor | |
| JP2003272901A (en) | Thick film resistor and its manufacturing method | |
| JP2003297670A (en) | Chip type composite part | |
| JPH0945830A (en) | Chip electronic component | |
| JPH10241908A (en) | Composite element and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |