JPH10290075A - Multilayered circuit board - Google Patents
Multilayered circuit boardInfo
- Publication number
- JPH10290075A JPH10290075A JP9095392A JP9539297A JPH10290075A JP H10290075 A JPH10290075 A JP H10290075A JP 9095392 A JP9095392 A JP 9095392A JP 9539297 A JP9539297 A JP 9539297A JP H10290075 A JPH10290075 A JP H10290075A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit board
- signal
- patterns
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、多層回路基板に
関するもので、特に、電子チューナなどのための高周波
回路を構成するのに適した多層回路基板に関するもので
ある。The present invention relates to a multilayer circuit board, and more particularly to a multilayer circuit board suitable for forming a high-frequency circuit for an electronic tuner or the like.
【０００２】[0002]
【従来の技術】信号または電源回路に乗る不要交流成分
を除去するため、コンデンサが用いられており、このよ
うなコンデンサは、信号または電源回路とアースとの間
に挿入される。上述したコンデンサとして、たとえば、
図７に示すような貫通コンデンサ１が用いられている。
貫通コンデンサ１は、貫通導体２を貫通させる筒状のコ
ンデンサ本体３を備える。コンデンサ本体３は、互いの
間に静電容量が取り出される内周側電極（図示せず。）
および外周側電極４（図７では、半田がコーティングさ
れている。）を備え、内周側電極に貫通導体２が接続さ
れる。2. Description of the Related Art Capacitors are used to remove unnecessary AC components from a signal or power supply circuit, and such a capacitor is inserted between the signal or power supply circuit and ground. As the above-mentioned capacitor, for example,
A feedthrough capacitor 1 as shown in FIG. 7 is used.
The feedthrough capacitor 1 includes a cylindrical capacitor body 3 through which the feedthrough conductor 2 passes. The capacitor body 3 has an inner peripheral electrode (not shown) from which capacitance is taken out between each other.
And an outer electrode 4 (in FIG. 7, coated with solder). The through conductor 2 is connected to the inner electrode.
【０００３】このような貫通コンデンサ１が信号または
電源回路に乗る不要交流成分を除去するために用いられ
るとき、図示しない回路基板等に設けられた貫通穴内に
コンデンサ本体３が位置され、貫通穴の周囲に設けられ
たアース用パターンに外周側電極４が半田付けされると
ともに、貫通導体２が信号または電源回路の一部を構成
するように接続される。When such a feedthrough capacitor 1 is used to remove unnecessary AC components from a signal or a power supply circuit, a capacitor body 3 is positioned in a through hole provided in a circuit board (not shown) or the like. The outer peripheral side electrode 4 is soldered to a ground pattern provided around, and the through conductor 2 is connected so as to constitute a part of a signal or power supply circuit.
【０００４】また、図８または図９に示すようなチップ
コンデンサ５が用いられることもある。チップコンデン
サ５は、たとえば積層セラミックコンデンサであり、そ
の各端部に端子電極６および７を形成している。図８を
参照して、回路基板８上には、端子９に接続される信号
または電源用パターン１０が形成されるとともに、アー
ス用パターン１１が形成されている。これらパターン１
０および１１からは、それぞれ、接続用パターン１２お
よび１３が引き出され、これら接続用パターン１２およ
び１３に、チップコンデンサ５の端子電極６および７が
それぞれ半田付けされる。A chip capacitor 5 as shown in FIG. 8 or 9 may be used. The chip capacitor 5 is, for example, a multilayer ceramic capacitor, and has terminal electrodes 6 and 7 at each end thereof. Referring to FIG. 8, a signal or power supply pattern 10 connected to terminal 9 and a ground pattern 11 are formed on circuit board 8. These patterns 1
Connection patterns 12 and 13 are drawn out from 0 and 11, respectively, and terminal electrodes 6 and 7 of chip capacitor 5 are soldered to these connection patterns 12 and 13, respectively.
【０００５】他方、図９を参照して、回路基板１４上に
は、信号または電源用パターン１５が形成されるととも
に、アース用パターン１６が形成されている。これらパ
ターン１５および１６からは、それぞれ、接続用パター
ン１７および１８が引き出され、これら接続用パターン
１７および１８に、チップコンデンサ５の端子電極６お
よび７がそれぞれ半田付けされる。On the other hand, referring to FIG. 9, a signal or power supply pattern 15 and a ground pattern 16 are formed on a circuit board 14. From these patterns 15 and 16, connection patterns 17 and 18 are pulled out, respectively, and terminal electrodes 6 and 7 of chip capacitor 5 are soldered to these connection patterns 17 and 18, respectively.
【０００６】[0006]
【発明が解決しようとする課題】図７に示した貫通コン
デンサ１は、たとえば電子チューナの端子に漏出する高
周波成分を除去するために用いられるが、その形状が大
きいため、チューナの小型化の要望に応えるには不向き
である。また、貫通コンデンサ１を取り付けるための作
業には比較的手間がかかり、製造コストの点でも不利で
ある。The feedthrough capacitor 1 shown in FIG. 7 is used, for example, to remove high-frequency components leaking to the terminals of an electronic tuner. Not suitable for responding to In addition, the work for mounting the feedthrough capacitor 1 takes a relatively long time, and is disadvantageous in terms of manufacturing cost.
【０００７】他方、図８または図９に示したチップコン
デンサ５によれば、取付けの手間に関する不具合をある
程度解消することができる。しかしながら、チップコン
デンサ５では高周波除去効果が十分でない場合がある。
また、チップコンデンサ５の場合であっても、これを取
り付けるためには、接続用パターン１２および１３また
は１７および１８が必要であるばかりでなく、チップコ
ンデンサ５の端子電極６および７間の間隔に適った接続
用パターン１２および１３間の間隔１９または接続用パ
ターン１７および１８間の間隔２０が必要であり、ま
た、当然のこととしてチップコンデンサ５を配置するた
めの面積も必要であり、これらのことが、回路基板８ま
たは１４上でのパターン設計の自由度や他の部品の搭載
に対して制限を加える原因となっている。また、貫通コ
ンデンサ１に比べると有利ではあるが、チップコンデン
サ５の搭載に要するコストも見逃せない。On the other hand, according to the chip capacitor 5 shown in FIG. 8 or FIG. However, the chip capacitor 5 may not have a sufficient high-frequency removing effect.
In addition, even in the case of the chip capacitor 5, not only the connecting patterns 12 and 13 or 17 and 18 are required to attach the chip capacitor 5, but also the space between the terminal electrodes 6 and 7 of the chip capacitor 5. A suitable space 19 between the connection patterns 12 and 13 or a space 20 between the connection patterns 17 and 18 is required, and of course, an area for disposing the chip capacitor 5 is also required. This limits the degree of freedom of pattern design on the circuit board 8 or 14 and the mounting of other components. Although it is more advantageous than the feedthrough capacitor 1, the cost required for mounting the chip capacitor 5 cannot be overlooked.
【０００８】そこで、この発明の目的は、上述した問題
を解決しようとすることである。Therefore, an object of the present invention is to solve the above-mentioned problem.
【０００９】[0009]
【課題を解決するための手段】この発明は、多層回路基
板に向けられるものであって、この多層回路基板に対し
て、上述した問題を解決するための改良が加えられる。
すなわち、この発明に係る多層回路基板においては、少
なくとも２層の信号または電源用パターンと少なくとも
１層のアース用パターンとが互いに一部において重なり
ながら交互に層をなして配置され、少なくとも２層の信
号または電源用パターンがスルーホール接続部を介して
互いに接続されていることが特徴である。SUMMARY OF THE INVENTION The present invention is directed to a multi-layer circuit board, and the multi-layer circuit board is improved to solve the above-mentioned problems.
That is, in the multilayer circuit board according to the present invention, at least two layers of signal or power supply patterns and at least one layer of ground patterns are arranged alternately in layers while partially overlapping each other. It is characterized in that signal or power supply patterns are connected to each other via through-hole connection portions.
【００１０】この発明によれば、信号または電源用パタ
ーンとアース用パターンとの各重なり部分において静電
容量がそれぞれ形成される。しかも、信号または電源用
パターンが少なくとも２層形成されているので、信号ま
たは電源用パターンとアース用パターンとの重なり部分
が積層方向に関して複数箇所に分布して形成されること
になり、また、少なくとも２層の信号または電源用パタ
ーンがスルーホール接続部を介して互いに接続されてい
るので、これら信号または電源用パターンとアース用パ
ターンとの複数の重なり部分によって形成される複数の
静電容量が並列に接続される。したがって、この発明に
係る多層回路基板は、その一部において、信号または電
源用パターンとアース用パターンとの重なり部分および
スルーホール接続部による積層型の貫通コンデンサを構
成する。According to the present invention, the capacitance is formed at each overlapping portion of the signal or power supply pattern and the ground pattern. Moreover, since at least two layers of the signal or power supply pattern are formed, overlapping portions of the signal or power supply pattern and the grounding pattern are formed at a plurality of locations in the stacking direction and are formed. Since the two-layered signal or power supply pattern is connected to each other through the through-hole connection portion, a plurality of capacitances formed by a plurality of overlapping portions of the signal or power supply pattern and the grounding pattern are connected in parallel. Connected to. Therefore, in the multilayer circuit board according to the present invention, a part of the multilayer circuit board constitutes a multilayer feed-through capacitor by the overlapping portion of the signal or power supply pattern and the ground pattern and the through-hole connection portion.
【００１１】この発明において、多層回路基板が貫通す
る端子をさらに備えることがあり、このとき、スルーホ
ール接続部に接続される信号または電源用パターンはこ
の端子に接続される。また、この発明において、スルー
ホール接続部を貫通するとともにスルーホール接続部に
接続される端子をさらに備えることもある。In the present invention, there may be further provided a terminal through which the multilayer circuit board penetrates. At this time, a signal or a power supply pattern connected to the through-hole connection portion is connected to this terminal. Further, in the present invention, there may be further provided a terminal which penetrates the through-hole connecting portion and is connected to the through-hole connecting portion.
【００１２】[0012]
【発明の実施の形態】図１には、この発明の第１の実施
形態による多層回路基板２１の一部が断面図で図解的に
示されている。図１に示すように、多層回路基板２１
は、絶縁体または誘電体からなるたとえば３層の基板層
２２、２３および２４を備えている。また、多層回路基
板２１は、たとえば２層の信号または電源用パターン２
５および２６を備えるとともに、たとえば２層のアース
用パターン２７および２８を備えている。これら信号ま
たは電源用パターン２５および２６とアース用パターン
２７および２８とは、基板層２２〜２４の界面または外
表面に沿って延びており、互いに一部において重なりな
がら交互に層をなして配置されている。FIG. 1 is a cross-sectional view schematically showing a part of a multilayer circuit board 21 according to a first embodiment of the present invention. As shown in FIG.
Has, for example, three substrate layers 22, 23 and 24 made of an insulator or a dielectric. In addition, the multilayer circuit board 21 includes, for example, a two-layer signal or power supply pattern 2.
5 and 26, and two layers of ground patterns 27 and 28, for example. The signal or power supply patterns 25 and 26 and the ground patterns 27 and 28 extend along the interface or the outer surface of the substrate layers 22 to 24, and are arranged alternately in layers while partially overlapping each other. ing.
【００１３】また、多層回路基板２１には、信号または
電源用パターン２５および２６が形成された領域におい
て貫通穴２９が設けられ、この貫通穴２９内には、スル
ーホール接続部３０が形成される。スルーホール接続部
３０は、信号または電源用パターン２５および２６を互
いに接続している。また、スルーホール接続部３０に
は、多層回路基板２１の図１による上面側において、接
続用パターン３１が接続される。In the multilayer circuit board 21, a through hole 29 is provided in a region where the signal or power supply patterns 25 and 26 are formed, and a through hole connection portion 30 is formed in the through hole 29. . The through-hole connection part 30 connects the signal or power supply patterns 25 and 26 to each other. Further, a connection pattern 31 is connected to the through-hole connection portion 30 on the upper surface side of the multilayer circuit board 21 in FIG.
【００１４】このような構成の多層回路基板２１は、図
２に示すような等価回路を与える。すなわち、信号また
は電源用パターン２５および２６とアース用パターン２
７および２８との間に静電容量３２が形成される。より
詳細には、信号または電源用パターン２５および２６の
各々とアース用パターン２７および２８の各々との間で
の各重なりにおいて、その重なり面積と重なり部分の間
隔と重なり部分の基板層２２〜２４が有する比誘電率と
に基づき、静電容量３２が形成され、この静電容量３２
が、信号または電源用パターン２５および２６とアース
用パターン２７および２８との間に挿入される。The multilayer circuit board 21 having such a configuration provides an equivalent circuit as shown in FIG. That is, the signal or power supply patterns 25 and 26 and the ground pattern 2
7 and 28, a capacitance 32 is formed. More specifically, in each overlap between each of the signal or power supply patterns 25 and 26 and each of the ground patterns 27 and 28, the overlap area, the interval of the overlap portion, and the overlapped portion of the substrate layers 22 to 24 The capacitance 32 is formed based on the relative dielectric constant of the
Are inserted between the signal or power supply patterns 25 and 26 and the ground patterns 27 and 28.
【００１５】図３および図４は、この発明の第２の実施
形態による多層回路基板２１ａを説明するための図１お
よび図２にそれぞれ相当する図である。なお、図３およ
び図４において、図１および図２に示す要素に相当する
要素には同様の参照符号を付し、重複する説明は省略す
る。図３に示すように、この多層回路基板２１ａは、接
続用パターン３１が形成された領域において貫通するよ
うに設けられた端子３３をさらに備えていることを特徴
としている。端子３３は、半田３４によって接続用パタ
ーン３１に接続され、したがって、スルーホール接続部
３０を介して信号または電源用パターン２５および２６
にも接続される。FIGS. 3 and 4 are diagrams corresponding to FIGS. 1 and 2, respectively, for explaining a multilayer circuit board 21a according to a second embodiment of the present invention. In FIGS. 3 and 4, elements corresponding to the elements shown in FIGS. 1 and 2 are denoted by the same reference numerals, and redundant description will be omitted. As shown in FIG. 3, the multilayer circuit board 21a further includes a terminal 33 provided to penetrate in a region where the connection pattern 31 is formed. The terminal 33 is connected to the connection pattern 31 by the solder 34, and thus the signal or power supply patterns 25 and 26
Is also connected.
【００１６】このような構成の多層回路基板２１ａによ
れば、図３において矢印３５で示したように電源または
信号を流すことが可能となり、図４に示すような等価回
路が与えられる。すなわち、スルーホール接続部３０お
よび端子３３の存在により、電源または信号を、矢印３
５で示すように、多層回路基板２１ａの一方面側から他
方面側へ、次いで他方面側から一方面側へと流すことが
できる。According to the multilayer circuit board 21a having such a configuration, a power supply or a signal can flow as indicated by an arrow 35 in FIG. 3, and an equivalent circuit as shown in FIG. 4 is provided. That is, the presence of the through-hole connection portion 30 and the terminal 33 causes the power supply or the signal to be transmitted by the arrow
As shown by 5, the flow can flow from one side of the multilayer circuit board 21a to the other side, and then from the other side to the one side.
【００１７】この第２の実施形態によれば、信号または
電源回路用端子に対して不要交流成分を除去するための
貫通型コンデンサを取り付けたのと同様の構成を実現す
ることができる。したがって、前述したような信号また
は電源用パターン２５および２６の各々とアース用パタ
ーン２７および２８の各々との間での各重なりにおけ
る、その重なり面積と重なり部分の間隔と重なり部分の
基板層２２〜２４が有する比誘電率とを適宜設定するこ
とにより、たとえば、数ｐＦ程度の貫通型コンデンサが
形成され、これによって、ＵＨＦ帯以上の高周波成分の
除去効果を十分に期待することができる。According to the second embodiment, it is possible to realize a configuration similar to that in which a feedthrough capacitor for removing unnecessary AC components is attached to a signal or power supply circuit terminal. Therefore, in each overlap between each of the signal or power supply patterns 25 and 26 and each of the ground patterns 27 and 28 as described above, the overlapping area, the interval between the overlapping portions, and the overlapping portions of the substrate layers 22 to By appropriately setting the relative permittivity of 24, for example, a feedthrough capacitor of about several pF is formed, whereby a sufficient effect of removing high-frequency components in the UHF band or higher can be expected.
【００１８】図５および図６は、この発明の第３の実施
形態による多層回路基板２１ｂを説明するための図１お
よび図２にそれぞれ相当する図である。なお、図５およ
び図６において、図１および図２あるいは図３および図
４に示す要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。図５に示すように、この
多層回路基板２１ｂは、スルーホール接続部３０を貫通
する端子３６をさらに備えていることを特徴としてい
る。この端子３６は、信号または電源ライン用の端子と
なるもので、半田３７によりスルーホール接続部３０に
接続される。したがって、端子３６を挿通するための貫
通穴がスルーホール接続部３０を形成するための貫通穴
２９によって兼ねられている。FIGS. 5 and 6 are diagrams corresponding to FIGS. 1 and 2, respectively, for explaining a multilayer circuit board 21b according to a third embodiment of the present invention. In FIGS. 5 and 6, elements corresponding to those shown in FIGS. 1 and 2 or FIGS. 3 and 4 are denoted by the same reference numerals, and redundant description will be omitted. As shown in FIG. 5, the multilayer circuit board 21b is further characterized by further including a terminal 36 penetrating through the through-hole connection portion 30. The terminal 36 serves as a terminal for a signal or power supply line, and is connected to the through-hole connection section 30 by solder 37. Therefore, the through hole for inserting the terminal 36 is also used as the through hole 29 for forming the through hole connection part 30.
【００１９】このような構成の多層回路基板２１ｂによ
れば、図６に示すような等価回路が与えられる。すなわ
ち、端子３３の存在により、電源または信号を多層回路
基板２１ｂの一方面側から他方面側へと流すことができ
る。この第３の実施形態によっても、前述した第２の実
施形態の場合と実質的に同様の作用を期待することがで
きる。According to the multilayer circuit board 21b having such a configuration, an equivalent circuit as shown in FIG. 6 is provided. That is, the presence of the terminals 33 allows a power supply or a signal to flow from one side of the multilayer circuit board 21b to the other side. According to the third embodiment, substantially the same operation as that of the second embodiment can be expected.
【００２０】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形が可能である。たとえば、図示した多層回路
基板２１、２１ａおよび２１ｂにおいて採用された回路
設計は、この発明のより容易な理解を可能とする一典型
例にすぎず、この発明は、その他、種々の回路設計を有
する多層回路基板にも適用することができる。これに関
して、図示した多層回路基板２１、２１ａおよび２１ｂ
では、３層の基板層２２、２３および２４を備えていた
が、単に２層あるいは４層以上の基板層を備えていても
よい。As described above, the present invention has been described in relation to the illustrated embodiment.
Various modifications are possible. For example, the circuit design employed in the illustrated multilayer circuit boards 21, 21a and 21b is only a typical example that allows for easier understanding of the present invention, and the present invention has various other circuit designs. The present invention can be applied to a multilayer circuit board. In this regard, the illustrated multilayer circuit boards 21, 21a and 21b
In the above, three substrate layers 22, 23 and 24 are provided, but two or four or more substrate layers may be provided.
【００２１】また、この発明にかかる多層回路基板にお
いて、貫通コンデンサまたはチップコンデンサを併用す
ることを妨げるものではない。Further, in the multilayer circuit board according to the present invention, the use of a feedthrough capacitor or a chip capacitor is not prevented.
【００２２】[0022]
【発明の効果】このように、この発明によれば、多層回
路基板において互いに重なるように層をなして形成され
る信号または電源用パターンとアース用パターンとの各
一部によって静電容量を形成しようとしているので、信
号または電源用パターンとアース用パターンとの間にコ
ンデンサを配置したのと同様の効果を多層回路基板自身
によって得ることができる。As described above, according to the present invention, the capacitance is formed by each part of the signal or power supply pattern and the ground pattern formed in layers on the multilayer circuit board so as to overlap each other. Therefore, the same effect as that of disposing a capacitor between the signal or power supply pattern and the ground pattern can be obtained by the multilayer circuit board itself.
【００２３】また、この発明によれば、信号または電源
用パターンが少なくとも２層形成されているので、信号
または電源用パターンとアース用パターンとの重なり部
分が積層方向に関して複数箇所に分布して形成されるこ
とになり、また、少なくとも２層の信号または電源用パ
ターンがスルーホール接続部を介して互いに接続されて
いるので、これら信号または電源用パターンとアース用
パターンとの複数の重なり部分によって形成される複数
の静電容量が並列に接続される。したがって、このよう
な構造により、積層型の貫通コンデンサと実質的に同様
のコンデンサを構成することができるようになり、その
ため、比較的狭い面積部分において、比較的大きな静電
容量を効率的に得ることができる。Further, according to the present invention, since at least two layers of the signal or power supply pattern are formed, the overlapping portions of the signal or power supply pattern and the ground pattern are formed at a plurality of locations in the stacking direction. In addition, since at least two layers of signal or power supply patterns are connected to each other through the through-hole connection portion, the signal or power supply pattern and the ground pattern form a plurality of overlapping portions. Are connected in parallel. Therefore, with such a structure, a capacitor substantially similar to the multilayer feedthrough capacitor can be formed, and therefore, a relatively large capacitance can be efficiently obtained in a relatively small area. be able to.
【００２４】また、上述の静電容量は、信号または電源
用パターンおよびアース用パターンの積層される数によ
る他、信号または電源用パターンとびアース用パターン
との重なり面積、間隔、重なり部分に存在する基板層の
比誘電率、等によって、任意に設定することができると
ともに、表皮効果による影響も少なくすることができる
ので、不要交流成分の除去効果を大きくすることができ
る。The above-mentioned capacitance depends not only on the number of stacked signal or power supply patterns and grounding patterns but also on the overlapping area, spacing and overlapping portion with the signal or power supply pattern and the grounding pattern. It can be set arbitrarily according to the relative dielectric constant of the substrate layer and the like, and the effect of the skin effect can be reduced. Therefore, the effect of removing unnecessary AC components can be increased.
【００２５】このようなことから、多層回路基板上に、
特にコンデンサを配置する必要がなくなるため、パター
ン設計の自由度が上がり、他の部品をより多く搭載でき
るようになり、また、回路モジュール部品の小型化も期
待できる。また、コンデンサについての部品コストも削
減でき、応じてこの多層回路基板を用いた回路モジュー
ル部品のコストダウンも期待できる。From the above, on the multilayer circuit board,
In particular, since there is no need to dispose a capacitor, the degree of freedom in pattern design is increased, so that more components can be mounted, and miniaturization of circuit module components can be expected. Also, the cost of components for the capacitor can be reduced, and accordingly, the cost of circuit module components using this multilayer circuit board can be expected to be reduced.
【００２６】この発明において、スルーホール接続部に
接続される信号または電源用パターンに接続される端子
が多層回路基板を貫通するように設けられていると、こ
のような外部回路と接続するための端子を備える多層回
路基板においても、上述した効果を同様に発揮させるこ
とができる。また、上述した端子がスルーホール接続部
を貫通するとともにスルーホール接続部に接続されるよ
うに配置されると、この端子を挿通するための貫通穴が
スルーホール接続部を形成するための貫通穴によって兼
ねられるので、多層回路基板上におけるさらなる省スペ
ース化を期待することができる。In the present invention, if the signal connected to the through-hole connection portion or the terminal connected to the power supply pattern is provided so as to penetrate the multilayer circuit board, it is necessary to connect such an external circuit. The above-described effects can be similarly exhibited in a multilayer circuit board having terminals. Further, when the above-mentioned terminal is arranged so as to penetrate the through-hole connection portion and be connected to the through-hole connection portion, the through-hole for inserting the terminal is a through-hole for forming the through-hole connection portion. Therefore, further space saving on the multilayer circuit board can be expected.
【図１】この発明の第１の実施形態による多層回路基板
２１の一部を図解的に示す断面図である。FIG. 1 is a sectional view schematically showing a part of a multilayer circuit board 21 according to a first embodiment of the present invention.
【図２】図１に示した多層回路基板２１が与える等価回
路を示す図である。FIG. 2 is a diagram showing an equivalent circuit provided by the multilayer circuit board 21 shown in FIG.
【図３】この発明の第２の実施形態による多層回路基板
２１ａの一部を図解的に示す断面図である。FIG. 3 is a sectional view schematically showing a part of a multilayer circuit board 21a according to a second embodiment of the present invention.
【図４】図３に示した多層回路基板２１ａが与える等価
回路を示す図である。4 is a diagram showing an equivalent circuit provided by the multilayer circuit board 21a shown in FIG.
【図５】この発明の第３の実施形態による多層回路基板
２１ｂの一部を図解的に示す断面図である。FIG. 5 is a sectional view schematically showing a part of a multilayer circuit board 21b according to a third embodiment of the present invention.
【図６】図５に示した多層回路基板２１ｂが与える等価
回路を示す図である。6 is a diagram showing an equivalent circuit provided by the multilayer circuit board 21b shown in FIG.
【図７】この発明にとって興味ある第１の従来技術を説
明するためのもので、貫通コンデンサ１の外観を示す正
面図である。FIG. 7 is a front view showing the appearance of a feedthrough capacitor 1 for explaining a first related art which is interesting to the present invention.
【図８】この発明にとって興味ある第２の従来技術を説
明するためのもので、チップコンデンサ５が搭載された
回路基板８の一部を示す斜視図である。FIG. 8 is a perspective view showing a part of a circuit board 8 on which a chip capacitor 5 is mounted, for explaining a second related art which is interesting to the present invention.
【図９】この発明にとって興味ある第３の従来技術を説
明するためのもので、チップコンデンサ５が搭載された
回路基板１４の一部を示す斜視図である。FIG. 9 is a perspective view illustrating a part of a circuit board 14 on which a chip capacitor 5 is mounted, for explaining a third related art that is interesting to the present invention.
２１，２１ａ，２１ｂ 多層回路基板 ２５，２６ 信号または電源用パターン ２７，２８ アース用パターン ２９ 貫通穴 ３０ スルーホール接続部 ３１ 接続用パターン ３２ 静電容量 ３３，３６ 端子 ３４，３７ 半田 21, 21a, 21b Multilayer circuit board 25, 26 Signal or power supply pattern 27, 28 Grounding pattern 29 Through hole 30 Through hole connection part 31 Connection pattern 32 Capacitance 33, 36 Terminal 34, 37 Solder
Claims (3)
ーンと少なくとも１層のアース用パターンとが互いに一
部において重なりながら交互に層をなして配置され、前
記少なくとも２層の信号または電源用パターンはスルー
ホール接続部を介して互いに接続されている、多層回路
基板。1. A signal or power supply pattern of at least two layers and a ground pattern of at least one layer are arranged alternately in layers while partially overlapping each other, and the signal or power supply pattern of at least two layers is A multilayer circuit board connected to each other via a through-hole connection.
に備え、前記スルーホール接続部に接続される前記信号
または電源用パターンは前記端子に接続される、請求項
１に記載の多層回路基板。2. The multilayer circuit board according to claim 1, further comprising a terminal penetrating the multilayer circuit board, wherein the signal or power supply pattern connected to the through-hole connection portion is connected to the terminal.
もに前記スルーホール接続部に接続される端子をさらに
備える、請求項１に記載の多層回路基板。3. The multilayer circuit board according to claim 1, further comprising a terminal penetrating through the through-hole connection portion and connected to the through-hole connection portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9095392A JPH10290075A (en) | 1997-04-14 | 1997-04-14 | Multilayered circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9095392A JPH10290075A (en) | 1997-04-14 | 1997-04-14 | Multilayered circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10290075A true JPH10290075A (en) | 1998-10-27 |
Family
ID=14136385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9095392A Pending JPH10290075A (en) | 1997-04-14 | 1997-04-14 | Multilayered circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10290075A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006119753A2 (en) * | 2005-05-12 | 2006-11-16 | Epcos Ag | Electrical feedthrough component with a multilayer structure and method for the production thereof |
| JP2010034627A (en) * | 2008-07-25 | 2010-02-12 | Alps Electric Co Ltd | High-frequency receiver |
| US7709929B2 (en) | 2006-03-16 | 2010-05-04 | Fujitsu Limited | Capacitor sheet and electronic circuit board |
| JP2011159742A (en) * | 2010-01-29 | 2011-08-18 | Opnext Japan Inc | Optical module |
-
1997
- 1997-04-14 JP JP9095392A patent/JPH10290075A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006119753A2 (en) * | 2005-05-12 | 2006-11-16 | Epcos Ag | Electrical feedthrough component with a multilayer structure and method for the production thereof |
| WO2006119753A3 (en) * | 2005-05-12 | 2007-03-29 | Epcos Ag | Electrical feedthrough component with a multilayer structure and method for the production thereof |
| US7709929B2 (en) | 2006-03-16 | 2010-05-04 | Fujitsu Limited | Capacitor sheet and electronic circuit board |
| JP2010034627A (en) * | 2008-07-25 | 2010-02-12 | Alps Electric Co Ltd | High-frequency receiver |
| JP2011159742A (en) * | 2010-01-29 | 2011-08-18 | Opnext Japan Inc | Optical module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242669B1 (en) | Multi-layer through type capacitor array | |
| EP0315320A2 (en) | Thick-film high frequency signal circuit apparatus with feedthrough capacitor | |
| US5083237A (en) | Electronic parts and electronic device incorporating the same | |
| JPH10290075A (en) | Multilayered circuit board | |
| JP3328399B2 (en) | Multilayer capacitor array | |
| JPH1187880A (en) | Printed wiring board | |
| US20040085158A1 (en) | Dielectric component array | |
| JP2001015885A (en) | High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same | |
| JP3473319B2 (en) | Multilayer circuit board | |
| JPH03258101A (en) | Printed circuit board | |
| JPH0231797Y2 (en) | ||
| JP2504456B2 (en) | Circuit board device | |
| JPH0118572B2 (en) | ||
| JP4333659B2 (en) | Flexible wiring board | |
| JP2585337B2 (en) | High frequency circuit board device | |
| JPH01216591A (en) | Printed board | |
| US20050029008A1 (en) | Surface mounted electronic circuit module | |
| JPH09312187A (en) | Cpu socket | |
| KR100514314B1 (en) | Surface maunting type electronic circuit unit | |
| JPH07142871A (en) | Printed board | |
| JPH0462801A (en) | Chip-type electronic parts | |
| JPH06349679A (en) | Laminated feed-through type capacitor | |
| JPH077270A (en) | Ceramic multilayer circuit board | |
| JPH0677311U (en) | Surface mount type multilayer board | |
| JP2005303067A (en) | Shield structure of electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |