JPH1027779A - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JPH1027779A JPH1027779A JP18024696A JP18024696A JPH1027779A JP H1027779 A JPH1027779 A JP H1027779A JP 18024696 A JP18024696 A JP 18024696A JP 18024696 A JP18024696 A JP 18024696A JP H1027779 A JPH1027779 A JP H1027779A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- hole
- temperature
- contact hole
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
分野等において適用されるドライエッチング方法に関
し、特に、酸化シリコン系材料層と下地半導体基板との
選択比を向上させ、良好なホールの形状を得ることがで
きるドライエッチング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method applied in the field of manufacturing semiconductor devices and the like, and more particularly to a method of improving the selectivity between a silicon oxide-based material layer and a base semiconductor substrate and improving the shape of holes. And a dry etching method capable of obtaining
【０００２】[0002]
【従来の技術】近年、半導体デバイスの高集積化及び高
性能化に伴い、酸化シリコン（ＳｉＯ2）系材料層のド
ライエッチングによるコンタクトホールの形成につい
て、技術的要求が厳しくなってきている。特に、コンタ
クトホールの径の微細化、不純物拡散領域の接合深さの
薄膜化が進行し、従来以上にＳｉＯ2系材料層と下地半
導体基板との選択比が優れ、良好なエッチング形状を得
ることができるドライエッチング方法が求められてい
る。2. Description of the Related Art In recent years, as semiconductor devices have become more highly integrated and higher in performance, technical requirements for forming contact holes by dry etching of a silicon oxide (SiO 2 ) -based material layer have become stricter. In particular, as the diameter of the contact hole becomes smaller and the junction depth of the impurity diffusion region becomes thinner, the selectivity between the SiO 2 material layer and the underlying semiconductor substrate becomes better than before, and a good etching shape is obtained. There is a demand for a dry etching method that can perform the above.
【０００３】一般に、半導体基板上の酸化シリコン系材
料層のエッチングは、強固なＳｉーＯ結合を切断するた
めに、イオン性を高めたモードで行われている。典型的
なエッチングガスは、ＣＨＦ3、ＣＦ4等であり、これら
から生成するＣＦX +を主エッチング種としている。し
かし、高速エッチングを行うためには、高イオンエネル
ギーが必要であり、エッチング反応が物理的なスパッタ
反応に近くなるため、高速性と選択性とが常に背反する
問題であった。In general, etching of a silicon oxide-based material layer on a semiconductor substrate is performed in a mode in which ionicity is increased in order to cut a strong Si—O bond. Typical etching gases are CHF 3 , CF 4, etc., and CF X + generated from them is used as a main etching species. However, in order to perform high-speed etching, high ion energy is required, and the etching reaction is close to a physical sputter reaction, so that high-speed operation and selectivity always conflict with each other.
【０００４】この問題を解決する方法として、例えば、
特開平５ー１５２２５５号公報には、被エッチング基板
の温度をー３０℃に制御し、エッチングガスを用いて酸
化シリコン系材料層をジャスト・エッチング状態までエ
ッチングした後、被エッチング基板を１００℃に加熱し
ながら、エッチングガスを用いてオーバーエッチングを
行うドライエッチング方法が開示されている。As a method for solving this problem, for example,
Japanese Patent Application Laid-Open No. 5-152255 discloses that the temperature of a substrate to be etched is controlled at -30 ° C, the silicon oxide-based material layer is etched to a just-etched state using an etching gas, and then the substrate to be etched is heated to 100 ° C. A dry etching method for performing over-etching using an etching gas while heating is disclosed.
【０００５】この従来のドライエッチング方法では、ジ
ャストエッチング工程までは、被エッチング基板（ウェ
ハ）を低温に保ち、炭素系ポリマーをウェハ上に堆積さ
せながらエッチングを行うことにより、対シリコン選択
性を上げる。また、オーバーエッチング工程では、ウェ
ハ温度を１００℃に上げ、前工程時に堆積した炭素系ポ
リマーを除去し、かつ、下地のシリコン基板のエッチン
グダメージ層を除去する。In this conventional dry etching method, the substrate to be etched (wafer) is kept at a low temperature until the just etching step, and etching is performed while depositing a carbon-based polymer on the wafer, thereby increasing the selectivity to silicon. . In the over-etching step, the temperature of the wafer is raised to 100 ° C., the carbon-based polymer deposited in the previous step is removed, and the etching damage layer on the underlying silicon substrate is removed.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、従来の
ドライエッチング方法には、次のような問題点がある。
まず第１に、低温でエッチングを行うため、炭素系ポリ
マーのコンタクトホール上部での付着が増加し、コンタ
クトホール底部の半導体基板上への付着が減少するの
で、コンタクトホール内の半導体基板と酸化シリコン系
材料層との選択比が低くなる。However, the conventional dry etching method has the following problems.
First, since etching is performed at a low temperature, the adhesion of the carbon-based polymer at the top of the contact hole increases, and the adhesion of the carbon-based polymer on the semiconductor substrate at the bottom of the contact hole decreases. The selectivity with the base material layer is reduced.
【０００７】第２に、ウェハ温度をー３０℃から１００
℃へ上昇させることにより、ウェハ上に堆積させた炭素
系ポリマー層を除去してしまうので、シリコン基板のエ
ッチングが必要以上に進行してしまう。そのため、実際
のデバイスでは、拡散層とゲート電極のように、層間絶
縁膜の表面から深さの異なるコンタクトホールを同時開
口する場合には、この方法を適用することができない。Second, the temperature of the wafer is raised from -30.degree.
By raising the temperature to ° C., the carbon-based polymer layer deposited on the wafer is removed, so that the etching of the silicon substrate proceeds more than necessary. Therefore, in an actual device, this method cannot be applied when contact holes having different depths are simultaneously opened from the surface of the interlayer insulating film, such as a diffusion layer and a gate electrode.
【０００８】第３に、炭素系ポリマーを積極的にコンタ
クトホール内に付着させるエッチングを行うため、炭素
系ポリマーのコンタクトホールの上部への付着が増加す
るので、微細なコンタクトホールの場合には、コンタク
トホールの形状が悪化する。Thirdly, since etching for positively adhering the carbon-based polymer in the contact hole is performed, the adhesion of the carbon-based polymer to the upper portion of the contact hole is increased. The shape of the contact hole deteriorates.
【０００９】図６は、従来のドライエッチング方法を適
用し、フッ素系化合物を含むエッチングガスを用いて、
半導体基板１上のＳｉＯ2系材料層２を、開口部を有す
るレジストパターン３をマスクとしてエッチングした時
のコンタクトホール５の形状を概略的に示した断面図で
ある。FIG. 6 shows a conventional dry etching method, using an etching gas containing a fluorine compound.
FIG. 3 is a cross-sectional view schematically showing a shape of a contact hole 5 when the SiO 2 material layer 2 on the semiconductor substrate 1 is etched using a resist pattern 3 having an opening as a mask.
【００１０】図６に示すように、炭素系ポリマー４は、
低温エッチングを行っているため、コンタクトホール５
の上部への付着が増加する。そのため微細なコンタクト
ホール５を開口した場合には、コンタクトホール５の底
部への炭素系ポリマー４の供給が不足する。そして、コ
ンタクトホール５の底部では、コンタクトホール５の側
壁への炭素系ポリマー４の付着が減少し、エッチング形
状は、ボーイング形状となる。つまり、低温エッチング
では、炭素系ポリマー４が均一に付着しないため、コン
タクトホール５の形状を良好に開口することができな
い。As shown in FIG. 6, the carbon-based polymer 4 is
Since low-temperature etching is performed, contact hole 5
Increased adhesion to the top. Therefore, when the fine contact hole 5 is opened, the supply of the carbon-based polymer 4 to the bottom of the contact hole 5 is insufficient. At the bottom of the contact hole 5, the adhesion of the carbon-based polymer 4 to the side wall of the contact hole 5 decreases, and the etching shape becomes a bowing shape. That is, in the low-temperature etching, since the carbon-based polymer 4 does not adhere uniformly, the shape of the contact hole 5 cannot be satisfactorily opened.
【００１１】本発明は、上記問題点に鑑みてなされても
のであり、酸化シリコン系材料層と下地半導体基板との
選択比を向上させ、良好なホールの形状を得ることがで
きるドライエッチング方法を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a dry etching method capable of improving the selectivity between a silicon oxide-based material layer and an underlying semiconductor substrate and obtaining a good hole shape is provided. The purpose is to provide.
【００１２】[0012]
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上記課題を解決するために、被エッチング基
板の温度を１００℃〜１２０℃に制御し、エッチングガ
スを用いて、半導体基板上に形成された酸化シリコン系
材料層をエッチングすることを特徴とするものである。According to the dry etching method of the present invention, in order to solve the above-mentioned problems, the temperature of a substrate to be etched is controlled at 100 ° C. to 120 ° C., and the dry etching method is performed on a semiconductor substrate by using an etching gas. The method is characterized in that the formed silicon oxide-based material layer is etched.
【００１３】エッチングガスは、フッ素系化合物を含
み、例えば、トリフルオロメタン、テトラフルオロメタ
ン又はヘキサフルオロエタンからなる群から選択される
物質を含む。The etching gas contains a fluorine-based compound, for example, a substance selected from the group consisting of trifluoromethane, tetrafluoromethane, and hexafluoroethane.
【００１４】本発明は又、被エッチング基板の温度を１
００℃〜１２０℃に制御し、エッチングガスを用いて、
配線上に形成された酸化シリコン系材料層をエッチング
することを特徴とするものである。According to the present invention, the temperature of the substrate to be etched is set to one.
Control the temperature between 00 ° C and 120 ° C, using an etching gas,
The method is characterized in that a silicon oxide-based material layer formed on a wiring is etched.
【００１５】配線は、例えば、アルミニウム、銅、タン
グステン、アルミニウムーシリコン合金、アルミニウム
ー銅合金又はアルミニウムーシリコンー銅合金からなる
群から選択される物質で作られている。The wiring is made of, for example, a material selected from the group consisting of aluminum, copper, tungsten, an aluminum-silicon alloy, an aluminum-copper alloy or an aluminum-silicon-copper alloy.
【００１６】本発明のドライエッチング方法によれば、
被エッチング基板温度を１００℃〜１２０℃に制御しな
がらエッチングを行っているため、炭素系ポリマーは、
コンタクトホール（スルーホール）の開口上部での付着
が減少し、ホール内の側壁、底部へ均一に付着する。そ
のため、ホールの形状は、均一に付着した炭素系ポリマ
ーに保護されることにより、垂直形状になる。According to the dry etching method of the present invention,
Since the etching is performed while controlling the temperature of the substrate to be etched at 100 ° C. to 120 ° C., the carbon-based polymer is
Adhesion at the top of the contact hole (through hole) is reduced, and the adhesion is uniform on the side walls and bottom of the hole. Therefore, the shape of the hole becomes a vertical shape by being protected by the uniformly adhered carbon-based polymer.
【００１７】また、ホールの底部への炭素系ポリマーの
付着も増加するため、ホール内の下地半導体基板との選
択比が向上する。Further, since the adhesion of the carbon-based polymer to the bottom of the hole is also increased, the selectivity with respect to the underlying semiconductor substrate in the hole is improved.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は、本発明の方法によ
り酸化シリコン系材料層をエッチングした状態を概略的
に示す断面図である。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional view schematically showing a state in which a silicon oxide-based material layer is etched by the method of the present invention.
【００１９】本発明の方法では、半導体基板１上の温度
を１００℃〜１２０℃に制御し、ＣＨＦ3、ＣＦ4、Ｃ2
Ｆ6等のフッ素系化合物を含むエッチングガスを用い
て、ＳｉＯ2系材料層２をエッチングする。エッチング
中に生成する炭素系ポリマー４は、図１に示すように、
半導体基板１の温度が、１００℃〜１２０℃に保持され
ているので、コンタクトホール５の上部への炭素系ポリ
マー４の付着は抑制され、炭素系ポリマー４は、コンタ
クトホール５内の側壁及び底部に均一に付着する。その
結果、コンタクトホール５の形状は良好な垂直形状にな
る。また、コンタクトホール５の底部でも、均一に付着
した炭素系ポリマー４により、コンタクトホール５内の
半導体基板１とＳｉＯ2系材料層２の選択比が向上す
る。In the method of the present invention, the temperature on the semiconductor substrate 1 is controlled at 100 ° C. to 120 ° C., and CHF 3 , CF 4 , C 2
The SiO 2 material layer 2 is etched using an etching gas containing a fluorine compound such as F 6 . The carbon-based polymer 4 generated during the etching, as shown in FIG.
Since the temperature of the semiconductor substrate 1 is maintained at 100 ° C. to 120 ° C., the adhesion of the carbon-based polymer 4 to the upper portion of the contact hole 5 is suppressed, and the carbon-based polymer 4 is Adheres uniformly to As a result, the shape of the contact hole 5 becomes a favorable vertical shape. Also at the bottom of the contact hole 5, the selectivity between the semiconductor substrate 1 and the SiO 2 -based material layer 2 in the contact hole 5 is improved by the carbon-based polymer 4 uniformly attached.
【００２０】図２は、本発明の方法をコンタクトホール
加工に適用した例を工程順に示す断面図であり、（Ａ）
は、ＢＰＳＧ膜上にレジストパターンが形成された状態
を示し、（Ｂ）は、コンタクトホールが開口された状態
を示す。FIG. 2 is a sectional view showing an example in which the method of the present invention is applied to contact hole processing in the order of steps.
Shows a state in which a resist pattern is formed on the BPSG film, and (B) shows a state in which a contact hole is opened.
【００２１】図２（Ａ）に示すように、サンプルとして
用いられた被エッチング基板は、半導体基板１上に１．
４μｍのＢＰＳＧ膜６が形成され、さらに、ＢＰＳＧ膜
６のエッチングマスクとしてレジストパターン３が形成
されている。上記レジストパターン３には、開口部７が
形成されている。As shown in FIG. 2A, a substrate to be etched used as a sample has
A BPSG film 6 of 4 μm is formed, and a resist pattern 3 is formed as an etching mask for the BPSG film 6. An opening 7 is formed in the resist pattern 3.
【００２２】上記の被エッチング基板（ウェハ）をＲＩ
Ｅ（反応性イオンエッチング）装置のウェハ載置電極上
にセットした。ここで、上記ウェハ載置電極は、加熱配
管を内蔵しており、装置外部に接続されるチラー等の加
熱設備により、エッチング中のウェハ温度を制御するこ
とが可能である。一例として、下記の条件でＢＰＳＧ膜
６のエッチングを行った。The substrate to be etched (wafer) is subjected to RI
It was set on a wafer mounting electrode of an E (reactive ion etching) apparatus. Here, the wafer mounting electrode has a built-in heating pipe, and it is possible to control the temperature of the wafer during etching by heating equipment such as a chiller connected to the outside of the apparatus. As an example, the BPSG film 6 was etched under the following conditions.
【００２３】 ＣＨＦ3流量：４５SCCM ＣＦ4流量：１５SCCM ガス圧 ：５Ｐａ ＲＦパワー：１０００Ｗ 電極温度：５０℃ 半導体基板温度：１１５℃ エッチング工程では、開口部７内に露出するＢＰＳＧ膜
６のエッチングが進行し、図２（Ｂ）に示すように、良
好な形状のコンタクトホール５が形成された。本実施例
におけるコンタクトホール内の対シリコン選択比は、４
９と良好であった。CHF 3 flow rate: 45 SCCM CF 4 flow rate: 15 SCCM Gas pressure: 5 Pa RF power: 1000 W Electrode temperature: 50 ° C. Semiconductor substrate temperature: 115 ° C. In the etching process, the etching of the BPSG film 6 exposed in the opening 7 proceeds. Then, as shown in FIG. 2B, a contact hole 5 having a good shape was formed. In this embodiment, the selectivity with respect to silicon in the contact hole is 4
9 was good.
【００２４】図４は、図２（Ａ）に示すサンプルを用い
て、エッチング条件を上記の条件として、ウェハ温度の
みを変化させて、エッチングを行った時のコンタクトホ
ール底部寸法の変化を示したグラフである。ここで、図
２（Ａ）中の開口部７の寸法は０．６μｍとする。FIG. 4 shows the change in the bottom dimension of the contact hole when etching was performed using the sample shown in FIG. 2A and changing the wafer temperature only under the above etching conditions. It is a graph. Here, the dimension of the opening 7 in FIG. 2A is 0.6 μm.
【００２５】図４に示すように、ウェハ温度の上昇に伴
い、コンタクトホール底部寸法が０．６μｍに近づいて
いることから、コンタクトホール５の形状がウェハ温度
の上昇により、良好になる（垂直形状になる）ことが示
されている。As shown in FIG. 4, the bottom dimension of the contact hole approaches 0.6 μm as the wafer temperature rises, so that the shape of the contact hole 5 becomes better due to the rise in the wafer temperature (vertical shape). ).
【００２６】これは、ウェハ温度を高温に保持しながら
エッチングすることでエッチング中に発生する炭素系ポ
リマーをコンタクトホール５内の側壁、底部に均一に付
着させることができるからである。よって、均一に付着
する炭素系ポリマー４により、マスク寸法通りのコンタ
クトホール５が得られる。This is because the carbon-based polymer generated during the etching can be uniformly attached to the side wall and the bottom in the contact hole 5 by performing the etching while maintaining the wafer temperature at a high temperature. Therefore, the contact hole 5 according to the mask dimensions can be obtained by the carbon-based polymer 4 which is uniformly attached.
【００２７】また、この効果は、０．６μｍ以下のホー
ルにおいても得られる。This effect can be obtained even in a hole of 0.6 μm or less.
【００２８】図５は、図２（Ａ）に示すサンプルを用い
て、エッチング条件を上記の条件として、ウェハ温度の
みを変化させて、エッチングを行った時のＢＰＳＧ膜６
とコンタクトホール５の底部の半導体基板１との選択比
の変化を示したグラフである。図５に示すように、ウェ
ハ温度の上昇に伴い選択比が上昇している。FIG. 5 shows the BPSG film 6 obtained by etching using the sample shown in FIG. 2A and changing the wafer temperature only under the above etching conditions.
7 is a graph showing a change in selectivity between the semiconductor substrate 1 at the bottom of the contact hole 5 and the semiconductor substrate 1. As shown in FIG. 5, the selectivity increases as the wafer temperature increases.
【００２９】これは、ウェハ温度を高温にしながらエッ
チングすることにより、炭素系ポリマー４のコンタクト
ホール５の底部への供給量が増えるからであり、コンタ
クトホール５の底部の炭素系ポリマー４の付着量が増加
し、下地半導体基板１との選択比が上昇する。This is because the amount of supply of the carbon-based polymer 4 to the bottom of the contact hole 5 is increased by etching while the wafer temperature is kept high, and the amount of the carbon-based polymer 4 deposited on the bottom of the contact hole 5 is increased. And the selectivity with the underlying semiconductor substrate 1 increases.
【００３０】本発明は、上述の実施の形態だけに限定さ
れるものではない。The present invention is not limited to the above embodiment.
【００３１】図３は、本発明をスルーホール加工に適用
し、ＡｌーＳｉーＣｕ配線上のＳｉＯ2層間絶縁膜をエ
ッチングした例を示す。サンプルは、図３（Ａ）に示す
ように、半導体基板１上に０．８μｍのＰ−ＴＥＯＳ８
を形成し、そのＰ−ＴＥＯＳ８上にＡｌーＳｉーＣｕ合
金の配線９を形成し、その配線９上に１．０μｍのＰ−
ＴＥＯＳ８を形成し、さらに、そのＰ−ＴＥＯＳ８上に
レジストパターン３が形成されているものである。レジ
ストパターン３には開口部７が形成されている。FIG. 3 shows an example in which the present invention is applied to through-hole processing and an SiO 2 interlayer insulating film on an Al—Si—Cu wiring is etched. As shown in FIG. 3A, a 0.8 μm P-TEOS8
Is formed on the P-TEOS 8 to form an Al—Si—Cu alloy wiring 9, and a 1.0 μm P-
A TEOS 8 is formed, and a resist pattern 3 is formed on the P-TEOS 8. An opening 7 is formed in the resist pattern 3.
【００３２】上記ウェハを上記ＲＩＥ装置にセットし、
一例として、下記の条件でＰ−ＴＥＯＳのエッチングを
行った。The wafer is set in the RIE apparatus,
As an example, P-TEOS was etched under the following conditions.
【００３３】 ＣＨＦ3流量：２０SCCM ＣＦ4流量：１０SCCM ガス圧 ：５Ｐａ ＲＦパワー：８００Ｗ 電極温度：４０℃ 半導体基板温度：１０５℃ このエッチング過程でも、開口部７内に露出するＰ−Ｔ
ＥＯＳ８のエッチングが進行し、図３（Ｂ）に示すよう
に、良好な形状のスルーホール１０が形成された。CHF 3 flow rate: 20 SCCM CF 4 flow rate: 10 SCCM Gas pressure: 5 Pa RF power: 800 W Electrode temperature: 40 ° C. Semiconductor substrate temperature: 105 ° C. PT exposed in the opening 7 even in this etching process.
The etching of the EOS 8 progressed, and as shown in FIG. 3B, a through hole 10 having a good shape was formed.
【００３４】なお、配線はアルミニウムーシリコンー銅
合金の他に、例えば、アルミニウム、銅、タングステ
ン、アルミニウムーシリコン合金、アルミニウムー銅合
金等の物質で作られていてもよい。The wiring may be made of a material other than aluminum-silicon-copper alloy, such as aluminum, copper, tungsten, aluminum-silicon alloy, and aluminum-copper alloy.
【００３５】[0035]
【発明の効果】本発明のドライエッチング方法によれ
ば、被エッチング基板温度を１００℃〜１２０℃に制御
しながらエッチングを行っているため、炭素系ポリマー
は、コンタクトホール（スルーホール）の上部での付着
が減少し、ホール内の側壁、底部へ均一に付着する。そ
のため、微細のホールにおいても、良好な垂直形状を得
ることができる。According to the dry etching method of the present invention, since the etching is performed while controlling the temperature of the substrate to be etched at 100 ° C. to 120 ° C., the carbon-based polymer is deposited above the contact holes (through holes). Is reduced and adheres uniformly to the side walls and the bottom of the hole. Therefore, a favorable vertical shape can be obtained even in a fine hole.
【００３６】また、ホールの底部への炭素系ポリマーの
付着も増加するため、ホール内の半導体基板と酸化シリ
コン系材料層との選択比が向上する。In addition, since the adhesion of the carbon-based polymer to the bottom of the hole is increased, the selectivity between the semiconductor substrate and the silicon oxide-based material layer in the hole is improved.
【図１】本発明の方法により酸化シリコン系材料層をエ
ッチングした状態を概略的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing a state where a silicon oxide-based material layer is etched by a method of the present invention.
【図２】本発明の方法をコンタクトホール加工に適用し
た例を工程順に示す断面図であり、（Ａ）は、ＢＰＳＧ
膜上にレジストパターンが形成された状態を示し、
（Ｂ）は、コンタクトホールが開口された状態を示す。FIGS. 2A and 2B are cross-sectional views showing an example in which the method of the present invention is applied to contact hole processing in the order of steps, and FIG.
Shows a state in which a resist pattern is formed on the film,
(B) shows a state where the contact hole is opened.
【図３】本発明の方法をスルーホール加工に適用した例
を工程順に示す断面図であり、（Ａ）は、Ｐ−ＴＥＯＳ
上にレジストパターンが形成された状態を示し、（Ｂ）
は、スルーホールが開口された状態を示す。FIG. 3 is a cross-sectional view showing an example in which the method of the present invention is applied to through-hole processing in the order of steps, and FIG.
(B) shows a state in which a resist pattern is formed thereon;
Indicates a state in which a through hole is opened.
【図４】図２（Ａ）に示すサンプルを用いて、ウェハ温
度のみを変化させて、エッチングを行った時のコンタク
トホール底部寸法の変化を示したグラフである。FIG. 4 is a graph showing a change in a bottom dimension of a contact hole when etching is performed using only the wafer temperature by using the sample shown in FIG. 2A.
【図５】図２（Ａ）に示すサンプルを用いて、ウェハ温
度のみを変化させて、エッチングを行った時のＢＰＳＧ
膜とコンタクトホールの底部の半導体基板との選択比の
変化を示したグラフである。FIG. 5 shows a BPSG when etching is performed using the sample shown in FIG. 2A while changing only the wafer temperature.
5 is a graph showing a change in a selectivity between a film and a semiconductor substrate at the bottom of a contact hole.
【図６】従来の方法により酸化シリコン系材料層をエッ
チングした状態を概略的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing a state where a silicon oxide-based material layer is etched by a conventional method.
１：半導体基板 ２：ＳｉＯ2系材料層 ３：レジストパターン ４：炭素系ポリマー ５：コンタクトホール ６：ＢＰＳＧ膜 ７：開口部 ８：Ｐ−ＴＥＯＳ ９：ＡｌーＳｉーＣｕ配線 １０：スルーホール1: semiconductor substrate 2: SiO 2 -based material layer 3: resist pattern 4: carbon-based polymer 5: contact hole 6: BPSG film 7: opening 8: P-TEOS 9: Al-Si-Cu wiring 10: through-hole
Claims (5)
０℃に制御し、エッチングガスを用いて、半導体基板上
に形成された酸化シリコン系材料層をエッチングするこ
とを特徴とするドライエッチング方法。1. The temperature of a substrate to be etched is 100.degree.
A dry etching method comprising controlling the temperature to 0 ° C. and etching a silicon oxide-based material layer formed on a semiconductor substrate using an etching gas.
含むことを特徴とする請求項１に記載のドライエッチン
グ方法。2. The dry etching method according to claim 1, wherein the etching gas contains a fluorine compound.
ン、テトラフルオロメタン又はヘキサフルオロエタンか
らなる群から選択される物質であることを特徴とする請
求項２に記載のドライエッチング方法。3. The dry etching method according to claim 2, wherein the fluorine-based compound is a substance selected from the group consisting of trifluoromethane, tetrafluoromethane, and hexafluoroethane.
０℃に制御し、エッチングガスを用いて、配線上に形成
された酸化シリコン系材料層をエッチングすることを特
徴とするドライエッチング方法。4. The temperature of the substrate to be etched is 100.degree.
A dry etching method comprising controlling the temperature to 0 ° C. and etching a silicon oxide-based material layer formed on a wiring by using an etching gas.
テン、アルミニウムーシリコン合金、アルミニウムー銅
合金又はアルミニウムーシリコンー銅合金からなる群か
ら選択される物質で作られていることを特徴とする請求
項４に記載のドライエッチング方法。5. The wiring according to claim 1, wherein said wiring is made of a material selected from the group consisting of aluminum, copper, tungsten, an aluminum-silicon alloy, an aluminum-copper alloy or an aluminum-silicon-copper alloy. Item 6. A dry etching method according to item 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18024696A JPH1027779A (en) | 1996-07-10 | 1996-07-10 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18024696A JPH1027779A (en) | 1996-07-10 | 1996-07-10 | Dry etching method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027779A true JPH1027779A (en) | 1998-01-27 |
Family
ID=16079929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18024696A Pending JPH1027779A (en) | 1996-07-10 | 1996-07-10 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027779A (en) |
-
1996
- 1996-07-10 JP JP18024696A patent/JPH1027779A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (en) | Material layer flattening method | |
| JPS60208838A (en) | Oblique etching method of polyimide | |
| JP2002530845A (en) | Removal of oxides or other reducible contaminants from substrates by plasma treatment | |
| KR20020085722A (en) | Method of manufacturing interconnection wire in semiconductor device | |
| JP2016522982A (en) | Monolithic integrated circuit (MMIC) structures and methods relating to forming such structures | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| US5858882A (en) | In-situ low wafer temperature oxidized gas plasma surface treatment process | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| JP2001284451A (en) | Method for manufacturing two-dimensional waveform structure | |
| US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| JP2000150641A (en) | Manufacture of semiconductor device | |
| EP0507881A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
| EP1309000A2 (en) | Via formation in polymers | |
| JP3742243B2 (en) | Dry etching method and semiconductor device manufacturing method | |
| JPH10116904A (en) | Manufacture of semiconductor device | |
| JP2000164569A (en) | Manufacture of semiconductor device | |
| JPH1027779A (en) | Dry etching method | |
| KR100780686B1 (en) | Method for fabricating semiconductor device | |
| JP3717073B2 (en) | Manufacturing method of semiconductor device | |
| JP2005136097A (en) | Method of manufacturing semiconductor device | |
| KR100197535B1 (en) | Forming method for metal wiring in semiconductor device | |
| KR0176195B1 (en) | Method for forming wiring of semiconductor device | |
| JP2001148423A (en) | Method for manufacturing semiconductor device | |
| KR100597090B1 (en) | Method for fabricating gate electrode of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |