JPH10275428A - Device for reproducing digital information signal and method therefor - Google Patents

Abstract

PROBLEM TO BE SOLVED: To accurately and easily observe the failure of the state of a tape-head system and a circuit by coding a monitor data of plural bits corresponding to received information of an error correcting result, converting this coded data into an analog value, performing further D/A conversion and outputting the generated analog value to a monitor terminal. SOLUTION: An encoder 92 is supplied with a total error (3 bits) and a code error from a decoder core 90, and is also supplied with a gap status and a sync chip from a post-processing circuit 91. 3-bit values (monitor data) from a level 0 to a level 7 are generated by the encoder 92 from the individual inputs, and are latched via a selector 94 by a latch 95 and outputted to an external terminal 96, and are D/A-converted by a D/A converter to be taken out to a test pin. By a series of these processing operations a waveform of a mode 0 of one sync block period is generated at the test pin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、記録媒体に記録
された例えばディジタルビデオ信号を再生するのに適用
されるディジタル情報信号再生装置およびその方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital information signal reproducing apparatus and method for reproducing, for example, a digital video signal recorded on a recording medium.

【０００２】[0002]

【従来の技術】ビデオ信号をディジタル方式で処理する
ような信号処理装置、例えば高解像度ビデオ信号を記録
再生するディジタルＶＴＲ（ビデオテープレコーダ）に
用いられる信号処理装置では、入力された映像信号に対
して画像圧縮符号化が施される。そして、この圧縮符号
化されたビデオ信号がエラー訂正符号化の処理を受けて
例えばビデオテープに対して記録される。再生信号は、
エラー訂正の処理、圧縮符号化の復号処理をされて、再
生ビデオ信号として出力される。エラー訂正符号として
は、所定数のデータワードに対して、内符号および外符
号により二重に符号化を行う積符号が使用されることが
多い。2. Description of the Related Art In a signal processing apparatus for processing a video signal in a digital system, for example, a signal processing apparatus used in a digital VTR (video tape recorder) for recording and reproducing a high-resolution video signal, an input video signal is processed. Image compression coding. Then, the compression-encoded video signal is subjected to an error correction encoding process and recorded on, for example, a video tape. The playback signal is
The data is subjected to error correction processing and compression encoding decoding processing, and is output as a reproduced video signal. As the error correction code, a product code that double-codes a predetermined number of data words with an inner code and an outer code is often used.

【０００３】ディジタルＶＴＲのようなエラー訂正符号
化を採用するディジタル情報信号記録再生装置では、エ
ラーの状態を知る、エラーモニタが必要とされる。これ
は、製造時あるいは修理時の調整、検査等を行うためで
ある。場合によっては、磁気テープの良否の検査にもエ
ラーモニタが使用されることがある。従来のディジタル
ＶＴＲのエラーモニタは、エラーが一つでも検出された
ら`1' をセットするか、あるいは内符号で訂正不能だっ
たら`1' をセットする、という２値信号に基づいてなさ
れていた。[0003] In a digital information signal recording / reproducing apparatus such as a digital VTR which employs error correction coding, an error monitor for knowing an error state is required. This is to perform adjustment, inspection and the like at the time of manufacture or repair. In some cases, the error monitor is also used to check the quality of the magnetic tape. The error monitor of the conventional digital VTR is based on a binary signal that sets '1' if at least one error is detected, or sets '1' if the inner code cannot be corrected. .

【０００４】[0004]

【発明が解決しようとする課題】エラーが一つでも検出
されたら`1' をセットする方法では、ノイズによる短い
エラーでも、ドロップアウトによる重大なエラーでも同
じ表示になるので、Ｓ／Ｎが悪いのか、テープが傷んで
いるか判別できない。また、発生したエラーの内のどの
位のエラーが外符号の訂正に押し付けられるかも判らな
い。つまり、テープ・ヘッド系の品質を見る上で不充分
であり、また、コンシールに陥る危険性を知る上でも不
充分であった。また、後者のエラー訂正不能だけを表示
する方法では、コンシールになる危険性を知ることがで
きるが、ノイズによるエラーは無視されて読み取ること
ができない問題があった。According to the method of setting `1` when at least one error is detected, the same display is displayed for a short error due to noise and a serious error due to dropout, so that the S / N is poor. It cannot be determined whether the tape is damaged. Also, it is not known how many of the errors that have occurred are imposed on the correction of the outer code. In other words, it was not sufficient in terms of the quality of the tape head system, and also insufficient in knowing the danger of concealment. In the latter method of displaying only the error correction error, the risk of concealment can be known, but there is a problem that errors due to noise are ignored and cannot be read.

【０００５】さらに、いずれの方法も、セクタ間の信号
が記録されていないギャップが必ずエラーとして表示さ
れるため、エラーでオシロのトリガをかけることが難し
い。また、トラックの先頭などにエラーが観測されて
も、それがエラーによるものなのか、ヘッド切替えのタ
イミングが狂っただけなのか、判別できない。Further, in any of the methods, a gap in which a signal between sectors is not recorded is always displayed as an error, so that it is difficult to trigger an oscilloscope by an error. Further, even if an error is observed at the head of the track or the like, it cannot be determined whether the error is due to the error or whether the timing of head switching has just been changed.

【０００６】さらに、従来のエラーモニタは、エラーが
全く無いという場合、内符号の切れ目が見えにくいとい
う問題もある。また、シンクブロック内の訂正箇所や、
シンクブロックのステータスなども観測したいが、ＩＣ
のピン数の都合で、ＩＣ外部に出力できない場合が多
い。さらに、ヘリカルスキャン型ＶＴＲでは、複数の対
向ペアヘッドから入力される信号が、同じモニタピンに
出力されるので、ヘッドとの対応が取るのが難しかっ
た。Further, the conventional error monitor has a problem that, when there is no error at all, it is difficult to see a break in the inner code. In addition, the correction part in the sync block,
I want to observe the status of the sync block, etc.
In many cases, output cannot be performed outside the IC due to the number of pins. Further, in the helical scan type VTR, signals input from a plurality of opposing pair heads are output to the same monitor pin, so that it is difficult to correspond to the heads.

【０００７】従って、この発明の目的は、エラー訂正情
報を使用してテープ・ヘッド系の状態や、回路の不具合
を正確且つ容易に観測することが可能なディジタル情報
信号再生装置およびその方法を提供することにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a digital information signal reproducing apparatus and a digital information signal reproducing method capable of accurately and easily observing a state of a tape head system and a circuit failure using error correction information. Is to do.

【０００８】[0008]

【課題を解決するための手段】この発明は、上述した課
題を解決するために、記録媒体からディジタル情報信号
を再生するディジタル情報信号再生装置において、再生
データに対してエラー訂正符号の復号を行うエラー訂正
デコーダと、エラー訂正デコーダから、再生データのシ
ンボル単位で、エラー無しと、訂正不能と、訂正したエ
ラー数とを含むエラー訂正結果の情報を受け取り、受け
取ったエラー訂正結果の情報に応じた複数ビットのモニ
タデータを出力するエンコーダと、モニタデータをアナ
ログ値に変換するＤ／Ａ変換器と、Ｄ／Ａ変換器の出力
から導出されたモニタ用端子とからなることを特徴とす
るディジタル情報信号再生装置である。According to the present invention, in order to solve the above-mentioned problems, a digital information signal reproducing apparatus for reproducing a digital information signal from a recording medium decodes an error correction code for reproduced data. From the error correction decoder and the error correction decoder, information of error correction results including no error, uncorrectable, and the number of corrected errors is received in units of the symbol of the reproduced data, and according to the received information of the error correction results, Digital information comprising: an encoder for outputting a plurality of bits of monitor data; a D / A converter for converting the monitor data into an analog value; and a monitor terminal derived from the output of the D / A converter. It is a signal reproducing device.

【０００９】また、この発明は、記録媒体からディジタ
ル情報信号を再生するディジタル情報信号再生方法にお
いて、再生データに対してエラー訂正符号の復号を行う
ステップと、再生データのシンボル単位で、エラー無し
と、訂正不能と、訂正したエラー数とを含むエラー訂正
結果の情報を受け取り、受け取ったエラー訂正結果の情
報に応じた複数ビットのモニタデータを符号化するステ
ップと、モニタデータをアナログ値に変換するＤ／Ａ変
換のステップと、Ｄ／Ａ変換により発生したアナログ値
をモニタ用端子に出力するステップとからなることを特
徴とするディジタル情報信号再生方法である。According to the present invention, in a digital information signal reproducing method for reproducing a digital information signal from a recording medium, a step of decoding an error correction code with respect to the reproduced data; Receiving information on an error correction result including an error that cannot be corrected and the number of corrected errors, encoding a plurality of bits of monitor data corresponding to the received error correction result information, and converting the monitor data into an analog value A digital information signal reproducing method characterized by comprising a step of D / A conversion and a step of outputting an analog value generated by the D / A conversion to a monitor terminal.

【００１０】[0010]

【発明の実施の形態】以下、高解像度ビデオ信号を磁気
テープに記録し、磁気テープから高解像度ビデオ信号を
再生するディジタルＶＴＲに対して、この発明を適用し
た実施の一形態について、図面を参照しながら説明す
る。図１は、この発明の実施の一形態の記録・再生系の
構成の一例を示す。図１は、４個の記録ヘッドおよび４
個の再生ヘッドを備えた４ヘッドシステムである。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention applied to a digital VTR for recording a high-resolution video signal on a magnetic tape and reproducing the high-resolution video signal from the magnetic tape; I will explain while. FIG. 1 shows an example of a configuration of a recording / reproducing system according to an embodiment of the present invention. FIG. 1 shows four recording heads and four recording heads.
This is a four-head system including a plurality of reproducing heads.

【００１１】図１において、入力端子１には、高解像度
ディジタルビデオ信号が入力される。このディジタルビ
デオ信号が入力フィルタ２にされる。入力フィルタ２で
は、（４：２：２）信号を（３：１：１）信号に圧縮す
るフィルタリング処理がなされる。また、クロック周波
数が７４．２５ＭＨｚから４６．４０６２５ＭＨｚへ乗
り換えられる。In FIG. 1, an input terminal 1 receives a high-resolution digital video signal. This digital video signal is input to the input filter 2. The input filter 2 performs a filtering process for compressing the (4: 2: 2) signal into a (3: 1: 1) signal. Also, the clock frequency is changed from 74.25 MHz to 46.40625 MHz.

【００１２】さらに、入力フィルタ２では、（３：１：
１）信号を２チャンネルのデータに変換する。各チャン
ネルのデータは、４６．４０６２５ＭＨｚのデータレー
トを有する。この２チャンネルのデータに対して、ＢＲ
Ｒ(Bit Rate Reduction)エンコーダ３、４による圧縮符
号化、エラー訂正エンコーダ５、６によるエラー訂正の
符号化処理がなされる。Further, in the input filter 2, (3: 1:
1) Convert the signal into two-channel data. The data of each channel has a data rate of 46.40625 MHz. BR data for these two channels of data
R (Bit Rate Reduction) encoders 3 and 4 perform compression coding, and error correction encoders 5 and 6 perform error correction coding processing.

【００１３】この例では、ＢＲＲエンコーダ３、４で
は、フィールド内圧縮とフレーム内圧縮とを適応的に切
り替えるように構成され、さらに、ＤＣＴブロックを単
位とするシャッフリングがなされる。フィールド間の動
きが少ない場合では、フィールド内のデータによりＤＣ
Ｔブロックが構成され、一方、フィールド間の動きが多
い場合では、フレーム内のデータによりＤＣＴブロック
が構成される。フィールド内圧縮符号化とフレーム内圧
縮符号化との切り替えは、例えば１フレームを最小の単
位としてなされる。何れの方法で圧縮されたかの情報
は、シンクブロックのヘッダおよび補助データの一部の
データとして記録／再生される。In this example, the BRR encoders 3 and 4 are configured to adaptively switch between intra-field compression and intra-frame compression, and further perform shuffling in units of DCT blocks. When the movement between fields is small, DC in the field
When a T block is formed, and when there is much motion between fields, a DCT block is formed by data in a frame. Switching between intra-field compression encoding and intra-frame compression encoding is performed using, for example, one frame as a minimum unit. Information on which method is used for the compression is recorded / reproduced as a part of the header of the sync block and the auxiliary data.

【００１４】ＥＣＣエンコーダ５、６では、積符号の符
号化が行われ、また、シンクブロックが連続する記録デ
ータの生成がなされる。まず、外符号の符号化が行わ
れ、ついでテープ上に記録されているシンクブロック単
位に、シンクブロックの順番や各種フラグ類が含まれる
ＩＤ部が付加される。そして、内符号の符号化が行われ
る。内符号の符号化範囲は、このＩＤ部分を含む。内符
号のパリティとシンクブロックの先頭部分を示すシンク
信号を含めて１シンクブロックが構成される。１シンク
ブロックが記録／再生されるデータの最小単位である。
後述するように、シンクブロックとしては、ビデオデー
タ・シンクブロックと、補助データ・シンクブロックと
があり、１トラックに１つの補助データ・シンクブロッ
クが記録される。The ECC encoders 5 and 6 encode a product code and generate recording data in which sync blocks are continuous. First, the outer code is encoded, and then an ID portion including the order of the sync blocks and various flags is added to each sync block recorded on the tape. Then, encoding of the inner code is performed. The coding range of the inner code includes this ID portion. One sync block includes the parity of the inner code and a sync signal indicating the head of the sync block. One sync block is the minimum unit of data to be recorded / reproduced.
As described later, the sync blocks include a video data sync block and an auxiliary data sync block, and one auxiliary data sync block is recorded on one track.

【００１５】ＥＣＣエンコーダ５、６の出力は、記録イ
コライザ７に供給される。記録イコライザ７からの２チ
ャンネルの記録データが回転トランス８を介して記録ヘ
ッドドライバ９Ｒに供給される。記録ヘッドドライバ９
Ｒは、記録アンプおよびヘッドへの記録信号の供給を切
り替えるスイッチング回路を有する。記録ヘッドドライ
バ９Ｒには、記録ヘッド１０、１１、１２、１３が接続
され、記録ヘッド１０〜１３により記録データが磁気テ
ープ１４上に記録される。The outputs of the ECC encoders 5 and 6 are supplied to a recording equalizer 7. Two-channel recording data from the recording equalizer 7 is supplied to the recording head driver 9R via the rotary transformer 8. Recording head driver 9
R has a switching circuit for switching supply of a recording signal to a recording amplifier and a head. The recording heads 9, 11, 12, and 13 are connected to the recording head driver 9 R, and recording data is recorded on the magnetic tape 14 by the recording heads 10 to 13.

【００１６】次に、再生側の構成について説明する。磁
気テープ１４に記録された信号が再生ヘッド１５〜１８
によって再生される。再生信号が再生ヘッドドライバ９
Ｐに供給され、再生ヘッドドライバ９Ｐから２チャンネ
ルの再生信号が得られる。この再生信号が回転トランス
８を介して再生イコライザ２０に供給される。再生イコ
ライザ２０によって再生等化され、再生シリアルデータ
が完成する。同時に再生イコライザ２０では、再生信号
に同期したクロックが発生され、データと共にＥＣＣデ
コーダ２１，２２に供給される。Next, the configuration on the reproducing side will be described. The signals recorded on the magnetic tape 14 are read from the reproducing heads 15 to 18.
Played by. When the reproduction signal is a reproduction head driver 9
P, and a reproduction signal of two channels is obtained from the reproduction head driver 9P. This reproduction signal is supplied to the reproduction equalizer 20 via the rotary transformer 8. Reproduction equalization is performed by the reproduction equalizer 20, and reproduction serial data is completed. At the same time, in the reproduction equalizer 20, a clock synchronized with the reproduction signal is generated and supplied to the ECC decoders 21 and 22 together with the data.

【００１７】再生イコライザ２０の各チャンネルの出力
信号（再生シリアルデータ）がＥＣＣデコーダ２１、２
２に供給される。このＥＣＣデコーダ２１，２２では、
入力データの同期検出をして、記録レートからシステム
クロックに乗り替え、さらに、テープ上で発生する各種
エラーを訂正する。すなわち、ＥＣＣデコーダ２１、２
２では、あらかじめ構成されていた誤り訂正符号の内符
号の訂正が行われる。内符号は１シンクブロック中に完
結する。エラーの大きさが内符号の訂正能力内ならば、
訂正が行われ、それ以上のものならば、エラー位置にエ
ラーフラグをセットする。ついで、外符号の訂正に移
り、エラーフラグを参照してイレージャー訂正が行われ
る。大部分のエラーはこれによって訂正しきれてしまう
が、テープ長手方向に渡る長大エラーのような場合に
は、まれにエラー訂正しきれない時がある。その時に
は、外符号の検出能力範囲での検出が行われて、エラー
ワードの位置にエラーフラグをセットする。An output signal (reproduced serial data) of each channel of the reproduction equalizer 20 is supplied to the ECC decoders 21 and 2.
2 is supplied. In the ECC decoders 21 and 22,
The synchronization of the input data is detected, the recording rate is switched to the system clock, and various errors occurring on the tape are corrected. That is, the ECC decoders 21, 2
In 2, the correction of the inner code of the error correction code configured in advance is performed. The inner code is completed in one sync block. If the magnitude of the error is within the correction capability of the inner code,
Correction is performed, and if more than that, an error flag is set at the error position. Next, the process proceeds to the correction of the outer code, and the erasure correction is performed with reference to the error flag. Most errors can be completely corrected by this, but in the case of a long error extending in the longitudinal direction of the tape, there are rare cases where the error cannot be corrected. At that time, detection is performed within the detection range of the outer code, and an error flag is set at the position of the error word.

【００１８】ＥＣＣデコーダ２１、２２からは、４６．
４０６２５ＭＨｚのクロックに乗せられ、シンクブロッ
ク単位でデータが出力され、また、ワードエラーフラグ
が出力される。ＥＣＣデコーダ２１、２２の出力がＢＲ
Ｒデコーダ２３、２４にそれぞれ供給される。ＢＲＲデ
コーダ２３、２４では、可変長符号化の復号、逆ＤＣＴ
変換並びにデシャフリングを行い、圧縮符号の復号化を
行う。さらに、ＢＲＲエンコーダ３、４でなされたフィ
ールド内符号化／フレーム内符号化と対応して、ＢＲＲ
デコーダ２３、２４において、フィールド内復号／フレ
ーム内復号がなされる。符号化の種類を示す情報は、補
助データ・シンクブロック、およびシンクブロック毎の
ヘッダ情報（ＩＤ）中に挿入される。From the ECC decoders 21 and 22, 46.
The data is output on a 4025 MHz clock, in sync block units, and a word error flag is output. The output of the ECC decoders 21 and 22 is BR
The signals are supplied to the R decoders 23 and 24, respectively. In the BRR decoders 23 and 24, decoding of variable length coding, inverse DCT
The conversion and the deshuffling are performed, and the compression code is decoded. Further, corresponding to the intra-field encoding / intra-frame encoding performed by the BRR encoders 3 and 4, the BRR
In the decoders 23 and 24, intra-field decoding / in-frame decoding is performed. The information indicating the type of encoding is inserted into the auxiliary data sync block and the header information (ID) for each sync block.

【００１９】ＢＲＲデコーダ２３、２４の出力信号がコ
ンシール用のエラーフラグと共にコンシール回路２５に
供給される。コンシール回路２５では、再生信号におい
てＥＣＣデコーダ２１、２２のエラー訂正能力を超えた
エラーのコンシールを行う。例えばエラー訂正がなされ
ずに欠損した部分を、所定の方法で補間することでなさ
れる。例えばＢＲＲデコーダ２３、２４において、圧縮
を解く際に、エラー位置にセットされているワードエラ
ーフラグからＤＣＴ係数のどの次数のものにエラーが生
じているのか判断される。比較的重要度が高い、ＤＣ係
数や低次のＡＣ係数にエラーが生じている場合は、その
ＤＣＴブロックの復号をあきらめ、次段のコンシール回
路２５にコンシールフラグを渡し、そのＤＣＴブロック
部分の補間処理が行われる。Output signals of the BRR decoders 23 and 24 are supplied to a concealing circuit 25 together with a concealing error flag. The concealing circuit 25 conceals an error in the reproduction signal that exceeds the error correction capability of the ECC decoders 21 and 22. For example, it is performed by interpolating a part lost without error correction by a predetermined method. For example, at the time of decompression, the BRR decoders 23 and 24 determine which order of the DCT coefficient has an error from the word error flag set at the error position. If there is an error in the DC coefficient or low-order AC coefficient having relatively high importance, the decoding of the DCT block is abandoned, the concealing flag is passed to the concealing circuit 25 in the next stage, and the interpolation of the DCT block is performed. Processing is performed.

【００２０】コンシール回路２５の出力信号が出力フィ
ルタ２６に供給される。出力フィルタ２６では、クロッ
ク周波数の乗り換え（４６．４０６２５ＭＨｚから７
４．２５ＭＨｚへ）がなされ、また、２チャンネルの
（３：１：１）信号を（４：２：２）信号に変換する。
出力フィルタ２６から再生ビデオ信号が出力される。An output signal of the concealing circuit 25 is supplied to an output filter 26. The output filter 26 changes the clock frequency (from 46.40625 MHz to 7
4.25 MHz), and converts a two-channel (3: 1: 1) signal into a (4: 2: 2) signal.
The output video signal is output from the output filter 26.

【００２１】入力オーディオデータは、オーディオプロ
セッサ１９で所定の処理を施され、ＥＣＣデコーダ５、
６に供給される。ビデオデータと同様に、１トラックに
記録される１チャンネルのオーディオデータ毎に積符号
の符号化がされている。The input audio data is subjected to predetermined processing by the audio processor 19 and the ECC decoder 5
6. Similarly to video data, a product code is encoded for each one-channel audio data recorded on one track.

【００２２】上述した記録ヘッド１０〜１３は、例えば
９０Hzで回転する回転ドラム上に取り付けられる。記録
ヘッド１０および１２の対、並びに記録ヘッド１１およ
び１３の対は、近接した位置に設けられる。また、記録
ヘッド１０および１２のアジマスは、異なるものとされ
る。同様に、記録ヘッド１１および１３のアジマスは、
異なるものとされる。さらに、１８０°で対向する記録
ヘッド１０，１１の対が同一アジマスとされる。さら
に、回転ドラムには、再生ヘッド１５、１６、１７およ
び１８が設けられる。これら再生ヘッド１５、１６、１
７および１８の配置ならびにアジマスの関係は、上述の
記録ヘッド１０、１１、１２および１３のものと同様で
ある。The recording heads 10 to 13 described above are mounted on a rotating drum that rotates at, for example, 90 Hz. The pair of recording heads 10 and 12 and the pair of recording heads 11 and 13 are provided at close positions. The azimuths of the recording heads 10 and 12 are different. Similarly, the azimuth of the recording heads 11 and 13 is
It is different. Further, a pair of recording heads 10 and 11 facing each other at 180 ° have the same azimuth. Further, the rotating drum is provided with reproducing heads 15, 16, 17 and 18. These reproducing heads 15, 16, 1
The arrangement of 7 and 18 and the relationship of azimuth are the same as those of the recording heads 10, 11, 12, and 13 described above.

【００２３】回転ドラムに対して、１８０°の巻き付け
角で以て磁気テープが巻き付けられ、記録データは、磁
気テープ上に斜めのトラックとして順次記録される。記
録ヘッドドライバ９Ｒには、記録アンプと共に、ヘッド
の回転と同期して記録信号を切り替えるスイッチング回
路が設けられている。再生ヘッドドライバ９Ｐにも、同
様に、再生アンプおよびスイッチング回路が設けられて
いる。ヘッドの回転と同期したスイッチングパルス２９
が破線で示すように、サーボ回路２８から供給される。The magnetic tape is wound around the rotary drum at a winding angle of 180 °, and the recording data is sequentially recorded on the magnetic tape as oblique tracks. The recording head driver 9R is provided with a switching circuit that switches recording signals in synchronization with the rotation of the head, together with a recording amplifier. Similarly, the reproducing head driver 9P is provided with a reproducing amplifier and a switching circuit. Switching pulse 29 synchronized with head rotation
Are supplied from the servo circuit 28 as shown by a broken line.

【００２４】記録ヘッド１０〜１３および再生ヘッド１
５〜１８にそれぞれ対応して、図１に示すように、Ａ、
Ｂ、Ｃ、Ｄの符号を付した場合、記録ヘッド１０、１２
により、記録ヘッドＡ、Ｂと対応するトラックが同時に
形成され、次に記録ヘッド１１、１３により、記録ヘッ
ドＣ、Ｄと対応するトラックＣ、Ｄが同時に形成され
る。この発明の実施の一形態では、ビデオ信号の１フレ
ーム（１／３０秒）の記録データは、連続する１２トラ
ックに記録される。互いにアジマスの異なる、隣接した
２トラック（ＡおよびＢチャンネル、並びにＣおよびＤ
チャンネル）を１組としてセグメントが構成される。従
って、ビデオ信号の１フレームは、６セグメントからな
る。これら６個のセグメントのそれぞれには、０〜５ま
でのセグメント番号が付される。なお、４チャンネルあ
るオーディオデータは、例えば、各トラックの中央部
に、ビデオデータに挟まれるように記録される。Recording heads 10 to 13 and reproduction head 1
As shown in FIG. 1, A,
When the symbols B, C and D are given, the recording heads 10 and 12
Thus, tracks corresponding to the recording heads A and B are formed at the same time, and then the tracks C and D corresponding to the recording heads C and D are formed simultaneously by the recording heads 11 and 13. In one embodiment of the present invention, one frame (1/30 second) of recording data of a video signal is recorded on 12 consecutive tracks. Two adjacent tracks with different azimuths (A and B channels, and C and D
A channel is set as one set to form a segment. Therefore, one frame of the video signal is composed of six segments. Each of these six segments is assigned a segment number from 0 to 5. The audio data having four channels is recorded, for example, at the center of each track so as to be sandwiched by video data.

【００２５】図２は、この発明を適用できるディジタル
ＶＴＲの他の例を示す。図２は、ビデオカメラとディジ
タルＶＴＲとが一体構成のもので、記録ヘッドおよび再
生ヘッドをそれぞれ８個有する８ヘッドシステムであ
る。６１で示すＣＣＤによってカラー画像が撮像され、
Ａ／Ｄ変換およびカメラプロセッサ６２により２チャン
ネルのビデオ信号に変換される。各チャンネルのビデオ
信号がＢＲＲエンコーダ６３、６４で圧縮符号化され、
ＥＣＣエンコーダ３０、３１に供給される。FIG. 2 shows another example of a digital VTR to which the present invention can be applied. FIG. 2 shows an eight-head system in which a video camera and a digital VTR are integrally configured, each having eight recording heads and eight reproducing heads. A color image is captured by a CCD indicated by 61,
A / D conversion and conversion into a two-channel video signal by the camera processor 62. The video signal of each channel is compression-encoded by BRR encoders 63 and 64,
It is supplied to ECC encoders 30 and 31.

【００２６】ＥＣＣエンコーダ３０、３１によって、各
チャンネルがさらに２チャンネルに分割され、４チャン
ネルの記録データが形成される。記録イコライザ３２、
回転トランス３３および記録ヘッドドライバ３４Ｒを介
して、８個の記録ヘッド３５、３６、３７、３８、３
９、４０、４１、４２に記録データが供給され、磁気テ
ープ１４上に斜めのトラックとして記録される。Each channel is further divided into two channels by the ECC encoders 30 and 31, and four-channel recording data is formed. Recording equalizer 32,
The eight recording heads 35, 36, 37, 38, 3 are transmitted via the rotary transformer 33 and the recording head driver 34R.
The recording data is supplied to 9, 40, 41 and 42, and is recorded on the magnetic tape 14 as oblique tracks.

【００２７】記録ヘッドと同様の再生ヘッド４３、４
４、４５、４６、４７、４８、４９、５０が設けられ、
再生ヘッドの出力信号が再生ヘッドドライバ３４Ｐにて
４チャンネルの再生信号とされる。この再生信号が回転
トランス３３を介して再生イコライザ５２に供給され
る。再生イコライザ５２の出力がＥＣＣデコーダ５３、
５４に供給され、エラー訂正処理がなされる。ＥＣＣデ
コーダ５３、５４の出力では、２チャンネルの再生デー
タが発生し、これらがＢＲＲデコーダ５５、５６で復号
される。Reproducing heads 43 and 4 similar to recording heads
4, 45, 46, 47, 48, 49, 50 are provided,
The output signal of the reproducing head is converted into a four-channel reproducing signal by the reproducing head driver 34P. This reproduction signal is supplied to the reproduction equalizer 52 via the rotary transformer 33. The output of the reproduction equalizer 52 is the ECC decoder 53,
The data is supplied to an error correction processing unit 54 for error correction. At the outputs of the ECC decoders 53 and 54, two-channel reproduced data is generated, and these are decoded by the BRR decoders 55 and 56.

【００２８】サーボ回路５８からのスイッチングパルス
５７がＥＣＣエンコーダ３０、３１、ＥＣＣデコーダ５
３、５４、記録ヘッドドライバ３４Ｒおよび再生ヘッド
ドライバ３４Ｐに供給され、ヘッドの回転と同期したタ
イミング制御がなされる。The switching pulse 57 from the servo circuit 58 is transmitted to the ECC encoders 30 and 31 and the ECC decoder 5
3, 54, the recording head driver 34R and the reproducing head driver 34P, and timing control synchronized with the rotation of the head is performed.

【００２９】ＢＲＲデコーダ５５、５６で圧縮符号化が
とかれた再生データがコンシール回路５９に供給され、
訂正できないエラーの補間がなされる。コンシール回路
５９の出力が出力フィルタ６０に供給される。出力フィ
ルタ６０によって、（３：１：１）信号が（４：２：
２）信号へ変換され、出力ビデオ信号として取り出され
る。The reproduced data compressed and encoded by the BRR decoders 55 and 56 is supplied to a concealing circuit 59.
Interpolation of uncorrectable errors is performed. The output of the concealing circuit 59 is supplied to the output filter 60. The output filter 60 converts the (3: 1: 1) signal into a (4: 2:
2) Converted to a signal and extracted as an output video signal.

【００３０】この図２に示す構成では、記録ヘッドおよ
び再生ヘッドが図１の構成の場合の２倍の個数（すなわ
ち、８個）設けられている。これは、ドラムの回転数を
図１の４ヘッドシステムの場合のものの半分とし、騒音
の発生を抑えるためである。すなわち、図２における４
個の記録ヘッド３５〜３８は、同一アジマスであり、記
録ヘッド３９〜４２も同一アジマスである。記録ヘッド
３５〜３８の組と記録ヘッド３９〜４２の組とは逆アジ
マスである。記録ヘッド３５（Ａ）および３６（Ｅ）の
対、記録ヘッド３７（Ｃ）および３８（Ｇ）の対、記録
ヘッド３９（Ｂ）および４０（Ｆ）の対、記録ヘッド４
１（Ｄ）および４２（Ｈ）の対は、それぞれ１８０度対
向で回転ドラム上に取り付けられている。In the configuration shown in FIG. 2, the number of recording heads and reproduction heads is twice as large as that in the configuration of FIG. 1 (ie, eight). This is to reduce the number of rotations of the drum to half that of the four-head system in FIG. That is, 4 in FIG.
The recording heads 35 to 38 have the same azimuth, and the recording heads 39 to 42 also have the same azimuth. The set of recording heads 35 to 38 and the set of recording heads 39 to 42 have reverse azimuth. A pair of recording heads 35 (A) and 36 (E), a pair of recording heads 37 (C) and 38 (G), a pair of recording heads 39 (B) and 40 (F), and a recording head 4
The pairs 1 (D) and 42 (H) are mounted on a rotating drum 180 ° opposite each other.

【００３１】そして、記録ヘッド３５、３７、３９、４
１がほぼ同時に磁気テープ１４をトレースし、次に、記
録ヘッド３６、３８、４０、４２がほぼ同時に磁気テー
プ１４をトレースする。ドラム回転数を１／２とし、ヘ
ッドの個数を２倍とするので、４ヘッドシステムと同一
のトラックパターンがテープ上に形成される。このよう
に、同時に記録されるトラックは４本ずつである。従っ
て、回転トランス３３を通る記録信号は４系統となり、
サーボ回路５８から供給されるスイッチングパルス５７
によって対向ヘッドが選択される。再生ヘッド４３〜５
０も記録ヘッドと同様の関係を有する。The recording heads 35, 37, 39, 4
1 traces the magnetic tape 14 substantially simultaneously, and then the recording heads 36, 38, 40, 42 trace the magnetic tape 14 substantially simultaneously. Since the number of rotations of the drum is halved and the number of heads is doubled, the same track pattern as that of the four-head system is formed on the tape. Thus, four tracks are simultaneously recorded. Therefore, the recording signal passing through the rotary transformer 33 has four systems,
Switching pulse 57 supplied from servo circuit 58
Selects the opposing head. Reproduction head 43-5
0 has the same relationship as the recording head.

【００３２】図２の８ヘッドシステムでは、再生信号は
４系統で、図１の構成の倍の本数であるが、データレー
トは半分なので、入力段を追加すれば、それ以降は図１
の場合と全く同じ回路で処理できる。また、逆アジマス
についても同様の回路で良いので、結局、ＥＣＣデコー
ダ２１、２２（図１）とＥＣＣデコーダ５５、５６は、
全て同じＩＣで実現できる。この発明は、上述した４ヘ
ッドシステムのディジタルＶＴＲ（図１）および８ヘッ
ドシステムのディジタルＶＴＲ（図２）の何れに対して
も適用することができる。In the eight-head system shown in FIG. 2, the number of reproduced signals is four, which is twice the number of the structure shown in FIG. 1. However, the data rate is half.
The processing can be performed with exactly the same circuit as in the case of. Further, since the same circuit may be used for the reverse azimuth, the ECC decoders 21 and 22 (FIG. 1) and the ECC decoders 55 and 56 are eventually
All can be realized by the same IC. The present invention can be applied to both the 4-head system digital VTR (FIG. 1) and the 8-head system digital VTR (FIG. 2).

【００３３】磁気テープ上に形成される１トラックのフ
ォーマットを図３に示す。このトラックは、ヘッドがト
レースする方向に沿って、データ配置を表している。１
トラックは、ビデオセクタＶ１、Ｖ２とオーディオセク
タＡ１〜Ａ４とに大別される。１トラック内に記録され
るビデオデータおよびオーディオデータを単位として積
符号の符号化がされる。ＯＰ１、ＯＰ２は、ビデオデー
タを積符号化した時に発生する外符号のパリティを示
す。オーディオデータを積符号化した時に発生する外符
号のパリティは、オーディオセクタ内に記録される。各
トラックは等間隔２３３バイトに区切られていて、その
ひとつひとつをシンクブロックと称す。FIG. 3 shows the format of one track formed on a magnetic tape. This track represents the data arrangement along the direction traced by the head. 1
Tracks are roughly divided into video sectors V1 and V2 and audio sectors A1 to A4. The product code is encoded in units of video data and audio data recorded in one track. OP1 and OP2 indicate the parity of the outer code generated when the video data is product-coded. The parity of the outer code generated when product coding the audio data is recorded in the audio sector. Each track is divided into 233 bytes at regular intervals, each of which is called a sync block.

【００３４】１トラック内に記録される各データの長さ
の一例を図３に示す。この例では、１トラック内に、２
７５シンクブロック＋１２４バイトのデータが記録され
る。ビデオセクタは、２２６シンクブロックである。ま
た、１トラックの時間長は約５．６msである。セクタ間
の隙間に無記録部分が挟まっている。この隙間は、エデ
ィットギャップと称され、セクタ単位の記録をする際
に、隣のセクタを消去してしまうことのないように設け
られている。FIG. 3 shows an example of the length of each data recorded in one track. In this example, within one track, 2
75 sync blocks + 124 bytes of data are recorded. The video sector is a 226 sync block. The time length of one track is about 5.6 ms. A non-recorded portion is interposed between the sectors. This gap is called an edit gap, and is provided so that adjacent sectors are not erased when recording is performed in sector units.

【００３５】図４Ａは、ビデオデータに対するエラー訂
正符号の構成の一例である。１トラックに記録される量
のビデオデータ毎にエラー訂正符号化がなされる。すな
わち、この１トラック分のビデオデータが（２１７×２
２６）に配列される。この配列の垂直方向に整列する２
２６ワード（１ワードは、ここでは１バイト）に対して
（２５０，２２６）リード・ソロモン符号の符号化（外
符号の符号化）がなされる。２４ワードの外符号のパリ
ティが付加される。外符号を用いることによって、一例
として、１０ワードまでのエラー訂正、並びに２４ワー
ドまでのイレージャ訂正を行うようにしている。FIG. 4A shows an example of the configuration of an error correction code for video data. Error correction encoding is performed for each amount of video data recorded on one track. That is, the video data for one track is (217 × 2
26). 2 vertically aligned in this array
26 words (1 word is 1 byte in this case) are subjected to (250,226) Reed-Solomon code encoding (outer code encoding). A 24-word outer code parity is added. By using an outer code, for example, error correction of up to 10 words and erasure correction of up to 24 words are performed.

【００３６】また、２次元配列の水平方向に整列する２
１７ワード（ビデオデータまたは外符号のパリティ）に
対して、２ワードのＩＤが付加される。そして、水平方
向に整列する（２１７＋２＝２１９）ワードに対して
（２３１，２１９）リード・ソロモン符号の符号化（内
符号の符号化）がなされる。その結果、１２ワードの内
符号のパリティが発生する。内符号を用いることによっ
て、一例として、４ワードまでのエラー訂正を行い、ま
た、外符号のエラー訂正のためのイレージャフラグが生
成される。Also, the two-dimensional array 2
A 2-word ID is added to 17 words (video data or parity of the outer code). The (231, 219) Reed-Solomon code is encoded (the inner code is encoded) for the (217 + 2 = 219) words aligned in the horizontal direction. As a result, parity of the inner code of 12 words is generated. By using the inner code, for example, error correction of up to four words is performed, and an erasure flag for error correction of the outer code is generated.

【００３７】なお、オーディオデータに対しても、１ト
ラック中のデータ量は異なるが、ビデオデータと同様に
積符号の符号化がなされる。The audio data is encoded with a product code in the same manner as video data, although the data amount in one track is different.

【００３８】外符号の符号化がされ、ＩＤを含む外符号
の符号化出力に対して内符号の符号化がなされる。内符
号の符号化方向にデータが切り出され、ブロックシンク
が付加されることによって、図４Ｂに示すように、２３
３バイト長の１シンクブロックが構成される。すなわ
ち、図４Ａの配列の各行の（２＋２１７＋１２＝２３
１）ワードに対して２ワードのブロックシンクが付加さ
れる。磁気テープ上には、シンクブロックが連続するデ
ータが必要に応じてディジタル変調の処理を受けてから
記録される。The outer code is encoded, and the encoded output of the outer code including the ID is encoded with the inner code. As shown in FIG. 4B, data is cut out in the coding direction of the inner code and block syncs are added, so that
One sync block having a length of 3 bytes is configured. That is, (2 + 217 + 12 = 23) in each row of the array of FIG.
1) A 2-word block sync is added to a word. On the magnetic tape, data having successive sync blocks is recorded after being subjected to digital modulation processing as necessary.

【００３９】各シンクブロックには、シンクパターンの
後に２バイトのＩＤ（ＩＤ０およびＩＤ１）が挿入され
る。ＩＤ０は、シンクブロック番号を示す。１トラック
内のシンクブロックは、シンクブロック番号によって、
区別可能とされている。また、ＩＤ１には、オーディオ
セクタ／ビデオセクタを区別するフラグ、アジマスが異
なる隣接するトラックを区別するためのトラック番号、
０〜５のセグメント番号の情報が挿入される。さらに、
圧縮符号化のパラメータ（フレーム内符号化／フィール
ド内符号化、高品質／標準品質、シャッフリングパター
ン）のフラグもＩＤ１に挿入される。A 2-byte ID (ID0 and ID1) is inserted into each sync block after the sync pattern. ID0 indicates a sync block number. The sync block in one track is determined by the sync block number.
It is distinguishable. ID1 includes a flag for distinguishing an audio sector / video sector, a track number for distinguishing adjacent tracks having different azimuths,
Information of segment numbers 0 to 5 is inserted. further,
Flags for compression encoding parameters (intra-frame encoding / intra-field encoding, high quality / standard quality, shuffling pattern) are also inserted into ID1.

【００４０】さらに、各シンクブロック中の２１７ワー
ドのデータ中の先頭の１ワード（ＨＤで示す）は、デー
タヘッダである。このデータヘッダ中には、データの量
子化特性等を示す情報と共に、１ビットのシンクエラー
フラグ挿入される。Further, the first word (indicated by HD) of the 217-word data in each sync block is a data header. In this data header, a 1-bit sync error flag is inserted together with information indicating the quantization characteristics of the data.

【００４１】次に図５を用いて、ＥＣＣデコーダ（２
１、２２、５３または５４）のより詳細な構成を説明す
る。６０は、ＥＣＣデコーダのＩＣ回路の部分を示す。
このＥＣＣデコーダＩＣ６０に対して、９４Ｍｂｐｓの
記録レートで再生されるシリアルデータと、それから生
成したクロックがパラレルで入力され、Ｓ／Ｐ変換器６
１に入力され、シリアルからパラレルデータへ変換され
た８ビット幅のデータと、１／８分周されたクロックに
なる。Next, referring to FIG. 5, the ECC decoder (2
1, 22, 53 or 54) will be described in more detail. Reference numeral 60 denotes an IC circuit portion of the ECC decoder.
Serial data reproduced at a recording rate of 94 Mbps and a clock generated from the serial data are input to the ECC decoder IC 60 in parallel.
1 and converted into 8-bit data converted from serial to parallel data and a 1/8 frequency-divided clock.

【００４２】この段階のデータは、高速の１ビット幅の
データが単純に１１Ｍｂｐｓレートの８ビット幅に低速
化されただけなので、バイト単位およびシンクブロック
単位の切れ目が適当であり、同期検出回路６２の同期検
出機能によって、それらが正規のデータ列に変換され
る。バイトの切れ目は、同期検出回路６２の出力端子の
ビットアサインに規定され、また、シンクブロックの切
れ目は、同期検出回路６２で追加されるストローブパル
スで規定される。次にレート変換器６３によって、シス
テムクロック４６ＭHzに乗せ替えられる。At this stage, since the high-speed 1-bit data is simply reduced in speed to the 8-bit width of the 11 Mbps rate, the break in the byte unit and the sync block unit is appropriate. Are converted to a regular data sequence by the synchronization detection function. The break between the bytes is defined by the bit assignment of the output terminal of the synchronization detection circuit 62, and the break between the sync blocks is defined by the strobe pulse added by the synchronization detection circuit 62. Next, the rate is changed to 46 MHz by the rate converter 63.

【００４３】以上は、メイン入力系の回路であるが、前
述の通り、カムコーダー（８ヘッドシステム）の場合の
信号処理では、補助入力も供給され、補助系で再生デー
タを処理するために、メイン系と同様にＳ／Ｐ変換器６
５、同期検出回路６６、レート変換器６７が設けられて
いる。これらの回路が出力するデータパケットは、混合
器６８のＯＲ回路で１系統に混合される。もともと１１
Ｍｂｐｓのレートで来た信号が４６Ｍｂｐｓのレートに
変換される。従って、各パケット間に隙間が空くので、
メイン系とサブ系のデータの混合が可能である。但し、
無造作に混合処理を行うと、両方の系のデータが衝突す
るため、二つのレート変換器６３，６７は互いにビジー
を参照に調歩していて、相手の出力中は出力を留めるよ
うにしている。このとき同時に、パケットの出所が判別
できるように、サブ／メインという１ビットのフラグを
パケット中に埋め込む。The above is the circuit of the main input system. As described above, in the signal processing in the case of the camcorder (8-head system), an auxiliary input is also supplied. S / P converter 6 as in the system
5, a synchronization detection circuit 66 and a rate converter 67 are provided. The data packets output from these circuits are mixed into one system by the OR circuit of the mixer 68. Originally 11
A signal coming at a rate of Mbps is converted to a rate of 46 Mbps. Therefore, there is a gap between each packet,
It is possible to mix data of main system and sub system. However,
If the mixing process is performed casually, the data of both systems will collide, so that the two rate converters 63 and 67 start each other with a busy reference and keep the output during the output of the other party. At this time, a 1-bit flag of sub / main is embedded in the packet so that the source of the packet can be determined.

【００４４】入力されるヘッド切替え信号は、内部回路
の遅延時間分、タイミング生成器６４にて遅延され、ま
た、テープ走行方向を示す情報等が同様に遅延され、レ
ート変換器６３，６７にてパケットに埋め込まれる。レ
ート変換器６３，６７には、ヘッド切替えのタイミング
で初期化され、ストローブパルスでカウントされるカウ
ンタによって、フォーマット的にデータ無記録区間（以
下ギャップと称する）であるか否かを判別し、その情報
もパケットに折り込む。The input head switching signal is delayed by the timing generator 64 for the delay time of the internal circuit, and information indicating the tape running direction is similarly delayed. Embedded in the packet. The rate converters 63 and 67 are initialized at the timing of head switching, and determined by a counter counted by a strobe pulse whether or not the data is a data non-recording section (hereinafter referred to as a gap) in a format. Information is also included in the packet.

【００４５】混合器６８から出力されたパケットは、内
符号デコーダ６９によって内符号訂正される。このデコ
ーダ６９から得られるエラー訂正情報、つまり「訂正不
能か否か」「何シンボル（何バイト）訂正した」という
情報は、エラーモニタエンコーダ７０に入力され、その
他の情報と混ぜて符号化され、メイン、サブの各３ビッ
トずつの信号に集約されて、ＩＣ６０の外部に出力され
る。その信号は、抵抗加算型のＤ／Ａ変換器８１，８３
によって合成され、例えばオシロスコープによってテス
トピン８２，８４からそれぞれ観測できるようにされ
る。Ｄ／Ａ変換８１，８３は、抵抗加算型以外の別の方
式も可能である。The packet output from the mixer 68 is subjected to inner code correction by an inner code decoder 69. The error correction information obtained from the decoder 69, that is, the information as to whether or not the correction is impossible and the information as to how many symbols (how many bytes) have been corrected, is input to the error monitor encoder 70 and encoded by mixing with other information. The signals are collected into signals of three bits each for main and sub, and output outside the IC 60. The signals are supplied to D / A converters 81 and 83 of the resistance addition type.
And can be observed from the test pins 82 and 84 by an oscilloscope, for example. As the D / A converters 81 and 83, another system other than the resistance addition type can be used.

【００４６】一方、内符号デコーダ６９から出る本線デ
ータには、エラーモニタエンコーダ７０に与えたものと
同じエラー訂正情報がパケット上にも埋め込まれて、Ｉ
Ｄ復元回路７１に入力される。内符号デコーダ６９で内
符号訂正不能だった場合、ＩＤを信用できない。しかし
ながら、メモリコントローラ７４では、そのＩＤを参考
にして外符号訂正の系列や順番を決めるので、ＩＤを再
現する必要がある。前後の訂正不能でないパケットのＩ
Ｄなどから予想して、訂正不能のパケットのＩＤを再現
するのが、ＩＤ復元回路７１の機能である。このＩＤ復
元回路７１は、後から来るパケットも参照するために、
３個のパケットを格納できるＲＡＭを、メイン系とサブ
系とでそれぞれに持っている。そのＲＡＭを流用して、
１６ビット幅への変換、並びにビデオ外符号デコーダ７
４との調歩を、ビジー信号を参照して行っている。On the other hand, in the main line data output from the inner code decoder 69, the same error correction information as that given to the error monitor encoder 70 is embedded in the packet.
It is input to the D restoration circuit 71. If the inner code cannot be corrected by the inner code decoder 69, the ID cannot be trusted. However, since the memory controller 74 determines the sequence and order of the outer code correction with reference to the ID, it is necessary to reproduce the ID. I of the uncorrectable packet before and after
The function of the ID restoration circuit 71 is to reproduce the ID of an uncorrectable packet, as expected from D or the like. The ID restoring circuit 71 refers to a packet that comes later,
The main system and the sub system each have a RAM capable of storing three packets. Using that RAM,
Conversion to 16-bit width and outer video decoder 7
4 is performed with reference to the busy signal.

【００４７】ＩＤ復元回路７１から出力される本線デー
タは、デスクランブル回路７２によって、デスクランブ
ル処理などが加えられる。デスクランブル回路７２から
出力された本線データは、メモリコントローラ７４を介
してＳＤＲＡＭ（Synchronous Dynamic Random Access
Memory) ７５に蓄えられていく。The main line data output from the ID restoration circuit 71 is subjected to a descrambling process and the like by a descrambling circuit 72. The main line data output from the descramble circuit 72 is transmitted to a SDRAM (Synchronous Dynamic Random Access) through a memory controller 74.
Memory) Stored in 75.

【００４８】ビデオデータは、外符号単位である１トラ
ック分が溜まったところで、ビデオ外符号デコーダ７６
による外符号訂正処理が開始され、結果は再びＳＤＲＡ
Ｍ７５に戻される。この処理は、パケットに埋め込まれ
たヘッド切替え信号の変化を検出して起動される。さら
に、ＳＤＲＡＭ７５に溜まっているデータは、基準フレ
ームパルスから得られるタイミングで、エラーフラグ、
ストローブパルスを添えて、エラーモニタエンコーダ７
０からＩＣの外部に出力される。In the video data, when one track corresponding to the outer code unit is accumulated, the video outer code decoder 76
The outer code correction process is started by
Returned to M75. This process is started by detecting a change in the head switching signal embedded in the packet. Further, the data stored in the SDRAM 75 has an error flag,
Error monitor encoder 7 with strobe pulse
0 is output to the outside of the IC.

【００４９】一方、オーディオデータは、オーディオプ
ロセッサ７８で外符号訂正、デシャッフル、エラー補間
などの処理が加えられた後、シリアルデータに変換され
て出力端子７９から出力される。On the other hand, the audio data is subjected to processes such as outer code correction, deshuffling, and error interpolation by an audio processor 78, then converted into serial data, and output from an output terminal 79.

【００５０】以上説明したほかに、システムコントロー
ルのマイコン（以下、シスコンと称する）が各種設定を
したり、エラー情報を読み取ったりするために、専用の
シスコンインターフェース（図示せず）が設けられてい
る。シスコンによって、エラーモニタの設定を変更でき
るようにされている。In addition to the above, a dedicated system control interface (not shown) is provided for a system control microcomputer (hereinafter referred to as system control) to make various settings and read error information. . The error monitor settings can be changed by the system controller.

【００５１】次に、エラーモニタエンコーダ７０につい
て、詳細に説明する。図６がエラーモニタエンコーダ７
０およびその周辺の回路構成を示す。９０と９１は、図
５における内符号デコーダ６９を構成するデコーダコア
および後処理回路である。デコーダコア９０は、符号を
解読しエラー訂正を施す訂正回路本体であり、後処理回
路９１は、デコーダコア９０から本線出力される信号か
らタイミングを抽出したり、フラグを抽出する。これら
本線処理回路から付随的に得られる信号を利用して、エ
ラーモニタエンコーダ７０が動作している。エラーモニ
タエンコーダ７０には、外部からモード信号が供給され
る。モード信号によりモード０およびモード１が切り替
えられる。Next, the error monitor encoder 70 will be described in detail. FIG. 6 shows the error monitor encoder 7
0 and its peripheral circuit configuration are shown. Numerals 90 and 91 are a decoder core and a post-processing circuit which constitute the inner code decoder 69 in FIG. The decoder core 90 is a correction circuit main body that decodes a code and performs error correction, and the post-processing circuit 91 extracts a timing and a flag from a signal output from the decoder core 90 to the main line. The error monitor encoder 70 operates using signals incidentally obtained from these main processing circuits. The error monitor encoder 70 is supplied with a mode signal from the outside. Mode 0 and mode 1 are switched by the mode signal.

【００５２】まず、基本動作であるモード０におけるメ
イン側出力の経路について説明する。エンコーダ９２
は、プライオリティエンコーダであり、デコーダコア９
０からトータルエラー（３ビット）およびコードエラー
が供給され、また、後処理回路９１からギャップステー
タスと、シンクチップとか供給される。トータルエラー
は、訂正数を表し、コードエラーは、訂正不能信号であ
る。シンクチップは、内符号系列出力の先頭７クロック
幅のパルスである。ギャップステータスは、パケットか
ら抽出したギャップ情報である。First, the main output path in mode 0, which is the basic operation, will be described. Encoder 92
Is a priority encoder, and the decoder core 9
A total error (3 bits) and a code error are supplied from 0, and a gap status and a sync chip are also supplied from the post-processing circuit 91. The total error indicates the number of corrections, and the code error is an uncorrectable signal. The sync chip is a pulse having a leading 7 clock width of the inner code sequence output. The gap status is gap information extracted from a packet.

【００５３】エンコーダ９２は、これらの入力からレベ
ル０からレベル７までの３ビットの値（モニタデータ）
を発生する。この信号は、セレクタ９４を経てラッチ９
５でラッチされ、外部端子９６に出力され、図５で示し
た外付のＤ／Ａ変換器８１でＤ／Ａ変換され、テストピ
ン８２に取り出される。これらの一連の処理によって、
図７Ａに示すような１シンクブロック周期のモード０の
波形がテストピン８２に現れる。例えばテストピン８２
にオシロスコープのプローブを接続することで、この波
形を観測することができる。The encoder 92 outputs a 3-bit value (monitor data) from these inputs from level 0 to level 7.
Occurs. This signal is supplied to the latch 9 via the selector 94.
5, is output to the external terminal 96, is D / A converted by the external D / A converter 81 shown in FIG. 5, and is taken out to the test pin 82. Through a series of these processes,
A mode 0 waveform of one sync block period as shown in FIG. For example, the test pin 82
This waveform can be observed by connecting an oscilloscope probe to the oscilloscope.

【００５４】この図７Ａに示す波形のレベルの意味は、
エンコーダ９２による符号化によって以下のように規定
される。The meaning of the level of the waveform shown in FIG.
The encoding by the encoder 92 defines the following.

【００５５】 Ｌ０（レベル０）：シンクチップ（パケットの先頭を示
す。） Ｌ１（レベル１）：ギャップポジション（タイミング的
に無効を表す。） Ｌ３（レベル３）：ノーエラー（エラー無しを示す。） Ｌ４（レベル４）：１エラー（１個のエラーが訂正され
た。） Ｌ５（レベル５）：幾つかのエラー（数個のエラーが訂
正された。） Ｌ７（レベル７）：コードエラー（訂正不能であっ
た。） モード信号によってセレクタ９４が入力を切り替えるこ
とが可能で、モード１では、エンコーダ９２の出力に代
えてエンコーダ９３の出力をセレクタ９４が選択する。
エンコーダ９２による動作がモード０であり、エンコー
ダ９３による動作がモード１である。モード１では、モ
ード０とは、出力波形も信号源も異なる。L0 (level 0): sync chip (indicates the beginning of a packet) L1 (level 1): gap position (indicates timing is invalid) L3 (level 3): no error (indicates no error) L4 (level 4): one error (one error has been corrected) L5 (level 5): some errors (several errors have been corrected) L7 (level 7): code error (correction) The input could be switched by the selector 94 by the mode signal. In mode 1, the selector 94 selects the output of the encoder 93 instead of the output of the encoder 92.
The operation by the encoder 92 is mode 0, and the operation by the encoder 93 is mode 1. In mode 1, the output waveform and signal source are different from mode 0.

【００５６】エンコーダ９３に対しては、デコーダコア
９０からエラー位置（訂正した位置）を示す信号と、そ
の内符号列が訂正不能であったことを示すコードエラー
が供給される。また、後処理回路９１から符号系列出力
期間を表す Period と、パケットから抽出したギャップ
ステータス、パケットから抽出したオーディオ／ビデオ
の判別情報Ａ／Ｖ_- Flagが供給される。To the encoder 93, a signal indicating an error position (corrected position) and a code error indicating that the code string cannot be corrected are supplied from the decoder core 90. Further, a period indicating the code sequence output period, a gap status extracted from the packet, and audio / video discrimination information A / V _- Flag extracted from the packet are supplied from the post-processing circuit 91.

【００５７】エンコーダ９３は、これらの信号をレベル
０〜レベル７の範囲の値のモニタデータに符号化する。
エンコーダ９３の出力は、セレクタ９４を経てラッチ９
７でラッチされ、外部端子９８に出力され、図５で示し
た外付のＤ／Ａ変換器８３でＤ／Ａ変換され、テストピ
ン８４に取り出される。これらの一連の処理によって、
図７Ｂに示すような１シンクブロック周期のモード１の
波形がテストピン８４に現れる。例えばテストピン８４
にオシロスコープのプローブを接続することで、この波
形を観測することができる。The encoder 93 encodes these signals into monitor data having values ranging from level 0 to level 7.
The output of the encoder 93 is supplied to the latch 9 via the selector 94.
7, output to the external terminal 98, D / A converted by the external D / A converter 83 shown in FIG. 5, and taken out to the test pin 84. Through a series of these processes,
A waveform of mode 1 with one sync block period as shown in FIG. For example, test pin 84
This waveform can be observed by connecting an oscilloscope probe to the oscilloscope.

【００５８】この図７Ｂに示す波形のレベルの意味は、
エンコーダ９３による符号化によって以下のように規定
される。The meaning of the level of the waveform shown in FIG.
The encoding by the encoder 93 is defined as follows.

【００５９】 Ｌ０（レベル０）：アウトサイド（デコーダ出力期間以
外を示す。） Ｌ１（レベル１）：ギャップポジション（タイミング的
に無効を表す。） Ｌ２（レベル２）：ビデオ・ノーエラー（ビデオデータ
のエラー無しを示す。） Ｌ３（レベル３）：オーディオ・ノーエラー（オーディ
オデータのエラー無しを示す。） Ｌ５（レベル５）：コードエラー（訂正不能であっ
た。） Ｌ７（レベル７）：訂正された（エラーが検出され、訂
正された位置） なお、モード０およびモード１の間で、各レベルが等し
い。L0 (level 0): outside (indicates a period other than the decoder output period) L1 (level 1): gap position (invalid in terms of timing) L2 (level 2): video no error (video data error) L3 (level 3): audio no error (indicates no audio data error) L5 (level 5): code error (cannot be corrected) L7 (level 7): corrected (Position where an error is detected and corrected) Note that the levels are equal between mode 0 and mode 1.

【００６０】図７Ｂにおいて、デコーダアクティブは、
２３１クロックの期間と対応し、この期間で内符号の復
号動作がされることを表す。さらに、この期間内で、若
し、エラーが検出され、訂正された箇所が一つの場合で
は、１クロック幅の出力が発生する。In FIG. 7B, the decoder active is
This corresponds to a period of 231 clocks, and indicates that an inner code decoding operation is performed in this period. Further, within this period, if an error is detected and only one portion is corrected, an output of one clock width is generated.

【００６１】また、デコーダコア９０が訂正処理をした
パケットがサブ側入力からのものである場合、パケット
から得られるサブ／メイン信号は、サブであることを示
している。この情報と、インバータ９９で反転した反転
信号を、セレクタ９４からの信号が入力されているラッ
チ９７と９５の、ラッチ許可入力 enable に加える。そ
れによって、別系統の入力に対して別系統の出力が実現
される。すなわち、サブ側だった場合、セレクタ９４で
選択された信号は、ラッチ９５にはラッチされず、その
結果、メイン側のテストピン８２の状態が保持される。
一方のラッチ９７にはラッチされ、外部端子９８に出力
され、図５に示す外付Ｄ／Ａ変換器８３で変換され、サ
ブ側のテストピン８４に出力される。When the packet corrected by the decoder core 90 is from a sub-side input, it indicates that the sub / main signal obtained from the packet is a sub. This information and the inverted signal inverted by the inverter 99 are added to the latch enable inputs enable of the latches 97 and 95 to which the signal from the selector 94 has been input. Thereby, another system output is realized with respect to another system input. That is, when the signal is on the sub side, the signal selected by the selector 94 is not latched by the latch 95, and as a result, the state of the test pin 82 on the main side is held.
The signal is latched by one latch 97, output to an external terminal 98, converted by an external D / A converter 83 shown in FIG. 5, and output to a test pin 84 on the sub side.

【００６２】図示していないが、この例では、シスコン
の設定によって、ギャップステータスを無視するモード
も用意されている。これにより、ギャップにおいてレベ
ル１への置き換えを禁止できるので、ギャップにおいて
発生したクロストークによる誤検出の観測も容易であ
る。Although not shown, in this example, a mode for ignoring the gap status by setting the system controller is also provided. As a result, the replacement with level 1 can be prohibited in the gap, and it is easy to observe erroneous detection due to crosstalk generated in the gap.

【００６３】上述したエラーモニタエンコーダ７０によ
って、どのようにテープヘッド系の状態が観測されるの
か、図７Ｃにその一例を示す。この図７Ａは、モード０
における１トラック期間の波形であり、また、シンクチ
ップの図示は省略されている。FIG. 7C shows an example of how the state of the tape head system is observed by the error monitor encoder 70 described above. FIG. 7A shows the mode 0
, And the sync chip is not shown in the figure.

【００６４】図７Ｃの例では、先ず、トラックの先頭で
は、前のトラックのポストアンブルからプリアンブルま
での間、１０１で示すようにＬ１（レベル１、つまり、
ギャップを表すレベル）になる。この間は無信号であ
り、訂正結果は全てエラーとなるので、もし、ギャップ
ステータスによる置き換えをしないと、Ｌ７（レベル
７）になる。手入れの良い正常なＶＴＲならば、殆どの
期間は、１００で示すように、Ｌ３（レベル３、つま
り、ノーエラー）である。In the example of FIG. 7C, first, at the beginning of the track, from the postamble to the preamble of the previous track, L1 (level 1, ie,
Level indicating the gap). During this period, there is no signal, and all the correction results are errors. Therefore, if the replacement is not performed by the gap status, it becomes L7 (level 7). For a well-maintained normal VTR, most of the time, as indicated by 100, is L3 (level 3, ie no error).

【００６５】ノイズによる単発エラーは１０２で示すよ
うにＬ４（レベル４）で、ひとつの内符号系列に集中す
れば１０５で示すようにＬ５（レベル５）が観測され
る。テープの傷で、ドロップアウトが生じると、１０５
のようにＬ７（レベル７）、つまり訂正不能を示す。The single error due to noise is L4 (level 4) as indicated by 102, and if concentrated on one inner code sequence, L5 (level 5) is observed as indicated by 105. If the tape scratches and drops out, 105
L7 (level 7), that is, uncorrectable.

【００６６】この発明の実施の一形態では、トラックの
中央に４セクタのオーディオデータが含まれ、それらの
間は、エディットギャップ（無信号）であるため、図７
Ｃにおいて１０４で示すように、Ｌ１が飛び石風に挿入
される。これらも、トラック先頭と同様にギャップステ
ータスを無視すると、Ｌ７となる。このＬ１作るための
基準タイミングであるヘッドスイッチングパルスが仮に
遅れた場合、ギャップによるＬ７が出力されてしまい、
その後の通常パケットがＬ１に置き換えられることにな
る。In the embodiment of the present invention, four sectors of audio data are included in the center of the track, and there is an edit gap (no signal) between them.
As shown at 104 in C, L1 is inserted in the stepping stone style. These are also L7 if the gap status is ignored as in the case of the track head. If the head switching pulse, which is the reference timing for making L1, is delayed, L7 is output due to the gap,
Subsequent normal packets will be replaced with L1.

【００６７】テープ走行系の調整不良などで、トラック
の終り付近で除々に再生レベルが低下する、という現象
がある場合、１０６で示すような波形が観測される。再
生レベルの低下で、Ｓ／Ｎが次第に劣化していくので、
単発的なエラー（Ｌ４）が現れ、途中でエラー無しとな
り、最後には訂正不能レベルＬ７に至る、という具合で
ある。その後は、トラック間のギャップのためにＬ１と
なる。In the case where there is a phenomenon that the reproduction level gradually decreases near the end of the track due to an improper adjustment of the tape running system, a waveform indicated by 106 is observed. As the playback level decreases, the S / N gradually deteriorates.
A single error (L4) appears, there is no error on the way, and finally it reaches the uncorrectable level L7. After that, it becomes L1 due to the gap between tracks.

【００６８】さらに、トラック全体を見渡して、Ｌ７の
パケット数を数え、それが外符号の訂正能力による訂正
限界数を越える数であるなら、外符号でも訂正不能に陥
ることが判断できる。Further, the entire track is counted, and the number of L7 packets is counted. If the number exceeds the limit of correction due to the correction capability of the outer code, it can be determined that even the outer code cannot be corrected.

【００６９】この発明の実施の一形態では、各種情報を
３ビットに集約しているが、各界からの要求やピン数の
都合でビット数は上下しうる。また、２系統の入力に対
応しているが、１系統でも良いし、逆に、より多い系統
数ても構わない。In the embodiment of the present invention, various kinds of information are collected into three bits. However, the number of bits may be increased or decreased due to requests from various fields or the number of pins. In addition, although two systems of inputs are supported, one system may be used, or conversely, a larger number of systems may be used.

【００７０】さらに、エンコーダは、モードに応じて二
つ設けているが、その個数は、要求に応じて、変更でき
る。また、二つのエンコーダを独立させて、出力で機能
を切替えているが、部分的な切替えなら、エンコーダ内
にセレクタの機能を持たせることも可能である。Further, two encoders are provided according to the mode, but the number can be changed as required. In addition, although the two encoders are independent and their functions are switched by output, it is also possible to provide a function of a selector in the encoder if it is partially switched.

【００７１】また、エンコーダ出力のトータルエラーを
３ビットとしたが、そのビット数は、エンコーダの出力
本数に応じて増減するし、下位ビットを省略することも
可能である。また、ノーエラーと幾つかのエラーを同じ
レベルにしたり、幾つかのエラーの中に段階を付けたり
することも考えられる。Although the total error of the encoder output is set to 3 bits, the number of bits may be increased or decreased according to the number of encoder outputs, and the lower bits may be omitted. It is also conceivable to make no errors and some errors at the same level, or to grade in some errors.

【００７２】この例では、定常的に出力される信号に、
各々専用の値を割り当てているが、例えばギャップとノ
ーエラーを同一レベルする、といった絞り込みも可能で
ある。逆に、位置に応じてギャップと対応するレベルを
変えるなど、表現される情報を増やすこともできる。In this example, the signals output constantly are:
Although dedicated values are respectively assigned, it is also possible to narrow down, for example, to set the gap and the no error to the same level. Conversely, the information to be expressed can be increased, for example, by changing the level corresponding to the gap according to the position.

【００７３】なお、以上の説明では、１１２５本／６０
Ｈｚのシステムにこの発明を適用させた場合について説
明したが、これはこの例に限定されるものではない。例
えば、この発明は、フィールド周波数が５９．９４Ｈｚ
であるＮＴＳＣのシステムに適用させることも容易であ
る。この場合には、各インターフェイスならびにクロッ
ク周波数を、それぞれ１．００１（＝６０／５９．９
４）で除した値とすればよい。In the above description, 1125 lines / 60
Although the description has been made of the case where the present invention is applied to a Hz system, the present invention is not limited to this example. For example, in the present invention, the field frequency is 59.94 Hz.
It is also easy to apply to the NTSC system. In this case, each interface and clock frequency are respectively set to 1.001 (= 60 / 59.9).
What is necessary is just to make the value divided by 4).

【００７４】さらに、この発明は、ビデオ信号のみ、オ
ーディオ信号のみの再生に対しても同様に適用すること
ができる。Further, the present invention can be similarly applied to reproduction of only a video signal and only an audio signal.

【００７５】[0075]

【発明の効果】以上説明したこの発明は、以下のような
効果を奏する。The present invention described above has the following effects.

【００７６】訂正レベルがアナログ的に読み取れるの
で、信号源の状態を把握するのが容易になる。Since the correction level can be read in an analog manner, it is easy to grasp the state of the signal source.

【００７７】外符号でも訂正不能に陥る、という危険性
も、同時に観測できるようになる。The danger that even the outer code cannot be corrected can be observed at the same time.

【００７８】エラーの起きたシンクブロックの位置がシ
ンクチップの数から読み取れるので、正確な状態解析が
可能になる。Since the position of the sync block in which an error has occurred can be read from the number of sync chips, accurate state analysis can be performed.

【００７９】常に存在する無効データ期間でのエラーが
ミュートされ、純粋なエラーだけでトリガできるので、
余計な情報が省けて、問題の現象を捉えやすくなる。Since errors in invalid data periods that are always present are muted and can be triggered only by pure errors,
This saves extra information and makes it easier to catch the problem phenomenon.

【００８０】タイミングの調整が狂っていると、ギャプ
でのエラーがミュートされず、ずれが波形に表現され
る。これを利用して、タイミング調整にも使用すること
ができる。If the timing adjustment is incorrect, the error in the gap is not muted, and the deviation is expressed in a waveform. By utilizing this, it can also be used for timing adjustment.

【００８１】クロストークなどで、定常的なエラーが発
生している場合、シンクブロック内の訂正箇所が観測で
きるので、雑音源の正確なタイミングが把握できる。When a steady error occurs due to crosstalk or the like, the correct position in the sync block can be observed, so that the exact timing of the noise source can be grasped.

【００８２】別系統から入力される信号に対して、独立
にテストピンを持つので、各入力の状態が一目瞭然であ
る。Since a test pin is provided independently for a signal input from another system, the state of each input is clear at a glance.

【００８３】さらにこの発明を実施するための追加回路
は、極めて小規模なデジタル回路なので、エラー訂正の
ＩＣに内蔵することができる。また、外付けとなるＤ／
Ａ変換器も、ビット数が少ないので、抵抗数本で充分で
ある。つまり、これだけ多くの情報が観測できて、動作
確認や不良修理に有効なテストピンが僅かなコストアッ
プで実現できる。Further, the additional circuit for implementing the present invention is a very small digital circuit, and can be built in an error correction IC. In addition, D /
Since the A converter has a small number of bits, several resistors are sufficient. In other words, such a large amount of information can be observed, and a test pin effective for operation check and defect repair can be realized with a slight increase in cost.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の実施の一形態の記録／再生のための
構成の一例を示すブロック図である。FIG. 1 is a block diagram illustrating an example of a configuration for recording / reproduction according to an embodiment of the present invention.

【図２】この発明の実施の一形態の記録／再生のための
構成の他の例を示すブロック図である。FIG. 2 is a block diagram showing another example of a configuration for recording / reproduction according to the embodiment of the present invention.

【図３】１トラックのデータフォーマットの一例を示す
略線図である。FIG. 3 is a schematic diagram illustrating an example of a data format of one track.

【図４】エラー訂正符号およびシンクブロックの説明に
用いる略線図である。FIG. 4 is a schematic diagram used for describing an error correction code and a sync block.

【図５】エラー訂正デコーダの一例のブロック図であ
る。FIG. 5 is a block diagram illustrating an example of an error correction decoder.

【図６】エラーモニタエンコーダの一例のブロック図で
ある。FIG. 6 is a block diagram illustrating an example of an error monitor encoder.

【図７】エラーモニタエンコーダからテストピンに取り
出されるアナログ波形のいくつかの例を示す波形図であ
る。FIG. 7 is a waveform chart showing some examples of analog waveforms taken out from an error monitor encoder to test pins.

【符号の説明】[Explanation of symbols]

１・・・ビデオデータの入力端子、３，４・・・ＢＲＲ
エンコーダ、５，６・・・ＥＣＣエンコーダ、２１，２
２・・・ＥＣＣデコーダ、２３，２４・・・ＢＲＲデコ
ーダ、２７・・・ビデオデータの出力端子、６９・・・
内符号デコーダ、７０・・・・エラーモニタエンコー
ダ、７６・・・ビデオ外符号デコーダ、８１，８３・・
・Ｄ／Ａ変換器、８２，８４・・・テストピン、９２，
９３・・・モニタデータを発生するエンコーダ1 ... video data input terminal, 3, 4 ... BRR
Encoder, 5, 6 ... ECC encoder, 21, 22
2 ... ECC decoder, 23, 24 ... BRR decoder, 27 ... Video data output terminal, 69 ...
An inner code decoder, 70... An error monitor encoder, 76... A video outer code decoder, 81, 83.
D / A converters, 82, 84 ... test pins, 92,
93 ... Encoder that generates monitor data

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 記録媒体からディジタル情報信号を再生
するディジタル情報信号再生装置において、 再生データに対してエラー訂正符号の復号を行うエラー
訂正デコーダと、 上記エラー訂正デコーダから、上記再生データのシンボ
ル単位で、エラー無しと、訂正不能と、訂正したエラー
数とを含むエラー訂正結果の情報を受け取り、受け取っ
た上記エラー訂正結果の情報に応じた複数ビットのモニ
タデータを出力するエンコーダと、 上記モニタデータをアナログ値に変換するＤ／Ａ変換器
と、 上記Ｄ／Ａ変換器の出力から導出されたモニタ用端子と
からなることを特徴とするディジタル情報信号再生装
置。1. A digital information signal reproducing apparatus for reproducing a digital information signal from a recording medium, comprising: an error correction decoder for decoding an error correction code with respect to reproduction data; An encoder that receives error correction result information including no error, uncorrectable, and the number of corrected errors, and outputs a plurality of bits of monitor data according to the received error correction result information; and A digital information signal reproducing device, comprising: a D / A converter for converting into an analog value; and a monitor terminal derived from an output of the D / A converter. 【請求項２】 請求項１において、 上記エンコーダは、上記再生データの系列の切れ目を、
専用の値で置き換えることを特徴とするディジタル情報
信号再生装置。2. The method according to claim 1, wherein the encoder determines a break in a sequence of the reproduction data.
A digital information signal reproducing device characterized in that the digital information signal is replaced with a dedicated value. 【請求項３】 請求項１において、 上記エンコーダは、別経路で入力したタイミング信号か
ら、無効データ部分を予測し、その部分を別の値で置き
換えることを特徴とするディジタル情報信号再生装置。3. The digital information signal reproducing device according to claim 1, wherein the encoder predicts an invalid data portion from a timing signal input through another path, and replaces the invalid data portion with another value. 【請求項４】 請求項１において、 上記エンコーダは、一つの上記エラー訂正デコーダから
出力されたエラー訂正結果の情報から発生したモニタデ
ータを振り分け、系統毎に別の端子に出力することを特
徴とするディジタル情報信号再生装置。4. The apparatus according to claim 1, wherein the encoder sorts monitor data generated from information of an error correction result output from one error correction decoder, and outputs the monitor data to another terminal for each system. Digital information signal reproducing device. 【請求項５】 記録媒体からディジタル情報信号を再生
するディジタル情報信号再生方法において、 再生データに対してエラー訂正符号の復号を行うステッ
プと、 上記再生データのシンボル単位で、エラー無しと、訂正
不能と、訂正したエラー数とを含むエラー訂正結果の情
報を受け取り、受け取った上記エラー訂正結果の情報に
応じた複数ビットのモニタデータを符号化するステップ
と、 上記モニタデータをアナログ値に変換するＤ／Ａ変換の
ステップと、 上記Ｄ／Ａ変換により発生したアナログ値をモニタ用端
子に出力するステップとからなることを特徴とするディ
ジタル情報信号再生方法。5. A digital information signal reproducing method for reproducing a digital information signal from a recording medium, comprising the steps of: decoding an error correction code for the reproduced data; Receiving error correction result information including the number of corrected errors, and encoding a plurality of bits of monitor data corresponding to the received error correction result information; and converting the monitor data into an analog value. A digital information signal reproducing method, comprising: a step of / A conversion; and a step of outputting an analog value generated by the D / A conversion to a monitor terminal.