JPH10275166A - 回路動作判定装置、回路設計装置およびその方法 - Google Patents

Abstract

(57)【要約】 【課題】ＬＳＩ内部の回路セルが正常動作することを、
配線抵抗をも考慮して正確に判定する。 【解決手段】Ｓ１００において、ＬＳＩを構成する回路
セルの特性に基づいて、回路シュミレーションが行わ
れ、駆動能力が異なる回路セルごとに、スルー時間と遷
移時間との差を示す特性値Ｅが算出される。Ｓ１０２に
おいて、ゲートアレイの回路パターンのレイアウトが行
われ、生成された回路パターンおよびゲートアレイの回
路から、回路セルそれぞれの負荷容量、および、回路セ
ルが駆動する配線抵抗の値が算出され、さらに、これら
の値に基づいて、回路セルそれぞれの遷移時間が算出さ
れる。Ｓ１０４において、特性値Ｅと遷移時間との乗算
値（スルー時間）と、ゲートアレイの仕様から得られる
回路セルの入力信号の１周期分のパルス幅とが比較さ
れ、スルー時間が入力信号の１周期分のパルス幅以下で
ある場合には正常に動作すると判定され、１周期分のパ
ルス幅以下でない場合には正常に動作しないと判定され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、予め用意された回
路セルを組み合わせた回路内の回路セルそれぞれが正常
に動作するか否かを判定する回路動作判定装置、回路セ
ルを組み合わせて回路を設計し、動作判定結果に基づい
て、回路内の回路セルそれぞれが正常に動作するように
回路を変更する回路設計装置、および、これらの方法に
関する。

【０００２】

【従来の技術】予め論理回路等の回路セルを用意し、ユ
ーザーの要求に応じて回路セルを組み合わせて回路を構
成する半導体装置（例えばスタンダードセルを用いたゲ
ートアレイ）が広く用いられている。この半導体装置に
含まれる回路セルそれぞれを検証する場合、回路セルの
出力信号が、例えば、論理値０の状態から電源電圧の９
０％までに達する時間（スルー時間）を考慮し、回路セ
ルのスルー時間が、回路セルの出力信号のパルス幅、あ
るいは、回路セルを駆動するクロック信号のパルス幅よ
りも短いことを確認する必要がある。

【０００３】従来は、最大負荷容量という形式で、回路
セルごとの遅延時間を示す数値が定義されていたが、こ
の最大負荷容量は、経験的な設計値に過ぎず、理論的根
拠は薄弱であった。

【０００４】一方、回路セルの遅延時間を示すスルー時
間の従来の算出方法は、実際の半導体装置内での配線抵
抗を考慮せずに、予め回路シュミレーションにより求め
られた回路セルの遅延時間に、所定の定数を乗算するこ
とによりスルー時間を算出していたので、誤差が大き
い。このスルー時間の誤差は、半導体装置の製造技術が
微細化すればするほど顕著になる。

【０００５】また、半導体装置内の回路セルの出力信号
の波形は、入力信号の波形の変化に応じて変化するが、
従来の回路セルの出力信号の遅延時間および振幅の検証
においては、入力信号の波形は考慮されておらず、入力
信号の波形を一定であると仮定して検証が行われていた
ので、誤差が生じる。この誤差は、高速動作する半導体
装置（ＬＳＩ）の検証を行う際に顕著となり、検証の信
頼性を低下させる。

【０００６】また、回路設計装置（ＣＡＤ）を用いて半
導体装置を設計する場合、設計した半導体装置内の回路
セルの出力信号の振幅を保証する必要があるが、従来
は、回路セルの出力信号の振幅は、実際の半導体装置内
での配線抵抗を考慮せずに、回路セルが駆動可能な最大
負荷容量として設定されていたので、半導体装置内の回
路セルの出力信号の振幅を検証する際の誤差が大きい。

【０００７】例えば、回路セルの駆動能力が小さいと検
証された場合、従来は、駆動能力が不足する回路セルを
駆動能力が高い回路セルに置換したり、あるいは、信号
駆動用の（ドライバ）回路セルを増設して回路の接続
（ネットワーク）を分散したりして設計変更を行うこと
により、ユーザーが人手で対応していた。

【０００８】このような設計変更を行う場合、半導体装
置内の回路セルの配置に充分、注意を払わないと、半導
体装置内の回路パターンに矛盾が生じ、この誤りに対処
する作業、あるいは、設計のやり直し等が必要となるこ
とがある。また、従来、動作検証の結果を自動的に設計
変更に反映することができる回路設計装置は存在しなが
った。

【０００９】

【発明が解決しようとする課題】本発明は、上述した従
来技術の問題点に鑑みてなされたものであり、微細加工
技術で製造され、半導体装置内の回路セルぞれぞれが正
常に動作するか否かを、入力信号の波形、および、実際
の半導体装置内での配線抵抗を考慮して正確に判定する
ことができる回路動作判定装置およびその方法を提供す
ることを目的とする。また、本発明は、高速で動作する
半導体装置内の回路セルそれぞれが、必要な出力信号の
振幅を保証しうるか否か、および、要求される動作速度
で動作可能か否かを正確に判定することができる回路動
作判定装置およびその方法を提供することを目的とす
る。

【００１０】また、本発明は、ＣＡＤを用いて半導体装
置を設計し、半導体装置に含まれる回路セルそれぞれの
駆動能力が充分であるか否かを正確に検証することがで
き、検証結果を設計変更に自動的に反映することができ
る回路設計装置を提供することを目的とする。また、本
発明は、回路セルの駆動能力が充分でない場合に、人手
による設計変更に起因して生じる回路パターンの矛盾、
あるいは、設計のやり直し等の手間を省くことができる
回路設計装置を提供する。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る回路動作判定装置は、入力波形の傾き
および出力負荷に対する遷移時間とスルー時間との比を
示す特性値を、駆動能力が異なる回路セルごとに算出す
る特性値算出手段と、前記回路内の回路セルそれぞれが
駆動する配線の抵抗値、前記回路内の回路セルそれぞれ
の負荷容量、および、算出した前記回路セルそれぞれの
特性値に基づいて、前記回路内の回路セルそれぞれのス
ルー時間を算出するスルー時間算出手段と、算出した前
記回路内の回路セルそれぞれのスルー時間、および、前
記回路内の回路セルそれぞれに入力されるパルスのパル
ス幅に基づいて、前記回路内の回路セルが正常に動作す
るか否かを判定する動作判定手段とを有する。

【００１２】好適には、前記スルー時間算出手段は、回
路内の前記回路セルそれぞれが駆動する配線それぞれの
長さを算出する配線長算出手段と、前記回路内の回路セ
ルの接続関係、および、算出した前記回路内の回路セル
それぞれが駆動する配線の長さに基づいて、前記回路内
の回路セルそれぞれの負荷容量を算出する負荷容量算出
手段と、算出した前記回路内の回路セルそれぞれが駆動
する配線の長さに基づいて、前記回路内の回路セルそれ
ぞれが駆動する配線の抵抗値とを算出する抵抗値算出手
段と、算出した前記回路内の回路セルそれぞれの前記負
荷容量、および、算出した前記回路内の回路セルそれぞ
れが駆動する配線の前記抵抗値とに基づいて、前記回路
内の回路セルそれぞれが出力するパルスの遷移時間を算
出する遷移時間算出手段と、算出した前記配線における
遷移時間と、算出した前記回路セルの特性値とを乗算し
て、前記回路内の回路セルのスルー時間を算出する乗算
手段とを有する。

【００１３】好適には、前記動作判定手段は、算出した
前記スルー時間が、前記回路内の回路セルに入力される
パルスのパルス幅よりも短い場合には、前記回路内の回
路セルが正常に動作すると判定し、これ以外の場合に
は、前記回路内の回路セルが正常に動作しないと判定す
る。

【００１４】本発明に係る回路動作判定装置において、
特性値算出手段は、例えば、回路（半導体装置）を構成
し、駆動能力がそれぞれ異なる複数の種類の回路セルが
出力するパルス信号が、入力信号の変化に応じて、論理
値０の電圧から電源電圧の４６％の値に達するまでの遅
延時間（遷移時間；トランジェント）と、論理値０の電
圧から電源電圧の９０％に達するまでの遅延時間（スル
ー時間）との比を示す特性値Ｅを、例えば回路シュミレ
ーションにより算出する。

【００１５】なお、遷移時間は、回路セルそれぞれが保
証すべき振幅の１／２の出力信号を出力するための遅延
時間に対応し、その値は、一般的な遅延時間（論理値０
または論理値１の電圧から出力信号の電圧が１／２とな
るまでの遅延時間）に対して、数％の範囲内となる。

【００１６】スルー時間算出手段において、配線長算出
手段は、設計した半導体装置のパターンから、回路セル
それぞれが信号を出力（駆動）する配線それぞれの配線
長を求る。抵抗値算出手段は、算出した半導体装置内の
回路セルそれぞれが駆動する配線の配線長および配線の
材料から、配線それぞれの抵抗値を算出する。

【００１７】負荷容量算出手段は、半導体装置内の回路
セルの接続関係に基づいて、回路セルそれぞれが駆動す
る配線に接続されている他の回路セルの入力容量を求
め、また、回路セルが駆動する配線の配線長に基づい
て、配線の浮遊容量を求めて、回路セルぞれぞれの負荷
容量を算出する。

【００１８】遷移時間算出手段は、予め求められた回路
セルの駆動能力、算出した配線の抵抗値、および、算出
した負荷容量を考慮して、実際の半導体装置内における
回路セルぞれぞれの遷移時間を算出する。乗算手段は、
算出した実際の半導体装置内における回路セルぞれぞれ
の遷移時間に、特性値Ｅを乗算し、算出した実際の半導
体装置内における回路セルぞれぞれのスルー時間を算出
する。

【００１９】半導体装置内の回路セルぞれぞれの入力信
号が変化してから、スルー時間内に入力信号がさらに変
化すると、回路セルそれぞれの動作特性（振幅特性およ
び駆動特性等）を保証できない。従って、動作判定手段
は、半導体装置内の回路セルそれぞれのスルー時間と、
回路内の回路セルそれぞれに入力される信号のパルス幅
とを比較し、スルー時間がパルス幅よりも短い場合にそ
の回路セルが正常に動作すると判定する。

【００２０】また、本発明に係る回路設計装置は、所定
の回路セルを用いた回路を設計する回路設計手段と、算
出した前記回路内の回路セルそれぞれの前記負荷容量、
および、算出した前記回路内の回路セルそれぞれが駆動
する配線の前記抵抗値に基づいて、設計した前記回路内
の前記回路セルそれぞれが正常に動作するか否かを判定
する回路動作判定手段と、前記回路内の前記回路セルそ
れぞれの動作判定の結果に基づいて、設計した前記回路
を設計変更する回路設計変更手段とを有する。

【００２１】好適には、前記動作判定手段は、入力波形
の傾きおよび出力負荷に対する遷移時間とスルー時間と
の比を示す特性値を、駆動能力が異なる回路セルごとに
算出する特性値算出手段と、前記回路内の回路セルそれ
ぞれが駆動する配線の抵抗値、前記回路内の回路セルそ
れぞれの負荷容量、および、算出した前記回路セルそれ
ぞれの特性値に基づいて、前記回路内の回路セルそれぞ
れのスルー時間を算出するスルー時間算出手段と、算出
した前記回路内の回路セルそれぞれのスルー時間、およ
び、前記回路内の回路セルそれぞれに入力されるパルス
のパルス幅に基づいて、前記回路内の回路セルが正常に
動作するか否かを判定する動作判定手段とを有する。

【００２２】好適には、前記回路動作判定手段の前記ス
ルー時間算出手段は、回路内の前記回路セルそれぞれが
駆動する配線それぞれの長さを算出する配線長算出手段
と、前記回路内の回路セルの接続関係、および、算出し
た前記回路内の回路セルそれぞれが駆動する配線の長さ
に基づいて、前記回路内の回路セルそれぞれの負荷容量
を算出する負荷容量算出手段と、算出した前記回路内の
回路セルそれぞれが駆動する配線の長さに基づいて、前
記回路内の回路セルそれぞれが駆動する配線の抵抗値と
を算出する抵抗値算出手段と、算出した前記回路内の回
路セルそれぞれの前記負荷容量、および、算出した前記
回路内の回路セルそれぞれが駆動する配線の前記抵抗値
とに基づいて、前記回路内の回路セルそれぞれが出力す
るパルスの遷移時間を算出する遷移時間算出手段と、算
出した前記配線における遷移時間と、算出した前記回路
セルの特性値とを乗算して、前記回路内の回路セルのス
ルー時間を算出する乗算手段とを有する。

【００２３】好適には、前記回路動作判定手段の前記動
作判定手段は、算出した前記スルー時間が、前記回路内
の回路セルに入力されるパルスのパルス幅よりも短い場
合には、前記回路内の回路セルが正常に動作すると判定
し、これ以外の場合には、前記回路内の回路セルが正常
に動作しないと判定する。

【００２４】好適には、前記回路設計変更手段は、正常
に動作しないと判定された前記回路内の回路セルの前記
スルー時間が、前記回路内の回路セルに入力されるパル
スのパルス幅よりも短くなるように、正常に動作しない
と判定された前記回路内の回路セルを、より駆動能力が
高い前記回路セルで置換する。

【００２５】好適には、前記回路設計変更手段は、正常
に動作しないと判定された前記回路内の回路セルの前記
スルー時間が、前記回路内の回路セルに入力されるパル
スのパルス幅よりも短くなるように、正常に動作しない
と判定された前記回路内の回路セルが駆動する配線へ、
この配線を駆動する前記回路セルを増設し、増設した前
記回路セルごとにこの配線を分割して接続関係を変更す
る。

【００２６】好適には、設計した前記回路内の前記回路
セルおよび前記配線のパターンを作成する回路パターン
作成手段をさらに有する。

【００２７】本発明に係る回路設計装置において、回路
設計手段は、例えば、半導体装置設計用のＣＡＤであっ
て、予め用意された回路セルを用いて、ユーザーが指定
する入出力条件を満たす半導体装置の回路を設計する。
回路動作判定手段は、本発明に係る回路動作判定装置と
同様な方法により、設計した半導体装置内の回路セルぞ
れぞれを検証し、正常に動作するか否かを判定する。

【００２８】回路パターン生成手段は、回路設計手段が
設計した半導体装置の回路を実現する回路パターンを生
成する。

【００２９】回路設計変更手段は、回路動作判定手段の
判定結果に基づいて、スルー時間が入力信号のパルス幅
よりも短くなるように、正常に動作しない回路セルを、
より駆動能力が高い回路セルで置換し、あるいは、回路
セルが駆動する配線に、駆動用の回路セルを挿入し、増
設した回路セルごとにこの配線を分割して接続関係を変
更する。

【００３０】また、本発明に係る回路動作判定方法は、
入力波形の傾きおよび出力負荷に対する遷移時間とスル
ー時間との比を示す特性値を、駆動能力が異なる回路セ
ルごとに算出し、前記回路内の回路セルそれぞれが駆動
する配線の抵抗値、前記回路内の回路セルそれぞれの負
荷容量、および、算出した前記回路セルそれぞれの特性
値に基づいて、前記回路内の回路セルそれぞれのスルー
時間を算出し、算出した前記回路内の回路セルそれぞれ
のスルー時間、および、前記回路内の回路セルそれぞれ
に入力されるパルスのパルス幅に基づいて、前記回路内
の回路セルが正常に動作するか否かを判定する。

【００３１】好適には、回路内の前記回路セルそれぞれ
が駆動する配線それぞれの長さを算出し、前記回路内の
回路セルの接続関係、および、算出した前記回路内の回
路セルそれぞれが駆動する配線の長さに基づいて、前記
回路内の回路セルそれぞれの負荷容量を算出し、算出し
た前記回路内の回路セルそれぞれが駆動する配線の長さ
に基づいて、前記回路内の回路セルそれぞれが駆動する
配線の抵抗値とを算出し、算出した前記回路内の回路セ
ルそれぞれの前記負荷容量、および、算出した前記回路
内の回路セルそれぞれが駆動する配線の前記抵抗値とに
基づいて、前記回路内の回路セルそれぞれが出力するパ
ルスの遷移時間を算出し、算出した前記配線における遷
移時間と、算出した前記回路セルの特性値とを乗算し
て、前記回路内の回路セルのスルー時間を算出する。

【００３２】好適には、算出した前記スルー時間が、前
記回路内の回路セルに入力されるパルスのパルス幅より
も短い場合には、前記回路内の回路セルが正常に動作す
ると判定し、これ以外の場合には、前記回路内の回路セ
ルが正常に動作しないと判定する。

【００３３】また、本発明に係る回路設計方法は、所定
の回路セルを用いた回路を設計し、前記回路内の回路セ
ルそれぞれが駆動する配線の抵抗値、および、前記回路
内の回路セルそれぞれの負荷容量に基づいて、設計した
前記回路内の前記回路セルそれぞれが正常に動作するか
否かを判定し、前記回路内の前記回路セルそれぞれの動
作判定の結果に基づいて、設計した前記回路を設計変更
する。

【００３４】好適には、入力波形の傾きおよび出力負荷
に対する遷移時間とスルー時間との比を示す特性値を、
駆動能力が異なる回路セルごとに算出し、算出した前記
回路内の回路セルそれぞれが駆動する配線の長さ、およ
び、前記回路セルそれぞれの特性値とに基づいて、前記
回路内の回路セルそれぞれのスルー時間を算出し、算出
した前記回路内の回路セルそれぞれのスルー時間、およ
び、前記回路内の回路セルそれぞれに入力されるパルス
のパルス幅に基づいて、前記回路内の回路セルが正常に
動作するか否かを判定する。

【００３５】好適には、回路内の前記回路セルそれぞれ
が駆動する配線それぞれの長さを算出し、前記回路内の
回路セルの接続関係、および、算出した前記回路内の回
路セルそれぞれが駆動する配線の長さに基づいて、前記
回路内の回路セルそれぞれの負荷容量を算出し、算出し
た前記回路内の回路セルそれぞれが駆動する配線の長さ
に基づいて、前記回路内の回路セルそれぞれが駆動する
配線の抵抗値とを算出し、算出した前記回路内の回路セ
ルそれぞれの前記負荷容量、および、算出した前記回路
内の回路セルそれぞれが駆動する配線の前記抵抗値とに
基づいて、前記回路内の回路セルそれぞれが出力するパ
ルスの遷移時間を算出し、算出した前記配線における遷
移時間と、算出した前記回路セルの特性値とを乗算し
て、前記回路内の回路セルのスルー時間を算出する。

【００３６】好適には、算出した前記スルー時間が、前
記回路内の回路セルに入力されるパルスのパルス幅より
も短い場合には、前記回路内の回路セルが正常に動作す
ると判定し、これ以外の場合には、前記回路内の回路セ
ルが正常に動作しないと判定する。

【００３７】好適には、正常に動作しないと判定された
前記回路内の回路セルの前記スルー時間が、前記回路内
の回路セルに入力されるパルスのパルス幅よりも短くな
るように、正常に動作しないと判定された前記回路内の
回路セルを、より駆動能力が高い前記回路セルで置換す
る。

【００３８】好適には、正常に動作しないと判定された
前記回路内の回路セルの前記スルー時間が、前記回路内
の回路セルに入力されるパルスのパルス幅よりも短くな
るように、正常に動作しないと判定された前記回路内の
回路セルが駆動する配線へ、この配線を駆動する前記回
路セルを増設し、増設した前記回路セルごとにこの配線
を分割して接続関係を変更する。

【００３９】好適には、設計した前記回路内の前記回路
セルおよび前記配線のパターンを作成する。

【００４０】

【発明の実施の形態】第１の実施例 最近、半導体装置の動作速度の高速化および製造工程の
微細化に伴って、半導体装置を構成する回路セルの動作
検証が難しくなってきている。以下、本発明の第１の実
施例として、実際の半導体装置の接続関係、および、回
路セルそれぞれが信号を出力（駆動）する配線の配線長
等に基づいて、負荷容量だけでなく、配線の抵抗値をも
考慮して、回路セルの動作の判定を正確に行うことがで
きる回路動作判定方法を説明する。

【００４１】図１は、本発明の第１の実施例として示す
回路動作判定方法に係る遅延(delay,trangent,slew) を
示す図である。図２は、配線遅延の定義を示す図であ
る。

【００４２】予め論理回路等の回路セルを用意し、ユー
ザーの要求に応じて予め用意された各種の回路セルを組
み合わせて半導体装置（例えばスタンダードセルを用い
たゲートアレイ）を構成する場合、各種の回路セルの遅
延時間は、予め回路シュミレーション等の方法により求
められており、設計したゲートアレイの動作検証は、こ
の遅延時間を用いて行われる。

【００４３】通常、回路セルの遅延時間は、図１中にde
lay として示すように、回路セルに最大の負荷容量を接
続した場合に、出力信号が論理値１，０の電圧から、電
源電圧（ＶＤＤ）の１／２の電圧まで変化する時間とし
て定義される。しかしながら、回路セルの出力信号のパ
ルスが、論理値１，０の電圧からそれぞれ電源電圧（Ｖ
ＤＤ）の１０％，９０％（最大遷移電圧）まで変化しな
い内に、回路セルの入力信号のパルスに変化が生じる
と、その回路セルは正常な動作をすることができない。

【００４４】従って、回路セルの出力信号の振幅、動作
速度および駆動能力を正確に検証するためには、実際の
ゲートアレイ内の回路セルの出力信号が、論理値１（電
源電圧の９０％以上）の電圧から電源電圧（ＶＤＤ）の
１０％の電圧まで変化する時間、および、論理値０（電
源電圧の１０％以下）の電圧から、図１中にslewとして
示す電源電圧（ＶＤＤ）の９０％の電圧まで変化する時
間〔スルー(slew)〕を考慮する必要がある。

【００４５】このスルー時間slewは、回路セルの出力信
号が、論理値１，０の電圧から、図２中にtrangentとし
て示すスルー時間slewの１／２の電圧〔電源電圧（ＶＤ
Ｄ）の約４６％；遷移時間trangent〕まで変化する時間
（遷移時間）と比例関係にあると考えられ、下の式１に
示すように、遷移時間trangentに所定の定数（特性値
Ｅ）を乗算することにより算出することができる。

【００４６】

【数１】 slew ＝ Ｅ・trangent …（１）

【００４７】ただし、式１において、特性値Ｅ＝スルー
時間slew／遷移時間trangentであって、特性値Ｅは、回
路セルに対する回路シュミレーション、あるいは、実測
により得られる。なお、図２中にdelay として示した、
一般に用いられている遅延時間delay の値に対する遷移
時間trangentの値は、±数％以内の範囲内となり、実用
上、下式２に示すように、遷移時間trangentを遅延時間
delay で代用することが可能である。

【００４８】

【数２】 Ｅ ＝ slew / trangent ≒ slew / delay …（２）

【００４９】また、スルー時間slewには、図２に示す配
線遅延が含まれ、スルー時間slewは、回路セルの負荷容
量および駆動能力の他に、回路セルが信号を出力（駆
動）する配線の配線抵抗によっても変化するので、特に
高速（例えば１００ＭＨｚ以上）で動作するゲートアレ
イにおいては、回路セルそれぞれの動作検証には、配線
抵抗を考慮する必要がある。

【００５０】スルー時間slewに影響を与えるパラメータ
の内、回路セルの駆動能力は、通常、回路セルの設計時
に回路シュミレーションあるいは実測により求められ、
既知である。また、回路セルが駆動する配線の抵抗値
は、ゲートアレイ内の配線長および配線の材料から算出
することができる。また、ゲートアレイの接続および回
路セルそれぞれの入力容量は既知であり、回路セルそれ
ぞれの出力端子に接続される他の回路セルの入力端子か
ら、入力容量を求めることができ、また、配線長から配
線の浮遊容量を算出することができるので、ゲートアレ
イ内における回路セルそれぞれの負荷容量は、入力容量
および浮遊容量の加算値として算出することができる。

【００５１】これらのパラメータを用いて、回路セルそ
れぞれの遷移時間trangent（≒遅延時間delay ）を求め
ることができ、遷移時間trangentに特性値Ｅを乗算する
ことにより、実際のゲートアレイ内における回路セルの
スルー時間slewを算出することができ、さらに、算出し
たスルー時間slewと回路セルの入力信号のパルス幅を比
較することにより、回路セルぞれぞれが正常に動作する
か否かを判定することができる。

【００５２】回路動作判定の手順 以下、図３および図４を参照して、本発明の回路動作判
定方法の手順を説明する。図３は、本発明の第１の実施
例として示す回路動作判定方法の手順を示す図である。
図４は、図３に示したＳ１０２の処理の詳細を示す図で
ある。

【００５３】図３に示すように、まず、ステップ１００
（Ｓ１００）において、回路セルの特性（出力容量，出
力トランジスタの特性等）が抽出され、抽出された回路
セルの特性に基づいて回路シュミレーションが行われ、
駆動能力が異なる回路セルごとに特性値Ｅが算出され
る。

【００５４】ステップ１０２（Ｓ１０２）において、Ｓ
１００の処理において特性値Ｅが算出された回路セルを
用いたゲートアレイの回路パターンのレイアウトが行わ
れ、生成された回路パターンおよびゲートアレイの回路
から、回路セルそれぞれの負荷容量、および、回路セル
が駆動する配線抵抗の値が算出され、これらの値、およ
び、予め求められた回路セルの特性（セル情報）に基づ
いて、遷移時間trangent（≒遅延時間delay ）が算出さ
れる。

【００５５】ステップ１０４（Ｓ１０４）において、Ｓ
１００の処理において得られた特性値Ｅと遷移時間tran
gentとの乗算値（＝slew＝Ｅ×trangent≒Ｅ×delay ）
と、ゲートアレイの仕様から得られる回路セルの入力信
号の１周期分（クロック信号が入力される場合には、ク
ロック信号の１／２周期分）のパルス幅とが比較され
る。なお、クロック信号が回路セルに入力される場合に
は、入力信号の１周期分のパルス幅は、クロック信号の
１周期分のパルス幅で近似することが可能である。

【００５６】ステップ１０６（Ｓ１０６）において、Ｓ
１０４の比較結果に基づいて、ゲートアレイ内の回路セ
ルが正常に動作するか否かが判定される。つまり、Ｅ×
trangentの値が回路セルの入力信号の１周期分（クロッ
ク信号の場合には１／２周期分）のパルス幅以下である
場合には正常(true)に動作すると判定され、Ｅ×trange
ntの値が回路セルの入力信号のパルス幅以下でない場合
には正常に動作しない（エラー;error）と判定される。

【００５７】なお、図４に示すように、Ｓ１０２の処理
は、実際には、ゲートアレイ（ＬＳＩ）の設計、論理合
成、論理シュミレーション、回路パターンのレイアウ
ト、論理振幅保証検証およびレイアウトの検証の各工程
を含む。

【００５８】以上説明したように、本発明の第１の実施
例として示した回路動作判定方法によれば、実際のゲー
トアレイにおける回路セルそれぞれの配線抵抗を考慮し
た高精度なスルー時間slewを算出することができ、算出
したスルー時間slewに基づいて、回路セルそれぞれの正
確な動作検証を行うことができる。

【００５９】第２実施例 以下、本発明の第２の実施例として、第１の実施例とし
て示した回路動作判定方法を応用して、半導体装置（ゲ
ートアレイ）を設計し、ゲートアレイ内の回路セルそれ
ぞれの動作を検証し、検証結果に基づいて、回路セルそ
れぞれが正常動作を行うようにゲートアレイの設計を変
更する回路設計装置を説明する。

【００６０】回路設計装置１の構成 以下、回路設計装置１の構成を説明する。図５は、本発
明の第２の実施例として示す回路設計装置１の構成を示
す図である。

【００６１】図５に示すように、回路設計装置１は、セ
ルシュミレータ部１０、レイアウト設計部（ＣＡＤ）１
２、回路動作判定部１４、設計変更部１６、出力部１
８、表示装置２０および入力装置２４から構成される。
回路設計装置１は、これらの構成部分により、駆動能力
が異なる複数の種類の回路セルの特性値Ｅ（式２）を算
出し、これらの回路セルを用いて半導体装置（ゲートア
レイ）を設計し、設計したゲートアレイに含まれる回路
セルそれぞれの動作を、第１の実施例として示した回路
動作判定方法により判定し、判定結果に基づいてゲート
アレイの設計変更を行う。

【００６２】回路設計装置１の各構成部分 以下、図５に示した回路設計装置１の構成部分を説明す
る。

【００６３】入力装置２２ 入力装置２２は、キーボードおよびマウス等を含み、ユ
ーザーの操作を受け入れいて、レイアウト設計部１２、
回路動作判定部１４および設計変更部１６に対して操作
情報として出力する。

【００６４】表示装置２０ 表示装置２０は、例えば、レイアウト設計部１２が設計
したゲートアレイの回路、回路動作判定部１４の回路動
作の判定結果、および、設計変更部１６が変更したゲー
トアレイの回路の表示を行う他、ユーザーに対してＧＵ
Ｉによる操作入力環境を提供する。

【００６５】セルシュミレータ部１０ セルシュミレータ部１０は、ゲートアレイ設計に用いら
れ、それぞれ異なる駆動能力を有する論理回路等の回路
セルの特性を示すセル情報に基づいて、これらの回路セ
ルに対して回路動作のシュミレーションを行い、特性値
Ｅ（式２）を算出して回路動作判定部１４に対して出力
する。

【００６６】なお、実際には、セルシュミレータ部１０
は、入力信号の傾き、および、負荷容量（回路セルが駆
動する他の回路セルの入力容量と、配線の浮遊容量とを
含む）と、スルー時間slew、遷移時間trangentおよび遅
延時間delay とを対応付けたテーブルを作成し、回路動
作判定部１４が、このテーブルを参照して回路セルの動
作を判定することにより、入力信号の波形を回路セルの
動作判定に反映させている。

【００６７】レイアウト設計部１２ レイアウト設計部１２は、ユーザーが入力装置２２を介
して入力したゲートアレイの入出力条件に基づいて、予
め用意されている回路セルを用いてゲートアレイの設計
を行って、ゲートアレイの回路接続を示すデータ作成
し、さらに、作成したゲートアレイの回路接続を実現す
る回路パターンのレイアウトを行い、ゲートアレイの回
路接続および回路パターンを示すデータ（回路情報Ａ）
を回路動作判定部１４および設計変更部１６に対して出
力し、表示装置２０に表示する。

【００６８】なお、レイアウト設計部１２は、後述する
ように、回路動作判定部１４の結果に応じて駆動用の回
路セルを追加する場合に備えて、例えば、回路パターン
を複数の部分に等分し、これらの部分それぞれに追加す
る駆動用の回路セルを配置する領域を、予め確保して回
路パターンのレイアウトを行う。

【００６９】回路動作判定部１４ 回路動作判定部１４は、自動的に、あるいは、入力装置
２２を介したユーザーの操作に応じて、セルシュミレー
タ部１０から入力される回路セルそれぞれの特性値Ｅ、
および、レイアウト設計部１２から入力されるゲートア
レイの回路情報Ａに基づいて、第１の実施例に示した回
路動作判定方法により、ゲートアレイ内で実際に用いら
れる状態で回路セルそれぞれの動作を判定し、判定結果
を判定情報として設計変更部１６に対して出力し、表示
装置２０に表示する。また、回路動作判定部１４は、設
計変更部１６が生成した回路情報Ｂに基づいて、設計変
更したゲートアレイに含まれる回路セルそれぞれが正常
に動作するか否かを判定する。

【００７０】設計変更部１６ 設計変更部１６は、自動的に、または、入力装置２２を
介したユーザーの操作に応じて、回路動作判定部１４が
正常に動作しないと判定したゲートアレイ内の回路セル
について、動作が正常になるように設計変更を行い、設
計変更後のゲートアレイの回路接続を示すデータを作成
する。また、設計変更部１６は、設計変更後のゲートア
レイの回路接続を示すデータに基づいて、設計変更後の
ゲートアレイを実現する配線パターンのレイアウトを行
う。さらに、設計変更部１６は、これらの処理の結果と
して得られた回路接続および配線パターンを示すデータ
を回路情報Ｂとして出力部１８に対して出力し、表示装
置２０に表示する。

【００７１】なお、設計変更部１６は、設計変更の方法
として、正常動作しないと判定された回路セルを、駆動
能力が高い回路セルに置換する方法、または、正常動作
しないと判定された回路セルが信号を出力する配線に、
駆動用の回路セルを挿入して増設し、さらに、ゲートア
レイ内の配線の接続を変更する方法を採り、後者の方法
を採る場合には、レイアウト設計部１２が予め確保した
領域に駆動用の回路セルを配置する。

【００７２】出力部１８ 出力部１８は、例えば、テープ記録装置、ＭＯディスク
装置、フロッピーディスク装置、ハードディスク装置あ
るいはデータ伝送装置であって、設計変更部１６から入
力される設計変更後のゲートアレイの回路接続および配
線パターンを示すデータ（回路情報Ｂ）を記録媒体に記
録した形で出力し、あるいは、製造工程を担当する装置
（図示せず）に対して伝送する。

【００７３】回路設計装置１の動作 以下、図６を参照して、回路設計装置１の概略動作を説
明する。図６は、図５に示した回路設計装置１の概略動
作を示すフローチャート図である。

【００７４】図６に示すように、ステップ１４０（Ｓ１
４０）において、レイアウト設計部１２は、ユーザーが
入力した入出力条件を満たすゲートアレイの論理回路を
作成し、ゲートアレイ内の回路セルの接続関係を示すデ
ータを生成する。ステップ１４２（Ｓ１４２）におい
て、レイアウト設計部１２は、作成したゲートアレイ内
の回路セルの接続関係を示すデータに基づいて、この接
続を実現する回路パターンのレイアウトを行い、回路パ
ターンを示すデータを回路動作判定部１４に対して出力
する。

【００７５】ステップ１４４（Ｓ１４４）の処理におい
て、回路動作判定部１４は、第１の実施例に示した回路
動作判定方法により、ゲートアレイ内の回路セルそれぞ
れに過大な負荷が接続され、必要な回路動作速度、出力
信号の振幅および遅延時間が保証できない状態（オーバ
ーロード）になっているか否かを判定し、判定結果を設
計変更部１６に対して出力する。設計変更部１６は、オ
ーバーロードになっている回路セルを、オーバーロード
を回避し、正常に動作可能な状態にするための上述の２
つの方法のいずれかを用いた対策を行い、ゲートアレイ
の設計変更を行う。

【００７６】ステップ１４６（Ｓ１４６）において、設
計変更部１６は、Ｓ１４４の処理結果に基づいて、設計
変更に対応するＥＣＯ〔engineering change order；論
理変更（論理的な接続変更が行われた場合に、変更部分
のみを再レイアウトすること）〕を行い、設計変更後の
ゲートアレイの接続関係および回路パターンを示すデー
タ（回路情報Ｂ）を生成する。

【００７７】ステップ１４６（Ｓ１４６）において、回
路動作判定部１４は、設計変更部１６が生成した回路情
報Ｂに基づいて、第１の実施例にとして示した回路動作
判定方法を行い、動作を検証する。

【００７８】Ｓ１４４の処理の詳細 以下、図７〜図１４を参照して、図６に示したＳ１４４
の処理の内容をさらに詳細に説明する。図７は、図６に
示した回路設計装置１のＳ１４４の処理の詳細を示すフ
ローチャート図である。

【００７９】図７に示すように、ステップ１６０（Ｓ１
６０）において、回路動作判定部１４は、レイアウト設
計部１２が作成したゲートアレイ内の回路セルそれぞれ
の全ての出力端子に対して、第１の実施例として示した
動作判定方法によるチェックを行ったか否かを判断し、
全ての出力端子に対してチェックを行い、かつ、全ての
出力端子に対するチェックの結果により回路セルの正常
動作が確認された場合にはＳ１７６の処理に進み、これ
以外の場合には、動作が異常と判定した回路セルを示す
データを設計変更部１６に対して出力し、Ｓ１６２の処
理に進む。

【００８０】ステップ１６２（Ｓ１６２）において、設
計変更部１６は、動作が異常と判定した回路セルと同じ
機能・性能を有し、それ以上の駆動能力を有する回路セ
ルがあるか否かを調べる。ステップ１６４（Ｓ１６４）
において、設計変更部１６は、条件に合う回路セルが存
在する場合にはＳ１６６の処理に進み、存在しない場合
にはＳ１７０における場合１の処理に進む。

【００８１】ステップ１６６（Ｓ１６６）において、設
計変更部１６６は、Ｓ１６２に示した条件に合った回路
セルで、Ｓ１６０の処理において動作が異常と判定され
た回路セルを置換してゲートアレイを設計変更し、さら
に、設計変更後のゲートアレイの回路パターンを作成
し、回路動作判定部１４に対して出力する。なお、Ｓ１
６２に示した条件に適合する回路セルが複数の種類、存
在する場合には、これらの回路セルの内、最も駆動能力
が低いものを選択する。

【００８２】Ｓ１６６の処理内容を、図８および図９を
参照してさらに説明する。図８は、図７に示したＳ１６
６における配線長の見積もり処理の内容を示す図であ
る。図９は、回路セルが駆動する配線の抵抗および負荷
容量を示す図である。

【００８３】回路動作判定部１４は、例えば、設計変更
後のゲートアレイ回路パターンが、図８（ａ）に示す通
りである場合、この回路パターンを、図８（ｂ）に示す
スタイナーツリーに変換し、変換の結果として得られた
スタイナーツリーを用いて、回路セルが駆動する配線の
配線長を見積もる。

【００８４】回路動作判定部１４は、図９（ａ）に示す
ように、見積もった配線長および配線の材料等から、回
路セルが駆動する配線の抵抗値を、例えばＳａｋｕｒａ
ｉの近似式により算出し、さらに、回路セルの負荷容量
を算出する。さらに、回路動作判定部１４は、算出した
配線の抵抗値および負荷容量と、回路セルの特性値Ｅと
から、ゲートアレイ内における回路セルのスルー時間sl
ewを算出する。なお、図９（ｂ）に示すように、回路セ
ルが駆動する配線に分岐がある場合には、回路動作判定
部１４は、この分岐を考慮して配線の抵抗値および負荷
容量の算出を行う。

【００８５】ステップ１６８（Ｓ１６８）において、回
路動作判定部１４は、Ｓ１６６の処理において算出され
たスルー時間slewが、回路セルに入力される信号のパル
ス幅よりも短いか否かを判定し、スルー時間slewが、回
路セルに入力される信号のパルス幅よりも短い場合には
Ｓ１７６の処理に進み、短くない場合にはＳ１６２の処
理に戻る。

【００８６】図１０〜図１３を参照して、Ｓ１７０〜Ｓ
１７４の処理を詳細に説明する。図１０〜図１３は、図
７のＳ１７０の処理内容を詳細に示す第１〜第４の図で
ある。

【００８７】場合１（動作異常の原因となる配線が１つ
の場合） Ｓ１７０の処理において、設計変更部１６は、図１０
（ａ）〜（ｃ）に示す回路セル(cell0) が駆動する配線
（node Z) の負荷により動作異常が発生する場合には、
図１０（ａ）に示す実際の配線パターンを、図１０
（ｂ）に示すようにスタイナーツリーに変換し、スタイ
ナーツリーにおける最後の分岐の後に駆動用回路セルを
挿入する。

【００８８】ステップ１７２（Ｓ１７２）において、回
路動作判定部１４は、Ｓ１６６の処理においてと同様
に、図１０（ｃ）に（イ），（ロ）として示す駆動用回
路セルの前後２つの範囲の配線の配線の抵抗値および負
荷容量を算出し、算出した配線の抵抗値および負荷容量
に基づいて、これら２つの回路セルのスルー時間slewを
算出する。

【００８９】この場合１の変更を加えた後、ステップ１
７４（Ｓ１７４）において、回路動作判定部１４は、図
１０（ｃ）に示した２つの回路セル（cell0,駆動用回路
セル）のスルー時間slewのいずれもが、これらの回路セ
ルに入力される信号のパルス幅よりも短いか否かを判定
し、２つの回路セル（cell0,駆動用回路セル）のスルー
時間slewのいずれもが、これらの回路セルに入力される
信号のパルス幅よりも短い場合にはＳ１７６の処理に進
み、短くない場合にはＳ１７０における場合２の処理に
進む。

【００９０】場合２（動作異常の原因となる配線が複数
の場合） Ｓ１７０の処理において、設計変更部１６は、図１１
（ａ）に示す配線を、例えば、図１１（ｂ）にグループ
Ａ，Ｂとして示すように、回路セルが駆動する配線に接
続された他の回路セルを凸含する図形の直径の和が最小
になるようにグループ分けする。さらに、設計変更部１
６は、図１２（ａ），（ｂ）に示すように、グループ分
けした回路セルをそれぞれを凸含図形の重心それぞれに
駆動用回路セルを付加する。

【００９１】なお、設計変更部１６は、各グループに付
加する駆動用回路セルとして、図形の重心（駆動用回路
セルの位置）と各回路セルまでの配線長に基づいて、グ
ループそれぞれに含まれる回路セルの入力容量の和、お
よび、図１１（ａ）に示した配線をスタイナーツリーに
変換して見積もった遅延時間で正常な動作を行い得る種
類の回路セルを選択する。この場合２の変更を加える
と、図１３（ａ）に示した配線を、設計変更部１６が、
図１３（ｂ）に示すように、結果として３分割したよう
に見える。

【００９２】ステップ１７２（Ｓ１７２）において、図
１２（ａ），（ｂ）に（イ），（ロ），（ハ）を付して
示したように分割した３つの領域それぞれの３つの回路
セル（変更前に動作異常を生じていた回路セル、およ
び、挿入した２つの回路セル）について、配線の配線の
抵抗値および負荷容量を算出し、算出した配線の抵抗値
および負荷容量に基づいて、これら３つの回路セルのス
ルー時間slewを算出する。

【００９３】ステップ１７４（Ｓ１７４）において、回
路動作判定部１４は、図１３（ｂ）に示した３つの回路
セルのスルー時間slewのいずれもが、これらの回路セル
に入力される信号のパルス幅よりも短いか否かを判定
し、３つの回路セルのスルー時間slewのいずれもが、こ
れらの回路セルに入力される信号のパルス幅よりも短い
場合にはＳ１７６の処理に進み、短くない場合には、以
上の設計変更により得られた回路を前提条件として、Ｓ
１６２の処理に戻る。

【００９４】ステップ１７６（Ｓ１７６）において、回
路設計装置１７４は、Ｓ１６６およびＳ１７２の処理に
より得られた回路セルそれぞれの判定結果を設計変更部
１６に対して出力する。

【００９５】図１４は、図７のＳ１７８の処理を示す図
である。ステップ１７８（Ｓ１７８）において、設計変
更部１６は、図１４（ａ）に示すレイアウト設計部１２
が設計したゲートアレイの初期の回路（初期ネット）に
対して、図１４（ｂ）に示すＳ１６０〜Ｓ１７６の処理
において得られた動作異常と判定された回路セルに対す
る対処方法（図１０〜図１３）を反映して設計変更を行
い、図１４（ｃ）に示すように、新たなゲートアレイの
回路接続および配線パターンを示すデータ（回路情報
Ｂ）を生成する。

【００９６】ステップ１８０（Ｓ１８０）において、設
計変更部１６は、新たなゲートアレイの回路から、Ｓ１
６０〜Ｓ１７８の処理により挿入された駆動用回路セル
を除いた場合に、レイアウト設計部１２が設計したゲー
トアレイの初期の回路（初期ネット）と等しくなること
を確認する。

【００９７】図１５は、図７のＳ１７８の処理を示す図
である。ステップ１８２（Ｓ１８２）において、設計変
更部１６は、ＥＣＯに必要な情報を抽出する。なお、Ｅ
ＣＯには、Ｓ１７８において生成した新たな回路接続を
示すデータと、動作異常と判定された回路セルに対する
対処策として挿入した駆動用回路セルのインスタンス名
および座標とを示す情報が必要とされる。

【００９８】なお、挿入した駆動用回路セルの座標は、
配線パターン上、必ずしも配置可能な領域を示している
とは限らない。このように、挿入した駆動用回路セルの
座標が、配線パターン上、配置不可能な位置を示してい
る場合には、図１５に示すように、設計変更部１６は、
この駆動用回路セルを、レイアウト設計部１２が、予め
確保しておいた領域に配置する。また、レイアウト設計
部１２が、予め駆動用回路セルを配置する領域を確保し
ていなかった場合には、駆動用回路セルを配置可能な領
域の内、設計変更部１６がＳ１７８の処理において求め
た座標に最も近い領域に駆動用回路セルを配置する。

【００９９】以上説明したように、本発明の第２の実施
例として示した回路設計装置１によれば、レイアウト設
計部１２で設計したゲートアレイの回路中の回路セルそ
れぞれの動作検証を、配線遅延を考慮して高精度かつ正
確に、しかも自動的に行うことができる。また、回路設
計装置１によれば、動作異常を生じる回路セルを検出し
て、この回路セルを駆動能力が高い回路セルに置換す
る、あるいは、駆動用回路セルを付加して回路網を分割
するといった効果的な対処策をとった設計変更を、自動
的に行うことができる。

【０１００】また、回路設計装置１によれば、設計変更
したゲートアレイの回路を、通常のＥＣＯの手順で自動
的にエラー解除することができる。また、回路設計装置
１によれば、人手に頼らずゲートアレイの回路異常を除
去することができるので、ヒューマンエラーが生じず、
ヒューマンエラーに起因する無駄な設計変更作業の繰り
返しを防ぐことができる。

【０１０１】なお、第２の実施例においては、回路設計
装置１が設計、動作判定および設計変更する半導体装置
として、ゲートアレイを例示したが、回路設計装置１は
ゲートアレイに限らず、他のあらゆる論理ＬＳＩの設計
に応用することができる。また、回路設計装置１の構成
要素の内、回路動作判定部１４を独立して用いて、第１
の実施例にとして示した回路動作判定方法を実現する回
路動作判定装置として用いることも可能である。

【０１０２】また、回路設計装置１の構成は例示であっ
て、回路設計装置１の各構成部分を統合したり、さら
に、機能別に分割したりすることが可能である。また、
回路設計装置１の各構成部分は、同一の機能および性能
を発揮可能なかぎり、ソフトウェア的に構成されるかハ
ードウェア的に構成されるか等を問わず、他の手段に置
換可能である。

【０１０３】

【発明の効果】以上説明したように、本発明に係る回路
動作判定装置およびその方法によれば、微細加工技術で
製造され、半導体装置内の回路セルぞれぞれが正常に動
作するか否かを、入力信号の波形、および、実際の半導
体装置内での配線抵抗を考慮して正確に判定することが
できる。また、本発明に係る回路動作判定装置およびそ
の方法によれば、高速で動作する半導体装置内の回路セ
ルそれぞれが、必要な出力信号の振幅を保証しうるか否
か、および、要求される動作速度で動作可能か否かを正
確に判定することができる。

【０１０４】また、本発明に係る回路設計装置およびそ
の方法によれば、ＣＡＤを用いて半導体装置を設計し、
半導体装置に含まれる回路セルそれぞれの駆動能力が充
分であるか否かを正確に検証することができ、検証結果
を設計変更に自動的に反映することができる。また、本
発明に係る回路設計装置およびその方法によれば、回路
セルの駆動能力が充分でない場合に、人手による設計変
更に起因して生じる回路パターンの矛盾、あるいは、設
計のやり直し等の手間を省くことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例として示す回路動作判定
方法に係る遅延(delay,trangent,slew) を示す図であ
る。

【図２】配線遅延の定義を示す図である。

【図３】本発明の第１の実施例として示す回路動作判定
方法の手順を示す図である。

【図４】図３に示したＳ１０２の処理の詳細を示す図で
ある。

【図５】本発明の第２の実施例として示す回路設計装置
の構成を示す図である。

【図６】図５に示した回路設計装置の概略動作を示すフ
ローチャート図である。

【図７】図６に示した回路設計装置のＳ１４４の処理の
詳細を示すフローチャート図である。

【図８】図７に示したＳ１６６における配線長の見積も
り処理の内容を示す図である。

【図９】回路セルが駆動する配線の抵抗および負荷容量
を示す図である。

【図１０】図７のＳ１７０の処理内容を詳細に示す第１
の図である。

【図１１】図７のＳ１７０の処理内容を詳細に示す第２
の図である。

【図１２】図７のＳ１７０の処理内容を詳細に示す第３
の図である。

【図１３】図７のＳ１７０の処理内容を詳細に示す第４
の図である。

【図１４】図７のＳ１７８の処理を示す図である。

【図１５】図７のＳ１７８の処理を示す図である。

【符号の説明】

１…回路設計装置、１０…セルシュミレータ部、１２…
レイアウト設計部（ＣＡＤ）、１４…回路動作判定部、
１６…設計変更部、１８…出力部。

Claims (20)

【特許請求の範囲】
1. 【請求項１】入力波形の傾きおよび出力負荷に対する遷
   移時間とスルー時間との比を示す特性値を、駆動能力が
   異なる回路セルごとに算出する特性値算出手段と、 前記回路内の回路セルそれぞれが駆動する配線の抵抗
   値、前記回路内の回路セルそれぞれの負荷容量、およ
   び、算出した前記回路セルそれぞれの特性値に基づい
   て、前記回路内の回路セルそれぞれのスルー時間を算出
   するスルー時間算出手段と、 算出した前記回路内の回路セルそれぞれのスルー時間、
   および、前記回路内の回路セルそれぞれに入力されるパ
   ルスのパルス幅に基づいて、前記回路内の回路セルが正
   常に動作するか否かを判定する動作判定手段とを有する
   回路動作判定装置。
2. 【請求項２】前記スルー時間算出手段は、 回路内の前記回路セルそれぞれが駆動する配線それぞれ
   の長さを算出する配線長算出手段と、 前記回路内の回路セルの接続関係、および、算出した前
   記回路内の回路セルそれぞれが駆動する配線の長さに基
   づいて、前記回路内の回路セルそれぞれの負荷容量を算
   出する負荷容量算出手段と、 算出した前記回路内の回路セルそれぞれが駆動する配線
   の長さに基づいて、前記回路内の回路セルそれぞれが駆
   動する配線の抵抗値とを算出する抵抗値算出手段と、 算出した前記回路内の回路セルそれぞれの前記負荷容
   量、および、算出した前記回路内の回路セルそれぞれが
   駆動する配線の前記抵抗値とに基づいて、前記回路内の
   回路セルそれぞれが出力するパルスの遷移時間を算出す
   る遷移時間算出手段と、 算出した前記配線における遷移時間と、算出した前記回
   路セルの特性値とを乗算して、前記回路内の回路セルの
   スルー時間を算出する乗算手段とを有する請求項１に記
   載の回路動作判定装置。
3. 【請求項３】前記動作判定手段は、算出した前記スルー
   時間が、前記回路内の回路セルに出力されるパルスのパ
   ルス幅よりも短い場合には、前記回路内の回路セルが正
   常に動作すると判定し、これ以外の場合には、前記回路
   内の回路セルが正常に動作しないと判定する請求項１に
   記載の回路動作判定装置。
4. 【請求項４】所定の回路セルを用いた回路を設計する回
   路設計手段と、 算出した前記回路内の回路セルそれぞれの前記負荷容
   量、および、算出した前記回路内の回路セルそれぞれが
   駆動する配線の前記抵抗値に基づいて、設計した前記回
   路内の前記回路セルそれぞれが正常に動作するか否かを
   判定する回路動作判定手段と、 前記回路内の前記回路セルそれぞれの動作判定の結果に
   基づいて、設計した前記回路を設計変更する回路設計変
   更手段とを有する回路設計装置。
5. 【請求項５】前記動作判定手段は、 入力波形の傾きおよび出力負荷に対する遷移時間とスル
   ー時間との比を示す特性値を、駆動能力が異なる回路セ
   ルごとに算出する特性値算出手段と、 前記回路内の回路セルそれぞれが駆動する配線の抵抗
   値、前記回路内の回路セルそれぞれの負荷容量、およ
   び、算出した前記回路セルそれぞれの特性値に基づい
   て、前記回路内の回路セルそれぞれのスルー時間を算出
   するスルー時間算出手段と、 算出した前記回路内の回路セルそれぞれのスルー時間、
   および、前記回路内の回路セルそれぞれに入力されるパ
   ルスのパルス幅に基づいて、前記回路内の回路セルが正
   常に動作するか否かを判定する動作判定手段とを有する
   請求項４に記載の回路設計装置。
6. 【請求項６】前記回路動作判定手段の前記スルー時間算
   出手段は、 回路内の前記回路セルそれぞれが駆動する配線それぞれ
   の長さを算出する配線長算出手段と、 前記回路内の回路セルの接続関係、および、算出した前
   記回路内の回路セルそれぞれが駆動する配線の長さに基
   づいて、前記回路内の回路セルそれぞれの負荷容量を算
   出する負荷容量算出手段と、 算出した前記回路内の回路セルそれぞれが駆動する配線
   の長さに基づいて、前記回路内の回路セルそれぞれが駆
   動する配線の抵抗値とを算出する抵抗値算出手段と、 算出した前記回路内の回路セルそれぞれの前記負荷容
   量、および、算出した前記回路内の回路セルそれぞれが
   駆動する配線の前記抵抗値とに基づいて、前記回路内の
   回路セルそれぞれが出力するパルスの遷移時間を算出す
   る遷移時間算出手段と、 算出した前記配線における遷移時間と、算出した前記回
   路セルの特性値とを乗算して、前記回路内の回路セルの
   スルー時間を算出する乗算手段とを有する請求項５に記
   載の回路設計装置。
7. 【請求項７】前記回路動作判定手段の前記動作判定手段
   は、算出した前記スルー時間が、前記回路内の回路セル
   に入力されるパルスのパルス幅よりも短い場合には、前
   記回路内の回路セルが正常に動作すると判定し、これ以
   外の場合には、前記回路内の回路セルが正常に動作しな
   いと判定する請求項５に記載の回路設計装置。
8. 【請求項８】前記回路設計変更手段は、 正常に動作しないと判定された前記回路内の回路セルの
   前記スルー時間が、前記回路内の回路セルに出力入力さ
   れるパルスのパルス幅よりも短くなるように、正常に動
   作しないと判定された前記回路内の回路セルを、より駆
   動能力が高い前記回路セルで置換する請求項７に記載の
   回路設計装置。
9. 【請求項９】前記回路設計変更手段は、 正常に動作しないと判定された前記回路内の回路セルの
   前記スルー時間が、前記回路内の回路セルに入力される
   パルスのパルス幅よりも短くなるように、正常に動作し
   ないと判定された前記回路内の回路セルが駆動する配線
   へ、この配線を駆動する回路セルを増設し、増設した前
   記回路セルごとにこの配線を分割して接続関係を変更す
   る請求項７に記載の回路設計装置。
10. 【請求項１０】設計した前記回路内の前記回路セルおよ
    び前記配線のパターンを作成する回路パターン作成手段
    をさらに有する請求項９に記載の回路設計装置。
11. 【請求項１１】入力波形の傾きおよび出力負荷に対する
    遷移時間とスルー時間との比を示す特性値を、駆動能力
    が異なる回路セルごとに算出し、 前記回路内の回路セルそれぞれが駆動する配線の抵抗
    値、前記回路内の回路セルそれぞれの負荷容量、およ
    び、算出した前記回路セルそれぞれの特性値に基づい
    て、前記回路内の回路セルそれぞれのスルー時間を算出
    し、 算出した前記回路内の回路セルそれぞれのスルー時間、
    および、前記回路内の回路セルそれぞれに入力されるパ
    ルスのパルス幅に基づいて、前記回路内の回路セルが正
    常に動作するか否かを判定する回路動作判定方法。
12. 【請求項１２】回路内の前記回路セルそれぞれが駆動す
    る配線それぞれの長さを算出し、 前記回路内の回路セルの接続関係、および、算出した前
    記回路内の回路セルそれぞれが駆動する配線の長さに基
    づいて、前記回路内の回路セルそれぞれの負荷容量を算
    出し、 算出した前記回路内の回路セルそれぞれが駆動する配線
    の長さに基づいて、前記回路内の回路セルそれぞれが駆
    動する配線の抵抗値とを算出し、 算出した前記回路内の回路セルそれぞれの前記負荷容
    量、および、算出した前記回路内の回路セルそれぞれが
    駆動する配線の前記抵抗値とに基づいて、前記回路内の
    回路セルそれぞれが出力するパルスの遷移時間を算出
    し、 算出した前記配線における遷移時間と、算出した前記回
    路セルの特性値とを乗算して、前記回路内の回路セルの
    スルー時間を算出する請求項１１に記載の回路動作判定
    方法。
13. 【請求項１３】算出した前記スルー時間が、前記回路内
    の回路セルに入力されるパルスのパルス幅よりも短い場
    合には、前記回路内の回路セルが正常に動作すると判定
    し、これ以外の場合には、前記回路内の回路セルが正常
    に動作しないと判定する請求項１１に記載の回路動作判
    定方法。
14. 【請求項１４】所定の回路セルを用いた回路を設計し、 前記回路内の回路セルそれぞれが駆動する配線の抵抗
    値、および、前記回路内の回路セルそれぞれの負荷容量
    に基づいて、設計した前記回路内の前記回路セルそれぞ
    れが正常に動作するか否かを判定し、 前記回路内の前記回路セルそれぞれの動作判定の結果に
    基づいて、設計した前記回路を設計変更する回路設計方
    法。
15. 【請求項１５】入力波形の傾きおよび出力負荷に対する
    遷移時間とスルー時間との比を示す特性値を、駆動能力
    が異なる回路セルごとに算出し、 算出した前記回路内の回路セルそれぞれが駆動する配線
    の長さ、および、前記回路セルそれぞれの特性値とに基
    づいて、前記回路内の回路セルそれぞれのスルー時間を
    算出し、 算出した前記回路内の回路セルそれぞれのスルー時間、
    および、前記回路内の回路セルそれぞれに入力されるパ
    ルスのパルス幅に基づいて、前記回路内の回路セルが正
    常に動作するか否かを判定する請求項１４に記載の回路
    設計方法。
16. 【請求項１６】回路内の前記回路セルそれぞれが駆動す
    る配線それぞれの長さを算出し、 前記回路内の回路セルの接続関係、および、算出した前
    記回路内の回路セルそれぞれが駆動する配線の長さに基
    づいて、前記回路内の回路セルそれぞれの負荷容量を算
    出し、 算出した前記回路内の回路セルそれぞれが駆動する配線
    の長さに基づいて、前記回路内の回路セルそれぞれが駆
    動する配線の抵抗値とを算出し、 算出した前記回路内の回路セルそれぞれの前記負荷容
    量、および、算出した前記回路内の回路セルそれぞれが
    駆動する配線の前記抵抗値とに基づいて、前記回路内の
    回路セルそれぞれが出力するパルスの遷移時間を算出す
    る算出した前記配線における遷移時間と、算出した前記
    回路セルの特性値とを乗算して、前記回路内の回路セル
    のスルー時間を算出し、 請求項１５に記載の回路設計方法。
17. 【請求項１７】算出した前記スルー時間が、前記回路内
    の回路セルに入力されるパルスのパルス幅よりも短い場
    合には、前記回路内の回路セルが正常に動作すると判定
    し、これ以外の場合には、前記回路内の回路セルが正常
    に動作しないと判定する請求項１５に記載の回路設計方
    法。
18. 【請求項１８】正常に動作しないと判定された前記回路
    内の回路セルの前記スルー時間が、前記回路内の回路セ
    ルに入力されるパルスのパルス幅よりも短くなるよう
    に、正常に動作しないと判定された前記回路内の回路セ
    ルを、より駆動能力が高い前記回路セルで置換する請求
    項１７に記載の回路設計方法。
19. 【請求項１９】正常に動作しないと判定された前記回路
    内の回路セルの前記スルー時間が、前記回路内の回路セ
    ルに入力されるパルスのパルス幅よりも短くなるよう
    に、正常に動作しないと判定された前記回路内の回路セ
    ルが駆動する配線へ、この配線を駆動する回路セルを増
    設し、増設した前記回路セルごとにこの配線を分割して
    接続関係を変更する請求項１７に記載の回路設計方法。
20. 【請求項２０】設計した前記回路内の前記回路セルおよ
    び前記配線のパターンを作成する請求項１９に記載の回
    路設計方法。