JPH10271115A - Communication equipment - Google Patents
Communication equipmentInfo
- Publication number
- JPH10271115A JPH10271115A JP6985397A JP6985397A JPH10271115A JP H10271115 A JPH10271115 A JP H10271115A JP 6985397 A JP6985397 A JP 6985397A JP 6985397 A JP6985397 A JP 6985397A JP H10271115 A JPH10271115 A JP H10271115A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- source clock
- frequency
- remaining
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ＡＴＭ（Asyncr
onous Transfer Mode ）ネットワークを介して通信を行
う通信装置に係わり、特にネットワーククロックとソー
スクロックが送信側で非同期である場合に、受信側にお
いて送信側のソースクロック周波数を再生する必要のあ
る通信装置に関するものである。The present invention relates to an ATM (Asyncr)
onous Transfer Mode) relates to a communication device that performs communication via a network, and particularly to a communication device that needs to reproduce a source clock frequency on a transmission side on a reception side when a network clock and a source clock are asynchronous on the transmission side. Things.
【０００２】[0002]
【従来の技術】図５は従来の通信装置を用いたＳＴＭ
（Synchronous Transfer Mode ）網における電話サービ
スを実現するシステム構成図であり、図において、１７
は音声情報、即ち一種のデータをＳＴＭ網１９へ一定速
度で送信する送信側装置群、１８はＳＴＭ網１９から一
定速度で送られてくるデータを受信する受信側装置群、
１９は同期転送モードで通信を行うＳＴＭ網、２０はＳ
ＴＭ網１９内の発振器から出力されるネットワーククロ
ックである。2. Description of the Related Art FIG. 5 shows an STM using a conventional communication device.
(Synchronous Transfer Mode) is a system configuration diagram for realizing a telephone service in a network.
Is a group of transmitting devices that transmit voice information, that is, a kind of data, to the STM network 19 at a constant speed, 18 is a group of receiving devices that receives data transmitted from the STM network 19 at a constant speed,
19 is an STM network for performing communication in the synchronous transfer mode, 20 is an STM network.
This is a network clock output from an oscillator in the TM network 19.
【０００３】２１ａ，２１ｂはＩＳＤＮ（Integrated S
ervices Didital Network ）電話機に該当する電話機、
２２ａ，２２ｂはＰＢＸ(Private Branch Exchange：構
内電話交換機）、２３はＰＢＸ２２ａ内の発振器から出
力されるソースクロック、２４はＰＢＸ２２ｂ内の発振
器から出力されるローカルクロックである。[0003] 21a and 21b are ISDN (Integrated S)
ervices Didital Network) Phone corresponding to phone,
Reference numerals 22a and 22b denote PBXs (Private Branch Exchanges), 23 denotes a source clock output from an oscillator in the PBX 22a, and 24 denotes a local clock output from an oscillator in the PBX 22b.
【０００４】次に動作について説明する。このような構
成のＳＴＭシステムにおいては、送信側装置群１７内の
電話機２１ａにおいて入力された音声情報、すなわち一
種のデータが、ＰＢＸ２２ａを介してＳＴＭ網１９に一
定速度で送信される。さらに、ＳＴＭ網１９から受信側
装置群１８へ一定速度で送信され、受信側装置群１８内
のＰＢＸ２２ｂで受信され、その後、電話機２１ｂで受
信される。Next, the operation will be described. In the STM system having such a configuration, voice information input at the telephone set 21a in the transmission side device group 17, that is, a kind of data, is transmitted to the STM network 19 at a constant speed via the PBX 22a. Further, the data is transmitted from the STM network 19 to the receiving device group 18 at a constant speed, received by the PBX 22b in the receiving device group 18, and thereafter received by the telephone 21b.
【０００５】ＳＴＭシステムにおいては全ての装置群は
基本的に全て周波数同期したクロックにより動作するよ
うになっており、ＳＴＭ網１９内のネットワーククロッ
ク２０に、ＰＢＸ２２ａ内のソースクロック２３やＰＢ
Ｘ２２ｂ内のローカルクロック２４が従属同期してい
る。[0005] In the STM system, all the device groups basically operate with clocks synchronized in frequency. A network clock 20 in the STM network 19 is connected to a source clock 23 or PB in the PBX 22a.
The local clock 24 in X22b is slave-synchronized.
【０００６】また、ＰＢＸ２２ａから出力されるデータ
は、ＰＢＸ２２ａ内のソースクロック２３を基準とした
一定速度（例えば１．５４４Ｍｂ／ｓ一定）で送出され
る。なお、このような一定レートでのデータの送信状態
をＣＢＲ（Constant Bit Rate ）という。The data output from the PBX 22a is transmitted at a constant speed (for example, 1.544 Mb / s constant) based on the source clock 23 in the PBX 22a. Note that such a data transmission state at a constant rate is called CBR (Constant Bit Rate).
【０００７】受信側装置群１８内のＰＢＸ２２ｂでは、
一定速度で送られてくるデータを、ローカルクロック２
４を基に受信する。ここで、前記したようにソースクロ
ック２３およびローカルクロック２４は共にネットワー
ククロック２０に従属同期しているため、その結果とし
て、ソースクロック２３とローカルクロック２４は同一
周波数となる。[0007] In the PBX 22b in the receiving device group 18,
Data sent at a constant speed is transmitted to local clock 2
4 is received. Here, as described above, both the source clock 23 and the local clock 24 are subordinately synchronized with the network clock 20, and as a result, the source clock 23 and the local clock 24 have the same frequency.
【０００８】よって、ＰＢＸ２２ｂにおいては、送信側
装置群１７内のＰＢＸ２２ａからのＣＢＲデータを、Ｐ
ＢＸ２２ｂ内のバッファをオーバフローあるいはアンダ
フローさせることなく、正常に受信することができる。Therefore, in the PBX 22b, the CBR data from the PBX 22a in the transmitting side device group 17 is
Normal reception is possible without causing the buffer in the BX 22b to overflow or underflow.
【０００９】このような従来のＳＴＭ網による回線交換
網や専用線で実現されてきた電話等のサービスをＡＴＭ
網上で実現するためには、端末機に対してＡＴＭ網があ
たかも回線交換網であるかのように見せかけるサービ
ス、いわゆる回線エミユレーションサービスが必要にな
る。[0009] Services such as telephones and the like realized by such a conventional circuit switching network using the STM network and a dedicated line are provided by the ATM.
In order to realize this on a network, a service that makes it appear as if the ATM network is a circuit-switched network to terminals, that is, a so-called circuit emulation service is required.
【００１０】このようなサービスを行うＡＴＭシステム
の従来例を図６を参照して説明する。図６は従来の通信
装置を用いたＡＴＭ網における電話サービスを実現する
システム構成図であり、例えば特開平２−１７９０４５
号公報に示される種類の図８及び図９に示すＡＡＬ(ATM
Adaptation Layer)処理部を有するものである。但し、
この図６において図５の各部に相当する部分には同一符
号を付す。A conventional example of an ATM system that provides such a service will be described with reference to FIG. FIG. 6 is a system configuration diagram for realizing a telephone service in an ATM network using a conventional communication device.
The AAL (ATM) shown in FIGS.
(Adaptation Layer) processing unit. However,
In FIG. 6, the same reference numerals are given to portions corresponding to the respective portions in FIG.
【００１１】図６において、１７は音声情報、すなわち
一種のデータをセル型式（ＡＴＭセル）でＡＴＭ網２５
へ一定速度で送信する送信側装置群、１８はＡＴＭ網２
５から一定速度で送られてくるＡＴＭセルを受信する受
信側装置群、２０ａ，２０ｂはＡＴＭ網２５内の発振器
から出力されるネットワーククロック、２１ａ，２１ｂ
はＩＳＤＮ電話機に該当する電話機である。In FIG. 6, reference numeral 17 denotes voice information, that is, a kind of data, in a cell type (ATM cell) in an ATM network 25.
A group of transmitting devices that transmit data at a constant speed to the ATM network 2
5, a group of receiving devices for receiving ATM cells transmitted at a constant speed from 20; 20a and 20b are network clocks output from an oscillator in the ATM network 25;
Is a telephone corresponding to the ISDN telephone.
【００１２】２２ａ，２２ｂはＰＢＸ、２３はＰＢＸ２
２ａ内の発振器から出力されるソースクロック、２４は
ＰＢＸ２２ｂ内の発振器から出力されるローカルクロッ
ク、２５は非同期転送モードで通信を行うＡＴＭ網、２
６は通常のデータをＡＴＭセルに変換する送信ＣＬＡＤ
（Cell assembly And Disassembly ：セル組立分解装
置）、２７はＡＴＭセルを通常のデータに変換する受信
ＣＬＡＤである。22a and 22b are PBX, 23 is PBX2
2a, a local clock output from the oscillator in the PBX 22b; 25, an ATM network for performing communication in the asynchronous transfer mode;
6 is a transmission CLAD for converting ordinary data into ATM cells.
(Cell assembly And Disassembly) 27 is a receiving CLAD for converting ATM cells into ordinary data.
【００１３】即ち、送信側装置群１７内の電話機２１ａ
から出力されるデータをＰＢＸ２２ａを介して送信ＣＬ
ＡＤ２６に入力し、ここで、ＡＴＭセルに変換した後、
一定速度でＡＴＭ網２５へ送信し、さらに、ＡＴＭ網２
５から一定速度で受信側装置群１８内の受信ＣＬＡＤ２
７で受信し、ここで、ＡＴＭセルから通常のデータに戻
し、ＰＢＸ２２ｂを介して電話機２１ｂへ送信するよう
に構成されている。That is, the telephone 21a in the transmission-side device group 17
Is transmitted via the PBX 22a.
AD26, where it is converted to ATM cells,
The data is transmitted to the ATM network 25 at a constant speed, and
5, the receiving CLAD2 in the receiving device group 18 at a constant speed.
7, the data is returned from the ATM cell to normal data, and transmitted to the telephone set 21b via the PBX 22b.
【００１４】このような構成のＡＴＭシステムでは、Ｓ
ＴＭシステムとは異なり、ＡＴＭ網２５内の装置を含む
すべての装置群のクロックが周波数同期しているとは限
らない。即ち、２つのＰＢＸ（ＰＢＸ２２ａとＰＢＸ２
２ｂ）間では、同一周波数のクロックで規定された一定
速度でデータを送受信する必要があるが、ＡＴＭ網２５
は全ての装置で共通的に用いられるような、唯一のクロ
ックを提供するとは限らない。In an ATM system having such a configuration, S
Unlike the TM system, the clocks of all the device groups including the devices in the ATM network 25 are not always frequency-synchronized. That is, two PBXs (PBX22a and PBX2a
2b), it is necessary to transmit and receive data at a constant speed defined by a clock of the same frequency.
Does not necessarily provide the only clock that is commonly used by all devices.
【００１５】図６において、ＡＴＭ網２５内に２つのネ
ットワーククロック２０ａと２０ｂがあるのは、上記を
意味しており、ここでは、ネットワーククロック２０ａ
と２０ｂは周波数同期していない。In FIG. 6, the fact that there are two network clocks 20a and 20b in the ATM network 25 means the above, and here, the network clock 20a
And 20b are not frequency synchronized.
【００１６】よって、何らかの手段により、ＰＢＸ２２
ａ内のソースクロック２３の周波数をＰＢＸ２２ｂに通
知して、前記ソースクロック２３とＰＢＸ２２ｂ内のロ
ーカルクロック２４の周波数を一致させることが必要と
なる。Accordingly, the PBX 22
It is necessary to notify the frequency of the source clock 23 in the PBX 22b to the frequency of the source clock 23 and the frequency of the local clock 24 in the PBX 22b.
【００１７】ＩＴＵ−Ｔ（International Telecommunic
ation Union Telecommunication Standardization Sect
or）では、ＩＴＵ−Ｔ勧告I.363.1 B-ISDN ATM Adaptat
ionLayer(aal)specification,types 1and2 において、
上記したような、ＡＴＭ網を介して接続される送信ユー
ザと受信ユーザ間で何らかの手段を用いて、送信ユーザ
側のソースクロック周波数を受信ユーザ側で再生する機
能を、ソースクロック周波数再生機能と定義している。ITU-T (International Telecommunic)
ation Union Telecommunication Standardization Sect
or), ITU-T Recommendation I.363.1 B-ISDN ATM Adaptat
In ionLayer (aal) specification, types 1and2,
The function of reproducing the source clock frequency of the transmitting user on the receiving user side by using any means between the transmitting user and the receiving user connected via the ATM network as described above is defined as a source clock frequency reproducing function. doing.
【００１８】また、前記ソースクロック周波数再生法と
して、適応クロック法(Adaptive Clock Method)を規定
している。An adaptive clock method is defined as the source clock frequency recovery method.
【００１９】ここで、図７を参照して適応クロック法の
説明を行う。図７は適応クロック法の動作イメージを示
す図であり、３はＡＡＬ処理部１内のソースクロック再
生バッファ、１６ａ，１６ｂ，１６ｃは受信セルデー
タ、２４はローカルクロックである。Here, the adaptive clock method will be described with reference to FIG. FIG. 7 is a diagram showing an operation image of the adaptive clock method. 3 is a source clock reproduction buffer in the AAL processing unit 1, 16a, 16b and 16c are received cell data, and 24 is a local clock.
【００２０】適応クロック法は、情報転送速度が一定
（ＣＢＲ）であることと、その転送速度が送受信側で既
知であることを前提条件に用いられ、適応クロック法の
ためのメカニズムは受信側のみにインプリメントされ
る。即ち、送信側には何も必要なく、送受信間でやり取
りされる制御情報は存在しない。The adaptive clock method is used on the premise that the information transfer rate is constant (CBR) and that the transfer rate is known on the transmitting and receiving sides. The mechanism for the adaptive clock method is only the receiving side. Implemented. That is, nothing is required on the transmission side, and there is no control information exchanged between the transmission and reception.
【００２１】但し、上記した転送速度が送受信側で既知
であるとは、例えば、転送速度が１．５４４Ｍｂ／ｓ±
１００ｐｐｍであることを送受信側で知っているという
ことを意味している。そして、送信側の転送速度、即ち
転送速度の基になるソースクロック周波数が±１００ｐ
ｐｍ内のどの値であるかを、本適応クロック法で算出す
るものである。However, the fact that the above-mentioned transfer rate is known on the transmitting / receiving side means that, for example, the transfer rate is 1.544 Mb / s ±
This means that the transmitting and receiving side knows that it is 100 ppm. Then, the transfer speed on the transmission side, that is, the source clock frequency on which the transfer speed is based is ± 100 p
The value within pm is calculated by the adaptive clock method.
【００２２】適応クロック法では、受信側で受信した受
信セルデータ１６ａ，１６ｂ，１６ｃをソースクロック
再生バッファ３に書き込み、ソースクロック再生バッフ
ァ３の容量の中心値である、読出し開始閾値ＴＨまでバ
ッファリングした後、受信セルデータ１６ａ，１６ｂ，
１６ｃをローカルクロック２４で読み出す。そのローカ
ルクロック２４の周波数を制御するために、ソースクロ
ック再生バッファ３のバッファ残量を用いる。In the adaptive clock method, the received cell data 16a, 16b and 16c received on the receiving side are written into the source clock reproduction buffer 3 and buffered up to the read start threshold TH which is the center value of the capacity of the source clock reproduction buffer 3. After that, the received cell data 16a, 16b,
16c is read by the local clock 24. In order to control the frequency of the local clock 24, the remaining buffer of the source clock reproduction buffer 3 is used.
【００２３】例えば、バッファ残量が増加傾向にある場
合は、ソースクロック２３よりもローカルクロック２４
の方が周波数が低いと想定されるため、ローカルクロッ
ク２４の周波数を上げるように制御する。一方、バッフ
ァ残量が減少傾向にある場合は、逆の制御を行う。For example, when the remaining buffer capacity tends to increase, the local clock 24 is
Since the frequency is assumed to be lower, the frequency of the local clock 24 is controlled to be increased. On the other hand, when the remaining buffer amount is decreasing, the reverse control is performed.
【００２４】なお、ＩＴＵ−Ｔ勧告には、適応クロック
法について、上記のような動作概念が示されているだけ
であり、詳細な仕様についてはほとんど記述されていな
い。以上が、ソースクロック周波数再生機能を有する通
信装置に関する背景、前提となるシステム、適応クロッ
ク法等に関する説明である。It should be noted that the ITU-T recommendation merely describes the above-described operation concept of the adaptive clock method, and hardly describes detailed specifications. The above is the description of the background of the communication device having the source clock frequency reproduction function, the premise system, the adaptive clock method, and the like.
【００２５】次に、図６に戻って従来の通信装置の説明
を続ける。図６に示すソースクロック周波数再生機能を
有する受信ＣＬＡＤ２７は、図８の機能ブロック図に示
す構成となっている。図８において、２８はＡＴＭにお
ける物理レイヤ処理を行う物理レイヤ処理部、２９はＡ
ＴＭにおけるＡＴＭレイヤ処理を行うＡＴＭレイヤ処理
部、１はＡＴＭにおけるＡＡＬ処理を行うＡＡＬ処理
部、３０はＳＴＭにおけるＳＴＭインタフェース終端処
理を行うＳＴＭ処理部、３１は受信ＣＬＡＤ２７全体の
装置管理を行う装置管理部である。Next, returning to FIG. 6, description of the conventional communication device will be continued. The reception CLAD 27 having the source clock frequency reproduction function shown in FIG. 6 has the configuration shown in the functional block diagram of FIG. In FIG. 8, reference numeral 28 denotes a physical layer processing unit which performs physical layer processing in the ATM;
ATM layer processing section for performing ATM layer processing in TM, 1 for AAL processing section for performing AAL processing in ATM, 30 for STM processing section for performing STM interface termination processing in STM, 31 for apparatus management for performing overall device management of reception CLAD 27 Department.
【００２６】また、ＡＡＬ処理部１は、前述したように
例えば特開平２−１７９０４５号に示されるような種の
ものであり、図９の機能ブロック図に示す構成となって
いる。The AAL processing section 1 is of the kind described in, for example, Japanese Patent Application Laid-Open No. 2-179045, as described above, and has the configuration shown in the functional block diagram of FIG.
【００２７】図９において、３はバッファ残量によりソ
ースクロック周波数を再生するためのソースクロック再
生バッファ、４はソースクロック再生部、５はソースク
ロック再生バッファ３の読出し制御を行うバッファ制御
部、６はソースクロック再生バッファ３への書込み信号
と読出し信号とからバッファ残量を求め、それを監視す
るバッファ残量監視部、７はバッファ残量監視部６から
のバッファ残量値等から、後述する電圧制御水晶発振器
８への制御電圧を算出する制御電圧算出部、８は制御電
圧算出部７からの制御電圧を基に周波数を変更する電圧
制御水晶発振器（ＶＣＸＯ）である。In FIG. 9, reference numeral 3 denotes a source clock reproducing buffer for reproducing the source clock frequency based on the remaining buffer, 4 denotes a source clock reproducing unit, 5 denotes a buffer control unit for controlling reading of the source clock reproducing buffer 3, and 6 Is a buffer remaining amount monitoring unit for monitoring the remaining buffer amount from a write signal and a read signal to the source clock reproduction buffer 3, and 7 is a buffer remaining amount monitoring unit and the like, which will be described later. A control voltage calculation unit that calculates a control voltage to the voltage control crystal oscillator 8, and a voltage control crystal oscillator (VCXO) 8 that changes the frequency based on the control voltage from the control voltage calculation unit 7.
【００２８】また、制御電圧算出部７は図１０の機能ブ
ロック図に示す構成となっている。図１０において、９
はバッファ残量／制御電圧変換部、１０はバッファ残量
監視部６から出力されるバッファ残量値から制御値を演
算するための演算部、１１はデジタル値をアナログ値に
変換するＤ／Ａコンバータ、１２は演算部１０に一定周
期毎に演算を行う指示をするためのタイマである。The control voltage calculator 7 has a configuration shown in a functional block diagram of FIG. In FIG. 10, 9
Is a buffer remaining / control voltage converter, 10 is a calculator for calculating a control value from the buffer remaining value output from the buffer remaining monitor 6, and 11 is a D / A which converts a digital value to an analog value. The converter 12 is a timer for instructing the calculation unit 10 to perform calculation at regular intervals.
【００２９】さらに、図３にＡＴＭレイヤ処理部２９か
らＡＡＬ処理部１への受信セルデータの転送状態を示
す。この図３において１６ａ，１６ｂ，１６ｃは受信セ
ルデータである。FIG. 3 shows a state of transfer of received cell data from the ATM layer processing unit 29 to the AAL processing unit 1. In FIG. 3, reference numerals 16a, 16b and 16c denote received cell data.
【００３０】但し、装置管理部３１は、受信ＣＬＡＤ２
７全体の装置管理を行っており、各部に対して、各種設
定、ステータス収集を行う。このために、装置管理部３
１と各部は、制御バスで接続されている。However, the device management unit 31 receives the reception CLAD2
7, and performs various settings and status collection for each unit. For this purpose, the device management unit 3
1 and each unit are connected by a control bus.
【００３１】また、詳細ブロック図が煩雑とならないよ
うに、制御バスは図８にしか記述されていないが、上記
各種設定、ステータス収集のため、各処理部内の全ブロ
ック、例えばＡＡＬ処理部１内の各ブロックにも接続さ
れている。Although the control bus is described only in FIG. 8 so as not to complicate the detailed block diagram, all the blocks in each processing unit, for example, the AAL processing unit 1 are used for the various settings and status collection. Are also connected to each block.
【００３２】さらに、ＡＴＭインタフェースとＳＴＭイ
ンタフェースにおけるデータバス幅はシリアルである
が、各処理部内においては、通常データは８ビット幅で
やり取りされている。Further, although the data bus width in the ATM interface and the STM interface is serial, in each processing unit, data is usually exchanged in an 8-bit width.
【００３３】さらに、ＡＴＭインタフェース速度が１５
５．５２ＭＨｚ、ＳＴＭインタフェース速度が１．５４
４ＭＨｚ、即ちソースクロック周波数が１．５４４ＭＨ
ｚであり、且つその変動幅が±１００ｐｐｍであるとす
る。また、受信ＣＬＡＤ２７内部は上記のように８ビッ
ト幅でインタフェースされ、且つ殆どがＡＴＭインタフ
ェース系のクロックで動作するため、内部の基本クロッ
クは１９．４４ＭＨｚ（＝１５５．５２ＭＨｚ／８ｂｉ
ｔ）となっているものとする。Further, when the ATM interface speed is 15
5.52 MHz, 1.54 STM interface speed
4 MHz, ie, the source clock frequency is 1.544 MH
z, and the fluctuation range is ± 100 ppm. Further, since the inside of the reception CLAD 27 is interfaced with the 8-bit width as described above and most of them operate with the clock of the ATM interface system, the internal basic clock is 19.44 MHz (= 155.52 MHz / 8bi).
t).
【００３４】次に動作について説明する。図６におい
て、送信側装置群１７内の電話機２１ａから出力される
データがＰＢＸ２２ａを介して送信ＣＬＡＤ２６に入力
され、ここで、ＡＴＭセルに変換された後、一定速度で
ＡＴＭ網２５へ送信される。さらに、ＡＴＭ網２５から
一定速度で受信側装置群１８へ送信される。Next, the operation will be described. In FIG. 6, data output from the telephone set 21a in the transmission-side device group 17 is input to the transmission CLAD 26 via the PBX 22a, where it is converted into an ATM cell and then transmitted to the ATM network 25 at a constant speed. . Further, the data is transmitted from the ATM network 25 to the receiving device group 18 at a constant speed.
【００３５】このＡＴＭ網２５から受信側装置群１８に
送られてきたＡＴＭセルは、受信ＣＬＡＤ２７で受信さ
れる。即ち、図８に示すようにＡＴＭインタフェースを
介して物理レイヤ処理部２８に入力される。ここで、Ｓ
ＤＨ(Synchronous Digital Hierarchy)／ＳＯＮＥＴ(Sy
nchronous Optical Network)、セル同期等の物理レイヤ
処理、シリアル／パラレル（８ビット）変換が行われ
る。The ATM cells sent from the ATM network 25 to the receiving device group 18 are received by the receiving CLAD 27. That is, as shown in FIG. 8, the data is input to the physical layer processing unit 28 via the ATM interface. Where S
DH (Synchronous Digital Hierarchy) / SONET (Sy
Physical layer processing such as nchronous optical network) and cell synchronization, and serial / parallel (8-bit) conversion are performed.
【００３６】その後、ＡＴＭレイヤ処理部２９に送出さ
れ、ＶＰＩ(Virtual Path Identifier)／ＶＣＩ(Virtua
l Channel Identifier )によるフィルタリング等のＡＴ
Ｍレイヤ処理が行われ、ＡＡＬ処理部１に渡される。Thereafter, the packet is sent to the ATM layer processing section 29 and is sent to the VPI (Virtual Path Identifier) / VCI (Virtua
l AT such as filtering by Channel Identifier)
The M-layer processing is performed, and is passed to the AAL processing unit 1.
【００３７】一般にＣＢＲデータは、ＡＡＬタイプ１で
伝送されるため、ＡＡＬ処理部１では、シーケンス番号
によるセル廃棄／誤挿入チェック処理、ゆらぎ吸収処
理、そしてソースクロック周波数再生処理等のＡＡＬタ
イプ１処理が行われる。ここでＳＴＭインタフェースク
ロックであるソースクロック２３の周波数が再生され
る。Since CBR data is generally transmitted in AAL type 1, the AAL processing unit 1 performs AAL type 1 processing such as cell discard / misinsertion check processing based on sequence numbers, fluctuation absorption processing, and source clock frequency recovery processing. Is performed. Here, the frequency of the source clock 23, which is the STM interface clock, is reproduced.
【００３８】続いてＳＴＭ処理部３０へ送出され、ここ
でＳＴＭフレームの生成等のＳＴＭインタフェース終端
処理、パラレル（８ビット）／シリアル変換が行われ、
この後、ＳＴＭインタフェースを介して、ＰＢＸ２２ｂ
へ送信される。Subsequently, the data is sent to the STM processing unit 30, where STM interface termination processing such as generation of an STM frame and parallel (8-bit) / serial conversion are performed.
Thereafter, the PBX 22b is connected via the STM interface.
Sent to
【００３９】次に、ソースクロック周波数再生動作の詳
細を説明する。まず、図９に示すＡＡＬ処理部１内にお
いて、ＡＴＭレイヤ処理部２９からの受信セルデータ１
６ａ，１６ｂ，１６ｃが入力され、書込み信号に応じて
ソースクロック再生バッファ３に書き込まれる。このと
きの受信セルデータ１６ａ，１６ｂ，１６ｃの様子は、
１．５４４Ｍｂ／ｓのデータが実質１５５．５２Ｍｂ／
ｓの情報速度で転送されるため、図３に示すようにセル
単位のバースト状になる。Next, the source clock frequency reproducing operation will be described in detail. First, in the AAL processing unit 1 shown in FIG.
6a, 16b, and 16c are input and written to the source clock reproduction buffer 3 according to a write signal. The state of the received cell data 16a, 16b, 16c at this time is as follows.
The data of 1.544 Mb / s is actually 155.52 Mb / s.
Since the data is transferred at the information speed of s, the data is burst-shaped in units of cells as shown in FIG.
【００４０】バッファ残量監視部６は、ＡＴＭレイヤ処
理部２９からの書込み信号を監視し、ソースクロック再
生バッファ３の容量の中心値に設定された読出し開始閾
値ＴＨまでデータがバッファリングされることを監視す
る。The buffer remaining amount monitoring unit 6 monitors the write signal from the ATM layer processing unit 29, and buffers data up to the read start threshold TH set to the center value of the capacity of the source clock reproduction buffer 3. To monitor.
【００４１】ここで、バッファ残量監視部６は、タイマ
１２から演算指示があると、ソースクロック再生バッフ
ァ３への書込み信号と読出し信号からバッファ残量を求
め、バッファ残量値を制御電圧算出部７に通知する。Here, when there is a calculation instruction from the timer 12, the buffer remaining amount monitoring unit 6 obtains the buffer remaining amount from the write signal and the read signal to the source clock reproduction buffer 3, and calculates the buffer remaining amount value as the control voltage calculation. Notify the unit 7.
【００４２】制御電圧算出部７では、バッファ残量値が
増加傾向にある場合は、ソースクロック２３よりもロー
カルクロック２４の方が周波数が低いと見なし、ローカ
ルクロック２４の周波数を上げるように制御する。一
方、バッファ残量が減少傾向にある場合は、逆の制御を
行う。When the remaining buffer value tends to increase, the control voltage calculating section 7 regards the local clock 24 as having a lower frequency than the source clock 23 and controls the local clock 24 to increase the frequency. . On the other hand, when the remaining buffer amount is decreasing, the reverse control is performed.
【００４３】制御電圧算出部７内では、図１０に示すよ
うに、タイマ１２からの演算指示に応じて演算部１０
が、バッファ残量値から制御値を演算する。例えば、制
御値を求める演算式は次のようになる。 制御値＝（バッファ残量−中心値）＋オフセットIn the control voltage calculation section 7, as shown in FIG.
Calculates the control value from the remaining buffer value. For example, an arithmetic expression for obtaining a control value is as follows. Control value = (buffer remaining capacity-center value) + offset
【００４４】ここで、オフセットとは電圧制御水晶発振
器８が基準周波数を出力するための値であり、例えば、
１．５４４ＭＨｚ±１００ｐｐｍの周波数を出力可能な
場合、その中心値である１．５４４ＭＨｚ±０ｐｐｍの
ことである。中心値とはソースクロック再生バッファ３
のバッファ容量の中心値であり、これは読出し開始閾値
ＴＨと同一である。Here, the offset is a value by which the voltage controlled crystal oscillator 8 outputs a reference frequency.
When a frequency of 1.544 MHz ± 100 ppm can be output, the center value is 1.544 MHz ± 0 ppm. The center value is the source clock reproduction buffer 3
, Which is the same as the read start threshold TH.
【００４５】但し、上記式における「バッファ残量」と
は、具体的なバイトあるいはビットで表示されたバッフ
ァ残量の場合だけでなく、４８バイト、６４バイト等の
任意の単位で表示された値であってもよい。例えば６４
バイトを最小単位としてもよい。このように、演算され
たデジタル値である制御値は、Ｄ／Ａコンバータ１１に
よりアナログ値の制御電圧に変換され、この制御電圧に
より、上記したように電圧制御水晶発振器８がローカル
クロック２４の周波数を上下させる動作を行う。Note that the "remaining buffer amount" in the above equation is not limited to the case of the remaining buffer amount indicated by specific bytes or bits, but may be a value indicated by an arbitrary unit such as 48 bytes or 64 bytes. It may be. For example, 64
Bytes may be the minimum unit. The control value, which is a digital value calculated in this manner, is converted into a control voltage of an analog value by the D / A converter 11, and the control voltage causes the voltage-controlled crystal oscillator 8 to change the frequency of the local clock 24 as described above. The operation of raising and lowering is performed.
【００４６】この内容を分かり易く説明すると次に記述
するようになる。 （１）バッファ残量が中心値（読出し開始閾値ＴＨ）の
時は、基準周波数（１．５４４ＭＨｚ±０ｐｐｍ）を出
力する。 （２）バッファ残量が中心値より大きいときは、基準周
波数より高い周波数を出力する。 （３）バッファ残量が中心値より大きくなればなるほ
ど、より高い周波数を出力する。 （４）バッファ残量が中心値より小さいときは、基準周
波数より低い周波数を出力する。 （５）バッファ残量が中心値より小さくなればなるほ
ど、より低い周波数を出力する。The contents will be described below in a manner that is easy to understand. (1) When the remaining buffer capacity is the center value (read start threshold value TH), the reference frequency (1.544 MHz ± 0 ppm) is output. (2) If the remaining buffer is larger than the center value, a frequency higher than the reference frequency is output. (3) As the remaining buffer capacity becomes larger than the center value, a higher frequency is output. (4) When the remaining buffer capacity is smaller than the center value, a frequency lower than the reference frequency is output. (5) As the remaining buffer capacity becomes smaller than the center value, a lower frequency is output.
【００４７】このような動作によって、電圧制御水晶発
振器８からソースクロック周波数に同期したローカルク
ロック２４が出力される。このローカルクロック２４に
応じてバッファ制御部５が、読出し信号をソースクロッ
ク再生バッファ３へ出力し、これによってソースクロッ
ク再生バッファ３からＡＴＭセルデータが読み出され
る。By such an operation, the local clock 24 synchronized with the source clock frequency is output from the voltage controlled crystal oscillator 8. In response to the local clock 24, the buffer control unit 5 outputs a read signal to the source clock reproducing buffer 3, whereby ATM cell data is read from the source clock reproducing buffer 3.
【００４８】[0048]
【発明が解決しようとする課題】従来の通信装置は以上
のように構成されているので、ソースクロック周波数の
再生を行う場合はソースクロック再生バッファ３のバッ
ファ残量を基に電圧制御水晶発振器８の発振周波数を制
御して行うが、ＡＴＭ網２５からの受信セルデータが到
着した瞬間にバッファ残量が急に変化し、この変化によ
り制御値が急激に変化するため、正確なソースクロック
周波数の再生が不可能であるなどの課題があった。Since the conventional communication apparatus is configured as described above, when reproducing the source clock frequency, the voltage controlled crystal oscillator 8 is used based on the remaining buffer in the source clock reproduction buffer 3. The oscillation frequency is controlled by controlling the oscillation frequency. However, the instant that the received cell data from the ATM network 25 arrives, the remaining buffer capacity changes abruptly, and the change causes the control value to change abruptly. There was a problem that reproduction was impossible.
【００４９】バッファ残量値の表示単位に関して６４バ
イト等のある程度大きなかたまりを最小単位とした場
合、受信セルデータがバースト的にソースクロック再生
バッファ３に書き込まれても発振周波数の制御値は急激
に変化しなくなるが、データの情報速度が低い場合やソ
ースクロック２３とローカルクロック２４との周波数差
が小さい場合は、制御値を求める際の演算式におけるバ
ッファ残量−中心値がなかなか６４バイト以上となら
ず、その結果、発振周波数がソースクロック周波数とな
るまでの収束時間が長くなってしまうなどの課題があっ
た。If the smallest unit of the display unit of the buffer remaining value is 64 bytes or the like, the control value of the oscillation frequency is sharply increased even if the received cell data is written in the source clock reproduction buffer 3 in a burst manner. When the information speed of the data is low or the frequency difference between the source clock 23 and the local clock 24 is small, the remaining amount of buffer in the calculation formula for calculating the control value−the central value is easily 64 bytes or more. However, as a result, there is a problem that the convergence time until the oscillation frequency becomes the source clock frequency becomes long.
【００５０】また、固定された一定間隔毎に制御値を演
算して、バッファ残量からソースクロック周波数を再生
するため、その一定間隔と受信セルデータのゆらぎにな
んらかの相関関係がある場合、再生されたソースクロッ
クの周波数が変動しやすいなどの課題があった。In addition, since the control value is calculated at fixed intervals and the source clock frequency is reproduced from the remaining buffer, if there is any correlation between the fixed interval and the fluctuation of the received cell data, the reproduction is performed. In addition, there has been a problem that the frequency of the source clock tends to fluctuate.
【００５１】さらに、バッファ残量から電圧制御水晶発
振器８の制御電圧を演算する際の感度、言い換えると、
どの程度のバッファ残量差をどの程度の周波数差に変換
するかの比率が固定であるため、収束時間が長くなった
り、逆に受信セルデータのゆらぎにより、再生されたソ
ースクロックの周波数が変動しやすいなどの課題があっ
た。Further, the sensitivity when calculating the control voltage of the voltage controlled crystal oscillator 8 from the remaining buffer capacity, in other words,
Since the ratio of how much difference in buffer remaining amount is converted to what frequency difference is fixed, the convergence time becomes longer, and conversely, the frequency of the reproduced source clock fluctuates due to fluctuations in the received cell data. There was a problem that it was easy to do.
【００５２】さらに、現在のバッファ残量を基にソース
クロック周波数を再生するため、受信セルデータのゆら
ぎがバッファ残量に影響を及ぼし、再生されたソースク
ロックの周波数が変動しやすいなどの課題があった。Further, since the source clock frequency is reproduced based on the current buffer remaining amount, fluctuations in the received cell data affect the buffer remaining amount, and the frequency of the reproduced source clock tends to fluctuate. there were.
【００５３】この発明は上記のような課題を解決するた
めになされたもので、到着データのバースト性に起因す
る再生ソースクロックの周波数変動を最小限に抑えるこ
とによって、適用システムに最適なソースクロック周波
数を再生することができる通信装置を得ることを目的と
する。The present invention has been made to solve the above-described problems, and minimizes the fluctuation in the frequency of a reproduced source clock due to the burstiness of arriving data, so that an optimal source clock for an applicable system can be obtained. An object of the present invention is to obtain a communication device capable of reproducing a frequency.
【００５４】[0054]
【課題を解決するための手段】請求項１記載の発明に係
る通信装置は、通信網からソースクロックを基準として
一定速度で送られてきた受信データを保持する第１バッ
ファ手段と、前記第１バッファ手段から前記ソースクロ
ックを基準として一定速度で送られてきた受信データを
保持する第２バッファ手段と、第２バッファ手段のバッ
ファ残量を一定間隔で検出し、この検出バッファ残量に
応じてソースクロックを再生する再生手段とを備えたも
のである。According to a first aspect of the present invention, there is provided a communication apparatus comprising: first buffer means for holding reception data transmitted at a constant speed from a communication network with reference to a source clock; A second buffer for holding received data sent from the buffer at a constant speed with reference to the source clock; and a buffer remaining in the second buffer detected at regular intervals. Reproducing means for reproducing the source clock.
【００５５】請求項２記載の発明に係る通信装置は、第
１バッファ手段を、通信網におけるゆらぎを吸収できる
容量としたものである。In the communication device according to the second aspect of the present invention, the first buffer means has a capacity capable of absorbing fluctuations in the communication network.
【００５６】請求項３記載の発明に係る通信装置は、第
１バッファ手段から第２バッファ手段への転送速度を、
ソースクロック周波数の上限値以上の速度としたもので
ある。According to a third aspect of the present invention, in the communication device, the transfer rate from the first buffer means to the second buffer means is set to:
The speed is higher than the upper limit value of the source clock frequency.
【００５７】請求項４記載の発明に係る通信装置は、第
１バッファ手段から第２バッファ手段への転送速度を、
ソースクロック周波数の上限値以上の速度で、且つ通信
網のゆらぎにより第１バッファ手段がオーバフローしな
い速度としたものである。According to a fourth aspect of the present invention, in the communication device, the transfer rate from the first buffer means to the second buffer means is set to:
The speed is higher than the upper limit of the source clock frequency and the speed at which the first buffer means does not overflow due to fluctuations in the communication network.
【００５８】請求項５記載の発明に係る通信装置は、ソ
ースクロック再生手段に、バッファ残量の検出間隔を任
意に設定する第１設定手段を備えたものである。According to a fifth aspect of the present invention, in the communication apparatus, the source clock reproducing means includes first setting means for arbitrarily setting a detection interval of the remaining buffer.
【００５９】請求項６記載の発明に係る通信装置は、ソ
ースクロック再生手段に、バッファ残量からソースクロ
ック周波数を算出する変換係数を任意に設定する第２設
定手段を備えたものである。According to a sixth aspect of the present invention, in the communication apparatus, the source clock reproducing means includes second setting means for arbitrarily setting a conversion coefficient for calculating the source clock frequency from the remaining buffer.
【００６０】請求項７記載の発明に係る通信装置は、ソ
ースクロック再生手段が、バッファ残量の平均値からソ
ースクロック周波数を算出するようにしたものである。In a communication apparatus according to a seventh aspect of the present invention, the source clock reproducing means calculates the source clock frequency from the average value of the remaining buffer.
【００６１】請求項８記載の発明に係る通信装置は、バ
ッファ残量の平均値を求めるための平均母数を任意に設
定する第３設定手段を備えたものである。The communication device according to the invention of claim 8 includes third setting means for arbitrarily setting an average parameter for obtaining an average value of the remaining buffer amount.
【００６２】[0062]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による通
信装置のＡＡＬ処理部を主体的に示す機能ブロック図で
ある。この図１に示すＡＡＬ処理部１は、従来例で説明
した図６に示す受信側装置群１８の受信ＣＬＡＤ２７内
に従来と同様に図８に示すように設けられたものであ
り、図９に同符号１で示されている従来のＡＡＬ処理部
の各部に対応する部分には同一符号が付してある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a functional block diagram mainly showing an AAL processing unit of the communication device according to the first embodiment of the present invention. The AAL processing unit 1 shown in FIG. 1 is provided in the receiving CLAD 27 of the receiving-side device group 18 shown in FIG. 6 described in the conventional example as shown in FIG. Parts corresponding to the respective parts of the conventional AAL processing unit indicated by the same reference numeral 1 are denoted by the same reference numerals.
【００６３】図１において、１７は送信側装置群（送信
手段）、２５はＡＴＭ網（通信網）、２９はＡＴＭレイ
ヤ処理部である。１はソースクロック周波数再生機能を
有するＡＡＬ処理部、２はソースクロック再生バッファ
（第２バッファ手段）３の前段に位置し、図８に示すＡ
ＴＭレイヤ処理部２９からの受信セルデータ（ＡＴＭ網
２５からの到着データ）のバースト性を吸収する平滑化
バッファ（第１バッファ手段）である。In FIG. 1, reference numeral 17 denotes a transmission-side device group (transmission means); 25, an ATM network (communication network); and 29, an ATM layer processing unit. Reference numeral 1 denotes an AAL processing unit having a source clock frequency reproduction function, and reference numeral 2 denotes a source clock reproduction buffer (second buffer means) which is located before the source clock reproduction buffer 3.
It is a smoothing buffer (first buffer means) for absorbing the burstiness of the cell data received from the TM layer processing unit 29 (data arriving from the ATM network 25).
【００６４】３はバッファ残量によりソースクロック周
波数を再生するためのソースクロック再生バッファ、４
はソースクロック再生部（再生手段）、５はＡＴＭレイ
ヤ処理部２９からの書込み信号を基に、平滑化バッファ
２内に１セル分のデータがバッファリングされたかどう
かを監視し、１セル分バッファリングされた後、平滑化
バッファ２からソースクロック再生バッファ３にソース
クロック周波数の上限値から算出される転送速度以上の
速度で転送するバッファ制御部である。Reference numeral 3 denotes a source clock reproduction buffer for reproducing the source clock frequency based on the remaining buffer capacity.
Reference numeral 5 denotes a source clock reproducing unit (reproducing means), and reference numeral 5 denotes whether or not data of one cell is buffered in the smoothing buffer 2 based on a write signal from the ATM layer processing unit 29. After the ringing, the buffer control unit transfers the data from the smoothing buffer 2 to the source clock reproduction buffer 3 at a speed higher than the transfer speed calculated from the upper limit of the source clock frequency.
【００６５】６はソースクロック再生バッファ３への書
込み信号と読出し信号とからバッファ残量を求め、それ
を監視するバッファ残量監視部、７はバッファ残量監視
部６からのバッファ残量値等から、後述する電圧制御水
晶発振器８への制御電圧を算出する制御電圧算出部、８
は制御電圧算出部７からの制御電圧を基に周波数を変更
する電圧制御水晶発振器である。Reference numeral 6 denotes a buffer remaining amount monitoring unit for obtaining a buffer remaining amount from a write signal and a read signal to the source clock reproduction buffer 3 and monitoring the same. Reference numeral 7 denotes a buffer remaining amount value from the buffer remaining amount monitoring unit 6 and the like. A control voltage calculation unit for calculating a control voltage to a voltage-controlled crystal oscillator 8 described later,
Is a voltage controlled crystal oscillator that changes the frequency based on the control voltage from the control voltage calculator 7.
【００６６】但し、前記したソースクロック周波数の上
限値から算出される転送速度以上の速度とは、ソースク
ロック周波数の上限値から算出される転送速度が、ソー
スクロック周波数＝１．５４４ＭＨｚ±１００ｐｐｍと
規定されている場合は、１．５４４Ｍｂ／ｓ＋１００ｐ
ｐｍの速度なので、この１．５４４Ｍｂ／ｓ＋１００ｐ
ｐｍの速度以上の速度となる。However, the transfer speed calculated from the upper limit of the source clock frequency is defined as the transfer speed calculated from the upper limit of the source clock frequency as source clock frequency = 1.544 MHz ± 100 ppm. 1.544Mb / s + 100p
1.544Mb / s + 100p
pm or higher.
【００６７】次に動作について説明する。まず、ＡＴＭ
レイヤ処理部２９からの受信セルデータ１６ａ，１６
ｂ，１６ｃが入力され、書込み信号によって一旦平滑化
バッファ２に書き込まれる。この書き込み時の受信セル
データ１６ａ，１６ｂ，１６ｃの様子は、図３に示すよ
うに、セル単位のバースト状になっている。Next, the operation will be described. First, ATM
Received cell data 16a, 16 from the layer processing unit 29
b and 16c are input, and are once written into the smoothing buffer 2 by a write signal. The state of the received cell data 16a, 16b, 16c at the time of writing is in a burst shape in cell units as shown in FIG.
【００６８】バッファ制御部５は、ＡＴＭレイヤ処理部
２９からの書込み信号を基に、平滑化バッファ２内に１
セル分のデータがバッファリングされたかどうかを監視
しており、１セル分バッファリングされた後、読出し信
号により平滑化バッファ２から１セル分のデータを読み
出し、さらに書込み信号によってソースクロック再生バ
ッファ３に書き込む。The buffer control unit 5 stores 1 in the smoothing buffer 2 based on the write signal from the ATM layer processing unit 29.
It monitors whether or not the data for the cell is buffered. After the data for one cell is buffered, the data for one cell is read from the smoothing buffer 2 by a read signal, and the source clock reproduction buffer 3 is read by a write signal. Write to.
【００６９】この時の平滑化バッファ２からソースクロ
ック再生バッファ３への転送速度は、ソースクロック２
３の周波数の上限値から算出される転送速度以上の速度
であり、例えば１．５４４Ｍｂ／ｓ＋１００ｐｐｍであ
る。この転送時の受信セルデータ１６ａ，１６ｂ，１６
ｃの様子は、図４に示すように、ほぼ連続したデータ列
となる。The transfer speed from the smoothing buffer 2 to the source clock reproduction buffer 3 at this time is
The transfer rate is equal to or higher than the transfer rate calculated from the upper limit value of the frequency of 3, for example, 1.544 Mb / s + 100 ppm. Received cell data 16a, 16b, 16 at the time of this transfer
The state of c is a substantially continuous data string as shown in FIG.
【００７０】ここで、図３と図４に示す受信セルデータ
１６ａ，１６ｂ，１６ｃは同じデータサイズであるが、
セルの長さが異なっているのは、それぞれの転送速度が
異なっているためである。Here, the received cell data 16a, 16b and 16c shown in FIGS. 3 and 4 have the same data size,
The reason why the cell lengths are different is that the transfer rates are different.
【００７１】即ち、図３に示す受信セルデータは、ＡＴ
Ｍインタフェース系のクロック周波数の１５５．５２Ｍ
ｂ／ｓ（１９．４４ＭＨｚ×８ビット幅）で転送してい
るため瞬時に転送され、このためバースト状となるが、
図４に示す受信セルデータは約１．５４４Ｍｂ／ｓ（約
１９３ＫＨｚ×８ビット幅）で転送しているため、ほぼ
連続的に転送されることになる。That is, the received cell data shown in FIG.
155.52M of clock frequency of M interface system
b / s (19.44 MHz × 8 bit width), the data is transferred instantaneously, and thus becomes a burst.
Since the received cell data shown in FIG. 4 is transferred at about 1.544 Mb / s (about 193 KHz × 8 bits width), it is transferred almost continuously.
【００７２】この場合、平滑化バッファ２の容量はネッ
トワークにおけるゆらぎを吸収できる大きさ以上となっ
ている。具体的には、ＡＴＭ網２５におけるゆらぎが±
１ｍｓであれば、平滑化バッファ２は、３８６バイト
（＝１ｍｓ×１．５４４Ｍｂ／ｓ×２／８ビット）程度
の容量が必要になる。In this case, the capacity of the smoothing buffer 2 is equal to or larger than the size capable of absorbing the fluctuation in the network. Specifically, the fluctuation in the ATM network 25 is ±
If it is 1 ms, the smoothing buffer 2 needs a capacity of about 386 bytes (= 1 ms × 1.544 Mb / s × 2/8 bits).
【００７３】バッファ残量監視部６は、ソースクロック
再生バッファ３への書込み信号と読出し信号からバッフ
ァ残量を求め、バッファ残量値を制御電圧算出部７に通
知する。The buffer remaining amount monitoring unit 6 obtains the buffer remaining amount from the write signal and the read signal to the source clock reproducing buffer 3 and notifies the control voltage calculating unit 7 of the buffer remaining amount value.
【００７４】制御電圧算出部７は、バッファ残量値が増
加傾向にある場合は、ソースクロック２３よりもローカ
ルクロック２４の方が周波数が低いと見なし、ローカル
クロック２４の周波数を上げるための制御電圧を電圧制
御水晶発振器８へ出力する一方、バッファ残量が減少傾
向にある場合は、逆の制御を行う制御電圧を電圧制御水
晶発振器８へ出力する。When the remaining buffer value tends to increase, the control voltage calculating section 7 regards the local clock 24 as having a lower frequency than the source clock 23 and determines the control voltage for increasing the frequency of the local clock 24. Is output to the voltage-controlled crystal oscillator 8, while the control voltage for performing the reverse control is output to the voltage-controlled crystal oscillator 8 when the remaining amount of the buffer is decreasing.
【００７５】電圧制御水晶発振器８は、制御電圧算出部
７からの制御電圧に応じて発振周波数を可変させ、ロー
カルクロック２４としてバッファ制御部５へ出力する。
バッファ制御部５は、電圧制御水晶発振器８からのロー
カルクロック２４を基に読出し信号をソースクロック再
生バッファ３へ出力することによってソースクロック再
生バッファ３からデータを読み出す。The voltage-controlled crystal oscillator 8 varies the oscillation frequency according to the control voltage from the control voltage calculator 7 and outputs it to the buffer controller 5 as a local clock 24.
The buffer controller 5 reads data from the source clock reproduction buffer 3 by outputting a read signal to the source clock reproduction buffer 3 based on the local clock 24 from the voltage controlled crystal oscillator 8.
【００７６】以上のように、この実施の形態１によれ
ば、ソースクロック再生バッファ３の前段に平滑化バッ
ファ２を備え、ソースクロック再生バッファ３に受信セ
ルデータがほぼ連続して書き込まれるようにしたので、
ソースクロック再生バッファ３のバッファ残量が急に変
化することが無くなり、これによって受信セルデータの
バースト性に起因する再生ソースクロックの周波数変動
を最小限に抑えることができるという効果が得られる。As described above, according to the first embodiment, the smoothing buffer 2 is provided before the source clock reproducing buffer 3 so that the received cell data is written almost continuously to the source clock reproducing buffer 3. Because
The buffer remaining amount of the source clock reproduction buffer 3 does not suddenly change, thereby obtaining an effect that the fluctuation of the frequency of the reproduction source clock due to the burst property of the received cell data can be minimized.
【００７７】実施の形態２．実施の形態２の構成が実施
の形態１と異なる点は、平滑化バッファ２からの読み出
し速度と、平滑化バッファ２の容量とが異なる点であ
る。Embodiment 2 The configuration of the second embodiment differs from that of the first embodiment in that the read speed from the smoothing buffer 2 and the capacity of the smoothing buffer 2 are different.
【００７８】この場合の、平滑化バッファ２からの読み
出し速度とは、ソースクロック周波数の上限値から算出
される転送速度に加えて、ネットワークにおけるゆらぎ
により平滑化バッファ２がオーバフローしないための最
低限の転送速度を加えた転送速度以上の速度である。In this case, the reading speed from the smoothing buffer 2 is not only the transfer speed calculated from the upper limit value of the source clock frequency but also the minimum speed for preventing the smoothing buffer 2 from overflowing due to fluctuations in the network. The speed is higher than the transfer speed obtained by adding the transfer speed.
【００７９】また、平滑化バッファ２の容量について説
明する。例えば、ＡＴＭ網２５のゆらぎが±１ｍｓであ
れば、実施の形態１で説明したように平滑化バッファ２
の容量が約３８６バイト必要になる。The capacity of the smoothing buffer 2 will be described. For example, if the fluctuation of the ATM network 25 is ± 1 ms, as described in the first embodiment, the smoothing buffer 2
Requires about 386 bytes.
【００８０】しかし、受信セルデータが、ゆらぎにより
短い期間で一気に到着しても、平滑化バッファ２がオー
バフローしないだけの、より速い速度でバッファ２から
読み出せば、平滑化バッファ２の容量は３８６バイトよ
りも小さい値で済むことになる。この実施の形態２での
平滑化バッファ２の容量とは、そのような容量である。However, even if the received cell data arrives at once in a short period due to fluctuations, if the data is read out from the buffer 2 at a higher speed that does not cause the smoothing buffer 2 to overflow, the capacity of the smoothing buffer 2 becomes 386. This will require less than a byte. The capacity of the smoothing buffer 2 in the second embodiment is such a capacity.
【００８１】次に動作について説明する。ＡＴＭレイヤ
処理部２９からの受信セルデータ１６が入力され、一旦
平滑化バッファ２に書き込まれる。このときの受信セル
データ１６の様子は、図３に示すようにセル単位のバー
スト状になっている。Next, the operation will be described. The received cell data 16 from the ATM layer processing unit 29 is input and temporarily written into the smoothing buffer 2. At this time, the state of the received cell data 16 is in a burst form in cell units as shown in FIG.
【００８２】バッファ制御部５は、ＡＴＭレイヤ処理部
２９からの書込み信号を基に、平滑化バッファ２内に１
セル分のデータが１セル分バッファリングされたことを
認識すると、平滑化バッファ２からソースクロック再生
バッファ３に、ソースクロック周波数の上限値から算出
される転送速度に加えて、ネットワークにおけるゆらぎ
により平滑化バッファ２がオーバフローしないための最
低限の転送速度を加えた転送速度以上で転送する。この
転送時の受信セルデータ１６の様子は、図４に示すよう
にほぼ連続したデータ列になっている。The buffer control unit 5 stores 1 in the smoothing buffer 2 based on the write signal from the ATM layer processing unit 29.
When recognizing that the data for one cell has been buffered for one cell, the smoothing buffer 2 sends the data to the source clock reproducing buffer 3 in addition to the transfer rate calculated from the upper limit value of the source clock frequency and the smoothing due to fluctuations in the network. The transfer is performed at a transfer rate equal to or higher than the minimum transfer rate to prevent the overflow of the buffer 2. The state of the received cell data 16 at the time of this transfer is a substantially continuous data string as shown in FIG.
【００８３】以降、実施の形態１で説明したと同様の動
作によって、電圧制御水晶発振器８からのローカルクロ
ック２４の周波数が制御され、バッファ制御部５がその
ローカルクロック２４を基に読出し信号をソースクロッ
ク再生バッファ３へ出力することによってソースクロッ
ク再生バッファ３からデータを読み出す。Thereafter, by the same operation as described in the first embodiment, the frequency of local clock 24 from voltage controlled crystal oscillator 8 is controlled, and buffer control unit 5 supplies a read signal to the source based on local clock 24. Data is read from the source clock reproduction buffer 3 by outputting to the clock reproduction buffer 3.
【００８４】以上のように、この実施の形態２によれ
ば、平滑化バッファ２からソースクロック再生バッファ
３へ受信セルデータを転送する際に、ソースクロック周
波数の上限値から算出される転送速度に加えて、ネット
ワークにおけるゆらぎにより平滑化バッファ２がオーバ
フローしないための最低限の転送速度を加えた転送速度
以上の速度で転送するようにしたので、平滑化バッファ
２の容量を実施の形態１よりも小さくできるという効果
が得られる。As described above, according to the second embodiment, when transferring the received cell data from the smoothing buffer 2 to the source clock reproducing buffer 3, the transfer speed calculated from the upper limit of the source clock frequency is In addition, since the transfer is performed at a transfer rate equal to or higher than the transfer rate obtained by adding the minimum transfer rate for preventing the smoothing buffer 2 from overflowing due to fluctuations in the network, the capacity of the smoothing buffer 2 is made smaller than in the first embodiment. The effect that the size can be reduced can be obtained.
【００８５】また、発明の実施の形態１、２では、バッ
ファ制御部５は、ＡＴＭレイヤ処理部２９からの書込み
信号を基に、平滑化バッファ２内に１セル分のデータが
バッファリングされたかどうかを監視し、１セル分バッ
ファリングされた後、平滑化バッファ２からソースクロ
ック再生バッファ３への転送を開始するとしたが、数バ
イトバッファリングされた時点で読出しを開始しても、
同様の効果が得られる。In the first and second embodiments of the present invention, buffer controller 5 determines whether one cell of data has been buffered in smoothing buffer 2 based on a write signal from ATM layer processor 29. It is determined whether the transfer from the smoothing buffer 2 to the source clock reproduction buffer 3 is started after the buffering for one cell is performed.
Similar effects can be obtained.
【００８６】さらに、発明の実施の形態１、２では、各
処理部、各ブロック間におけるデータのインタフェース
幅を８ビットとし、バイト単位にインタフェースした
が、異なるインタフェース幅、異なる転送単位でも、同
様の効果が得られる。Further, in the first and second embodiments of the present invention, the data interface width between each processing unit and each block is set to 8 bits, and the interface is performed in units of bytes. The effect is obtained.
【００８７】さらに、発明の実施の形態１、２では、ソ
ースクロック周波数を１．５４４ＭＨｚ±１００ｐｐｍ
としたが、異なる周波数あるいは異なる変動幅でもよ
い。Further, in the first and second embodiments of the present invention, the source clock frequency is set to 1.544 MHz ± 100 ppm.
However, different frequencies or different fluctuation widths may be used.
【００８８】さらに、発明の実施の形態１、２では、基
本的な転送単位をＡＴＭセルとしたが、ＡＴＭセル以外
のある単位のパケットであっても、同様の効果が得られ
る。Furthermore, in the first and second embodiments of the present invention, the basic transfer unit is an ATM cell. However, the same effect can be obtained with a packet of a certain unit other than the ATM cell.
【００８９】さらに、発明の実施の形態１、２では、具
体例としてＡＴＭ網における、電話ＰＢＸを用いたシス
テムを前提としたが、適応クロック法によりソースクロ
ック周波数を再生する必要のあるシステムであれば、そ
の他のシステムにおいても、同様の効果が得られる。Further, in the first and second embodiments of the present invention, a system using a telephone PBX in an ATM network is assumed as a specific example. However, any system that needs to reproduce the source clock frequency by the adaptive clock method is used. For example, similar effects can be obtained in other systems.
【００９０】実施の形態３．図２はこの発明の実施の形
態３から６による通信装置の機能ブロック図である。図
において、１３はソースクロック再生処理におけるバッ
ファ残量の観測間隔を任意に設定する観測間隔設定部
（第１設定手段）である。即ち、実施の形態３は、実施
の形態１または２で説明した図１に示す制御電圧算出部
７に、図２に示す観測間隔設定部１３を設けて構成した
ものである。但し、観測間隔とは、ソースクロック再生
バッファ３のバッファ残量を観測するための時間間隔で
ある。Embodiment 3 FIG. 2 is a functional block diagram of a communication device according to the third to sixth embodiments of the present invention. In the figure, reference numeral 13 denotes an observation interval setting unit (first setting means) for arbitrarily setting the observation interval of the remaining buffer amount in the source clock recovery processing. That is, in the third embodiment, the control voltage calculation unit 7 shown in FIG. 1 described in the first or second embodiment is provided with the observation interval setting unit 13 shown in FIG. Here, the observation interval is a time interval for observing the remaining buffer amount of the source clock reproduction buffer 3.
【００９１】次に動作について説明する。基本的な動作
については、実施の形態１または２と同一であるため、
以下に相違点のみを記述する。制御電圧算出部７では、
演算部１０により、バッファ残量値から制御値が算出さ
れる。例えば、演算式は次のような式（１）となる。 制御値＝（バッファ残量−中心値）＋オフセット値 ・・・（１）Next, the operation will be described. Since the basic operation is the same as in the first or second embodiment,
Only the differences will be described below. In the control voltage calculation unit 7,
The control unit calculates a control value from the remaining buffer value. For example, the arithmetic expression is the following expression (1). Control value = (buffer remaining amount−center value) + offset value (1)
【００９２】次に、Ｄ／Ａコンバータ１１により、デジ
タル値である制御値をアナログ値である制御電圧に変換
する。そして、この制御電圧に応じて電圧制御水晶発振
器８がローカルクロック２４の周波数を上下させる。Next, the D / A converter 11 converts the digital control value into an analog control voltage. Then, the voltage controlled crystal oscillator 8 raises and lowers the frequency of the local clock 24 according to the control voltage.
【００９３】観測間隔設定部１３は、内部の図示せぬデ
ィップスイッチ等で設定された観測間隔をタイマ１２に
出力する。タイマ１２は、その観測間隔で規定された観
測間隔毎に演算部１０へ演算指示を出力し、演算部１０
は、その演算指示に応じて一定間隔毎に制御値を算出す
る。The observation interval setting section 13 outputs the observation interval set by an internal DIP switch (not shown) to the timer 12. The timer 12 outputs a calculation instruction to the calculation unit 10 at each observation interval defined by the observation interval,
Calculates a control value at regular intervals according to the calculation instruction.
【００９４】以上のように、この実施の形態３によれ
ば、観測間隔設定部１３で観測間隔を任意に設定できる
ようにしたので、従来のように、観測間隔が固定されて
いるため、観測間隔と受信セルデータのゆらぎになんら
かの相関関係がある場合、再生されたソースクロックの
周波数が変動しやすいなどといったことが無くなる効果
が得られる。As described above, according to the third embodiment, since the observation interval can be arbitrarily set by the observation interval setting unit 13, the observation interval is fixed as in the conventional case. When there is some correlation between the interval and the fluctuation of the received cell data, an effect is obtained that the frequency of the reproduced source clock does not easily fluctuate.
【００９５】実施の形態４．図２において、１４はソー
スクロック再生処理における、バッファ残量からソース
クロック周波数を算出する際の変換係数を変更するも
の、言い換えると、バッファ残量値をどの程度周波数に
反映させるかを示す係数を任意に設定できる変換係数設
定部（第２設定手段）である。Embodiment 4 In FIG. 2, reference numeral 14 denotes a coefficient for changing a conversion coefficient used for calculating a source clock frequency from the remaining buffer in the source clock reproducing process, in other words, a coefficient indicating how much the remaining buffer value is reflected in the frequency. A conversion coefficient setting unit (second setting unit) that can be arbitrarily set.
【００９６】即ち、実施の形態４は、実施の形態１また
は２で説明した図１に示す制御電圧算出部７に、図２に
示す変換係数設定部１４を設けて構成したものである。
但し、変換係数とは、バッファ残量から電圧制御水晶発
振器８の制御電圧を演算する際の感度に相当する係数で
ある。That is, in the fourth embodiment, the control voltage calculation section 7 shown in FIG. 1 described in the first or second embodiment is provided with the conversion coefficient setting section 14 shown in FIG.
However, the conversion coefficient is a coefficient corresponding to the sensitivity when calculating the control voltage of the voltage controlled crystal oscillator 8 from the remaining buffer.
【００９７】次に動作について説明する。基本的な動作
については、実施の形態１または２と同一であるため、
以下に相違点のみを記述する。制御電圧算出部７では、
演算部１０により、バッファ残量値から制御値が算出さ
れる。ここで演算式は以下のような式（２）となる。 制御値＝変換係数×（バッファ残量−中心値）＋オフセット値 ・・・（２）Next, the operation will be described. Since the basic operation is the same as in the first or second embodiment,
Only the differences will be described below. In the control voltage calculation unit 7,
The control unit calculates a control value from the remaining buffer value. Here, the arithmetic expression is the following expression (2). Control value = conversion coefficient × (buffer remaining amount−center value) + offset value (2)
【００９８】変換係数設定部１４は、内部の図示せぬデ
ィップスイッチ等で設定された変換係数を、演算部１０
に出力する。演算部１０は変換係数により、上記演算を
行う。変換係数を大きくすればソースクロック周波数再
生の際の収束時間を早くすることができる。しかし、逆
にＡＴＭ網２５のゆらぎの影響を受けやすくなる。The conversion coefficient setting section 14 calculates a conversion coefficient set by an internal DIP switch (not shown) or the like.
Output to The calculation unit 10 performs the above calculation using the conversion coefficient. Increasing the conversion coefficient can shorten the convergence time when reproducing the source clock frequency. However, on the contrary, it becomes more susceptible to the fluctuation of the ATM network 25.
【００９９】一般的には、このように収束時間とゆらぎ
耐性は反比例の関係にあるが、収束時間とゆらぎ耐性の
関係を把握し、双方がほぼ適正となるように変換係数を
設定することが可能である。また、ゆらぎが殆ど無いＡ
ＴＭ網では、変換係数の設定で収束時間を早めることが
できる。In general, the convergence time and the fluctuation tolerance have an inversely proportional relationship as described above. However, it is necessary to grasp the relationship between the convergence time and the fluctuation tolerance and to set the conversion coefficient so that both are almost appropriate. It is possible. A with almost no fluctuation
In the TM network, the convergence time can be shortened by setting the conversion coefficient.
【０１００】以上のように、この実施の形態４によれ
ば、変換係数設定部１４によって変換係数を任意に設定
できるようにしたので、従来のように、その比率が固定
であるため、収束時間が長くなったり、逆に受信セルデ
ータのゆらぎにより、再生されたソースクロック周波数
が変動しやすいなどといったことが無くなる効果が得ら
れる。As described above, according to the fourth embodiment, since the conversion coefficient can be arbitrarily set by the conversion coefficient setting unit 14, the convergence time is fixed because the ratio is fixed as in the prior art. And the reproduced source clock frequency is not likely to fluctuate due to fluctuations in the received cell data.
【０１０１】実施の形態５．実施の形態５は、実施の形
態１または２で説明した受信ＣＬＡＤ２７の演算部１０
において、バッファ残量値の平均値からソースクロック
周波数を算出するように構成したものである。但し、本
実施の形態５における平均母数は固定である。Embodiment 5 FIG. In the fifth embodiment, the operation unit 10 of the reception CLAD 27 described in the first or second embodiment is described.
, The source clock frequency is calculated from the average value of the remaining buffer value. However, the average population in Embodiment 5 is fixed.
【０１０２】次に動作について説明する。基本的な動作
については、発明の実施の形態１または２と同一である
ため、以下に相違点のみを記述する。制御電圧算出部７
では、演算部１０により、バッファ残量値から制御値が
算出される。例えば、演算式は以下のような式（３）と
なる。 制御値＝（バッファ残量の平均値−中心値）＋オフセット値 ・・・（３） ここで、バッファ残量の平均値とは、観測間隔毎にサン
プルしたバッファ残量の平均（算術平均）である。Next, the operation will be described. Since the basic operation is the same as that of the first or second embodiment of the invention, only the differences will be described below. Control voltage calculator 7
Then, the control value is calculated from the remaining buffer value by the arithmetic unit 10. For example, the arithmetic expression is the following expression (3). Control value = (average value of remaining buffer capacity−center value) + offset value (3) Here, the average value of remaining buffer capacity is the average of the remaining buffer capacity sampled at each observation interval (arithmetic average). It is.
【０１０３】以上のように、この実施の形態５によれ
ば、バッファ残量の平均値から制御値を求めるようにし
たので、受信セルデータのゆらぎの影響を少なくして、
より正確にソースクロック周波数を再生することができ
るという効果が得られる。As described above, according to the fifth embodiment, since the control value is obtained from the average value of the remaining buffer, the influence of the fluctuation of the received cell data is reduced.
An effect is obtained that the source clock frequency can be reproduced more accurately.
【０１０４】実施の形態６．図２において、１５はソー
スクロック再生処理におけるバッファ残量値の平均値か
らソースクロック周波数を算出する際の、平均値を得る
ための平均母数を任意に設定する平均母数設定部（第３
設定手段）である。但し、平均母数とは算術平均を取る
ためのサンプル数（観測値の総数）である。即ち、実施
の形態６は、実施の形態５で説明した制御電圧算出部７
に、平均母数設定部１５を設けて構成したものである。Embodiment 6 FIG. In FIG. 2, reference numeral 15 denotes an average parameter setting unit (third parameter) for arbitrarily setting an average parameter for obtaining the average value when calculating the source clock frequency from the average value of the remaining buffer value in the source clock reproduction process.
Setting means). However, the average parameter is the number of samples (total number of observed values) for taking the arithmetic mean. That is, the sixth embodiment is different from the control voltage calculator 7 described in the fifth embodiment.
And an average parameter setting unit 15.
【０１０５】次に動作について説明する。基本的な動作
については、発明の実施の形態５と同一であるため、以
下に相違点のみを記述する。制御電圧算出部７では、演
算部１０により、バッファ残量値から制御値が算出され
る。例えば、演算式は前述した式（３）となる。乎均母
数設定部１５は、内部の図示せぬディップスイッチ等で
設定された平均母数を演算部１０に出力し、演算部１０
は、その平均母数により、上記演算を行う。Next, the operation will be described. Since the basic operation is the same as that of the fifth embodiment, only the differences will be described below. In the control voltage calculator 7, the calculator 10 calculates a control value from the remaining buffer value. For example, the arithmetic expression is the above-described expression (3). The substantially uniform parameter setting unit 15 outputs the average parameter set by an internal dip switch or the like (not shown) to the arithmetic unit 10 and outputs the average parameter to the arithmetic unit 10.
Performs the above calculation using the average parameter.
【０１０６】以上のように、この実施の形態６によれ
ば、平均母数を任意に設定した後、バッファ残量の平均
値から制御値を求めるようにしたので、実施の形態５の
構成よりもより適正に、受信セルデータのゆらぎの影響
を少なくして、より正確にソースクロック周波数を再生
することができるという効果が得られる。As described above, according to the sixth embodiment, after arbitrarily setting the average parameter, the control value is obtained from the average value of the remaining buffer capacity. In addition, it is possible to obtain the effect that the influence of the fluctuation of the received cell data can be reduced more appropriately and the source clock frequency can be reproduced more accurately.
【０１０７】また、発明の実施の形態３、４、５および
６による通信装置では、バッファ残量観測間隔や変換係
数、平均値を得るための平均母数を変更できるような構
成としたため、適用システムに最適なソースクロック周
波数の再生を行うことができるという効果があるが、こ
れは具体的には、以下のことを意味する。In the communication apparatus according to the third, fourth, fifth and sixth embodiments of the present invention, the buffer remaining amount observation interval, the conversion coefficient, and the average parameter for obtaining the average value can be changed. Although there is an effect that the source clock frequency optimal for the system can be reproduced, this specifically means the following.
【０１０８】適用システムによって、ＡＴＭ網のゆらぎ
や送信されるデータの情報量が異なるが、最も望ましい
ソースクロック周波数再生とは、収東時間が早く、かつ
網のゆらぎによる再生クロックの変動が少ないことであ
る。これを、適用システムに応じて前記したパラメータ
を変更することにより容易に行うことができる。Although the fluctuation of the ATM network and the amount of information of data to be transmitted differ depending on the applied system, the most desirable reproduction of the source clock frequency is that the recovery time is short and the fluctuation of the reproduction clock due to the fluctuation of the network is small. It is. This can be easily performed by changing the above-described parameters according to the application system.
【０１０９】なお、実施の形態３、４および６では、観
測間隔、変換係数、平均母数の設定を、ディップスイッ
チ設定としたが、装置管理部３１から制御バス経由で設
定してもよい。In the third, fourth and sixth embodiments, the setting of the observation interval, the conversion coefficient, and the average parameter is set as the dip switch. However, the setting may be performed from the device management unit 31 via the control bus.
【０１１０】発明の実施の形態３、４および６おける、
観測間隔、変換係数、平均母数の設定は、適用システム
に応じた初期設定でもよいし、状況に応じて運用中に設
定を変更してもよい。In the third, fourth and sixth embodiments of the present invention,
The setting of the observation interval, the conversion coefficient, and the average parameter may be an initial setting according to the applied system, or may be changed during operation according to the situation.
【０１１１】実施の形態５、６では、平均として算術平
均を用いたが、その他の平均（幾何平均、調和平均）や
メディアン、モード、ミッドレンジでも同様の効果が得
られる。In the fifth and sixth embodiments, the arithmetic mean is used as the average. However, similar effects can be obtained with other averages (geometric mean, harmonic mean), median, mode, and midrange.
【０１１２】実施の形態５、６では、バッファ残量値を
平均したが、バッファ残量を基に演算した結果を平均し
ても、同様の効果が得られる。In the fifth and sixth embodiments, the remaining buffer value is averaged. However, the same effect can be obtained by averaging the result calculated based on the remaining buffer amount.
【０１１３】[0113]
【発明の効果】以上のように、請求項１記載の発明によ
れば、通信網からソースクロックを基準として一定速度
で送られてきた受信データを保持する第１バッファ手段
と、前記第１バッファ手段から前記ソースクロックを基
準として一定速度で送られてきた受信データを保持する
第２バッファ手段と、前記第２バッファ手段のバッファ
残量を一定間隔で検出し、この検出バッファ残量に応じ
て前記ソースクロックを再生する再生手段とを備えるよ
うに構成したので、第２バッファ手段にデータがバース
ト的に入力されなくなるのでバッファ残量が急に変化す
ることが無くなり、これによって受信データのバースト
性に起因する再生ソースクロックの周波数変動を最小限
に抑えることができる効果がある。As described above, according to the first aspect of the present invention, the first buffer means for holding the reception data transmitted at a constant speed from the communication network with reference to the source clock, and the first buffer means A second buffer for holding received data transmitted at a constant speed from the source clock with reference to the source clock, and a buffer remaining amount of the second buffer is detected at regular intervals. Since the apparatus is provided with a reproducing means for reproducing the source clock, data is not input to the second buffer means in a burst manner, so that the remaining amount of the buffer does not change suddenly. This has the effect of minimizing the frequency fluctuation of the reproduction source clock due to the above.
【０１１４】請求項２記載の発明によれば、第１バッフ
ァ手段を、通信網におけるゆらぎを吸収できる容量とし
て構成したので、通信網のゆらぎを吸収することがで
き、ゆらぎによるバッファ残量の変化をなくすことがで
き、これによって再生ソースクロックの周波数変動を少
なくすることができる効果がある。According to the second aspect of the present invention, since the first buffer means is configured as a capacity capable of absorbing fluctuations in the communication network, fluctuations in the communication network can be absorbed, and a change in the remaining buffer due to the fluctuations can be achieved. , And this has the effect of reducing fluctuations in the frequency of the reproduction source clock.
【０１１５】請求項３記載の発明によれば、第１バッフ
ァ手段から第２バッファ手段への転送速度を、ソースク
ロック周波数の上限値以上の速度とするように構成した
ので、第１バッファ手段でバッファのオーバフローが発
生することなく、バースト的に入力されたデータが平滑
化されるため、バッファ残量が急に変化することが無く
なり、これによって受信データのバースト性に起因する
再生ソースクロックの周波数変動を最小限に抑えること
ができる効果がある。According to the third aspect of the present invention, the transfer speed from the first buffer means to the second buffer means is set to be higher than or equal to the upper limit of the source clock frequency. Since data input in a burst manner is smoothed without overflow of the buffer, the buffer remaining amount does not suddenly change, thereby reducing the frequency of the reproduced source clock due to the burstiness of the received data. There is an effect that the fluctuation can be minimized.
【０１１６】請求項４記載の発明によれば、第１バッフ
ァ手段から第２バッファ手段への転送速度を、ソースク
ロック周波数の上限値以上の速度で、且つ通信網のゆら
ぎにより第１バッファ手段がオーバフローしない速度と
するように構成したので、第１バッファ手段の容量を小
さくできる効果がある。According to the fourth aspect of the present invention, the transfer rate from the first buffer means to the second buffer means is set to a value not lower than the upper limit value of the source clock frequency, and the first buffer means is controlled by the fluctuation of the communication network. Since the speed is set so as not to overflow, the capacity of the first buffer means can be reduced.
【０１１７】請求項５記載の発明によれば、ソースクロ
ック再生手段に、バッファ残量の検出間隔を任意に設定
する第１設定手段を備えるように構成したので、検出間
隔と受信セルデータのゆらぎになんらかの相関関係があ
る場合、検出間隔を変更することによって再生されたソ
ースクロックの周波数が変動することが無くなる効果が
ある。According to the fifth aspect of the present invention, since the source clock reproducing means is provided with the first setting means for arbitrarily setting the detection interval of the buffer remaining amount, the fluctuation of the detection interval and the received cell data is provided. When there is some correlation, there is an effect that the frequency of the reproduced source clock does not fluctuate by changing the detection interval.
【０１１８】請求項６記載の発明によれば、ソースクロ
ック再生手段に、バッファ残量からソースクロック周波
数を算出する変換係数を任意に設定する第２設定手段を
備えるように構成したので、従来のように、変換係数が
固定であるため、収束時間が長くなったり、逆に受信セ
ルデータのゆらぎにより、再生されたソースクロック周
波数が変動することが無くなる効果がある。According to the sixth aspect of the present invention, the source clock reproducing means is provided with the second setting means for arbitrarily setting a conversion coefficient for calculating the source clock frequency from the remaining amount of the buffer. As described above, since the conversion coefficient is fixed, there is an effect that the convergence time becomes longer, and conversely, the reproduced source clock frequency does not fluctuate due to the fluctuation of the received cell data.
【０１１９】請求項７記載の発明によれば、ソースクロ
ック再生手段が、バッファ残量の平均値からソースクロ
ック周波数を算出するように構成したので、受信セルデ
ータのゆらぎの影響を少なくして、より正確にソースク
ロック周波数を再生することができる効果がある。According to the seventh aspect of the present invention, since the source clock reproducing means is configured to calculate the source clock frequency from the average value of the remaining buffer capacity, the influence of the fluctuation of the received cell data is reduced. There is an effect that the source clock frequency can be reproduced more accurately.
【０１２０】請求項８記載の発明によれば、バッファ残
量の平均値を求めるための平均母数を任意に設定する第
３設定手段を備えるように構成したので、より適正に受
信セルデータのゆらぎの影響を少なくして、より正確に
ソースクロック周波数を再生することができる効果があ
る。According to the eighth aspect of the present invention, since the third setting means for arbitrarily setting the average parameter for obtaining the average value of the remaining buffer capacity is provided, the reception cell data can be more appropriately determined. There is an effect that the influence of the fluctuation is reduced and the source clock frequency can be reproduced more accurately.
【図１】 この発明の実施の形態１及び２による通信装
置のＡＡＬ処理部を主体的に示す機能ブロック図であ
る。FIG. 1 is a functional block diagram mainly showing an AAL processing unit of a communication device according to Embodiments 1 and 2 of the present invention.
【図２】 この発明の実施の形態３、４、５及び６によ
る図１に示す制御電圧算出部の機能ブロック図である。FIG. 2 is a functional block diagram of a control voltage calculator shown in FIG. 1 according to Embodiments 3, 4, 5, and 6 of the present invention.
【図３】 この発明および従来によるＡＴＭレイヤ処理
部からＡＡＬ処理部への受信セルデータの転送状態を示
す図である。FIG. 3 is a diagram showing a transfer state of received cell data from an ATM layer processing unit to an AAL processing unit according to the present invention and a conventional one.
【図４】 この発明の実施の形態１、２による平滑化バ
ッファからソースクロック再生バッファへの受信セルデ
ータの転送状態を示す図である。FIG. 4 is a diagram showing a transfer state of received cell data from a smoothing buffer to a source clock reproduction buffer according to the first and second embodiments of the present invention.
【図５】 ＳＴＭ網における電話サービスを実現するシ
ステム構成図である。FIG. 5 is a system configuration diagram for realizing a telephone service in an STM network.
【図６】 ＡＴＭ網における電話サービスを実現するシ
ステム構成図である。FIG. 6 is a system configuration diagram for realizing a telephone service in an ATM network.
【図７】 適応クロック法の動作イメージを示す図であ
る。FIG. 7 is a diagram showing an operation image of the adaptive clock method.
【図８】 図６に示す受信ＣＬＡＤの機能ブロック図で
ある。8 is a functional block diagram of the reception CLAD shown in FIG.
【図９】 図８に示すＡＡＬ処理部の機能ブロック図で
ある。9 is a functional block diagram of the AAL processing unit shown in FIG.
【図１０】 図９に示す制御電圧算出部の機能ブロック
図である。10 is a functional block diagram of a control voltage calculator shown in FIG.
２ 平滑化バッファ（第１バッファ手段）、３ ソース
クロック再生バッファ（第２バッファ手段）、４ ソー
スクロック再生部（再生手段）、１３ 観測間隔設定部
（第１設定手段）、１４ 変換係数設定部（第２設定手
段）、１５ 平均母数設定部（第３設定手段）、１７
送信側装置群（送信手段）、２５ ＡＴＭ網（通信
網）。2 Smoothing buffer (first buffer means), 3 source clock reproduction buffer (second buffer means), 4 source clock reproduction section (reproduction means), 13 observation interval setting section (first setting means), 14 conversion coefficient setting section (Second setting means), 15 average parameter setting section (third setting means), 17
Transmission side device group (transmission means), 25 ATM network (communication network).
Claims (8)
定速度で通信網へ送信する送信手段と、前記通信網から
ソースクロックを基準として一定速度で送られてきた受
信データを保持する第１バッファ手段と、前記第１バッ
ファ手段から前記ソースクロックを基準として一定速度
で送られてきた受信データを保持する第２バッファ手段
と、前記第２バッファ手段のバッファ残量を一定間隔で
検出し、この検出バッファ残量に応じて前記ソースクロ
ックを再生する再生手段とを備えた通信装置。1. A transmitting means for transmitting data to a communication network at a constant speed based on a source clock, and a first buffer means for holding received data sent from the communication network at a constant speed based on a source clock. A second buffer for holding received data sent from the first buffer at a constant speed based on the source clock, and a buffer remaining in the second buffer which is detected at regular intervals. A communication device comprising: a reproducing unit that reproduces the source clock according to a remaining amount.
らぎを吸収できる容量としたことを特徴とする請求項１
記載の通信装置。2. The first buffer means has a capacity capable of absorbing fluctuations in a communication network.
The communication device as described.
への転送速度が、ソースクロック周波数の上限値以上の
速度であることを特徴とする請求項１または請求項２記
載の通信装置。3. The communication device according to claim 1, wherein a transfer speed from the first buffer means to the second buffer means is equal to or higher than an upper limit value of the source clock frequency.
への転送速度が、ソースクロック周波数の上限値以上の
速度で、且つ通信網のゆらぎにより前記第１バッファ手
段がオーバフローしない速度であることを特徴とする請
求項１または請求項２記載の通信装置。4. A transfer rate from the first buffer means to the second buffer means is a speed equal to or higher than an upper limit value of a source clock frequency and a speed at which the first buffer means does not overflow due to fluctuation of a communication network. The communication device according to claim 1 or claim 2, wherein
量の検出間隔を任意に設定する第１設定手段を備えたこ
とを特徴とする請求項１から請求項４のうちのいずれか
１項記載の通信装置。5. The apparatus according to claim 1, wherein the source clock reproducing means includes a first setting means for arbitrarily setting an interval for detecting a remaining buffer amount. Communication device.
量からソースクロック周波数を算出する変換係数を任意
に設定する第２設定手段を備えたことを特徴とする請求
項１から請求項４のうちのいずれか１項記載の通信装
置。6. The apparatus according to claim 1, wherein said source clock reproducing means further comprises a second setting means for arbitrarily setting a conversion coefficient for calculating a source clock frequency from the remaining buffer capacity. The communication device according to claim 1.
量の平均値からソースクロック周波数を算出することを
特徴とする請求項１から請求項４のうちのいずれか１項
記載の通信装置。7. The communication apparatus according to claim 1, wherein the source clock reproducing means calculates the source clock frequency from an average value of the remaining buffer.
均母数を任意に設定する第３設定手段を備えたことを特
徴とする請求項７記載の通信装置。8. The communication apparatus according to claim 7, further comprising third setting means for arbitrarily setting an average parameter for obtaining an average value of the buffer remaining amount.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06985397A JP3516829B2 (en) | 1997-03-24 | 1997-03-24 | Communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06985397A JP3516829B2 (en) | 1997-03-24 | 1997-03-24 | Communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271115A true JPH10271115A (en) | 1998-10-09 |
| JP3516829B2 JP3516829B2 (en) | 2004-04-05 |
Family
ID=13414797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06985397A Expired - Fee Related JP3516829B2 (en) | 1997-03-24 | 1997-03-24 | Communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516829B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253014A (en) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | Data receiver, source clock regenerating method used for it, and recording medium recording program to allow computer to execute the method and read by the computer |
| JP2002198939A (en) * | 2000-10-10 | 2002-07-12 | Matsushita Electric Ind Co Ltd | Digital av signal processing equipment |
| JP2004274766A (en) * | 2003-03-07 | 2004-09-30 | Zarlink Semiconductor Ltd | Clock synchronization on packet network |
| JP2005292375A (en) * | 2004-03-31 | 2005-10-20 | Yamaha Corp | Audio-reproducing device and clock-frequency control method |
| KR100691419B1 (en) * | 2001-02-09 | 2007-03-09 | 삼성전자주식회사 | Wireless communication apparatus, the method thereof and wireless communication system employing the same |
| JP2008053797A (en) * | 2006-08-22 | 2008-03-06 | Nippon Telegr & Teleph Corp <Ntt> | Clock regenerating method and device |
| JP2013062687A (en) * | 2011-09-13 | 2013-04-04 | Hitachi Ltd | Data multiplex transmission system, multiplex transmission signal receiver, multiplex transmission signal reception module, and multiplex transmission signal transmitter |
-
1997
- 1997-03-24 JP JP06985397A patent/JP3516829B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253014A (en) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | Data receiver, source clock regenerating method used for it, and recording medium recording program to allow computer to execute the method and read by the computer |
| US6675314B1 (en) | 1999-03-01 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Data receiving apparatus, a method of regenerating a source clock to be used for this, and a computer product |
| JP2002198939A (en) * | 2000-10-10 | 2002-07-12 | Matsushita Electric Ind Co Ltd | Digital av signal processing equipment |
| KR100691419B1 (en) * | 2001-02-09 | 2007-03-09 | 삼성전자주식회사 | Wireless communication apparatus, the method thereof and wireless communication system employing the same |
| JP2004274766A (en) * | 2003-03-07 | 2004-09-30 | Zarlink Semiconductor Ltd | Clock synchronization on packet network |
| US7817673B2 (en) | 2003-03-07 | 2010-10-19 | Zarlink Semiconductor Limited | Clock synchronisation over a packet network |
| JP2005292375A (en) * | 2004-03-31 | 2005-10-20 | Yamaha Corp | Audio-reproducing device and clock-frequency control method |
| JP4507672B2 (en) * | 2004-03-31 | 2010-07-21 | ヤマハ株式会社 | Audio playback apparatus and clock frequency control method |
| JP2008053797A (en) * | 2006-08-22 | 2008-03-06 | Nippon Telegr & Teleph Corp <Ntt> | Clock regenerating method and device |
| JP2013062687A (en) * | 2011-09-13 | 2013-04-04 | Hitachi Ltd | Data multiplex transmission system, multiplex transmission signal receiver, multiplex transmission signal reception module, and multiplex transmission signal transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3516829B2 (en) | 2004-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965558B2 (en) | Asynchronous transmission mode (ATM) network-connected video telephone terminal device that can be linked with an integrated information communication network (ISDN) | |
| US6400683B1 (en) | Adaptive clock recovery in asynchronous transfer mode networks | |
| US5007070A (en) | Service clock recovery circuit | |
| EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
| JP3342500B2 (en) | Multiservice circuits for telecommunications | |
| US6675314B1 (en) | Data receiving apparatus, a method of regenerating a source clock to be used for this, and a computer product | |
| US6738916B1 (en) | Network clock emulation in a multiple channel environment | |
| EP0876017A1 (en) | Digital clock recovery | |
| US5675574A (en) | System and method for controlling interface between PBX and ATM multiplexing transmitter | |
| JP3516829B2 (en) | Communication device | |
| JPH07212372A (en) | Timing recovery device | |
| KR0153950B1 (en) | Apparatus for recovering adaptive clock supporting multi-bit transmission rate | |
| Chao et al. | Asynchronous transfer mode packet video transmission system | |
| KR20000015191A (en) | Synchronous transport module interface apparatus for controlling bidirectional usage parameter in adsl digital subscriber line access multiplexer | |
| JP2000354025A (en) | Control slip for transmission of synchronous data stream via asynchronous communication network | |
| JP3163998B2 (en) | Communications system | |
| KR100378587B1 (en) | Apparatus for converting time division multiplex signal to atm cell and vice versa | |
| MURAKAMI et al. | Considerations on ATM network performance planning | |
| KR100205791B1 (en) | Interworking control apparatus and method using data buffering | |
| KR100234130B1 (en) | The t1 interface apparatus and method for t1 subscriber | |
| KR0129610B1 (en) | Apparatus for transmitting and receiving atm cell date with speed | |
| JP3101861B2 (en) | Common additional delay controller | |
| JPH0927808A (en) | Cell assembler and disassembler | |
| JP3253470B2 (en) | High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network | |
| KR970008679B1 (en) | Method for determining and adding pad variable in broadband communication type5 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |