JPH10271115A - Communication equipment - Google Patents
Communication equipmentInfo
- Publication number
- JPH10271115A JPH10271115A JP6985397A JP6985397A JPH10271115A JP H10271115 A JPH10271115 A JP H10271115A JP 6985397 A JP6985397 A JP 6985397A JP 6985397 A JP6985397 A JP 6985397A JP H10271115 A JPH10271115 A JP H10271115A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- source clock
- frequency
- remaining
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、ATM(Asyncr
onous Transfer Mode )ネットワークを介して通信を行
う通信装置に係わり、特にネットワーククロックとソー
スクロックが送信側で非同期である場合に、受信側にお
いて送信側のソースクロック周波数を再生する必要のあ
る通信装置に関するものである。The present invention relates to an ATM (Asyncr)
onous Transfer Mode) relates to a communication device that performs communication via a network, and particularly to a communication device that needs to reproduce a source clock frequency on a transmission side on a reception side when a network clock and a source clock are asynchronous on the transmission side. Things.
【0002】[0002]
【従来の技術】図5は従来の通信装置を用いたSTM
(Synchronous Transfer Mode )網における電話サービ
スを実現するシステム構成図であり、図において、17
は音声情報、即ち一種のデータをSTM網19へ一定速
度で送信する送信側装置群、18はSTM網19から一
定速度で送られてくるデータを受信する受信側装置群、
19は同期転送モードで通信を行うSTM網、20はS
TM網19内の発振器から出力されるネットワーククロ
ックである。2. Description of the Related Art FIG. 5 shows an STM using a conventional communication device.
(Synchronous Transfer Mode) is a system configuration diagram for realizing a telephone service in a network.
Is a group of transmitting devices that transmit voice information, that is, a kind of data, to the STM network 19 at a constant speed, 18 is a group of receiving devices that receives data transmitted from the STM network 19 at a constant speed,
19 is an STM network for performing communication in the synchronous transfer mode, 20 is an STM network.
This is a network clock output from an oscillator in the TM network 19.
【0003】21a,21bはISDN(Integrated S
ervices Didital Network )電話機に該当する電話機、
22a,22bはPBX(Private Branch Exchange:構
内電話交換機)、23はPBX22a内の発振器から出
力されるソースクロック、24はPBX22b内の発振
器から出力されるローカルクロックである。[0003] 21a and 21b are ISDN (Integrated S)
ervices Didital Network) Phone corresponding to phone,
Reference numerals 22a and 22b denote PBXs (Private Branch Exchanges), 23 denotes a source clock output from an oscillator in the PBX 22a, and 24 denotes a local clock output from an oscillator in the PBX 22b.
【0004】次に動作について説明する。このような構
成のSTMシステムにおいては、送信側装置群17内の
電話機21aにおいて入力された音声情報、すなわち一
種のデータが、PBX22aを介してSTM網19に一
定速度で送信される。さらに、STM網19から受信側
装置群18へ一定速度で送信され、受信側装置群18内
のPBX22bで受信され、その後、電話機21bで受
信される。Next, the operation will be described. In the STM system having such a configuration, voice information input at the telephone set 21a in the transmission side device group 17, that is, a kind of data, is transmitted to the STM network 19 at a constant speed via the PBX 22a. Further, the data is transmitted from the STM network 19 to the receiving device group 18 at a constant speed, received by the PBX 22b in the receiving device group 18, and thereafter received by the telephone 21b.
【0005】STMシステムにおいては全ての装置群は
基本的に全て周波数同期したクロックにより動作するよ
うになっており、STM網19内のネットワーククロッ
ク20に、PBX22a内のソースクロック23やPB
X22b内のローカルクロック24が従属同期してい
る。[0005] In the STM system, all the device groups basically operate with clocks synchronized in frequency. A network clock 20 in the STM network 19 is connected to a source clock 23 or PB in the PBX 22a.
The local clock 24 in X22b is slave-synchronized.
【0006】また、PBX22aから出力されるデータ
は、PBX22a内のソースクロック23を基準とした
一定速度(例えば1.544Mb/s一定)で送出され
る。なお、このような一定レートでのデータの送信状態
をCBR(Constant Bit Rate )という。The data output from the PBX 22a is transmitted at a constant speed (for example, 1.544 Mb / s constant) based on the source clock 23 in the PBX 22a. Note that such a data transmission state at a constant rate is called CBR (Constant Bit Rate).
【0007】受信側装置群18内のPBX22bでは、
一定速度で送られてくるデータを、ローカルクロック2
4を基に受信する。ここで、前記したようにソースクロ
ック23およびローカルクロック24は共にネットワー
ククロック20に従属同期しているため、その結果とし
て、ソースクロック23とローカルクロック24は同一
周波数となる。[0007] In the PBX 22b in the receiving device group 18,
Data sent at a constant speed is transmitted to local clock 2
4 is received. Here, as described above, both the source clock 23 and the local clock 24 are subordinately synchronized with the network clock 20, and as a result, the source clock 23 and the local clock 24 have the same frequency.
【0008】よって、PBX22bにおいては、送信側
装置群17内のPBX22aからのCBRデータを、P
BX22b内のバッファをオーバフローあるいはアンダ
フローさせることなく、正常に受信することができる。Therefore, in the PBX 22b, the CBR data from the PBX 22a in the transmitting side device group 17 is
Normal reception is possible without causing the buffer in the BX 22b to overflow or underflow.
【0009】このような従来のSTM網による回線交換
網や専用線で実現されてきた電話等のサービスをATM
網上で実現するためには、端末機に対してATM網があ
たかも回線交換網であるかのように見せかけるサービ
ス、いわゆる回線エミユレーションサービスが必要にな
る。[0009] Services such as telephones and the like realized by such a conventional circuit switching network using the STM network and a dedicated line are provided by the ATM.
In order to realize this on a network, a service that makes it appear as if the ATM network is a circuit-switched network to terminals, that is, a so-called circuit emulation service is required.
【0010】このようなサービスを行うATMシステム
の従来例を図6を参照して説明する。図6は従来の通信
装置を用いたATM網における電話サービスを実現する
システム構成図であり、例えば特開平2−179045
号公報に示される種類の図8及び図9に示すAAL(ATM
Adaptation Layer)処理部を有するものである。但し、
この図6において図5の各部に相当する部分には同一符
号を付す。A conventional example of an ATM system that provides such a service will be described with reference to FIG. FIG. 6 is a system configuration diagram for realizing a telephone service in an ATM network using a conventional communication device.
The AAL (ATM) shown in FIGS.
(Adaptation Layer) processing unit. However,
In FIG. 6, the same reference numerals are given to portions corresponding to the respective portions in FIG.
【0011】図6において、17は音声情報、すなわち
一種のデータをセル型式(ATMセル)でATM網25
へ一定速度で送信する送信側装置群、18はATM網2
5から一定速度で送られてくるATMセルを受信する受
信側装置群、20a,20bはATM網25内の発振器
から出力されるネットワーククロック、21a,21b
はISDN電話機に該当する電話機である。In FIG. 6, reference numeral 17 denotes voice information, that is, a kind of data, in a cell type (ATM cell) in an ATM network 25.
A group of transmitting devices that transmit data at a constant speed to the ATM network 2
5, a group of receiving devices for receiving ATM cells transmitted at a constant speed from 20; 20a and 20b are network clocks output from an oscillator in the ATM network 25;
Is a telephone corresponding to the ISDN telephone.
【0012】22a,22bはPBX、23はPBX2
2a内の発振器から出力されるソースクロック、24は
PBX22b内の発振器から出力されるローカルクロッ
ク、25は非同期転送モードで通信を行うATM網、2
6は通常のデータをATMセルに変換する送信CLAD
(Cell assembly And Disassembly :セル組立分解装
置)、27はATMセルを通常のデータに変換する受信
CLADである。22a and 22b are PBX, 23 is PBX2
2a, a local clock output from the oscillator in the PBX 22b; 25, an ATM network for performing communication in the asynchronous transfer mode;
6 is a transmission CLAD for converting ordinary data into ATM cells.
(Cell assembly And Disassembly) 27 is a receiving CLAD for converting ATM cells into ordinary data.
【0013】即ち、送信側装置群17内の電話機21a
から出力されるデータをPBX22aを介して送信CL
AD26に入力し、ここで、ATMセルに変換した後、
一定速度でATM網25へ送信し、さらに、ATM網2
5から一定速度で受信側装置群18内の受信CLAD2
7で受信し、ここで、ATMセルから通常のデータに戻
し、PBX22bを介して電話機21bへ送信するよう
に構成されている。That is, the telephone 21a in the transmission-side device group 17
Is transmitted via the PBX 22a.
AD26, where it is converted to ATM cells,
The data is transmitted to the ATM network 25 at a constant speed, and
5, the receiving CLAD2 in the receiving device group 18 at a constant speed.
7, the data is returned from the ATM cell to normal data, and transmitted to the telephone set 21b via the PBX 22b.
【0014】このような構成のATMシステムでは、S
TMシステムとは異なり、ATM網25内の装置を含む
すべての装置群のクロックが周波数同期しているとは限
らない。即ち、2つのPBX(PBX22aとPBX2
2b)間では、同一周波数のクロックで規定された一定
速度でデータを送受信する必要があるが、ATM網25
は全ての装置で共通的に用いられるような、唯一のクロ
ックを提供するとは限らない。In an ATM system having such a configuration, S
Unlike the TM system, the clocks of all the device groups including the devices in the ATM network 25 are not always frequency-synchronized. That is, two PBXs (PBX22a and PBX2a
2b), it is necessary to transmit and receive data at a constant speed defined by a clock of the same frequency.
Does not necessarily provide the only clock that is commonly used by all devices.
【0015】図6において、ATM網25内に2つのネ
ットワーククロック20aと20bがあるのは、上記を
意味しており、ここでは、ネットワーククロック20a
と20bは周波数同期していない。In FIG. 6, the fact that there are two network clocks 20a and 20b in the ATM network 25 means the above, and here, the network clock 20a
And 20b are not frequency synchronized.
【0016】よって、何らかの手段により、PBX22
a内のソースクロック23の周波数をPBX22bに通
知して、前記ソースクロック23とPBX22b内のロ
ーカルクロック24の周波数を一致させることが必要と
なる。Accordingly, the PBX 22
It is necessary to notify the frequency of the source clock 23 in the PBX 22b to the frequency of the source clock 23 and the frequency of the local clock 24 in the PBX 22b.
【0017】ITU−T(International Telecommunic
ation Union Telecommunication Standardization Sect
or)では、ITU−T勧告I.363.1 B-ISDN ATM Adaptat
ionLayer(aal)specification,types 1and2 において、
上記したような、ATM網を介して接続される送信ユー
ザと受信ユーザ間で何らかの手段を用いて、送信ユーザ
側のソースクロック周波数を受信ユーザ側で再生する機
能を、ソースクロック周波数再生機能と定義している。ITU-T (International Telecommunic)
ation Union Telecommunication Standardization Sect
or), ITU-T Recommendation I.363.1 B-ISDN ATM Adaptat
In ionLayer (aal) specification, types 1and2,
The function of reproducing the source clock frequency of the transmitting user on the receiving user side by using any means between the transmitting user and the receiving user connected via the ATM network as described above is defined as a source clock frequency reproducing function. doing.
【0018】また、前記ソースクロック周波数再生法と
して、適応クロック法(Adaptive Clock Method)を規定
している。An adaptive clock method is defined as the source clock frequency recovery method.
【0019】ここで、図7を参照して適応クロック法の
説明を行う。図7は適応クロック法の動作イメージを示
す図であり、3はAAL処理部1内のソースクロック再
生バッファ、16a,16b,16cは受信セルデー
タ、24はローカルクロックである。Here, the adaptive clock method will be described with reference to FIG. FIG. 7 is a diagram showing an operation image of the adaptive clock method. 3 is a source clock reproduction buffer in the AAL processing unit 1, 16a, 16b and 16c are received cell data, and 24 is a local clock.
【0020】適応クロック法は、情報転送速度が一定
(CBR)であることと、その転送速度が送受信側で既
知であることを前提条件に用いられ、適応クロック法の
ためのメカニズムは受信側のみにインプリメントされ
る。即ち、送信側には何も必要なく、送受信間でやり取
りされる制御情報は存在しない。The adaptive clock method is used on the premise that the information transfer rate is constant (CBR) and that the transfer rate is known on the transmitting and receiving sides. The mechanism for the adaptive clock method is only the receiving side. Implemented. That is, nothing is required on the transmission side, and there is no control information exchanged between the transmission and reception.
【0021】但し、上記した転送速度が送受信側で既知
であるとは、例えば、転送速度が1.544Mb/s±
100ppmであることを送受信側で知っているという
ことを意味している。そして、送信側の転送速度、即ち
転送速度の基になるソースクロック周波数が±100p
pm内のどの値であるかを、本適応クロック法で算出す
るものである。However, the fact that the above-mentioned transfer rate is known on the transmitting / receiving side means that, for example, the transfer rate is 1.544 Mb / s ±
This means that the transmitting and receiving side knows that it is 100 ppm. Then, the transfer speed on the transmission side, that is, the source clock frequency on which the transfer speed is based is ± 100 p
The value within pm is calculated by the adaptive clock method.
【0022】適応クロック法では、受信側で受信した受
信セルデータ16a,16b,16cをソースクロック
再生バッファ3に書き込み、ソースクロック再生バッフ
ァ3の容量の中心値である、読出し開始閾値THまでバ
ッファリングした後、受信セルデータ16a,16b,
16cをローカルクロック24で読み出す。そのローカ
ルクロック24の周波数を制御するために、ソースクロ
ック再生バッファ3のバッファ残量を用いる。In the adaptive clock method, the received cell data 16a, 16b and 16c received on the receiving side are written into the source clock reproduction buffer 3 and buffered up to the read start threshold TH which is the center value of the capacity of the source clock reproduction buffer 3. After that, the received cell data 16a, 16b,
16c is read by the local clock 24. In order to control the frequency of the local clock 24, the remaining buffer of the source clock reproduction buffer 3 is used.
【0023】例えば、バッファ残量が増加傾向にある場
合は、ソースクロック23よりもローカルクロック24
の方が周波数が低いと想定されるため、ローカルクロッ
ク24の周波数を上げるように制御する。一方、バッフ
ァ残量が減少傾向にある場合は、逆の制御を行う。For example, when the remaining buffer capacity tends to increase, the local clock 24 is
Since the frequency is assumed to be lower, the frequency of the local clock 24 is controlled to be increased. On the other hand, when the remaining buffer amount is decreasing, the reverse control is performed.
【0024】なお、ITU−T勧告には、適応クロック
法について、上記のような動作概念が示されているだけ
であり、詳細な仕様についてはほとんど記述されていな
い。以上が、ソースクロック周波数再生機能を有する通
信装置に関する背景、前提となるシステム、適応クロッ
ク法等に関する説明である。It should be noted that the ITU-T recommendation merely describes the above-described operation concept of the adaptive clock method, and hardly describes detailed specifications. The above is the description of the background of the communication device having the source clock frequency reproduction function, the premise system, the adaptive clock method, and the like.
【0025】次に、図6に戻って従来の通信装置の説明
を続ける。図6に示すソースクロック周波数再生機能を
有する受信CLAD27は、図8の機能ブロック図に示
す構成となっている。図8において、28はATMにお
ける物理レイヤ処理を行う物理レイヤ処理部、29はA
TMにおけるATMレイヤ処理を行うATMレイヤ処理
部、1はATMにおけるAAL処理を行うAAL処理
部、30はSTMにおけるSTMインタフェース終端処
理を行うSTM処理部、31は受信CLAD27全体の
装置管理を行う装置管理部である。Next, returning to FIG. 6, description of the conventional communication device will be continued. The reception CLAD 27 having the source clock frequency reproduction function shown in FIG. 6 has the configuration shown in the functional block diagram of FIG. In FIG. 8, reference numeral 28 denotes a physical layer processing unit which performs physical layer processing in the ATM;
ATM layer processing section for performing ATM layer processing in TM, 1 for AAL processing section for performing AAL processing in ATM, 30 for STM processing section for performing STM interface termination processing in STM, 31 for apparatus management for performing overall device management of reception CLAD 27 Department.
【0026】また、AAL処理部1は、前述したように
例えば特開平2−179045号に示されるような種の
ものであり、図9の機能ブロック図に示す構成となって
いる。The AAL processing section 1 is of the kind described in, for example, Japanese Patent Application Laid-Open No. 2-179045, as described above, and has the configuration shown in the functional block diagram of FIG.
【0027】図9において、3はバッファ残量によりソ
ースクロック周波数を再生するためのソースクロック再
生バッファ、4はソースクロック再生部、5はソースク
ロック再生バッファ3の読出し制御を行うバッファ制御
部、6はソースクロック再生バッファ3への書込み信号
と読出し信号とからバッファ残量を求め、それを監視す
るバッファ残量監視部、7はバッファ残量監視部6から
のバッファ残量値等から、後述する電圧制御水晶発振器
8への制御電圧を算出する制御電圧算出部、8は制御電
圧算出部7からの制御電圧を基に周波数を変更する電圧
制御水晶発振器(VCXO)である。In FIG. 9, reference numeral 3 denotes a source clock reproducing buffer for reproducing the source clock frequency based on the remaining buffer, 4 denotes a source clock reproducing unit, 5 denotes a buffer control unit for controlling reading of the source clock reproducing buffer 3, and 6 Is a buffer remaining amount monitoring unit for monitoring the remaining buffer amount from a write signal and a read signal to the source clock reproduction buffer 3, and 7 is a buffer remaining amount monitoring unit and the like, which will be described later. A control voltage calculation unit that calculates a control voltage to the voltage control crystal oscillator 8, and a voltage control crystal oscillator (VCXO) 8 that changes the frequency based on the control voltage from the control voltage calculation unit 7.
【0028】また、制御電圧算出部7は図10の機能ブ
ロック図に示す構成となっている。図10において、9
はバッファ残量/制御電圧変換部、10はバッファ残量
監視部6から出力されるバッファ残量値から制御値を演
算するための演算部、11はデジタル値をアナログ値に
変換するD/Aコンバータ、12は演算部10に一定周
期毎に演算を行う指示をするためのタイマである。The control voltage calculator 7 has a configuration shown in a functional block diagram of FIG. In FIG. 10, 9
Is a buffer remaining / control voltage converter, 10 is a calculator for calculating a control value from the buffer remaining value output from the buffer remaining monitor 6, and 11 is a D / A which converts a digital value to an analog value. The converter 12 is a timer for instructing the calculation unit 10 to perform calculation at regular intervals.
【0029】さらに、図3にATMレイヤ処理部29か
らAAL処理部1への受信セルデータの転送状態を示
す。この図3において16a,16b,16cは受信セ
ルデータである。FIG. 3 shows a state of transfer of received cell data from the ATM layer processing unit 29 to the AAL processing unit 1. In FIG. 3, reference numerals 16a, 16b and 16c denote received cell data.
【0030】但し、装置管理部31は、受信CLAD2
7全体の装置管理を行っており、各部に対して、各種設
定、ステータス収集を行う。このために、装置管理部3
1と各部は、制御バスで接続されている。However, the device management unit 31 receives the reception CLAD2
7, and performs various settings and status collection for each unit. For this purpose, the device management unit 3
1 and each unit are connected by a control bus.
【0031】また、詳細ブロック図が煩雑とならないよ
うに、制御バスは図8にしか記述されていないが、上記
各種設定、ステータス収集のため、各処理部内の全ブロ
ック、例えばAAL処理部1内の各ブロックにも接続さ
れている。Although the control bus is described only in FIG. 8 so as not to complicate the detailed block diagram, all the blocks in each processing unit, for example, the AAL processing unit 1 are used for the various settings and status collection. Are also connected to each block.
【0032】さらに、ATMインタフェースとSTMイ
ンタフェースにおけるデータバス幅はシリアルである
が、各処理部内においては、通常データは8ビット幅で
やり取りされている。Further, although the data bus width in the ATM interface and the STM interface is serial, in each processing unit, data is usually exchanged in an 8-bit width.
【0033】さらに、ATMインタフェース速度が15
5.52MHz、STMインタフェース速度が1.54
4MHz、即ちソースクロック周波数が1.544MH
zであり、且つその変動幅が±100ppmであるとす
る。また、受信CLAD27内部は上記のように8ビッ
ト幅でインタフェースされ、且つ殆どがATMインタフ
ェース系のクロックで動作するため、内部の基本クロッ
クは19.44MHz(=155.52MHz/8bi
t)となっているものとする。Further, when the ATM interface speed is 15
5.52 MHz, 1.54 STM interface speed
4 MHz, ie, the source clock frequency is 1.544 MH
z, and the fluctuation range is ± 100 ppm. Further, since the inside of the reception CLAD 27 is interfaced with the 8-bit width as described above and most of them operate with the clock of the ATM interface system, the internal basic clock is 19.44 MHz (= 155.52 MHz / 8bi).
t).
【0034】次に動作について説明する。図6におい
て、送信側装置群17内の電話機21aから出力される
データがPBX22aを介して送信CLAD26に入力
され、ここで、ATMセルに変換された後、一定速度で
ATM網25へ送信される。さらに、ATM網25から
一定速度で受信側装置群18へ送信される。Next, the operation will be described. In FIG. 6, data output from the telephone set 21a in the transmission-side device group 17 is input to the transmission CLAD 26 via the PBX 22a, where it is converted into an ATM cell and then transmitted to the ATM network 25 at a constant speed. . Further, the data is transmitted from the ATM network 25 to the receiving device group 18 at a constant speed.
【0035】このATM網25から受信側装置群18に
送られてきたATMセルは、受信CLAD27で受信さ
れる。即ち、図8に示すようにATMインタフェースを
介して物理レイヤ処理部28に入力される。ここで、S
DH(Synchronous Digital Hierarchy)/SONET(Sy
nchronous Optical Network)、セル同期等の物理レイヤ
処理、シリアル/パラレル(8ビット)変換が行われ
る。The ATM cells sent from the ATM network 25 to the receiving device group 18 are received by the receiving CLAD 27. That is, as shown in FIG. 8, the data is input to the physical layer processing unit 28 via the ATM interface. Where S
DH (Synchronous Digital Hierarchy) / SONET (Sy
Physical layer processing such as nchronous optical network) and cell synchronization, and serial / parallel (8-bit) conversion are performed.
【0036】その後、ATMレイヤ処理部29に送出さ
れ、VPI(Virtual Path Identifier)/VCI(Virtua
l Channel Identifier )によるフィルタリング等のAT
Mレイヤ処理が行われ、AAL処理部1に渡される。Thereafter, the packet is sent to the ATM layer processing section 29 and is sent to the VPI (Virtual Path Identifier) / VCI (Virtua
l AT such as filtering by Channel Identifier)
The M-layer processing is performed, and is passed to the AAL processing unit 1.
【0037】一般にCBRデータは、AALタイプ1で
伝送されるため、AAL処理部1では、シーケンス番号
によるセル廃棄/誤挿入チェック処理、ゆらぎ吸収処
理、そしてソースクロック周波数再生処理等のAALタ
イプ1処理が行われる。ここでSTMインタフェースク
ロックであるソースクロック23の周波数が再生され
る。Since CBR data is generally transmitted in AAL type 1, the AAL processing unit 1 performs AAL type 1 processing such as cell discard / misinsertion check processing based on sequence numbers, fluctuation absorption processing, and source clock frequency recovery processing. Is performed. Here, the frequency of the source clock 23, which is the STM interface clock, is reproduced.
【0038】続いてSTM処理部30へ送出され、ここ
でSTMフレームの生成等のSTMインタフェース終端
処理、パラレル(8ビット)/シリアル変換が行われ、
この後、STMインタフェースを介して、PBX22b
へ送信される。Subsequently, the data is sent to the STM processing unit 30, where STM interface termination processing such as generation of an STM frame and parallel (8-bit) / serial conversion are performed.
Thereafter, the PBX 22b is connected via the STM interface.
Sent to
【0039】次に、ソースクロック周波数再生動作の詳
細を説明する。まず、図9に示すAAL処理部1内にお
いて、ATMレイヤ処理部29からの受信セルデータ1
6a,16b,16cが入力され、書込み信号に応じて
ソースクロック再生バッファ3に書き込まれる。このと
きの受信セルデータ16a,16b,16cの様子は、
1.544Mb/sのデータが実質155.52Mb/
sの情報速度で転送されるため、図3に示すようにセル
単位のバースト状になる。Next, the source clock frequency reproducing operation will be described in detail. First, in the AAL processing unit 1 shown in FIG.
6a, 16b, and 16c are input and written to the source clock reproduction buffer 3 according to a write signal. The state of the received cell data 16a, 16b, 16c at this time is as follows.
The data of 1.544 Mb / s is actually 155.52 Mb / s.
Since the data is transferred at the information speed of s, the data is burst-shaped in units of cells as shown in FIG.
【0040】バッファ残量監視部6は、ATMレイヤ処
理部29からの書込み信号を監視し、ソースクロック再
生バッファ3の容量の中心値に設定された読出し開始閾
値THまでデータがバッファリングされることを監視す
る。The buffer remaining amount monitoring unit 6 monitors the write signal from the ATM layer processing unit 29, and buffers data up to the read start threshold TH set to the center value of the capacity of the source clock reproduction buffer 3. To monitor.
【0041】ここで、バッファ残量監視部6は、タイマ
12から演算指示があると、ソースクロック再生バッフ
ァ3への書込み信号と読出し信号からバッファ残量を求
め、バッファ残量値を制御電圧算出部7に通知する。Here, when there is a calculation instruction from the timer 12, the buffer remaining amount monitoring unit 6 obtains the buffer remaining amount from the write signal and the read signal to the source clock reproduction buffer 3, and calculates the buffer remaining amount value as the control voltage calculation. Notify the unit 7.
【0042】制御電圧算出部7では、バッファ残量値が
増加傾向にある場合は、ソースクロック23よりもロー
カルクロック24の方が周波数が低いと見なし、ローカ
ルクロック24の周波数を上げるように制御する。一
方、バッファ残量が減少傾向にある場合は、逆の制御を
行う。When the remaining buffer value tends to increase, the control voltage calculating section 7 regards the local clock 24 as having a lower frequency than the source clock 23 and controls the local clock 24 to increase the frequency. . On the other hand, when the remaining buffer amount is decreasing, the reverse control is performed.
【0043】制御電圧算出部7内では、図10に示すよ
うに、タイマ12からの演算指示に応じて演算部10
が、バッファ残量値から制御値を演算する。例えば、制
御値を求める演算式は次のようになる。 制御値=(バッファ残量−中心値)+オフセットIn the control voltage calculation section 7, as shown in FIG.
Calculates the control value from the remaining buffer value. For example, an arithmetic expression for obtaining a control value is as follows. Control value = (buffer remaining capacity-center value) + offset
【0044】ここで、オフセットとは電圧制御水晶発振
器8が基準周波数を出力するための値であり、例えば、
1.544MHz±100ppmの周波数を出力可能な
場合、その中心値である1.544MHz±0ppmの
ことである。中心値とはソースクロック再生バッファ3
のバッファ容量の中心値であり、これは読出し開始閾値
THと同一である。Here, the offset is a value by which the voltage controlled crystal oscillator 8 outputs a reference frequency.
When a frequency of 1.544 MHz ± 100 ppm can be output, the center value is 1.544 MHz ± 0 ppm. The center value is the source clock reproduction buffer 3
, Which is the same as the read start threshold TH.
【0045】但し、上記式における「バッファ残量」と
は、具体的なバイトあるいはビットで表示されたバッフ
ァ残量の場合だけでなく、48バイト、64バイト等の
任意の単位で表示された値であってもよい。例えば64
バイトを最小単位としてもよい。このように、演算され
たデジタル値である制御値は、D/Aコンバータ11に
よりアナログ値の制御電圧に変換され、この制御電圧に
より、上記したように電圧制御水晶発振器8がローカル
クロック24の周波数を上下させる動作を行う。Note that the "remaining buffer amount" in the above equation is not limited to the case of the remaining buffer amount indicated by specific bytes or bits, but may be a value indicated by an arbitrary unit such as 48 bytes or 64 bytes. It may be. For example, 64
Bytes may be the minimum unit. The control value, which is a digital value calculated in this manner, is converted into a control voltage of an analog value by the D / A converter 11, and the control voltage causes the voltage-controlled crystal oscillator 8 to change the frequency of the local clock 24 as described above. The operation of raising and lowering is performed.
【0046】この内容を分かり易く説明すると次に記述
するようになる。 (1)バッファ残量が中心値(読出し開始閾値TH)の
時は、基準周波数(1.544MHz±0ppm)を出
力する。 (2)バッファ残量が中心値より大きいときは、基準周
波数より高い周波数を出力する。 (3)バッファ残量が中心値より大きくなればなるほ
ど、より高い周波数を出力する。 (4)バッファ残量が中心値より小さいときは、基準周
波数より低い周波数を出力する。 (5)バッファ残量が中心値より小さくなればなるほ
ど、より低い周波数を出力する。The contents will be described below in a manner that is easy to understand. (1) When the remaining buffer capacity is the center value (read start threshold value TH), the reference frequency (1.544 MHz ± 0 ppm) is output. (2) If the remaining buffer is larger than the center value, a frequency higher than the reference frequency is output. (3) As the remaining buffer capacity becomes larger than the center value, a higher frequency is output. (4) When the remaining buffer capacity is smaller than the center value, a frequency lower than the reference frequency is output. (5) As the remaining buffer capacity becomes smaller than the center value, a lower frequency is output.
【0047】このような動作によって、電圧制御水晶発
振器8からソースクロック周波数に同期したローカルク
ロック24が出力される。このローカルクロック24に
応じてバッファ制御部5が、読出し信号をソースクロッ
ク再生バッファ3へ出力し、これによってソースクロッ
ク再生バッファ3からATMセルデータが読み出され
る。By such an operation, the local clock 24 synchronized with the source clock frequency is output from the voltage controlled crystal oscillator 8. In response to the local clock 24, the buffer control unit 5 outputs a read signal to the source clock reproducing buffer 3, whereby ATM cell data is read from the source clock reproducing buffer 3.
【0048】[0048]
【発明が解決しようとする課題】従来の通信装置は以上
のように構成されているので、ソースクロック周波数の
再生を行う場合はソースクロック再生バッファ3のバッ
ファ残量を基に電圧制御水晶発振器8の発振周波数を制
御して行うが、ATM網25からの受信セルデータが到
着した瞬間にバッファ残量が急に変化し、この変化によ
り制御値が急激に変化するため、正確なソースクロック
周波数の再生が不可能であるなどの課題があった。Since the conventional communication apparatus is configured as described above, when reproducing the source clock frequency, the voltage controlled crystal oscillator 8 is used based on the remaining buffer in the source clock reproduction buffer 3. The oscillation frequency is controlled by controlling the oscillation frequency. However, the instant that the received cell data from the ATM network 25 arrives, the remaining buffer capacity changes abruptly, and the change causes the control value to change abruptly. There was a problem that reproduction was impossible.
【0049】バッファ残量値の表示単位に関して64バ
イト等のある程度大きなかたまりを最小単位とした場
合、受信セルデータがバースト的にソースクロック再生
バッファ3に書き込まれても発振周波数の制御値は急激
に変化しなくなるが、データの情報速度が低い場合やソ
ースクロック23とローカルクロック24との周波数差
が小さい場合は、制御値を求める際の演算式におけるバ
ッファ残量−中心値がなかなか64バイト以上となら
ず、その結果、発振周波数がソースクロック周波数とな
るまでの収束時間が長くなってしまうなどの課題があっ
た。If the smallest unit of the display unit of the buffer remaining value is 64 bytes or the like, the control value of the oscillation frequency is sharply increased even if the received cell data is written in the source clock reproduction buffer 3 in a burst manner. When the information speed of the data is low or the frequency difference between the source clock 23 and the local clock 24 is small, the remaining amount of buffer in the calculation formula for calculating the control value−the central value is easily 64 bytes or more. However, as a result, there is a problem that the convergence time until the oscillation frequency becomes the source clock frequency becomes long.
【0050】また、固定された一定間隔毎に制御値を演
算して、バッファ残量からソースクロック周波数を再生
するため、その一定間隔と受信セルデータのゆらぎにな
んらかの相関関係がある場合、再生されたソースクロッ
クの周波数が変動しやすいなどの課題があった。In addition, since the control value is calculated at fixed intervals and the source clock frequency is reproduced from the remaining buffer, if there is any correlation between the fixed interval and the fluctuation of the received cell data, the reproduction is performed. In addition, there has been a problem that the frequency of the source clock tends to fluctuate.
【0051】さらに、バッファ残量から電圧制御水晶発
振器8の制御電圧を演算する際の感度、言い換えると、
どの程度のバッファ残量差をどの程度の周波数差に変換
するかの比率が固定であるため、収束時間が長くなった
り、逆に受信セルデータのゆらぎにより、再生されたソ
ースクロックの周波数が変動しやすいなどの課題があっ
た。Further, the sensitivity when calculating the control voltage of the voltage controlled crystal oscillator 8 from the remaining buffer capacity, in other words,
Since the ratio of how much difference in buffer remaining amount is converted to what frequency difference is fixed, the convergence time becomes longer, and conversely, the frequency of the reproduced source clock fluctuates due to fluctuations in the received cell data. There was a problem that it was easy to do.
【0052】さらに、現在のバッファ残量を基にソース
クロック周波数を再生するため、受信セルデータのゆら
ぎがバッファ残量に影響を及ぼし、再生されたソースク
ロックの周波数が変動しやすいなどの課題があった。Further, since the source clock frequency is reproduced based on the current buffer remaining amount, fluctuations in the received cell data affect the buffer remaining amount, and the frequency of the reproduced source clock tends to fluctuate. there were.
【0053】この発明は上記のような課題を解決するた
めになされたもので、到着データのバースト性に起因す
る再生ソースクロックの周波数変動を最小限に抑えるこ
とによって、適用システムに最適なソースクロック周波
数を再生することができる通信装置を得ることを目的と
する。The present invention has been made to solve the above-described problems, and minimizes the fluctuation in the frequency of a reproduced source clock due to the burstiness of arriving data, so that an optimal source clock for an applicable system can be obtained. An object of the present invention is to obtain a communication device capable of reproducing a frequency.
【0054】[0054]
【課題を解決するための手段】請求項1記載の発明に係
る通信装置は、通信網からソースクロックを基準として
一定速度で送られてきた受信データを保持する第1バッ
ファ手段と、前記第1バッファ手段から前記ソースクロ
ックを基準として一定速度で送られてきた受信データを
保持する第2バッファ手段と、第2バッファ手段のバッ
ファ残量を一定間隔で検出し、この検出バッファ残量に
応じてソースクロックを再生する再生手段とを備えたも
のである。According to a first aspect of the present invention, there is provided a communication apparatus comprising: first buffer means for holding reception data transmitted at a constant speed from a communication network with reference to a source clock; A second buffer for holding received data sent from the buffer at a constant speed with reference to the source clock; and a buffer remaining in the second buffer detected at regular intervals. Reproducing means for reproducing the source clock.
【0055】請求項2記載の発明に係る通信装置は、第
1バッファ手段を、通信網におけるゆらぎを吸収できる
容量としたものである。In the communication device according to the second aspect of the present invention, the first buffer means has a capacity capable of absorbing fluctuations in the communication network.
【0056】請求項3記載の発明に係る通信装置は、第
1バッファ手段から第2バッファ手段への転送速度を、
ソースクロック周波数の上限値以上の速度としたもので
ある。According to a third aspect of the present invention, in the communication device, the transfer rate from the first buffer means to the second buffer means is set to:
The speed is higher than the upper limit value of the source clock frequency.
【0057】請求項4記載の発明に係る通信装置は、第
1バッファ手段から第2バッファ手段への転送速度を、
ソースクロック周波数の上限値以上の速度で、且つ通信
網のゆらぎにより第1バッファ手段がオーバフローしな
い速度としたものである。According to a fourth aspect of the present invention, in the communication device, the transfer rate from the first buffer means to the second buffer means is set to:
The speed is higher than the upper limit of the source clock frequency and the speed at which the first buffer means does not overflow due to fluctuations in the communication network.
【0058】請求項5記載の発明に係る通信装置は、ソ
ースクロック再生手段に、バッファ残量の検出間隔を任
意に設定する第1設定手段を備えたものである。According to a fifth aspect of the present invention, in the communication apparatus, the source clock reproducing means includes first setting means for arbitrarily setting a detection interval of the remaining buffer.
【0059】請求項6記載の発明に係る通信装置は、ソ
ースクロック再生手段に、バッファ残量からソースクロ
ック周波数を算出する変換係数を任意に設定する第2設
定手段を備えたものである。According to a sixth aspect of the present invention, in the communication apparatus, the source clock reproducing means includes second setting means for arbitrarily setting a conversion coefficient for calculating the source clock frequency from the remaining buffer.
【0060】請求項7記載の発明に係る通信装置は、ソ
ースクロック再生手段が、バッファ残量の平均値からソ
ースクロック周波数を算出するようにしたものである。In a communication apparatus according to a seventh aspect of the present invention, the source clock reproducing means calculates the source clock frequency from the average value of the remaining buffer.
【0061】請求項8記載の発明に係る通信装置は、バ
ッファ残量の平均値を求めるための平均母数を任意に設
定する第3設定手段を備えたものである。The communication device according to the invention of claim 8 includes third setting means for arbitrarily setting an average parameter for obtaining an average value of the remaining buffer amount.
【0062】[0062]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による通
信装置のAAL処理部を主体的に示す機能ブロック図で
ある。この図1に示すAAL処理部1は、従来例で説明
した図6に示す受信側装置群18の受信CLAD27内
に従来と同様に図8に示すように設けられたものであ
り、図9に同符号1で示されている従来のAAL処理部
の各部に対応する部分には同一符号が付してある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a functional block diagram mainly showing an AAL processing unit of the communication device according to the first embodiment of the present invention. The AAL processing unit 1 shown in FIG. 1 is provided in the receiving CLAD 27 of the receiving-side device group 18 shown in FIG. 6 described in the conventional example as shown in FIG. Parts corresponding to the respective parts of the conventional AAL processing unit indicated by the same reference numeral 1 are denoted by the same reference numerals.
【0063】図1において、17は送信側装置群(送信
手段)、25はATM網(通信網)、29はATMレイ
ヤ処理部である。1はソースクロック周波数再生機能を
有するAAL処理部、2はソースクロック再生バッファ
(第2バッファ手段)3の前段に位置し、図8に示すA
TMレイヤ処理部29からの受信セルデータ(ATM網
25からの到着データ)のバースト性を吸収する平滑化
バッファ(第1バッファ手段)である。In FIG. 1, reference numeral 17 denotes a transmission-side device group (transmission means); 25, an ATM network (communication network); and 29, an ATM layer processing unit. Reference numeral 1 denotes an AAL processing unit having a source clock frequency reproduction function, and reference numeral 2 denotes a source clock reproduction buffer (second buffer means) which is located before the source clock reproduction buffer 3.
It is a smoothing buffer (first buffer means) for absorbing the burstiness of the cell data received from the TM layer processing unit 29 (data arriving from the ATM network 25).
【0064】3はバッファ残量によりソースクロック周
波数を再生するためのソースクロック再生バッファ、4
はソースクロック再生部(再生手段)、5はATMレイ
ヤ処理部29からの書込み信号を基に、平滑化バッファ
2内に1セル分のデータがバッファリングされたかどう
かを監視し、1セル分バッファリングされた後、平滑化
バッファ2からソースクロック再生バッファ3にソース
クロック周波数の上限値から算出される転送速度以上の
速度で転送するバッファ制御部である。Reference numeral 3 denotes a source clock reproduction buffer for reproducing the source clock frequency based on the remaining buffer capacity.
Reference numeral 5 denotes a source clock reproducing unit (reproducing means), and reference numeral 5 denotes whether or not data of one cell is buffered in the smoothing buffer 2 based on a write signal from the ATM layer processing unit 29. After the ringing, the buffer control unit transfers the data from the smoothing buffer 2 to the source clock reproduction buffer 3 at a speed higher than the transfer speed calculated from the upper limit of the source clock frequency.
【0065】6はソースクロック再生バッファ3への書
込み信号と読出し信号とからバッファ残量を求め、それ
を監視するバッファ残量監視部、7はバッファ残量監視
部6からのバッファ残量値等から、後述する電圧制御水
晶発振器8への制御電圧を算出する制御電圧算出部、8
は制御電圧算出部7からの制御電圧を基に周波数を変更
する電圧制御水晶発振器である。Reference numeral 6 denotes a buffer remaining amount monitoring unit for obtaining a buffer remaining amount from a write signal and a read signal to the source clock reproduction buffer 3 and monitoring the same. Reference numeral 7 denotes a buffer remaining amount value from the buffer remaining amount monitoring unit 6 and the like. A control voltage calculation unit for calculating a control voltage to a voltage-controlled crystal oscillator 8 described later,
Is a voltage controlled crystal oscillator that changes the frequency based on the control voltage from the control voltage calculator 7.
【0066】但し、前記したソースクロック周波数の上
限値から算出される転送速度以上の速度とは、ソースク
ロック周波数の上限値から算出される転送速度が、ソー
スクロック周波数=1.544MHz±100ppmと
規定されている場合は、1.544Mb/s+100p
pmの速度なので、この1.544Mb/s+100p
pmの速度以上の速度となる。However, the transfer speed calculated from the upper limit of the source clock frequency is defined as the transfer speed calculated from the upper limit of the source clock frequency as source clock frequency = 1.544 MHz ± 100 ppm. 1.544Mb / s + 100p
1.544Mb / s + 100p
pm or higher.
【0067】次に動作について説明する。まず、ATM
レイヤ処理部29からの受信セルデータ16a,16
b,16cが入力され、書込み信号によって一旦平滑化
バッファ2に書き込まれる。この書き込み時の受信セル
データ16a,16b,16cの様子は、図3に示すよ
うに、セル単位のバースト状になっている。Next, the operation will be described. First, ATM
Received cell data 16a, 16 from the layer processing unit 29
b and 16c are input, and are once written into the smoothing buffer 2 by a write signal. The state of the received cell data 16a, 16b, 16c at the time of writing is in a burst shape in cell units as shown in FIG.
【0068】バッファ制御部5は、ATMレイヤ処理部
29からの書込み信号を基に、平滑化バッファ2内に1
セル分のデータがバッファリングされたかどうかを監視
しており、1セル分バッファリングされた後、読出し信
号により平滑化バッファ2から1セル分のデータを読み
出し、さらに書込み信号によってソースクロック再生バ
ッファ3に書き込む。The buffer control unit 5 stores 1 in the smoothing buffer 2 based on the write signal from the ATM layer processing unit 29.
It monitors whether or not the data for the cell is buffered. After the data for one cell is buffered, the data for one cell is read from the smoothing buffer 2 by a read signal, and the source clock reproduction buffer 3 is read by a write signal. Write to.
【0069】この時の平滑化バッファ2からソースクロ
ック再生バッファ3への転送速度は、ソースクロック2
3の周波数の上限値から算出される転送速度以上の速度
であり、例えば1.544Mb/s+100ppmであ
る。この転送時の受信セルデータ16a,16b,16
cの様子は、図4に示すように、ほぼ連続したデータ列
となる。The transfer speed from the smoothing buffer 2 to the source clock reproduction buffer 3 at this time is
The transfer rate is equal to or higher than the transfer rate calculated from the upper limit value of the frequency of 3, for example, 1.544 Mb / s + 100 ppm. Received cell data 16a, 16b, 16 at the time of this transfer
The state of c is a substantially continuous data string as shown in FIG.
【0070】ここで、図3と図4に示す受信セルデータ
16a,16b,16cは同じデータサイズであるが、
セルの長さが異なっているのは、それぞれの転送速度が
異なっているためである。Here, the received cell data 16a, 16b and 16c shown in FIGS. 3 and 4 have the same data size,
The reason why the cell lengths are different is that the transfer rates are different.
【0071】即ち、図3に示す受信セルデータは、AT
Mインタフェース系のクロック周波数の155.52M
b/s(19.44MHz×8ビット幅)で転送してい
るため瞬時に転送され、このためバースト状となるが、
図4に示す受信セルデータは約1.544Mb/s(約
193KHz×8ビット幅)で転送しているため、ほぼ
連続的に転送されることになる。That is, the received cell data shown in FIG.
155.52M of clock frequency of M interface system
b / s (19.44 MHz × 8 bit width), the data is transferred instantaneously, and thus becomes a burst.
Since the received cell data shown in FIG. 4 is transferred at about 1.544 Mb / s (about 193 KHz × 8 bits width), it is transferred almost continuously.
【0072】この場合、平滑化バッファ2の容量はネッ
トワークにおけるゆらぎを吸収できる大きさ以上となっ
ている。具体的には、ATM網25におけるゆらぎが±
1msであれば、平滑化バッファ2は、386バイト
(=1ms×1.544Mb/s×2/8ビット)程度
の容量が必要になる。In this case, the capacity of the smoothing buffer 2 is equal to or larger than the size capable of absorbing the fluctuation in the network. Specifically, the fluctuation in the ATM network 25 is ±
If it is 1 ms, the smoothing buffer 2 needs a capacity of about 386 bytes (= 1 ms × 1.544 Mb / s × 2/8 bits).
【0073】バッファ残量監視部6は、ソースクロック
再生バッファ3への書込み信号と読出し信号からバッフ
ァ残量を求め、バッファ残量値を制御電圧算出部7に通
知する。The buffer remaining amount monitoring unit 6 obtains the buffer remaining amount from the write signal and the read signal to the source clock reproducing buffer 3 and notifies the control voltage calculating unit 7 of the buffer remaining amount value.
【0074】制御電圧算出部7は、バッファ残量値が増
加傾向にある場合は、ソースクロック23よりもローカ
ルクロック24の方が周波数が低いと見なし、ローカル
クロック24の周波数を上げるための制御電圧を電圧制
御水晶発振器8へ出力する一方、バッファ残量が減少傾
向にある場合は、逆の制御を行う制御電圧を電圧制御水
晶発振器8へ出力する。When the remaining buffer value tends to increase, the control voltage calculating section 7 regards the local clock 24 as having a lower frequency than the source clock 23 and determines the control voltage for increasing the frequency of the local clock 24. Is output to the voltage-controlled crystal oscillator 8, while the control voltage for performing the reverse control is output to the voltage-controlled crystal oscillator 8 when the remaining amount of the buffer is decreasing.
【0075】電圧制御水晶発振器8は、制御電圧算出部
7からの制御電圧に応じて発振周波数を可変させ、ロー
カルクロック24としてバッファ制御部5へ出力する。
バッファ制御部5は、電圧制御水晶発振器8からのロー
カルクロック24を基に読出し信号をソースクロック再
生バッファ3へ出力することによってソースクロック再
生バッファ3からデータを読み出す。The voltage-controlled crystal oscillator 8 varies the oscillation frequency according to the control voltage from the control voltage calculator 7 and outputs it to the buffer controller 5 as a local clock 24.
The buffer controller 5 reads data from the source clock reproduction buffer 3 by outputting a read signal to the source clock reproduction buffer 3 based on the local clock 24 from the voltage controlled crystal oscillator 8.
【0076】以上のように、この実施の形態1によれ
ば、ソースクロック再生バッファ3の前段に平滑化バッ
ファ2を備え、ソースクロック再生バッファ3に受信セ
ルデータがほぼ連続して書き込まれるようにしたので、
ソースクロック再生バッファ3のバッファ残量が急に変
化することが無くなり、これによって受信セルデータの
バースト性に起因する再生ソースクロックの周波数変動
を最小限に抑えることができるという効果が得られる。As described above, according to the first embodiment, the smoothing buffer 2 is provided before the source clock reproducing buffer 3 so that the received cell data is written almost continuously to the source clock reproducing buffer 3. Because
The buffer remaining amount of the source clock reproduction buffer 3 does not suddenly change, thereby obtaining an effect that the fluctuation of the frequency of the reproduction source clock due to the burst property of the received cell data can be minimized.
【0077】実施の形態2.実施の形態2の構成が実施
の形態1と異なる点は、平滑化バッファ2からの読み出
し速度と、平滑化バッファ2の容量とが異なる点であ
る。Embodiment 2 The configuration of the second embodiment differs from that of the first embodiment in that the read speed from the smoothing buffer 2 and the capacity of the smoothing buffer 2 are different.
【0078】この場合の、平滑化バッファ2からの読み
出し速度とは、ソースクロック周波数の上限値から算出
される転送速度に加えて、ネットワークにおけるゆらぎ
により平滑化バッファ2がオーバフローしないための最
低限の転送速度を加えた転送速度以上の速度である。In this case, the reading speed from the smoothing buffer 2 is not only the transfer speed calculated from the upper limit value of the source clock frequency but also the minimum speed for preventing the smoothing buffer 2 from overflowing due to fluctuations in the network. The speed is higher than the transfer speed obtained by adding the transfer speed.
【0079】また、平滑化バッファ2の容量について説
明する。例えば、ATM網25のゆらぎが±1msであ
れば、実施の形態1で説明したように平滑化バッファ2
の容量が約386バイト必要になる。The capacity of the smoothing buffer 2 will be described. For example, if the fluctuation of the ATM network 25 is ± 1 ms, as described in the first embodiment, the smoothing buffer 2
Requires about 386 bytes.
【0080】しかし、受信セルデータが、ゆらぎにより
短い期間で一気に到着しても、平滑化バッファ2がオー
バフローしないだけの、より速い速度でバッファ2から
読み出せば、平滑化バッファ2の容量は386バイトよ
りも小さい値で済むことになる。この実施の形態2での
平滑化バッファ2の容量とは、そのような容量である。However, even if the received cell data arrives at once in a short period due to fluctuations, if the data is read out from the buffer 2 at a higher speed that does not cause the smoothing buffer 2 to overflow, the capacity of the smoothing buffer 2 becomes 386. This will require less than a byte. The capacity of the smoothing buffer 2 in the second embodiment is such a capacity.
【0081】次に動作について説明する。ATMレイヤ
処理部29からの受信セルデータ16が入力され、一旦
平滑化バッファ2に書き込まれる。このときの受信セル
データ16の様子は、図3に示すようにセル単位のバー
スト状になっている。Next, the operation will be described. The received cell data 16 from the ATM layer processing unit 29 is input and temporarily written into the smoothing buffer 2. At this time, the state of the received cell data 16 is in a burst form in cell units as shown in FIG.
【0082】バッファ制御部5は、ATMレイヤ処理部
29からの書込み信号を基に、平滑化バッファ2内に1
セル分のデータが1セル分バッファリングされたことを
認識すると、平滑化バッファ2からソースクロック再生
バッファ3に、ソースクロック周波数の上限値から算出
される転送速度に加えて、ネットワークにおけるゆらぎ
により平滑化バッファ2がオーバフローしないための最
低限の転送速度を加えた転送速度以上で転送する。この
転送時の受信セルデータ16の様子は、図4に示すよう
にほぼ連続したデータ列になっている。The buffer control unit 5 stores 1 in the smoothing buffer 2 based on the write signal from the ATM layer processing unit 29.
When recognizing that the data for one cell has been buffered for one cell, the smoothing buffer 2 sends the data to the source clock reproducing buffer 3 in addition to the transfer rate calculated from the upper limit value of the source clock frequency and the smoothing due to fluctuations in the network. The transfer is performed at a transfer rate equal to or higher than the minimum transfer rate to prevent the overflow of the buffer 2. The state of the received cell data 16 at the time of this transfer is a substantially continuous data string as shown in FIG.
【0083】以降、実施の形態1で説明したと同様の動
作によって、電圧制御水晶発振器8からのローカルクロ
ック24の周波数が制御され、バッファ制御部5がその
ローカルクロック24を基に読出し信号をソースクロッ
ク再生バッファ3へ出力することによってソースクロッ
ク再生バッファ3からデータを読み出す。Thereafter, by the same operation as described in the first embodiment, the frequency of local clock 24 from voltage controlled crystal oscillator 8 is controlled, and buffer control unit 5 supplies a read signal to the source based on local clock 24. Data is read from the source clock reproduction buffer 3 by outputting to the clock reproduction buffer 3.
【0084】以上のように、この実施の形態2によれ
ば、平滑化バッファ2からソースクロック再生バッファ
3へ受信セルデータを転送する際に、ソースクロック周
波数の上限値から算出される転送速度に加えて、ネット
ワークにおけるゆらぎにより平滑化バッファ2がオーバ
フローしないための最低限の転送速度を加えた転送速度
以上の速度で転送するようにしたので、平滑化バッファ
2の容量を実施の形態1よりも小さくできるという効果
が得られる。As described above, according to the second embodiment, when transferring the received cell data from the smoothing buffer 2 to the source clock reproducing buffer 3, the transfer speed calculated from the upper limit of the source clock frequency is In addition, since the transfer is performed at a transfer rate equal to or higher than the transfer rate obtained by adding the minimum transfer rate for preventing the smoothing buffer 2 from overflowing due to fluctuations in the network, the capacity of the smoothing buffer 2 is made smaller than in the first embodiment. The effect that the size can be reduced can be obtained.
【0085】また、発明の実施の形態1、2では、バッ
ファ制御部5は、ATMレイヤ処理部29からの書込み
信号を基に、平滑化バッファ2内に1セル分のデータが
バッファリングされたかどうかを監視し、1セル分バッ
ファリングされた後、平滑化バッファ2からソースクロ
ック再生バッファ3への転送を開始するとしたが、数バ
イトバッファリングされた時点で読出しを開始しても、
同様の効果が得られる。In the first and second embodiments of the present invention, buffer controller 5 determines whether one cell of data has been buffered in smoothing buffer 2 based on a write signal from ATM layer processor 29. It is determined whether the transfer from the smoothing buffer 2 to the source clock reproduction buffer 3 is started after the buffering for one cell is performed.
Similar effects can be obtained.
【0086】さらに、発明の実施の形態1、2では、各
処理部、各ブロック間におけるデータのインタフェース
幅を8ビットとし、バイト単位にインタフェースした
が、異なるインタフェース幅、異なる転送単位でも、同
様の効果が得られる。Further, in the first and second embodiments of the present invention, the data interface width between each processing unit and each block is set to 8 bits, and the interface is performed in units of bytes. The effect is obtained.
【0087】さらに、発明の実施の形態1、2では、ソ
ースクロック周波数を1.544MHz±100ppm
としたが、異なる周波数あるいは異なる変動幅でもよ
い。Further, in the first and second embodiments of the present invention, the source clock frequency is set to 1.544 MHz ± 100 ppm.
However, different frequencies or different fluctuation widths may be used.
【0088】さらに、発明の実施の形態1、2では、基
本的な転送単位をATMセルとしたが、ATMセル以外
のある単位のパケットであっても、同様の効果が得られ
る。Furthermore, in the first and second embodiments of the present invention, the basic transfer unit is an ATM cell. However, the same effect can be obtained with a packet of a certain unit other than the ATM cell.
【0089】さらに、発明の実施の形態1、2では、具
体例としてATM網における、電話PBXを用いたシス
テムを前提としたが、適応クロック法によりソースクロ
ック周波数を再生する必要のあるシステムであれば、そ
の他のシステムにおいても、同様の効果が得られる。Further, in the first and second embodiments of the present invention, a system using a telephone PBX in an ATM network is assumed as a specific example. However, any system that needs to reproduce the source clock frequency by the adaptive clock method is used. For example, similar effects can be obtained in other systems.
【0090】実施の形態3.図2はこの発明の実施の形
態3から6による通信装置の機能ブロック図である。図
において、13はソースクロック再生処理におけるバッ
ファ残量の観測間隔を任意に設定する観測間隔設定部
(第1設定手段)である。即ち、実施の形態3は、実施
の形態1または2で説明した図1に示す制御電圧算出部
7に、図2に示す観測間隔設定部13を設けて構成した
ものである。但し、観測間隔とは、ソースクロック再生
バッファ3のバッファ残量を観測するための時間間隔で
ある。Embodiment 3 FIG. 2 is a functional block diagram of a communication device according to the third to sixth embodiments of the present invention. In the figure, reference numeral 13 denotes an observation interval setting unit (first setting means) for arbitrarily setting the observation interval of the remaining buffer amount in the source clock recovery processing. That is, in the third embodiment, the control voltage calculation unit 7 shown in FIG. 1 described in the first or second embodiment is provided with the observation interval setting unit 13 shown in FIG. Here, the observation interval is a time interval for observing the remaining buffer amount of the source clock reproduction buffer 3.
【0091】次に動作について説明する。基本的な動作
については、実施の形態1または2と同一であるため、
以下に相違点のみを記述する。制御電圧算出部7では、
演算部10により、バッファ残量値から制御値が算出さ
れる。例えば、演算式は次のような式(1)となる。 制御値=(バッファ残量−中心値)+オフセット値 ・・・(1)Next, the operation will be described. Since the basic operation is the same as in the first or second embodiment,
Only the differences will be described below. In the control voltage calculation unit 7,
The control unit calculates a control value from the remaining buffer value. For example, the arithmetic expression is the following expression (1). Control value = (buffer remaining amount−center value) + offset value (1)
【0092】次に、D/Aコンバータ11により、デジ
タル値である制御値をアナログ値である制御電圧に変換
する。そして、この制御電圧に応じて電圧制御水晶発振
器8がローカルクロック24の周波数を上下させる。Next, the D / A converter 11 converts the digital control value into an analog control voltage. Then, the voltage controlled crystal oscillator 8 raises and lowers the frequency of the local clock 24 according to the control voltage.
【0093】観測間隔設定部13は、内部の図示せぬデ
ィップスイッチ等で設定された観測間隔をタイマ12に
出力する。タイマ12は、その観測間隔で規定された観
測間隔毎に演算部10へ演算指示を出力し、演算部10
は、その演算指示に応じて一定間隔毎に制御値を算出す
る。The observation interval setting section 13 outputs the observation interval set by an internal DIP switch (not shown) to the timer 12. The timer 12 outputs a calculation instruction to the calculation unit 10 at each observation interval defined by the observation interval,
Calculates a control value at regular intervals according to the calculation instruction.
【0094】以上のように、この実施の形態3によれ
ば、観測間隔設定部13で観測間隔を任意に設定できる
ようにしたので、従来のように、観測間隔が固定されて
いるため、観測間隔と受信セルデータのゆらぎになんら
かの相関関係がある場合、再生されたソースクロックの
周波数が変動しやすいなどといったことが無くなる効果
が得られる。As described above, according to the third embodiment, since the observation interval can be arbitrarily set by the observation interval setting unit 13, the observation interval is fixed as in the conventional case. When there is some correlation between the interval and the fluctuation of the received cell data, an effect is obtained that the frequency of the reproduced source clock does not easily fluctuate.
【0095】実施の形態4.図2において、14はソー
スクロック再生処理における、バッファ残量からソース
クロック周波数を算出する際の変換係数を変更するも
の、言い換えると、バッファ残量値をどの程度周波数に
反映させるかを示す係数を任意に設定できる変換係数設
定部(第2設定手段)である。Embodiment 4 In FIG. 2, reference numeral 14 denotes a coefficient for changing a conversion coefficient used for calculating a source clock frequency from the remaining buffer in the source clock reproducing process, in other words, a coefficient indicating how much the remaining buffer value is reflected in the frequency. A conversion coefficient setting unit (second setting unit) that can be arbitrarily set.
【0096】即ち、実施の形態4は、実施の形態1また
は2で説明した図1に示す制御電圧算出部7に、図2に
示す変換係数設定部14を設けて構成したものである。
但し、変換係数とは、バッファ残量から電圧制御水晶発
振器8の制御電圧を演算する際の感度に相当する係数で
ある。That is, in the fourth embodiment, the control voltage calculation section 7 shown in FIG. 1 described in the first or second embodiment is provided with the conversion coefficient setting section 14 shown in FIG.
However, the conversion coefficient is a coefficient corresponding to the sensitivity when calculating the control voltage of the voltage controlled crystal oscillator 8 from the remaining buffer.
【0097】次に動作について説明する。基本的な動作
については、実施の形態1または2と同一であるため、
以下に相違点のみを記述する。制御電圧算出部7では、
演算部10により、バッファ残量値から制御値が算出さ
れる。ここで演算式は以下のような式(2)となる。 制御値=変換係数×(バッファ残量−中心値)+オフセット値 ・・・(2)Next, the operation will be described. Since the basic operation is the same as in the first or second embodiment,
Only the differences will be described below. In the control voltage calculation unit 7,
The control unit calculates a control value from the remaining buffer value. Here, the arithmetic expression is the following expression (2). Control value = conversion coefficient × (buffer remaining amount−center value) + offset value (2)
【0098】変換係数設定部14は、内部の図示せぬデ
ィップスイッチ等で設定された変換係数を、演算部10
に出力する。演算部10は変換係数により、上記演算を
行う。変換係数を大きくすればソースクロック周波数再
生の際の収束時間を早くすることができる。しかし、逆
にATM網25のゆらぎの影響を受けやすくなる。The conversion coefficient setting section 14 calculates a conversion coefficient set by an internal DIP switch (not shown) or the like.
Output to The calculation unit 10 performs the above calculation using the conversion coefficient. Increasing the conversion coefficient can shorten the convergence time when reproducing the source clock frequency. However, on the contrary, it becomes more susceptible to the fluctuation of the ATM network 25.
【0099】一般的には、このように収束時間とゆらぎ
耐性は反比例の関係にあるが、収束時間とゆらぎ耐性の
関係を把握し、双方がほぼ適正となるように変換係数を
設定することが可能である。また、ゆらぎが殆ど無いA
TM網では、変換係数の設定で収束時間を早めることが
できる。In general, the convergence time and the fluctuation tolerance have an inversely proportional relationship as described above. However, it is necessary to grasp the relationship between the convergence time and the fluctuation tolerance and to set the conversion coefficient so that both are almost appropriate. It is possible. A with almost no fluctuation
In the TM network, the convergence time can be shortened by setting the conversion coefficient.
【0100】以上のように、この実施の形態4によれ
ば、変換係数設定部14によって変換係数を任意に設定
できるようにしたので、従来のように、その比率が固定
であるため、収束時間が長くなったり、逆に受信セルデ
ータのゆらぎにより、再生されたソースクロック周波数
が変動しやすいなどといったことが無くなる効果が得ら
れる。As described above, according to the fourth embodiment, since the conversion coefficient can be arbitrarily set by the conversion coefficient setting unit 14, the convergence time is fixed because the ratio is fixed as in the prior art. And the reproduced source clock frequency is not likely to fluctuate due to fluctuations in the received cell data.
【0101】実施の形態5.実施の形態5は、実施の形
態1または2で説明した受信CLAD27の演算部10
において、バッファ残量値の平均値からソースクロック
周波数を算出するように構成したものである。但し、本
実施の形態5における平均母数は固定である。Embodiment 5 FIG. In the fifth embodiment, the operation unit 10 of the reception CLAD 27 described in the first or second embodiment is described.
, The source clock frequency is calculated from the average value of the remaining buffer value. However, the average population in Embodiment 5 is fixed.
【0102】次に動作について説明する。基本的な動作
については、発明の実施の形態1または2と同一である
ため、以下に相違点のみを記述する。制御電圧算出部7
では、演算部10により、バッファ残量値から制御値が
算出される。例えば、演算式は以下のような式(3)と
なる。 制御値=(バッファ残量の平均値−中心値)+オフセット値 ・・・(3) ここで、バッファ残量の平均値とは、観測間隔毎にサン
プルしたバッファ残量の平均(算術平均)である。Next, the operation will be described. Since the basic operation is the same as that of the first or second embodiment of the invention, only the differences will be described below. Control voltage calculator 7
Then, the control value is calculated from the remaining buffer value by the arithmetic unit 10. For example, the arithmetic expression is the following expression (3). Control value = (average value of remaining buffer capacity−center value) + offset value (3) Here, the average value of remaining buffer capacity is the average of the remaining buffer capacity sampled at each observation interval (arithmetic average). It is.
【0103】以上のように、この実施の形態5によれ
ば、バッファ残量の平均値から制御値を求めるようにし
たので、受信セルデータのゆらぎの影響を少なくして、
より正確にソースクロック周波数を再生することができ
るという効果が得られる。As described above, according to the fifth embodiment, since the control value is obtained from the average value of the remaining buffer, the influence of the fluctuation of the received cell data is reduced.
An effect is obtained that the source clock frequency can be reproduced more accurately.
【0104】実施の形態6.図2において、15はソー
スクロック再生処理におけるバッファ残量値の平均値か
らソースクロック周波数を算出する際の、平均値を得る
ための平均母数を任意に設定する平均母数設定部(第3
設定手段)である。但し、平均母数とは算術平均を取る
ためのサンプル数(観測値の総数)である。即ち、実施
の形態6は、実施の形態5で説明した制御電圧算出部7
に、平均母数設定部15を設けて構成したものである。Embodiment 6 FIG. In FIG. 2, reference numeral 15 denotes an average parameter setting unit (third parameter) for arbitrarily setting an average parameter for obtaining the average value when calculating the source clock frequency from the average value of the remaining buffer value in the source clock reproduction process.
Setting means). However, the average parameter is the number of samples (total number of observed values) for taking the arithmetic mean. That is, the sixth embodiment is different from the control voltage calculator 7 described in the fifth embodiment.
And an average parameter setting unit 15.
【0105】次に動作について説明する。基本的な動作
については、発明の実施の形態5と同一であるため、以
下に相違点のみを記述する。制御電圧算出部7では、演
算部10により、バッファ残量値から制御値が算出され
る。例えば、演算式は前述した式(3)となる。乎均母
数設定部15は、内部の図示せぬディップスイッチ等で
設定された平均母数を演算部10に出力し、演算部10
は、その平均母数により、上記演算を行う。Next, the operation will be described. Since the basic operation is the same as that of the fifth embodiment, only the differences will be described below. In the control voltage calculator 7, the calculator 10 calculates a control value from the remaining buffer value. For example, the arithmetic expression is the above-described expression (3). The substantially uniform parameter setting unit 15 outputs the average parameter set by an internal dip switch or the like (not shown) to the arithmetic unit 10 and outputs the average parameter to the arithmetic unit 10.
Performs the above calculation using the average parameter.
【0106】以上のように、この実施の形態6によれ
ば、平均母数を任意に設定した後、バッファ残量の平均
値から制御値を求めるようにしたので、実施の形態5の
構成よりもより適正に、受信セルデータのゆらぎの影響
を少なくして、より正確にソースクロック周波数を再生
することができるという効果が得られる。As described above, according to the sixth embodiment, after arbitrarily setting the average parameter, the control value is obtained from the average value of the remaining buffer capacity. In addition, it is possible to obtain the effect that the influence of the fluctuation of the received cell data can be reduced more appropriately and the source clock frequency can be reproduced more accurately.
【0107】また、発明の実施の形態3、4、5および
6による通信装置では、バッファ残量観測間隔や変換係
数、平均値を得るための平均母数を変更できるような構
成としたため、適用システムに最適なソースクロック周
波数の再生を行うことができるという効果があるが、こ
れは具体的には、以下のことを意味する。In the communication apparatus according to the third, fourth, fifth and sixth embodiments of the present invention, the buffer remaining amount observation interval, the conversion coefficient, and the average parameter for obtaining the average value can be changed. Although there is an effect that the source clock frequency optimal for the system can be reproduced, this specifically means the following.
【0108】適用システムによって、ATM網のゆらぎ
や送信されるデータの情報量が異なるが、最も望ましい
ソースクロック周波数再生とは、収東時間が早く、かつ
網のゆらぎによる再生クロックの変動が少ないことであ
る。これを、適用システムに応じて前記したパラメータ
を変更することにより容易に行うことができる。Although the fluctuation of the ATM network and the amount of information of data to be transmitted differ depending on the applied system, the most desirable reproduction of the source clock frequency is that the recovery time is short and the fluctuation of the reproduction clock due to the fluctuation of the network is small. It is. This can be easily performed by changing the above-described parameters according to the application system.
【0109】なお、実施の形態3、4および6では、観
測間隔、変換係数、平均母数の設定を、ディップスイッ
チ設定としたが、装置管理部31から制御バス経由で設
定してもよい。In the third, fourth and sixth embodiments, the setting of the observation interval, the conversion coefficient, and the average parameter is set as the dip switch. However, the setting may be performed from the device management unit 31 via the control bus.
【0110】発明の実施の形態3、4および6おける、
観測間隔、変換係数、平均母数の設定は、適用システム
に応じた初期設定でもよいし、状況に応じて運用中に設
定を変更してもよい。In the third, fourth and sixth embodiments of the present invention,
The setting of the observation interval, the conversion coefficient, and the average parameter may be an initial setting according to the applied system, or may be changed during operation according to the situation.
【0111】実施の形態5、6では、平均として算術平
均を用いたが、その他の平均(幾何平均、調和平均)や
メディアン、モード、ミッドレンジでも同様の効果が得
られる。In the fifth and sixth embodiments, the arithmetic mean is used as the average. However, similar effects can be obtained with other averages (geometric mean, harmonic mean), median, mode, and midrange.
【0112】実施の形態5、6では、バッファ残量値を
平均したが、バッファ残量を基に演算した結果を平均し
ても、同様の効果が得られる。In the fifth and sixth embodiments, the remaining buffer value is averaged. However, the same effect can be obtained by averaging the result calculated based on the remaining buffer amount.
【0113】[0113]
【発明の効果】以上のように、請求項1記載の発明によ
れば、通信網からソースクロックを基準として一定速度
で送られてきた受信データを保持する第1バッファ手段
と、前記第1バッファ手段から前記ソースクロックを基
準として一定速度で送られてきた受信データを保持する
第2バッファ手段と、前記第2バッファ手段のバッファ
残量を一定間隔で検出し、この検出バッファ残量に応じ
て前記ソースクロックを再生する再生手段とを備えるよ
うに構成したので、第2バッファ手段にデータがバース
ト的に入力されなくなるのでバッファ残量が急に変化す
ることが無くなり、これによって受信データのバースト
性に起因する再生ソースクロックの周波数変動を最小限
に抑えることができる効果がある。As described above, according to the first aspect of the present invention, the first buffer means for holding the reception data transmitted at a constant speed from the communication network with reference to the source clock, and the first buffer means A second buffer for holding received data transmitted at a constant speed from the source clock with reference to the source clock, and a buffer remaining amount of the second buffer is detected at regular intervals. Since the apparatus is provided with a reproducing means for reproducing the source clock, data is not input to the second buffer means in a burst manner, so that the remaining amount of the buffer does not change suddenly. This has the effect of minimizing the frequency fluctuation of the reproduction source clock due to the above.
【0114】請求項2記載の発明によれば、第1バッフ
ァ手段を、通信網におけるゆらぎを吸収できる容量とし
て構成したので、通信網のゆらぎを吸収することがで
き、ゆらぎによるバッファ残量の変化をなくすことがで
き、これによって再生ソースクロックの周波数変動を少
なくすることができる効果がある。According to the second aspect of the present invention, since the first buffer means is configured as a capacity capable of absorbing fluctuations in the communication network, fluctuations in the communication network can be absorbed, and a change in the remaining buffer due to the fluctuations can be achieved. , And this has the effect of reducing fluctuations in the frequency of the reproduction source clock.
【0115】請求項3記載の発明によれば、第1バッフ
ァ手段から第2バッファ手段への転送速度を、ソースク
ロック周波数の上限値以上の速度とするように構成した
ので、第1バッファ手段でバッファのオーバフローが発
生することなく、バースト的に入力されたデータが平滑
化されるため、バッファ残量が急に変化することが無く
なり、これによって受信データのバースト性に起因する
再生ソースクロックの周波数変動を最小限に抑えること
ができる効果がある。According to the third aspect of the present invention, the transfer speed from the first buffer means to the second buffer means is set to be higher than or equal to the upper limit of the source clock frequency. Since data input in a burst manner is smoothed without overflow of the buffer, the buffer remaining amount does not suddenly change, thereby reducing the frequency of the reproduced source clock due to the burstiness of the received data. There is an effect that the fluctuation can be minimized.
【0116】請求項4記載の発明によれば、第1バッフ
ァ手段から第2バッファ手段への転送速度を、ソースク
ロック周波数の上限値以上の速度で、且つ通信網のゆら
ぎにより第1バッファ手段がオーバフローしない速度と
するように構成したので、第1バッファ手段の容量を小
さくできる効果がある。According to the fourth aspect of the present invention, the transfer rate from the first buffer means to the second buffer means is set to a value not lower than the upper limit value of the source clock frequency, and the first buffer means is controlled by the fluctuation of the communication network. Since the speed is set so as not to overflow, the capacity of the first buffer means can be reduced.
【0117】請求項5記載の発明によれば、ソースクロ
ック再生手段に、バッファ残量の検出間隔を任意に設定
する第1設定手段を備えるように構成したので、検出間
隔と受信セルデータのゆらぎになんらかの相関関係があ
る場合、検出間隔を変更することによって再生されたソ
ースクロックの周波数が変動することが無くなる効果が
ある。According to the fifth aspect of the present invention, since the source clock reproducing means is provided with the first setting means for arbitrarily setting the detection interval of the buffer remaining amount, the fluctuation of the detection interval and the received cell data is provided. When there is some correlation, there is an effect that the frequency of the reproduced source clock does not fluctuate by changing the detection interval.
【0118】請求項6記載の発明によれば、ソースクロ
ック再生手段に、バッファ残量からソースクロック周波
数を算出する変換係数を任意に設定する第2設定手段を
備えるように構成したので、従来のように、変換係数が
固定であるため、収束時間が長くなったり、逆に受信セ
ルデータのゆらぎにより、再生されたソースクロック周
波数が変動することが無くなる効果がある。According to the sixth aspect of the present invention, the source clock reproducing means is provided with the second setting means for arbitrarily setting a conversion coefficient for calculating the source clock frequency from the remaining amount of the buffer. As described above, since the conversion coefficient is fixed, there is an effect that the convergence time becomes longer, and conversely, the reproduced source clock frequency does not fluctuate due to the fluctuation of the received cell data.
【0119】請求項7記載の発明によれば、ソースクロ
ック再生手段が、バッファ残量の平均値からソースクロ
ック周波数を算出するように構成したので、受信セルデ
ータのゆらぎの影響を少なくして、より正確にソースク
ロック周波数を再生することができる効果がある。According to the seventh aspect of the present invention, since the source clock reproducing means is configured to calculate the source clock frequency from the average value of the remaining buffer capacity, the influence of the fluctuation of the received cell data is reduced. There is an effect that the source clock frequency can be reproduced more accurately.
【0120】請求項8記載の発明によれば、バッファ残
量の平均値を求めるための平均母数を任意に設定する第
3設定手段を備えるように構成したので、より適正に受
信セルデータのゆらぎの影響を少なくして、より正確に
ソースクロック周波数を再生することができる効果があ
る。According to the eighth aspect of the present invention, since the third setting means for arbitrarily setting the average parameter for obtaining the average value of the remaining buffer capacity is provided, the reception cell data can be more appropriately determined. There is an effect that the influence of the fluctuation is reduced and the source clock frequency can be reproduced more accurately.
【図1】 この発明の実施の形態1及び2による通信装
置のAAL処理部を主体的に示す機能ブロック図であ
る。FIG. 1 is a functional block diagram mainly showing an AAL processing unit of a communication device according to Embodiments 1 and 2 of the present invention.
【図2】 この発明の実施の形態3、4、5及び6によ
る図1に示す制御電圧算出部の機能ブロック図である。FIG. 2 is a functional block diagram of a control voltage calculator shown in FIG. 1 according to Embodiments 3, 4, 5, and 6 of the present invention.
【図3】 この発明および従来によるATMレイヤ処理
部からAAL処理部への受信セルデータの転送状態を示
す図である。FIG. 3 is a diagram showing a transfer state of received cell data from an ATM layer processing unit to an AAL processing unit according to the present invention and a conventional one.
【図4】 この発明の実施の形態1、2による平滑化バ
ッファからソースクロック再生バッファへの受信セルデ
ータの転送状態を示す図である。FIG. 4 is a diagram showing a transfer state of received cell data from a smoothing buffer to a source clock reproduction buffer according to the first and second embodiments of the present invention.
【図5】 STM網における電話サービスを実現するシ
ステム構成図である。FIG. 5 is a system configuration diagram for realizing a telephone service in an STM network.
【図6】 ATM網における電話サービスを実現するシ
ステム構成図である。FIG. 6 is a system configuration diagram for realizing a telephone service in an ATM network.
【図7】 適応クロック法の動作イメージを示す図であ
る。FIG. 7 is a diagram showing an operation image of the adaptive clock method.
【図8】 図6に示す受信CLADの機能ブロック図で
ある。8 is a functional block diagram of the reception CLAD shown in FIG.
【図9】 図8に示すAAL処理部の機能ブロック図で
ある。9 is a functional block diagram of the AAL processing unit shown in FIG.
【図10】 図9に示す制御電圧算出部の機能ブロック
図である。10 is a functional block diagram of a control voltage calculator shown in FIG.
2 平滑化バッファ(第1バッファ手段)、3 ソース
クロック再生バッファ(第2バッファ手段)、4 ソー
スクロック再生部(再生手段)、13 観測間隔設定部
(第1設定手段)、14 変換係数設定部(第2設定手
段)、15 平均母数設定部(第3設定手段)、17
送信側装置群(送信手段)、25 ATM網(通信
網)。2 Smoothing buffer (first buffer means), 3 source clock reproduction buffer (second buffer means), 4 source clock reproduction section (reproduction means), 13 observation interval setting section (first setting means), 14 conversion coefficient setting section (Second setting means), 15 average parameter setting section (third setting means), 17
Transmission side device group (transmission means), 25 ATM network (communication network).
Claims (8)
定速度で通信網へ送信する送信手段と、前記通信網から
ソースクロックを基準として一定速度で送られてきた受
信データを保持する第1バッファ手段と、前記第1バッ
ファ手段から前記ソースクロックを基準として一定速度
で送られてきた受信データを保持する第2バッファ手段
と、前記第2バッファ手段のバッファ残量を一定間隔で
検出し、この検出バッファ残量に応じて前記ソースクロ
ックを再生する再生手段とを備えた通信装置。1. A transmitting means for transmitting data to a communication network at a constant speed based on a source clock, and a first buffer means for holding received data sent from the communication network at a constant speed based on a source clock. A second buffer for holding received data sent from the first buffer at a constant speed based on the source clock, and a buffer remaining in the second buffer which is detected at regular intervals. A communication device comprising: a reproducing unit that reproduces the source clock according to a remaining amount.
らぎを吸収できる容量としたことを特徴とする請求項1
記載の通信装置。2. The first buffer means has a capacity capable of absorbing fluctuations in a communication network.
The communication device as described.
への転送速度が、ソースクロック周波数の上限値以上の
速度であることを特徴とする請求項1または請求項2記
載の通信装置。3. The communication device according to claim 1, wherein a transfer speed from the first buffer means to the second buffer means is equal to or higher than an upper limit value of the source clock frequency.
への転送速度が、ソースクロック周波数の上限値以上の
速度で、且つ通信網のゆらぎにより前記第1バッファ手
段がオーバフローしない速度であることを特徴とする請
求項1または請求項2記載の通信装置。4. A transfer rate from the first buffer means to the second buffer means is a speed equal to or higher than an upper limit value of a source clock frequency and a speed at which the first buffer means does not overflow due to fluctuation of a communication network. The communication device according to claim 1 or claim 2, wherein
量の検出間隔を任意に設定する第1設定手段を備えたこ
とを特徴とする請求項1から請求項4のうちのいずれか
1項記載の通信装置。5. The apparatus according to claim 1, wherein the source clock reproducing means includes a first setting means for arbitrarily setting an interval for detecting a remaining buffer amount. Communication device.
量からソースクロック周波数を算出する変換係数を任意
に設定する第2設定手段を備えたことを特徴とする請求
項1から請求項4のうちのいずれか1項記載の通信装
置。6. The apparatus according to claim 1, wherein said source clock reproducing means further comprises a second setting means for arbitrarily setting a conversion coefficient for calculating a source clock frequency from the remaining buffer capacity. The communication device according to claim 1.
量の平均値からソースクロック周波数を算出することを
特徴とする請求項1から請求項4のうちのいずれか1項
記載の通信装置。7. The communication apparatus according to claim 1, wherein the source clock reproducing means calculates the source clock frequency from an average value of the remaining buffer.
均母数を任意に設定する第3設定手段を備えたことを特
徴とする請求項7記載の通信装置。8. The communication apparatus according to claim 7, further comprising third setting means for arbitrarily setting an average parameter for obtaining an average value of the buffer remaining amount.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06985397A JP3516829B2 (en) | 1997-03-24 | 1997-03-24 | Communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06985397A JP3516829B2 (en) | 1997-03-24 | 1997-03-24 | Communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10271115A true JPH10271115A (en) | 1998-10-09 |
JP3516829B2 JP3516829B2 (en) | 2004-04-05 |
Family
ID=13414797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06985397A Expired - Fee Related JP3516829B2 (en) | 1997-03-24 | 1997-03-24 | Communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3516829B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000253014A (en) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | Data receiver, source clock regenerating method used for it, and recording medium recording program to allow computer to execute the method and read by the computer |
JP2002198939A (en) * | 2000-10-10 | 2002-07-12 | Matsushita Electric Ind Co Ltd | Digital av signal processing equipment |
JP2004274766A (en) * | 2003-03-07 | 2004-09-30 | Zarlink Semiconductor Ltd | Clock synchronization on packet network |
JP2005292375A (en) * | 2004-03-31 | 2005-10-20 | Yamaha Corp | Audio-reproducing device and clock-frequency control method |
KR100691419B1 (en) * | 2001-02-09 | 2007-03-09 | 삼성전자주식회사 | Wireless communication apparatus, the method thereof and wireless communication system employing the same |
JP2008053797A (en) * | 2006-08-22 | 2008-03-06 | Nippon Telegr & Teleph Corp <Ntt> | Clock regenerating method and device |
JP2013062687A (en) * | 2011-09-13 | 2013-04-04 | Hitachi Ltd | Data multiplex transmission system, multiplex transmission signal receiver, multiplex transmission signal reception module, and multiplex transmission signal transmitter |
-
1997
- 1997-03-24 JP JP06985397A patent/JP3516829B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000253014A (en) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | Data receiver, source clock regenerating method used for it, and recording medium recording program to allow computer to execute the method and read by the computer |
US6675314B1 (en) | 1999-03-01 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Data receiving apparatus, a method of regenerating a source clock to be used for this, and a computer product |
JP2002198939A (en) * | 2000-10-10 | 2002-07-12 | Matsushita Electric Ind Co Ltd | Digital av signal processing equipment |
KR100691419B1 (en) * | 2001-02-09 | 2007-03-09 | 삼성전자주식회사 | Wireless communication apparatus, the method thereof and wireless communication system employing the same |
JP2004274766A (en) * | 2003-03-07 | 2004-09-30 | Zarlink Semiconductor Ltd | Clock synchronization on packet network |
US7817673B2 (en) | 2003-03-07 | 2010-10-19 | Zarlink Semiconductor Limited | Clock synchronisation over a packet network |
JP2005292375A (en) * | 2004-03-31 | 2005-10-20 | Yamaha Corp | Audio-reproducing device and clock-frequency control method |
JP4507672B2 (en) * | 2004-03-31 | 2010-07-21 | ヤマハ株式会社 | Audio playback apparatus and clock frequency control method |
JP2008053797A (en) * | 2006-08-22 | 2008-03-06 | Nippon Telegr & Teleph Corp <Ntt> | Clock regenerating method and device |
JP2013062687A (en) * | 2011-09-13 | 2013-04-04 | Hitachi Ltd | Data multiplex transmission system, multiplex transmission signal receiver, multiplex transmission signal reception module, and multiplex transmission signal transmitter |
Also Published As
Publication number | Publication date |
---|---|
JP3516829B2 (en) | 2004-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2965558B2 (en) | Asynchronous transmission mode (ATM) network-connected video telephone terminal device that can be linked with an integrated information communication network (ISDN) | |
US6400683B1 (en) | Adaptive clock recovery in asynchronous transfer mode networks | |
US5007070A (en) | Service clock recovery circuit | |
EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
JP3342500B2 (en) | Multiservice circuits for telecommunications | |
US6675314B1 (en) | Data receiving apparatus, a method of regenerating a source clock to be used for this, and a computer product | |
US6738916B1 (en) | Network clock emulation in a multiple channel environment | |
EP0876017A1 (en) | Digital clock recovery | |
US5675574A (en) | System and method for controlling interface between PBX and ATM multiplexing transmitter | |
JP3516829B2 (en) | Communication device | |
JPH07212372A (en) | Timing recovery device | |
KR0153950B1 (en) | Apparatus for recovering adaptive clock supporting multi-bit transmission rate | |
Chao et al. | Asynchronous transfer mode packet video transmission system | |
KR20000015191A (en) | Synchronous transport module interface apparatus for controlling bidirectional usage parameter in adsl digital subscriber line access multiplexer | |
JP2000354025A (en) | Control slip for transmission of synchronous data stream via asynchronous communication network | |
JP3163998B2 (en) | Communications system | |
KR100378587B1 (en) | Apparatus for converting time division multiplex signal to atm cell and vice versa | |
MURAKAMI et al. | Considerations on ATM network performance planning | |
KR100205791B1 (en) | Interworking control apparatus and method using data buffering | |
KR100234130B1 (en) | The t1 interface apparatus and method for t1 subscriber | |
KR0129610B1 (en) | Apparatus for transmitting and receiving atm cell date with speed | |
JP3101861B2 (en) | Common additional delay controller | |
JPH0927808A (en) | Cell assembler and disassembler | |
JP3253470B2 (en) | High Efficiency Cell Multiplexing Scheme by Controlling Dynamic PVC in Asynchronous Communication Network | |
KR970008679B1 (en) | Method for determining and adding pad variable in broadband communication type5 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |