JPH10270671A - 半導体チップ、光受信モジュールおよび光受信モジュールの製造方法 - Google Patents
半導体チップ、光受信モジュールおよび光受信モジュールの製造方法Info
- Publication number
- JPH10270671A JPH10270671A JP9068316A JP6831697A JPH10270671A JP H10270671 A JPH10270671 A JP H10270671A JP 9068316 A JP9068316 A JP 9068316A JP 6831697 A JP6831697 A JP 6831697A JP H10270671 A JPH10270671 A JP H10270671A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- inspection
- signal
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000007689 inspection Methods 0.000 claims abstract description 83
- 230000003321 amplification Effects 0.000 claims abstract description 44
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 44
- 230000002950 deficient Effects 0.000 claims abstract description 12
- 230000003287 optical effect Effects 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000008054 signal transmission Effects 0.000 claims description 13
- 238000012360 testing method Methods 0.000 claims description 5
- 238000009966 trimming Methods 0.000 claims description 4
- 239000002699 waste material Substances 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 2
- 239000013307 optical fiber Substances 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48092—Helix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 光受信モジュールの製造の途中で増幅用半導
体素子の特性を検査し、これが不良の場合にこれと接続
すべき外部受光素子や、その接続に使用する信号線が無
駄にならないようにした光受信モジュールやその製造方
法を得ること。 【解決手段】 光受信モジュールのパッケージ１０１内
には、増幅回路１０６とこれを検査するための検査用受
光素子１０７を形成した半導体チップ１０５と、本来の
受光素子としての外部受光素子１０４が配置されてい
る。まず、検査用受光素子１０７に光を当ててＡｌ配線
１１２で接続した増幅回路１０６の出力を調べ、正常で
ある場合にはＡｌ配線１１２を切断して外部受光素子１
０４と増幅回路１０６をこの後、接続ワイヤ１１１で接
続して光受信モジュールとする。増幅回路１０６が不良
のときには、製造工程を途中で中止できるので部品の無
駄を省くことができる。
体素子の特性を検査し、これが不良の場合にこれと接続
すべき外部受光素子や、その接続に使用する信号線が無
駄にならないようにした光受信モジュールやその製造方
法を得ること。 【解決手段】 光受信モジュールのパッケージ１０１内
には、増幅回路１０６とこれを検査するための検査用受
光素子１０７を形成した半導体チップ１０５と、本来の
受光素子としての外部受光素子１０４が配置されてい
る。まず、検査用受光素子１０７に光を当ててＡｌ配線
１１２で接続した増幅回路１０６の出力を調べ、正常で
ある場合にはＡｌ配線１１２を切断して外部受光素子１
０４と増幅回路１０６をこの後、接続ワイヤ１１１で接
続して光受信モジュールとする。増幅回路１０６が不良
のときには、製造工程を途中で中止できるので部品の無
駄を省くことができる。
Description
【０００１】
【発明の属する技術分野】本発明は増幅用半導体素子を
配置した半導体チップおよびこの半導体チップの増幅用
半導体素子とこの半導体チップ外の受光素子とを信号線
で接続した光受信モジュールならびに光受信モジュール
の製造方法に係わり、特に光伝送用に好適な半導体チッ
プおよび光受信モジュールならびにこのような光受信モ
ジュールの製造方法に関する。
配置した半導体チップおよびこの半導体チップの増幅用
半導体素子とこの半導体チップ外の受光素子とを信号線
で接続した光受信モジュールならびに光受信モジュール
の製造方法に係わり、特に光伝送用に好適な半導体チッ
プおよび光受信モジュールならびにこのような光受信モ
ジュールの製造方法に関する。
【０００２】
【従来の技術】光伝送装置等の装置に使用される光受信
器では、光信号を受信するための受光素子と受光素子の
出力する信号を増幅処理するＬＳＩ(Large Scale Integ
ration) からなる増幅用半導体素子とを同一のパッケー
ジ内に組み込んで光受信モジュールにすることで受信特
性の向上を図っていることが多い。このような光モジュ
ールでは、モジュールの組み立て時に増幅用半導体素子
のＡＣ特性を確認することで不良の光受信モジュールを
除外するようになっている。
器では、光信号を受信するための受光素子と受光素子の
出力する信号を増幅処理するＬＳＩ(Large Scale Integ
ration) からなる増幅用半導体素子とを同一のパッケー
ジ内に組み込んで光受信モジュールにすることで受信特
性の向上を図っていることが多い。このような光モジュ
ールでは、モジュールの組み立て時に増幅用半導体素子
のＡＣ特性を確認することで不良の光受信モジュールを
除外するようになっている。
【０００３】図５は、特開平６−２７５８５５号公報に
開示された光受信モジュールを表わしたものである。こ
の光受信モジュールで、熱膨張係数の小さな金属材より
なる円板状のステム１１の中央上面には、導体層が多層
のセラミックスからなるほぼ円板状の基板１２が接着さ
れている。基板１２を封止したキャップ１３の中心から
外れた位置にはレンズからなる光学系１４が組み込まれ
ている。キャップ１３の頭部には、光ファイバ１５の端
末を装着したフェルール１６の外套１６Ａが固着されて
いる。キャップ１３の内部における基板１２上には、受
光素子１７、半導体チップ１８およびチップ部品１９が
配置されている。ここで、受光素子１７は、光ファイバ
１５を経て光学系１４から送られてくる光を受光するよ
うに基板１２の周辺に実装されている。半導体チップ１
８は、受光素子１７の出力を増幅するもので、基板１２
のほぼ中央に配置されている。チップ部品１９は、基板
１２の周辺部に配置されている。
開示された光受信モジュールを表わしたものである。こ
の光受信モジュールで、熱膨張係数の小さな金属材より
なる円板状のステム１１の中央上面には、導体層が多層
のセラミックスからなるほぼ円板状の基板１２が接着さ
れている。基板１２を封止したキャップ１３の中心から
外れた位置にはレンズからなる光学系１４が組み込まれ
ている。キャップ１３の頭部には、光ファイバ１５の端
末を装着したフェルール１６の外套１６Ａが固着されて
いる。キャップ１３の内部における基板１２上には、受
光素子１７、半導体チップ１８およびチップ部品１９が
配置されている。ここで、受光素子１７は、光ファイバ
１５を経て光学系１４から送られてくる光を受光するよ
うに基板１２の周辺に実装されている。半導体チップ１
８は、受光素子１７の出力を増幅するもので、基板１２
のほぼ中央に配置されている。チップ部品１９は、基板
１２の周辺部に配置されている。
【０００４】図６は、この光受信モジュールの基板上の
部品配置を表わしたものである。ステム１１上の基板１
２には、前記した受光素子１７、半導体チップ１８およ
びチップ部品１９が配置されている。これらはグランド
パターン２１によって接続されると共に、直接に、ある
いは接続ワイヤ２２によって回路パターン２３に接続さ
れている。
部品配置を表わしたものである。ステム１１上の基板１
２には、前記した受光素子１７、半導体チップ１８およ
びチップ部品１９が配置されている。これらはグランド
パターン２１によって接続されると共に、直接に、ある
いは接続ワイヤ２２によって回路パターン２３に接続さ
れている。
【０００５】この図５または図６に示した光受信モジュ
ールでは、受光素子１７が半導体チップ１８とは別に用
意されている。これは、同一のシリコン基板に増幅用半
導体素子と受光素子をいっしょに作製して光伝送用の光
受信モジュールを構成すると、光伝送に用いられる１．
３μｍ帯や１．５μｍ帯の光−電気変換効率が非常に悪
くなるからである。すなわち、シリコン基板に作製され
た受光素子の吸収波長と、光伝送に使用される波長とが
一致しないので、受光素子１７のみを別の基板上に作製
することにしている。
ールでは、受光素子１７が半導体チップ１８とは別に用
意されている。これは、同一のシリコン基板に増幅用半
導体素子と受光素子をいっしょに作製して光伝送用の光
受信モジュールを構成すると、光伝送に用いられる１．
３μｍ帯や１．５μｍ帯の光−電気変換効率が非常に悪
くなるからである。すなわち、シリコン基板に作製され
た受光素子の吸収波長と、光伝送に使用される波長とが
一致しないので、受光素子１７のみを別の基板上に作製
することにしている。
【０００６】図７は、受光素子とＭＯＳ(Metal Oxide S
emiconductor) 型トランジスタを集積した従来の半導体
素子として例えば特開昭５９−１４４１８７号公報に開
示された技術を示したものである。この半導体素子で
は、同一のｎ型半導体基板３１上に、ＭＯＳトランジス
タ領域３２と、フォトトランジスタ領域３３の２種類の
領域を同一プロセスで形成している。そして、受光素子
と受光素子の出力する半導体素子とを集積化している。
emiconductor) 型トランジスタを集積した従来の半導体
素子として例えば特開昭５９−１４４１８７号公報に開
示された技術を示したものである。この半導体素子で
は、同一のｎ型半導体基板３１上に、ＭＯＳトランジス
タ領域３２と、フォトトランジスタ領域３３の２種類の
領域を同一プロセスで形成している。そして、受光素子
と受光素子の出力する半導体素子とを集積化している。
【０００７】
【発明が解決しようとする課題】図７に示した後者の技
術では、同一のｎ型半導体基板３１上に、ＭＯＳトラン
ジスタ領域３２と、フォトトランジスタ領域３３を構成
することで、図５および図６に示した従来の光受信モジ
ュールの問題を解消している。ところが、増幅用の半導
体素子をＧａＡｓといったシリコン以外の半導体基板上
に作製して光受信モジュールを構成すると、受光素子と
増幅用の半導体素子とを別々に作製して信号線で接続し
て光受信モジュールを作製する場合に比べてコストアッ
プとなり、経済的に不利になるという問題があった。こ
れは、シリコンによる半導体製造プロセスが、それ以外
の半導体製造プロセスに比べて最も経済的であるからで
ある。
術では、同一のｎ型半導体基板３１上に、ＭＯＳトラン
ジスタ領域３２と、フォトトランジスタ領域３３を構成
することで、図５および図６に示した従来の光受信モジ
ュールの問題を解消している。ところが、増幅用の半導
体素子をＧａＡｓといったシリコン以外の半導体基板上
に作製して光受信モジュールを構成すると、受光素子と
増幅用の半導体素子とを別々に作製して信号線で接続し
て光受信モジュールを作製する場合に比べてコストアッ
プとなり、経済的に不利になるという問題があった。こ
れは、シリコンによる半導体製造プロセスが、それ以外
の半導体製造プロセスに比べて最も経済的であるからで
ある。
【０００８】そこで、コストを重視する場合には、図５
および図６に示した技術で光受信モジュールが作製され
ている。しかしながら、この従来技術では、半導体素子
をパッケージに実装してから受光素子１７の出力を半導
体チップ１８で増幅する回路特性試験を行うことにな
る。この試験の結果として、半導体チップ１８内の増幅
用半導体素子が不良であるとされると、光受信モジュー
ル内の正常な受光素子１７やこれと半導体チップ１８と
を接続した接続ワイヤ２２が無駄になるという問題があ
った。
および図６に示した技術で光受信モジュールが作製され
ている。しかしながら、この従来技術では、半導体素子
をパッケージに実装してから受光素子１７の出力を半導
体チップ１８で増幅する回路特性試験を行うことにな
る。この試験の結果として、半導体チップ１８内の増幅
用半導体素子が不良であるとされると、光受信モジュー
ル内の正常な受光素子１７やこれと半導体チップ１８と
を接続した接続ワイヤ２２が無駄になるという問題があ
った。
【０００９】そこで本発明の目的は、光受信モジュール
の製造の途中で増幅用半導体素子の特性を検査すること
ができる半導体チップを提供することにある。
の製造の途中で増幅用半導体素子の特性を検査すること
ができる半導体チップを提供することにある。
【００１０】本発明の他の目的は、光受信モジュールの
製造の途中で増幅用半導体素子の特性を検査し、増幅用
半導体素子が不良であった場合にも本来これと接続すべ
き外部受光素子や、その接続に使用する信号線に無駄が
発生しないようにした光受信モジュールおよびそのよう
な光受信モジュールの製造方法を提供することにある。
製造の途中で増幅用半導体素子の特性を検査し、増幅用
半導体素子が不良であった場合にも本来これと接続すべ
き外部受光素子や、その接続に使用する信号線に無駄が
発生しないようにした光受信モジュールおよびそのよう
な光受信モジュールの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）検査用の光信号を受光する検査用受光素子
と、（ロ）この検査用受光素子と同一基板上に配置され
この検査用受光素子以外の外部受光素子と電気的に接続
された段階でこの外部受光素子から得られる光信号を増
幅するための増幅用半導体素子と、（ハ）検査用受光素
子の受光信号出力端子と増幅用半導体素子の増幅用信号
入力端子の間に接続され増幅用半導体素子の検査後に両
端子間の信号の伝達を遮断させる検査用信号伝達手段と
を半導体チップに具備させる。
は、（イ）検査用の光信号を受光する検査用受光素子
と、（ロ）この検査用受光素子と同一基板上に配置され
この検査用受光素子以外の外部受光素子と電気的に接続
された段階でこの外部受光素子から得られる光信号を増
幅するための増幅用半導体素子と、（ハ）検査用受光素
子の受光信号出力端子と増幅用半導体素子の増幅用信号
入力端子の間に接続され増幅用半導体素子の検査後に両
端子間の信号の伝達を遮断させる検査用信号伝達手段と
を半導体チップに具備させる。
【００１２】すなわち請求項１記載の発明では、半導体
チップ上に本来使用する増幅用半導体素子の他に、これ
を検査するための検査用受光素子をいっしょに形成して
おき、増幅用半導体素子が検査によって正常とされたと
きには、光受信モジュールを作製する工程に進めるため
に検査用受光素子の受光信号出力端子と増幅用半導体素
子の増幅用信号入力端子の間の電気的な接続を絶つよう
にしたものである。このような半導体チップによれば、
増幅用半導体素子が満足できないものであった場合に、
その段階で後段の処理を中止することができるので、他
の部品やそれを接続するワイヤ等に無駄が発生しないこ
とになる。
チップ上に本来使用する増幅用半導体素子の他に、これ
を検査するための検査用受光素子をいっしょに形成して
おき、増幅用半導体素子が検査によって正常とされたと
きには、光受信モジュールを作製する工程に進めるため
に検査用受光素子の受光信号出力端子と増幅用半導体素
子の増幅用信号入力端子の間の電気的な接続を絶つよう
にしたものである。このような半導体チップによれば、
増幅用半導体素子が満足できないものであった場合に、
その段階で後段の処理を中止することができるので、他
の部品やそれを接続するワイヤ等に無駄が発生しないこ
とになる。
【００１３】請求項２記載の発明では、（イ）検査用の
光信号を受光する検査用受光素子と、この検査用受光素
子と同一基板上に配置されこの検査用受光素子以外の外
部受光素子と電気的に接続された段階でこの外部受光素
子から得られる光信号を増幅するための増幅用半導体素
子と、検査用受光素子の受光信号出力端子と増幅用半導
体素子の増幅用信号入力端子の間に接続され増幅用半導
体素子の検査後に両端子間の信号の伝達を遮断させる検
査用信号伝達手段とを具備する半導体チップと、（ロ）
この半導体チップと異なる基板上に形成された外部受光
素子と、（ハ）検査用信号伝達手段が両端子間の信号の
伝達を遮断させた後に外部受光素子の受光信号出力端子
と増幅用半導体素子の増幅用信号入力端子の間を接続す
る受光用信号線とを光受信モジュールに具備させる。
光信号を受光する検査用受光素子と、この検査用受光素
子と同一基板上に配置されこの検査用受光素子以外の外
部受光素子と電気的に接続された段階でこの外部受光素
子から得られる光信号を増幅するための増幅用半導体素
子と、検査用受光素子の受光信号出力端子と増幅用半導
体素子の増幅用信号入力端子の間に接続され増幅用半導
体素子の検査後に両端子間の信号の伝達を遮断させる検
査用信号伝達手段とを具備する半導体チップと、（ロ）
この半導体チップと異なる基板上に形成された外部受光
素子と、（ハ）検査用信号伝達手段が両端子間の信号の
伝達を遮断させた後に外部受光素子の受光信号出力端子
と増幅用半導体素子の増幅用信号入力端子の間を接続す
る受光用信号線とを光受信モジュールに具備させる。
【００１４】すなわち請求項２記載の発明では、請求項
１記載の構成の半導体チップと外部受光素子とこれらの
間を接続する受光用信号線とによって光受信モジュール
を構成することにしたので、半導体チップが良品のとき
に外部受光素子を光受信モジュールに追加したり受光用
信号線を接続することができ、半導体チップが良品以外
の場合の部品の無駄を防止することができる。しかも、
受光素子は外部の素子であり、同一のチップ上に製造し
たものではないので、その特性を増幅用半導体素子の要
求する特性に合わせることが可能になる。
１記載の構成の半導体チップと外部受光素子とこれらの
間を接続する受光用信号線とによって光受信モジュール
を構成することにしたので、半導体チップが良品のとき
に外部受光素子を光受信モジュールに追加したり受光用
信号線を接続することができ、半導体チップが良品以外
の場合の部品の無駄を防止することができる。しかも、
受光素子は外部の素子であり、同一のチップ上に製造し
たものではないので、その特性を増幅用半導体素子の要
求する特性に合わせることが可能になる。
【００１５】請求項３記載の発明では、請求項１記載の
半導体チップで検査用信号伝達手段は検査用受光素子の
受光信号出力端子と増幅用半導体素子の増幅用信号入力
端子の間に接続された信号線であり、その切断箇所は他
の特定の回路から所定の距離を置き切断時にこれらの特
定の回路に影響を与えない場所に設定されていることを
特徴としている。これにより、検査後に検査用受光素子
を増幅用半導体素子から切り離す場合に生じる不都合を
解消することができる。
半導体チップで検査用信号伝達手段は検査用受光素子の
受光信号出力端子と増幅用半導体素子の増幅用信号入力
端子の間に接続された信号線であり、その切断箇所は他
の特定の回路から所定の距離を置き切断時にこれらの特
定の回路に影響を与えない場所に設定されていることを
特徴としている。これにより、検査後に検査用受光素子
を増幅用半導体素子から切り離す場合に生じる不都合を
解消することができる。
【００１６】請求項４記載の発明では、請求項１記載の
半導体チップで基板はシリコン基板であり、検査用信号
伝達手段は検査用受光素子の受光信号出力端子と増幅用
半導体素子の増幅用信号入力端子を接続する信号線の途
中にこの信号線によって検査用受光素子から受光信号出
力端子に伝達される信号を少なくとも電気的に遮断する
電子的トリミング回路を配置していることを特徴として
いる。これにより、検査用受光素子の受光信号が検査終
了後に増幅用半導体素子に入力する事態を電気的な処理
で防止することでできる。
半導体チップで基板はシリコン基板であり、検査用信号
伝達手段は検査用受光素子の受光信号出力端子と増幅用
半導体素子の増幅用信号入力端子を接続する信号線の途
中にこの信号線によって検査用受光素子から受光信号出
力端子に伝達される信号を少なくとも電気的に遮断する
電子的トリミング回路を配置していることを特徴として
いる。これにより、検査用受光素子の受光信号が検査終
了後に増幅用半導体素子に入力する事態を電気的な処理
で防止することでできる。
【００１７】請求項５記載の発明では、（イ）検査用の
光信号を受光する検査用受光素子と、この検査用受光素
子と同一基板上に配置されこの検査用受光素子以外の外
部受光素子と電気的に接続された段階でこの外部受光素
子から得られる光信号を増幅するための増幅用半導体素
子と、検査用受光素子の受光信号出力端子と増幅用半導
体素子の増幅用信号入力端子の間に接続された信号線と
を具備する半導体チップを製造する第１工程と、（ロ）
この第１工程で製造された半導体チップの検査用受光素
子に光を入射して増幅用半導体素子の増幅特性を調べて
この増幅用半導体素子が良品であるか否かを判別する第
２工程と、（ハ）この第２工程で増幅用半導体素子が良
品であると判別されたとき信号線を切断する第３工程
と、（ニ）この第３工程を経た半導体チップの増幅用半
導体素子の増幅用信号入力端子と外部受光素子の受光信
号出力端子とを信号線で接続する第４工程とを光受信モ
ジュールの製造方法に具備させる。
光信号を受光する検査用受光素子と、この検査用受光素
子と同一基板上に配置されこの検査用受光素子以外の外
部受光素子と電気的に接続された段階でこの外部受光素
子から得られる光信号を増幅するための増幅用半導体素
子と、検査用受光素子の受光信号出力端子と増幅用半導
体素子の増幅用信号入力端子の間に接続された信号線と
を具備する半導体チップを製造する第１工程と、（ロ）
この第１工程で製造された半導体チップの検査用受光素
子に光を入射して増幅用半導体素子の増幅特性を調べて
この増幅用半導体素子が良品であるか否かを判別する第
２工程と、（ハ）この第２工程で増幅用半導体素子が良
品であると判別されたとき信号線を切断する第３工程
と、（ニ）この第３工程を経た半導体チップの増幅用半
導体素子の増幅用信号入力端子と外部受光素子の受光信
号出力端子とを信号線で接続する第４工程とを光受信モ
ジュールの製造方法に具備させる。
【００１８】すなわち請求項５記載の発明では、第１工
程で請求項１記載の半導体チップを製造し、第２工程で
この半導体チップが良品であるかどうかを判別し、良品
である場合にのみ第３工程に進んで検査用受光素子の影
響が増幅用半導体素子に及ばないようにし、第４工程で
光受信モジュールを最終的に製造することにしたので、
増幅用半導体素子を光受信モジュールの製造最終段階以
前にチェックすることができ、これが不良品のときには
製造工程を中止することがでる。したがって、使用する
部品に無駄が生じないばかりでなく、製造工程に無駄な
時間が発生することも防止することができる。
程で請求項１記載の半導体チップを製造し、第２工程で
この半導体チップが良品であるかどうかを判別し、良品
である場合にのみ第３工程に進んで検査用受光素子の影
響が増幅用半導体素子に及ばないようにし、第４工程で
光受信モジュールを最終的に製造することにしたので、
増幅用半導体素子を光受信モジュールの製造最終段階以
前にチェックすることができ、これが不良品のときには
製造工程を中止することがでる。したがって、使用する
部品に無駄が生じないばかりでなく、製造工程に無駄な
時間が発生することも防止することができる。
【００１９】
【００２０】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２１】図１は本発明の一実施例における光受信モ
ジュールの完成後の構造の概要を表わしたものである。
この光受信モジュールは、パッケージ１０１の所定の側
壁部分に、光信号を伝達する光学部品としての光ファイ
バ１０２の一端部を挿通させた構造となっている。パッ
ケージ１０１の底部には、光ファイバ１０２の端部に近
接させるようにして外部受光素子１０４が配置され、光
ファイバ１０２から射出される光ビームを受光するよう
になっている。半導体チップ１０５は、外部受光素子１
０４から所定の間隔を置いてパッケージ１０１の底部に
配置されている。半導体チップ１０５は、受光により得
られた信号を増幅するための増幅回路１０６とこの増幅
回路１０６を検査するための検査用受光素子１０７を同
一のシリコン基板１０８上に形成したものである。
ジュールの完成後の構造の概要を表わしたものである。
この光受信モジュールは、パッケージ１０１の所定の側
壁部分に、光信号を伝達する光学部品としての光ファイ
バ１０２の一端部を挿通させた構造となっている。パッ
ケージ１０１の底部には、光ファイバ１０２の端部に近
接させるようにして外部受光素子１０４が配置され、光
ファイバ１０２から射出される光ビームを受光するよう
になっている。半導体チップ１０５は、外部受光素子１
０４から所定の間隔を置いてパッケージ１０１の底部に
配置されている。半導体チップ１０５は、受光により得
られた信号を増幅するための増幅回路１０６とこの増幅
回路１０６を検査するための検査用受光素子１０７を同
一のシリコン基板１０８上に形成したものである。
【００２２】シリコン基板１０８上の外部受光素子用接
続パッド１０９と外部受光素子１０４の間には、外部受
光素子１０４の受光信号出力端子（図示せず）と外部受
光素子用接続パッド１０９を接続するための接続ワイヤ
１１１がボンディングされている。外部受光素子用接続
パッド１０９と増幅回路１０６の増幅用信号入力端子
（図示せず）の間は、この図では示していないが電気的
に接続されており、外部受光素子１０４に光ビームが入
射すると、光−電気変換によって得られた電気信号が増
幅回路１０６で増幅されるようになっている。検査用受
光素子１０７の図示しない受光信号出力端子に一端を接
続されたＡｌ（アルミニウム）配線１１２の他端は増幅
回路１０６の増幅用信号入力端子と初期的には接続され
ているが、接続ワイヤ１１１がボンディングされた時点
では切断されている。これについては後に説明する。
続パッド１０９と外部受光素子１０４の間には、外部受
光素子１０４の受光信号出力端子（図示せず）と外部受
光素子用接続パッド１０９を接続するための接続ワイヤ
１１１がボンディングされている。外部受光素子用接続
パッド１０９と増幅回路１０６の増幅用信号入力端子
（図示せず）の間は、この図では示していないが電気的
に接続されており、外部受光素子１０４に光ビームが入
射すると、光−電気変換によって得られた電気信号が増
幅回路１０６で増幅されるようになっている。検査用受
光素子１０７の図示しない受光信号出力端子に一端を接
続されたＡｌ（アルミニウム）配線１１２の他端は増幅
回路１０６の増幅用信号入力端子と初期的には接続され
ているが、接続ワイヤ１１１がボンディングされた時点
では切断されている。これについては後に説明する。
【００２３】図２は、本実施例の半導体チップの断面構
造を表わしたものである。半導体チップ１０５は、Ｐ型
シリコン基板１２１に、ＰＮＰ接合の受光素子１０７
と、ＭＯＳ型トランジスタを能動素子として使用するか
らなる増幅回路１０６を形成したものである。
造を表わしたものである。半導体チップ１０５は、Ｐ型
シリコン基板１２１に、ＰＮＰ接合の受光素子１０７
と、ＭＯＳ型トランジスタを能動素子として使用するか
らなる増幅回路１０６を形成したものである。
【００２４】このうち受光素子１０７の方は、Ｐ型シリ
コン基板１２１にガードリング１２３を形成した後、Ｎ
型不純物を約３０μｍの深さまで拡散することによって
Ｎ型半導体領域１２４とＰ型半導体領域１２５を形成
し、ＰＮ接合とする。この後に一方のＡｌ（アルミニウ
ム）電極１２６をガードリング１２３に形成し、他方の
Ａｌ電極１２７をＰ型半導体領域１２５に形成する。こ
のようにして作製された受光素子１０７はＰ型シリコン
基板１２１上に形成されていることもあって、吸収波長
が０．８〜０．９μｍの特性を有する。この特性は、図
１に示した光ファイバ１０２から送られてくる１．３μ
ｍ帯あるいは１．５μｍ帯の波長の光ビームに対する光
−電気変換効率が非常に悪い。したがって、ＰＮＰ接合
の受光素子１０７は光ファイバ１０２から得られる光ビ
ームの光電変換用に使用されるのではなく、増幅回路１
０６の特性の検査用のみに使用されることになる。
コン基板１２１にガードリング１２３を形成した後、Ｎ
型不純物を約３０μｍの深さまで拡散することによって
Ｎ型半導体領域１２４とＰ型半導体領域１２５を形成
し、ＰＮ接合とする。この後に一方のＡｌ（アルミニウ
ム）電極１２６をガードリング１２３に形成し、他方の
Ａｌ電極１２７をＰ型半導体領域１２５に形成する。こ
のようにして作製された受光素子１０７はＰ型シリコン
基板１２１上に形成されていることもあって、吸収波長
が０．８〜０．９μｍの特性を有する。この特性は、図
１に示した光ファイバ１０２から送られてくる１．３μ
ｍ帯あるいは１．５μｍ帯の波長の光ビームに対する光
−電気変換効率が非常に悪い。したがって、ＰＮＰ接合
の受光素子１０７は光ファイバ１０２から得られる光ビ
ームの光電変換用に使用されるのではなく、増幅回路１
０６の特性の検査用のみに使用されることになる。
【００２５】増幅回路１０６の製造に関しては、Ｐ型シ
リコン基板１２１上に２つのＮ＋領域１３１、１３２を
形成した後、ゲート電極１３３、ドレイン電極１３４お
よびソース電極１３５をそれぞれ形成することで、Ｎチ
ャネルのＭＯＳＦＥＴ（電界効果トランジスタ）１３６
を構成することができる。また、不純物をドープしてＮ
−ＷＥＬＬ領域１３７を形成してからＰ＋領域１３８、
１３９を形成し、この後にゲート電極１４１、ドレイン
電極１４２およびソース電極１４３を形成することで、
ＰチャネルのＭＯＳＦＥＴ１４４を構成することができ
る。このような２種類のトランジスタ（ＭＯＳＦＥＴ）
１３６、１４４と、周知の手法で形成する抵抗および容
量（コンデンサ）により、光受信用の増幅回路１０６を
構成することができる。
リコン基板１２１上に２つのＮ＋領域１３１、１３２を
形成した後、ゲート電極１３３、ドレイン電極１３４お
よびソース電極１３５をそれぞれ形成することで、Ｎチ
ャネルのＭＯＳＦＥＴ（電界効果トランジスタ）１３６
を構成することができる。また、不純物をドープしてＮ
−ＷＥＬＬ領域１３７を形成してからＰ＋領域１３８、
１３９を形成し、この後にゲート電極１４１、ドレイン
電極１４２およびソース電極１４３を形成することで、
ＰチャネルのＭＯＳＦＥＴ１４４を構成することができ
る。このような２種類のトランジスタ（ＭＯＳＦＥＴ）
１３６、１４４と、周知の手法で形成する抵抗および容
量（コンデンサ）により、光受信用の増幅回路１０６を
構成することができる。
【００２６】このようにしてＰ型シリコン基板１２１上
に形成された増幅回路１０６と受光素子１０７は、シリ
コンチップの最上層において、図１で示したＡｌ配線１
１２を行う。アルミニウムを配線に使用したのは、検査
終了後に増幅回路１０６と受光素子１０７の間のこのＡ
ｌ配線１１２を熱的に容易に切断できるようにするため
である。
に形成された増幅回路１０６と受光素子１０７は、シリ
コンチップの最上層において、図１で示したＡｌ配線１
１２を行う。アルミニウムを配線に使用したのは、検査
終了後に増幅回路１０６と受光素子１０７の間のこのＡ
ｌ配線１１２を熱的に容易に切断できるようにするため
である。
【００２７】図３は、図２に示したＰ型シリコン基板上
での素子の配置を表わしたものである。半導体チップ１
０５上には、図１で説明した増幅回路１０６および受光
素子１０７が配置されており、増幅回路１０６の各回路
部分は、外部受光素子用接続パッド１０９やその他の増
幅回路入出力パッド１５１と接続されている。また、受
光素子用電源パッド１５２は受光素子１０７の電源端子
１５３と電源供給線１５４によって接続されている。外
部受光素子用接続パッド１０９と増幅回路１０６を接続
する接続パターン１５５と受光素子１０７の受光信号出
力端子との間に、図１で説明したＡｌ配線１１２が接続
されている。このＡｌ配線１１２におけるほぼ中央部の
破線で示した箇所がＡｌ配線切断領域１５７である。こ
のＡｌ配線切断領域１５７をレーザで照射することで、
Ａｌ配線１１２を切断するようになっている。Ａｌ配線
切断領域１５７は、この切断時の熱が半導体チップ１０
５上の他の回路部分に悪影響を与えないように、これら
の回路部分から共通して離れている箇所に設定されてい
る。
での素子の配置を表わしたものである。半導体チップ１
０５上には、図１で説明した増幅回路１０６および受光
素子１０７が配置されており、増幅回路１０６の各回路
部分は、外部受光素子用接続パッド１０９やその他の増
幅回路入出力パッド１５１と接続されている。また、受
光素子用電源パッド１５２は受光素子１０７の電源端子
１５３と電源供給線１５４によって接続されている。外
部受光素子用接続パッド１０９と増幅回路１０６を接続
する接続パターン１５５と受光素子１０７の受光信号出
力端子との間に、図１で説明したＡｌ配線１１２が接続
されている。このＡｌ配線１１２におけるほぼ中央部の
破線で示した箇所がＡｌ配線切断領域１５７である。こ
のＡｌ配線切断領域１５７をレーザで照射することで、
Ａｌ配線１１２を切断するようになっている。Ａｌ配線
切断領域１５７は、この切断時の熱が半導体チップ１０
５上の他の回路部分に悪影響を与えないように、これら
の回路部分から共通して離れている箇所に設定されてい
る。
【００２８】図４は、本実施例の光受信モジュールの製
造過程の要部を説明するためのものである。ステージ１
６１上には、製造途中の光受信モジュール１６２を保持
したソケット１６３が矢印１６４で示すように移動自在
に配置されている。ステージ１６１の支柱１６５には、
検査用光出力光源１６６を固定した光源支持台１６７が
矢印１６８方向に沿って移動自在に配置されている。検
査用光出力光源１６６は、光源用ケーブル１６９によっ
てパルス発生器１７１に接続されている。また、ソケッ
ト１６３はモニタ用ケーブル１７３によってオシロスコ
ープ１７４に接続されている。
造過程の要部を説明するためのものである。ステージ１
６１上には、製造途中の光受信モジュール１６２を保持
したソケット１６３が矢印１６４で示すように移動自在
に配置されている。ステージ１６１の支柱１６５には、
検査用光出力光源１６６を固定した光源支持台１６７が
矢印１６８方向に沿って移動自在に配置されている。検
査用光出力光源１６６は、光源用ケーブル１６９によっ
てパルス発生器１７１に接続されている。また、ソケッ
ト１６３はモニタ用ケーブル１７３によってオシロスコ
ープ１７４に接続されている。
【００２９】検査用光出力光源１６６は、光受信モジュ
ール１６２を構成する半導体チップに形成された受光素
子１０７（図３参照）に対して検査用の光を照射する光
源である。そこで、検査用光出力光源１６６としては、
シリコンチップ上の吸収波長帯域に合わせて、出力波長
が０．８５μｍのＡｌＧａＡｓを使用する。光受信モジ
ュール１６２は、この検査初期の段階で、図３に示した
ようにＡｌ配線１１２が受光素子１０７と接続パターン
１５５の間に接続されており、図３に示した外部受光素
子用接続パッド１０９と外部受光素子１０４の間にはま
だ接続ワイヤ１１１がボンディングされていない。光受
信モジュール１６２の増幅回路１０６（図３参照）に
は、ソケット１６３を介して動作用の電源が印加されて
いる。
ール１６２を構成する半導体チップに形成された受光素
子１０７（図３参照）に対して検査用の光を照射する光
源である。そこで、検査用光出力光源１６６としては、
シリコンチップ上の吸収波長帯域に合わせて、出力波長
が０．８５μｍのＡｌＧａＡｓを使用する。光受信モジ
ュール１６２は、この検査初期の段階で、図３に示した
ようにＡｌ配線１１２が受光素子１０７と接続パターン
１５５の間に接続されており、図３に示した外部受光素
子用接続パッド１０９と外部受光素子１０４の間にはま
だ接続ワイヤ１１１がボンディングされていない。光受
信モジュール１６２の増幅回路１０６（図３参照）に
は、ソケット１６３を介して動作用の電源が印加されて
いる。
【００３０】この状態で、まず作業者はステージ１６１
上で検査用光出力光源１６６に対する光受信モジュール
１６２の位置合わせを行い、検査用光出力光源１６６お
よびパルス発生器１７１を作動状態にしてパルス状の光
線を受光素子１０７に照射する。このときの増幅回路１
０６の出力は、ソケット１６３からモニタ用ケーブル１
７３を介してオシロスコープ１７４に送られる。作業者
は、オシロスコープ１７４に表示された波形を見て、増
幅回路１０６が所定の性能を満足しているかどうかを判
別する。もっとも、自動化した装置では、パルス発生器
１７１の出力する波形との関係でモニタ用ケーブル１７
３の出力レベルの時間的な変化をチェックして、増幅回
路１０６がその仕様を満たしているかどうかを自動的に
判別することも可能である。
上で検査用光出力光源１６６に対する光受信モジュール
１６２の位置合わせを行い、検査用光出力光源１６６お
よびパルス発生器１７１を作動状態にしてパルス状の光
線を受光素子１０７に照射する。このときの増幅回路１
０６の出力は、ソケット１６３からモニタ用ケーブル１
７３を介してオシロスコープ１７４に送られる。作業者
は、オシロスコープ１７４に表示された波形を見て、増
幅回路１０６が所定の性能を満足しているかどうかを判
別する。もっとも、自動化した装置では、パルス発生器
１７１の出力する波形との関係でモニタ用ケーブル１７
３の出力レベルの時間的な変化をチェックして、増幅回
路１０６がその仕様を満たしているかどうかを自動的に
判別することも可能である。
【００３１】作業者または所定の装置が増幅回路１０６
を正常な回路と判別した場合には、ステージ１６１上の
光受信モジュール１６２は使用できることになる。そこ
で、この場合には図示しないエキシマレーザ等の高出力
レーザを使用してＡｌ配線切断領域１５７に存在してい
るＡｌ配線１１２（図３参照）を熱的に切断する。Ａｌ
配線切断領域１５７は、増幅回路１０６および受光素子
１０７から所定の距離だけ離れているので、Ａｌ配線１
１２の切断時の熱からこれらの回路素子を保護すること
ができる。光受信モジュール１６２によっては、このよ
うに線路を切断する代わりに電子的なトリミング回路を
増幅回路１０６と受光素子１０７の間に配置しておき、
増幅回路１０６の検査期間のみこれらの間を導通状態に
設定するようにしてもよい。
を正常な回路と判別した場合には、ステージ１６１上の
光受信モジュール１６２は使用できることになる。そこ
で、この場合には図示しないエキシマレーザ等の高出力
レーザを使用してＡｌ配線切断領域１５７に存在してい
るＡｌ配線１１２（図３参照）を熱的に切断する。Ａｌ
配線切断領域１５７は、増幅回路１０６および受光素子
１０７から所定の距離だけ離れているので、Ａｌ配線１
１２の切断時の熱からこれらの回路素子を保護すること
ができる。光受信モジュール１６２によっては、このよ
うに線路を切断する代わりに電子的なトリミング回路を
増幅回路１０６と受光素子１０７の間に配置しておき、
増幅回路１０６の検査期間のみこれらの間を導通状態に
設定するようにしてもよい。
【００３２】Ａｌ配線１１２が切断されたら、光受信モ
ジュール１６２のパッケージ上に、図示しないフェルー
ル、光ファイバ１０２（図１参照）および同じく図示し
ないファイバ押さえからなる光学系と、外部受光素子１
０４（図１参照）を実装する。本実施例では外部受光素
子１０４として、光ファイバ１０２を伝送してくる光信
号の波長に適合するように、ＩｎＧａＡｓ−ＰＩＮ−Ｐ
Ｄを実装する。このフォトダイオード（ＰＤ）の代わり
に、光伝送の用途によってＧｅ−ＡＰＤ(Avalanche Pho
to Diode) 等の他の受光素子を使用することも可能であ
る。この外部受光素子１０４と半導体チップ１０５（図
３）上の外部受光素子用接続パッド１０９（図３）を、
図１に示したように接続ワイヤ１１１でボンディングす
ることで、外部受光素子１０４の出力が増幅回路１０６
で増幅できるようになる。本実施例では、ＩｎＧａＡｓ
−ＰＩＮ−ＰＤを使用するので、１．３μｍ帯の波長の
光信号の伝送を行う際に、光−電気変換効率が良くな
り、良好な受信特性を得ることができる。
ジュール１６２のパッケージ上に、図示しないフェルー
ル、光ファイバ１０２（図１参照）および同じく図示し
ないファイバ押さえからなる光学系と、外部受光素子１
０４（図１参照）を実装する。本実施例では外部受光素
子１０４として、光ファイバ１０２を伝送してくる光信
号の波長に適合するように、ＩｎＧａＡｓ−ＰＩＮ−Ｐ
Ｄを実装する。このフォトダイオード（ＰＤ）の代わり
に、光伝送の用途によってＧｅ−ＡＰＤ(Avalanche Pho
to Diode) 等の他の受光素子を使用することも可能であ
る。この外部受光素子１０４と半導体チップ１０５（図
３）上の外部受光素子用接続パッド１０９（図３）を、
図１に示したように接続ワイヤ１１１でボンディングす
ることで、外部受光素子１０４の出力が増幅回路１０６
で増幅できるようになる。本実施例では、ＩｎＧａＡｓ
−ＰＩＮ−ＰＤを使用するので、１．３μｍ帯の波長の
光信号の伝送を行う際に、光−電気変換効率が良くな
り、良好な受信特性を得ることができる。
【００３３】
【発明の効果】以上説明したように請求項１記載の発明
によれば、半導体チップ上に本来使用する増幅用半導体
素子の他に、これを検査するための検査用受光素子をい
っしょに形成しておき、増幅用半導体素子が検査によっ
て正常とされたときには、光受信モジュールを作製する
工程に進めるために検査用受光素子の受光信号出力端子
と増幅用半導体素子の増幅用信号入力端子の間の電気的
な接続を絶つようにしたので、増幅用半導体素子が満足
できない特性である場合には、その段階で後段の処理を
中止することができ、他の部品やそれを接続するワイヤ
等に無駄が発生しないばかりでなく、検査用受光素子を
他の用途に使用することも可能である。
によれば、半導体チップ上に本来使用する増幅用半導体
素子の他に、これを検査するための検査用受光素子をい
っしょに形成しておき、増幅用半導体素子が検査によっ
て正常とされたときには、光受信モジュールを作製する
工程に進めるために検査用受光素子の受光信号出力端子
と増幅用半導体素子の増幅用信号入力端子の間の電気的
な接続を絶つようにしたので、増幅用半導体素子が満足
できない特性である場合には、その段階で後段の処理を
中止することができ、他の部品やそれを接続するワイヤ
等に無駄が発生しないばかりでなく、検査用受光素子を
他の用途に使用することも可能である。
【００３４】また、請求項２記載の発明によれば、増幅
用半導体素子を構成する半導体チップとは別の外部受光
素子を受光素子として使用することにしたので、受光素
子の特性を増幅用半導体素子の要求する特性に合わせる
ことが可能であり、しかも増幅用半導体素子を安価な半
導体チップとして作製することができるので、高品質の
光受信モジュールを安価に製造できるという利点があ
る。
用半導体素子を構成する半導体チップとは別の外部受光
素子を受光素子として使用することにしたので、受光素
子の特性を増幅用半導体素子の要求する特性に合わせる
ことが可能であり、しかも増幅用半導体素子を安価な半
導体チップとして作製することができるので、高品質の
光受信モジュールを安価に製造できるという利点があ
る。
【００３５】更に請求項３記載の発明によれば、検査用
受光素子の受光信号出力端子と増幅用半導体素子の増幅
用信号入力端子の間に接続された信号線の特定の箇所を
切断するようにしたので、切断をレーザ等の装置を用い
て自動化することができ、光受信モジュールの製造の効
率化を図ることができる。
受光素子の受光信号出力端子と増幅用半導体素子の増幅
用信号入力端子の間に接続された信号線の特定の箇所を
切断するようにしたので、切断をレーザ等の装置を用い
て自動化することができ、光受信モジュールの製造の効
率化を図ることができる。
【００３６】また、請求項４記載の発明によれば検査用
受光素子の受光信号出力端子と増幅用半導体素子の増幅
用信号入力端子を接続する信号線の途中にこの信号線に
よって検査用受光素子から受光信号出力端子に伝達され
る信号を少なくとも電気的に遮断する電子的トリミング
回路を配置することにしたので、信号線を切断するため
の特別の装置を必要とせず、また信号線を切断用の特別
の材料で構成する必要もないという利点が生じる。
受光素子の受光信号出力端子と増幅用半導体素子の増幅
用信号入力端子を接続する信号線の途中にこの信号線に
よって検査用受光素子から受光信号出力端子に伝達され
る信号を少なくとも電気的に遮断する電子的トリミング
回路を配置することにしたので、信号線を切断するため
の特別の装置を必要とせず、また信号線を切断用の特別
の材料で構成する必要もないという利点が生じる。
【００３７】更に請求項５記載の発明によれば、光受信
モジュールを製造する複数の工程の途中に増幅用半導体
素子の特性を検査する工程を挿入し、増幅用半導体素子
が不良品のときには後続の工程を中止することにしたの
で、後続の工程で使用する部品を無駄に使用することが
なく、製造工程に無駄な時間が発生することもないの
で、光受信モジュールの製造の総工数と経費の削減を図
ることができる。
モジュールを製造する複数の工程の途中に増幅用半導体
素子の特性を検査する工程を挿入し、増幅用半導体素子
が不良品のときには後続の工程を中止することにしたの
で、後続の工程で使用する部品を無駄に使用することが
なく、製造工程に無駄な時間が発生することもないの
で、光受信モジュールの製造の総工数と経費の削減を図
ることができる。
【図１】本発明の一実施例における光受信モジュールの
断面図である。
断面図である。
【図２】本実施例の光受信モジュールに組み込まれる半
導体チップの断面図である。
導体チップの断面図である。
【図３】本実施例の半導体チップにおける検査前の段階
での部品の配置状態を示した平面図である。
での部品の配置状態を示した平面図である。
【図４】本実施例の光受信モジュールの製造過程での増
幅回路の検査を調べる様子を示した説明図である。
幅回路の検査を調べる様子を示した説明図である。
【図５】従来提案された光受信モジュールの一例を示す
断面図である。
断面図である。
【図６】図５に示した従来の光受信モジュールのステム
内に収容された各回路の配置状態を示した断面図であ
る。
内に収容された各回路の配置状態を示した断面図であ
る。
【図７】同一基板上に受光素子と増幅用半導体素子を作
製した半導体チップの構造を示す断面図である。
製した半導体チップの構造を示す断面図である。
１０１ パッケージ １０４ 外部受光素子 １０５ 半導体チップ １０６ 増幅回路（増幅用半導体素子） １０７ 検査用受光素子 １１１ 接続ワイヤ １１２ Ａｌ配線 １５５ 接続パターン １５７ Ａｌ配線切断領域 １６２ 光受信モジュール １６６ 検査用光出力光源 １７１ パルス発生器 １７４ オシロスコープ
Claims (5)
- 【請求項１】 検査用の光信号を受光する検査用受光素
子と、 この検査用受光素子と同一基板上に配置されこの検査用
受光素子以外の外部受光素子と電気的に接続された段階
でこの外部受光素子から得られる光信号を増幅するため
の増幅用半導体素子と、 前記検査用受光素子の受光信号出力端子と増幅用半導体
素子の増幅用信号入力端子の間に接続され増幅用半導体
素子の検査後に両端子間の信号の伝達を遮断させる検査
用信号伝達手段とを具備することを特徴とする半導体チ
ップ。 - 【請求項２】 検査用の光信号を受光する検査用受光素
子と、この検査用受光素子と同一基板上に配置されこの
検査用受光素子以外の外部受光素子と電気的に接続され
た段階でこの外部受光素子から得られる光信号を増幅す
るための増幅用半導体素子と、検査用受光素子の受光信
号出力端子と増幅用半導体素子の増幅用信号入力端子の
間に接続され増幅用半導体素子の検査後に両端子間の信
号の伝達を遮断させる検査用信号伝達手段とを具備する
半導体チップと、 この半導体チップと異なる基板上に形成された外部受光
素子と、 前記検査用信号伝達手段が前記両端子間の信号の伝達を
遮断させた後に前記外部受光素子の受光信号出力端子と
前記増幅用半導体素子の増幅用信号入力端子の間を接続
する受光用信号線とを具備することを特徴とする光受信
モジュール。 - 【請求項３】 前記検査用信号伝達手段は前記検査用受
光素子の受光信号出力端子と増幅用半導体素子の増幅用
信号入力端子の間に接続された信号線であり、その切断
箇所は他の特定の回路から所定の距離を置き切断時にこ
れらの特定の回路に影響を与えない場所に設定されてい
ることを特徴とする請求項１記載の半導体チップ。 - 【請求項４】 前記基板はシリコン基板であり、前記検
査用信号伝達手段は前記検査用受光素子の受光信号出力
端子と増幅用半導体素子の増幅用信号入力端子を接続す
る信号線の途中にこの信号線によって検査用受光素子か
ら受光信号出力端子に伝達される信号を少なくとも電気
的に遮断する電子的トリミング回路を配置していること
を特徴とする請求項１記載の半導体チップ。 - 【請求項５】 検査用の光信号を受光する検査用受光素
子と、この検査用受光素子と同一基板上に配置されこの
検査用受光素子以外の外部受光素子と電気的に接続され
た段階でこの外部受光素子から得られる光信号を増幅す
るための増幅用半導体素子と、検査用受光素子の受光信
号出力端子と増幅用半導体素子の増幅用信号入力端子の
間に接続された信号線とを具備する半導体チップを製造
する第１工程と、 この第１工程で製造された半導体チップの前記検査用受
光素子に光を入射して前記増幅用半導体素子の増幅特性
を調べてこの増幅用半導体素子が良品であるか否かを判
別する第２工程と、 この第２工程で前記増幅用半導体素子が良品であると判
別されたとき前記信号線を切断する第３工程と、 この第３工程を経た前記半導体チップの前記増幅用半導
体素子の増幅用信号入力端子と前記外部受光素子の受光
信号出力端子とを信号線で接続する第４工程とを具備す
ることを特徴とする光受信モジュールの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068316A JP2970580B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体チップ、光受信モジュールおよび光受信モジュールの製造方法 |
| EP98105123A EP0871225A3 (en) | 1997-03-21 | 1998-03-20 | Semiconductor device comprising a light-receiving module and an integrated amplifier; method of manufacturing |
| US09/044,901 US5841565A (en) | 1997-03-21 | 1998-03-20 | Semiconductor device, light-receiving module and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068316A JP2970580B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体チップ、光受信モジュールおよび光受信モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270671A true JPH10270671A (ja) | 1998-10-09 |
| JP2970580B2 JP2970580B2 (ja) | 1999-11-02 |
Family
ID=34674721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9068316A Expired - Lifetime JP2970580B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体チップ、光受信モジュールおよび光受信モジュールの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5841565A (ja) |
| EP (1) | EP0871225A3 (ja) |
| JP (1) | JP2970580B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012501554A (ja) * | 2008-08-29 | 2012-01-19 | タウ−メトリックス インコーポレイテッド | 半導体基板用集積フォトダイオード |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794725B2 (en) * | 1999-12-21 | 2004-09-21 | Xerox Corporation | Amorphous silicon sensor with micro-spring interconnects for achieving high uniformity in integrated light-emitting sources |
| JP2003258272A (ja) * | 2002-02-27 | 2003-09-12 | Sumitomo Electric Ind Ltd | 光受信モジュール |
| US6806547B2 (en) * | 2002-03-28 | 2004-10-19 | Sumitomo Electric Industries, Ltd. | Light-receiving module |
| US9305907B2 (en) * | 2013-03-22 | 2016-04-05 | Stmicroelectronics S.R.L. | Optoelectronic integrated device including a photodetector and a MOSFET transistor, and manufacturing process thereof |
| WO2020240738A1 (ja) * | 2019-05-29 | 2020-12-03 | 三菱電機株式会社 | 光モジュール |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053833A (en) * | 1974-02-12 | 1977-10-11 | Westinghouse Electric Corporation | Contactless test method for integrated circuits |
| JPH0313368A (ja) * | 1989-06-12 | 1991-01-22 | Canon Inc | 記録装置 |
| DE69331979T2 (de) * | 1992-02-28 | 2003-01-23 | Hitachi, Ltd. | Optische integrierte Halbleitervorrichtung und Verfahren zur Herstellung und Verwendung in einem Lichtempfänger |
| JPH06275855A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | 光モジュール |
| DE69408558T2 (de) * | 1993-05-28 | 1998-07-23 | Toshiba Ave Kk | Verwendung einer anisotropischen leitfähigen Schicht für die Verbindung von Anschlussleitern einer Leiterplatte mit den elektrischen Anschlusskontakten einer photoelektrischen Umwandlungsvorrichtung und Verfahren zur Montage dieser Vorrichtung |
| US5537503A (en) * | 1993-10-25 | 1996-07-16 | Matsushita Electric Industrial Co., Ltd. | Optical semiconductor module and method of fabricating the same |
| EP0725447B1 (en) * | 1995-02-02 | 2007-11-14 | Sumitomo Electric Industries, Ltd. | Pin type light-receiving device and its fabrication process |
-
1997
- 1997-03-21 JP JP9068316A patent/JP2970580B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-20 US US09/044,901 patent/US5841565A/en not_active Expired - Fee Related
- 1998-03-20 EP EP98105123A patent/EP0871225A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012501554A (ja) * | 2008-08-29 | 2012-01-19 | タウ−メトリックス インコーポレイテッド | 半導体基板用集積フォトダイオード |
| JP2014140065A (ja) * | 2008-08-29 | 2014-07-31 | Tau-Metrix Inc | 半導体基板用集積フォトダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| US5841565A (en) | 1998-11-24 |
| JP2970580B2 (ja) | 1999-11-02 |
| EP0871225A2 (en) | 1998-10-14 |
| EP0871225A3 (en) | 1999-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710376B2 (en) | Opto-coupler based on integrated forward biased silicon diode LED | |
| JPH02150089A (ja) | オプトエレクトロニク送・受信装置 | |
| JPH0737911A (ja) | 半導体素子のダイボンド装置、及びダイボンド方法 | |
| JP2970580B2 (ja) | 半導体チップ、光受信モジュールおよび光受信モジュールの製造方法 | |
| US20200258794A1 (en) | Semiconductor production method and wafer inspection method | |
| JPH02254783A (ja) | 半導体レーザ装置 | |
| KR100698350B1 (ko) | 수광소자 및 그것을 구비한 광반도체장치 | |
| US7245648B2 (en) | Optoelectronic arrangement | |
| US5617036A (en) | Laser/pin assembly with integrated burn-in assembly | |
| JP4505849B2 (ja) | 光通信モジュールの製造方法 | |
| JP2002319669A (ja) | 裏面入射型ホトダイオード及びホトダイオードアレイ | |
| US6351481B1 (en) | Diode laser with screening window and method of fabrication | |
| JP2001208939A (ja) | 光素子モジュール、モニタ付レーザチップの製造方法、積層チップの実装方法、光素子モジュールの製造方法 | |
| US7928529B2 (en) | Semiconductor device | |
| TWI773248B (zh) | 半導體結構及其形成方法 | |
| JP3503410B2 (ja) | 光センサの調整方法および光センサの調整装置 | |
| JP3660305B2 (ja) | 半導体レーザ装置の製造方法 | |
| KR100583651B1 (ko) | 광송신 모듈의 패키징 방법 | |
| JP3032027B2 (ja) | 半導体受光素子及びその組立方法 | |
| JP2003133564A (ja) | 受光装置及び受光方法 | |
| JP2000269537A (ja) | 半導体受光装置 | |
| JP3318083B2 (ja) | 半導体レーザ装置 | |
| JPH0476238B2 (ja) | ||
| KR100321393B1 (ko) | 서브 마운트와 포토 다이오드 일체형 레이저 다이오드패키지 및 그 제조 방법 | |
| JP2000277760A (ja) | 半導体受光装置およびこれを含む半導体レーザ装置 |