JPH10268844A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH10268844A
JPH10268844A JP7553897A JP7553897A JPH10268844A JP H10268844 A JPH10268844 A JP H10268844A JP 7553897 A JP7553897 A JP 7553897A JP 7553897 A JP7553897 A JP 7553897A JP H10268844 A JPH10268844 A JP H10268844A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
crystal display
display device
vref
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7553897A
Other languages
Japanese (ja)
Inventor
Katsumasa Iwami
勝政 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP7553897A priority Critical patent/JPH10268844A/en
Publication of JPH10268844A publication Critical patent/JPH10268844A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a cross talk phenomenon and to improve the picture quality, by providing a means for correcting a fluctuation component of a reference voltage to be the reference of a gradation voltage. SOLUTION: Digital signals such as data, clock, synchronizing pulse and enable signals to be inputted to a liquid crystal display device are adjusted in timing by a timing controller IC 4 and sent to a gate bus board 2 and a source bus board 3. On the other hand, an input power source generates various voltages required for a liquid crystal display, e.g. a Vref voltage, etc., being the reference for a gradation display, and the voltages are supplied to a driver for driving a liquid crystal. The gradation voltage formed based on the Vref voltage is generated by a gradation voltage generation circuit 6. A correction voltage generation circuit 7 estimates beforehand voltage drop equivalence based on load fluctuation, and adds the voltage of the fluctuation to the Vref voltage as a correction voltage to correct it. Thus, a picture reduced in cross talk is displayed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はTFTを用いたア
クティブマトリクス方式の液晶表示装置、特にその駆動
回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using TFTs, and more particularly to a driving circuit for the same.

【0002】[0002]

【従来の技術】従来のアクティブマトリクス方式の液晶
表示装置は、映像内容によりソースラインの負荷が変動
するため、それに伴いソース信号の基準となるVref
電圧が歪んでいた。特に、図2のような、中間調ベタパ
ターンに白または黒のウインドウを表示させた映像の場
合に顕著に画面にクロストークとなって現れ、表示画質
を劣化させていた。
2. Description of the Related Art In a conventional active matrix type liquid crystal display device, since the load on a source line fluctuates depending on the content of an image, Vref, which is a reference of a source signal, is accordingly changed.
The voltage was distorted. In particular, in the case of an image in which a white or black window is displayed in a halftone solid pattern as shown in FIG. 2, crosstalk appears remarkably on the screen, deteriorating the display image quality.

【0003】[0003]

【発明が解決しようとする課題】従来のアクティブマト
リクス方式液晶表示装置は、以上のように構成されてい
るので、例えば図2のように、パネル中央部の表示エリ
ア10に黒色を、その周囲の表示エリア11及び12に
中間調を表示した場合、表示エリア11では問題はない
が、表示エリア12では表示エリア11よりも若干輝度
が下がり、影を引いたような表示となる。これは、Vr
ef電圧の歪みに起因するもので、1フレーム期間で電
圧波形を観測してみると、図3のように、表示エリア1
1と比較して表示エリア10、12の方が負荷が重いた
め、10、12のエリアでVref電圧に落ち込みによ
る電圧歪みが発生する。この電圧歪みが発生すると、表
示エリア11と12の液晶に印加される電圧に差が生
じ、表示エリア11に印加される電圧より表示エリア1
2に印加される電圧の方が小さくなり、表示エリア11
と12に輝度差が現れる。このような現象をクロストー
クと呼び、これが画質を劣化させる大きな要素であっ
た。
The conventional active matrix type liquid crystal display device is constructed as described above. For example, as shown in FIG. 2, the display area 10 at the center of the panel is black and the surrounding area is black. When halftones are displayed in the display areas 11 and 12, there is no problem in the display area 11, but the display area 12 is slightly lower in brightness than the display area 11 and has a shadow-like display. This is Vr
Observing the voltage waveform in one frame period due to the distortion of the ef voltage, as shown in FIG.
Since the load is heavier in the display areas 10 and 12 than in 1, the voltage distortion due to the drop in the Vref voltage occurs in the areas 10 and 12. When this voltage distortion occurs, a difference occurs between the voltages applied to the liquid crystals in the display areas 11 and 12, and the voltage applied to the display area 11 is smaller than the voltage applied to the display area 11.
2 is smaller than the voltage applied to the display area 11.
And 12, a luminance difference appears. Such a phenomenon is called crosstalk, and this is a major factor that degrades image quality.

【0004】本発明は上記のような問題点を解消するた
めになされたもので、上記クロストーク現象を防止し、
画質を向上させることのできる液晶表示装置を提供する
ことを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and aims to prevent the crosstalk phenomenon.
An object is to provide a liquid crystal display device capable of improving image quality.

【0005】[0005]

【課題を解決するための手段】この発明に係る液晶表示
装置は、液晶表示パネルの液晶セル毎にスイツチング用
トランジスタを有するアクティブマトリクス方式におい
て、階調電圧の基準となるリファレンス電圧(Vref
電圧)の変動成分を補正する手段を設けたものである。
According to the liquid crystal display device of the present invention, in an active matrix system having a switching transistor for each liquid crystal cell of a liquid crystal display panel, a reference voltage (Vref) serving as a reference of a gradation voltage is used.
A means for correcting the fluctuation component of the voltage is provided.

【0006】また、上記構成において、リファレンス電
圧の変動成分を補正する手段は、1ライン毎に、負荷に
応じてN段階に区分された電圧より選択して補正電圧と
する手段を備えている。
Further, in the above configuration, the means for correcting the fluctuation component of the reference voltage includes means for selecting, from each of the lines, a voltage divided into N stages in accordance with the load, and setting the corrected voltage.

【0007】また、リファレンス電圧の変動成分を補正
する手段は、補正電圧を外部より調整できるようにされ
ている。
Further, the means for correcting the fluctuation component of the reference voltage is adapted so that the correction voltage can be externally adjusted.

【0008】[0008]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明の実施の形態1を図につ
いて説明する。図1において、1は液晶パネル、2はゲ
ートバス基板、3はソースバス基板、4はディジタルデ
ータのタイミングを制御するタイミングコントローラI
C、5はDC/DCコンバータ、6は階調電圧生成回
路、7は補正電圧発生回路である。
Embodiment 1 FIG. Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. In FIG. 1, 1 is a liquid crystal panel, 2 is a gate bus board, 3 is a source bus board, 4 is a timing controller I for controlling the timing of digital data.
C and 5 are DC / DC converters, 6 is a gradation voltage generation circuit, and 7 is a correction voltage generation circuit.

【0009】液晶表示装置に入力されるデータ及びクロ
ック、同期パルス、イネーブル信号等のディジタル信号
は、タイミングコントローラIC4でタイミング調整さ
れて、ゲートバス基板2及びソースバス基板3に送られ
る。一方、入力電源はDC/DCコンバータ5で液晶表
示に必要な各種電圧が作られ、液晶を駆動するためのド
ライバーに供給される。その内の1つにVref電圧が
あり、これは液晶表示装置の階調表示のための基準とな
る電圧である。上記Vref電圧を基準として作られる
階調電圧は、通常、図5に示すような抵抗分割を用いた
階調電圧生成回路6により生成される。
[0009] Digital signals such as data, clocks, synchronization pulses, and enable signals input to the liquid crystal display device are sent to the gate bus substrate 2 and the source bus substrate 3 after their timing is adjusted by the timing controller IC 4. On the other hand, the input power is generated by the DC / DC converter 5 at various voltages necessary for liquid crystal display, and supplied to a driver for driving the liquid crystal. One of them is a Vref voltage, which is a reference voltage for gradation display of a liquid crystal display device. The gray scale voltage generated based on the Vref voltage is generally generated by a gray scale voltage generation circuit 6 using resistance division as shown in FIG.

【0010】図4は補正電圧発生回路7の構成を示すも
ので、7aは補正電圧選択回路、7bはバッファ、7c
は電圧重畳回路である。
FIG. 4 shows the configuration of the correction voltage generation circuit 7, wherein 7a is a correction voltage selection circuit, 7b is a buffer, and 7c
Is a voltage superimposing circuit.

【0011】Vref電圧はDC/DCコンバータ5に
よりつくられており、この電圧の負荷変動による電圧変
動率がクロストークに大きく影響する。例えば、DC/
DCコンバータ5でこの電圧変動を抑制するためには、
出力に大容量のコンデンサを接続すればよいが、液晶表
示装置のような部品搭載スペースの小さい装置では、大
容量のコンデンサは部品寸法も大きくなり、現実には搭
載することは非常に困難である。従って、負荷変動によ
る電圧降下分を予め想定して、この変動分の電圧を補正
電圧としてVref電圧に加え、補正するようにする。
そうすることにより電圧変動をなくし、クロストークの
少ない画面を表示することができる。
The Vref voltage is generated by the DC / DC converter 5, and the rate of voltage fluctuation due to load fluctuation of this voltage greatly affects crosstalk. For example, DC /
In order to suppress this voltage fluctuation in the DC converter 5,
It is sufficient to connect a large-capacity capacitor to the output, but in a device with a small component mounting space such as a liquid crystal display device, the large-capacity capacitor has a large component size and it is very difficult to actually mount it. . Therefore, a voltage drop due to a load change is assumed in advance, and a voltage corresponding to the change is added to the Vref voltage as a correction voltage to perform correction.
By doing so, voltage fluctuation can be eliminated and a screen with less crosstalk can be displayed.

【0012】以下、詳細について説明する。通常、Vr
ef電圧によって流れる電流は、表示画面の違いによ
り、最大値と最小値の差が約2倍程度変化する。すなは
ち、ノーマリーホワイトの液晶表示装置の場合、黒ベタ
画面で最大値を示し、白ベタ画面で最小値を示す。但
し、黒ベタ画面や白ベタ画面では、電圧ー輝度特性は飽
和領域にあるためクロストークは見られない。従って、
電圧ー輝度特性の最も急峻な中間調を含む図2に示すウ
インドウ画面(例えば、中間調ベタ画面に黒ウインドウ
を表示した画面)では、中間調エリア11に比べ、黒ウ
インドウを含むエリア10は電圧が数10mV程度下が
り、黒ウインドウ10を含む横方向の中間調エリア12
は、他の上下の中間調エリア11に比べ数10mV電圧
が下がるため、この電圧降下が輝度差となって現れ、ク
ロストークが発生する。この状況は図3のVref電圧
に示すとおりである。
Hereinafter, the details will be described. Usually Vr
In the current flowing by the ef voltage, the difference between the maximum value and the minimum value changes about twice as much depending on the display screen. That is, in the case of a normally white liquid crystal display device, the maximum value is shown on a black solid screen, and the minimum value is shown on a white solid screen. However, in the black solid screen and the white solid screen, since the voltage-luminance characteristic is in the saturation region, no crosstalk is observed. Therefore,
In the window screen shown in FIG. 2 including the steepest halftone of the voltage-luminance characteristic (for example, a screen in which a black window is displayed on a halftone solid screen), the area 10 including the black window has a higher voltage than the halftone area 11. Is reduced by about several tens of mV, and the horizontal halftone area 12 including the black window 10 is
In this case, the voltage is reduced by several tens of mV as compared with the other upper and lower halftone areas 11, and this voltage drop appears as a luminance difference, and crosstalk occurs. This situation is as shown by the Vref voltage in FIG.

【0013】液晶表示装置は線順次駆動なので、1ライ
ン内での電圧変動はほとんど画面上には現れないが、1
フレーム内では負荷の大小により電圧変動が発生する。
すなはち、このクロストークをなくすには、表示画面の
違いによるライン間の電圧差を小さくすればよく、この
ために、予め補正電圧選択回路7aでN段階の補正電圧
値を設定しておき、タイミングコントローラIC4内
で、1ライン毎の画像データにより補正する電圧値を上
記N段階の中から選ぶための信号を作り、補正電圧選択
回路7aに送る。補正電圧選択回路7aで選択された補
正電圧(図3に示す補正電圧)は、バッファ7bを通し
て電圧重畳回路7cに送られ、ここでDC/DCコンバ
ータ5からのVref電圧に重畳される。補正後のVr
ef電圧(図3参照)を基準として階調電圧生成回路6
で階調電圧を生成し、これがソースドライバへ印加され
る。
Since the liquid crystal display device is driven line-sequentially, voltage fluctuation within one line hardly appears on the screen.
Voltage fluctuations occur in the frame depending on the magnitude of the load.
That is, in order to eliminate the crosstalk, the voltage difference between the lines due to the difference in the display screen may be reduced. For this purpose, the correction voltage selection circuit 7a previously sets N-stage correction voltage values. In the timing controller IC4, a signal for selecting a voltage value to be corrected based on the image data for each line from among the N stages is generated and sent to the correction voltage selection circuit 7a. The correction voltage (correction voltage shown in FIG. 3) selected by the correction voltage selection circuit 7a is sent to the voltage superimposition circuit 7c through the buffer 7b, where it is superimposed on the Vref voltage from the DC / DC converter 5. Vr after correction
The grayscale voltage generation circuit 6 based on the ef voltage (see FIG. 3)
To generate a gray scale voltage, which is applied to the source driver.

【0014】上記補正電圧選択回路7aは、タイミング
コントローラIC4よりの信号により、N個の中から1
個の電圧を選択するようなマルチプレクサ構造を有する
回路である。補正電圧については、外部より調整できる
ようにしておく。
The correction voltage selection circuit 7a, based on a signal from the timing controller IC4, outputs one of N signals.
This is a circuit having a multiplexer structure for selecting a plurality of voltages. The correction voltage can be adjusted externally.

【0015】[0015]

【発明の効果】以上にように、この発明によれば、クロ
ストークの原因である負荷変動によるVref電圧の変
動を抑制するように回路を構成し、これを階調電圧生成
回路の基準電圧としているので、クロストークの少ない
高画質な液晶表示装置を実現できる。
As described above, according to the present invention, a circuit is configured to suppress the fluctuation of the Vref voltage due to the load fluctuation which causes the crosstalk, and this is used as the reference voltage of the gradation voltage generating circuit. Therefore, a high-quality liquid crystal display device with less crosstalk can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係る液晶表示装置
を示すブロック図である。
FIG. 1 is a block diagram showing a liquid crystal display device according to Embodiment 1 of the present invention.

【図2】 クロストークパターンの画面表示を示す図で
ある。
FIG. 2 is a diagram showing a screen display of a crosstalk pattern.

【図3】 1フレーム期間のVref電圧を示す波形図
である。
FIG. 3 is a waveform diagram showing a Vref voltage in one frame period.

【図4】 この発明の実施の形態1の補正電圧発生回路
の構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of a correction voltage generation circuit according to the first embodiment of the present invention.

【図5】 この発明の実施の形態1の階調電圧生成回路
の構成を示す回路図である。
FIG. 5 is a circuit diagram illustrating a configuration of a grayscale voltage generation circuit according to the first embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 液晶パネル、2 ゲートバス基板、3 ソースバス
基板、4 タイミングコントローラIC、5 DC/D
Cコンバータ、6 階調電圧生成回路、7 補正電圧発
生回路、10 黒ベタ表示エリア、11 中間調表示エ
リア、12 中間調表示エリア。
1 LCD panel, 2 gate bus board, 3 source bus board, 4 timing controller IC, 5 DC / D
C converter, 6 gradation voltage generation circuit, 7 correction voltage generation circuit, 10 solid black display area, 11 halftone display area, 12 halftone display area.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 液晶表示パネルの液晶セル毎にスイツチ
ング用トランジスタを有するアクティブマトリクス方式
の液晶表示装置において、階調電圧の基準となるリファ
レンス電圧(Vref電圧)の変動成分を補正する手段
を設けたことを特徴とする液晶表示装置。
In an active matrix type liquid crystal display device having a switching transistor for each liquid crystal cell of a liquid crystal display panel, a means for correcting a fluctuation component of a reference voltage (Vref voltage) serving as a reference of a gradation voltage is provided. A liquid crystal display device characterized by the above-mentioned.
【請求項2】 リファレンス電圧の変動成分を補正する
手段は、1ライン毎に、負荷に応じてN段階に区分され
た電圧より選択して補正電圧とする手段を備えたことを
特徴とする請求項1記載の液晶表示装置。
2. A means for correcting a fluctuation component of a reference voltage includes means for selecting a voltage divided into N stages according to a load for each line to obtain a correction voltage. Item 2. The liquid crystal display device according to item 1.
【請求項3】 リファレンス電圧の変動成分を補正する
手段は、補正電圧を外部より調整できるようにされてい
ることを特徴とする請求項1または請求項2記載の液晶
表示装置。
3. The liquid crystal display device according to claim 1, wherein the means for correcting the fluctuation component of the reference voltage is adapted to externally adjust the correction voltage.
JP7553897A 1997-03-27 1997-03-27 Liquid crystal display device Pending JPH10268844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7553897A JPH10268844A (en) 1997-03-27 1997-03-27 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7553897A JPH10268844A (en) 1997-03-27 1997-03-27 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH10268844A true JPH10268844A (en) 1998-10-09

Family

ID=13579095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7553897A Pending JPH10268844A (en) 1997-03-27 1997-03-27 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH10268844A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435082B1 (en) * 2000-05-30 2004-06-09 엔이씨 엘씨디 테크놀로지스, 엘티디. Liquid crystal display device
US7289095B2 (en) 2002-10-21 2007-10-30 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435082B1 (en) * 2000-05-30 2004-06-09 엔이씨 엘씨디 테크놀로지스, 엘티디. Liquid crystal display device
US7289095B2 (en) 2002-10-21 2007-10-30 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof

Similar Documents

Publication Publication Date Title
JP3288142B2 (en) Liquid crystal display device and driving method thereof
US6628253B1 (en) Picture display device and method of driving the same
JP4170666B2 (en) Liquid crystal display device and driving method thereof
US20220277705A1 (en) Display driver and display device
JPH06274133A (en) Driving circuit for display device, and display device
US20030231155A1 (en) Liquid crystal display device and method for driving the same
KR20060088867A (en) Liquid display device, projection type image display unit and active matrix display device
JP2004020657A5 (en)
US20060132422A1 (en) Method of driving liquid crystal display and liquid crystal display
WO2011074285A1 (en) Liquid crystal display device and drive method of liquid crystal display device
JPH10268844A (en) Liquid crystal display device
KR100298966B1 (en) Plane display device
JPH09269754A (en) Signal processing circuit of liquid crystal display device
JP2011197353A (en) Display device and driving method of the same
WO2007052421A1 (en) Display device, data signal drive line drive circuit, and display device drive method
JP3230405B2 (en) Liquid crystal display device and driving method thereof
JP2000305063A (en) Liquid crystal display device
JPH1124633A (en) Liquid crystal driving circuit
JP3216367B2 (en) Liquid crystal display device and driving method thereof
JPH0635416A (en) Method for driving active matrix type liquid crystal display device
JPH10307566A (en) Active matrix type liquid crystal display device
JPH08327981A (en) Liquid crystal driving method
JP2000020027A (en) Liquid crystal display device
JPS63304294A (en) Liquid crystal display device
JP2615573B2 (en) LCD drive system