JPH10262373A - Low distortion rectified power supply unit - Google Patents
Low distortion rectified power supply unitInfo
- Publication number
- JPH10262373A JPH10262373A JP8323697A JP8323697A JPH10262373A JP H10262373 A JPH10262373 A JP H10262373A JP 8323697 A JP8323697 A JP 8323697A JP 8323697 A JP8323697 A JP 8323697A JP H10262373 A JPH10262373 A JP H10262373A
- Authority
- JP
- Japan
- Prior art keywords
- input
- power supply
- capacitor
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】 本発明は、正弦波整流回路に関
するものであり、特に入力端子と出力端子との間が絶縁
された回路を有する低歪み整流電源装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sine wave rectifier circuit, and more particularly to a low distortion rectifier power supply having a circuit in which an input terminal and an output terminal are insulated.
【０００２】[0002]
【従来技術】 整流回路において、平滑回路にコンデン
サを含む回路は容易に低リプルを実現できるため、従来
より多く使用されてきている。しかし、入力電流波形は
歪み波形で、高調波を多く含み、また力率が低いという
問題点がある。この問題点を解決するため、種々の回路
が提案されている。2. Description of the Related Art In a rectifier circuit, a circuit including a capacitor in a smoothing circuit can easily realize low ripple, and thus has been used more than ever. However, there is a problem that the input current waveform is a distorted waveform, contains many harmonics, and has a low power factor. Various circuits have been proposed to solve this problem.
【０００３】 低ひずみ整流回路方式は、原理的に力率
１まで制御可能な回路方式、力率１までは制御できない
が構成の簡単な回路方式の２つの方向で検討されてい
る。後者の方式として２スイッチで構成した３相力率改
善回路が提案され電流波形改善の帰還制御なしで良い結
果が得られることが報告されている。The low-distortion rectifier circuit system has been studied in two directions: a circuit system that can control up to a power factor of 1 in principle, and a circuit system that cannot be controlled up to a power factor of 1 but has a simple configuration. As the latter method, a three-phase power factor correction circuit composed of two switches has been proposed, and it has been reported that good results can be obtained without feedback control for current waveform improvement.
【０００４】 その一例として、特開平７−３０３３７
６号公報において、以下の回路が提案されている。すな
わち、入力端子が交流電源に接続され、入力電流を正弦
波状にする正弦波整流回路において、前記交流電源の各
相端子に一端がそれぞれ接続され、他端を共通に接続し
た複数のコンデンサと、これらのコンデンサ及び前記交
流電源の接続点と正弦波整流回路の出力端子間に、それ
ぞれ接続されたダイオード及びリアクトルの直列接続回
路と、前記出力端子の他端と前記ダイオード及びリアク
トルの直列接続点間に、それぞれ接続されたダイオード
と、前記出力端子間に接続され、且つ相互の接続点が前
記複数のコンデンサの共通接続点に接続された２個のス
イッチング素子の直列接続回路と、前記スイッチング素
子にそれぞれ並列に接続される逆並列ダイオードと、こ
れらのスイッチング素子を、前記交流電源の周波数より
も高い周波数で交互にオン・オフ制御する制御手段とを
有することを特徴とする正弦波整流回路が提案されてい
る。この回路は、パルス幅制御なしで入力交流電圧のピ
ーク以上の整流電圧で波形改善ができる。また、スイッ
チング素子に流れる電流のピーク値は大きいが６スイッ
チ方式に比較し数が１／３なのでスイッチの利用率は高
い。などの特徴がある。As one example, Japanese Patent Application Laid-Open No. Hei 7-30337
In Japanese Patent Application Publication No. 6 (1994), the following circuit is proposed. That is, in a sine wave rectifier circuit in which an input terminal is connected to an AC power supply and an input current is sinusoidal, a plurality of capacitors each having one end connected to each phase terminal of the AC power supply and the other end commonly connected, Between the connection point of these capacitors and the AC power supply and the output terminal of the sine wave rectifier circuit, a series connection circuit of a diode and a reactor respectively connected, and between the other end of the output terminal and the series connection point of the diode and the reactor. A series connection circuit of two switching elements connected between the output terminals and a diode respectively connected thereto, and a mutual connection point is connected to a common connection point of the plurality of capacitors; and An anti-parallel diode connected in parallel with each of these switching elements, a frequency higher than the frequency of the AC power supply Sine wave rectifier circuit, characterized in that a control means for alternately on-off control has been proposed. This circuit can improve the waveform with a rectified voltage higher than the peak of the input AC voltage without pulse width control. Although the peak value of the current flowing through the switching element is large, the number of switches is one-third as compared with the six-switch system, so that the switch utilization is high. There are such features.
【０００５】[0005]
【発明が解決しようとする課題】 本発明は、この正弦
波整流回路の特徴を備えた上で、さらに入力端子と出力
端子との間の絶縁を保つ回路を得ることを課題とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a circuit having the characteristics of the sine wave rectifier circuit and further maintaining insulation between an input terminal and an output terminal.
【０００６】[0006]
【課題を解決するための手段】 本発明は、この課題を
解決するため、以下の手段を提案する。入力端子が交流
電源に接続される入力整流部と、変換部と、変成部と、
出力整流部とが順次接続されてなり、入力電流を低歪み
波形にする低歪み整流電源装置であって、これら入力整
流部と変換部の構成については、前記交流電源の各相端
子に一端がそれぞれ接続され、他端を共通に接続した複
数のコンデンサと、これらのコンデンサ及び前記交流電
源の接続点と前記入力整流部の出力端子間に、それぞれ
接続されたインダクタ及びダイオードの直列接続回路
と、前記入力整流部の出力端子の他端と前記ダイオード
及びインダクタの直列接続点間に、それぞれ接続された
ダイオードと、前記入力整流部の出力端子間に接続さ
れ、且つ相互の接続点が前記複数のコンデンサの共通接
続点に接続された２個のスイッチング素子の第１の直列
接続回路と、これらスイッチング素子にそれぞれ並列に
接続される逆並列ダイオードと、前記入力整流部の出力
端子間に接続された２個のスイッチング素子の第２の直
列接続回路と、これらスイッチング素子にそれぞれ並列
に接続される逆並列ダイオードと、前記スイッチング素
子の第１の直列接続回路の相互接続点と、前記スイッチ
ング素子の第２の直列接続回路の相互接続点とにそれぞ
れ接続された変換部の出力端子と、前記スイッチング素
子を前記交流電源の周波数よりも高い周波数で交互にオ
ン・オフ制御する制御手段とを有することを特徴とする
低歪み整流電源装置を提案する。Means for Solving the Problems The present invention proposes the following means to solve this problem. An input rectification unit whose input terminal is connected to an AC power supply, a conversion unit, a transformation unit,
An output rectification unit is sequentially connected to the low-distortion rectification power supply device for converting the input current into a low-distortion waveform. A plurality of capacitors each connected and the other end connected in common, a series connection circuit of inductors and diodes respectively connected between the connection terminals of these capacitors and the AC power supply and the output terminal of the input rectifier, The diode connected between the other end of the output terminal of the input rectifier and the series connection point of the diode and the inductor, the diode is connected between the output terminals of the input rectifier, and the mutual connection point is the plurality of terminals. A first series connection circuit of two switching elements connected to a common connection point of a capacitor, and an anti-parallel die connected in parallel to each of the switching elements A second series connection circuit of two switching elements connected between the output terminals of the input rectifier, an anti-parallel diode respectively connected in parallel to these switching elements, An output terminal of a converter connected to the interconnection point of the first series connection circuit and the interconnection point of the second series connection circuit of the switching element; and setting the switching element higher than the frequency of the AC power supply. A low-distortion rectified power supply device characterized by having a control means for performing on / off control alternately at a frequency.
【０００７】 また、前記スイッチング素子の各主端子
間にコンデンサを並列接続してＺＶＳスイッチングモー
ドとすることも提案する。It is also proposed that a capacitor be connected in parallel between the main terminals of the switching element to establish a ZVS switching mode.
【０００８】 さらに、前記変成部の入力端子にコンデ
ンサを直列接続して偏磁防止し、循環電流を低減するこ
とも提案する。[0008] Further, it is proposed that a capacitor is connected in series to the input terminal of the transformer to prevent the magnetization and reduce the circulating current.
【０００９】[0009]
【実施例】 図１は本発明にかかる低歪み整流電源装置
の一実施例である。まず、概要を説明すると、入力端子
11,12,13が３相交流電源（図示せず）に接続され、ここ
から入力整流部４と変換部５と変成部６と出力整流部７
とが順次接続され、出力端子81,82 に所定の直流出力を
得る。変換部５と変成部６には共通のスイッチング素子
SW1,SW2,SW3,SW4 を備えており、入力交流電源の周波数
よりも高い周波数で交互にオン・オフ制御する制御手段
（図示せず）により駆動される。FIG. 1 shows an embodiment of a low-distortion rectified power supply according to the present invention. First, an overview
11, 12 and 13 are connected to a three-phase AC power supply (not shown), from which an input rectifier 4, a converter 5, a transformer 6, and an output rectifier 7 are provided.
Are sequentially connected, and a predetermined DC output is obtained at the output terminals 81 and 82. A common switching element for the converter 5 and the transformer 6
SW1, SW2, SW3, and SW4 are provided, and are driven by control means (not shown) for alternately turning on and off at a frequency higher than the frequency of the input AC power supply.
【００１０】 つぎに、詳細に回路構成を説明する。入
力端子11,12,13にはそれぞれインダクタ31,32,33が接続
されて、入力整流部４の各相の入力端子に接続される。
この入力整流部４はダイオード41,42,43,44,45,46 がブ
リッジ接続されて構成される。この入力整流部４の両出
力端子には、互いに直列接続されたスイッチング素子SW
1,SW2 が接続される。また、入力端子11,12,13にはそれ
ぞれコンデンサ21,22,23が接続されて、各一端は共通接
続されて、スイッチング素子SW1,SW2 の共通接続点Ｃに
接続される。このスイッチング素子SW1,SW2 は、図示し
ない制御回路により入力交流より十分高い周波数で交互
にオンオフ駆動されて、その両端の点Ａ，Ｂ間には整流
出力が発生する。そして、この点Ａ，Ｂ間には、スイッ
チング素子SW1,SW2 のオンオフ駆動周波数に対応した平
滑用のコンデンサ47が接続される。Next, the circuit configuration will be described in detail. The inductors 31, 32, and 33 are connected to the input terminals 11, 12, and 13, respectively, and are connected to the input terminals of each phase of the input rectification unit 4.
The input rectifier 4 is configured by bridge-connecting diodes 41, 42, 43, 44, 45 and 46. Both output terminals of the input rectifying unit 4 have switching elements SW connected in series with each other.
1, SW2 is connected. Capacitors 21, 22, and 23 are connected to the input terminals 11, 12, and 13, respectively, and one ends of the capacitors are commonly connected to a common connection point C of the switching elements SW1 and SW2. The switching elements SW1 and SW2 are alternately turned on and off at a frequency sufficiently higher than the input AC by a control circuit (not shown), and a rectified output is generated between points A and B at both ends. A smoothing capacitor 47 corresponding to the on / off driving frequency of the switching elements SW1 and SW2 is connected between the points A and B.
【００１１】 スイッチング素子SW1,SW2 の両端にはそ
れぞれ、ダイオードD1,D2 およびコンデンサCZ1,CZ2 が
並列接続されている。ダイオードD1,D2 はスイッチング
素子SW1,SW2 の逆方向の電流を流せるようにするためで
あり、コンデンサCZ1,CZ2 は、ゼロ電圧スイッチング
（以下ＺＶＳと略する）動作を与えるためのものであ
る。[0011] Diodes D1, D2 and capacitors CZ1, CZ2 are connected in parallel to both ends of the switching elements SW1, SW2, respectively. The diodes D1 and D2 are for allowing a current in the reverse direction of the switching elements SW1 and SW2 to flow, and the capacitors CZ1 and CZ2 are for providing a zero voltage switching (hereinafter abbreviated as ZVS) operation.
【００１２】 スイッチング素子SW1,SW2 の両端に第２
のスイッチング素子の直列接続回路であるスイッチング
素子SW3,SW4 が接続される。これらスイッチング素子SW
3,SW4 の両端にもそれぞれ同様にダイオードD3,D4 とコ
ンデンサCZ3,CZ4 が並列接続される。４個のスイッチン
グ素子SW1,SW2,SW3,SW4 で、ブリッジインバータを形成
し、Ｃ点とＤ点との間に高周波スイッチング波形が発生
する。この高周波スイッチング出力をコンデンサＣｉを
介して変圧器T1の一次巻線N1に送られる。A second terminal is provided at both ends of the switching elements SW1 and SW2.
The switching elements SW3 and SW4, which are a series connection circuit of the switching elements, are connected. These switching elements SW
3. Diodes D3 and D4 and capacitors CZ3 and CZ4 are similarly connected in parallel to both ends of SW4. The four switching elements SW1, SW2, SW3, and SW4 form a bridge inverter, and a high-frequency switching waveform is generated between points C and D. This high-frequency switching output is sent to the primary winding N1 of the transformer T1 via the capacitor Ci.
【００１３】 変圧器T1の２次側には、ダイオード71,7
2 とチョークコイル73とコンデンサ74とからなる出力整
流部７により整流されて、出力端子81,82に所定の直流
出力を発生する。On the secondary side of the transformer T1, diodes 71, 7
The output is rectified by an output rectifying unit 7 including a power supply 2, a choke coil 73, and a capacitor 74 to generate a predetermined DC output at output terminals 81 and 82.
【００１４】 回路の動作について説明する。インダク
タ31,32,33のインダクタ群３に流れる電流については、
いわゆる昇圧チョッパ回路の動作におけるエネルギー蓄
積用として、電流は不連続モードで使用しスイッチSW1,
SW2 でコンデンサ21,22,23を介して入力電流を制御して
コンデンサ47に３相交流の整流電圧を得る。The operation of the circuit will be described. Regarding the current flowing through the inductor group 3 of the inductors 31, 32 and 33,
In order to store energy in the operation of the so-called step-up chopper circuit, the current is used in the discontinuous mode and the switches SW1 and SW1 are used.
The input current is controlled by the capacitor SW2 via the capacitors 21, 22, and 23 to obtain a three-phase AC rectified voltage on the capacitor 47.
【００１５】 スイッチング素子SW1,SW2 はスイッチン
グ素子SW3,SW4 とともにＺＶＳのブリッジコンバータを
構成し、変圧器T1を介して絶縁し、スイッチング素子SW
1,SW2 とスイッチング素子SW3,SW4 間のオンオフ駆動の
タイミングの位相差で３相交流の整流電圧（端子Ａ，Ｂ
間の電圧）と出力電圧（端子81，82間の電圧）の比率を
制御できる。３相交流の整流電圧を所定の値に保つた
め、出力電力に対応した周波数制御が必要となる。The switching elements SW1 and SW2 constitute a ZVS bridge converter together with the switching elements SW3 and SW4, and are insulated via the transformer T1.
Rectification voltage of three-phase alternating current (terminals A and B) by the phase difference of ON / OFF drive timing between SW1, SW2 and switching elements SW3, SW4.
The ratio of the output voltage (voltage between terminals 81 and 82) to the output voltage (voltage between terminals 81 and 82) can be controlled. In order to maintain the rectified voltage of the three-phase AC at a predetermined value, frequency control corresponding to the output power is required.
【００１６】 変圧器T1の電圧はスイッチング素子SW3,
SW4 のターンオフでゼロとなり、出力整流部７のチョー
クコイル73のエネルギーにより容易にスイッチング素子
SW3,SW4 は軽負荷までＺＶＳターンオンができる。さら
に、通常のＺＶＳブリッジ回路ではスイッチング素子SW
1,SW2 側のＺＶＳターンオンは変圧器T1のリーケイジ・
インダクタンスを含む回路の直列インダクタンスのエネ
ルギーで行うため、軽負荷時までＺＶＳの領域に保つの
は困難であるが、本発明においては、昇圧チョークの電
流がＺＶＳターンオンに効果的に作用し、軽負荷まで、
すべてのスイッチング素子のＺＶＳが可能となる。The voltage of the transformer T1 is equal to the switching element SW3,
It becomes zero when SW4 is turned off, and is easily switched by the energy of the choke coil 73 of the output rectifier 7.
SW3 and SW4 can turn on ZVS up to light load. Further, in a normal ZVS bridge circuit, the switching element SW
1, ZVS turn on of SW2 side is the leakage of transformer T1
It is difficult to maintain the voltage in the ZVS region until a light load, since the energy is obtained by the energy of the series inductance of the circuit including the inductance. However, in the present invention, the current of the boost choke effectively acts on the ZVS turn-on, Until,
ZVS of all the switching elements becomes possible.
【００１７】[0017]
【動作説明】 入力端子11、12、13は入力三相交流の各
相に接続されている。各入力端子に接続されているコン
デンサ21、22、23の相互接続点は、入力三相交流の疑似
疑似中性点N となり、スイッチング素子SW1 、スイッチ
ング素子SW2との接続点C と接続されている。 入力端子1
1、12、13と入力電源の中性点（図示されていない）と
の間には、それぞれVsin( ωt)、Vsin( ωt-2 π/3) 、
Vsin(ωt-4 π/3) の電圧が印加される。回路図上、変
成部6の漏れインダクタンスを含む配線のインダクタン
スをL1として表記した。このL1を説明上は漏れインダク
タンスと呼ぶこととする。商用三相交流の上記位相にお
いて変換周期のある1 周期t0<t<t8 に注目し動作説明を
する。商用三相交流の周波数に比べ変換周波数が十分に
高いとき、変換周期の1 周期中では商用三相交流の各相
電圧はほとんど変化しないと仮定する。回路動作は商用
三相交流の周期定常状態に達しているものとする。[Description of Operation] The input terminals 11, 12, and 13 are connected to each phase of the input three-phase alternating current. The interconnection point of the capacitors 21, 22, and 23 connected to each input terminal is a pseudo-neutral point N of the input three-phase AC, and is connected to a connection point C between the switching element SW1 and the switching element SW2. . Input terminal 1
Vsin (ωt), Vsin (ωt-2π / 3), Vsin (ωt), Vsin (ωt)
A voltage of Vsin (ωt-4 π / 3) is applied. In the circuit diagram, the inductance of the wiring including the leakage inductance of the transformation unit 6 is represented as L1. This L1 is called a leakage inductance for the sake of explanation. The operation will be described focusing on one cycle t0 <t <t8 having a conversion cycle in the above phase of the commercial three-phase alternating current. When the conversion frequency is sufficiently higher than the frequency of the commercial three-phase alternating current, it is assumed that each phase voltage of the commercial three-phase alternating current hardly changes during one conversion cycle. It is assumed that the circuit operation has reached the cyclic steady state of commercial three-phase alternating current.
【００１８】 図２は、位相がωt ＝17π/36 のときの
電圧電流等の関係を示す波形図であって、負荷が定格負
荷状態のときを示す。FIG. 2 is a waveform diagram showing the relationship between the voltage and the current when the phase is ωt = 17π / 36, and shows a case where the load is in a rated load state.
【００１９】 図３は、位相がωt ＝17π/36 のときの
電圧電流等の関係を示す波形図であって、負荷が軽い負
荷状態のときを示す。以下の説明にはこれら、図２、図
３を参照する。FIG. 3 is a waveform diagram showing the relationship between the voltage and the current when the phase is ωt = 17π / 36, and shows a state where the load is light. 2 and 3 will be referred to in the following description.
【００２０】[0020]
【区間Ａ t < t0】 スイッチング素子SW2 とスイッチ
ング素子SW3 がオン、スイッチング素子SW1 とスイッチ
ング素子SW4 がオフ状態である。 コンデンサ47、スイッ
チング素子SW3 、巻線N1、コンデンサCi、スイッチング
素子SW2を介して電流が流れ、変成部6を介して出力整流
部へエネルギーを伝達している。上記電流の大きさは、
出力電流によって決まる。疑似中性点N 、接続点C 、ス
イッチング素子SW2 、ダイオード45、46、インダクタ3
2 、33、入力端子12、13を介して電流が流れインダクタ
32、33のそれぞれにエネルギーを蓄積する。[Section At <t0] The switching elements SW2 and SW3 are on, and the switching elements SW1 and SW4 are off. A current flows through the capacitor 47, the switching element SW3, the winding N1, the capacitor Ci, and the switching element SW2, and transmits energy to the output rectifier through the transformer 6. The magnitude of the current is
Determined by output current. Pseudo neutral point N, connection point C, switching element SW2, diodes 45, 46, inductor 3
Current flows through input terminals 12 and 13
Stores energy in each of 32 and 33.
【００２１】[0021]
【区間Ｂ t0≦t < t1】 時刻t0でスイッチング素子SW
3 をオフする。スイッチング素子SW3 に流れていた電流
が、コンデンサCZ3 へ転流するためスイッチング素子SW
3 は、ＺＶＳターンオフする。チョークコイル73のエネ
ルギーによってコンデンサ47、コンデンサCZ3 、巻線N
1、コンデンサCi、スイッチング素子SW2 を介する電流
と、巻線N1、コンデンサCi、スイッチング素子SW2 、コ
ンデンサCZ4 を介する電流とが流れ、巻線N1の電圧がゼ
ロになるまでコンデンサCZ3 を充電、コンデンサCZ4 を
放電し、その後漏れインダクタンスL1のエネルギーでコ
ンデンサ47の電圧と等しくなるまでコンデンサCZ3を充
電、電圧がゼロになるまでコンデンサCZ4を放電し、ダ
イオードD4が導通、巻線N1、コンデンサCi、スイッチン
グ素子SW2 、ダイオードD4を介して漏れインダクタンス
L1に起因する循環電流が流れる。コンデンサCiの電圧に
よって漏れインダクタンスL1のエネルギーが減少し、循
環電流が減少する。ダイオードD4、スイッチング素子SW
4 、コンデンサCZ4 で構成されるアームの電流が正にな
る前にスイッチング素子SW4 をターンオンさせ、ＺＶＳ
電圧ターンオンさせる。[Section B t0 ≦ t <t1] Switching element SW at time t0
Turn off 3. Since the current flowing through the switching element SW3 is commutated to the capacitor CZ3, the switching element SW3
3 turns off ZVS. Capacitor 47, capacitor CZ3, winding N by the energy of choke coil 73
1.The current through the capacitor Ci and the switching element SW2 and the current through the winding N1, the capacitor Ci, the switching element SW2 and the capacitor CZ4 flow, and the capacitor CZ3 is charged until the voltage of the winding N1 becomes zero. And then charge the capacitor CZ3 with the energy of the leakage inductance L1 until it becomes equal to the voltage of the capacitor 47, discharge the capacitor CZ4 until the voltage becomes zero, conduct the diode D4, conduct the winding N1, the capacitor Ci, and the switching element. SW2, leakage inductance through diode D4
A circulating current caused by L1 flows. The energy of the leakage inductance L1 decreases due to the voltage of the capacitor Ci, and the circulating current decreases. Diode D4, switching element SW
4. Turn on the switching element SW4 before the current of the arm composed of the capacitor CZ4 becomes positive.
Turn on the voltage.
【００２２】[0022]
【区間Ｃ t1≦t < t2】 時刻t1でスイッチング素子SW
2 をオフする。スイッチング素子SW2 に流れていた電流
が、コンデンサCZ2 へ転流するためスイッチング素子SW
2 は、ZVS ターンオフする。巻線N1、コンデンサCi、コ
ンデンサCZ2、ダイオードD4を介する電流と前記インダ
クタ32、33の電流とがコンデンサCZ2をその電圧がコン
デンサ47の電圧と等しくなるまで充電し、さらに、巻線
N1、コンデンサCi、コンデンサCZ1 、コンデンサ47、ダ
イオードD4を介して流れる電流と疑似中性点N 、接続点
C 、コンデンサCZ1 、コンデンサ47、ダイオード45、4
6、インダクタ32、33、入力端子12、13を介して流れる
インダクタ32、33のエネルギー放出電流とでコンデンサ
CZ1 を電圧ゼロまで放電し、ダイオードD1が導通する。
コンデンサCZ1 の電圧が疑似中性点N と入力端子11との
間の電圧よりも下がった時点でダイオード41が導通し、
入力端子11、インダクタ31、ダイオード41、ダイオード
D1、接続点C 、疑似中性点N を介する電流が流れ始めイ
ンダクタ31へエネルギーの蓄積を始める。インダクタ3
2、33に蓄積したエネルギーが疑似中性点N 、接続点C
、ダイオードD1、コンデンサ47、ダイオード45、46、
インダクタ32、33、入力端子12、13を介する電流として
コンデンサ47へ放出される。[Section Ct1 ≦ t <t2] Switching element SW at time t1
Turn 2 off. Since the current flowing through the switching element SW2 is commutated to the capacitor CZ2, the switching element SW2
2, ZVS turn off. The current through the winding N1, the capacitor Ci, the capacitor CZ2, the diode D4 and the current in the inductors 32 and 33 charge the capacitor CZ2 until its voltage becomes equal to the voltage of the capacitor 47.
Current flowing through N1, capacitor Ci, capacitor CZ1, capacitor 47, diode D4 and pseudo-neutral point N, connection point
C, capacitor CZ1, capacitor 47, diodes 45, 4
6.Capacitor with inductor 32,33, energy release current of inductor 32,33 flowing through input terminal 12,13
Discharge CZ1 to zero voltage and diode D1 conducts.
When the voltage of the capacitor CZ1 falls below the voltage between the pseudo neutral point N and the input terminal 11, the diode 41 conducts,
Input terminal 11, inductor 31, diode 41, diode
A current starts to flow through D1, the connection point C, and the pseudo-neutral point N, and energy storage in the inductor 31 starts. Inductor 3
The energy stored in 2 and 33 is the pseudo neutral point N and the connection point C
, Diode D1, capacitor 47, diodes 45, 46,
The current is discharged to the capacitor 47 as a current through the inductors 32 and 33 and the input terminals 12 and 13.
【００２３】[0023]
【区間Ｄ t2≦t < t3】 ダイオードD4、スイッチング
素子SW4 、コンデンサCZ4 で構成されるアームの電流が
時刻t2で正に転ずる。インダクタ32、33のエネルギー放
出電流でダイオードD1が導通しているため、コンデンサ
47、ダイオードD1、コンデンサCi、巻線N1、スイッチン
グ素子SW4 を通る電流が変成部6 を介して出力整流部へ
エネルギー伝達を始める。ダイオードD1の電流がゼロに
なる前、即ち上記スイッチング素子SW4 の電流とインダ
クタ31の電流の和が、インダクタ32、33のエネルギー放
出電流の和よりも小さいうちにスイッチング素子SW1 を
ターンオンさせ、ＺＶＳターンオンさせる。[Section Dt2 ≦ t <t3] The current of the arm including the diode D4, the switching element SW4, and the capacitor CZ4 turns positive at time t2. Since the diode D1 is conducting due to the energy emission current of the inductors 32 and 33, the capacitor
47, the current passing through the diode D1, the capacitor Ci, the winding N1, and the switching element SW4 starts transferring energy to the output rectifier through the transformer 6. Before the current of the diode D1 becomes zero, that is, while the sum of the current of the switching element SW4 and the current of the inductor 31 is smaller than the sum of the energy emission currents of the inductors 32 and 33, the switching element SW1 is turned on, and the ZVS is turned on. Let it.
【００２４】[0024]
【区間Ｅ t3≦t < t4】 ダイオードD1、スイッチング
素子SW1 、コンデンサCZ1 で構成されるアームの電流が
時刻t3で正に転ずる。[Section Et3 ≦ t <t4] The current of the arm including the diode D1, the switching element SW1, and the capacitor CZ1 turns positive at time t3.
【００２５】[0025]
【区間Ｆ t4≦t < t5】 時刻t4でスイッチング素子SW
4 をオフする。スイッチング素子SW4に流れていた電流
が、コンデンサCZ4へ転流するためスイッチング素子SW4
は、ZVS ターンオフするチョークコイル73のエネルギ
ーによってコンデンサ47、スイッチング素子SW1 、コン
デンサCi、巻線N1、コンデンサCZ4 を介する電流と、巻
線N1、コンデンサCZ3 、スイッチング素子SW1 、コンデ
ンサCiを介する電流とが流れ、巻線N1の電圧がゼロにな
るまでコンデンサCZ4 を充電、コンデンサCZ3 を放電
し、その後漏れインダクタンスL1のエネルギーでコンデ
ンサ47の電圧と等しくなるまでコンデンサCZ4 を充電、
電圧がゼロになるまでコンデンサCZ3 を放電し、ダイオ
ードD3が導通、巻線N1、ダイオードD3、スイッチング素
子SW1 、コンデンサCiを介して漏れインダクタンスL1に
起因する循環電流が流れる。コンデンサCiの電圧によっ
て漏れインダクタンスL1のエネルギーが減少し、循環電
流が減少する。ダイオードD3、スイッチング素子SW3 、
コンデンサCZ3 で構成されるアームの電流が正になる前
にスイッチング素子SW3 をターンオンさせ、ZVS ターン
オンさせる。[Section Ft4 ≦ t <t5] Switching element SW at time t4
Turn off 4. Since the current flowing through the switching element SW4 is commutated to the capacitor CZ4, the switching element SW4
The current flowing through the capacitor 47, the switching element SW1, the capacitor Ci, the winding N1, and the capacitor CZ4 and the current flowing through the winding N1, the capacitor CZ3, the switching element SW1, and the capacitor Ci are generated by the energy of the choke coil 73 that turns off the ZVS. Flows, charges the capacitor CZ4 until the voltage of the winding N1 becomes zero, discharges the capacitor CZ3, and then charges the capacitor CZ4 until the energy of the leakage inductance L1 becomes equal to the voltage of the capacitor 47,
The capacitor CZ3 is discharged until the voltage becomes zero, the diode D3 conducts, and a circulating current caused by the leakage inductance L1 flows through the winding N1, the diode D3, the switching element SW1, and the capacitor Ci. The energy of the leakage inductance L1 decreases due to the voltage of the capacitor Ci, and the circulating current decreases. Diode D3, switching element SW3,
Before the current of the arm formed by the capacitor CZ3 becomes positive, the switching element SW3 is turned on, and the ZVS is turned on.
【００２６】[0026]
【区間Ｇ t5≦t < t6】 時刻t5でスイッチング素子SW
1 をオフする。スイッチング素子SW1 に流れていた電流
が、コンデンサCZ1 へ転流するためスイッチング素子SW
1 は、ZVS ターンオフする。巻線N1、ダイオードD3、コ
ンデンサCZ1、コンデンサCiを介する電流と前記インダ
クタ31の電流とがコンデンサCZ1 をその電圧がコンデン
サ47の電圧と等しくなるまで充電し、さらに、巻線N1、
ダイオードD3、コンデンサ47、ダイオードD2、コンデン
サCiを介して流れる電流と入力端子11、インダクタ31、
ダイオード41、コンデンサ47、コンデンサCZ2 、接続点
C 、疑似中性点N を介して流れるインダクタ31のエネル
ギー放出電流とでコンデンサCZ2 を電圧ゼロまで放電
し、ダイオードD2が導通する。コンデンサCZ2 の電圧が
疑似中性点N と入力端子12との間の電圧よりも下がった
時点でダイオード45が導通し、疑似中性点N と入力端子
13との間の電圧よりも下がった時点でダイオード46が導
通する。疑似中性点N 、接続点C 、ダイオードD2、ダイ
オード45、46、インダクタ32、33、入力端子12、13を介
する電流が流れインダクタ32、33へのエネルギーの蓄積
を始める。インダクタ31に蓄積したエネルギーが入力端
子11、インダクタ31、ダイオード41、コンデンサ47、ダ
イオードD2、接続点C 、疑似中性点N を介する電流とし
てコンデンサ47へ放出される。[Section G t5 ≤ t <t6] Switching element SW at time t5
Turn 1 off. Since the current flowing through the switching element SW1 is commutated to the capacitor CZ1, the switching element SW1
1 turns off the ZVS. The current through the winding N1, the diode D3, the capacitor CZ1, the capacitor Ci and the current of the inductor 31 charge the capacitor CZ1 until its voltage becomes equal to the voltage of the capacitor 47, and further, the winding N1,
The current flowing through the diode D3, the capacitor 47, the diode D2, the capacitor Ci and the input terminal 11, the inductor 31,
Diode 41, capacitor 47, capacitor CZ2, connection point
C discharges the capacitor CZ2 to zero voltage with the energy release current of the inductor 31 flowing through the pseudo neutral point N, and the diode D2 conducts. When the voltage of the capacitor CZ2 falls below the voltage between the pseudo neutral point N and the input terminal 12, the diode 45 conducts, and the pseudo neutral point N and the input terminal
When the voltage falls below 13, the diode 46 becomes conductive. A current flows through the pseudo-neutral point N, the connection point C, the diode D2, the diodes 45 and 46, the inductors 32 and 33, and the input terminals 12 and 13 to start storing energy in the inductors 32 and 33. The energy stored in the inductor 31 is released to the capacitor 47 as a current via the input terminal 11, the inductor 31, the diode 41, the capacitor 47, the diode D2, the connection point C, and the pseudo neutral point N.
【００２７】[0027]
【区間Ｈ t6≦t < t7】 ダイオードD3、スイッチング
素子SW3 、コンデンサCZ3 で構成されるアームの電流が
時刻t6で正に転ずる。インダクタ31のエネルギー放出電
流でダイオードD2が導通しているので、コンデンサ47、
スイッチング素子SW3 、巻線N1、コンデンサCi、ダイオ
ードD2を通る電流が変成部6を介して出力整流部へエネ
ルギー伝達を始める。ダイオードD2の電流がゼロになる
前、即ち上記スイッチング素子SW3 の電流とインダクタ
32、33の電流との和が、インダクタ31のエネルギー放出
電流よりも小さいうちにスイッチング素子SW2 をターン
オンさせZVS ターンオンさせる。[Section Ht6 ≦ t <t7] The current of the arm including the diode D3, the switching element SW3, and the capacitor CZ3 turns positive at time t6. Since the diode D2 is conducting by the energy emission current of the inductor 31, the capacitor 47,
The current passing through the switching element SW3, the winding N1, the capacitor Ci, and the diode D2 starts transferring energy to the output rectifier through the transformer 6. Before the current of the diode D2 becomes zero, that is, the current of the switching element SW3 and the inductor
While the sum of the currents of 32 and 33 is smaller than the energy emission current of inductor 31, switching element SW2 is turned on and ZVS is turned on.
【００２８】[0028]
【区間Ｉ t7≦t < t8】 ダイオードD2、スイッチング
素子SW2 、コンデンサCZ2 で構成されるアームの電流が
時刻t7で正に転ずる。以上の動作を繰り返し電力を伝達
する巻線N1に流れる電流は、チョークコイル73に流れる
電流で決定されているが、インダクタ31、32、33に流れ
る電流は、入力電圧、各インダクタのインダクタンスと
スイッチング素子SW1 、SW2 のオン時間、オンオフ比に
関連し、チョークコイル73に流れる電流とは無関係であ
る。このため、入力電力を出力電力と等しくするため
に、スイッチング素子SW1、SW2のオンオフ比を固定し、
変換周波数を可変する。出力電力を制御するためには、
スイッチング素子SW1 、SW2 のオンオフタイミングと、
巻線N1を介して相対するスイッチング素子SW4 、SW3 の
オンオフタイミングとをずらし出力整流部への電力供給
調整をする。[Section It7 ≦ t <t8] The current of the arm including the diode D2, the switching element SW2, and the capacitor CZ2 turns positive at time t7. The current flowing through the winding N1 that transmits power by repeating the above operation is determined by the current flowing through the choke coil 73, but the current flowing through the inductors 31, 32, and 33 is determined by the input voltage, the inductance of each inductor, and the switching current. This is related to the on-time and the on-off ratio of the elements SW1 and SW2, and is independent of the current flowing through the choke coil 73. Therefore, in order to make the input power equal to the output power, the on / off ratio of the switching elements SW1 and SW2 is fixed,
Variable conversion frequency. To control the output power,
On / off timing of switching elements SW1 and SW2,
The power supply to the output rectifier is adjusted by shifting the on / off timing of the switching elements SW4 and SW3 that are opposed to each other via the winding N1.
【００２９】[0029]
【シミュレーション】 解析時間とデータ量を低減する
ため、スイッチング周波数は商用周波数より十分高く商
用周波数は高周波スイッチングに対して直流と近似でき
ると仮定してシミュレーションを行った。[Simulation] In order to reduce the analysis time and the amount of data, a simulation was performed on the assumption that the switching frequency was sufficiently higher than the commercial frequency and the commercial frequency could approximate DC with high-frequency switching.
【００３０】 直流電源はシミュレーション時のある位
相に対応する入力交流を表し、それぞれの直流電圧を３
相の正弦波の式で与えた。位相をパラメータとして各直
流電圧に対して高周波スイッチングの周期定常状態をも
とめ、位相を変え交流入力の一周期を検討した。The DC power source represents an input AC corresponding to a certain phase at the time of the simulation, and each DC voltage is set to 3
The phase sine wave was given by the equation. Using the phase as a parameter, the periodic steady state of high-frequency switching was obtained for each DC voltage, and the phase was changed to examine one cycle of the AC input.
【００３１】 図４は、位相が80度、定格負荷時の各部
波形を示す。変圧器T1の１次巻線N1の電流iN1 はスイッ
チング素子SW3,SW4 がターンオフ後、低減している。変
圧器T1の１次巻線N1に直列接続されている循環電流低減
用及び偏磁防止用のコンデンサCiの電圧による効果であ
る。FIG. 4 shows waveforms at various points when the phase is 80 degrees and the rated load is applied. The current iN1 of the primary winding N1 of the transformer T1 decreases after the switching elements SW3 and SW4 are turned off. This is due to the effect of the voltage of the circulating current reducing and bias preventing capacitor Ci connected in series with the primary winding N1 of the transformer T1.
【００３２】 図５は、シミュレーション時にパラメー
タとした位相をX軸として交流入力電流変換した場合の
波形を示す。このときの３相整流電圧は交流電圧ピーク
値の1.25倍である。FIG. 5 shows a waveform when the AC input current conversion is performed with the phase used as a parameter during the simulation as the X axis. The three-phase rectified voltage at this time is 1.25 times the peak value of the AC voltage.
【００３３】 図６は、その定挌負荷時（20kHz)のスペ
クトル解析を示す。昇圧チョークの不連続モードを利用
し電流波形を低歪みに改善する方式は、整流電圧が高い
ほど波形が改善されるが、この図４の結果は、この方式
が1.25程度でも良い波形が得られることを示している。FIG. 6 shows a spectrum analysis under the rated load (20 kHz). In the method of improving the current waveform to low distortion by using the discontinuous mode of the boost choke, the waveform is improved as the rectified voltage is higher. The result of FIG. 4 shows that a good waveform can be obtained even if this method is about 1.25. It is shown that.
【００３４】 図７は、定挌負荷時（20kHz ）のときの
各スイッチング素子の電圧電流波形である。FIG. 7 shows a voltage-current waveform of each switching element under a rated load (20 kHz).
【００３５】 図８は、1/4 負荷時（80kHz ）のときの
各スイッチング素子の電圧電流波形を示す。スイッチン
グ素子SW1 の電流isw1、スイッチング素子SW2 の電流is
w2の波形から、昇圧チョッパ動作用のインダクタ群３の
電流がスイッチング素子SW1,SW2 のＺＶＳターンオンに
効果的に作用し、軽負荷までスイッチング素子SW1,SW2
のＺＶＳターンオンが実現できることを示している。FIG. 8 shows a voltage-current waveform of each switching element at the time of 1/4 load (80 kHz). Current isw1 of switching element SW1, current isw of switching element SW2
From the waveform of w2, the current of the inductor group 3 for boost chopper operation effectively acts on the ZVS turn-on of the switching elements SW1 and SW2, and the switching elements SW1 and SW2 up to light load.
Can be realized.
【００３６】 図９は、出力電流とスイッチング周波数
の関係を示す。出力電流基本特性は周波数に反比例す
る。下記の表１にスペクトル解析から計算した出力電流
と入力電流のひずみ率を示す。FIG. 9 shows the relationship between the output current and the switching frequency. The output current basic characteristic is inversely proportional to the frequency. Table 1 below shows the output current and the input current distortion rate calculated from the spectrum analysis.
【表１】 [Table 1]
【００３７】[0037]
【発明の効果】 本発明は以上述べたような特徴を有し
ており、４スイッチ構成の絶縁出力低歪み整流電源装置
を提案し、帰還制御なしで入力電流ひずみを小さくで
き、すべてのスイッチング素子が広負荷範囲にわたり、
ゼロ電圧スイッチングができるものであり、高力率、高
効率で経済的な整流電源装置を得ることができる。The present invention has the features described above, and proposes an insulated output low distortion rectifying power supply device having a four-switch configuration, which can reduce the input current distortion without feedback control and can reduce all the switching elements. Over a wide load range,
A zero-voltage switching can be performed, and a high power factor, high efficiency and economical rectified power supply can be obtained.
【図１】 本発明に係る低歪み整流電源装置の一実施例
を示す。FIG. 1 shows an embodiment of a low distortion rectified power supply device according to the present invention.
【図２】 本発明に係る低歪み整流電源装置の電圧電流
等の関係を示す波形であって、負荷が定格負荷状態のと
きを示す。FIG. 2 is a waveform showing a relationship between a voltage and a current of the low distortion rectified power supply device according to the present invention, showing a case where a load is in a rated load state.
【図３】 本発明に係る低歪み整流電源装置の電圧電流
等の関係を示す波形であって、負荷が軽い負荷状態のと
きを示す。FIG. 3 is a waveform showing the relationship between the voltage and the current of the low distortion rectified power supply device according to the present invention, showing a light load state.
【図４】 本発明に係る低歪み整流電源装置のシミュレ
ーションによる各部の電流波形を示す。FIG. 4 shows a current waveform of each part by simulation of the low distortion rectified power supply device according to the present invention.
【図５】 本発明に係る低歪み整流電源装置のシミュレ
ーションによる商用交流入力電流波形を示す。FIG. 5 shows a commercial AC input current waveform obtained by simulating the low distortion rectified power supply device according to the present invention.
【図６】 本発明に係る低歪み整流電源装置のシミュレ
ーションによる入力電流のスペクトラムを示す。FIG. 6 shows a spectrum of an input current by simulation of the low distortion rectified power supply device according to the present invention.
【図７】 本発明に係る低歪み整流電源装置の定格負荷
時のシミュレーションによるスイッチの電圧電流波形を
示す。FIG. 7 shows a voltage-current waveform of a switch by a simulation of the low-distortion rectified power supply device according to the present invention at a rated load.
【図８】 本発明に係る低歪み整流電源装置の１／４負
荷時のシミュレーションによるスイッチの電圧電流波形
を示す。FIG. 8 shows a voltage-current waveform of a switch by a simulation of a 1/4 load of the low distortion rectified power supply device according to the present invention.
【図９】 本発明に係る低歪み整流電源装置のシミュレ
ーションによる出力電流とスイッチング周波数との関係
を示す。FIG. 9 shows a relationship between an output current and a switching frequency by simulation of the low distortion rectified power supply device according to the present invention.
２…コンデンサ群 ３…インダクタ群 ４…入力整
流部 ５…変換部 ６…変成部 ７…出力整
流部 11,12,13…入力端子 21,22,23…コンデンサ 31,32,
33…インダクタ 41,42,43,44,45,46 …ダイオード 47…コンデンサ 71,72 …ダイオード 73…チョークコイル 74…コンデ
ンサ 81,82 …出力端子 Ci…コンデンサ CZ1,CZ2,CZ3,CZ4 …コンデンサ D1,D
2,D3,D4 …ダイオード SW1,SW2,SW3,SW4 …スイッチング素子 T1…変圧器2 ... Capacitor group 3 ... Inductor group 4 ... Input rectification unit 5 ... Conversion unit 6 ... Transformation unit 7 ... Output rectification unit 11,12,13 ... Input terminal 21,22,23 ... Capacitor 31,32,
33… Inductor 41,42,43,44,45,46… Diode 47… Capacitor 71,72… Diode 73… Choke coil 74… Capacitor 81,82… Output terminal Ci… Capacitor CZ1, CZ2, CZ3, CZ4… Capacitor D1 , D
2, D3, D4… Diode SW1, SW2, SW3, SW4… Switching element T1… Transformer
Claims (3)
部と、変換部と、変成部と、出力整流部とが順次接続さ
れてなり、入力電流を低歪み波形にする低歪み整流電源
装置であって、これら入力整流部と変換部の構成につい
ては、 前記交流電源の各相端子に一端がそれぞれ接続され、他
端を共通に接続した複数のコンデンサと、 これらのコンデンサ及び前記交流電源の接続点と前記入
力整流部の出力端子間に、それぞれ接続されたインダク
タ及びダイオードの直列接続回路と、 前記入力整流部の出力端子の他端と前記ダイオード及び
インダクタの直列接続点間に、それぞれ接続されたダイ
オードと、 前記入力整流部の出力端子間に接続され、且つ相互の接
続点が前記複数のコンデンサの共通接続点に接続された
２個のスイッチング素子の第１の直列接続回路と、 これらスイッチング素子にそれぞれ並列に接続される逆
並列ダイオードと、 前記入力整流部の出力端子間に接続された２個のスイッ
チング素子の第２の直列接続回路と、 これらスイッチング素子にそれぞれ並列に接続される逆
並列ダイオードと、 前記スイッチング素子の第１の直列接続回路の相互接続
点と、前記スイッチング素子の第２の直列接続回路の相
互接続点とにそれぞれ接続された変換部の出力端子と、 前記スイッチング素子を前記交流電源の周波数よりも高
い周波数で交互にオン・オフ制御する制御手段とを有す
ることを特徴とする低歪み整流電源装置。An input rectifier having an input terminal connected to an AC power supply, a converter, a transformer, and an output rectifier are sequentially connected to form a low-distortion rectified power supply for converting an input current into a low-distortion waveform. The input rectifying unit and the converting unit include a plurality of capacitors each having one end connected to each phase terminal of the AC power supply and the other end commonly connected, and a plurality of these capacitors and the AC power supply. And a series connection circuit of an inductor and a diode respectively connected between the connection point of the input rectification unit and the output terminal of the input rectification unit, and between the other end of the output terminal of the input rectification unit and the series connection point of the diode and the inductor, respectively. A second diode connected between the connected diode and an output terminal of the input rectifier and having a mutual connection point connected to a common connection point of the plurality of capacitors; 1 series-connected circuit; an anti-parallel diode connected in parallel to each of these switching elements; a second series-connected circuit of two switching elements connected between the output terminals of the input rectifier; An anti-parallel diode connected in parallel to each of the elements; a conversion element connected to an interconnection point of a first series connection circuit of the switching element; and a conversion element connected to an interconnection point of a second series connection circuit of the switching element. A low distortion rectifying power supply device comprising: an output terminal of the unit; and control means for alternately turning on and off the switching element at a frequency higher than the frequency of the AC power supply.
デンサを並列接続してＺＶＳスイッチングモードとする
ことを特徴とする請求項１に記載の低歪み整流電源装
置。2. The low-distortion rectified power supply device according to claim 1, wherein a capacitor is connected in parallel between the main terminals of the switching element to set a ZVS switching mode.
接続して偏磁防止し，さらに循環電流を低減することを
特徴とする請求項１または請求項２に記載の低歪み整流
電源装置。3. The low-distortion rectifying power supply device according to claim 1, wherein a capacitor is connected in series to an input terminal of the transformation unit to prevent demagnetization and further reduce a circulating current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08323697A JP3574726B2 (en) | 1997-03-17 | 1997-03-17 | Low distortion rectification power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08323697A JP3574726B2 (en) | 1997-03-17 | 1997-03-17 | Low distortion rectification power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10262373A true JPH10262373A (en) | 1998-09-29 |
| JP3574726B2 JP3574726B2 (en) | 2004-10-06 |
Family
ID=13796699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08323697A Expired - Fee Related JP3574726B2 (en) | 1997-03-17 | 1997-03-17 | Low distortion rectification power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574726B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013158239A (en) * | 2012-01-31 | 2013-08-15 | Delta Electronics Inc | Three-phase soft-switched power-factor correction rectifiers |
-
1997
- 1997-03-17 JP JP08323697A patent/JP3574726B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013158239A (en) * | 2012-01-31 | 2013-08-15 | Delta Electronics Inc | Three-phase soft-switched power-factor correction rectifiers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3574726B2 (en) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6942852B2 (en) | Insulated DC / DC converter for wide output voltage range and its control method | |
| US8102678B2 (en) | High power factor isolated buck-type power factor correction converter | |
| US6026006A (en) | Integrated three-phase power converter and method of operation thereof | |
| Maali et al. | Double-deck buck-boost converter with soft switching operation | |
| US11601060B2 (en) | Switch-mode power supplies including three-level LLC circuits for low line and high line operation | |
| Siwakoti et al. | Power electronics converters—An overview | |
| JP3344356B2 (en) | Switching power supply | |
| US11296607B2 (en) | DC-DC converter | |
| US11146176B2 (en) | Switch-mode power supplies including three-level LLC circuits | |
| Coccia et al. | Wide input voltage range compensation in DC/DC resonant architectures for on-board traction power supplies | |
| Jeong et al. | An interleaved active-clamp forward converter modified for reduced primary conduction loss without additional components | |
| KR20190115364A (en) | Single and three phase combined charger | |
| JP3574726B2 (en) | Low distortion rectification power supply | |
| JP4769395B2 (en) | DC / DC converter | |
| JP2002247839A (en) | Dc-dc converter and method of adjusting the same | |
| Barbosa et al. | A three-level isolated power factor correction circuit with zero voltage switching | |
| JP3372868B2 (en) | Current control type inverter circuit, control method therefor, capacitor charger and laser device provided with the same | |
| JP3767446B2 (en) | Variable output DC / DC converter | |
| KR102640321B1 (en) | Equipment and method of resonant flyback power conversion using a microcontroller | |
| JP2003348834A (en) | Single-phase step-up/down converter | |
| CN107332452B (en) | AC-DC conversion circuit control method and circuit thereof | |
| JP3725378B2 (en) | Single phase buck-boost high power factor converter | |
| JPH0678537A (en) | Switching power supply equipment | |
| JP4305935B2 (en) | Switching power supply | |
| JP2004007907A (en) | Switching power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |