JPH10256907A - Circuit for generating reference pulse - Google Patents
Circuit for generating reference pulseInfo
- Publication number
- JPH10256907A JPH10256907A JP9074506A JP7450697A JPH10256907A JP H10256907 A JPH10256907 A JP H10256907A JP 9074506 A JP9074506 A JP 9074506A JP 7450697 A JP7450697 A JP 7450697A JP H10256907 A JPH10256907 A JP H10256907A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- frequency
- reference pulse
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、基準パルス発生
回路に関し、詳しくは、ＰＬＬループによる低電圧駆動
の電圧制御発振回路（ＶＣＯ）により奇数倍のクロック
を発生することが容易な基準パルス発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference pulse generation circuit, and more particularly, to a reference pulse generation circuit which can easily generate an odd-numbered clock by a low-voltage driven voltage controlled oscillator (VCO) using a PLL loop. About.
【０００２】[0002]
【従来の技術】従来、パーソナルコンピュータのクロッ
クの発生は、ＩＣに内蔵される形でＰＬＬ制御ループに
設けられたＶＣＯにより発生することが行われている。
このＶＣＯを有するクロック発生回路の一例を図３に示
す。図において、１は、ＩＣの内部に設けられたＶＣＯ
によるクロック発生回路であって、発振周波数制御回路
２と、リング発振器３、１／Ｍ分周回路１０、位相比較
回路１１、ローパスフィルタ１２、１／Ｎ分周回路１３
等から構成されている。なお、８ａは、ＶＣＯ１の制御
電圧端子であり、８ｂは、そのクロック出力端子であ
る。ここで、位相比較回路１１は、周波数ｆinを持つ入
力信号を１／Ｍ分周回路１０を介して受ける一方、ＶＣ
Ｏ１の出力を１／Ｎ分周回路１３を介して１／Ｎ分周さ
れた出力を受けてこれらの信号の位相を比較する。この
比較結果に応じた信号がローパスフィルタ１２に送出さ
れ、ここで積分された電圧値が発振周波数制御回路２に
端子８ａを介して入力される。2. Description of the Related Art Conventionally, a personal computer clock is generated by a VCO provided in a PLL control loop in a form built in an IC.
FIG. 3 shows an example of a clock generation circuit having this VCO. In the figure, reference numeral 1 denotes a VCO provided inside an IC.
, An oscillation frequency control circuit 2, a ring oscillator 3, a 1 / M frequency dividing circuit 10, a phase comparing circuit 11, a low-pass filter 12, and a 1 / N frequency dividing circuit 13.
And so on. 8a is a control voltage terminal of the VCO 1, and 8b is its clock output terminal. Here, the phase comparison circuit 11 receives an input signal having the frequency fin via the 1 / M frequency dividing circuit 10, while
The output of O1 is divided by 1 / N through a 1 / N divider circuit 13 to receive the output and compare the phases of these signals. A signal corresponding to the comparison result is sent to the low-pass filter 12, and the integrated voltage value is input to the oscillation frequency control circuit 2 via the terminal 8a.
【０００３】この場合のＶＣＯ１のクロックの周波数ｆ
outは、ｆout＝Ｎｆin／Ｍとなる。発振周波数制御回路
２は、電圧／電流変換回路であって、入力端子８ａの制
御電圧に応じた電流値をリング発振器３に供給する。こ
れは、ゲートが接続されたｐ型のＭＯＳＦＥＴ４ａ，４
ｂからなるカレントミラー回路４と、ダイオード接続さ
れたＭＯＳＦＥＴ４ａの下流に設けられたｎ型のＭＯＳ
ＦＥＴ４ｃ、そしてＭＯＳＦＥＴ４ｂの下流に接続され
た発振回路３とからなる。なお、ＭＯＳＦＥＴ４ａ，４
ｂは、そのソース側が電源ラインＶDDに接続され、ＦＥ
Ｔ４ｃのソースは接地され、そのゲートに入力端子８ａ
を介して制御電圧信号を受ける。In this case, the frequency f of the clock of the VCO 1 is f
out is fout = Nfin / M. The oscillation frequency control circuit 2 is a voltage / current conversion circuit, and supplies a current value according to the control voltage of the input terminal 8a to the ring oscillator 3. This is because the p-type MOSFETs 4a and 4
b, and an n-type MOS provided downstream of the diode-connected MOSFET 4a
It comprises an FET 4c and an oscillation circuit 3 connected downstream of the MOSFET 4b. The MOSFETs 4a, 4
b, the source side of which is connected to the power supply line VDD and the FE
The source of T4c is grounded, and its gate has an input terminal 8a.
And receives a control voltage signal through the control signal.
【０００４】リング発振器３は、ＭＯＳＦＥＴ４ｂの出
力であるドレインから導出された電力受給ラインＶｐと
グランドＧＮＤ間に接続された３段のインバータからな
る。各インバータは、ｐ型のＭＯＳＦＥＴとｎ型のＭＯ
ＳＦＥＴとを積上げ接続したＣＭＯＳのインバータ５，
６，７であって、これらが３段カスケード接続されてそ
の出力端子８ｂ（最終段インバータ７の出力端子）が入
力側の初段インバータ５の入力端子に接続され、これに
より発振回路が形成されている。The ring oscillator 3 comprises a three-stage inverter connected between a power receiving line Vp derived from the drain of the MOSFET 4b and the ground GND. Each inverter has a p-type MOSFET and an n-type MO
CMOS inverter 5, which is stacked and connected with SFET 5,
6, 7 are connected in cascade, and the output terminal 8b (the output terminal of the last-stage inverter 7) is connected to the input terminal of the first-stage inverter 5 on the input side, whereby an oscillation circuit is formed. I have.
【０００５】[0005]
【発明が解決しようとする課題】このようなクロック発
生回路にあっては、発生クロックの周波数を高くする
と、クロックの周波数ｆoutがｆout＝Ｎｆin／Ｍとなる
関係から入力側の分周率Ｍを小さく採り、一方、ＰＬＬ
ループにおける分周率Ｎを大きくしなければならず、そ
の分、制御電圧の変動が大きくなり、周波数精度が上が
らない問題がある。しかも、ＶＣＯ自体の発振周波数
は、インバータの動作時間に関係するので、素子により
決定され、高い周波数出力を得るには限界がある。その
ため、シリコン素子ではなく、特別な素子、例えば、ガ
リウム・砒素等、電子あるいはホールの移動度が高い素
子が必要になる。また、ＶＣＯにおいて、高い周波数出
力を得ると、直線性が悪い制御領域となるため、周波数
精度が低下する。その上、電力消費が大きくなり、電源
電圧を高くしなければならず、低電圧駆動が難しくな
る。In such a clock generation circuit, when the frequency of the generated clock is increased, the frequency division ratio M on the input side is increased because the frequency fout of the clock becomes fout = Nfin / M. Take small, on the other hand, PLL
It is necessary to increase the frequency division ratio N in the loop, and accordingly, there is a problem that the fluctuation of the control voltage increases and the frequency accuracy does not increase. In addition, since the oscillation frequency of the VCO itself is related to the operation time of the inverter, it is determined by the element, and there is a limit in obtaining a high frequency output. Therefore, a special element, for example, an element having high electron or hole mobility, such as gallium or arsenic, is required instead of a silicon element. Further, when a high frequency output is obtained in the VCO, the control range becomes poor in linearity, so that the frequency accuracy is reduced. In addition, power consumption increases, the power supply voltage must be increased, and low-voltage driving becomes difficult.
【０００６】さらに、ＳＲＡＭを初めとして各種のメモ
リや論理回路等にあっては、バス等から受けたクロック
を多数の同様な回路に分配することが必要になるが、分
配対象がパリティなどの関係から奇数になることが多
い。そのため受けたクロックを奇数クロックで分配する
ことが必要になるが、このような場合には、偶数クロッ
クに対して特別にクロックを別途生成するようなことが
行われる。しかし、このような回路では奇数のクロック
を精度よく発生することは難しい。この発明の目的は、
このような従来技術の問題点を解決するものであって、
低電圧駆動でも、高い周波数のクロックを容易に得るこ
とができる基準パルス発生回路を提供することにある。
この発明の他の目的は、入力されたクロックに対して奇
数倍クロックを発生することが容易な基準パルス発生回
路を提供することにある。Further, in various memories and logic circuits such as an SRAM, it is necessary to distribute a clock received from a bus or the like to many similar circuits. Often odd. Therefore, it is necessary to distribute the received clock by odd clocks. In such a case, a special clock is generated separately for the even clocks. However, it is difficult to generate an odd clock accurately with such a circuit. The purpose of this invention is
In order to solve such problems of the prior art,
An object of the present invention is to provide a reference pulse generation circuit that can easily obtain a high-frequency clock even with low-voltage driving.
Another object of the present invention is to provide a reference pulse generating circuit which can easily generate an odd-numbered clock with respect to an input clock.
【０００７】[0007]
【課題を解決するための手段】このような目的を達成す
るこの発明の基準パルス発生回路の特徴は、インバータ
を奇数段従属接続して出力を入力に帰還することで発振
し、外部からの制御信号に応じて発振周波数が設定され
る発振回路と、この発振回路を含めたＰＬＬループによ
り制御信号を発生する制御信号発生回路と、奇数段の任
意のインバータの出力とこれの次の段のインバータの出
力とを受けてこれら出力の位相差に対応する出力を発生
する奇数段と同じ数の第１の論理回路と、この同じ数の
第１の論理回路の出力の論理和の出力を基準パルス出力
として発生する第２の論理回路とを備えるものである。A feature of the reference pulse generating circuit of the present invention that achieves the above object is that an inverter is cascaded in an odd number of stages and an output is fed back to an input to oscillate, thereby enabling external control. An oscillation circuit whose oscillation frequency is set according to a signal, a control signal generation circuit for generating a control signal by a PLL loop including the oscillation circuit, an output of an arbitrary inverter in an odd-numbered stage, and an inverter in the next stage And the same number of first logic circuits as odd-numbered stages for generating an output corresponding to the phase difference between these outputs, and the output of the logical sum of the outputs of the same number of first logic circuits as a reference pulse. And a second logic circuit generated as an output.
【０００８】[0008]
【発明の実施の形態】このように、いわゆるリング発振
回路でＶＣＯを構成し、その奇数段の前後各２段のイン
バータ出力を、例えば論理積により、それぞれの入出力
位相遅れ分の位相差に対応するパルス幅のパルスを基準
パルス、いわゆるクロックとして得るようにしているの
で、ＶＣＯの周波数設定は、奇数段分の１の低い周波数
でよく、かつ、直線性のよいことろで周波数の設定が可
能である。したがって、周波数精度が向上する。特に、
インバータの動作電圧を決定する電力受給ラインをボル
テージフォロアの出力にして発振回路を駆動し、ボルテ
ージフォロアの入力に周波数を制御する制御電圧信号を
入力するようにすれば、制御電圧と等しい電圧の電力供
給を発振回路に与えてその発振周波数を制御することが
できるので、低い電源電圧の回路であっても、制御電圧
信号の電圧は、電源電圧近傍までダイナミックレンジを
拡大することができ、高い周波数でＶＣＯの発振周波数
を直線性よく設定できる。その分、低電圧電源であって
も、発生クロックの周波数を高くできる。さらに、ＶＣ
Ｏが発生する基準パルスに対して奇数倍のパルスに逓倍
できることから、ＳＲＡＭ等に対して奇数倍のクロック
を分配する奇数倍クロック分配回路に適した回路を実現
できる。As described above, a VCO is constituted by a so-called ring oscillation circuit, and the output of each of the two inverters before and after the odd-numbered stage is converted into a phase difference corresponding to each input / output phase delay by, for example, a logical product. Since a pulse having a corresponding pulse width is obtained as a reference pulse, a so-called clock, the frequency setting of the VCO may be set to a frequency as low as that of an odd number of stages, and the frequency may be set because of good linearity. It is possible. Therefore, the frequency accuracy is improved. Especially,
If the power receiving line that determines the operating voltage of the inverter is set to the output of the voltage follower to drive the oscillation circuit, and a control voltage signal for controlling the frequency is input to the input of the voltage follower, the power of the voltage equal to the control voltage can be obtained. Since the oscillation frequency can be controlled by supplying power to the oscillation circuit, the voltage of the control voltage signal can be extended to the vicinity of the power supply voltage even if the circuit has a low power supply voltage, and the high frequency Thus, the oscillation frequency of the VCO can be set with good linearity. As a result, the frequency of the generated clock can be increased even with a low-voltage power supply. Furthermore, VC
Since the pulse can be multiplied by an odd number with respect to the reference pulse generated by O, a circuit suitable for an odd number clock distribution circuit that distributes an odd number of clocks to an SRAM or the like can be realized.
【０００９】[0009]
【実施例】図１は、この発明の基準パルス発生回路を適
用した一実施例の回路図、図２は、クロック発生動作の
タイミングチャートである。なお、図３と同様な構成要
素は同一の符号で示し、説明を割愛する。図１のＶＣＯ
２０と図３のそれとの第１の相違点は、ＶＣＯの各イン
バータ５，６，７の出力とそれぞれの次段の出力とをそ
れぞれＮＡＮＤゲート２６，２７，２８に送出し、ＮＡ
ＮＤゲート２６，２７，２８の各出力をＮＯＲゲート２
９で受けてクロック出力端子３０に送出している点にあ
る。なお、これらゲート回路は、インバータ５，６，７
よりも動作速度が速い動作をする論理回路である。さら
に、この実施例では、第２の相違点として発振周波数制
御回路２が発振周波数制御回路２１に置き換えれれてい
ることである。FIG. 1 is a circuit diagram of an embodiment to which a reference pulse generating circuit according to the present invention is applied, and FIG. 2 is a timing chart of a clock generating operation. Note that components similar to those in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted. VCO of FIG.
The first difference between FIG. 20 and that of FIG. 3 is that the outputs of the inverters 5, 6, 7 of the VCO and the output of the next stage are sent to the NAND gates 26, 27, 28, respectively, and the NA
Each output of ND gates 26, 27 and 28 is connected to NOR gate 2
9 and transmitted to the clock output terminal 30. These gate circuits are connected to the inverters 5, 6, 7
This is a logic circuit that operates at a higher operation speed than that of the logic circuit. Furthermore, in this embodiment, the second difference is that the oscillation frequency control circuit 2 is replaced by an oscillation frequency control circuit 21.
【００１０】まず、クロック発生動作から説明すると、
ここでは、ＮＡＮＤゲート２６，２７，２８とＮＯＲゲ
ート２９の入力が負論理有意の出力／入力になっている
ことからＮＡＮＤゲート２６，２７，２８は、出力対し
てはＡＮＤ動作をし、ＮＯＲゲート２９は、ＯＲ動作に
なる。その結果、各段の出力位相のずれ分に対応するパ
ルス幅のパルスがクロックパルスとして出力端子３０に
得られる。すなわち、ＶＣＯ２０の出力波形のパルス幅
ｔとし、インバータ５の出力波形ｔ1を図２（ａ）のと
すれば、ＶＣＯ２０の各インバータ６の出力波形ｔ2
は、その位相が出力波形ｔ1に対してｔ／３だけ遅れか
つ反転した図（ｂ）の波形になる。そして、ＶＣＯ２０
の各インバータ７の出力波形ｔ3は、出力波形ｔ2に対し
てｔ／３だけ遅れかつ反転した図（ｃ）の波形になる。First, the clock generation operation will be described.
Here, since the inputs of the NAND gates 26, 27, 28 and the NOR gate 29 are negative logic significant outputs / inputs, the NAND gates 26, 27, 28 perform an AND operation on the output, and 29 is an OR operation. As a result, a pulse having a pulse width corresponding to the output phase shift of each stage is obtained at the output terminal 30 as a clock pulse. That is, assuming that the pulse width t of the output waveform of the VCO 20 and the output waveform t1 of the inverter 5 are as shown in FIG.
(B) is a waveform whose phase is delayed by t / 3 and inverted with respect to the output waveform t1. And VCO20
The output waveform t3 of each of the inverters 7 is a waveform shown in FIG. 3C which is delayed and inverted by t / 3 with respect to the output waveform t2.
【００１１】そこで、ＮＡＮＤゲート２６の出力は
（ｄ）のようになり、ＮＡＮＤゲート２７の出力は
（ｅ）のようになる。また、ＮＡＮＤゲート２８の出力
は（ｆ）のようになり、それぞれ出力位相差分ｔ／３に
対応する狭いパルス幅のパルスＯ1，Ｏ2，Ｏ3になる。
各インバータが次に反転動作をするまでの動作時間の総
計がｔ（デューティ比５０％のときの各出力のパルス幅
に相当）であるのでそれぞれの位相差は、ｔ／３にな
る。その結果、ＮＯＲゲート２９は、これらは（ｄ），
（ｅ），（ｆ）を論理和し、かつこれらの反転のパルス
を発生する。その結果、図（ｇ）のようなパルスがクロ
ックｆoutとして出力端子３０に出力される。これによ
り、最初のＶＣＯ２０の発振パルスに対して３倍（イン
バータの従属接続段数に対応する奇数個）のパルスを得
ることができ、ＶＣＯ２０のクロックの周波数を３逓倍
することができる。Therefore, the output of the NAND gate 26 becomes as shown in FIG. 1D, and the output of the NAND gate 27 becomes as shown in FIG. The output of the NAND gate 28 is as shown in (f), and becomes pulses O1, O2, and O3 having a narrow pulse width corresponding to the output phase difference t / 3.
Since the total operation time until each inverter performs the inversion operation next time is t (corresponding to the pulse width of each output when the duty ratio is 50%), each phase difference is t / 3. As a result, the NOR gate 29 indicates that these are (d),
(E) and (f) are ORed, and a pulse of the inverted one is generated. As a result, a pulse as shown in FIG. 7G is output to the output terminal 30 as the clock fout. As a result, it is possible to obtain three times (an odd number of pulses corresponding to the number of cascade connection stages of the inverters) pulses of the oscillation pulse of the first VCO 20 and to triple the frequency of the clock of the VCO 20.
【００１２】一般に、リング発振器は、インバータを奇
数個接続して構成されるので、３倍に限らず、奇数倍に
周波数を逓倍することが可能である。しかも、この場
合、クロック周波数の精度は、ＶＣＯの元の周波数が従
来と同じ状態にあるので、元のＶＣＯの周波数精度に対
応させることができる。さらに、ＶＣＯが発生するクロ
ックに対してインバータの段数に対応する奇数倍のクロ
ックに逓倍できることから、ＳＲＡＭ等に対して奇数倍
のクロックを分配する奇数倍クロック分配回路に適した
回路になる。In general, a ring oscillator is configured by connecting an odd number of inverters, so that the frequency can be multiplied not only by three but also by an odd number. Moreover, in this case, the accuracy of the clock frequency can correspond to the frequency accuracy of the original VCO because the original frequency of the VCO is in the same state as in the related art. Further, since the clock generated by the VCO can be multiplied by an odd number of clocks corresponding to the number of inverter stages, the circuit is suitable for an odd number clock distribution circuit for distributing an odd number of clocks to an SRAM or the like.
【００１３】次に、発振周波数制御回路２１について説
明すると、発振周波数制御回路２１は、いわゆるＣＭＯ
Ｓ形態のボルテージフォロアであって、カレントミラー
負荷のＭＯＳＦＥＴの差動アンプ２２と、この差動アン
プの出力を受ける次段アンプ２３とからなり、次段アン
プ２３の出力端子２３ｂがリング発振器３の電力受給ラ
インＶｐに接続されている。差動アンプ２２は、差動動
作をする一対のｎ型のＭＯＳＦＥＴＱ1，Ｑ2と、これの
上流に設けられたカレントミラー負荷のｐ型のＭＯＳＦ
ＥＴＱ3，Ｑ4、そして、その下流に設けられた定電流源
２４とからなり、この定電流回路２４を介してＭＯＳＦ
ＥＴＱ1，Ｑ2の共通に接続されたソース側がグランドＧ
ＮＤに接続されている。また、負荷であるＦＥＴＱ3，
Ｑ4のソースは、電源ラインＶDDに接続されている。Next, the oscillation frequency control circuit 21 will be described.
An S-type voltage follower, which includes a current-mirror-loaded MOSFET differential amplifier 22 and a next-stage amplifier 23 receiving the output of the differential amplifier. The output terminal 23 b of the next-stage amplifier 23 is connected to the ring oscillator 3. It is connected to the power receiving line Vp. The differential amplifier 22 includes a pair of n-type MOSFETs Q1 and Q2 that perform a differential operation, and a p-type MOSFET with a current mirror load provided upstream thereof.
ETQ3, Q4, and a constant current source 24 provided downstream thereof.
The source side commonly connected to ETQ1 and Q2 is ground G
Connected to ND. Also, FET Q3, which is a load,
The source of Q4 is connected to the power supply line VDD.
【００１４】ここで、外部から周波数を制御する制御電
圧信号の入力は、ＦＥＴＱ1のゲートに接続された入力
端子２３ａになっていて、ＦＥＴＱ2のゲートは、出力
端子２３ｂに接続されて帰還が行われる。次段アンプ２
３は、電源ラインＶDD側にソースが接続されたｐ型のＭ
ＯＳＦＥＴＱ5と、これのドレインに接続され、下流に
設けれた定電流源２５とからなり、定電流源２５の他方
の端子がグランドＧＮＤに接続されている。そして、Ｆ
ＥＴＱ5のドレインは、出力端子２３ｂに接続され、そ
のゲートは、ＦＥＴＱ2のドレインに接続されている。Here, the input of the control voltage signal for controlling the frequency from the outside is an input terminal 23a connected to the gate of the FET Q1, and the gate of the FET Q2 is connected to the output terminal 23b for feedback. . Next stage amplifier 2
3 is a p-type M whose source is connected to the power supply line VDD side.
It comprises an OSFET Q5 and a constant current source 25 connected to the drain thereof and provided downstream, and the other terminal of the constant current source 25 is connected to the ground GND. And F
The drain of ETQ5 is connected to the output terminal 23b, and the gate is connected to the drain of FET Q2.
【００１５】このような構成のＶＣＯ２０にあっては、
発振周波数制御回路２１の出力側が入力側に帰還されて
いるので、出力電圧が入力制御電圧と等しくなり、電力
受給ラインＶｐに発生する電流値が制御電圧値に対応し
た電流値になって、リング発振器３に電力供給がなさ
れ、その周波数が制御される。このようなことからリン
グ発振器３の発振周波数が電源電圧の変動を受け難い。
また、入力端子２３ａに加えられる入力制御電圧信号
は、グランドレベルから電源ラインＶDDの電圧−Ｖsat
（ＦＥＴＱ5のソース−ドレイン間のＯＮ時における飽
和電圧）の範囲まで採ることができ、そのダイナミック
レンジが大きく採れる。したがって、電源電圧が低い場
合でも、従来よりも高い周波数で発振させることが可能
である。In the VCO 20 having such a configuration,
Since the output side of the oscillation frequency control circuit 21 is fed back to the input side, the output voltage becomes equal to the input control voltage, and the current value generated in the power receiving line Vp becomes a current value corresponding to the control voltage value, and Power is supplied to the oscillator 3 and its frequency is controlled. For this reason, the oscillation frequency of the ring oscillator 3 is hardly affected by the fluctuation of the power supply voltage.
Further, the input control voltage signal applied to the input terminal 23a changes from the ground level to the voltage −Vsat of the power supply line VDD.
(Saturation voltage at the time of ON between the source and the drain of the FET Q5), so that a large dynamic range can be obtained. Therefore, even when the power supply voltage is low, it is possible to oscillate at a higher frequency than before.
【００１６】以上説明してきたが、実施例では、３段の
例を挙げているが、ＶＣＯの構成は、奇数段のインバー
タであればよいので、５段あるいは奇数のＮ段のインバ
ータにより、ＶＣＯの発振周波数に対して５倍あるいは
Ｎ倍のクロックを得ることができる。まが、実施例で
は、インバータの動作電圧を決定する電力受給ラインを
ボルテージフォロアの出力にして発振回路を駆動し、ボ
ルテージフォロアの入力に周波数を制御する制御電圧信
号を入力することにより、制御電圧と等しい電圧の電力
供給を発振回路に与えてその発振周波数を制御するよう
にしている。しかし、必ずしもこのような周波数制御の
回路構成にこの発明は限定されるものではない。なぜな
らば、各インバータの出力を論理積で取り出し、論理和
を採ることで、元のＶＣＯのクロック周波数の精度で奇
数倍のクロック周波数の出力が得られるからである。ま
た、この発明の基準パルス発生回路は、実施例のような
ＣＭＯＳのインバータ構成を主体とする回路の限定され
るものではない。また、実施例では、１段のＣＭＯＳで
１段のインバータを構成しているが、奇数段のＣＭＯＳ
のインバータの従属接続を１単位として１段のインバー
タを構成してもよいことはもちろんである。As described above, in the embodiment, an example of three stages is given. However, since the configuration of the VCO may be an odd number of stages of inverters, the VCO may be formed by five stages or an odd number of N stages of inverters. 5 times or N times the clock of the oscillation frequency can be obtained. In the embodiment, the power supply line for determining the operating voltage of the inverter is output from the voltage follower to drive the oscillation circuit, and the control voltage signal for controlling the frequency is input to the input of the voltage follower, thereby controlling the control voltage. Is supplied to the oscillation circuit to control the oscillation frequency. However, the present invention is not necessarily limited to such a frequency control circuit configuration. This is because an output of each inverter is taken out by a logical product and a logical sum is obtained, so that an output of an odd multiple of the clock frequency can be obtained with the accuracy of the clock frequency of the original VCO. Further, the reference pulse generation circuit of the present invention is not limited to a circuit mainly including a CMOS inverter configuration as in the embodiment. Further, in the embodiment, although one-stage CMOS constitutes one-stage inverter, odd-numbered stages of CMOS are used.
It is needless to say that a single-stage inverter may be configured with the cascade connection of the inverters as one unit.
【００１７】[0017]
【発明の効果】以上説明してきたが、この発明にあって
は、いわゆるリング発振回路でＶＣＯを構成し、その奇
数段の前後各２段のインバータのそれぞれの入出力位相
遅れ分に対応するパルス幅のパルスを基準パルス、いわ
ゆるクロックとして得るようにしているので、ＶＣＯの
周波数設定は、奇数段分の１の低い周波数でよく、か
つ、直線性のよいことろで周波数の設定が可能である。
その結果、周波数精度が向上する。特に、インバータの
動作電圧を決定する電力受給ラインをボルテージフォロ
アの出力にして発振回路を駆動し、ボルテージフォロア
の入力に周波数を制御する制御電圧信号を入力するよう
にすれば、制御電圧と等しい電圧の電力供給を発振回路
に与えてその発振周波数を制御することができるので、
低い電源電圧の回路であっても、制御電圧信号の電圧
は、電源電圧近傍までダイナミックレンジを拡大するこ
とができ、高い周波数でＶＣＯの発振周波数を直線性よ
く設定できる。As described above, according to the present invention, the VCO is constituted by a so-called ring oscillation circuit, and the pulse corresponding to the input / output phase delay of each of the two inverters before and after the odd-numbered stage. Since a pulse having a width is obtained as a reference pulse, a so-called clock, the frequency of the VCO can be set to a frequency as low as that of an odd-numbered stage, and the frequency can be set with good linearity. .
As a result, the frequency accuracy is improved. In particular, if the power receiving line that determines the operating voltage of the inverter is used as the output of a voltage follower to drive the oscillation circuit, and a control voltage signal that controls the frequency is input to the input of the voltage follower, a voltage equal to the control voltage is obtained. Power supply to the oscillation circuit to control its oscillation frequency.
Even in a circuit with a low power supply voltage, the voltage of the control voltage signal can expand the dynamic range to near the power supply voltage, and can set the oscillation frequency of the VCO at a high frequency with good linearity.
【図１】図１は、この発明の基準パルス発生回路を適用
した一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment to which a reference pulse generating circuit of the present invention is applied.
【図２】図２は、そのクロック発生動作のタイミングチ
ャートである。FIG. 2 is a timing chart of the clock generation operation.
【図３】図３は、従来のＩＣ化されたＶＣＯの回路図で
ある。FIG. 3 is a circuit diagram of a conventional IC VCO.
１，２０…ＶＣＯ、２，２１…発振周波数制御回路、３
…リング発振器、４…カレントミラー回路、５，６，７
…インバータ、８ａ…入力端子、８ｂ…出力端子、１０
…１／Ｍ分周回路、１１…位相比較回路、１２…ローパ
スフィルタ、１３…１／Ｎ分周回路、２２…差動アン
プ、２３…次段アンプ、２４，２５…定電流源。1, 20 VCO, 2, 21 oscillation frequency control circuit, 3
... Ring oscillator, 4 ... Current mirror circuit, 5, 6, 7
... Inverter, 8a ... input terminal, 8b ... output terminal, 10
.. 1 / M frequency divider circuit, 11 phase comparator circuit, 12 low-pass filter, 13 1 / N frequency divider circuit, 22 differential amplifier, 23 next-stage amplifier, 24, 25 constant current source.
Claims (3)
力に帰還することで発振し、外部からの制御信号に応じ
て発振周波数が設定される発振回路と、この発振回路を
含めたＰＬＬループにより前記制御信号を発生する制御
信号発生回路と、前記奇数段の任意の前記インバータの
出力とこれの次の段の前記インバータの出力とを受けて
これら出力の位相差に対応する出力を発生する前記奇数
段と同じ数の第１の論理回路と、この同じ数の第１の論
理回路の出力の論理和の出力を基準パルス出力として発
生する第２の論理回路とを備える基準パルス発生回路。An oscillator oscillates by cascading inverters in an odd number of stages and returning an output to an input, wherein an oscillation frequency is set according to an external control signal, and a PLL loop including the oscillation circuit. And a control signal generating circuit for generating the control signal, and receiving the output of any of the odd-numbered inverters and the output of the next-stage inverter to generate an output corresponding to the phase difference between these outputs. A reference pulse generation circuit comprising: the same number of first logic circuits as the odd-numbered stages; and a second logic circuit that generates, as a reference pulse output, an output of a logical sum of outputs of the same number of first logic circuits.
に接続され、前記制御信号は制御電圧信号であり、この
制御電圧信号を受けてこれに応じて前記電力受給ライン
にその出力を介して電力を供給し前記発振回路の発振周
波数を制御するボルテージフォロアをさらに備え、前記
第１の論理回路は、ＮＡＮＤゲートであり、前記第２の
論理回路は、ＮＯＲゲートであって、前記制御信号発生
回路は、前記発振回路の出力を分周する分周回路と、こ
の分周回路の出力と外部からの信号との位相を比較する
位相比較回路とこの位相比較回路の出力を受けて前記制
御電圧信号を発生するローパスフィルタとからなる請求
項１記載の基準パルス発生回路。Each of said inverters is connected to a common power receiving line, said control signal being a control voltage signal, and receiving said control voltage signal and responsively powering said power receiving line via its output. And a voltage follower for controlling the oscillation frequency of the oscillation circuit, wherein the first logic circuit is a NAND gate, the second logic circuit is a NOR gate, and the control signal generation circuit A frequency divider for dividing the output of the oscillation circuit, a phase comparator for comparing the phase of the output of the frequency divider with an external signal, and the control voltage signal receiving the output of the phase comparator. 2. The reference pulse generation circuit according to claim 1, further comprising a low-pass filter that generates a signal.
Ｎは２以上の整数）であり、前記外部からの信号は、１
／Ｍ分周回路（ただしＭは２以上の整数）を介して前記
位相比較回路に供給され、前記外部からの信号が持つ周
波数のＮ／Ｍの周波数に対して奇数倍のパルスを前記基
準パルス出力として生成する請求項２記載の基準パルス
発生回路。3. The frequency dividing circuit is a 1 / N frequency dividing circuit (where N is an integer of 2 or more).
/ M frequency dividing circuit (where M is an integer of 2 or more) is supplied to the phase comparison circuit, and a pulse of an odd multiple of N / M of the frequency of the external signal is supplied to the reference pulse. 3. The reference pulse generation circuit according to claim 2, wherein the reference pulse generation circuit generates an output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07450697A JP3783072B2 (en) | 1997-03-11 | 1997-03-11 | Reference pulse generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07450697A JP3783072B2 (en) | 1997-03-11 | 1997-03-11 | Reference pulse generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256907A true JPH10256907A (en) | 1998-09-25 |
| JP3783072B2 JP3783072B2 (en) | 2006-06-07 |
Family
ID=13549288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07450697A Expired - Fee Related JP3783072B2 (en) | 1997-03-11 | 1997-03-11 | Reference pulse generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3783072B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076849A (en) * | 2000-09-05 | 2002-03-15 | Asahi Kasei Microsystems Kk | Oscillator |
| JP2007081656A (en) * | 2005-09-13 | 2007-03-29 | Seiko Epson Corp | Periodic pulse generation circuit |
| JP2009124588A (en) * | 2007-11-16 | 2009-06-04 | Renesas Technology Corp | Semiconductor device |
| JP2014192855A (en) * | 2013-03-28 | 2014-10-06 | Rohm Co Ltd | A/d conversion circuit and sensor device |
-
1997
- 1997-03-11 JP JP07450697A patent/JP3783072B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076849A (en) * | 2000-09-05 | 2002-03-15 | Asahi Kasei Microsystems Kk | Oscillator |
| JP4601787B2 (en) * | 2000-09-05 | 2010-12-22 | 旭化成エレクトロニクス株式会社 | Oscillator |
| JP2007081656A (en) * | 2005-09-13 | 2007-03-29 | Seiko Epson Corp | Periodic pulse generation circuit |
| JP2009124588A (en) * | 2007-11-16 | 2009-06-04 | Renesas Technology Corp | Semiconductor device |
| JP2014192855A (en) * | 2013-03-28 | 2014-10-06 | Rohm Co Ltd | A/d conversion circuit and sensor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3783072B2 (en) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246271B1 (en) | Frequency multiplier capable of generating a multiple output without feedback control | |
| JP3415304B2 (en) | Clock generation circuit and processor | |
| US5469116A (en) | Clock generator circuit with low current frequency divider | |
| US8638140B2 (en) | PLL circuit | |
| US20040032300A1 (en) | Multi-phase oscillator and method therefor | |
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| US6075419A (en) | High speed wide tuning range multi-phase output ring oscillator | |
| JP3586172B2 (en) | Semiconductor integrated circuit and phase locked loop circuit | |
| US5710527A (en) | Complementary voltage to current conversion for voltage controlled oscillator | |
| JP2000059214A (en) | Pll circuit and semiconductor integrated circuit incorporated with pll circuit | |
| JP2002223149A (en) | Semiconductor integrated circuit | |
| TW200537815A (en) | Injection-locked frequency divider and frequency dividing method thereof | |
| EP1536561B1 (en) | Current controlled oscillator | |
| JP3783072B2 (en) | Reference pulse generator | |
| US6130564A (en) | High frequency divider circuit | |
| JP2003163579A (en) | Frequency variable oscillating circuit | |
| JPH10200382A (en) | Voltage controlled oscillator circuit for low voltage driving | |
| JPH04152711A (en) | Voltage controlled oscillator circuit | |
| JPH10308654A (en) | Voltage controlled oscillation circuit | |
| JPH07202646A (en) | Voltage controlled oscillation circuit | |
| JPH0846497A (en) | Frequency phase comparator | |
| JP3043241B2 (en) | Variable delay circuit | |
| JP3370256B2 (en) | Divider and clock generation circuit | |
| KR19980056983A (en) | High Precision Voltage Controlled Oscillator | |
| JP3118159B2 (en) | Ring oscillation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051212 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |