JPH10256305A - Optical semiconductor device and manufacture thereof - Google Patents
Optical semiconductor device and manufacture thereofInfo
- Publication number
- JPH10256305A JPH10256305A JP5592797A JP5592797A JPH10256305A JP H10256305 A JPH10256305 A JP H10256305A JP 5592797 A JP5592797 A JP 5592797A JP 5592797 A JP5592797 A JP 5592797A JP H10256305 A JPH10256305 A JP H10256305A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- optical semiconductor
- electrode pattern
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、光データ通信装置
等に使用される電気信号／光信号変換機能を持つ発光素
子（以下、「ＬＤチップ」という）と、光信号／電気信
号変換機能を持つ受光素子（以下、「ＰＤ素子」とい
う）を別々に、または一体化して有する光半導体装置と
その製造方法、特に光半導体素子の実装構造及びその実
装方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device (hereinafter, referred to as an "LD chip") having an electric signal / optical signal conversion function used in an optical data communication device or the like, and an optical signal / electric signal conversion function. The present invention relates to an optical semiconductor device having light receiving elements (hereinafter, referred to as “PD elements”) separately or integrally and a method of manufacturing the same, and particularly to a mounting structure of the optical semiconductor element and a mounting method thereof.
【０００２】[0002]
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献：エレクトロニクスソサイティ大会予稿集、ＳＣ−
１−１２、（１９９５年）、電子情報通信学会、蔵田他
著、「表面実装型光モジュールの開発」、ｐ．３３１〜
３３２ 図２（ａ）〜（ｅ）は、前記文献に記載された従来の光
半導体装置の構造を示す図であり、同図（ａ）はシリコ
ン基板（以下、「Ｓｉ基板」という）の素子搭載面の平
面図、同図（ｂ）はＬＤチップの固定面の平面図、同図
（ｃ）は認識マークの平面図、同図（ｄ）はＬＤチップ
が実装されたＳｉ基板の斜視図、及び同図（ｅ）は同図
（ｄ）における断面Ａ−Ａを示す図である。これらの構
造及び実装方法（Ａ）〜（Ｃ）を、以下説明する。2. Description of the Related Art Conventionally, techniques in such a field include:
For example, there is one described in the following literature. References: Proceedings of Electronics Society Conference, SC-
1-12, (1995), IEICE, Kurata et al., "Development of Surface Mount Optical Module", p. 331-
FIGS. 2A to 2E are views showing the structure of a conventional optical semiconductor device described in the above document, and FIG. 2A shows an element of a silicon substrate (hereinafter referred to as “Si substrate”). FIG. 4B is a plan view of a mounting surface of the LD chip, FIG. 4C is a plan view of a recognition mark, and FIG. 4D is a perspective view of a Si substrate on which the LD chip is mounted. (E) is a diagram showing a cross section AA in FIG. (D). These structures and mounting methods (A) to (C) will be described below.
【０００３】（Ａ） Ｓｉ基板の構造 図２（ａ）に示すように、Ｓｉ基板１の素子搭載面に
は、認識マーク１ａ、電極パターン１ｂ、及び図示しな
い光ファイバの実装位置を決めるためのＶ溝１ｃが形成
されている。 （Ｂ） ＬＤチップの構造 図２（ｂ）に示すように、ＬＤチップ２の固定面には、
認識マーク２ａ、及びＬＤチップの陰極の電極パターン
２ｂが形成されている。また、図示されていないが、Ｌ
Ｄチップ２の固定面とは反対側の面に、陽極の電極パタ
ーンが形成されている。そして、陽極と陰極の間の一定
の位置に光を放出する光学的接続端面２ｄを有してい
る。(A) Structure of Si Substrate As shown in FIG. 2A, on the element mounting surface of the Si substrate 1, a recognition mark 1a, an electrode pattern 1b, and a mounting position for an optical fiber (not shown) are determined. A V-groove 1c is formed. (B) Structure of LD Chip As shown in FIG.
The recognition mark 2a and the electrode pattern 2b of the cathode of the LD chip are formed. Although not shown, L
An anode electrode pattern is formed on the surface of the D chip 2 opposite to the fixed surface. And it has an optical connection end face 2d for emitting light at a certain position between the anode and the cathode.
【０００４】（Ｃ） ＬＤチップの実装方法 Ｓｉ基板１に対するＬＤチップ２の搭載精度は、このＬ
Ｄチップ２の光学的接続端面２ｄと光ファイバとの光結
合損失を少なくするために、±１μｍ以下の精度が要求
される。このため、Ｓｉ基板１の裏面から赤外線を照射
し、ＬＤチップ２の上部に設置した検出器でその赤外線
を検出することにより、図２（ｃ）に示すように、Ｓｉ
基板１の認識マーク１ａとＬＤチップ２の認識マーク２
ａとが重なるように、ＬＤチップ２の位置決めを行って
いた。このように位置決めを行った後、図２（ｄ），
（ｅ）に示すように、ＬＤチップ２の電極パターン２ｂ
とＳｉ基板１の電極パターン１ｂとを半田３で接続し
て、このＬＤチップ２を実装していた。このような光半
導体装置は、例えば光伝送装置等に組み込まれ、Ｖ溝１
ｃに光ファイバ等の伝送媒体が接続される。Ｓｉ基板１
上で、光ファイバの端面とＬＤチップ２の光学的接続端
面２ｄとが光学的に接続され、ＬＤチップ２から出力さ
れた光信号が光ファイバに送出される。(C) Mounting Method of LD Chip The mounting accuracy of the LD chip 2 on the Si substrate 1
In order to reduce optical coupling loss between the optical connection end face 2d of the D chip 2 and the optical fiber, an accuracy of ± 1 μm or less is required. For this reason, by irradiating infrared rays from the back surface of the Si substrate 1 and detecting the infrared rays with a detector placed above the LD chip 2, as shown in FIG.
Recognition mark 1a of substrate 1 and recognition mark 2 of LD chip 2
The position of the LD chip 2 has been determined so that a overlaps with a. After such positioning, FIG.
As shown in (e), the electrode pattern 2b of the LD chip 2
And the electrode pattern 1b of the Si substrate 1 by solder 3 to mount the LD chip 2. Such an optical semiconductor device is incorporated in, for example, an optical transmission device or the like, and the V groove 1
A transmission medium such as an optical fiber is connected to c. Si substrate 1
Above, the end face of the optical fiber and the optical connection end face 2d of the LD chip 2 are optically connected, and the optical signal output from the LD chip 2 is sent to the optical fiber.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
光半導体装置とその製造方法では、次のような課題があ
った。 （ｉ） ＬＤチップ２の搭載時に、Ｓｉ基板１側の認識
マーク１ａとＬＤチップ２側の認識マーク２ａを赤外線
等を使用して検出し、位置決め調整を行う必要が有る。
このため、工程が複雑になり、多くの工数とコストが必
要であった。 （ii） 検出器によってＳｉ基板１側の認識マーク１ａ
とＬＤチップ２側の認識マーク２ａとを同時に認識する
際、Ｓｉ基板１とＬＤチップ２との間隙や、それぞれの
表面の凹凸等により、赤外線の乱反射が発生する。この
ため、認識マーク１ａ，２ａの正確な認識が困難にな
り、正確な位置決めが不可能となる場合が発生する。 （iii) 高さ（Ｚ軸）方向の位置決めは、半田３の最終
的な厚みによって決まるため、高精度に位置を決定する
ことができず、光ファイバと光学的接続端面２ｄの位置
の誤差が生ずる。 本発明は、前記従来技術が持っていた上記課題を解決
し、Ｓｉ基板上にＬＤチップやＰＤ素子を高精度に搭載
することのできる光半導体装置を提供するものである。However, the conventional optical semiconductor device and its manufacturing method have the following problems. (I) At the time of mounting the LD chip 2, it is necessary to detect the recognition mark 1a on the Si substrate 1 side and the recognition mark 2a on the LD chip 2 side using infrared rays or the like, and perform positioning adjustment.
For this reason, the process becomes complicated, and many man-hours and costs are required. (Ii) Recognition mark 1a on Si substrate 1 side by detector
And the recognition mark 2a on the side of the LD chip 2 at the same time, irregular reflection of infrared rays occurs due to the gap between the Si substrate 1 and the LD chip 2 and the unevenness of each surface. For this reason, it is difficult to accurately recognize the recognition marks 1a and 2a, and there is a case where accurate positioning becomes impossible. (Iii) Since the positioning in the height (Z-axis) direction is determined by the final thickness of the solder 3, the position cannot be determined with high accuracy, and the error in the position between the optical fiber and the optical connection end face 2d is reduced. Occurs. An object of the present invention is to solve the above-mentioned problems of the related art and provide an optical semiconductor device capable of mounting an LD chip or a PD element on a Si substrate with high accuracy.
【０００６】[0006]
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、固定面に形成された
第１の電極パターン、及び該固定面とは異なる光学的接
続端面の所定の位置に形成された発光部または受光部を
有する光半導体素子と、素子搭載面を有し、該素子搭載
面に前記光半導体素子の固定面が固定される基板とを、
備えた光半導体装置において、光半導体素子の第１の電
極パターン上に、所定の大きさを有する半田バンプを設
けている。更に、前記基板には、前記素子搭載面の一定
方向に配置され、前記半田バンプを摺動自在に収容する
単数または複数の溝部と、前記溝部内に配置され、前記
半田バンプに接続される第２の電極パターンと、前記一
定方向に対する前記光半導体素子の移動を阻止し、前記
光学的接続端面を所定の位置に係止する段差部または突
起部とを設けている。このような構成を採用したことに
より、光半導体素子は、半田バンプによって基板の溝部
に搭載され、段差部または突起部によって所定の位置に
固定される。更に、半田バンプの余剰半田は溝部によっ
て吸収される。According to a first aspect of the present invention, a first electrode pattern formed on a fixed surface and an optical connection different from the fixed surface are provided. An optical semiconductor element having a light emitting portion or a light receiving portion formed at a predetermined position on an end surface, and a substrate having an element mounting surface and a fixing surface of the optical semiconductor element fixed to the element mounting surface,
In the optical semiconductor device provided, a solder bump having a predetermined size is provided on the first electrode pattern of the optical semiconductor element. Further, on the substrate, a single or a plurality of grooves arranged in a fixed direction of the element mounting surface and slidably accommodating the solder bumps, and a second groove arranged in the grooves and connected to the solder bumps A second electrode pattern and a step portion or a protrusion for preventing movement of the optical semiconductor element in the fixed direction and locking the optical connection end face at a predetermined position. By adopting such a configuration, the optical semiconductor element is mounted in the groove of the substrate by the solder bump, and is fixed at a predetermined position by the step or the protrusion. Further, the excess solder of the solder bump is absorbed by the groove.
【０００７】第２の発明は、固定面に形成された第１の
電極パターン、該固定面とは異なる光学的接続端面の所
定の位置に形成された発光部または受光部、及び該第１
の電極パターン上に設けられ所定の大きさを有する半田
バンプを有する光半導体素子と、素子搭載面、該素子搭
載面の一定方向に配置され前記半田バンプを摺動自在に
収容する単数または複数の溝部、該溝部内に配置され該
半田バンプに接続される第２の電極パターン、及び該一
定方向に対する前記光半導体素子の移動を阻止し、前記
光学的接続端面を所定の位置に係止する段差部または突
起部を有する基板とを備えた光半導体装置を、次のよう
な工程で製造する。まず、前記光半導体素子の半田バン
プを前記基板の対応する溝部内に搭載する。次に、前記
光半導体素子が搭載された前記基板を傾斜させて前記光
学的接続端面を前記段差部または突起部に当接する。そ
して、前記基板を傾斜させた状態で前記半田バンプを溶
融させて前記第１の電極パターンと前記第２の電極パタ
ーンとを接続する。このような方法を採用したことによ
り、光半導体素子は、半田バンプによって基板の溝部に
搭載された後、溝部に沿って移動し、段差部または突起
部によって所定の位置に固定される。更に、溶融された
半田バンプの余剰半田は、溝部によって吸収される。According to a second aspect of the present invention, there is provided a first electrode pattern formed on a fixed surface, a light emitting portion or a light receiving portion formed at a predetermined position on an optical connection end surface different from the fixed surface, and the first electrode pattern.
An optical semiconductor element having solder bumps having a predetermined size provided on the electrode pattern, and an element mounting surface, a single or a plurality of elements arranged in a fixed direction of the element mounting surface and slidably housing the solder bumps. A groove, a second electrode pattern disposed in the groove and connected to the solder bump, and a step for preventing movement of the optical semiconductor element in the predetermined direction and locking the optical connection end face at a predetermined position. An optical semiconductor device including a substrate having a portion or a protrusion is manufactured by the following steps. First, solder bumps of the optical semiconductor element are mounted in corresponding grooves of the substrate. Next, the substrate on which the optical semiconductor element is mounted is inclined to bring the optical connection end surface into contact with the step portion or the protrusion. Then, the first electrode pattern and the second electrode pattern are connected by melting the solder bumps while the substrate is inclined. By adopting such a method, the optical semiconductor element is mounted on the groove of the substrate by the solder bump, then moves along the groove, and is fixed at a predetermined position by the step or the protrusion. Further, the excess solder of the melted solder bump is absorbed by the groove.
【０００８】[0008]
【発明の実施の形態】第１の実施形態 図１（ａ）〜（ｄ）は、本発明の第１の実施形態を示す
光半導体装置の構造図であり、同図（ａ）はＳｉ基板の
素子搭載面の平面図、同図（ｂ）は同図（ａ）における
断面Ｘ−Ｘを示す図、同図（ｃ）はＬＤチップの固定面
の平面図、及び同図（ｄ）はＬＤチップが実装されたＳ
ｉ基板の斜視図である。また、図３（ａ）〜（ｃ）は、
図１の光半導体装置の製造方法を示す工程図である。以
下、これらの図１（ａ）〜（ｄ）及び図３（ａ）〜
（ｃ）を参照して、光半導体装置を構成するＳｉ基板及
びＬＤチップの構造（Ａ），（Ｂ）と、この光半導体装
置の製造工程におけるＬＤチップの実装方法（Ｃ）につ
いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIGS. 1A to 1D are structural views of an optical semiconductor device showing a first embodiment of the present invention, and FIG. (B) is a view showing a cross section XX in FIG. (A), FIG. (C) is a plan view of an LD chip fixing surface, and FIG. S with LD chip mounted
It is a perspective view of an i substrate. 3 (a) to 3 (c)
FIG. 4 is a process chart illustrating a method for manufacturing the optical semiconductor device of FIG. 1. Hereinafter, these FIGS. 1A to 3D and FIGS.
With reference to (c), the structures (A) and (B) of the Si substrate and the LD chip constituting the optical semiconductor device, and the LD chip mounting method (C) in the manufacturing process of the optical semiconductor device will be described.
【０００９】（Ａ） Ｓｉ基板の構造 図１（ａ），（ｂ）の基板（例えば、Ｓｉ基板）１０
は、光半導体素子（例えば、ＬＤチップ）２０を搭載す
るための厚さ１．１ｍｍ程度のＳｉを材料とする板であ
る。Ｓｉ基板１０の素子搭載面には、ＬＤチップ２０の
搭載位置を決めるための、例えば、開口部の幅７０〜１
１０μｍ、深さ５０〜７０μｍのＶ字型の溝部１１が、
一定の方向に設けられている。溝部１１は、Ｓｉ基板１
０とＬＤチップ２０とが密着し、かつ、このＬＤチップ
２０の搭載精度が確保されるように、寸法と位置が決定
されている。また、Ｓｉ基板１０には、図示しない光フ
ァイバの実装位置を決めるためのＶ溝１２が、溝部１１
と同一方向に設けられている。これらの溝部１１とＶ溝
１２は、Ｓｉ基板１０をエッチングすることによって高
精度に形成される。溝部１１の内部表面には、蒸着また
はメッキ処理によって、Ａｕ−Ｓｎ等による２つの電極
パターン１３ａ，１３ｂが形成されている。電極パター
ン１３ａは溝部１１の端部１１ａとそれに続く底部１１
ｂに、電極パターン１３ｂは溝部１１の中間の底部１１
ｂに、それぞれ形成されている。更に、Ｓｉ基板１０に
は、溝部１１の端部１１ａにほぼ一致する位置に、ＬＤ
チップ２０を係止するための段差部１４が設けられてい
る。(A) Structure of Si Substrate Substrate (eg, Si substrate) 10 in FIGS. 1A and 1B
Is a plate made of Si having a thickness of about 1.1 mm for mounting an optical semiconductor element (for example, an LD chip) 20. The element mounting surface of the Si substrate 10 has, for example, an opening width of 70 to 1 for determining the mounting position of the LD chip 20.
V-shaped groove 11 having a depth of 10 μm and a depth of 50 to 70 μm
It is provided in a certain direction. The groove 11 is formed on the Si substrate 1
The dimensions and the position are determined so that the LD chip 20 and the LD chip 20 are in close contact with each other and the mounting accuracy of the LD chip 20 is ensured. A V groove 12 for determining a mounting position of an optical fiber (not shown) is formed on the Si substrate 10.
And in the same direction. These grooves 11 and V-grooves 12 are formed with high precision by etching the Si substrate 10. Two electrode patterns 13a and 13b of Au-Sn or the like are formed on the inner surface of the groove 11 by vapor deposition or plating. The electrode pattern 13a has an end 11a of the groove 11 and a bottom 11
b, the electrode pattern 13b is located at the bottom 11
b. Further, in the Si substrate 10, the LD is located at a position substantially coincident with the end 11 a of the groove 11.
A step portion 14 for locking the chip 20 is provided.
【００１０】（Ｂ） ＬＤチップの構造 図１（ｃ）のＬＤチップ２０は、一辺の長さ３００〜３
５０μｍ、厚さ１００μｍ程度の直方体の素子であり、
そのＳｉ基板１０への固定面には、Ｓｉ基板１０の電極
パターン１３ａ，１３ｂに対応する位置に、このＬＤチ
ップ２０の陰極に相当する電極パターン２１が、蒸着ま
たはメッキ処理によって形成されている。更に、電極パ
ターン２１の表面には、例えば、Ａｕ８０％、Ｓｎ２０
％、融点２８０℃の半田によって、６０μｍ程度の高さ
の半田バンプ２２が形成されている。また、図示されて
いないが、ＬＤチップ２０の固定面の裏面側の陽極面に
は、このＬＤチップ２０の陽極の電極パターンが形成さ
れている。そして、ＬＤチップ２０の固定面と陽極面の
間の厚さ方向の光学的接続端面２３の一定の位置には、
光を放出する発光部が形成されている。(B) Structure of LD Chip The LD chip 20 shown in FIG.
It is a rectangular parallelepiped element having a thickness of about 50 μm and a thickness of about 100 μm.
On the surface fixed to the Si substrate 10, an electrode pattern 21 corresponding to the cathode of the LD chip 20 is formed at a position corresponding to the electrode patterns 13a and 13b of the Si substrate 10 by vapor deposition or plating. Further, on the surface of the electrode pattern 21, for example, Au 80%, Sn20
%, And a solder bump 22 having a height of about 60 μm is formed by solder having a melting point of 280 ° C. Although not shown, an anode electrode pattern of the LD chip 20 is formed on the anode surface on the back surface side of the fixing surface of the LD chip 20. Then, at a certain position of the optical connection end surface 23 in the thickness direction between the fixed surface of the LD chip 20 and the anode surface,
A light emitting portion that emits light is formed.
【００１１】（Ｃ） ＬＤチップの実装方法 まず、自動搭載機にＳｉ基板１０を、溝部１１等が形成
された素子搭載面を上にしてセットする。そして、ＬＤ
チップ２０をピックアップして、図３（ａ）に示すよう
に、このＬＤチップ２０の半田バンプ２２をＳｉ基板１
０の溝部１１内に搭載する。一般に、自動搭載機の精度
は１０μｍ程度であり、光半導体装置に要求される１μ
ｍ以下の精度には及ばないが、半田バンプ２２が溝部１
１に入ることにより、この溝部１１内部の壁面に沿って
移動し、所定の位置で停止する。これにより、ＬＤチッ
プ２０の平面におけるＸ軸方向（溝部１１の中心線に対
して直角方向）の正確な位置決めが可能である。次に、
図３（ｂ）に示すように、ＬＤチップ２０を搭載したＳ
ｉ基板１０を傾斜台３０に乗せて傾斜させ、ＬＤチップ
２０の光学的接続端面２３をＳｉ基板１０の段差部１４
に当接する。これにより、ＬＤチップ２０の平面におけ
るＹ軸方向（溝部１１の中心線の方向）の正確な位置決
めが可能となる。通常、このように傾斜させることによ
り、ＬＤチップ２０は斜面に沿って下方に移動するが、
この移動を更に確実にするために、このＬＤチップ２０
の上から重しによって、圧力をかけるようにしても良
い。(C) Mounting Method of LD Chip First, the Si substrate 10 is set on an automatic mounting machine with the element mounting surface on which the grooves 11 and the like are formed facing upward. And LD
As shown in FIG. 3A, the chip 20 is picked up and the solder bumps 22 of the LD chip 20 are
0 is mounted in the groove 11. In general, the accuracy of an automatic mounting machine is about 10 μm, and 1 μm required for an optical semiconductor device.
m or less, but the solder bumps 22 are
By entering the position 1, it moves along the wall surface inside the groove 11 and stops at a predetermined position. Thus, accurate positioning in the X-axis direction (a direction perpendicular to the center line of the groove 11) on the plane of the LD chip 20 is possible. next,
As shown in FIG. 3B, an S chip on which the LD chip 20 is mounted
The i-substrate 10 is placed on the inclined base 30 and inclined, and the optical connection end face 23 of the LD chip 20 is set to the stepped portion 14 of the Si substrate 10.
Abut. This enables accurate positioning in the Y-axis direction (the direction of the center line of the groove 11) on the plane of the LD chip 20. Normally, by inclining in this way, the LD chip 20 moves downward along the slope.
In order to further ensure this movement, this LD chip 20
Pressure may be applied by weight from above.
【００１２】このようにして、ＬＤチップ２０のＸ軸及
びＹ軸方向の正確な位置が決まった後、リフロー装置等
により、例えば３３０℃程度に加熱して半田バンプ２２
を溶解する。リフロー処理によって、半田バンプ２２が
溶解して、溝部１１の内部表面の電極パターン１３ａ，
１３ｂに接続される。このとき、半田バンプ２２の体積
が、Ｓｉ基板１０側の電極パターン１３ａ，１３ｂと、
ＬＤチップ２０側の電極パターン２１との間の体積より
も大きい場合、余った溶融半田は、この電極１３ａ，１
３ｂが形成されていない部分の溝部１１によって吸収さ
れる。半田バンプ２２が溶融して出来た液状の半田の表
面張力により、Ｓｉ基板１０とＬＤチップ２０とは密着
接続されるとともに、電極パターン１３ａ，１３ｂと電
極パターン２１とが電気的に接続される。これにより、
図３（ｃ）に示すように、高さ（Ｚ軸）方向に対して、
Ｓｉ基板１０とＬＤチップ２０とが密着接続され、この
ＬＤチップ２０の光学的接続端面２３の位置を精度良く
固定することができる。ＬＤチップ２０の位置決め搭載
接続後は、ワイヤボンディング等により、このＬＤチッ
プ２０の陽極面の電極パターンに給電ワイヤを接続す
る。After the exact position of the LD chip 20 in the X-axis and Y-axis directions is determined in this way, the LD chip 20 is heated to, for example, about 330 ° C. by a reflow device or the like, and
Dissolve. By the reflow process, the solder bumps 22 are melted, and the electrode patterns 13a,
13b. At this time, the volume of the solder bump 22 is different from that of the electrode patterns 13a and 13b on the Si substrate 10 side.
If the volume is larger than the volume between the electrode pattern 21 on the LD chip 20 side, the excess molten solder is removed from the electrodes 13a, 1
3b is absorbed by the groove portion 11 where the portion is not formed. Due to the surface tension of the liquid solder formed by melting the solder bumps 22, the Si substrate 10 and the LD chip 20 are closely connected, and the electrode patterns 13 a and 13 b and the electrode pattern 21 are electrically connected. This allows
As shown in FIG. 3C, with respect to the height (Z-axis) direction,
The Si substrate 10 and the LD chip 20 are closely connected to each other, and the position of the optical connection end face 23 of the LD chip 20 can be accurately fixed. After the positioning, mounting and connection of the LD chip 20, a power supply wire is connected to the electrode pattern on the anode surface of the LD chip 20 by wire bonding or the like.
【００１３】このように実装された図１（ｄ）に示す光
半導体装置は、例えば光伝送装置等に組み込まれ、Ｖ溝
２２に光ファイバ等の伝送媒体が接続され、Ｓｉ基板１
０上で、光ファイバの端面とＬＤチップ２０の光学的接
続端面２３とが光学的に接続される。そして、給電ワイ
ヤから送信信号に応じた駆動電圧が供給され、ＬＤチッ
プ２０の光学的接続端面２３から光信号が出力されて、
光ファイバに送出される。以上のように、この第１の実
施形態によれば、Ｓｉ基板１０に対するＬＤチップ２０
搭載時の位置決めの無調整化が可能になり、工程が単純
になるとともに工数の削減が可能になる。また、溝部１
１によって余剰半田が吸収されるので、半田バンプ２２
の量の管理が比較的緩やかで良く、ＬＤチップ２０に半
田バンプ２２を直接形成することができる。このため、
ＬＤチップ２０の実装時に、電極パターン１３ａ，１３
ｂへの半田搭載の処理を行う必要がなく、製造工程の簡
素化が可能になる。更に、エッチングで正確に形成され
た溝部１１と、光学的接続端面２３係止用の段差部１４
とを有するので、ＬＤチップ２０の縦、横、高さ方向に
おいて高精度な接続が可能となり、信頼性が高く、かつ
性能の安定した光半導体装置が得られる。The optical semiconductor device shown in FIG. 1D thus mounted is incorporated in, for example, an optical transmission device or the like, a transmission medium such as an optical fiber is connected to the V-groove 22, and the Si substrate 1
On 0, the end face of the optical fiber and the optical connection end face 23 of the LD chip 20 are optically connected. Then, a driving voltage corresponding to the transmission signal is supplied from the power supply wire, and an optical signal is output from the optical connection end surface 23 of the LD chip 20.
Sent to the optical fiber. As described above, according to the first embodiment, the LD chip 20
It is possible to eliminate the need for adjustment of the positioning at the time of mounting, thereby simplifying the process and reducing man-hours. Groove 1
1 absorbs excess solder, so that the solder bumps 22
The amount of the solder bumps may be relatively moderately managed, and the solder bumps 22 can be directly formed on the LD chip 20. For this reason,
When the LD chip 20 is mounted, the electrode patterns 13a, 13a
It is not necessary to perform the process of mounting the solder on b, and the manufacturing process can be simplified. Further, the groove 11 precisely formed by etching and the step 14 for locking the optical connection end face 23 are formed.
Accordingly, highly accurate connection in the vertical, horizontal, and height directions of the LD chip 20 is possible, and an optical semiconductor device with high reliability and stable performance can be obtained.
【００１４】第２の実施形態 図４（ａ）〜（ｃ）は、本発明の第２の実施形態を示す
光半導体装置の構造図であり、図１中の要素と共通の要
素には共通の符号が付されている。図４（ａ）はＳｉ基
板の素子搭載面の平面図、同図（ｂ）は同図（ａ）にお
ける断面Ｘ−Ｘを示す図、及び同図（ｃ）はＬＤチップ
が実装されたＳｉ基板の斜視図である。これらの構造及
び実装方法（Ａ）〜（Ｃ）を、以下説明する。 （Ａ） Ｓｉ基板の構造 図４（ａ）のＳｉ基板１０Ａは、図１（ａ）のＳｉ基板
１０とほぼ同様の構造であるが、図１（ａ）のＳｉ基板
１０の段差部１４に代えて、２個の突起部１５を設けて
おり、この突起部１５によってＬＤチップ２０の光学的
接続端面２３を係止するようになっている。その他の構
造は、図１（ａ）のＳｉ基板１０と同様である。 （Ｂ） ＬＤチップの構造 ＬＤチップ２０は、図１（ｃ）のＬＤチップ２０と同様
の構造である。 Second Embodiment FIGS. 4A to 4C are structural views of an optical semiconductor device showing a second embodiment of the present invention, and are common to the elements in FIG. Are given. 4A is a plan view of an element mounting surface of a Si substrate, FIG. 4B is a view showing a cross section XX in FIG. 4A, and FIG. 4C is a view showing a Si on which an LD chip is mounted. It is a perspective view of a substrate. These structures and mounting methods (A) to (C) will be described below. (A) Structure of Si Substrate The Si substrate 10A of FIG. 4A has a structure substantially similar to that of the Si substrate 10 of FIG. 1A, except that the Si substrate 10A of FIG. Instead, two projections 15 are provided, and the projections 15 lock the optical connection end face 23 of the LD chip 20. Other structures are the same as those of the Si substrate 10 in FIG. (B) Structure of LD Chip The LD chip 20 has the same structure as the LD chip 20 in FIG.
【００１５】（Ｃ） ＬＤチップの実装方法 Ｓｉ基板１０Ａへの、ＬＤチップ２０の実装方法は、図
１の光半導体装置の製造方法とほぼ同様である。ただ、
Ｓｉ基板１０ＡにＬＤチップ２０を搭載した後、このＳ
ｉ基板１０Ａを傾斜させた時に、ＬＤチップ２０が、突
起部１５によって係止される点のみが異なっている。従
って、この図４の光半導体装置は、図１の光半導体装置
と同様の利点がある。なお、本発明は、上記実施形態に
限定されず、種々の変形が可能である。この変形例とし
ては、例えば、次のようなものがある。(C) Method of Mounting LD Chip The method of mounting the LD chip 20 on the Si substrate 10A is almost the same as the method of manufacturing the optical semiconductor device of FIG. However,
After mounting the LD chip 20 on the Si substrate 10A,
The only difference is that the LD chip 20 is locked by the projection 15 when the i-substrate 10A is inclined. Therefore, the optical semiconductor device of FIG. 4 has the same advantages as the optical semiconductor device of FIG. Note that the present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications.
【００１６】（ａ） 上記実施形態ではＬＤチップ２０
を実装した光半導体装置について説明したが、ＰＤ素子
を同様に実装することも可能である。また、１つのＳｉ
基板上に、ＬＤチップとＰＤ素子とを実装することも可
能である。 （ｂ） 溝部１１は、Ｖ字型の形状をしたものとして説
明したが、コの字型、Ｕ字型等の形状をした溝部でも良
い。 （ｃ） 上記実施形態では、溝部１１を１個使用してＬ
Ｄチップ２０を固定しているが、ＬＤチップ２０の電極
パターン２１によっては、それに対応して複数の溝部１
１を平行に配置し、それぞれの溝部１１に電極パターン
１３を設けても良い。 （ｄ） 溝部１１の内部表面には、部分的に電極パター
ン１３が形成されているが、溝部１１の内部表面全体に
電極パターン１３を形成しても同様の効果が得られる。 （ｅ） 半田バンプ２２は、一定温度で溶融し、溶融状
態での表面張力が大きく、かつ常温で凝固して導電性の
ある合金であれば、どのような成分でも良く、Ａｕ−Ｓ
ｎに限定するものではない。(A) In the above embodiment, the LD chip 20
Although the description has been given of the optical semiconductor device on which the PD element is mounted, it is also possible to mount the PD element in the same manner. Also, one Si
It is also possible to mount an LD chip and a PD element on a substrate. (B) The groove 11 has been described as having a V-shape, but may be a U-shape, a U-shape or the like. (C) In the above embodiment, L is obtained by using one groove 11.
Although the D chip 20 is fixed, depending on the electrode pattern 21 of the LD chip 20, a plurality of groove portions 1 may be correspondingly provided.
1 may be arranged in parallel, and an electrode pattern 13 may be provided in each groove 11. (D) The electrode pattern 13 is partially formed on the inner surface of the groove 11, but the same effect can be obtained by forming the electrode pattern 13 on the entire inner surface of the groove 11. (E) The solder bumps 22 can be made of any component as long as they are melted at a constant temperature, have a large surface tension in a molten state, and solidify at room temperature and are conductive.
It is not limited to n.
【００１７】[0017]
【発明の効果】以上詳細に説明したように、本発明によ
れば、光半導体素子の半田パンプを摺動自在に収容する
溝部と、該光半導体素子の光学的接続端面を係止する段
差部または突起部とを基板の素子搭載面に設けて製造す
るようにしている。これにより、半田バンプを溶融して
光半導体素子を基板に接続することによって、光学的接
続端面が、縦、横、高さ方向に対して高精度に保持され
た光半導体装置を得ることができる。As described above in detail, according to the present invention, a groove for slidably receiving a solder pump of an optical semiconductor device and a step portion for locking an optical connection end face of the optical semiconductor device. Alternatively, a projection is provided on the element mounting surface of the substrate to manufacture the device. Thus, by melting the solder bumps and connecting the optical semiconductor element to the substrate, it is possible to obtain an optical semiconductor device in which the optical connection end face is held with high precision in the vertical, horizontal, and height directions. .
【図１】本発明の第１の実施形態を示す光半導体装置の
構造図である。FIG. 1 is a structural diagram of an optical semiconductor device showing a first embodiment of the present invention.
【図２】従来の光半導体装置の構造図である。FIG. 2 is a structural view of a conventional optical semiconductor device.
【図３】図１の光半導体装置の製造方法を示す工程図で
ある。3 is a process chart showing a method for manufacturing the optical semiconductor device of FIG.
【図４】本発明の第２の実施形態を示す光半導体装置の
構造図である。FIG. 4 is a structural diagram of an optical semiconductor device showing a second embodiment of the present invention.
１０，１０Ａ Ｓｉ基板 １１ 溝部 １２ Ｖ溝 １３，２１ 電極パターン １４ 段差部 １５ 突起部 ２０ ＬＤチップ ２２ 半田バンプ ２３ 光学的接続端面 10, 10A Si substrate 11 Groove 12 V-groove 13, 21 Electrode pattern 14 Step 15 Protrusion 20 LD chip 22 Solder bump 23 Optical connection end face
Claims (2)
ン、及び該固定面とは異なる光学的接続端面の所定の位
置に形成された発光部または受光部を有する光半導体素
子と、素子搭載面を有し、該素子搭載面に前記光半導体
素子の固定面が固定される基板とを、備えた光半導体装
置において、 所定の大きさを有する半田バンプを前記第１の電極パタ
ーン上に設け、 前記素子搭載面の一定方向に配置され、前記半田バンプ
を摺動自在に収容する単数または複数の溝部と、 前記溝部内に配置され、前記半田バンプに接続される第
２の電極パターンと、 前記一定方向に対する前記光半導体素子の移動を阻止
し、前記光学的接続端面を所定の位置に係止する段差部
または突起部とを、前記基板に設けたことを特徴とする
光半導体装置。An optical semiconductor device having a first electrode pattern formed on a fixed surface, a light emitting portion or a light receiving portion formed at a predetermined position on an optical connection end surface different from the fixed surface, and device mounting And a substrate having a surface on which the optical semiconductor element fixing surface is fixed on the element mounting surface, wherein a solder bump having a predetermined size is provided on the first electrode pattern. A single or a plurality of grooves arranged in a fixed direction on the element mounting surface and slidably receiving the solder bumps; a second electrode pattern arranged in the groove and connected to the solder bumps; An optical semiconductor device, wherein a step or a protrusion for preventing movement of the optical semiconductor element in the fixed direction and locking the optical connection end face at a predetermined position is provided on the substrate.
ン、該固定面とは異なる光学的接続端面の所定の位置に
形成された発光部または受光部、及び該第１の電極パタ
ーン上に設けられ所定の大きさを有する半田バンプを有
する光半導体素子と、 素子搭載面、該素子搭載面の一定方向に配置され前記半
田バンプを摺動自在に収容する単数または複数の溝部、
該溝部内に配置され該半田バンプに接続される第２の電
極パターン、及び該一定方向に対する前記光半導体素子
の移動を阻止し、前記光学的接続端面を所定の位置に係
止する段差部または突起部を有する基板とを備えた光半
導体装置において、 前記光半導体素子の半田バンプを前記基板の対応する溝
部内に搭載する第１の工程と、 前記光半導体素子が搭載された前記基板を傾斜させて前
記光学的接続端面を前記段差部または突起部に当接する
第２の工程と、 前記基板を傾斜させた状態で前記半田バンプを溶融させ
て前記第１の電極パターンと前記第２の電極パターンと
を接続する第３の工程とを、 順次施すことを特徴とする光半導体素子の製造方法。2. A first electrode pattern formed on a fixed surface, a light emitting portion or a light receiving portion formed at a predetermined position on an optical connection end surface different from the fixed surface, and a first electrode pattern on the first electrode pattern. An optical semiconductor device having solder bumps having a predetermined size and provided; an element mounting surface; a single or a plurality of grooves arranged in a fixed direction of the element mounting surface to slidably accommodate the solder bumps;
A second electrode pattern disposed in the groove and connected to the solder bump, and a step or a step for preventing movement of the optical semiconductor element in the predetermined direction and locking the optical connection end face at a predetermined position. An optical semiconductor device comprising: a substrate having a projection; a first step of mounting solder bumps of the optical semiconductor element in a corresponding groove of the substrate; and tilting the substrate on which the optical semiconductor element is mounted. A second step of bringing the optical connection end face into contact with the step portion or the protrusion, and melting the solder bump in a state where the substrate is inclined so as to melt the first electrode pattern and the second electrode. And a third step of connecting to the pattern.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5592797A JPH10256305A (en) | 1997-03-11 | 1997-03-11 | Optical semiconductor device and manufacture thereof |
| TW086114341A TW381411B (en) | 1997-01-20 | 1997-10-02 | Assembly unit for optical semiconductor components and the supporting substrate and the method for embedding optical semiconductor components on the supporting substrate |
| KR1019970050843A KR19980069992A (en) | 1997-01-20 | 1997-10-02 | Method for mounting a compound unit of an optical semiconductor device and a support substrate and an optical semiconductor device on a support substrate |
| EP97308445A EP0854520A3 (en) | 1997-01-20 | 1997-10-23 | Method for mounting optical semiconductor device on supporting substrate |
| CA002219166A CA2219166A1 (en) | 1997-01-20 | 1997-10-24 | Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate |
| US08/959,855 US6087194A (en) | 1997-01-20 | 1997-10-29 | Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5592797A JPH10256305A (en) | 1997-03-11 | 1997-03-11 | Optical semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256305A true JPH10256305A (en) | 1998-09-25 |
Family
ID=13012734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5592797A Withdrawn JPH10256305A (en) | 1997-01-20 | 1997-03-11 | Optical semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256305A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277328A (en) * | 2007-04-25 | 2008-11-13 | Sanyo Electric Co Ltd | Manufacturing method of circuit device and circuit device |
-
1997
- 1997-03-11 JP JP5592797A patent/JPH10256305A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277328A (en) * | 2007-04-25 | 2008-11-13 | Sanyo Electric Co Ltd | Manufacturing method of circuit device and circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5205032A (en) | Electronic parts mounting apparatus | |
| US6504107B1 (en) | Electro-optic module and method for the production thereof | |
| KR920003708B1 (en) | Subassembly of fiber electronic | |
| KR100441810B1 (en) | Electronic device to align light transmission structures | |
| US4787696A (en) | Mounting apparatus for optical fibers and lasers | |
| US5659566A (en) | Semiconductor laser module and method of assembling semiconductor laser module | |
| JPH1082930A (en) | Optical module and its production | |
| US6711186B2 (en) | Optical module | |
| KR19980045943A (en) | Micro-mirror for hybrid optical integrated circuit, manufacturing method thereof, micro mirror-photodetector assembly and hybrid optical integrated circuit assembly for optical reception | |
| JP2008026462A (en) | Optical module | |
| JP2000098192A (en) | Optical reception module | |
| EP0595502B1 (en) | Semiconductor optical apparatus having an improved precision for the optical beam position | |
| JPH05175552A (en) | Mounting structure of optical element board | |
| JP2001343560A (en) | Optical module | |
| JPH10256305A (en) | Optical semiconductor device and manufacture thereof | |
| JP2000156510A (en) | Optical semiconductor device, manufacture thereof, and optical electronic device | |
| JP2608585B2 (en) | Hybrid optical integrated circuit | |
| JP3717623B2 (en) | Optoelectronic device and manufacturing method thereof | |
| KR100211939B1 (en) | Optic union method using v groove block for inclined optical fiber supporting | |
| US20030174331A1 (en) | Bench based integrated wavelength locker | |
| JP4166471B2 (en) | Optical module | |
| US6943421B2 (en) | Optical element mounted body and optical semiconductor module using the same | |
| JP2001156380A (en) | Chip type semiconductor laser device | |
| JPH04349674A (en) | Optical semiconductor element and mounting method therefor | |
| JP3760923B2 (en) | Manufacturing method of optical module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |