JPH10242640A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH10242640A JPH10242640A JP9231502A JP23150297A JPH10242640A JP H10242640 A JPH10242640 A JP H10242640A JP 9231502 A JP9231502 A JP 9231502A JP 23150297 A JP23150297 A JP 23150297A JP H10242640 A JPH10242640 A JP H10242640A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- wiring board
- printed wiring
- conductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント配線板に
関し、特にはソルダーレジスト層との密着性に優れ、半
田バンプの剥離を抑制できるプリント配線板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, and more particularly to a printed wiring board having excellent adhesion to a solder resist layer and capable of suppressing peeling of solder bumps.
【０００２】[0002]
【従来の技術】近年、多層配線基板の高密度化という要
請から、いわゆるビルドアップ多層配線基板が注目され
ている。このビルドアップ多層配線基板は、例えば特公
平４−55555 号公報に開示されているような方法により
製造される。即ち、コア基板上に、感光性の無電解めっ
き用接着剤からなる絶縁材を塗布し、これを乾燥したの
ち露光現像することにより、バイアホール用開口を有す
る層間絶縁材層を形成し、次いで、この層間絶縁材層の
表面を酸化剤等による処理にて粗化したのち、その粗化
面にめっきレジストを設け、その後、レジスト非形成部
分に無電解めっきを施してバイアホール、導体回路を形
成し、このような工程を複数回繰り返すことにより、多
層化したビルドアップ配線基板が得られる。2. Description of the Related Art In recent years, so-called build-up multilayer wiring boards have been receiving attention due to a demand for higher density of the multilayer wiring boards. This build-up multilayer wiring board is manufactured by a method disclosed in, for example, Japanese Patent Publication No. 4-55555. That is, on the core substrate, an insulating material made of a photosensitive electroless plating adhesive is applied, and dried and then exposed and developed to form an interlayer insulating material layer having a via hole opening, After roughening the surface of the interlayer insulating material layer by treatment with an oxidizing agent or the like, a plating resist is provided on the roughened surface, and then electroless plating is performed on a non-resist forming portion to form a via hole and a conductor circuit. By forming and repeating such steps a plurality of times, a multilayered build-up wiring board can be obtained.
【０００３】[0003]
【発明が解決しようとする課題】このような多層プリン
ト配線板では、ＩＣチップ等を実装するに当たっては、
外層にソルダーレジスト層を形成して最外層の導体回路
を被覆し、そのソルダーレジスト層に開口を設け、この
開口にＩＣチップを搭載するための半田バンプと呼ばれ
る球状あるいは突起状の半田体を形成する必要がある。In such a multilayer printed wiring board, when mounting an IC chip or the like,
A solder resist layer is formed on the outer layer to cover the outermost conductive circuit, an opening is formed in the solder resist layer, and a spherical or protruding solder body called a solder bump for mounting an IC chip is formed in the opening. There is a need to.
【０００４】しかしながら、ソルダーレジスト組成物と
して、Ｐｂマイグレーションが発生しにくいノボラック
型エポキシ樹脂を使用した場合（出願人が特願平８−30
8844号として先に出願）には、その樹脂が剛直骨格であ
るために、ヒートサイクル時や高温、高圧、多湿条件下
で導体回路とソルダーレジスト層との間に剥離が発生し
やすいという欠点があった。[0004] However, when a novolak-type epoxy resin which does not easily cause Pb migration is used as a solder resist composition (see Japanese Patent Application No. 8-30 / 1996).
No. 8844) had the drawback that the resin had a rigid skeleton, which easily caused peeling between the conductor circuit and the solder resist layer during heat cycling, high temperature, high pressure, and high humidity conditions. there were.
【０００５】また、半田体を介して多層プリント配線板
にＩＣチップ等を実装すると、ヒートサイクル時に、Ｉ
Ｃチップと樹脂絶縁層との熱膨張率の差により半田体に
応力がかかり、半田体が半田パッドから剥がれたりする
という問題があった。Further, when an IC chip or the like is mounted on a multilayer printed wiring board via a solder body, an I
There is a problem that stress is applied to the solder body due to a difference in the coefficient of thermal expansion between the C chip and the resin insulating layer, and the solder body peels off from the solder pad.
【０００６】本発明は、ヒートサイクル時や高温、高
圧、多湿条件下でも導体回路とソルダーレジスト層との
間に剥離が発生しにくく、また、ＩＣチップ等を搭載し
た場合でも、半田体が半田パッド（導体パッド）から剥
離することがないプリント配線板を提供することを目的
とする。According to the present invention, the peeling between the conductor circuit and the solder resist layer hardly occurs even during a heat cycle, high temperature, high pressure and humid conditions. An object of the present invention is to provide a printed wiring board that does not peel off from pads (conductor pads).
【０００７】[0007]
【課題を解決するための手段】本発明の要旨構成は以下
のとおりである。 (1) 絶縁層上に導体回路が形成され、その導体回路表面
の少なくとも一部に粗化層が形成されてなり、その導体
回路は、ソルダーレジスト層により被覆されてなるプリ
ント配線板であって、前記導体回路は、無電解めっき膜
と電解めっき膜からなることを特徴とするプリント配線
板である。 (2) 絶縁層上に半田パッドが形成され、該半田パッド表
面の少なくとも一部には粗化層が形成され、その粗化層
を介して半田体が形成されてなるプリント配線板におい
て、前記半田パッドは、無電解めっき膜と電解めっき膜
からなることを特徴とするプリント配線板である。The gist of the present invention is as follows. (1) A conductor circuit is formed on an insulating layer, a roughened layer is formed on at least a part of the surface of the conductor circuit, and the conductor circuit is a printed wiring board covered with a solder resist layer. The printed circuit board is characterized in that the conductor circuit comprises an electroless plating film and an electrolytic plating film. (2) a printed wiring board in which a solder pad is formed on an insulating layer, a roughened layer is formed on at least a part of the surface of the solder pad, and a solder body is formed through the roughened layer; The solder pad is a printed wiring board comprising an electroless plating film and an electrolytic plating film.
【０００８】[0008]
【発明の実施の形態】本発明の (1)の構成は、絶縁層上
に形成された無電解めっき膜と電解めっき膜からなる導
体回路の表面の少なくとも一部に粗化層が形成され、そ
の導体回路がソルダーレジスト層で被覆されてなる点に
特徴がある。この構成において、電解めっき膜は、より
外層側つまりソルダーレジスト層側に形成され、無電解
めっき膜は、絶縁層側に形成されている。BEST MODE FOR CARRYING OUT THE INVENTION According to the constitution (1) of the present invention, a roughened layer is formed on at least a part of the surface of a conductor circuit comprising an electroless plating film and an electrolytic plating film formed on an insulating layer, It is characterized in that the conductor circuit is covered with a solder resist layer. In this configuration, the electrolytic plating film is formed on the outer layer side, that is, on the solder resist layer side, and the electroless plating film is formed on the insulating layer side.
【０００９】これにより、導体回路表面の粗化層がソル
ダーレジスト層に食い込み、強固に密着するともに、ヒ
ートサイクル時や吸湿、乾燥によりソルダーレジスト層
が膨張、収縮してもそれに柔らかい電解めっき膜が追従
するため、ヒートサイクルや吸湿、乾燥によりソルダー
レジスト層が剥離しないのである。As a result, the roughened layer on the surface of the conductive circuit bites into the solder resist layer and firmly adheres thereto, and even when the solder resist layer expands and contracts due to heat cycling, moisture absorption and drying, a soft electrolytic plating film is formed thereon. Because of the following, the solder resist layer does not peel off due to a heat cycle, moisture absorption, and drying.
【００１０】また、比較的硬い無電解めっき膜が絶縁層
側に形成されているので、導体回路と絶縁層とが強固に
密着する（図20、図21参照）。その結果、導体回路が絶
縁層から剥離しないのである。この密着は、樹脂絶縁層
表面に後述するような粗化面が形成されている場合に特
に顕著である。というのは、粗化面に硬いめっき膜がく
い込むことにより、引き剥がしの力が加わった場合でも
破壊が金属側で生じにくいからである。Further, since the relatively hard electroless plating film is formed on the insulating layer side, the conductive circuit and the insulating layer are firmly adhered (see FIGS. 20 and 21). As a result, the conductor circuit does not peel off from the insulating layer. This adhesion is particularly remarkable when a roughened surface as described later is formed on the surface of the resin insulating layer. This is because the hard plating film penetrates the roughened surface, so that even when a peeling force is applied, destruction is unlikely to occur on the metal side.
【００１１】本発明の (2)の構成は、絶縁層上に形成さ
れた無電解めっき膜と電解めっき膜からなる半田パッド
の表面の少なくとも一部には粗化層が形成され、その粗
化層を介して半田体が形成されてなる点に特徴がある。
この構成において、電解めっき膜は、より外層側つまり
半田体側に形成され、無電解めっき膜は、絶縁層側に形
成されている。According to the configuration (2) of the present invention, a roughened layer is formed on at least a part of a surface of a solder pad formed of an electroless plated film and an electrolytic plated film formed on an insulating layer, and the roughened layer is formed. It is characterized in that a solder body is formed via a layer.
In this configuration, the electrolytic plating film is formed on the outer layer side, that is, on the solder body side, and the electroless plating film is formed on the insulating layer side.
【００１２】これにより、粗化層を介して半田体が半田
パッドと密着するため、ヒートサイクル時や高温多湿高
圧条件下でも半田体が剥離しにくいのである。As a result, the solder body is in close contact with the solder pad via the roughened layer, so that the solder body is unlikely to be peeled off even during a heat cycle or under conditions of high temperature, high humidity, and high pressure.
【００１３】また、半田体に応力がかかった場合でも、
柔らかい電解めっき膜により応力を緩和でき、しかも比
較的硬い無電解めっき膜が絶縁層側に形成されているの
で、半田パッドと絶縁層とが強固に密着する。その結
果、半田パッドが絶縁層から剥離しないのである。この
密着は、樹脂絶縁層表面に後述するような粗化面が形成
されている場合に特に顕著である。というのは、粗化面
に硬いめっき膜がくい込むことにより、引き剥がしの力
が加わった場合でも破壊が金属側で生じにくいからであ
る。[0013] Even when stress is applied to the solder body,
The stress can be relieved by the soft electrolytic plating film, and since the relatively hard electroless plating film is formed on the insulating layer side, the solder pad and the insulating layer are firmly adhered. As a result, the solder pad does not peel off from the insulating layer. This adhesion is particularly remarkable when a roughened surface as described later is formed on the surface of the resin insulating layer. This is because the hard plating film penetrates the roughened surface, so that even when a peeling force is applied, destruction is unlikely to occur on the metal side.
【００１４】本発明の構成 (2)において、半田体は、金
属層、例えば内層側から「ニッケル−金」、「銅−ニッ
ケル−金」のような多層金属層上に形成され、その金属
層と半田パッドが粗化層を介して密着していてもよい
（図20、図21参照）。ニッケル層の厚さは 0.5〜７μ
ｍ、金層の厚さは0.01〜0.06μｍが望ましい。In the configuration (2) of the present invention, the solder body is formed on a metal layer, for example, a multilayer metal layer such as “nickel-gold” or “copper-nickel-gold” from the inner layer side. And the solder pad may be in close contact with each other via the roughened layer (see FIGS. 20 and 21). Nickel layer thickness 0.5 ~ 7μ
m, the thickness of the gold layer is preferably 0.01 to 0.06 μm.
【００１５】また、半田パッドは、導体パッド（図17の
符号18）のような平板状の導体でもよく、バイアホール
（図17の符号180 ）のようなものであってもよい。バイ
アホールの場合は、バイアホールは、絶縁層下の内層導
体回路と接続され、その表面に粗化層が形成され、その
粗化層上に半田体が設けられる。The solder pad may be a flat conductor such as a conductor pad (18 in FIG. 17) or a via hole (180 in FIG. 17). In the case of a via hole, the via hole is connected to the inner conductor circuit below the insulating layer, a roughened layer is formed on the surface thereof, and a solder body is provided on the roughened layer.
【００１６】本発明の構成 (2)において、配線板の最外
層には、ソルダーレジスト層が形成されていることが望
ましい。このソルダーレジスト層の厚さは、５〜40μｍ
がよい。この理由は、薄すぎるとソルダーダムとして機
能せず、逆に厚すぎると、開口しにくくなる上に半田体
と接触し半田体に生じるクラックの原因となるからであ
る。In the configuration (2) of the present invention, it is preferable that a solder resist layer is formed on the outermost layer of the wiring board. The thickness of this solder resist layer is 5 to 40 μm
Is good. The reason for this is that if it is too thin, it will not function as a solder dam, whereas if it is too thick, it will not be easy to open and will also come into contact with the solder body and cause cracks to occur in the solder body.
【００１７】本発明の構成 (2)において、半田パッドと
して作用するバイアホールは、ソルダーレジスト層によ
り、その一部分が露出した形態（図20参照）、あるいは
全部が露出されてなる形態（図21参照）のいずれも採用
できる。前者の場合は、導体パッドもしくはバイアホー
ルの側面を起点として樹脂絶縁層またはソルダーレジス
ト層に発生するクラックを防止でき、後者の場合は開口
位置ずれの許容範囲を大きくすることができる。In the structure (2) of the present invention, the via hole functioning as a solder pad is partially exposed (see FIG. 20) or entirely exposed (see FIG. 21) by the solder resist layer. ) Can be adopted. In the former case, cracks generated in the resin insulating layer or the solder resist layer starting from the side surfaces of the conductor pads or via holes can be prevented, and in the latter case, the allowable range of the opening position shift can be increased.
【００１８】本発明の構成(1),(2) において、ソルダー
レジスト組成物としては、種々の樹脂を使用でき、例え
ば、ビスフェノールＡ型エポキシ樹脂、ビスフェノール
Ａ型エポキシ樹脂のアクリレート、ノボラック型エポキ
シ樹脂、ノボラック型エポキシ樹脂のアクリレートをア
ミン系硬化剤やイミダゾール硬化剤などで硬化させた樹
脂を使用することができる。In the constitutions (1) and (2) of the present invention, various resins can be used as the solder resist composition, such as bisphenol A epoxy resin, bisphenol A epoxy resin acrylate, and novolak epoxy resin. Alternatively, a resin obtained by curing an acrylate of a novolak type epoxy resin with an amine-based curing agent, an imidazole curing agent, or the like can be used.
【００１９】特に、ソルダーレジスト層に開口を設けて
この開口に半田バンプを形成する場合には、「ノボラッ
ク型エポキシ樹脂もしくはノボラック型エポキシ樹脂の
アクリレート」を樹脂成分とし「イミダゾール硬化剤」
を硬化剤として含むものを、ソルダーレジスト組成物と
して用いることが好ましい。このような構成のソルダー
レジスト層は、鉛のマイグレーション（鉛イオンがソル
ダーレジスト層内を拡散する現象）が少ないという利点
を持つ。しかも、このソルダーレジスト層は、ノボラッ
ク型エポキシ樹脂のアクリレートをイミダゾール硬化剤
で硬化した樹脂層であるので、耐熱性、耐アルカリ性に
優れ、はんだが溶融する温度（200 ℃前後）でも劣化し
ないし、ニッケルめっきや金めっきのような強塩基性の
めっき液で分解することもないからである。しかしなが
ら、このようなソルダーレジスト層は、剛直骨格を持つ
樹脂で構成されているので剥離が生じやすい。本発明
は、このようなソルダーレジスト層の剥離を防止できる
プリント配線板として、前述した構成のプリント配線板
を提供する。In particular, when an opening is provided in the solder resist layer and a solder bump is formed in the opening, "Novolak epoxy resin or acrylate of novolak epoxy resin" is used as a resin component and "imidazole curing agent" is used.
Is preferably used as a solder resist composition. The solder resist layer having such a configuration has an advantage that migration of lead (a phenomenon in which lead ions diffuse in the solder resist layer) is small. Moreover, since this solder resist layer is a resin layer obtained by curing novolak type epoxy resin acrylate with an imidazole curing agent, it has excellent heat resistance and alkali resistance, and does not deteriorate even at a temperature at which the solder melts (around 200 ° C.) This is because it is not decomposed by a strongly basic plating solution such as nickel plating or gold plating. However, since such a solder resist layer is formed of a resin having a rigid skeleton, peeling is likely to occur. The present invention provides a printed wiring board having the above-described configuration as a printed wiring board capable of preventing such peeling of the solder resist layer.
【００２０】ここで、上記ノボラック型エポキシ樹脂の
アクリレートとしては、フェノールノボラックやクレゾ
ールノボラックのグリシジルエーテルを、アクリル酸や
メタクリル酸などと反応させたエポキシ樹脂などを用い
ることができる。Here, as the acrylate of the novolak type epoxy resin, an epoxy resin obtained by reacting glycidyl ether of phenol novolak or cresol novolak with acrylic acid or methacrylic acid can be used.
【００２１】上記イミダゾール硬化剤は、25℃で液状で
あることが望ましい。液状であれば均一混合できるから
である。このような液状イミダゾール硬化剤としては、
1-ベンジル−2-メチルイミダゾール（品名：1B2MZ ）、
1-シアノエチル−2-エチル−4-メチルイミダゾール（品
名：2E4MZ-CN）、4-メチル−2-エチルイミダゾール（品
名：2E4MZ ）を用いることができる。このイミダゾール
硬化剤の添加量は、上記ソルダーレジスト組成物の総固
形分に対して１〜10重量％とすることが望ましい。この
理由は、添加量がこの範囲内にあれば均一混合がしやす
いからである。The above imidazole curing agent is desirably liquid at 25.degree. This is because a liquid can be uniformly mixed. As such a liquid imidazole curing agent,
1-benzyl-2-methylimidazole (product name: 1B2MZ),
1-cyanoethyl-2-ethyl-4-methylimidazole (product name: 2E4MZ-CN) and 4-methyl-2-ethylimidazole (product name: 2E4MZ) can be used. The addition amount of the imidazole curing agent is desirably 1 to 10% by weight based on the total solid content of the solder resist composition. The reason for this is that if the added amount is within this range, uniform mixing is easy.
【００２２】上記ソルダーレジストの硬化前組成物に
は、溶媒としてグリコールエーテル系の溶剤を用いるこ
とが望ましい。かかる溶剤を用いて形成するソルダーレ
ジスト層は、遊離酸素が発生せず、銅パッド表面を酸化
させない。また、人体に対する有害性も少ない。このよ
うなグリコールエーテル系溶媒としては、下記構造式の
もの、特に望ましくは、ジエチレングリコールジメチル
エーテル（ＤＭＤＧ）およびトリエチレングリコールジ
メチルエーテル（ＤＭＴＧ）から選ばれるいずれか少な
くとも１種を用いる。これらの溶剤は、30〜50℃程度の
加温により反応開始剤であるベンゾフェノンやミヒラー
ケトンを完全に溶解させることができるからである。CH
3Ｏ-(CH2CH2Ｏ) n −CH3 （ｎ＝１〜５）このグリコー
ルエーテル系の溶媒は、ソルダーレジスト組成物の全重
量に対して10〜40wt％がよい。It is desirable to use a glycol ether-based solvent as the solvent in the composition before curing the solder resist. The solder resist layer formed using such a solvent does not generate free oxygen and does not oxidize the copper pad surface. It is also less harmful to the human body. As such a glycol ether solvent, one having the following structural formula, particularly preferably at least one selected from diethylene glycol dimethyl ether (DMDG) and triethylene glycol dimethyl ether (DMTG) is used. This is because these solvents can completely dissolve benzophenone and Michler's ketone as reaction initiators by heating at about 30 to 50 ° C. CH
3 O- (CH 2 CH 2 O ) n -CH 3 (n = 1~5) solvent of glycol ether is a good 10 to 40 wt% relative to the total weight of the resist composition.
【００２３】以上説明したようなソルダーレジスト組成
物には、その他に、各種消泡剤やレベリング剤、耐熱性
や耐塩基性の改善と可撓性付与のために熱硬化性樹脂、
解像度改善のために感光性モノマーなどを添加すること
ができる。さらに、ソルダーレジスト組成物には、色素
や顔料を添加してもよい。配線パターンを隠蔽できるか
らである。この色素としてはフタロシアニングリーンを
用いることが望ましい。The solder resist composition as described above may further include various defoaming agents and leveling agents, thermosetting resins for improving heat resistance and base resistance and imparting flexibility.
A photosensitive monomer or the like can be added to improve the resolution. Further, a dye or a pigment may be added to the solder resist composition. This is because the wiring pattern can be hidden. It is desirable to use phthalocyanine green as this dye.
【００２４】例えば、上記レベリング剤としてはアクリ
ル酸エステルの重合体からなるものがよい。また、開始
剤としては、チバガイギー製のイルガキュアＩ 907（化
学式１）、光増感剤としては日本化薬製のDETX−S （化
学式２）がよい。For example, the above-mentioned leveling agent is preferably made of an acrylic ester polymer. Further, as an initiator, Irgacure I 907 (Chemical formula 1) manufactured by Ciba Geigy is preferable, and as a photosensitizer, DETX-S (Chemical formula 2) manufactured by Nippon Kayaku is preferable.
【００２５】[0025]
【化１】 Embedded image
【００２６】[0026]
【化２】 Embedded image
【００２７】添加成分としての上記熱硬化性樹脂として
は、ビスフェノール型エポキシ樹脂を用いることができ
る。このビスフェノール型エポキシ樹脂には、ビスフェ
ノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ
樹脂があり、耐塩基性を重視する場合には前者が、低粘
度化が要求される場合（塗布性を重視する場合）には後
者がよい。As the thermosetting resin as an additional component, a bisphenol-type epoxy resin can be used. This bisphenol type epoxy resin includes a bisphenol A type epoxy resin and a bisphenol F type epoxy resin, and when importance is attached to base resistance, the former is required to reduce viscosity (when importance is attached to coating properties). The latter is better.
【００２８】添加成分としての上記感光性モノマーとし
ては、多価アクリル系モノマーを用いることができる。
多価アクリル系モノマーは、解像度を向上させることが
できるからである。例えば、下記化学式に示すような構
造の多価アクリル系モノマーが望ましい。ここで、下記
化学式３は日本化薬製のDPE-6Aであり、下記化学式４は
共栄社化学製のR-604 である。As the photosensitive monomer as an additive component, a polyvalent acrylic monomer can be used.
This is because the polyvalent acrylic monomer can improve the resolution. For example, a polyacrylic monomer having a structure represented by the following chemical formula is desirable. Here, the following chemical formula 3 is DPE-6A manufactured by Nippon Kayaku, and the following chemical formula 4 is R-604 manufactured by Kyoeisha Chemical.
【００２９】[0029]
【化３】 Embedded image
【００３０】[0030]
【化４】 Embedded image
【００３１】このようなソルダーレジスト組成物は、25
℃で 0.5〜10Pa・ｓ、より望ましくは１〜10Pa・ｓがよ
い。この理由は、ロールコータで塗布しやすい粘度だか
らである。Such a solder resist composition contains 25
0.5 to 10 Pa · s, more preferably 1 to 10 Pa · s at ° C. The reason is that the viscosity is easy to apply with a roll coater.
【００３２】本発明の構成(1),(2) において、導体回路
または半田パッドを構成する無電解めっき膜は、その厚
さを１〜５μｍとすることが望ましい。この理由は、厚
すぎると層間樹脂絶縁層との追従性が低下し、逆に薄す
ぎると、ピール強度の低下を招いたり、また電解めっき
を施す場合に抵抗値が大きくなり、めっき膜の厚さにバ
ラツキが発生してしまうからである。In the constitutions (1) and (2) of the present invention, the thickness of the electroless plating film constituting the conductor circuit or the solder pad is desirably 1 to 5 μm. The reason for this is that if it is too thick, the ability to follow the interlayer resin insulation layer will be reduced, and if it is too thin, the peel strength will decrease, or if the electrolytic plating is performed, the resistance will increase, and the thickness of the plating film will increase. This is because variations occur.
【００３３】また、導体回路または半田パッドを構成す
る電解めっき膜は、その厚さを10〜20μｍとすることが
望ましい。この理由は、厚すぎるとピール強度の低下を
招き、逆に薄すぎると層間樹脂絶縁層との追従性が低下
するからである。The thickness of the electrolytic plating film constituting the conductor circuit or the solder pad is desirably 10 to 20 μm. The reason for this is that if the thickness is too large, the peel strength is reduced, and if it is too small, the ability to follow the interlayer resin insulating layer is reduced.
【００３４】本発明の構成(1),(2) において、導体回路
または半田パッドの表面に形成される粗化層は、エッチ
ング処理、研磨処理、酸化処理、酸化還元処理により形
成された銅の粗化面、もしくはめっき被膜により形成さ
れた粗化面であることが望ましい。In the constitutions (1) and (2) of the present invention, the roughened layer formed on the surface of the conductor circuit or the solder pad is made of copper formed by etching, polishing, oxidizing and redox. It is desirable that the surface is a roughened surface or a roughened surface formed by a plating film.
【００３５】特に、この粗化層は、銅−ニッケル−リン
からなる合金層であることが望ましい。この理由は、こ
の合金層は、針状結晶層であり、ソルダーレジスト層と
の密着性に優れるからである。また、この合金層上には
んだ体を形成しても電気導電率に大きな変化がなく、金
属パッドの上にもはんだ体を形成できるからである。こ
の合金層の組成は、銅、ニッケル、リンの割合で、それ
ぞれ90〜96wt％、１〜５wt％、 0.5〜２wt％であること
が望ましい。これらの組成割合のときに、針状の構造を
有するからである。In particular, this roughened layer is preferably an alloy layer made of copper-nickel-phosphorus. The reason for this is that this alloy layer is a needle-like crystal layer and has excellent adhesion to the solder resist layer. Also, even if a solder body is formed on this alloy layer, there is no significant change in electric conductivity, and the solder body can be formed on the metal pad. The composition of this alloy layer is desirably 90 to 96 wt%, 1 to 5 wt%, and 0.5 to 2 wt%, respectively, in terms of copper, nickel and phosphorus. This is because these compositions have a needle-like structure at these composition ratios.
【００３６】なお、針状結晶を形成できるCu−Ni−Ｐの
組成を三成分系の三角図に示すと、図22のようになる。
この図によれば、（Cu，Ni，Ｐ）＝（100, 0, 0 ）、
（90，10, 0 ）、（90, 0, 10 ）で囲まれる範囲がよ
い。FIG. 22 shows a ternary triangular diagram of the composition of Cu—Ni—P capable of forming needle-like crystals.
According to this figure, (Cu, Ni, P) = (100,0,0),
A range surrounded by (90, 10, 0) and (90, 0, 10) is preferable.
【００３７】また、酸化処理により粗化層を形成する場
合は、亜塩素酸ナトリウム、水酸化ナトリウム、リン酸
ナトリウムからなる酸化剤の溶液を用いることが望まし
い。酸化還元処理により粗化層を形成する場合は、上記
酸化処理の後、水酸化ナトリウムと水素化ホウ素ナトリ
ウムからなる還元剤の溶液に浸漬して行うことが望まし
い。When a roughened layer is formed by an oxidation treatment, it is desirable to use a solution of an oxidizing agent consisting of sodium chlorite, sodium hydroxide and sodium phosphate. In the case where a roughened layer is formed by oxidation-reduction treatment, it is preferable that the oxidation treatment is performed by immersing the roughened layer in a solution of a reducing agent composed of sodium hydroxide and sodium borohydride.
【００３８】このようにして形成される導体回路または
半田パッドの表面の粗化層は、厚みを１〜５μｍとする
ことが望ましい。この理由は、厚すぎると粗化層自体が
損傷、剥離しやすく、薄すぎると密着性が低下するから
である。It is desirable that the roughened layer on the surface of the conductor circuit or the solder pad thus formed has a thickness of 1 to 5 μm. The reason for this is that if it is too thick, the roughened layer itself is easily damaged and peeled off, and if it is too thin, the adhesion decreases.
【００３９】本発明の構成(1),(2) において、上記絶縁
層もしくは層間絶縁層としては無電解めっき用接着剤を
用いることが望ましい。この無電解めっき用接着剤は、
硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂
粒子が、硬化処理によって酸あるいは酸化剤に難溶性と
なる未硬化の耐熱性樹脂中に分散されてなるものが最適
である。酸、酸化剤で処理することにより、耐熱性樹脂
粒子が溶解除去されて、表面に蛸つぼ状のアンカーから
なる粗化面を形成できるからである。In the constitutions (1) and (2) of the present invention, it is desirable to use an adhesive for electroless plating as the insulating layer or the interlayer insulating layer. This adhesive for electroless plating
It is most preferable that heat-resistant resin particles soluble in an acid or an oxidizing agent subjected to the curing treatment are dispersed in an uncured heat-resistant resin which becomes hardly soluble in the acid or the oxidizing agent by the curing treatment. By treating with an acid or an oxidizing agent, the heat-resistant resin particles are dissolved and removed, and a roughened surface composed of an octopus pot-shaped anchor can be formed on the surface.
【００４０】上記無電解めっき用接着剤において、特に
硬化処理された前記耐熱性樹脂粒子としては、平均粒
径が10μｍ以下の耐熱性樹脂粉末、平均粒径が２μｍ
以下の耐熱性樹脂粉末を凝集させた凝集粒子、平均粒
径が２〜10μｍの耐熱性粉末樹脂粉末と平均粒径が２μ
ｍ以下の耐熱性樹脂粉末との混合物、平均粒径が２〜
10μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下
の耐熱性樹脂粉末または無機粉末のいずれか少なくとも
１種を付着させてなる疑似粒子、平均粒径が0.1〜0.8
μｍの耐熱性粉末樹脂粉末と平均粒径が 0.8μｍを超
え２μｍ未満の耐熱性樹脂粉末との混合物、から選ばれ
るいずれか少なくとも１種を用いることが望ましい。こ
れらは、より複雑なアンカーを形成できるからである。In the above-mentioned adhesive for electroless plating, particularly as the heat-resistant resin particles subjected to the curing treatment, a heat-resistant resin powder having an average particle diameter of 10 μm or less, an average particle diameter of 2 μm
Aggregated particles obtained by aggregating the following heat-resistant resin powder, a heat-resistant powder resin powder having an average particle size of 2 to 10 μm and an average particle size of 2 μm
m and a mixture with a heat-resistant resin powder having a mean particle size of 2 or less.
Pseudo particles obtained by adhering at least one of a heat-resistant resin powder or an inorganic powder having an average particle size of 2 μm or less to the surface of a 10 μm heat-resistant resin powder, and an average particle size of 0.1 to 0.8.
It is desirable to use at least one selected from a mixture of a heat-resistant resin powder having a diameter of μm and a heat-resistant resin powder having an average particle diameter of more than 0.8 μm and less than 2 μm. This is because they can form more complex anchors.
【００４１】次に、本発明の構成(1),(2) にかかるプリ
ント配線板を製造する一方法について説明する。 (1) まず、コア基板の表面に内層銅パターンを形成した
配線基板を作製する。このコア基板への銅パターンは、
銅張積層板をエッチングして行う方法、あるいは、ガラ
スエポキシ基板やポリイミド基板、セラミック基板、金
属基板などの基板に無電解めっき用接着剤層を形成し、
この接着剤層表面を粗化して粗化面とし、ここに無電解
めっきを施す方法、もしくはいわゆるセミアディティブ
法（その粗化面全体に無電解めっきを施し、めっきレジ
ストを形成し、めっきレジスト非形成部分に電解めっき
を施した後、そのめっきレジストを除去してさらにエッ
チング処理し、電解めっき膜と無電解めっき膜とからな
る導体回路を形成する方法）により形成される。Next, a method for manufacturing a printed wiring board according to the constitutions (1) and (2) of the present invention will be described. (1) First, a wiring board having an inner copper pattern formed on the surface of a core board is manufactured. The copper pattern on this core board is
A method of etching a copper-clad laminate, or forming an adhesive layer for electroless plating on a substrate such as a glass epoxy substrate, a polyimide substrate, a ceramic substrate, or a metal substrate,
The surface of the adhesive layer is roughened to a roughened surface, and a method of applying electroless plating to the surface or a so-called semi-additive method (electroless plating is performed on the entire roughened surface to form a plating resist, and a plating resist is removed. After the formation portion is subjected to electrolytic plating, the plating resist is removed and etching is further performed to form a conductor circuit including an electrolytic plating film and an electroless plating film.
【００４２】さらに、上記配線基板の内層銅パターン表
面に銅−ニッケル−リンからなる粗化層を形成する。こ
の粗化層は、無電解めっきにより形成される。この無電
解めっきの液組成は、銅イオン濃度、ニッケルイオン濃
度、次亜リン酸イオン濃度が、それぞれ 2.2×10-2〜4.
1 ×10-2 mol／ｌ、 2.2×10-3〜 4.1×10-3 mol／ｌ、
0.20〜0.25mol／ｌであることが望ましい。この範囲で
析出する被膜の結晶構造は針状構造になるため、アンカ
ー効果に優れるからである。この無電解めっきの浴には
上記化合物に加えて錯化剤や添加剤を加えてもよい。粗
化層の形成方法としては、この他に前述した酸化（黒
化）−還元処理、銅表面を粒界に沿ってエッチングして
粗化面を形成する方法などがある。Further, a roughened layer made of copper-nickel-phosphorus is formed on the surface of the inner layer copper pattern of the wiring board. This roughened layer is formed by electroless plating. The solution composition of this electroless plating has a copper ion concentration, a nickel ion concentration, and a hypophosphite ion concentration of 2.2 × 10 -2 to 4.
1 × 10 -2 mol / l, 2.2 × 10 -3 to 4.1 × 10 -3 mol / l,
Desirably, it is 0.20 to 0.25 mol / l. This is because the crystalline structure of the film deposited in this range has a needle-like structure, and thus has an excellent anchor effect. A complexing agent or an additive may be added to the electroless plating bath in addition to the above compounds. Other methods of forming the roughened layer include the above-described oxidation (blackening) -reduction treatment and a method of forming a roughened surface by etching the copper surface along grain boundaries.
【００４３】なお、コア基板には、スルーホールが形成
され、このスルーホールを介して表面と裏面の配線層を
電気的に接続することができる。また、スルーホールお
よびコア基板の導体回路間には樹脂が充填されて、平滑
性を確保してもよい（図１〜図４参照）。A through hole is formed in the core substrate, and the front and rear wiring layers can be electrically connected via the through hole. Further, a resin may be filled between the through hole and the conductor circuit of the core substrate to ensure smoothness (see FIGS. 1 to 4).
【００４４】(2) 次に、前記(1) で作製した配線基板の
上に、層間樹脂絶縁層を形成する。特に本発明では、層
間樹脂絶縁材として前述した無電解めっき用接着剤を用
いることが望ましい（図５参照）。(2) Next, an interlayer resin insulation layer is formed on the wiring board manufactured in the above (1). In particular, in the present invention, it is desirable to use the above-described adhesive for electroless plating as an interlayer resin insulating material (see FIG. 5).
【００４５】(3) 前記(2) で形成した無電解めっき用接
着剤層を乾燥した後、必要に応じてバイアホール形成用
開口を設ける。このとき、感光性樹脂の場合は、露光，
現像してから熱硬化することにより、また、熱硬化性樹
脂の場合は、熱硬化したのちレーザー加工することによ
り、前記接着剤層にバイアホール形成用の開口部を設け
る（図６参照）。(3) After the adhesive layer for electroless plating formed in (2) is dried, openings for forming via holes are provided as necessary. At this time, in the case of photosensitive resin, exposure,
An opening for forming a via hole is provided in the adhesive layer by performing thermosetting after development or, in the case of a thermosetting resin, performing thermosetting and then laser processing (see FIG. 6).
【００４６】(4) 次に、硬化した前記接着剤層の表面に
存在するエポキシ樹脂粒子を酸あるいは酸化剤によって
溶解除去し、接着剤層表面を粗化処理する（図７参
照）。ここで、上記酸としては、リン酸、塩酸、硫酸、
あるいは蟻酸や酢酸などの有機酸があるが、特に有機酸
を用いることが望ましい。粗化処理した場合に、バイア
ホールから露出する金属導体層を腐食させにくいからで
ある。一方、上記酸化剤としては、クロム酸、過マンガ
ン酸塩（過マンガン酸カリウムなど）を用いることが望
ましい。(4) Next, the epoxy resin particles present on the surface of the cured adhesive layer are dissolved and removed with an acid or an oxidizing agent to roughen the surface of the adhesive layer (see FIG. 7). Here, as the acid, phosphoric acid, hydrochloric acid, sulfuric acid,
Alternatively, there are organic acids such as formic acid and acetic acid, and it is particularly preferable to use an organic acid. This is because when the roughening treatment is performed, the metal conductor layer exposed from the via hole is hardly corroded. On the other hand, it is desirable to use chromic acid and permanganate (such as potassium permanganate) as the oxidizing agent.
【００４７】(5) 次に、接着剤層表面を粗化した配線基
板に触媒核を付与する。触媒核の付与には、貴金属イオ
ンや貴金属コロイドなどを用いることが望ましく、一般
的には、塩化パラジウムやパラジウムコロイドを使用す
る。なお、触媒核を固定するために加熱処理を行うこと
が望ましい。このような触媒核としてはパラジウムがよ
い。(5) Next, a catalyst nucleus is applied to the wiring board whose surface of the adhesive layer is roughened. It is desirable to use a noble metal ion or a noble metal colloid for providing the catalyst nucleus, and generally, palladium chloride or a palladium colloid is used. Note that it is desirable to perform a heat treatment to fix the catalyst core. Palladium is preferred as such a catalyst core.
【００４８】(6) 次に、無電解めっき用接着剤表面に無
電解めっきを施し、粗化面全面に無電解めっき膜を形成
する（図８参照）。このとき、無電解めっき膜の厚みは
１〜５μｍ、より望ましくは２〜３μｍとする。このよ
うな無電解めっき膜は、50〜150 ℃で 0.5〜４時間の加
熱処理を施すことが望ましい。酸や酸化剤に対する耐性
を向上させるためである。つぎに、無電解めっき膜上に
めっきレジストを形成する（図９参照）。めっきレジス
ト組成物としては、特にクレゾールノボラックやフェノ
ールノボラック型エポキシ樹脂のアクリレートとイミダ
ゾール硬化剤からなる組成物を用いることが望ましい
が、他に市販品のドライフィルムを使用することもでき
る。(6) Next, electroless plating is applied to the surface of the adhesive for electroless plating to form an electroless plating film on the entire roughened surface (see FIG. 8). At this time, the thickness of the electroless plating film is 1 to 5 μm, and more preferably, 2 to 3 μm. Such an electroless plating film is desirably subjected to a heat treatment at 50 to 150 ° C. for 0.5 to 4 hours. This is for improving the resistance to acids and oxidizing agents. Next, a plating resist is formed on the electroless plating film (see FIG. 9). As the plating resist composition, it is particularly desirable to use a composition composed of an acrylate of cresol novolak or phenol novolak type epoxy resin and an imidazole curing agent, but a commercially available dry film can also be used.
【００４９】(7) 次に、めっきレジスト非形成部に電解
めっきを施し、導体回路、ならびにバイアホールを形成
する（図10参照）。なお、この電解めっき膜は 100〜15
0 ℃で30分〜３時間の加熱処理をすることが望ましい。
また、電解めっき膜形成前に、無電解めっき膜表面を酸
で処理して酸化膜を除去しておくとよい。ここで、上記
電解めっきとしては、銅めっきを用いることが望まし
い。(7) Next, electrolytic plating is applied to the portion where the plating resist is not formed to form a conductor circuit and a via hole (see FIG. 10). In addition, this electrolytic plating film is 100 ~ 15
It is desirable to perform heat treatment at 0 ° C. for 30 minutes to 3 hours.
Before forming the electrolytic plating film, the surface of the electroless plating film may be treated with an acid to remove the oxide film. Here, it is desirable to use copper plating as the electrolytic plating.
【００５０】(8) さらに、めっきレジストを除去した
後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過
硫酸アンモニウムなどのエッチング液でめっきレジスト
下の無電解めっき膜を溶解除去して、独立した導体回路
とする（図11参照）。なお、エッチング前に硫酸などの
酸で酸化膜を除去することが望ましい。(8) After removing the plating resist, the electroless plating film under the plating resist is dissolved and removed with a mixed solution of sulfuric acid and hydrogen peroxide or an etching solution such as sodium persulfate and ammonium persulfate. (See Fig. 11). Note that it is desirable to remove the oxide film with an acid such as sulfuric acid before etching.
【００５１】(9) 次に、導体回路の表面に粗化層を形成
する（図12参照）。粗化層の形成方法としては、エッチ
ング処理、研磨処理、酸化還元処理、めっき処理があ
る。これらの処理のうち酸化還元処理は、NaOH（10ｇ／
ｌ）、NaClO2（40ｇ／ｌ）、Na3PO4（６ｇ／ｌ）を酸化
浴（黒化浴）、NaOH（10ｇ／ｌ）、NaBH4 （５ｇ／ｌ）
を還元浴とする。また、銅−ニッケル−リン合金層から
なる粗化層は、無電解めっき処理による析出により形成
する。この合金の無電解めっき液としては、硫酸銅１〜
40ｇ／ｌ、硫酸ニッケル 0.1〜6.0 ｇ／ｌ、クエン酸10
〜20ｇ／ｌ、次亜リン酸塩10〜100 ｇ／ｌ、ホウ酸10〜
40ｇ／ｌ、界面活性剤0.01〜10ｇ／ｌからなる液組成の
めっき浴を用いることが望ましい。なお、銅−ニッケル
−リンの針状合金層は、 100〜150 ℃で30分〜３時間の
加熱処理をすることが望ましい。また、銅−ニッケル−
リンの針状合金層表面にスズ置換めっきを行い、スズ層
を形成してもよい。(9) Next, a roughened layer is formed on the surface of the conductor circuit (see FIG. 12). Examples of the method of forming the roughened layer include an etching process, a polishing process, an oxidation-reduction process, and a plating process. Of these treatments, the oxidation-reduction treatment is NaOH (10 g /
l), NaClO 2 (40 g / l), Na 3 PO 4 (6 g / l) in an oxidation bath (blackening bath), NaOH (10 g / l), NaBH 4 (5 g / l)
As a reducing bath. Further, the roughened layer composed of the copper-nickel-phosphorus alloy layer is formed by deposition by electroless plating. As an electroless plating solution for this alloy, copper sulfate 1
40 g / l, nickel sulfate 0.1-6.0 g / l, citric acid 10
~ 20 g / l, hypophosphite 10 ~ 100 g / l, boric acid 10 ~
It is desirable to use a plating bath having a liquid composition of 40 g / l and a surfactant of 0.01 to 10 g / l. The copper-nickel-phosphorus alloy layer is desirably subjected to a heat treatment at 100 to 150 ° C. for 30 minutes to 3 hours. Also, copper-nickel-
The tin layer may be formed by performing tin substitution plating on the surface of the needle-like alloy layer of phosphorus.
【００５２】(10)次に、この基板上に層間樹脂絶縁層と
して、無電解めっき用接着剤層を形成する（図13参
照）。 (11)さらに、 (3)〜(8) の工程を繰り返してさらに上層
の導体回路を設け、半田パッドとして機能する平板状導
体パッドとバイアホールを形成する（図14〜17参照）。(10) Next, an adhesive layer for electroless plating is formed on the substrate as an interlayer resin insulating layer (see FIG. 13). (11) Further, the steps (3) to (8) are repeated to provide a further upper layer conductive circuit, and a flat conductive pad functioning as a solder pad and a via hole are formed (see FIGS. 14 to 17).
【００５３】(12)導体パッドとバイアホールの表面に粗
化層を設ける（図18参照）。粗化層の形成方法として
は、前記(9) で説明したものと同様である。 (13)次に、前記(12)の処理を終えたプリント配線板の両
面に、ソルダーレジスト組成物を塗布する。ここで、プ
リント配線板の両面にソルダーレジスト層を塗布する際
には、前記プリント配線板を垂直に立てた状態でロール
コータの一対の塗布用ロールのロール間に挟み、下側か
ら上側へ搬送させて基板の両面にソルダーレジスト組成
物を同時に塗布することが望ましい。この理由は、現在
のプリント配線板の基本仕様は両面であり、カーテンコ
ート法（樹脂を滝のように上から下へ流し、この樹脂
の”カーテン”に基板をくぐらせて塗布する方法）で
は、片面しか塗布できないからである。前述したソルダ
ーレジスト組成物は、両面同時に塗布する上記方法のた
めに使用できる。即ち、前述したソルダーレジスト組成
物は、粘度が25℃で0.5〜10Pa・ｓ、望ましくは１〜10P
a・ｓであるため、基板を垂直に立てて塗布しても流れ
ず、また転写も良好である。(12) A roughening layer is provided on the surfaces of the conductor pads and via holes (see FIG. 18). The method of forming the roughened layer is the same as that described in the above (9). (13) Next, a solder resist composition is applied to both surfaces of the printed wiring board after the treatment of (12). Here, when applying the solder resist layer to both sides of the printed wiring board, the printed wiring board is sandwiched between a pair of application rolls of a roll coater in a state of being vertically erected, and is transported upward from below. Then, it is desirable to apply the solder resist composition on both sides of the substrate at the same time. The reason is that the current basic specifications of printed wiring boards are on both sides, and the curtain coating method (a method of flowing resin from top to bottom like a waterfall and applying it by passing a substrate through this "curtain" of resin) This is because only one side can be applied. The above-mentioned solder resist composition can be used for the above-mentioned method of applying simultaneously on both sides. That is, the above-mentioned solder resist composition has a viscosity of 0.5 to 10 Pa · s at 25 ° C., preferably 1 to 10 P
Since it is a · s, it does not flow even when the substrate is applied vertically and the transfer is good.
【００５４】(14)次に、ソルダーレジスト組成物の塗膜
を60〜80℃で５〜60分間乾燥し、この塗膜に、開口部を
描画したフォトマスクフィルムを載置して露光、現像処
理することにより、導体回路のうちパッド部分を露出さ
せた開口部を形成する。このようにして開口部を形成し
た塗膜を、さらに80℃〜150 ℃で１〜10時間の熱処理に
より硬化させる。これにより、開口部を有するソルダー
レジスト層は導体回路の表面に設けた粗化層と密着す
る。ここで、前記開口部の開口径は、パッドの径よりも
大きくすることができ、パッドを完全に露出させてもよ
い。この場合、フォトマスクがずれてもパッドがソルダ
ーレジストで被覆されることはなく、またソルダーレジ
ストがはんだ体に接触せず、はんだ体にくびれが生じな
いため、クラックが発生しにくくなる。逆に、前記開口
部の開口径は、パッドの径よりも小さくすることがで
き、パッドの縁周をソルダーレジストで被覆することが
できる。この場合、パッド表面の粗化層とソルダーレジ
ストが密着するので、パッドをソルダーレジストで抑え
ることができ、パッドの剥離を防止できる。この構成
は、無電解めっき用接着剤の粗化層の深さが浅くなり
（１〜３μｍ）、めっきレジストがない分パッドが剥離
しやすい、いわゆるセミアディティブ法を採用する場合
に有利である。(14) Next, the coating film of the solder resist composition is dried at 60 to 80 ° C. for 5 to 60 minutes, and a photomask film having an opening formed thereon is placed on the coating film to expose and develop. The processing forms an opening exposing the pad portion of the conductor circuit. The coating film in which the openings are formed in this manner is further cured by a heat treatment at 80 ° C. to 150 ° C. for 1 to 10 hours. Thereby, the solder resist layer having the opening is in close contact with the roughened layer provided on the surface of the conductor circuit. Here, the opening diameter of the opening may be larger than the diameter of the pad, and the pad may be completely exposed. In this case, even if the photomask is displaced, the pad is not covered with the solder resist, the solder resist does not contact the solder body, and the solder body does not become constricted, so that cracks hardly occur. Conversely, the diameter of the opening can be smaller than the diameter of the pad, and the periphery of the pad can be covered with a solder resist. In this case, since the roughened layer on the pad surface and the solder resist are in close contact with each other, the pad can be suppressed with the solder resist, and peeling of the pad can be prevented. This configuration is advantageous when a so-called semi-additive method is adopted, in which the depth of the roughened layer of the adhesive for electroless plating is reduced (1 to 3 μm), and the pad is easily peeled off because there is no plating resist.
【００５５】(15)次に、前記開口部から露出した前記半
田パッド部上に「ニッケル−金」の金属層を形成する。(15) Next, a “nickel-gold” metal layer is formed on the solder pad exposed from the opening.
【００５６】(16)次に、前記開口部から露出した前記パ
ッド部上にはんだ体を供給する（図19参照）。はんだ体
の供給方法としては、はんだ転写法や印刷法を用いるこ
とができる。ここで、はんだ転写法は、プリプレグには
んだ箔を貼合し、このはんだ箔を開口部分に相当する箇
所のみを残してエッチングすることによりはんだパター
ンを形成してはんだキャリアフィルムとし、このはんだ
キャリアフィルムを、基板のソルダーレジスト開口部分
にフラックスを塗布した後、はんだパターンがパッドに
接触するように積層し、これを加熱して転写する方法で
ある。一方、印刷法は、パッドに相当する箇所に貫通孔
を設けたメタルマスクを基板に載置し、はんだペースト
を印刷して加熱処理する方法である。(16) Next, a solder body is supplied onto the pad portion exposed from the opening (see FIG. 19). As a method of supplying the solder body, a solder transfer method or a printing method can be used. Here, in the solder transfer method, a solder foil is bonded to a prepreg, and the solder foil is etched leaving only a portion corresponding to an opening portion to form a solder pattern to form a solder carrier film. Is applied to a solder resist opening portion of a substrate, and then laminated such that a solder pattern is in contact with a pad, which is heated and transferred. On the other hand, the printing method is a method in which a metal mask having a through-hole provided at a position corresponding to a pad is placed on a substrate, and a solder paste is printed and heated.
【００５７】[0057]
（実施例１） (1) 厚さ0.6mm のガラスエポキシ樹脂またはＢＴ（ビス
マレイミドトリアジン）樹脂からなる基板１の両面に18
μｍの銅箔８がラミネートされてなる銅張積層板を出発
材料とした（図１参照）。この銅張積層板の銅箔８を常
法に従いパターン状にエッチング、穴明け、無電解めっ
きを施すことにより、基板の両面に内層導体回路４とス
ルーホール９を形成した（図２参照）。さらに、内層導
体回路４間、スルーホール９内にビスフェノールＦ型エ
ポキシ樹脂を充填した（図３参照）。(Example 1) (1) Both sides of a substrate 1 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 0.6 mm are coated with 18
A copper-clad laminate obtained by laminating a μm copper foil 8 was used as a starting material (see FIG. 1). The copper foil 8 of the copper-clad laminate was etched in a pattern according to a conventional method, drilled, and subjected to electroless plating to form the inner conductor circuit 4 and the through holes 9 on both surfaces of the substrate (see FIG. 2). Further, a bisphenol F type epoxy resin was filled in the through hole 9 between the inner conductor circuits 4 (see FIG. 3).
【００５８】(2) 前記(1) で内層銅パターン４を形成し
た基板を水洗いし、乾燥した後、その基板を酸性脱脂し
てソフトエッチングし、次いで、塩化パラジウムと有機
酸からなる触媒溶液で処理して、Ｐｄ触媒を付与し、こ
の触媒を活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル
0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸ナトリウム
29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤 0.1ｇ／ｌ、ｐ
Ｈ＝９からなる無電解めっき浴にてめっきを施し、銅導
体回路の全表面にCu−Ni−Ｐ合金の厚さ 2.5μｍの粗化
層11（凹凸層）を形成した（図４参照）。(2) The substrate on which the inner layer copper pattern 4 was formed in the above (1) was washed with water and dried, and then the substrate was subjected to acidic degreasing and soft etching, followed by a catalyst solution comprising palladium chloride and an organic acid. After treatment to give a Pd catalyst and to activate this catalyst, copper sulfate 8 g / l, nickel sulfate
0.6 g / l, citric acid 15 g / l, sodium hypophosphite
29 g / l, boric acid 31 g / l, surfactant 0.1 g / l, p
Plating was performed in an electroless plating bath consisting of H = 9, and a roughened layer 11 (uneven layer) of Cu-Ni-P alloy having a thickness of 2.5 μm was formed on the entire surface of the copper conductor circuit (see FIG. 4). .
【００５９】(3) ＤＭＤＧ（ジエチレングリコールジメ
チルエーテル）に溶解したクレゾールノボラック型エポ
キシ樹脂（日本化薬製、分子量2500）の25％アクリル化
物を70重量部、ポリエーテルスルフォン（ＰＥＳ）30重
量部、イミダゾール硬化剤（四国化成製、商品名：2E4M
Z-CN）４重量部、感光性モノマーであるカプロラクトン
変成トリス（アクロキシエチル）イソシアヌレート（東
亜合成製、商品名：アロニックスＭ325 ）10重量部、光
開始剤としてのベンゾフェノン（関東化学製）５重量
部、光増感剤としてのミヒラーケトン（関東化学製）0.
5 重量部、さらにこの混合物に対してエポキシ樹脂粒子
の平均粒径 5.5μｍのものを35重量部、平均粒径 0.5μ
ｍのものを５重量部を混合した後、ＮＭＰ（ノルマルメ
チルピロリドン）を添加しながら混合し、ホモディスパ
ー攪拌機で粘度12Pa・ｓに調整し、続いて３本ロールで
混練して感光性接着剤溶液（層間樹脂絶縁材）を得た。(3) 70 parts by weight of a 25% acrylate of cresol novolak type epoxy resin (manufactured by Nippon Kayaku, molecular weight 2500) dissolved in DMDG (diethylene glycol dimethyl ether), 30 parts by weight of polyether sulfone (PES), imidazole curing (Shikoku Chemicals, trade name: 2E4M
4 parts by weight of Z-CN), 10 parts by weight of caprolactone-modified tris (acroxyethyl) isocyanurate (trade name: Alonix M325, manufactured by Toagosei Co., Ltd.) as a photosensitive monomer, and benzophenone (manufactured by Kanto Chemical) 5 as a photoinitiator Parts by weight, Michler's ketone as a photosensitizer (Kanto Chemical)
5 parts by weight, 35 parts by weight of an epoxy resin particle having an average particle size of 5.5 μm with respect to this mixture, and an average particle size of 0.5 μm
m, 5 parts by weight, and then mixing while adding NMP (normal methylpyrrolidone), adjusting the viscosity to 12 Pa · s with a homodisper stirrer, and kneading with a three-roll mill. A solution (interlayer resin insulating material) was obtained.
【００６０】(4) 前記(3) で得た感光性接着剤溶液を、
前記(2) の処理を終えた基板の両面にロールコータを用
いて塗布し、水平状態で20分間放置してから、60℃で30
分間の乾燥を行い、厚さ60μｍの接着剤層２を形成した
（図５参照）。 (5) 前記(4) で接着剤層２を形成した基板の両面に、バ
イアホールが描画されたフォトマスクフィルムを載置
し、紫外線を照射して露光した。(4) The photosensitive adhesive solution obtained in the above (3) is
Using a roll coater, apply to both surfaces of the substrate after the treatment of the above (2), leave it in a horizontal state for 20 minutes, and then
After drying for an hour, an adhesive layer 2 having a thickness of 60 μm was formed (see FIG. 5). (5) A photomask film having via holes drawn thereon was placed on both surfaces of the substrate on which the adhesive layer 2 was formed in the above (4), and was exposed to ultraviolet rays.
【００６１】(6) 露光した基板をＤＭＴＧ（トリエチレ
ングリコールジメチルエーテル）溶液でスプレー現像す
ることにより、接着剤層に 100μｍφのバイアホールと
なる開口を形成した。さらに、当該基板を超高圧水銀灯
にて3000mJ／cm2 で露光し、100℃で１時間、その後 15
0℃で５時間にて加熱処理することにより、フォトマス
クフィルムに相当する寸法精度に優れ、開口（バイアホ
ール形成用開口６）を有する厚さ50μｍの接着剤層２を
形成した（図６参照）。なお、バイアホールとなる開口
には、粗化層を部分的に露出させる。(6) The exposed substrate was spray-developed with a DMTG (triethylene glycol dimethyl ether) solution to form an opening serving as a 100 μmφ via hole in the adhesive layer. Further, the substrate is exposed at 3000 mJ / cm 2 with an ultra-high pressure mercury lamp, and is exposed at 100 ° C. for 1 hour.
By performing a heat treatment at 0 ° C. for 5 hours, a 50 μm thick adhesive layer 2 having an opening (opening 6 for forming a via hole) having excellent dimensional accuracy corresponding to a photomask film was formed (see FIG. 6). ). Note that the roughened layer is partially exposed in the opening serving as the via hole.
【００６２】(7) 前記(5)(6)でバイアホール形成用開口
６を形成した基板を、クロム酸に２分間浸漬し、接着剤
層２の表面に存在するエポキシ樹脂粒子を溶解除去し
て、当該接着剤層２の表面を粗化し、その後、中和溶液
（シプレイ社製）に浸漬してから水洗した（図７参
照）。 (8) 前記(7) で粗面化処理（粗化深さ５μｍ）を行った
基板に対し、パラジウム触媒（アトテック製）を付与す
ることにより、接着剤層２およびバイアホール用開口６
の表面に触媒核を付与した。(7) The substrate having the via hole forming openings 6 formed in (5) and (6) is immersed in chromic acid for 2 minutes to dissolve and remove the epoxy resin particles present on the surface of the adhesive layer 2. Then, the surface of the adhesive layer 2 was roughened, and then immersed in a neutralizing solution (manufactured by Shipley) and then washed with water (see FIG. 7). (8) By applying a palladium catalyst (manufactured by Atotech) to the substrate subjected to the surface roughening treatment (roughening depth: 5 μm) in the above (7), the adhesive layer 2 and the via hole opening 6 are formed.
A catalyst nucleus was provided on the surface of.
【００６３】(9) 以下の組成の無電解銅めっき浴中に基
板を浸漬して、粗面全体に厚さ３μｍの無電解銅めっき
膜12を形成した（図８参照）。 〔無電解めっき液〕 ＥＤＴＡ 150 ｇ／ｌ 硫酸銅 20 ｇ／ｌ ＨＣＨＯ 30 ml／ｌ ＮａＯＨ 40 ｇ／ｌ α、α’−ビピリジル 80 mg／ｌ ＰＥＧ 0.1 ｇ／ｌ 〔無電解めっき条件〕 70℃の液温度で30分(9) The substrate was immersed in an electroless copper plating bath having the following composition to form an electroless copper plating film 12 having a thickness of 3 μm on the entire rough surface (see FIG. 8). [Electroless plating solution] EDTA 150 g / l Copper sulfate 20 g / l HCHO 30 ml / l NaOH 40 g / l α, α'-bipyridyl 80 mg / l PEG 0.1 g / l [Electroless plating conditions] 70 ° C. 30 minutes at liquid temperature
【００６４】(10)前記(9) で形成した無電解銅めっき膜
12上に市販の感光性ドライフィルムを貼り付け、このド
ライフィルム上にマスクを載置して、 100mJ／cm2 で露
光してから 0.8％炭酸ナトリウムで現像処理し、厚さ15
μｍのめっきレジスト３を設けた（図９参照）。(10) Electroless copper plating film formed in (9)
A commercially available photosensitive dry film is affixed on top of 12, and a mask is placed on this dry film, exposed at 100 mJ / cm 2 , developed with 0.8% sodium carbonate, and processed to a thickness of 15 mm.
A μm plating resist 3 was provided (see FIG. 9).
【００６５】(11)次に、めっきレジスト非形成部分に、
以下の条件で電解銅めっきを施し、厚さ15μｍの電解銅
めっき膜13を形成した（図10参照）。 〔電解めっき液〕 硫酸 180 ｇ／ｌ 硫酸銅 80 ｇ／ｌ 添加剤（アドテックジャパン製、商品名カパラシドＧＬ） １ ml／ｌ 〔電解めっき条件〕 電流密度 １ Ａ／dm2 時間 30分 温度 室温(11) Next, in the portion where the plating resist is not formed,
Electrolytic copper plating was performed under the following conditions to form an electrolytic copper plating film 13 having a thickness of 15 μm (see FIG. 10). [Electroplating solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (manufactured by Adtec Japan, trade name Capparaside GL) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature
【００６６】(12)めっきレジスト３を５％ＫＯＨで剥離
除去した後、そのめっきレジスト３下の無電解めっき膜
12を、硫酸と過酸化水素の混合液でエッチング処理して
溶解除去し、無電解銅めっき膜12と電解銅めっき膜13か
らなる厚さ18μｍの導体回路５（バイアホール７を含
む）を形成した（図11参照）。(12) After stripping and removing the plating resist 3 with 5% KOH, the electroless plating film under the plating resist 3
12 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide to form a conductor circuit 5 (including via holes 7) having a thickness of 18 μm and comprising an electroless copper plating film 12 and an electrolytic copper plating film 13. (See FIG. 11).
【００６７】(13)導体回路５を形成した基板を、硫酸銅
８ｇ／ｌ、硫酸ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／
ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、
界面活性剤 0.1ｇ／ｌからなるｐＨ＝９の無電解めっき
液に浸漬し、該導体回路５の表面に厚さ３μｍの銅−ニ
ッケル−リンからなる粗化層11を形成した（図12参
照）。このとき、形成した粗化層11をＥＰＭＡ（蛍光Ｘ
線分析装置）で分析したところ、Cu：98 mol％、Ni：1.
5mol％、Ｐ：0.5mol％の組成比を示した。(13) The substrate on which the conductor circuit 5 is formed is made of copper sulfate 8 g / l, nickel sulfate 0.6 g / l, citric acid 15 g / l
1, sodium hypophosphite 29 g / l, boric acid 31 g / l,
A roughened layer 11 made of copper-nickel-phosphorus having a thickness of 3 μm was formed on the surface of the conductor circuit 5 by immersion in an electroless plating solution having a pH of 9 containing 0.1 g / l of a surfactant (see FIG. 12). ). At this time, the formed roughened layer 11 is applied to EPMA (fluorescent X
Line analyzer), Cu: 98 mol%, Ni: 1.
The composition ratio was 5 mol%, P: 0.5 mol%.
【００６８】(14)前記 (4)〜(13)の工程を繰り返すこと
により、さらに上層に平板状態の導体パッド18および半
田パッドとして機能するバイアホール180 を形成し、そ
の表面に粗化層11を設けた（図13〜18参照）。(14) By repeating the above-mentioned steps (4) to (13), a flat conductive pad 18 and a via hole 180 functioning as a solder pad are further formed on the upper layer, and the roughened layer 11 (See FIGS. 13 to 18).
【００６９】(15)一方、クレゾールノボラック型エポキ
シ樹脂（日本化薬製）のエポキシ基50％をアクリル化し
た感光性付与のオリゴマー（分子量4000） 46.67重量
部、ビスフェノールＡ型エポキシ樹脂（油化シェル製、
エピコート1001）14.121重量部、イミダゾール硬化剤
（四国化成製、商品名：2E4MZ-CN）1.6 重量部、感光性
モノマーである多価アクリルモノマー（日本化薬製、商
品名：Ｒ604 ）1.5 重量部、同じく多価アクリルモノマ
ー（共栄社化学製、商品名：DPE6A ） 3.0重量部、アク
リル酸エステル重合物からなるレベリング剤（共栄社
製、商品名：ポリフローNo.75 ）0.36重量部を混合し、
これらの混合物に対して光開始剤としてのイルガキュア
I907（チバガイギー製）2.0 重量部、光増感剤としての
DETX-S（日本化薬製）0.2 重量部を加え、さらにＤＭＤ
Ｇ（ジエチレングリコールジメチルエーテル）1.0 重量
部を加えて、粘度を25℃で 1.4±0.3 Pa・ｓに調整した
ソルダーレジスト組成物を得た。なお、粘度測定は、Ｂ
型粘度計（東京計器、 DVL-B型）で 60rpmの場合はロー
ターNo.4、６rpm の場合はローターNo.3によった。(15) On the other hand, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) is provided with 46.67 parts by weight of a photosensitizing oligomer (molecular weight 4000) obtained by acrylizing 50% of an epoxy group, Made,
Epicoat 1001) 14.121 parts by weight, imidazole curing agent (manufactured by Shikoku Chemicals, trade name: 2E4MZ-CN) 1.6 parts by weight, photosensitive monomer polyvalent acrylic monomer (manufactured by Nippon Kayaku, trade name: R604) 1.5 parts by weight, Similarly, 3.0 parts by weight of a polyvalent acrylic monomer (manufactured by Kyoeisha Chemical, trade name: DPE6A) and 0.36 parts by weight of a leveling agent (manufactured by Kyoeisha, trade name: Polyflow No. 75) composed of an acrylate ester polymer are mixed.
Irgacure as photoinitiator for these mixtures
I907 (made by Ciba-Geigy) 2.0 parts by weight, as photosensitizer
Add 0.2 parts by weight of DETX-S (Nippon Kayaku) and add DMD
G (diethylene glycol dimethyl ether) 1.0 part by weight was added to obtain a solder resist composition having a viscosity adjusted to 1.4 ± 0.3 Pa · s at 25 ° C. The viscosity was measured by
With a viscometer (Tokyo Keiki, DVL-B type), rotor No. 4 was used at 60 rpm, and rotor No. 3 at 6 rpm.
【００７０】(16)前記(14)で得られた配線基板に、上記
ソルダーレジスト組成物を20μｍの厚さで塗布した。次
いで、70℃で20分間、70℃で30分間の乾燥処理を行った
後、フォトマスクフィルムを載置し、1000mJ／cm2 の紫
外線で露光し、DMTG現像処理した。そしてさらに、80℃
で１時間、 100℃で１時間、 120℃で１時間、 150℃で
３時間の条件で加熱処理し、パッド部分が開口した（開
口径 200μｍ）ソルダーレジスト層14（厚み20μｍ）を
形成した。(16) The above solder resist composition was applied to a thickness of 20 μm on the wiring board obtained in the above (14). Next, after performing a drying treatment at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a photomask film was placed, exposed to ultraviolet rays of 1000 mJ / cm 2 , and subjected to DMTG development treatment. And then 80 ° C
For 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours to form a solder resist layer 14 (opening diameter: 200 μm) having a pad portion (opening diameter: 200 μm).
【００７１】(17)次に、ソルダーレジスト層14を形成し
た基板を、塩化ニッケル30ｇ／ｌ、次亜リン酸ナトリウ
ム10ｇ／ｌ、クエン酸ナトリウム10ｇ／ｌからなるｐＨ
＝５の無電解ニッケルめっき液に20分間浸漬して、開口
部に厚さ５μｍのニッケルめっき層15を形成した。さら
に、その基板を、シアン化金カリウム２ｇ／ｌ、塩化ア
ンモニウム75ｇ／ｌ、クエン酸ナトリウム50ｇ／ｌ、次
亜リン酸ナトリウム10ｇ／ｌからなる無電解金めっき液
に93℃の条件で23秒間浸漬して、ニッケルめっき層15上
に厚さ0.03μｍの金めっき層16を形成した。(17) Next, the substrate on which the solder resist layer 14 has been formed is washed with a pH of 30 g / l of nickel chloride, 10 g / l of sodium hypophosphite, and 10 g / l of sodium citrate.
= 5 for 20 minutes to form a nickel plating layer 15 having a thickness of 5 μm at the opening. Further, the substrate was placed on an electroless gold plating solution comprising 2 g / l of potassium gold cyanide, 75 g / l of ammonium chloride, 50 g / l of sodium citrate, and 10 g / l of sodium hypophosphite at 93 ° C. for 23 seconds. By dipping, a gold plating layer 16 having a thickness of 0.03 μm was formed on the nickel plating layer 15.
【００７２】(18)そして、ソルダーレジスト層14の開口
部に、はんだペーストを印刷して 200℃でリフローする
ことによりはんだバンプ（半田体）17、170 を形成し、
はんだバンプを有するプリント配線板を製造した。(18) Solder paste is printed on the opening of the solder resist layer 14 and reflowed at 200 ° C. to form solder bumps (solder bodies) 17 and 170.
A printed wiring board having solder bumps was manufactured.
【００７３】（実施例２）導体回路の粗化をエッチング
により行ったこと以外は、実施例１と同様にしてはんだ
バンプを有するプリント配線板を製造した。このとき、
エッチング液としては、メック社製の「デュラボンド」
なる商品名のものを使用した。(Example 2) A printed wiring board having solder bumps was manufactured in the same manner as in Example 1 except that the roughening of the conductor circuit was performed by etching. At this time,
"Durabond" manufactured by Mech Co., Ltd.
The brand name used was
【００７４】（実施例３） Ａ．無電解めっき用接着剤組成物の調製 ．クレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量2500）の25％アクリル化物を80wt％の濃度で
ＤＭＤＧに溶解させた樹脂液を35重量部、感光性モノマ
ー（東亜合成製、アロニックスＭ315 ）3.15重量部、消
泡剤（サンノプコ製、Ｓ−65）0.5 重量部、ＮＭＰを3.
6 重量部を攪拌混合した。 ．ポリエーテルスルフォン（ＰＥＳ）12重量部、エポ
キシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒
径 1.0μｍのものを7.2 重量部、平均粒径0.5μｍのも
のを3.09重量部を混合した後、さらにＮＭＰ30重量部を
添加し、ビーズミルで攪拌混合した。 ．イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重
量部、光開始剤（チバガイギー製、イルガキュア Ｉ−
907 ）２重量部、光増感剤（日本化薬製、DETX-S）0.2
重量部、ＮＭＰ1.5 重量部を攪拌混合した。これらを混
合して無電解めっき用接着剤組成物を調製した。Example 3 A. Preparation of adhesive composition for electroless plating. 35 parts by weight of a resin solution prepared by dissolving a 25% acrylated cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight 2500) in DMDG at a concentration of 80 wt%, 35 parts by weight, and 3.15 parts by weight of a photosensitive monomer (Toa Gosei Co., Aronix M315) Parts, 0.5 parts by weight of an antifoaming agent (manufactured by San Nopco, S-65), and 3 parts of NMP.
6 parts by weight were mixed with stirring. . After mixing 12 parts by weight of polyethersulfone (PES), 7.2 parts by weight of an epoxy resin particle (manufactured by Sanyo Chemical Industries, Polymer Pole) having an average particle diameter of 1.0 μm, and 3.09 parts by weight of an epoxy resin particle having an average particle diameter of 0.5 μm, Further, 30 parts by weight of NMP was added and mixed by stirring with a bead mill. . 2 parts by weight of an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals), a photoinitiator (Irgacure I-, manufactured by Ciba-Geigy)
907) 2 parts by weight, photosensitizer (DETX-S, manufactured by Nippon Kayaku) 0.2
Parts by weight and 1.5 parts by weight of NMP were mixed with stirring. These were mixed to prepare an adhesive composition for electroless plating.
【００７５】Ｂ．下層の層間樹脂絶縁剤の調製 ．クレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量2500）の25％アクリル化物を80wt％の濃度で
ＤＭＤＧに溶解させた樹脂液を35重量部、感光性モノマ
ー（東亜合成製、アロニックスＭ315 ）４重量部、消泡
剤（サンノプコ製、Ｓ−65）0.5 重量部、ＮＭＰを3.6
重量部を攪拌混合した。 ．ポリエーテルスルフォン（ＰＥＳ）12重量部、エポ
キシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒
径 0.5μｍのものを14.49 重量部、を混合した後、さら
にＮＭＰ30重量部を添加し、ビーズミルで攪拌混合し
た。 ．イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重
量部、光開始剤（チバガイギー製、イルガキュア Ｉ−
907 ）２重量部、光増感剤（日本化薬製、DETX-S）0.2
重量部、ＮＭＰ1.5 重量部を攪拌混合した。これらを混
合して、２層構造の層間樹脂絶縁層を構成する下層側の
絶縁剤層として用いられる樹脂組成物を調製した。B. Preparation of lower interlayer resin insulation agent 35 parts by weight of a resin solution prepared by dissolving a 25% acrylate of cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight: 2500) at a concentration of 80 wt% in DMDG, and 4 parts by weight of a photosensitive monomer (Toa Gosei Co., Aronix M315) Parts, 0.5 parts by weight of antifoaming agent (manufactured by San Nopco, S-65), 3.6 parts of NMP
The parts by weight were mixed with stirring. . After mixing 12 parts by weight of polyether sulfone (PES) and 14.49 parts by weight of an epoxy resin particle (manufactured by Sanyo Kasei Co., Ltd., polymer pole) having an average particle diameter of 0.5 μm, 30 parts by weight of NMP was further added and stirred with a bead mill. Mixed. . 2 parts by weight of an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals), a photoinitiator (Irgacure I-, manufactured by Ciba-Geigy)
907) 2 parts by weight, photosensitizer (DETX-S, manufactured by Nippon Kayaku) 0.2
Parts by weight and 1.5 parts by weight of NMP were mixed with stirring. These were mixed to prepare a resin composition to be used as a lower insulating layer constituting a two-layer interlayer resin insulating layer.
【００７６】Ｃ．樹脂充填剤の調製 ．ビスフェノールＦ型エポキシモノマー（油化シェル
製、分子量310, YL983U)100重量部、表面にシランカッ
プリング剤がコーティングされた平均粒径 1.6μｍのSi
Ｏ2 球状粒子（アドマテック製、CRS 1101−CE、ここ
で、最大粒子の大きさは後述する内層銅パターンの厚み
（15μｍ）以下とする） 170重量部、レベリング剤（サ
ンノプコ製、ペレノールＳ４）1.5 重量部を３本ロール
にて混練して、その混合物の粘度を23±１℃で45,000〜
49,000cps に調整した。 ．イミダゾール硬化剤（四国化成製、2E4MZ-CN）6.5
重量部。これらを混合して樹脂充填剤10を調製した。C. Preparation of resin filler 100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell, molecular weight 310, YL983U), Si coated with a silane coupling agent on the surface and having an average particle size of 1.6 μm
O 2 spherical particles (manufactured by Admatech, CRS 1101-CE, where the maximum particle size is not more than the thickness (15 μm) of the inner layer copper pattern described later) 170 parts by weight, leveling agent (manufactured by San Nopco, Perenol S4) 1.5 The weight of the mixture is kneaded with three rolls and the viscosity of the mixture is 45,000 ~ at 23 ± 1 ° C.
Adjusted to 49,000cps. . Imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals) 6.5
Parts by weight. These were mixed to prepare a resin filler 10.
【００７７】Ｄ．プリント配線板の製造方法 (1) 厚さ１mmのガラスエポキシ樹脂またはＢＴ（ビスマ
レイミドトリアジン）樹脂からなる基板１の両面に18μ
ｍの銅箔８がラミネートされている銅張積層板を出発材
料とした（図23参照）。まず、この銅張積層板をドリル
削孔し、めっきレジストを形成した後、無電解めっき処
理してスルーホール９を形成し、さらに、銅箔８を常法
に従いパターン状にエッチングすることにより、基板１
の両面に内層銅パターン４を形成した。D. Manufacturing method of printed wiring board (1) 18 μm on both sides of substrate 1 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 1 mm
A copper-clad laminate on which m copper foils 8 were laminated was used as a starting material (see FIG. 23). First, the copper clad laminate is drilled to form a plating resist, and then subjected to an electroless plating process to form a through hole 9, and further, the copper foil 8 is etched in a pattern according to a conventional method. Substrate 1
The inner layer copper pattern 4 was formed on both surfaces of the substrate.
【００７８】(2) 内層銅パターン４およびスルーホール
９を形成した基板を水洗いし、乾燥した後、酸化浴（黒
化浴）として、NaOH（10ｇ／ｌ）、NaClO2（40ｇ／
ｌ）、Na3PO4（６ｇ／ｌ）、還元浴として、NaOH（10ｇ
／ｌ），NaBH4 （６ｇ／ｌ）を用いた酸化−還元処理に
より、内層銅パターン４およびスルーホール９の表面に
粗化層11を設けた（図24参照）。(2) The substrate on which the inner layer copper pattern 4 and the through hole 9 were formed was washed with water and dried, and then used as an oxidation bath (blackening bath) as NaOH (10 g / l) and NaClO 2 (40 g /
l), Na 3 PO 4 (6 g / l), NaOH (10 g
/ L) and an oxidation-reduction treatment using NaBH 4 (6 g / l) to provide a roughened layer 11 on the surface of the inner layer copper pattern 4 and the through hole 9 (see FIG. 24).
【００７９】(3) 樹脂充填剤10を、基板の片面にロール
コータを用いて塗布することにより、導体回路４間ある
いはスルーホール９内に充填し、70℃，20分間で乾燥さ
せ、他方の面についても同様にして樹脂充填剤10を導体
回路４間あるいはスルーホール９内に充填し、70℃，20
分間で加熱乾燥させた（図25参照）。(3) The resin filler 10 is applied to one surface of the substrate using a roll coater to fill the space between the conductor circuits 4 or into the through holes 9, and is dried at 70 ° C. for 20 minutes. In the same way, the resin filler 10 is filled between the conductor circuits 4 or in the through holes 9 at 70 ° C., 20 ° C.
It was dried by heating for minutes (see FIG. 25).
【００８０】(4) 前記(3) の処理を終えた基板の片面
を、＃600 のベルト研磨紙（三共理化学製）を用いたベ
ルトサンダー研磨により、内層銅パターン４の表面やス
ルーホール９のランド表面に樹脂充填剤10が残らないよ
うに研磨し、次いで、前記ベルトサンダー研磨による傷
を取り除くためのバフ研磨を行った。このような一連の
研磨を基板の他方の面についても同様に行った。次い
で、100 ℃で１時間、120 ℃で３時間、 150℃で１時
間、 180℃で７時間の加熱処理を行って樹脂充填剤10を
硬化した（図26参照）。(4) One surface of the substrate after the treatment of the above (3) is subjected to belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku) to form the surface of the inner layer copper pattern 4 and the through holes 9. Polishing was performed so that the resin filler 10 did not remain on the land surface, and then buffing was performed to remove scratches due to the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Next, a heat treatment was performed at 100 ° C. for 1 hour, 120 ° C. for 3 hours, 150 ° C. for 1 hour, and 180 ° C. for 7 hours to cure the resin filler 10 (see FIG. 26).
【００８１】このようにして、スルーホール９等に充填
された樹脂充填剤10の表層部および内層導体回路４上面
の粗化層11を除去して基板両面を平滑化し、樹脂充填剤
10と内層導体回路４の側面とが粗化層11を介して強固に
密着し、またスルーホール９の内壁面と樹脂充填剤10と
が粗化層11を介して強固に密着した配線基板を得た。即
ち、この工程により、樹脂充填剤10の表面と内層銅パタ
ーン４の表面が同一平面となる。ここで、充填した硬化
樹脂のＴｇ点は155.6 ℃、線熱膨張係数は44.5×10-6／
℃であった。In this way, the surface layer portion of the resin filler 10 filled in the through holes 9 and the like and the roughened layer 11 on the upper surface of the inner conductor circuit 4 are removed to smooth both surfaces of the substrate.
A wiring board is firmly adhered to the side surface of the inner conductor circuit 4 via the roughened layer 11 and the inner wall surface of the through hole 9 is tightly adhered to the resin filler 10 via the roughened layer 11. Obtained. That is, by this step, the surface of the resin filler 10 and the surface of the inner layer copper pattern 4 become flush with each other. Here, the Tg point of the filled cured resin is 155.6 ° C., and the coefficient of linear thermal expansion is 44.5 × 10 −6 /
° C.
【００８２】(5) 前記(4) の処理で露出した内層導体回
路４およびスルーホール９のランド上面に厚さ 2.5μｍ
のCu−Ni−Ｐ合金からなる粗化層（凹凸層）11を形成
し、さらに、その粗化層11の表面に厚さ 0.3μｍのSn層
を設けた（図27参照、但し、Sn層については図示しな
い）。その形成方法は以下のようである。即ち、基板を
酸性脱脂してソフトエッチングし、次いで、塩化パラジ
ウムと有機酸からなる触媒溶液で処理して、Pd触媒を付
与し、この触媒を活性化した後、硫酸銅８ｇ／ｌ、硫酸
ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸ナ
トリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤 0.1ｇ
／ｌ、ｐＨ＝９からなる無電解めっき浴にてめっきを施
し、銅導体回路４上面およびスルーホール９のランド上
面にCu−Ni−Ｐ合金の粗化層11を形成した。さらに、こ
の基板に対し、 100℃で30分、 120℃で30分、 150℃で
２時間の加熱処理を施し、10重量％の硫酸水溶液、0.2m
ol／ｌのホウフッ酸水溶液で処理し、ついで、ホウフッ
化スズ0.1mol／ｌ、チオ尿素1.0mol／ｌ、温度50℃、ｐ
Ｈ＝1.2 の条件でCu−Sn置換反応させ、粗化層11の表面
に厚さ0.3 μｍのSn層を設けた（Sn層については図示し
ない）。(5) A thickness of 2.5 μm is formed on the upper surface of the land of the inner conductor circuit 4 and the through hole 9 exposed in the processing of (4).
A roughened layer (concavo-convex layer) 11 made of a Cu—Ni—P alloy was formed, and a Sn layer having a thickness of 0.3 μm was provided on the surface of the roughened layer 11 (see FIG. 27; Is not shown). The formation method is as follows. That is, the substrate was acid-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to provide a Pd catalyst. After activating this catalyst, copper sulfate 8 g / l, nickel sulfate 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, surfactant 0.1 g
Then, plating was performed in an electroless plating bath consisting of / l and pH = 9 to form a roughened layer 11 of a Cu-Ni-P alloy on the upper surface of the copper conductor circuit 4 and the upper surface of the land of the through hole 9. Further, the substrate was subjected to a heat treatment at 100 ° C. for 30 minutes, at 120 ° C. for 30 minutes, and at 150 ° C. for 2 hours.
ol / l aqueous solution of borofluoric acid, then tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature 50 ° C, p
A Cu—Sn substitution reaction was performed under the condition of H = 1.2, and a Sn layer having a thickness of 0.3 μm was provided on the surface of the roughened layer 11 (the Sn layer is not shown).
【００８３】(6) 前記(5) の基板の両面に、Ｂの層間樹
脂絶縁剤（粘度1.5 Pa・ｓ) をロールコータで塗布し、
水平状態で20分間放置してから、60℃で30分の乾燥（プ
リベーク）を行い、絶縁剤層2aを形成した。さらにこの
絶縁剤層2aの上にＡの無電解めっき用接着剤（粘度７Pa
・ｓ）をロールコータを用いて塗布し、水平状態で20分
間放置してから、60℃で30分の乾燥（プリベーク）を行
い、接着剤層2bを形成した（図28参照）。(6) An interlayer resin insulating material of B (viscosity: 1.5 Pa · s) is applied to both surfaces of the substrate of (5) by a roll coater.
After being left in a horizontal state for 20 minutes, drying (prebaking) was performed at 60 ° C. for 30 minutes to form an insulating layer 2a. Further, an adhesive for electroless plating of A (viscosity 7 Pa) is placed on the insulating layer 2a.
S) was applied using a roll coater, left in a horizontal state for 20 minutes, and then dried (prebaked) at 60 ° C. for 30 minutes to form an adhesive layer 2b (see FIG. 28).
【００８４】(7) 前記(6) で絶縁剤層2aおよび接着剤層
2bを形成した基板の両面に、85μｍφの黒円が印刷され
たフォトマスクフィルムを密着させ、超高圧水銀灯によ
り 500mJ／cm2 で露光した。これをＤＭＴＧ溶液でスプ
レー現像し、さらに、当該基板を超高圧水銀灯により30
00mJ／cm2 で露光し、100 ℃で１時間、その後 150℃で
５時間の加熱処理（ポストベーク）をすることにより、
フォトマスクフィルムに相当する寸法精度に優れた85μ
ｍφの開口（バイアホール形成用開口６）を有する厚さ
35μｍの層間樹脂絶縁層（２層構造）２を形成した（図
29参照）。なお、バイアホールとなる開口には、スズめ
っき層を部分的に露出させた。(7) In the above (6), the insulating layer 2a and the adhesive layer
A photomask film on which a black circle of 85 μmφ was printed was brought into close contact with both surfaces of the substrate on which 2b was formed, and was exposed at 500 mJ / cm 2 using an ultra-high pressure mercury lamp. This is spray-developed with a DMTG solution, and the substrate is further subjected to an ultra-high pressure mercury lamp for 30 minutes.
Exposure at 100 mJ / cm 2 and heat treatment (post-bake) at 100 ° C. for 1 hour and then at 150 ° C. for 5 hours
85μ with excellent dimensional accuracy equivalent to a photomask film
Thickness with mφ opening (via hole forming opening 6)
35 μm interlayer resin insulation layer (two-layer structure) 2 was formed (FIG.
29). Note that the tin plating layer was partially exposed in the opening serving as the via hole.
【００８５】(8) 開口が形成された基板を、 800ｇ／ｌ
のクロム酸に70℃で19分間浸漬し、層間樹脂絶縁層２の
接着剤層2bの表面に存在するエポキシ樹脂粒子を溶解除
去することにより、当該層間樹脂絶縁層２の表面を粗面
（深さ３μｍ）とし、その後、中和溶液（シプレイ社
製）に浸漬してから水洗いした（図30参照）。さらに、
粗面化処理した該基板の表面に、パラジウム触媒（アト
テック製）を付与することにより、層間樹脂絶縁層２の
表面およびバイアホール用開口６の内壁面に触媒核を付
けた。(8) 800 g / l of the substrate having the openings
Chromic acid at 70 ° C. for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the adhesive layer 2b of the interlayer resin insulation layer 2, thereby making the surface of the interlayer resin insulation layer 2 rough (depth) 3 μm), and then immersed in a neutralizing solution (manufactured by Shipley) and then washed with water (see FIG. 30). further,
By applying a palladium catalyst (manufactured by Atotech) to the surface of the roughened substrate, catalyst nuclei were attached to the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6.
【００８６】(9) 以下の組成の無電解銅めっき浴中に基
板を浸漬して、粗面全体に厚さ0.6 μｍの無電解銅めっ
き膜12を形成した（図31参照）。さらに、この無電解め
っき膜に対し、50℃で１時間、 100℃で30分間、 120℃
で30分間、 150℃で２時間の加熱処理を施した。 〔無電解めっき液〕 ＥＤＴＡ 150 ｇ／ｌ 硫酸銅 20 ｇ／ｌ ＨＣＨＯ 30 ml／ｌ ＮａＯＨ 40 ｇ／ｌ α、α’−ビピリジル 80 mg／ｌ ＰＥＧ 0.1 ｇ／ｌ 〔無電解めっき条件〕 70℃の液温度で30分(9) The substrate was immersed in an electroless copper plating bath having the following composition to form an electroless copper plating film 12 having a thickness of 0.6 μm on the entire rough surface (see FIG. 31). Furthermore, this electroless plating film is applied at 50 ° C for 1 hour, at 100 ° C for 30 minutes,
For 30 minutes and at 150 ° C. for 2 hours. [Electroless plating solution] EDTA 150 g / l Copper sulfate 20 g / l HCHO 30 ml / l NaOH 40 g / l α, α'-bipyridyl 80 mg / l PEG 0.1 g / l [Electroless plating conditions] 70 ° C. 30 minutes at liquid temperature
【００８７】(10)前記(9) で形成した無電解銅めっき膜
12上に市販の感光性ドライフィルムを貼り付け、マスク
を載置して、100 mJ／cm2 で露光、0.8 ％炭酸ナトリウ
ムで現像処理し、厚さ15μｍのめっきレジスト３を設け
た（図32参照）。(10) Electroless copper plating film formed in the above (9)
A commercially available photosensitive dry film was stuck on 12 and a mask was placed thereon, exposed at 100 mJ / cm 2 , developed with 0.8% sodium carbonate, and provided with a plating resist 3 having a thickness of 15 μm (FIG. 32). reference).
【００８８】(11)ついで、10％硫酸水溶液で無電解めっ
き膜表面を処理した後、レジスト非形成部分に以下の条
件で電解銅めっきを施し、厚さ15μｍの電解銅めっき膜
13を形成した（図33参照）。さらに、この電解めっき膜
に対し、50℃で30分間、80℃で30分間、 100℃で30分
間、 120℃で30分間、 150℃で５時間の加熱処理を施し
た。 〔電解めっき液〕 硫酸 180 ｇ／ｌ 硫酸銅 80 ｇ／ｌ 添加剤（アトテックジャパン製、カパラシドＧＬ） １ ml／ｌ 〔電解めっき条件〕 電流密度 １Ａ／dm2 時間 30分 温度 室温(11) Next, after the surface of the electroless plating film is treated with a 10% sulfuric acid aqueous solution, the non-resist-formed portion is subjected to electrolytic copper plating under the following conditions to obtain a 15 μm-thick electrolytic copper plating film.
13 was formed (see FIG. 33). Further, the electrolytic plating film was subjected to a heat treatment at 50 ° C. for 30 minutes, at 80 ° C. for 30 minutes, at 100 ° C. for 30 minutes, at 120 ° C. for 30 minutes, and at 150 ° C. for 5 hours. [Electroplating solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (captoside GL, manufactured by Atotech Japan) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature
【００８９】(12)めっきレジスト３を５％ＫＯＨで剥離
除去した後、10％硫酸水溶液で表面処理し、さらに、そ
のめっきレジスト３下の無電解めっき膜12を硫酸と過酸
化水素の混合液でエッチング処理して溶解除去し、無電
解銅めっき膜12と電解銅めっき膜13からなる厚さ18μｍ
の導体回路（バイアホールを含む）５を形成した。さら
に、70℃で800g／l のクロム酸に３分間浸漬して、導体
回路非形成部分に位置する導体回路間の無電解めっき用
接着剤層の表面を１〜２μｍエッチング処理し、その表
面に残存するパラジウム触媒を除去した（図34参照）。(12) After the plating resist 3 is peeled and removed with 5% KOH, the surface is treated with a 10% sulfuric acid aqueous solution, and the electroless plating film 12 under the plating resist 3 is further mixed with a mixed solution of sulfuric acid and hydrogen peroxide. 18μm thick consisting of electroless copper plating film 12 and electrolytic copper plating film 13
(Including via holes) 5 were formed. Further, the surface of the adhesive layer for electroless plating between the conductor circuits located at the portion where the conductor circuits are not formed is immersed in 800 g / l chromic acid at 70 ° C. for 3 minutes, and the surface of the adhesive layer for electroless plating is etched by 1 to 2 μm. The remaining palladium catalyst was removed (see FIG. 34).
【００９０】(13)導体回路５を形成した基板を、硫酸銅
８ｇ／ｌ、硫酸ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／
ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、
界面活性剤 0.1ｇ／ｌからなるｐＨ＝９の無電解めっき
液に浸漬し、該導体回路５の表面に厚さ３μｍの銅−ニ
ッケル−リンからなる粗化層11を形成した（図35参
照）。このとき、形成した粗化層11をＥＰＭＡ（蛍光Ｘ
線分析装置）で分析したところ、Cu : 98mol％、Ni :
1.5 mol％、Ｐ: 0.5mol％の組成比であった。さらに、
ホウフッ化スズ0.1mol／ｌ、チオ尿素1.0mol／ｌ、温度
50℃、ｐＨ＝1.2 の条件でCu−Sn置換反応を行い、前記
粗化層11の表面に厚さ 0.3μｍのSn層を設けた（Sn層に
ついては図示しない）。(13) The substrate on which the conductor circuit 5 is formed is made of copper sulfate 8 g / l, nickel sulfate 0.6 g / l, citric acid 15 g / l
1, sodium hypophosphite 29 g / l, boric acid 31 g / l,
The surface of the conductor circuit 5 was immersed in an electroless plating solution having a pH of 9 containing 0.1 g / l of a surfactant to form a roughened layer 11 of copper-nickel-phosphorus having a thickness of 3 μm (see FIG. 35). ). At this time, the formed roughened layer 11 is applied to EPMA (fluorescent X
Line analyzer), Cu: 98 mol%, Ni:
The composition ratio was 1.5 mol%, P: 0.5 mol%. further,
Tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature
A Cu—Sn substitution reaction was performed at 50 ° C. and a pH of 1.2 to provide a 0.3 μm thick Sn layer on the surface of the roughened layer 11 (the Sn layer is not shown).
【００９１】(14)前記 (6)〜(13)の工程を繰り返すこと
により、さらに上層の導体回路を形成し、多層プリント
配線板を得た。但し、Sn置換は行わなかった（図36〜41
参照）。(14) By repeating the above steps (6) to (13), a conductor circuit of an upper layer was further formed to obtain a multilayer printed wiring board. However, Sn substitution was not performed (FIGS. 36 to 41).
reference).
【００９２】(15)一方、クレゾールノボラック型エポキ
シ樹脂（日本化薬製）のエポキシ基50％をアクリル化し
た感光性付与のオリゴマー（分子量4000） 46.67重量
部、ビスフェノールＡ型エポキシ樹脂（油化シェル製、
エピコート1001）14.121重量部、イミダゾール硬化剤
（四国化成製、2E4MZ-CN）1.6 重量部、感光性モノマー
である多価アクリルモノマー（日本化薬製、Ｒ604 ）1.
5 重量部、同じく多価アクリルモノマー（共栄社化学
製、DPE6A ） 3.0重量部、アクリル酸エステル重合体か
らなるレベリング剤（共栄社製、ポリフローNo.75 ）0.
36重量部を混合し、これらの混合物に対して光開始剤と
してのイルガキュアＩ907 （チバガイギー製）2.0 重量
部、光増感剤としてのDETX-S（日本化薬製）0.2 重量部
を加え、さらにＤＭＤＧ（ジエチレングリコールジメチ
ルエーテル）1.0 重量部を加えて、粘度を25℃で 1.4±
0.3 Pa・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B型）
で 60rpmの場合はローターNo.4、６rpm の場合はロータ
ーNo.3によった。(15) On the other hand, a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) is provided with 46.67 parts by weight of a photosensitizing oligomer (molecular weight 4000) obtained by acrylated 50% of an epoxy group, and a bisphenol A type epoxy resin (oiled shell). Made,
Epicoat 1001) 14.121 parts by weight, imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN) 1.6 parts by weight, photosensitive monomer polyvalent acrylic monomer (Nippon Kayaku, R604) 1.
5 parts by weight, the same polyvalent acrylic monomer (Kyoeisha Chemical, DPE6A) 3.0 parts by weight, an acrylic acid ester leveling agent (Kyoeisha, Polyflow No. 75)
36 parts by weight were mixed, and 2.0 parts by weight of Irgacure I907 (manufactured by Ciba Geigy) as a photoinitiator and 0.2 parts by weight of DETX-S (manufactured by Nippon Kayaku) as a photosensitizer were added to the mixture. Add 1.0 part by weight of DMDG (diethylene glycol dimethyl ether) and adjust the viscosity to 1.4 ± at 25 ° C.
A solder resist composition adjusted to 0.3 Pa · s was obtained.
The viscosity was measured using a B-type viscometer (Tokyo Keiki, DVL-B type)
At 60 rpm, rotor No. 4 was used, and at 6 rpm, rotor No. 3 was used.
【００９３】(16)前記(14)で得られた多層配線基板の両
面に、上記ソルダーレジスト組成物を20μｍの厚さで塗
布した。次いで、70℃で20分間、70℃で30分間の乾燥処
理を行った後、円パターン（マスクパターン）が描画さ
れた厚さ５mmのフォトマスクフィルムを密着させて載置
し、1000mJ／cm2 の紫外線で露光し、DMTG現像処理し
た。そしてさらに、80℃で１時間、 100℃で１時間、 1
20℃で１時間、 150℃で３時間の条件で加熱処理し、は
んだパッド部分（バイアホールとそのランド部分を含
む）を開口した（開口径 200μｍ）ソルダーレジスト層
（厚み20μｍ）14を形成した。(16) The solder resist composition was applied to both sides of the multilayer wiring board obtained in the above (14) in a thickness of 20 μm. Next, after performing a drying treatment at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a 5 mm-thick photomask film on which a circular pattern (mask pattern) is drawn is placed in close contact with the substrate, and 1000 mJ / cm 2. And subjected to DMTG development processing. And 1 hour at 80 ° C, 1 hour at 100 ° C,
Heat treatment was performed at 20 ° C. for 1 hour and at 150 ° C. for 3 hours to form a solder resist layer (thickness: 20 μm) 14 (opening diameter: 200 μm) with a solder pad portion (including a via hole and its land portion) opened. .
【００９４】(17)次に、ソルダーレジスト層14を形成し
た基板を、塩化ニッケル30ｇ／ｌ、次亜リン酸ナトリウ
ム10ｇ／ｌ、クエン酸ナトリウム10ｇ／ｌからなるｐＨ
＝５の無電解ニッケルめっき液に20分間浸漬して、開口
部に厚さ５μｍのニッケルめっき層15を形成した。さら
に、その基板を、シアン化金カリウム２ｇ／ｌ、塩化ア
ンモニウム75ｇ／ｌ、クエン酸ナトリウム50ｇ／ｌ、次
亜リン酸ナトリウム10ｇ／ｌからなる無電解金めっき液
に93℃の条件で23秒間浸漬して、ニッケルめっき層15上
に厚さ0.03μｍの金めっき層16を形成した。(17) Next, the substrate on which the solder resist layer 14 was formed was treated with a pH of 30 g / l of nickel chloride, 10 g / l of sodium hypophosphite, and 10 g / l of sodium citrate.
= 5 for 20 minutes to form a nickel plating layer 15 having a thickness of 5 μm at the opening. Further, the substrate was placed on an electroless gold plating solution comprising 2 g / l of potassium gold cyanide, 75 g / l of ammonium chloride, 50 g / l of sodium citrate, and 10 g / l of sodium hypophosphite at 93 ° C. for 23 seconds. By dipping, a gold plating layer 16 having a thickness of 0.03 μm was formed on the nickel plating layer 15.
【００９５】(18)そして、ソルダーレジスト層14の開口
部に、はんだペーストを印刷して 200℃でリフローする
ことによりはんだバンプ（はんだ体）17を形成し、はん
だバンプ17を有するプリント配線板を製造した（図42参
照）。(18) Then, a solder paste is printed on the opening of the solder resist layer 14 and reflowed at 200 ° C. to form a solder bump (solder body) 17. A printed wiring board having the solder bump 17 is formed. It was manufactured (see FIG. 42).
【００９６】（比較例１）本比較例は、実施例１の工程
(14)において (6)〜(12)の工程を繰り返すことにより、
さらに上層に平板状態の導体パッド18およびバイアホー
ル180 を形成したが、その表面に粗化層11を設けなかっ
たこと以外は、実施例１と同様にしてはんだバンプを有
するプリント配線板を製造した。(Comparative Example 1) This comparative example is a process similar to that of Example 1.
By repeating the steps (6) to (12) in (14),
Further, a printed wiring board having solder bumps was manufactured in the same manner as in Example 1 except that the conductor pads 18 and the via holes 180 were formed in a flat state on the upper layer, but the roughened layer 11 was not provided on the surface. .
【００９７】（比較例２）本比較例は、実施例１におい
て、無電解めっき用接着剤表面を粗化した後、めっきレ
ジストを形成し、電解めっきを行わずに無電解めっきに
て導体回路を形成したこと以外は、実施例１と同様にし
てはんだバンプを有するプリント配線板を製造した。(Comparative Example 2) In Comparative Example 2, a conductive circuit was formed by roughening the surface of the adhesive for electroless plating in Example 1, forming a plating resist, and performing electroless plating without performing electrolytic plating. A printed wiring board having solder bumps was manufactured in the same manner as in Example 1 except that the substrate was formed.
【００９８】実施例、比較例で製造したプリント配線板
につき、ＩＣチップを実装し、−55℃で15分、常温10
分、125 ℃で15分で1000回、および2000回のヒートサイ
クル試験を実施した。また、ＰＣＴ試験（pressure coo
ker test) を、湿度100 ％、温度121 ℃、２気圧の条件
下で 200時間実施した。試験の評価は、ソルダーレジス
ト層の剥離、半田体の剥離の発生の有無を顕微鏡で確認
した。その結果を表１に示す。この表に示す結果から明
らかなように、本発明のプリント配線板は、半田パッド
（導体パッド）に粗化層が形成されているので、半田体
やソルダーレジストの剥離が発生しにくい。また、半田
パッドが硬い無電解めっき膜に比べて柔らかく展性のあ
る電解めっき膜で形成されている方が半田体の剥離が発
生しにくいと考えられる。The printed wiring boards manufactured in Examples and Comparative Examples were mounted with IC chips, and were placed at −55 ° C. for 15 minutes at room temperature.
The heat cycle test was performed 1000 times and 2,000 times for 15 minutes at 125 ° C. for 15 minutes. In addition, PCT test (pressure coo
ker test) was performed for 200 hours under the conditions of 100% humidity, 121 ° C. and 2 atm. In the evaluation of the test, the presence or absence of peeling of the solder resist layer and peeling of the solder body was confirmed with a microscope. Table 1 shows the results. As is clear from the results shown in this table, in the printed wiring board of the present invention, since the roughened layer is formed on the solder pad (conductor pad), peeling of the solder body and the solder resist hardly occurs. Further, it is considered that the peeling of the solder body is less likely to occur when the solder pad is formed of a soft and malleable electrolytic plating film as compared with a hard electroless plating film.
【００９９】[0099]
【表１】 [Table 1]
【０１００】[0100]
【発明の効果】以上説明したように本発明のプリント配
線板によれば、ヒートサイクル時や高温、高圧、多湿条
件下でも導体回路とソルダーレジスト層との間に剥離が
発生しにくく、また、ＩＣチップ等を搭載した場合で
も、半田バンプ（半田体）が半田パッド（導体パッド）
から剥離することがない。As described above, according to the printed wiring board of the present invention, peeling hardly occurs between the conductor circuit and the solder resist layer even during a heat cycle, high temperature, high pressure and humid conditions. Even when an IC chip or the like is mounted, solder bumps (solder bodies) are solder pads (conductor pads).
No peeling from
【図１】発明にかかる多層プリント配線板の製造工程図
である。FIG. 1 is a manufacturing process diagram of a multilayer printed wiring board according to the present invention.
【図２】発明にかかる多層プリント配線板の製造工程図
である。FIG. 2 is a manufacturing process diagram of a multilayer printed wiring board according to the present invention.
【図３】発明にかかる多層プリント配線板の製造工程図
である。FIG. 3 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図４】発明にかかる多層プリント配線板の製造工程図
である。FIG. 4 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図５】発明にかかる多層プリント配線板の製造工程図
である。FIG. 5 is a manufacturing process diagram of the multilayer printed wiring board according to the invention.
【図６】発明にかかる多層プリント配線板の製造工程図
である。FIG. 6 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図７】発明にかかる多層プリント配線板の製造工程図
である。FIG. 7 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図８】発明にかかる多層プリント配線板の製造工程図
である。FIG. 8 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図９】発明にかかる多層プリント配線板の製造工程図
である。FIG. 9 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図10】発明にかかる多層プリント配線板の製造工程図
である。FIG. 10 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図11】発明にかかる多層プリント配線板の製造工程図
である。FIG. 11 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図12】発明にかかる多層プリント配線板の製造工程図
である。FIG. 12 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図13】発明にかかる多層プリント配線板の製造工程図
である。FIG. 13 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図14】発明にかかる多層プリント配線板の製造工程図
である。FIG. 14 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図15】発明にかかる多層プリント配線板の製造工程図
である。FIG. 15 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図16】発明にかかる多層プリント配線板の製造工程図
である。FIG. 16 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図17】発明にかかる多層プリント配線板の製造工程図
である。FIG. 17 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図18】発明にかかる多層プリント配線板の製造工程図
である。FIG. 18 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図19】発明にかかる多層プリント配線板の製造工程図
である。FIG. 19 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図20】発明にかかる配線板の構造拡大図である。FIG. 20 is a structural enlarged view of a wiring board according to the invention.
【図21】発明にかかる配線板の構造拡大図である。FIG. 21 is a structural enlarged view of a wiring board according to the invention.
【図22】銅−ニッケル−リンの粗化層の組成を表す三角
図である。FIG. 22 is a triangular diagram showing the composition of a roughened layer of copper-nickel-phosphorus.
【図23】発明にかかる多層プリント配線板の製造工程図
である。FIG. 23 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図24】発明にかかる多層プリント配線板の製造工程図
である。FIG. 24 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図25】発明にかかる多層プリント配線板の製造工程図
である。FIG. 25 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図26】発明にかかる多層プリント配線板の製造工程図
である。FIG. 26 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図27】発明にかかる多層プリント配線板の製造工程図
である。FIG. 27 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図28】発明にかかる多層プリント配線板の製造工程図
である。FIG. 28 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図29】発明にかかる多層プリント配線板の製造工程図
である。FIG. 29 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図30】発明にかかる多層プリント配線板の製造工程図
である。FIG. 30 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図31】発明にかかる多層プリント配線板の製造工程図
である。FIG. 31 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図32】発明にかかる多層プリント配線板の製造工程図
である。FIG. 32 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図33】発明にかかる多層プリント配線板の製造工程図
である。FIG. 33 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図34】発明にかかる多層プリント配線板の製造工程図
である。FIG. 34 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図35】発明にかかる多層プリント配線板の製造工程図
である。FIG. 35 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図36】発明にかかる多層プリント配線板の製造工程図
である。FIG. 36 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図37】発明にかかる多層プリント配線板の製造工程図
である。FIG. 37 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図38】発明にかかる多層プリント配線板の製造工程図
である。FIG. 38 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図39】発明にかかる多層プリント配線板の製造工程図
である。FIG. 39 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図40】発明にかかる多層プリント配線板の製造工程図
である。FIG. 40 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図41】発明にかかる多層プリント配線板の製造工程図
である。FIG. 41 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
【図42】発明にかかる多層プリント配線板の製造工程図
である。FIG. 42 is a manufacturing process diagram of the multilayer printed wiring board according to the present invention.
１ 基板 ２ 層間樹脂絶縁層（無電解めっき用接着剤層） 2a 絶縁剤層 2b 接着剤層 ３ めっきレジスト ４ 内層導体回路（内層銅パターン） ５ 外層導体回路（外層銅パターン） ６ バイアホール用開口 ７ バイアホール（BVH ） ８ 銅箔 ９ スルーホール 10 充填樹脂（樹脂充填剤） 11 粗化層 12 無電解銅めっき膜 13 電解銅めっき膜 14 ソルダーレジスト層 15 ニッケルめっき層 16 金めっき層 17，170 半田バンプ（半田体） 18, 180 半田パッド（導体パッド） Reference Signs List 1 substrate 2 interlayer resin insulating layer (adhesive layer for electroless plating) 2a insulating layer 2b adhesive layer 3 plating resist 4 inner conductive circuit (inner copper pattern) 5 outer conductive circuit (outer copper pattern) 6 opening for via hole 7 Via hole (BVH) 8 Copper foil 9 Through hole 10 Filling resin (resin filler) 11 Roughened layer 12 Electroless copper plating film 13 Electrolytic copper plating film 14 Solder resist layer 15 Nickel plating layer 16 Gold plating layer 17,170 Solder bump (solder) 18, 180 Solder pad (conductor pad)
Claims (3)
体回路表面の少なくとも一部に粗化層が形成されてな
り、その導体回路表面にはソルダーレジスト層が設けら
れてなるプリント配線板であって、 前記導体回路は、無電解めっき膜と電解めっき膜からな
ることを特徴とするプリント配線板。1. A printed wiring board comprising: a conductive circuit formed on an insulating layer; a roughened layer formed on at least a part of the conductive circuit surface; and a solder resist layer provided on the conductive circuit surface. A printed circuit board, wherein the conductor circuit is formed of an electroless plating film and an electrolytic plating film.
体回路表面の少なくとも一部に粗化層が形成されてな
り、その導体回路は、ソルダーレジスト層により被覆さ
れてなるプリント配線板であって、 前記導体回路は、無電解めっき膜と電解めっき膜からな
ることを特徴とするプリント配線板。2. A printed circuit board comprising a conductor circuit formed on an insulating layer, a roughened layer formed on at least a part of the surface of the conductor circuit, and the conductor circuit covered by a solder resist layer. The printed circuit board, wherein the conductive circuit is made of an electroless plating film and an electrolytic plating film.
田パッド表面の少なくとも一部には粗化層が形成され、
その粗化層を介して半田体が形成されてなるプリント配
線板において前記半田パッドは、無電解めっき膜と電解
めっき膜からなることを特徴とするプリント配線板。3. A solder pad is formed on the insulating layer, and a roughened layer is formed on at least a part of a surface of the solder pad.
A printed wiring board in which a solder body is formed by an electroless plating film and an electrolytic plating film in a printed wiring board on which a solder body is formed via the roughened layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231502A JPH10242640A (en) | 1996-12-27 | 1997-08-27 | Printed wiring board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35796296 | 1996-12-27 | ||
| JP8-357962 | 1996-12-27 | ||
| JP9231502A JPH10242640A (en) | 1996-12-27 | 1997-08-27 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242640A true JPH10242640A (en) | 1998-09-11 |
Family
ID=26529913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9231502A Pending JPH10242640A (en) | 1996-12-27 | 1997-08-27 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242640A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004300570A (en) * | 2003-03-18 | 2004-10-28 | Ngk Spark Plug Co Ltd | Wiring board |
-
1997
- 1997-08-27 JP JP9231502A patent/JPH10242640A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004300570A (en) * | 2003-03-18 | 2004-10-28 | Ngk Spark Plug Co Ltd | Wiring board |
| JP4699704B2 (en) * | 2003-03-18 | 2011-06-15 | 日本特殊陶業株式会社 | Wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43509E1 (en) | Printed wiring board and method for manufacturing the same | |
| KR100330277B1 (en) | Solder resist composition and printed circuit boards | |
| JP3296995B2 (en) | Raw material composition for preparing interlayer resin insulator and method for preparing interlayer resin insulator | |
| JP3152633B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP3220419B2 (en) | Multilayer printed wiring board | |
| JPH10242639A (en) | Multilyer printed wiring board and its manufacturing method | |
| JP3299243B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2000133941A (en) | Multilayer build-up wiring board | |
| JPH10242638A (en) | Multilayer printed wiring board and its manufacture | |
| JPH10242640A (en) | Printed wiring board | |
| JP4037526B2 (en) | Solder resist composition and printed wiring board | |
| JP3459767B2 (en) | Printed wiring board | |
| JP3224211B2 (en) | Solder resist composition and printed wiring board | |
| JP2000349427A (en) | Printed wiring board, printed wiring board for surface mounting, and surface-mount wiring board | |
| JP2000101246A (en) | Multilayer built-up wiring board and its manufacture | |
| JP2001133974A (en) | Soldering resist composition and printed wiring board | |
| JP2000010276A (en) | Solder resist composition and printed wiring board | |
| JP4215872B2 (en) | Multilayer printed wiring board, object to be processed, and method for manufacturing multilayer printed wiring board | |
| JP4215875B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2000332408A (en) | Printed wiring board | |
| JP2000022304A (en) | Printed wiring board | |
| JP2000077846A (en) | Manufacture of printed wiring board | |
| JPH11214828A (en) | Printed wiring of board and manufacture thereof | |
| JP2000022309A (en) | Printed wiring board | |
| JP2007227959A (en) | Multilayer printed wiring board and its manufacturing method |