JPH10242050A - Semiconductor thin film, semiconductor device and its manufacture - Google Patents
Semiconductor thin film, semiconductor device and its manufactureInfo
- Publication number
- JPH10242050A JPH10242050A JP4180397A JP4180397A JPH10242050A JP H10242050 A JPH10242050 A JP H10242050A JP 4180397 A JP4180397 A JP 4180397A JP 4180397 A JP4180397 A JP 4180397A JP H10242050 A JPH10242050 A JP H10242050A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- thin film
- width
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、薄膜半導体素子の
活性領域に用いられる結晶性を有する半導体薄膜に関
し、特にパルスレーザー光の順次走査照射により結晶化
された結晶性半導体薄膜に関する。また、この半導体薄
膜を活性領域とする半導体装置およびその製造方法に関
し、特に液晶表示装置用のアクティブマトリクス基板や
薄膜集積回路一般、イメージセンサーや三次元ICなど
に利用できる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crystalline semiconductor thin film used for an active region of a thin film semiconductor device, and more particularly to a crystalline semiconductor thin film crystallized by pulsed laser beam sequential scanning irradiation. In addition, the present invention relates to a semiconductor device using the semiconductor thin film as an active region and a method of manufacturing the same, and particularly to an active matrix substrate for a liquid crystal display device, a thin film integrated circuit, an image sensor, a three-dimensional IC, and the like.
【0002】[0002]
【従来の技術】近年、大型で高解像度の液晶表示装置
や、低コスト化のためドライバー回路を同一基板上に形
成したモノリシック型の液晶表示装置、高速で高解像度
の密着型イメージセンサー、三次元ICなどへの実現に
向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な
半導体素子を形成する試みがなされている。これらの装
置に用いられる半導体素子には、薄膜状のケイ素半導体
を用いるのが一般的である。薄膜状のケイ素半導体とし
ては、非晶質ケイ素半導体(a−Si)からなるものと
結晶性を有するケイ素半導体からなるものの2つに大別
される。2. Description of the Related Art In recent years, large and high-resolution liquid crystal display devices, monolithic liquid crystal display devices in which driver circuits are formed on the same substrate for cost reduction, high-speed and high-resolution contact type image sensors, three-dimensional For the realization of ICs and the like, attempts have been made to form high-performance semiconductor elements on insulating substrates such as glass or on insulating films. In general, a thin film silicon semiconductor is used for a semiconductor element used in these devices. Thin-film silicon semiconductors are roughly classified into two types: those made of an amorphous silicon semiconductor (a-Si) and those made of a crystalline silicon semiconductor.
【0003】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、導電性等の物性
が結晶性を有するケイ素半導体に比べて劣るため、今後
より高速特性を得るためには、結晶性を有するケイ素半
導体からなる半導体装置の作製方法の確立が強く求めら
れている。尚、結晶性を有するケイ素半導体としては、
多結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケ
イ素等が知られている。[0003] Amorphous silicon semiconductors are most commonly used because they have a low production temperature, can be produced relatively easily by a gas phase method, and have high mass productivity. Since it is inferior to a crystalline silicon semiconductor, a method for manufacturing a semiconductor device made of a crystalline silicon semiconductor is strongly demanded in order to obtain higher-speed characteristics in the future. In addition, as a silicon semiconductor having crystallinity,
Polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, and the like are known.
【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、主に次の3つの方法が知られて
いる。[0004] The following three methods are mainly known as methods for obtaining these crystalline silicon semiconductors in the form of thin films.
【0005】(1)成膜時に結晶性を有する膜を直接成
膜する。(1) A film having crystallinity is directly formed at the time of film formation.
【0006】(2)非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。(2) An amorphous semiconductor film is formed,
Crystallinity is imparted by applying heat energy.
【0007】(3)非晶質の半導体膜を成膜しておき、
レーザー光のエネルギーにより結晶性を有せしめる。(3) An amorphous semiconductor film is formed in advance,
Crystallinity is imparted by the energy of laser light.
【0008】しかしながら、上記(1)の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
ケイ素を得ることが難しく、それにはケイ素膜の厚膜化
が不可欠となる。だが、厚膜化したからといっても基本
的には膜厚と同程度の結晶粒径しか得られず、この方法
により良好な結晶性を有するケイ素膜を作製することは
原理的に不可能である。また、成膜温度が600℃以上
と高いので、安価なガラス基板が使用できないというコ
ストの問題もある。However, in the above method (1), crystallization proceeds simultaneously with the film formation step, so that it is difficult to obtain crystalline silicon having a large grain size, and it is essential to increase the thickness of the silicon film. . However, even though the film thickness is increased, the crystal grain size is basically the same as the film thickness, and it is impossible in principle to produce a silicon film with good crystallinity by this method. It is. Further, since the film formation temperature is as high as 600 ° C. or higher, there is a problem of cost that an inexpensive glass substrate cannot be used.
【0009】上記(2)の方法は、結晶化に際し600
℃以上の高温にて数十時間にわたる加熱処理が必要であ
るため、生産性に非常に乏しい。また、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μm
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界はキャ
リアに対するトラップ準位として働き、薄膜トランジス
タ(以下、TFTという)の移動度を低下させる大きな
原因となっている。さらに、それぞれの結晶粒は双晶構
造を示し、一つの結晶粒内においても所謂双晶欠陥と呼
ばれる結晶欠陥が多量に存在している。The method (2) is used for crystallization of 600
Since heat treatment for several tens of hours is required at a high temperature of not less than ℃, productivity is very poor. Also, in order to utilize the solid-phase crystallization phenomenon, the crystal grains spread in parallel to the substrate surface and are several μm
However, since the grown crystal grains collide with each other to form a grain boundary, the grain boundary acts as a trap level for carriers, and the mobility of the thin film transistor (hereinafter, referred to as TFT) is reduced. It is a major cause of lowering. Further, each crystal grain has a twin structure, and a large number of crystal defects called so-called twin defects exist in one crystal grain.
【0010】このため、現在は上記(3)の方法が主流
となっている。上記(3)の方法では溶融固化過程を利
用し結晶化するので、個々の結晶粒内の結晶性は非常に
良好である。また、照射光の波長を選ぶことで、アニー
ルの対象であるケイ素膜のみを効率的に加熱し、下層の
ガラス基板への熱的損傷を防ぐことができると共に、上
記(2)の方法のような長時間にわたる処理が必要でな
いという利点がある。装置面でも高出力のエキシマレー
ザーアニール装置などが開発され、大面積基板に対して
も対応可能になりつつある。上記(3)の方法を利用し
て半導体素子を作製する方法が、特開平8−51074
号公報および特開平8−201846号公報で提案され
ている。For this reason, the method (3) is mainly used at present. In the above method (3), the crystallization is carried out by utilizing the melt-solidification process, so that the crystallinity within each crystal grain is very good. In addition, by selecting the wavelength of the irradiation light, only the silicon film to be annealed can be efficiently heated to prevent thermal damage to the underlying glass substrate, and the method of the above (2) can be used. There is an advantage that processing for a long time is not required. A high-output excimer laser annealing apparatus and the like have also been developed in terms of equipment, and are now being able to cope with large-area substrates. A method of manufacturing a semiconductor device using the method (3) is disclosed in Japanese Patent Application Laid-Open No. 8-51074.
And JP-A-8-201846.
【0011】特開平8−51074号公報では、パルス
レーザービームにおける長軸方向および短軸方向のプロ
ファイル(エネルギー強度分布)を最適化し、非晶質ケ
イ素膜に対して、少なくとも短軸方向に結晶化する領域
が重複し得る送りピッチで走査するものである。特開平
8−201846号公報では、液晶表示装置用のドライ
バモノリッシック型アクティブマトリクス基板のドライ
バTFTを対象に、パルスレーザービームをその一部が
重なるようにずらして、ビームのエッジ部分が必ず活性
領域のケイ素膜を照射するようにしている。また、パル
スレーザービームのずらし方向に対する半導体薄膜の幅
を、ずらし量以上あるいはずらし量の整数倍として照射
することも提案している。両者とも、レーザー走査によ
り結晶化されたケイ素膜の膜質(結晶性)均一性向上を
目的とするものである。In Japanese Patent Application Laid-Open No. 8-51074, the profiles (energy intensity distribution) of the pulse laser beam in the major axis direction and the minor axis direction are optimized, and the amorphous silicon film is crystallized at least in the minor axis direction. In this case, scanning is performed at a feed pitch at which overlapping regions can overlap. In JP-A-8-201846, a pulse laser beam is shifted so that a part thereof is overlapped with a driver TFT of a driver monolithic active matrix substrate for a liquid crystal display device, and an edge portion of the beam is always activated. The silicon film in the region is irradiated. It has also been proposed that the width of the semiconductor thin film with respect to the shifting direction of the pulsed laser beam is set to be equal to or larger than the shifting amount or an integral multiple of the shifting amount. Both are aimed at improving the film quality (crystallinity) uniformity of the silicon film crystallized by laser scanning.
【0012】[0012]
【発明が解決しようとする課題】上記(3)の方法は、
上述のように、絶縁膜上のケイ素膜の結晶化法として
は、最も優れているが、均一性において大きな課題を残
している。すなわち、光源となるレーザー発振器とし
て、(300〜500mm)×(400〜500mm)
の大面積基板を一括照射行うだけの出力を有するものは
未だ開発されておらず、現在は基板面に対して面積10
0〜200mm2程度のビーム面積を持つものしか無
い。したがって、上記特開平8−51074号公報およ
び特開平8−201846号公報で提案されているよう
に、小面積のレーザービームを基板(ケイ素膜)に対し
て、一定量ずらせながら順次走査することで対応してい
る。The method of the above (3) is as follows.
As described above, the method for crystallizing a silicon film on an insulating film is the most excellent, but has a large problem in uniformity. That is, as a laser oscillator serving as a light source, (300 to 500 mm) × (400 to 500 mm)
Has not been developed yet that has an output sufficient to collectively irradiate a large-area substrate.
Only those having a beam area of about 0 to 200 mm 2 are available. Therefore, as proposed in JP-A-8-51074 and JP-A-8-201846, a laser beam having a small area is sequentially scanned with respect to a substrate (silicon film) while being shifted by a fixed amount. Yes, it is.
【0013】このとき、順次走査に伴う結晶性の不均一
性が大きな問題となるため、さらに上記特開平8−51
074号公報および特開平8−201846号公報で提
案されているように、パルスレーザービームをその一部
が重なるようにずらして照射する方法や、結晶化する領
域が重複し得る送りピッチで走査する方法が一般的に用
いられている。At this time, the non-uniformity of crystallinity caused by the sequential scanning becomes a serious problem.
No. 074 and Japanese Patent Application Laid-Open No. Hei 8-201846, a method of irradiating a pulsed laser beam so as to be shifted so that a part thereof is overlapped, or a method of scanning at a feed pitch at which a region to be crystallized can overlap. The method is commonly used.
【0014】このようなパルスレーザービームをその一
部が重なるようにずらして照射する方法では、対象とな
るケイ素膜の任意の一点において、複数回のレーザー照
射が行われることになり、すなわち複数回の溶融固化過
程を繰り返してケイ素膜が結晶化されることになる。こ
のとき、最終的に形成される結晶性ケイ素膜の結晶性に
最も影響を与えるレーザー照射は、その任意の点に対し
て最初に行われるレーザー照射であり、最初の溶融固化
で形成された結晶性は、その後に同程度のエネルギーの
レーザー照射を繰り返し行い溶融固化させても完全にそ
の情報はリセットされない。すなわち、パルスレーザー
の順次走査による結晶化工程においては、ケイ素膜上の
任意の点において生じる最初の照射による結晶性のばら
つきが、最終的に膜全体の結晶性ばらつきとなって顕在
化する。In such a method of irradiating a pulsed laser beam so as to be shifted so that a part thereof is overlapped, a plurality of laser irradiations are performed at an arbitrary point on the target silicon film, that is, a plurality of times. Is repeated to crystallize the silicon film. At this time, the laser irradiation that most affects the crystallinity of the finally formed crystalline silicon film is the laser irradiation performed first on any point, and the crystal formed by the first melting and solidification is performed. Regarding the property, even if the laser irradiation of the same energy is repeated and then melted and solidified, the information is not completely reset. That is, in the crystallization step by the sequential scanning of the pulse laser, the variation in the crystallinity caused by the first irradiation at an arbitrary point on the silicon film finally becomes apparent as the variation in the crystallinity of the entire film.
【0015】したがって、上記特開平8−51074号
公報および特開平8−201846号公報で開示されて
いる技術では、本発明の目的とする基板全面にわたって
膜質均一性の高い結晶性ケイ素膜を得ることはできな
い。言うまでもなく、結晶性ケイ素膜の結晶性のばらつ
きは、それを活性領域として半導体素子を構成した場
合、その素子特性にそのまま反映され、素子間の特性ば
らつきを生じさせる原因となる。特に、人間の目で実際
に官能評価されるような液晶表示装置用のアクティブマ
トリクス基板などは、素子特性の不均一性が表示(コン
トラスト)むらとなって現れ、非常に高い素子特性の均
一性が要求される。したがって、その活性領域を形成す
るケイ素膜は、微妙な膜質のばらつきも許されないほど
の非常に厳密な均一性が要求される。Therefore, according to the techniques disclosed in the above-mentioned JP-A-8-51074 and JP-A-8-201846, it is possible to obtain a crystalline silicon film having high film quality uniformity over the entire surface of the substrate, which is the object of the present invention. Can not. Needless to say, when a semiconductor device is formed using the crystalline silicon film as an active region, the variation in crystallinity of the crystalline silicon film is directly reflected in the device characteristics, and causes a variation in characteristics between the devices. In particular, in the case of active matrix substrates for liquid crystal display devices, etc., which are actually sensory evaluated by human eyes, non-uniformity of element characteristics appears as display (contrast) unevenness, and extremely high uniformity of element characteristics. Is required. Therefore, the silicon film forming the active region is required to have extremely strict uniformity such that fine variations in film quality are not allowed.
【0016】また、レーザー照射による溶融固化過程で
結晶化された結晶性ケイ素膜は、その結晶化の機構上、
比較的大きな表面ラフネスが生じる。すなわち、非晶質
ケイ素膜は、レーザーのエネルギーにより、その融点1
414℃以上まで瞬時に加熱され、数十nsec.程度
の冷却時間にて室温付近まで冷却され固化される。この
際、あまりにも固化速度が速いので、ケイ素膜は過冷却
状態となり、一瞬にして固化される結果、一般的に結晶
粒径は100〜200nm程度と非常に小さくなると共
に、結晶粒がぶつかり合った点、すなわち結晶粒界は山
状に盛り上がる。この現象は、特に3つの結晶粒がぶつ
かり合った三極点で顕著となる。図8に、実際に強光照
射により結晶化された結晶性ケイ素膜の表面状態の原子
間力顕微鏡(AFM)像を描写したスケッチを示す。図
8において、X−Y方向のフルスケールは1μmであ
り、Z方向のフルスケールは50nmである。Further, the crystalline silicon film crystallized in the process of melting and solidifying by laser irradiation has a crystallization mechanism.
A relatively large surface roughness results. That is, the amorphous silicon film has a melting point of 1 due to the energy of the laser.
It is instantaneously heated to 414 ° C. or more, and several tens of nsec. It is cooled to around room temperature in about a cooling time and solidified. At this time, since the solidification rate is too high, the silicon film is in a supercooled state and solidified instantaneously. In other words, the crystal grain boundary rises in a mountain shape. This phenomenon is particularly remarkable at the three poles where three crystal grains collide. FIG. 8 shows a sketch depicting an atomic force microscope (AFM) image of the surface state of the crystalline silicon film actually crystallized by intense light irradiation. In FIG. 8, the full scale in the XY direction is 1 μm, and the full scale in the Z direction is 50 nm.
【0017】この表面ラフネスの大きさは結晶粒径に依
存し、一般に結晶粒径が大きくなれば、局所的な表面ラ
フネスも大きくなる。すなわち、ケイ素膜の結晶性が不
均一であると、局所的な表面ラフネスもまた不均一とな
る。実際には上述のようにパルスレーザーの順次走査に
より結晶化された結晶性ケイ素膜では、基板内での膜質
(結晶性)ばらつきが生じているため、ケイ素膜の表面
ラフネスもその影響を受けて不均一となっている。上記
の液晶表示装置用のアクティブマトリクス基板において
は、一般的に液晶容量と並列に補助容量が設けられてい
る。画素TFTのチャネル部と共にその補助容量成分の
電極として、上記結晶性ケイ素膜を用いた場合、その表
面ラフネスによる表面積率の変化のため、容量の大きさ
は設計値からずれることになり、上記TFT素子間の特
性ばらつきに加えて、表示むらやフリッカーなどの表示
不良を引き起こす原因となる。The size of the surface roughness depends on the crystal grain size. Generally, as the crystal grain size increases, the local surface roughness also increases. That is, if the crystallinity of the silicon film is non-uniform, the local surface roughness also becomes non-uniform. Actually, as described above, in the crystalline silicon film crystallized by the sequential scanning of the pulse laser, since the film quality (crystallinity) varies within the substrate, the surface roughness of the silicon film is also affected by the variation. It is uneven. In the active matrix substrate for the liquid crystal display device described above, an auxiliary capacitance is generally provided in parallel with the liquid crystal capacitance. When the crystalline silicon film is used as an electrode of the auxiliary capacitance component together with the channel portion of the pixel TFT, the capacitance size deviates from a design value due to a change in the surface area ratio due to the surface roughness. In addition to the characteristic variation between the elements, it causes display defects such as display unevenness and flicker.
【0018】本発明は、上述の問題点を解決し、パルス
レーザー走査照射により溶融固化過程で結晶化された結
晶性ケイ素膜において、基板全面にわたって高い膜質均
一性を持ち、かつ表面ラフネスの小さい半導体薄膜、そ
れを用いた半導体装置およびその製造方法を確立するこ
とを目的とする。The present invention solves the above-mentioned problems and provides a crystalline silicon film crystallized in a melting and solidifying process by pulsed laser scanning irradiation, which has high film quality uniformity over the entire surface of the substrate and low surface roughness. It is an object to establish a thin film, a semiconductor device using the same, and a method for manufacturing the same.
【0019】[0019]
【課題を解決するための手段】本発明は、高品質で且つ
基板全面にわたって高い膜質均一性を持ち、かつ表面ラ
フネスのない結晶性ケイ素膜を実現するものである。さ
らに、この結晶性ケイ素膜を薄膜半導体素子の素子材に
用いることにより、複数の半導体素子を有するアクティ
ブマトリクス基板などの半導体装置において、低コスト
化が図れる簡便なプロセスにて、均一性が良好な半導体
装置を実現できる。具体的には、本発明は以下の特徴を
有する。SUMMARY OF THE INVENTION The present invention is to realize a crystalline silicon film having high quality, high uniformity of film quality over the entire surface of the substrate, and having no surface roughness. Furthermore, by using this crystalline silicon film as an element material of a thin film semiconductor element, in a semiconductor device such as an active matrix substrate having a plurality of semiconductor elements, uniformity is improved by a simple process that can reduce cost. A semiconductor device can be realized. Specifically, the present invention has the following features.
【0020】(1)絶縁表面を有する基板上に構成され
た結晶性を有する半導体薄膜であって、該半導体薄膜
は、前記基板上に形成されたケイ素膜にパルスレーザー
光を順次走査照射して結晶化された結晶性ケイ素膜であ
り、該結晶性ケイ素膜はパルスレーザー光の走査方向に
おけるビーム強度プロファイルの走査進行方向側での立
ち上がり領域の幅(R)以下の値に、レーザー光の順次
走査間隔(P)が設定されたパルスレーザー光により結
晶化されたことを特徴とする。(1) A crystalline semiconductor thin film formed on a substrate having an insulating surface, wherein the semiconductor thin film is formed by sequentially scanning and irradiating a silicon film formed on the substrate with a pulse laser beam. A crystalline silicon film that has been crystallized, and the crystalline silicon film has a beam intensity profile in the scanning direction of the pulsed laser light, the width of the rising region on the scanning direction side (R) or less, and It is characterized by being crystallized by a pulsed laser beam having a set scanning interval (P).
【0021】(2)前記立ち上がり領域の幅(R)はケ
イ素膜を結晶化する強度範囲であることを特徴とする。(2) The width (R) of the rising region is characterized by a strength range for crystallizing the silicon film.
【0022】(3)前記レーザー光の走査方向における
ビーム強度プロファイルは概略台形状となるようなレー
ザー光であることを特徴とする。(3) The beam intensity profile in the scanning direction of the laser beam is a laser beam having a substantially trapezoidal shape.
【0023】ここで、パルスレーザー光は、波長400
nm以下のエキシマレーザー光であることが好ましい。Here, the pulse laser beam has a wavelength of 400
It is preferably an excimer laser beam of nm or less.
【0024】(4)前記パルスレーザー光は、そのビー
ム形状が照射面(ケイ素膜表面)において長尺形状とな
るように設計されており、該ビーム形状の長尺方向に対
して垂直方向に順次走査することにより、結晶化された
ことを特徴とする。(4) The pulse laser beam is designed so that its beam shape is elongated on the irradiation surface (the surface of the silicon film), and is sequentially arranged in the direction perpendicular to the elongated direction of the beam shape. It is characterized by being crystallized by scanning.
【0025】(5)絶縁表面を有する基板上に構成され
た複数の薄膜トランジスタを有する半導体装置におい
て、前記基板上に形成されたケイ素薄膜を、レーザー光
の順次走査間隔(P)がパルスレーザー光の走査方向に
おけるビーム強度プロファイルの進行方向側での立ち上
がり領域の幅(R)以下の値に設定されたパルスレーザ
ー光により結晶し、該結晶性ケイ素膜に複数の薄膜トラ
ンジスタの活性領域が構成されていることを特徴とす
る。(5) In a semiconductor device having a plurality of thin film transistors formed on a substrate having an insulating surface, the silicon thin film formed on the substrate is scanned with a laser beam in a sequential scanning interval (P) of a pulse laser beam. The crystalline silicon film is crystallized by a pulsed laser beam set to a value equal to or less than the width (R) of the rising region on the traveling direction side of the beam intensity profile in the scanning direction, and the active regions of a plurality of thin film transistors are formed on the crystalline silicon film. It is characterized by the following.
【0026】ここで、前記複数の薄膜トランジスタは、
画素電極を有するアクティブマトリクス基板にて、各画
素電極に接続されてなる画素スイッチング用の薄膜とい
うに用いるのが好適である。Here, the plurality of thin film transistors are:
In an active matrix substrate having pixel electrodes, it is preferably used as a pixel switching thin film connected to each pixel electrode.
【0027】また、前記複数の薄膜トランジスタは、同
一基板上にアクティブマトリクス部とドライバー回路と
が同時形成されたドライバモノリシック型アクティブマ
トリクス基板にて、ドライバー回路を構成する薄膜トラ
ンジスタに用いるのが好適である。The plurality of thin film transistors are preferably used as thin film transistors constituting a driver circuit on a driver monolithic active matrix substrate in which an active matrix portion and a driver circuit are simultaneously formed on the same substrate.
【0028】(6)絶縁表面を有する基板上に、複数の
画素電極と該各画素電極を駆動する薄膜トランジスタを
それぞれ備え、各薄膜トランジスタには該画素電極によ
る液晶容量と並列に他の容量成分が接続されてなる半導
体装置において、前記基板上のケイ素薄膜を、レーザー
光の順次走査間隔(P)がパルスレーザー光の走査方向
におけるビーム強度プロファイルの進行方向側での立ち
上がり領域の幅(R)以下の値に設定されたパルスレー
ザー光により結晶し、該結晶性ケイ素膜に薄膜トランジ
スタのチャネル領域と、その薄膜トランジスタに接続さ
れた該容量成分の一方の電極とが構成されたことを特徴
とする。(6) A plurality of pixel electrodes and thin film transistors for driving the respective pixel electrodes are provided on a substrate having an insulating surface, and each of the thin film transistors is connected to another capacitance component in parallel with the liquid crystal capacitance by the pixel electrodes. In the semiconductor device, the silicon thin film on the substrate is scanned such that a laser beam sequential scanning interval (P) is equal to or less than a width (R) of a rising region on a traveling direction side of a beam intensity profile in a scanning direction of a pulsed laser beam. Crystallized by a pulsed laser beam set to a value, a channel region of the thin film transistor and one electrode of the capacitance component connected to the thin film transistor are formed in the crystalline silicon film.
【0029】(7)絶縁表面を有する基板上に非晶質ケ
イ素膜を形成する工程と、該非晶質ケイ素膜に対して、
パルスレーザー光を順次走査照射し結晶化する際、パル
スレーザー光の順次走査間隔(P)を、レーザー光の走
査方向におけるビーム強度プロファイルの走査進行方向
側での立ち上がり領域の幅(R)以下(P<R)の値に
設定し、レーザー光の照射を行う工程と、前記工程にて
得られたケイ素膜を、複数の薄膜トランジスタの素子領
域にパターニング形成し、薄膜トランジスタを作製する
工程と、を有することを特徴とする。(7) a step of forming an amorphous silicon film on a substrate having an insulating surface;
When crystallizing by sequentially scanning and irradiating the pulsed laser light, the sequential scanning interval (P) of the pulsed laser light is set to be equal to or less than the width (R) of the rising region on the scanning traveling direction side of the beam intensity profile in the scanning direction of the laser light ( P <R), and irradiating with a laser beam; and patterning and forming the silicon film obtained in the above step on the element regions of the plurality of thin film transistors to form a thin film transistor. It is characterized by the following.
【0030】(8)絶縁表面を有する基板上に非晶質ケ
イ素膜を形成し、加熱することにより固相状態において
結晶化させる工程と、該ケイ素膜に対して、パルスレー
ザー光を順次走査照射し再結晶化する際、パルスレーザ
ー光の順次走査間隔(P)を、レーザー光の走査方向に
おけるビーム強度プロファイルにおいて、該ケイ素膜が
再結晶化する強度範囲における、走査進行方向側での立
ち上がり領域の幅(R)以下(P<R)の値に設定し、
レーザー光の照射を行う工程と、前記工程にて得られた
ケイ素膜を、複数の薄膜トランジスタの素子領域となる
ようにパターニング形成し、薄膜トランジスタを作製す
る工程と、を有することを特徴とする。(8) A step of forming an amorphous silicon film on a substrate having an insulating surface and crystallizing it in a solid phase by heating, and sequentially irradiating the silicon film with a pulsed laser beam. When recrystallizing, the sequential scanning interval (P) of the pulsed laser beam is set to the rising region on the scanning advancing direction side in the intensity range where the silicon film is recrystallized in the beam intensity profile in the scanning direction of the laser beam. Of width (R) or less (P <R),
The method includes a step of irradiating a laser beam, and a step of forming a thin film transistor by patterning and forming the silicon film obtained in the above step so as to be element regions of a plurality of thin film transistors.
【0031】(9)レーザー光の順次走査間隔(P)の
設定を、レーザー光の走査前に非晶質ケイ素膜にレーザ
ー光照射を行い、レーザー走査方向におけるケイ素膜が
結晶化される領域の長さと、レーザー光のビームプロフ
ァイルとから上記立ち上がり領域の幅(R)を決定し、
該立ち上がり領域の幅(R)以下に順次走査間隔(P)
を設定することを特徴とする。(9) Setting of the laser beam sequential scanning interval (P) is performed by irradiating the amorphous silicon film with a laser beam before scanning with the laser beam, and setting the area where the silicon film is crystallized in the laser scanning direction. The width (R) of the rising region is determined from the length and the beam profile of the laser light,
Scanning interval (P) below the width (R) of the rising area
Is set.
【0032】前記非晶質ケイ素膜を加熱することにより
固相状態において結晶化させる工程は、非晶質ケイ素膜
に、その結晶化を助長する触媒元素を導入した後に行わ
れることが好ましい。Preferably, the step of heating the amorphous silicon film to crystallize it in a solid phase state is performed after introducing a catalytic element which promotes the crystallization into the amorphous silicon film.
【0033】また、前記非晶質ケイ素膜を加熱すること
により固相状態において結晶化させる工程は、該非晶質
ケイ素膜に、その結晶化を助長する触媒元素を選択的に
導入し、加熱処理により、該触媒元素が選択的に導入さ
れた領域から、その周辺部へと横方向に結晶成長させる
ことにより行われ、前記ケイ素膜を複数の薄膜トランジ
スタの素子領域となるようにパターニング形成する工程
は、前記触媒元素が選択的に導入された領域から、その
周辺部へと横方向に結晶成長させた領域のケイ素膜を用
いて、少なくとも素子領域内のチャネル領域が形成され
るように行うことが好ましい。Further, the step of heating the amorphous silicon film to crystallize in a solid phase state includes the step of selectively introducing a catalyst element for promoting the crystallization into the amorphous silicon film, Thus, the step of patterning and forming the silicon film into element regions of a plurality of thin film transistors is performed by laterally growing crystals from a region where the catalytic element is selectively introduced to a peripheral portion thereof. A step of forming at least a channel region in an element region by using a silicon film in a region where crystals are laterally grown from a region where the catalyst element is selectively introduced to a peripheral portion thereof. preferable.
【0034】前記触媒元素として、Ni元素を用いるこ
とが好ましい。It is preferable to use Ni as the catalyst element.
【0035】本発明者らは、パルスレーザー順次走査に
より結晶化された高品質結晶性ケイ素膜において、残る
課題である高品質で基板全面にわたって高い膜質均一性
の向上が図れないか、かつ表面ラフネスの低減を図れな
いか、そして液晶表示装置において、そのTFT活性領
域の結晶化時のレーザー光走査照射に起因する表示不良
を何とかなくせないかと、日夜実験に明け暮れた。その
結果、ケイ素膜の結晶化工程において、ケイ素膜の任意
の点において最初に照射されるレーザーパルスのエネル
ギー分布が、ケイ素膜の膜質(結晶性)をばらつかせる
一因であることを突き止め、上記方法により解決できる
ことを見出した。The inventors of the present invention have determined that, in a high-quality crystalline silicon film crystallized by pulsed laser sequential scanning, the remaining problem is that high quality uniformity cannot be improved over the entire surface of the substrate with high quality and that surface roughness is not improved. The day-and-night experiment was over to see if it was possible to reduce this, and to somehow eliminate display defects caused by laser beam scanning irradiation during crystallization of the TFT active region in the liquid crystal display device. As a result, in the crystallization process of the silicon film, it was found that the energy distribution of the laser pulse initially irradiated at an arbitrary point on the silicon film is one of the factors that cause the film quality (crystallinity) of the silicon film to vary, It has been found that the above method can solve the problem.
【0036】本発明の概要は、絶縁基板上に構成され、
パルスレーザー光の順次走査照射により結晶化された結
晶性を有するケイ素膜において、パルスレーザー光の走
査方向におけるビーム強度プロファイルにおいて、ケイ
素膜が結晶化する強度範囲における、走査進行方向側で
の立ち上がり領域の幅(R)以下の値に、レーザー光の
順次走査間隔(P)を設定し、結晶化工程を行うもので
ある。このように構成することで、ケイ素膜の任意の一
点では、どの点を取って見ても、まず、弱い強度のレー
ザーエネルギーにより溶融、結晶化され、引き続き、次
のより強い強度のレーザーエネルギーにより再結晶化さ
れることになる。すなわち、ケイ素膜の任意の一点に当
たる最初のレーザーエネルギーの強度分布をできる限り
小さく抑え、さらに2回目以降の照射でより強いエネル
ギーのレーザー光を照射して、そのばらつきをより低減
する訳である。An outline of the present invention is constituted on an insulating substrate,
In a silicon film having crystallinity crystallized by sequential scanning irradiation of a pulsed laser beam, in a beam intensity profile in a scanning direction of the pulsed laser beam, a rising region on a scanning traveling direction side in an intensity range where the silicon film is crystallized. The crystallization step is performed by setting the sequential scanning interval (P) of the laser beam to a value equal to or less than the width (R). With this configuration, at any one point of the silicon film, no matter what point is taken, it is first melted and crystallized by the weak laser energy, and then by the next stronger laser energy It will be recrystallized. In other words, the intensity distribution of the first laser energy that hits an arbitrary point on the silicon film is kept as small as possible, and the laser light of higher energy is irradiated in the second and subsequent irradiations to further reduce the variation.
【0037】この結果、上記特開平8−51074号公
報および特開平8−201846号公報におけるレーザ
ー光をずらして照射する際の問題点が解決される。そし
て、実際にこのようにして得られた結晶性ケイ素膜の膜
質をラマン分光法により評価したところ、従来膜に比べ
て優れた膜質均一性を有していることがわかった。As a result, the problems in the above-mentioned JP-A-8-51074 and JP-A-8-201846 when the laser beam is irradiated with the laser beam shifted are solved. Then, when the film quality of the crystalline silicon film thus obtained was actually evaluated by Raman spectroscopy, it was found that the film had excellent film quality uniformity as compared with the conventional film.
【0038】具体的に、特開平8−51074号公報お
よび特開平8−201846号公報と比較して、本発明
の概略を説明する。特開平8−51074号公報では、
レーザー走査方向に対して先行する領域に、対象となる
ケイ素膜の結晶化に必要なエネルギーよりも小さいエネ
ルギー強度分布部分を持たせていることを開示してい
る。しかし、ケイ素膜の結晶化に必要とするエネルギー
より小さいエネルギー分布の幅と、レーザーパルスの走
査ピッチの関係については、結晶化が重複し得る範囲内
としか記載がない。また、結晶化に必要なエネルギーよ
りもより小さなエネルギーと述べられており、本発明と
は着眼点が根本的に異なっている。More specifically, the outline of the present invention will be described in comparison with JP-A-8-51074 and JP-A-8-201846. In JP-A-8-51074,
It discloses that a region preceding the laser scanning direction has an energy intensity distribution portion smaller than the energy required for crystallization of the target silicon film. However, the relationship between the width of the energy distribution smaller than the energy required for the crystallization of the silicon film and the scanning pitch of the laser pulse is described only within a range where crystallization can overlap. Further, it is stated that the energy is smaller than the energy required for crystallization, and the point of view is fundamentally different from the present invention.
【0039】すなわち、特開平8−51074号公報で
は、まず小さいエネルギーでレーザー照射され、非晶質
ケイ素状態のまま変化しない領域を作り、次に来る高エ
ネルギーのレーザー照射により結晶化することで均一性
の向上を図ろうとしているが、実際のレーザーパルスの
照射時間は数十ナノ秒という超短時間であり、溶融しな
い限り(即ち、結晶化しない限り)は非晶質ケイ素膜に
大きな影響を与えない。したがって、非晶質ケイ素膜に
結晶化しない程度の低エネルギーにてレーザー照射を行
うことは、別段特別な意味合いを持たず、特開平8−5
1074号公報の技術的なメリットは、あくまでも一般
的に行われている結晶化領域を重複させ、繰り返しレー
ザー照射を行うようにした順次走査にある。That is, in Japanese Patent Application Laid-Open No. 8-51074, a laser is irradiated with a small energy to form a region which does not change in an amorphous silicon state, and then is crystallized by a high-energy laser irradiation to be uniform. However, the actual irradiation time of the laser pulse is extremely short, several tens of nanoseconds, and has a significant effect on the amorphous silicon film unless it is melted (that is, unless it is crystallized). Do not give. Therefore, performing laser irradiation at a low energy that does not cause crystallization of the amorphous silicon film has no special significance.
The technical advantage of the publication No. 1074 lies in the sequential scanning in which the crystallization regions which are generally performed are overlapped and laser irradiation is repeatedly performed.
【0040】特開平8−201846号公報は、対象の
ケイ素膜に対してパルスレーザービームのエッジ部分を
必ず照射するものである。一見、本発明に近いものに見
られるが、相違点を明確にすることで本発明のポイント
が明瞭となるため、図7を用いて説明を行う。図7にお
いて(A)はレーザービームの走査方向701における
強度プロファイル700を示し、(B)はレーザービー
ムが照射された際のケイ素膜の断面図を示す。一般に言
われるプロファイルの幅とは、プロファイル700にお
いて、最大強度値の半分の強度でのビーム幅(すなわ
ち、半値全幅)702を示すものである。特開平8−2
01846号公報でいうビームのエッジ(立ち上がり)
部分とは、一般的にはビームの立ち上がりの始点から最
大強度までの幅(第1エッジ幅)703で示される領域
である。または、最大強度から、最大強度の半分の強度
までの幅(第2エッジ幅)704で表される領域とな
る。すなわち、特開平8−201846号公報では、パ
ルスレーザーの強度プロファイル700の走査方向70
1における順次走査で、第1エッジ幅703あるいは第
2エッジ幅704以下の走査ピッチにより行うことを意
味している。In Japanese Patent Application Laid-Open No. Hei 8-201846, an edge portion of a pulsed laser beam is always irradiated onto a target silicon film. At first glance, it is similar to the present invention, but the point of the present invention is clarified by clarifying the difference. Therefore, the description will be made with reference to FIG. 7A shows an intensity profile 700 in the scanning direction 701 of the laser beam, and FIG. 7B shows a cross-sectional view of the silicon film when irradiated with the laser beam. The profile width generally referred to indicates a beam width (ie, full width at half maximum) 702 at half the maximum intensity value in the profile 700. JP-A-8-2
Beam edge (rising) referred to in JP 01846
The portion is generally a region indicated by a width (first edge width) 703 from the starting point of the rising of the beam to the maximum intensity. Alternatively, it is a region represented by a width (second edge width) 704 from the maximum intensity to half the intensity of the maximum intensity. That is, in Japanese Patent Application Laid-Open No. Hei 8-201846, the scanning direction 70 of the intensity profile 700 of the pulse laser is
1 means that scanning is performed at a scanning pitch equal to or less than the first edge width 703 or the second edge width 704.
【0041】しかしながら、図7(A)の強度プロファ
イル700において、対象となるケイ素膜の溶融閾値が
705であるとすると、溶融閾値705におけるビーム
幅(溶融幅)706が実際に結晶化に寄与する範囲であ
り、結晶化されたケイ素膜の領域幅は図7(B)におい
てビーム幅(溶融幅)706と同一の溶融幅711とな
る。ここで、712は結晶化されたケイ素膜、713は
非晶質ケイ素膜を示している。また、このときのパルス
レーザービームの溶融閾値705に基づくビーム幅(溶
融幅)706によるケイ素膜の溶融幅711は、設定さ
れるレーザー強度707や、対象となるケイ素膜の膜質
や膜厚、さらに下地膜、被覆膜の材質(熱容量)等によ
り大きく変化する。However, assuming that the melting threshold of the target silicon film is 705 in the intensity profile 700 of FIG. 7A, the beam width (melting width) 706 at the melting threshold 705 actually contributes to crystallization. The region width of the crystallized silicon film is the same as the beam width (melt width) 706 in FIG. Here, reference numeral 712 denotes a crystallized silicon film, and 713 denotes an amorphous silicon film. The melting width 711 of the silicon film based on the beam width (melting width) 706 based on the melting threshold 705 of the pulsed laser beam at this time is determined by the laser intensity 707 to be set, the film quality and thickness of the target silicon film, It changes greatly depending on the material (heat capacity) of the base film and the coating film.
【0042】以上のようなプロファイルのレーザービー
ムで特開平8−201846号公報のように、例えば第
1エッジ幅703あるいは第2エッジ幅704で示され
る走査ピッチで、走査方向701の方向へレーザービー
ム700を走査すると、走査方向701側の非晶質ケイ
素膜713の一部は、プロファイル700のピーク強度
領域で示されるビーム幅(最大強度幅)708により結
晶化されることになる。このピーク強度領域で結晶化さ
れたケイ素膜は、引き続き行われるレーザー照射によ
り、これ以上の大きなエネルギーが加わることはなく、
その結晶性が保たれ、エッジ部分で結晶化された結晶性
と大きく異なり、これが基板内における膜質の不均一性
の原因となる。すなわち、特開平8−201846号公
報でも、非晶質ケイ素膜に小さいエネルギーでレーザー
照射することで、非晶質ケイ素状態のままでも微小な核
などができ、後の結晶化に影響を及ぼすであろうという
観点に立って考えられているが、実際には上述したよう
に溶融しない限りは非晶質ケイ素膜に大きな状態変化は
生じない。したがって、レーザービーム700の第1エ
ッジ幅703あるいは第2エッジ幅704をケイ素膜に
照射するのでは無く、エッジ部により結晶化する必要が
ある。このためには、溶融閾値705におけるビーム幅
(溶融幅)706に対してエッジ領域の幅(立ち上がり
領域の幅)709を設定し、この立ち上がり領域の幅7
09以下の値に走査ピッチを設定してレーザービーム7
00の順次走査を行わなければならない。これが、本発
明のポイントである。As described in Japanese Patent Application Laid-Open No. Hei 8-201846, a laser beam having a profile as described above is used at a scanning pitch indicated by the first edge width 703 or the second edge width 704 in the scanning direction 701. When scanning 700, a part of the amorphous silicon film 713 on the scanning direction 701 side is crystallized by the beam width (maximum intensity width) 708 indicated by the peak intensity region of the profile 700. The silicon film crystallized in this peak intensity region does not receive any higher energy by the subsequent laser irradiation,
The crystallinity is maintained, and is greatly different from the crystallinity crystallized at the edge portion, which causes nonuniformity of the film quality in the substrate. That is, even in Japanese Patent Application Laid-Open No. Hei 8-201846, by irradiating the amorphous silicon film with a laser beam with a small energy, fine nuclei can be formed even in the amorphous silicon state, which affects the subsequent crystallization. Although it is considered from the viewpoint of the possibility, in practice, no significant state change occurs in the amorphous silicon film unless it is melted as described above. Therefore, the first edge width 703 or the second edge width 704 of the laser beam 700 needs to be crystallized at the edge portion instead of irradiating the silicon film. For this purpose, the width of the edge region (width of the rising region) 709 is set with respect to the beam width (fusion width) 706 at the melting threshold 705, and the width of the rising region 7
The scanning pitch is set to a value less than or equal to 09 and the laser beam 7
00 must be scanned sequentially. This is the point of the present invention.
【0043】前記レーザービームの走査方向におけるビ
ーム強度プロファイルとしては、図7に示したような概
略台形状となるようなレーザー光を用いることが望まし
い。このような形状のレーザービームであれば、ケイ素
膜の任意の一点に対して、まずレーザービームの立ち上
がり(エッジ)領域で結晶化された後、より高いエネル
ギーを均一に何回か照射され、立ち上がり領域内の強度
分布に伴う不均一性が緩和されると共に、光源であるレ
ーザー発信器の出力ばらつきに対しても許容度が大きく
なる。As the beam intensity profile in the scanning direction of the laser beam, it is desirable to use a laser beam having a substantially trapezoidal shape as shown in FIG. With a laser beam having such a shape, any point on the silicon film is first crystallized in the rising (edge) region of the laser beam, and then is irradiated with higher energy uniformly several times, and then rises. The non-uniformity associated with the intensity distribution in the region is reduced, and the tolerance for the output variation of the laser transmitter as the light source is increased.
【0044】前記パルスレーザー光としては、該レーザ
ー光の波長が400nm以下であれば、ケイ素膜がその
波長域に対して大きな吸収係数を持つため、そのエネル
ギーを効率的にケイ素膜に与えられ、良好な結晶性ケイ
素膜が得られるとともに、下層のガラス基板などへの熱
的ダメージも非常に小さくて済む。さらに、これら波長
400nm以下のレーザー光の中でも、特に波長308
nmのXeClエキシマレーザー光は、発振出力が高
く、安定性が高いため、そのビームサイズをある程度拡
げることができ、大面積基板のケイ素膜のアニール手段
としては最も適している。As the pulsed laser light, if the wavelength of the laser light is 400 nm or less, since the silicon film has a large absorption coefficient in the wavelength range, the energy is efficiently given to the silicon film, A good crystalline silicon film can be obtained, and thermal damage to the underlying glass substrate and the like can be extremely small. Further, among these laser beams having a wavelength of 400 nm or less, in particular, the wavelength 308
Since the XeCl excimer laser beam of nm has a high oscillation output and high stability, its beam size can be expanded to some extent, and is most suitable as a means for annealing a silicon film on a large-area substrate.
【0045】また、前記パルスレーザー光としては、そ
のビーム形状が照射面において長尺形状となるように設
計されたものを用い、該ビーム形状の長尺方向に対して
垂直方向に順次走査することで、ケイ素膜を結晶化する
ことが望ましい。なぜなら、走査照射においては、走査
方向に対して垂直方向の均一性は比較的良好なため、そ
の方向へとビームサイズを拡げることで、大型基板など
に対して、より均一な処理が可能となり、工程の処理効
率も高くなるからである。The pulse laser beam is designed so that its beam shape is elongated on the irradiation surface, and is sequentially scanned in a direction perpendicular to the elongated direction of the beam shape. It is desirable to crystallize the silicon film. Because, in the scanning irradiation, the uniformity in the direction perpendicular to the scanning direction is relatively good, so by expanding the beam size in that direction, more uniform processing can be performed on a large substrate or the like, This is because the processing efficiency of the process also increases.
【0046】このように、本発明の結晶性ケイ素薄膜
は、基板全面にわたって優れた膜質均一性を有してお
り、絶縁表面を有する基板上に構成された複数のTFT
の活性領域など、特に特性均一性が要求される場合に有
効である。最たる例が液晶表示装置用アクティブマトリ
クス基板であり、実際に人間の目で判断される分野であ
るため、その画素TFTにおいては非常に高い素子特性
均一性が要求される。本発明を液晶表示装置用アクティ
ブマトリクス基板の画素TFTに用いることで、完全に
レーザー光走査起因によるコントラストむらなどの表示
不良を無くすことができ、非常に高表示品位の液晶表示
装置が実現できるようになる。As described above, the crystalline silicon thin film of the present invention has excellent film quality uniformity over the entire surface of the substrate, and a plurality of TFTs formed on a substrate having an insulating surface.
This is particularly effective in the case where uniformity of characteristics is required, such as in an active region. The best example is an active matrix substrate for a liquid crystal display device, which is a field that is actually judged by human eyes. Therefore, the pixel TFT is required to have extremely high uniformity of element characteristics. By using the present invention for a pixel TFT of an active matrix substrate for a liquid crystal display device, display defects such as contrast unevenness caused by laser beam scanning can be completely eliminated, and a liquid crystal display device with extremely high display quality can be realized. become.
【0047】また、マトリクス状に配列された画素TF
Tに加え、この画素TFTを駆動するドライバー回路を
同一基板上に有するドライバモノリシック型のアクティ
ブマトリクス半導体装置においては、画素TFTに加
え、そのドライバー回路を構成する複数のTFTにおい
ても、特にシフトレジスタ回路などで非常に高い特性均
一性が要求される。これらのTFT特性がばらつくと、
ライン毎の駆動波形が異なってしまい、この場合も画面
上に縞状表示むらと現れる。前述のように人間の目は非
常にシビアであり、微妙な表示むらも判別できる能力が
ある。本発明をこれらTFTにも適用することで、ドラ
イバー回路を構成する複数のTFTのチャネル領域は、
レーザー走査に起因する結晶性ばらつきにかかわらず、
全て同様な状態の結晶性を有するため、TFT素子全体
にわたって優れた特性均一性が得られる。その結果、画
素TFTを駆動するドライバー回路特性が安定し、液晶
表示装置においてドライバー回路特性のばらつきに起因
する表示むらなどの不良を低減することができる。The pixels TF arranged in a matrix
In a driver monolithic active matrix semiconductor device having a driver circuit for driving the pixel TFT on the same substrate in addition to the TFT, in addition to the pixel TFT, a plurality of TFTs constituting the driver circuit are particularly required for the shift register circuit. For example, very high uniformity of characteristics is required. When these TFT characteristics vary,
The drive waveform for each line is different, and also in this case, uneven stripe display appears on the screen. As described above, human eyes are very severe and have the ability to discriminate subtle display unevenness. By applying the present invention to these TFTs, the channel regions of the plurality of TFTs constituting the driver circuit are
Regardless of crystallinity variation caused by laser scanning,
Since all have the same crystallinity, excellent characteristic uniformity can be obtained over the entire TFT element. As a result, the characteristics of the driver circuit for driving the pixel TFT are stabilized, and defects such as display unevenness due to variations in the driver circuit characteristics in the liquid crystal display device can be reduced.
【0048】さて、本発明による結晶性ケイ素膜は、基
板全面にわたって良好な膜質均一性を有するため、レー
ザー結晶化によるケイ素膜の表面ラフネスの局所的ばら
つきもまた小さく抑えることができる。液晶表示用のア
クティブマトリクス基板においては、画素用TFTの活
性領域と同一層で、液晶画素容量と並列に接続された補
助容量(Cs)の一方の電極部を構成し、ゲート絶縁膜
で容量を形成する方法が多く用いられている。すなわ
ち、ゲートパルス信号がオフされた際に発生する画素電
極部での電圧降下現象を緩和するため、液晶画素容量と
並列に補助容量(Cs)を設けているのであるが、この
補助容量(Cs)の画面内でのばらつきは、画面上にフ
リッカーなどの表示むらを引き起こす原因となる。従来
の強光照射により得られる結晶性ケイ素膜を用い補助容
量(Cs)の電極を作製した場合には、その表面ラフネ
スが局所的にばらつき、その結果、補助容量(Cs)の
容量値がばらつき、良好な表示品位の液晶表示装置を得
ることは難しかった。それに対して、本発明を用いた場
合には、ケイ素膜の表面ラフネスが低減されるため、C
s容量のばらつきを抑えることができ、表示むらの無い
高表示品位の液晶表示装置が得られる。Since the crystalline silicon film according to the present invention has good film quality uniformity over the entire surface of the substrate, local variations in the surface roughness of the silicon film due to laser crystallization can also be suppressed. In an active matrix substrate for liquid crystal display, one electrode portion of an auxiliary capacitance (Cs) connected in parallel with a liquid crystal pixel capacitance is formed in the same layer as the active region of the pixel TFT, and the capacitance is formed by a gate insulating film. The method of forming is often used. That is, the auxiliary capacitance (Cs) is provided in parallel with the liquid crystal pixel capacitance in order to alleviate the voltage drop phenomenon in the pixel electrode portion that occurs when the gate pulse signal is turned off. Variations in the screen in ()) cause display unevenness such as flicker on the screen. When an electrode of the auxiliary capacitance (Cs) is manufactured using the crystalline silicon film obtained by the conventional intense light irradiation, the surface roughness locally varies, and as a result, the capacitance value of the auxiliary capacitance (Cs) varies. It was difficult to obtain a liquid crystal display device having good display quality. In contrast, when the present invention is used, since the surface roughness of the silicon film is reduced, C
A variation in s capacitance can be suppressed, and a high-quality liquid crystal display device without display unevenness can be obtained.
【0049】本発明の半導体装置の製造方法としては、
基板上に非晶質ケイ素膜を形成した後、該ケイ素膜に対
して、パルスレーザー光を順次走査照射し結晶化する
際、パルスレーザー光の順次走査間隔(P)を、該レー
ザー光の走査方向におけるビーム強度プロファイルにお
いて、ケイ素膜が溶融し結晶化し得る強度範囲におけ
る、走査進行方向側での立ち上がり領域の幅(R)以下
(P<R)の値となるように、レーザー光を順次走査
し、ケイ素膜を結晶化する方法である。そして、得られ
たケイ素膜を、複数のTFTの素子領域となるようにパ
ターニング形成し、TFTを作製する。このような製造
方法を用いることで、基板全面にわたって素子間均一性
の良好な高性能TFTが、特に簡便な方法にて得られ
る。As a method of manufacturing a semiconductor device of the present invention,
When an amorphous silicon film is formed on a substrate and then crystallized by sequentially scanning and irradiating the silicon film with a pulsed laser beam, the scanning interval (P) of the pulsed laser beam is set to the scanning interval of the laser beam. In the beam intensity profile in the direction, the laser beam is sequentially scanned so that the value is not more than the width (R) (P <R) of the rising region in the scanning direction in the intensity range where the silicon film can be melted and crystallized. Then, the silicon film is crystallized. Then, the obtained silicon film is patterned and formed so as to be element regions of a plurality of TFTs, thereby manufacturing a TFT. By using such a manufacturing method, a high-performance TFT having good uniformity between elements over the entire surface of the substrate can be obtained by a particularly simple method.
【0050】ここで、上記立ち上がり領域の幅(R)
は、上述したように、実際に設定されるレーザーエネル
ギー強度や、対象となるケイ素膜の膜質や膜厚、さらに
下地膜、被覆膜により変動する。したがって、本発明の
効果を最大限に引き出すには、まず実際に照射を行うレ
ーザー強度で対象となる非晶質ケイ素膜に一回だけ照射
を行い、そのときに溶融(結晶化)された幅(結晶化さ
れると膜色が異なり確認できる)を測定すると共に、プ
ロファイラーなどの測定機器を用い、レーザー光のビー
ムプロファイルを調べ、両者から上記立ち上がり領域の
幅(R)を算出し、この立ち上がり領域の幅(R)以下
に順次走査間隔(P)を設定することが望ましい。この
ようにして一度設定を行うと、2回目以降、条件を変え
ずに処理を続ける場合などは特に上記確認をする必要は
ない。Here, the width (R) of the rising region
Varies as described above depending on the actually set laser energy intensity, the film quality and thickness of the target silicon film, and the underlying film and the coating film. Therefore, in order to maximize the effect of the present invention, first, the target amorphous silicon film is irradiated only once with the laser intensity at which the irradiation is actually performed, and the width melted (crystallized) at that time. (The film color can be confirmed differently when crystallized), and the beam profile of the laser beam is checked using a measuring device such as a profiler, and the width (R) of the rising region is calculated from the both, and this rising is calculated. It is desirable to set the scanning interval (P) below the width (R) of the region. Once the setting is made in this way, the above confirmation is not particularly necessary when processing is continued without changing the conditions after the second time.
【0051】レーザー照射に対するスタート膜として
は、上述の非晶質ケイ素膜以外に、工程数は増えるが、
固相結晶化した結晶性ケイ素膜を用いることも有効な手
段である。非晶質ケイ素膜を加熱処理により固相結晶化
した結晶性ケイ素膜は、結晶性が悪く、そのままではT
FTのチャネル領域としては不適であるが、均一性が良
好なため、レーザー結晶化時の種結晶を作っておくとい
う意味では有効である。結晶性ケイ素膜にレーザー光を
照射した場合には、その結晶情報をある程度残した状態
で再結晶化される。固相結晶化による結晶性ケイ素は、
良好な均一性を有しているため、レーザー照射による再
結晶化後も、その均一性がある程度反映される。よっ
て、本発明における半導体装置の製造方法において、固
相結晶化による結晶性ケイ素膜に対して、レーザーを順
次走査し、再結晶化することで、本発明の目的とする素
子特性の均一性をさらに向上できる。As a start film for laser irradiation, in addition to the above-mentioned amorphous silicon film, the number of steps is increased.
It is also an effective means to use a crystalline silicon film crystallized by solid phase crystallization. A crystalline silicon film obtained by solid-phase crystallization of an amorphous silicon film by heat treatment has poor crystallinity.
Although it is not suitable as an FT channel region, it is effective in terms of producing a seed crystal at the time of laser crystallization because of its good uniformity. When the crystalline silicon film is irradiated with a laser beam, the crystalline silicon film is recrystallized with some crystal information left. Crystalline silicon by solid-phase crystallization,
Since it has good uniformity, the uniformity is reflected to some extent even after recrystallization by laser irradiation. Therefore, in the method of manufacturing a semiconductor device according to the present invention, the crystalline silicon film formed by solid-phase crystallization is sequentially scanned with a laser and recrystallized, thereby achieving the uniformity of the element characteristics aimed at by the present invention. It can be further improved.
【0052】この固相結晶化工程としては、非晶質ケイ
素膜に、その結晶化を助長する触媒元素を導入した後、
行われることが望ましい。この方法により、加熱温度の
低温化および処理時間の短縮、そして結晶性の向上が図
れる。具体的には、非晶質ケイ素膜の表面にニッケルや
パラジウム等の金属元素を微量に導入させ、しかる後に
加熱することで、550℃、4時間程度の処理時間で結
晶化が終了する。これに対し、通常の触媒元素を用いな
い固相結晶化には、600℃以上で数十時間にわたる熱
処理が必要である。また、触媒元素により結晶化した結
晶性ケイ素膜は、通常の固相成長法で結晶化した結晶性
ケイ素膜の一つの粒内が双晶構造であるのに対して、そ
の粒内は何本もの柱状結晶ネットワークで構成されてお
り、それぞれの柱状結晶内部はほぼ単結晶状態となって
いる。In the solid phase crystallization step, after introducing a catalytic element for promoting crystallization into the amorphous silicon film,
It is desirable that this be done. According to this method, the heating temperature can be reduced, the processing time can be reduced, and the crystallinity can be improved. Specifically, by introducing a trace amount of a metal element such as nickel or palladium onto the surface of the amorphous silicon film and then heating, the crystallization is completed in about 550 ° C. for about 4 hours. In contrast, heat treatment at 600 ° C. or more for several tens of hours is required for ordinary solid-phase crystallization without using a catalyst element. In addition, the crystalline silicon film crystallized by the catalytic element has a twin structure in one grain of the crystalline silicon film crystallized by the ordinary solid phase growth method. Each of the columnar crystals is substantially in a single crystal state.
【0053】この触媒元素により結晶化された結晶性ケ
イ素膜は、レーザー照射による再結晶化工程と非常に相
性が良い。レーザー照射による再結晶化工程では、最初
の結晶性がある程度反映され、通常の固相結晶化による
結晶性ケイ素膜では、双晶構造を反映して、結晶欠陥の
多い結晶性ケイ素膜となる。これに対して、触媒元素に
よる固相結晶化ケイ素膜の場合は、レーザー照射により
再結晶化によって、それぞれの柱状結晶が結合し、広範
囲にわたって非常に結晶性が良好な結晶性ケイ素膜が得
られる。The crystalline silicon film crystallized by this catalytic element is very compatible with the recrystallization step by laser irradiation. In the recrystallization step by laser irradiation, the initial crystallinity is reflected to some extent, and a crystalline silicon film formed by ordinary solid-phase crystallization becomes a crystalline silicon film having many crystal defects, reflecting the twin structure. In contrast, in the case of a solid-phase crystallized silicon film using a catalytic element, each columnar crystal is bonded by recrystallization by laser irradiation, and a crystalline silicon film with very good crystallinity over a wide range is obtained. .
【0054】さらに、非晶質ケイ素膜の一部に選択的に
触媒元素を導入し加熱することで、まず選択的に触媒元
素が導入された領域のみが結晶化し、その後、その導入
領域から横方向(基板と平行な方向)に結晶成長を行わ
せることができる。この横方向結晶成長領域の内部で
は、成長方向がほぼ一方向に揃った柱状結晶がひしめき
合っており、触媒元素が直接導入されランダムに結晶核
の発生が起こった領域に比べて、結晶性が良好な領域と
なっている。よって、この横方向結晶成長領域の結晶性
ケイ素膜をTFTのチャネル領域に用いることにより、
より半導体装置の高性能化が行える。このとき、ケイ素
膜における横方向への結晶成長方向と、TFTにおける
キャリアの移動方向とが、概略平行となるように構成す
れば、原理的にはキャリアの移動方向に結晶粒界が存在
せず、キャリアの散乱確立が減少するため、より高移動
度なTFTを実現できる。Further, by selectively introducing a catalytic element into a part of the amorphous silicon film and heating, only the region into which the catalytic element is selectively introduced is first crystallized, and then the region is laterally moved from the introduced region. Crystal growth can be performed in a direction (a direction parallel to the substrate). Inside this lateral crystal growth region, columnar crystals whose growth directions are almost aligned in one direction are tied together, and the crystallinity is better than the region where the catalyst element is directly introduced and crystal nuclei are generated randomly. Area. Therefore, by using the crystalline silicon film in the lateral crystal growth region for the channel region of the TFT,
The performance of the semiconductor device can be further improved. At this time, if the crystal growth direction in the lateral direction in the silicon film and the moving direction of the carrier in the TFT are configured to be substantially parallel, there is in principle no crystal grain boundary in the moving direction of the carrier. Since the probability of carrier scattering is reduced, a TFT having higher mobility can be realized.
【0055】本発明に利用できる触媒元素の種類として
は、Ni、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、Sbを利用することができる。これら
から選ばれた一種または複数種類の元素であれば、微量
で結晶化助長の効果があり、それらの中でも、特にNi
を用いた場合に最も顕著な効果を得ることができる。こ
の理由については、次のようなモデルを考えている。触
媒元素は単独では作用せず、ケイ素膜と結合しシリサイ
ド化することで結晶成長に作用する。そのときの結晶構
造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作
用し、非晶質ケイ素膜の結晶化を促すといったモデルで
ある。Niは2つのSiとNiSi2のシリサイドを形
成する。NiSi2は螢石型の結晶構造を示し、その結
晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類
似したものである。しかも、NiSi2はその格子定数
が5.406Åであり、結晶シリコンのダイヤモンド構
造での格子定数5.430Åに非常に近い値をもつ。よ
って、NiSi2は、非晶質ケイ素膜を結晶化させるた
めの鋳型としては最適のものであり、本発明における触
媒元素としては、特にNiを用いるのが最も望ましい。The types of catalyst elements that can be used in the present invention include Ni, Co, Pd, Pt, Cu, Ag, Au, and I.
n, Sn, Al, and Sb can be used. One or a plurality of elements selected from these elements have an effect of promoting crystallization in a trace amount, and among them, Ni
The most remarkable effect can be obtained when is used. For this reason, we consider the following model. The catalyst element does not act alone, but acts on crystal growth by bonding to the silicon film to form silicide. This is a model in which the crystal structure at that time acts like a kind of template when the amorphous silicon film is crystallized, and promotes the crystallization of the amorphous silicon film. Ni forms silicide of two Si and NiSi2. NiSi 2 exhibits a fluorite-type crystal structure, which is very similar to the diamond structure of single crystal silicon. Moreover, NiSi 2 has a lattice constant of 5.406 °, which is very close to the lattice constant of 5.430 ° in the crystalline silicon diamond structure. Therefore, NiSi 2 is most suitable as a template for crystallizing an amorphous silicon film, and it is most preferable to use Ni as the catalyst element in the present invention.
【0056】[0056]
(実施例1)本発明を用いた第1の実施例について説明
する。本実施例では、本発明を利用し、ガラス基板上に
高品質な結晶性ケイ素膜を作製する際の工程において、
説明を行う。(Embodiment 1) A first embodiment using the present invention will be described. In the present embodiment, the present invention is utilized, in a process for producing a high-quality crystalline silicon film on a glass substrate,
Give an explanation.
【0057】以下において、図1に本実施例の概要を示
し、図1(A)が本実施例で使用するレーザービームの
走査方向における強度プロファイル、図1(B)が基板
側面から見た際の断面図、図1(C)が基板上方より見
た平面図である。FIG. 1 shows an outline of the present embodiment. FIG. 1A shows an intensity profile in the scanning direction of a laser beam used in the present embodiment, and FIG. 1 (C) is a plan view seen from above the substrate.
【0058】まず、図1(B)に示すように、ガラス基
板101上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜102を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧CVD法やプラ
ズマCVD法などによって、厚さ20〜100nm、例
えば30nmの非晶質ケイ素(a−Si)膜103を成
膜する。プラズマCVD法により前記a−Si膜103
を成膜した場合には、その膜中に多量の水素を含有し、
後のレーザー照射時の膜剥がれの原因となるため、ここ
で450℃程度の温度で数時間熱処理を行い、膜中の水
素を放出しておく必要がある。First, as shown in FIG. 1B, a glass substrate 101 having a thickness of 30
A base film 102 of about 0 nm made of silicon oxide is formed. This silicon oxide film is provided to prevent diffusion of impurities from the glass substrate. Next, an amorphous silicon (a-Si) film 103 having a thickness of 20 to 100 nm, for example, 30 nm is formed by a low pressure CVD method, a plasma CVD method, or the like. The a-Si film 103 is formed by a plasma CVD method.
When a film is formed, a large amount of hydrogen is contained in the film,
Since this may cause peeling of the film during the subsequent laser irradiation, it is necessary to perform a heat treatment at a temperature of about 450 ° C. for several hours to release hydrogen in the film.
【0059】次に、レーザー光107を走査し、a−S
i膜103の結晶化を行う。このときのレーザー光とし
ては、XeClエキシマレーザー(波長308nm、パ
ルス幅40nsec)を用いた。レーザー光107の照
射条件は、照射時に基板を200〜500℃、例えば4
00℃に加熱し、エネルギー密度200〜350mJ/
cm2、例えば300mJ/cm2とした。レーザー光1
07は、基板表面におけるビームサイズが150mm×
1mmの長尺矩形状となるように、ホモジナイザーによ
って成型されており、そのビーム形状の長尺方向に対し
て垂直方向、即ち短辺方向に順次走査される。Next, the laser beam 107 is scanned, and a-S
The i-film 103 is crystallized. At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as the laser light. The irradiation conditions of the laser beam 107 are as follows.
Heat to 00 ° C, energy density 200-350mJ /
cm 2 , for example, 300 mJ / cm 2 . Laser light 1
07 means that the beam size on the substrate surface is 150 mm ×
The beam is shaped by a homogenizer so as to have a long rectangular shape of 1 mm, and the beam is sequentially scanned in a direction perpendicular to a longitudinal direction of the beam, that is, in a short side direction.
【0060】まず、ガラス基板101上のa−Si膜1
03に一回のレーザー光照射を行う。図1(A)の走査
方向130に対して台形状の強度プロファイル131を
持つレーザー光により、a−Si膜103は結晶化さ
れ、結晶性ケイ素膜103aとなる。このとき、図1
(A)において、a−Si膜103の溶融閾値の強度が
ライン132であるとすると、その強度値でのビーム幅
が実際に結晶化に寄与する範囲であり、結晶化されたケ
イ素膜103aの幅は、結晶化幅133となる。このと
きの走査方向130に対するa−Si膜103の結晶化
幅133を実際に測定する。本実施例において結晶化幅
133が0.85mmであった。この状態を基板上方よ
り見ると、正確な実際の値は異なるが、図1(C)のよ
うに、長尺矩形状のビームサイズを反映してa−Si膜
が結晶化され、結晶性ケイ素膜103aとなっている。First, a-Si film 1 on glass substrate 101
03 is irradiated once with laser light. The a-Si film 103 is crystallized by a laser beam having a trapezoidal intensity profile 131 with respect to the scanning direction 130 in FIG. 1A, and becomes a crystalline silicon film 103a. At this time, FIG.
In (A), assuming that the intensity of the melting threshold of the a-Si film 103 is a line 132, the beam width at that intensity value is a range that actually contributes to crystallization, and the intensity of the crystallized silicon film 103a is The width becomes the crystallization width 133. At this time, the crystallization width 133 of the a-Si film 103 with respect to the scanning direction 130 is actually measured. In this example, the crystallization width 133 was 0.85 mm. When this state is viewed from above the substrate, although the exact actual value is different, as shown in FIG. 1C, the a-Si film is crystallized to reflect the long rectangular beam size, and the crystalline silicon It is a film 103a.
【0061】ここで、レーザー光の強度プロファイル1
31は、事前にプロファイラーなどの測定機器により計
測されており、ピークトップにあたるフラット領域の最
大強度幅134が予め決定されている。もし、このよう
な測定装置がない場合には、結晶化が行われる最低のエ
ネルギーまでレーザー光の強度を落とし、そのときに結
晶化されたケイ素膜の幅を調べることで、大体のフラッ
ト領域の最大強度幅134を知ることができる。すなわ
ち、このようなエネルギーにおいては、ケイ素膜の結晶
化幅133とビームプロファイルトップのフラット領域
の最大強度幅134がほぼ同一となるからである。台形
状の強度プロファイル131は走査方向130に対して
対称な形状のものを用いる。Here, laser light intensity profile 1
31 is measured in advance by a measuring device such as a profiler, and the maximum intensity width 134 of the flat region corresponding to the peak top is determined in advance. If such a measurement device is not available, the intensity of the laser beam is reduced to the lowest energy at which crystallization is performed, and the width of the silicon film crystallized at that time is examined, so that the approximate flat region can be obtained. The maximum intensity width 134 can be known. That is, at such energy, the crystallization width 133 of the silicon film and the maximum intensity width 134 of the flat region at the top of the beam profile become substantially the same. The trapezoidal intensity profile 131 has a shape symmetrical with respect to the scanning direction 130.
【0062】そして、本発明のポイントとなるレーザー
強度プロファイル131における結晶化閾値強度以上に
おける立ち上がり領域の幅(R)135を算出する。す
なわち、a−Si膜103の結晶化幅133から、レー
ザー強度プロファイルピークトップにあたるフラット領
域の最大強度幅134を引き、さらにその値を2で割っ
て得られる値である。本実施例では、ピークフラット領
域の最大強度幅134が0.7mmであったので、結晶
化閾値強度以上における立ち上がり領域の幅(R)13
5の値は0.075mmとなる。Then, the width (R) 135 of the rising region above the crystallization threshold intensity in the laser intensity profile 131, which is the point of the present invention, is calculated. In other words, the value is obtained by subtracting the maximum intensity width 134 of the flat region corresponding to the peak of the laser intensity profile from the crystallization width 133 of the a-Si film 103, and dividing the value by two. In the present embodiment, since the maximum intensity width 134 of the peak flat region is 0.7 mm, the width (R) 13 of the rising region at the crystallization threshold intensity or more is 13 mm or more.
The value of 5 is 0.075 mm.
【0063】次に、実際にレーザー光を走査照射し、目
的とする結晶性ケイ素膜を形成するのであるが、このと
きのパルスレーザーの走査間隔(P)136を、結晶化
閾値強度以上における立ち上がり領域の幅(R)135
の値0.075mm以下となるように設定する。本実施
例では、走査間隔(P)136を0.05mmに設定し
た。Next, a laser beam is actually scanned and irradiated to form a target crystalline silicon film. At this time, the scanning interval (P) 136 of the pulse laser is set to a value higher than the crystallization threshold intensity. Region width (R) 135
Is set to be 0.075 mm or less. In this embodiment, the scanning interval (P) 136 is set to 0.05 mm.
【0064】次に、図1に走査方向130で示す方向に
レーザー光を順次走査し、a−Si膜103を順次結晶
化していく。このようにすることで、ケイ素膜の任意の
1点について見れば、立ち上がり領域の幅(R)135
の範囲内の強度分布を有するレーザー光がまず照射さ
れ、2回目以降により大きなエネルギーを有するレーザ
ー光が照射が20回程度照射されることになる。すなわ
ち、最初に結晶化される段階で結晶性の大きな分布が生
じず、さらにより高いエネルギーのレーザー照射により
全体的に結晶性の向上が図れるため、その結果、得られ
た結晶性ケイ素膜は、優れた膜質均一性を有するものと
なる。実際に、ラマン分光法にて結晶Siのフォノンピ
ークを任意に基板内100点測定し、その均一性を評価
した結果、そのピーク半値全幅は4.6〜4.8cm-1
の範囲内であり、非常に良好な均一性を示した。これに
対し、従来の膜では、同様の測定にてピーク半値全幅は
4.6〜5.1cm-1程度を示す。Next, laser light is sequentially scanned in the direction indicated by the scanning direction 130 in FIG. 1 to sequentially crystallize the a-Si film 103. By doing so, the width (R) 135 of the rising region can be seen at any one point of the silicon film.
The laser beam having the intensity distribution within the range is applied first, and the laser beam having higher energy is applied about 20 times after the second time. That is, a large distribution of crystallinity does not occur at the stage of first crystallization, and the overall crystallinity can be improved by laser irradiation of even higher energy.As a result, the obtained crystalline silicon film is It has excellent film quality uniformity. Actually, the phonon peak of crystalline Si was arbitrarily measured at 100 points in the substrate by Raman spectroscopy, and the uniformity was evaluated. As a result, the full width at half maximum of the peak was 4.6 to 4.8 cm -1.
And showed very good uniformity. On the other hand, in the case of the conventional film, the full width at half maximum of the peak is about 4.6 to 5.1 cm -1 in the same measurement.
【0065】本実施例では、事前にレーザー強度プロフ
ァイルにおける結晶化閾値強度以上における立ち上がり
領域の幅(R)135を測定し、その値を目安にしてレ
ーザー走査間隔(P)136を設定する。しかしなが
ら、この立ち上がり領域の幅(R)135は、用いられ
るレーザー強度や、対象となるケイ素膜の膜質や膜厚に
より大きく変化する。したがって、レーザー強度やケイ
素膜の膜質や膜厚などの条件変更を行わない限りは、立
ち上がり領域の幅(R)135の値として、一度設定し
た値を用いて連続処理を行ってもよいが、条件変更した
場合には、立ち上がり領域の幅(R)135を測定し直
し、走査間隔(P)136を再設定する必要がある。In the present embodiment, the width (R) 135 of the rising region above the crystallization threshold intensity in the laser intensity profile is measured in advance, and the laser scanning interval (P) 136 is set based on the measured value. However, the width (R) 135 of the rising region greatly changes depending on the laser intensity used and the film quality and thickness of the target silicon film. Therefore, as long as the conditions such as the laser intensity and the film quality and thickness of the silicon film are not changed, the continuous processing may be performed using the value once set as the value of the width (R) 135 of the rising region. When the condition is changed, it is necessary to measure the width (R) 135 of the rising area again and reset the scanning interval (P) 136.
【0066】(実施例2)本発明を用いた第2の実施例
について説明する。本実施例では、本発明を利用し、ガ
ラス基板上に液晶表示装置用のアクティブマトリクス基
板を作製する際の工程について、説明を行う。このアク
ティブマトリクス基板においては、各画素電極をスイッ
チングするための素子としてN型TFTが形成されてい
る。(Embodiment 2) A second embodiment using the present invention will be described. Example 1 In this example, steps of manufacturing an active matrix substrate for a liquid crystal display device over a glass substrate by using the present invention will be described. In this active matrix substrate, an N-type TFT is formed as an element for switching each pixel electrode.
【0067】実際のアクティブマトリクス基板では数十
万個以上の画素電極とTFTが配列しているが、本実施
例では、説明の簡略上、任意の画素TFT一つに注目し
て説明を行う。以下において、図2に示すのが、本実施
例のアクティブマトリクス基板の任意の画素TFTの作
製工程を示す断面図であり、(A)→(E)の順にした
がって作製工程が順次進行する。そして、図2(E)に
示すのが、画素TFT221の完成図である。In an actual active matrix substrate, hundreds of thousands or more of pixel electrodes and TFTs are arranged. In this embodiment, for simplification of description, description will be made focusing on an arbitrary pixel TFT. Hereinafter, FIG. 2 is a cross-sectional view illustrating a manufacturing process of an arbitrary pixel TFT of the active matrix substrate of the present embodiment, and the manufacturing process sequentially proceeds in the order of (A) → (E). FIG. 2E shows a completed view of the pixel TFT 221.
【0068】まず、図2(A)に示すように、ガラス基
板201上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜202を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧CVD法やプラ
ズマCVD法などによって、厚さ20〜100nm、例
えば30nmの非晶質ケイ素(a−Si)膜203を成
膜する。プラズマCVD法により前記a−Si膜203
を成膜した場合には、その膜中に多量の水素を含有し、
後のレーザー照射時の膜剥がれの原因となるため、ここ
で450℃程度の温度で数時間熱処理を行い、膜中の水
素を放出しておく必要がある。First, as shown in FIG. 2A, a glass substrate 201 having a thickness of 30
A base film 202 of about 0 nm made of silicon oxide is formed. This silicon oxide film is provided to prevent diffusion of impurities from the glass substrate. Next, an amorphous silicon (a-Si) film 203 having a thickness of 20 to 100 nm, for example, 30 nm is formed by a low pressure CVD method, a plasma CVD method, or the like. A-Si film 203 by plasma CVD
When a film is formed, a large amount of hydrogen is contained in the film,
Since this may cause peeling of the film during the subsequent laser irradiation, it is necessary to perform a heat treatment at a temperature of about 450 ° C. for several hours to release hydrogen in the film.
【0069】次に、図2(B)に示すように、第1実施
例で述べた方法と同様の方法を用い、a−Si膜203
にXeClエキシマレーザー(波長308nm、パルス
幅40nsec)光207を順次走査照射し、a−Si
膜203の結晶化を行う。この工程により、ケイ素膜は
溶融・固化され、基板全面にわたって膜質均一性の良好
な結晶性ケイ素膜203aになる。Next, as shown in FIG. 2B, an a-Si film 203 is formed by using the same method as described in the first embodiment.
XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) light 207 is sequentially scanned and irradiated to the a-Si
The film 203 is crystallized. By this step, the silicon film is melted and solidified, and becomes a crystalline silicon film 203a having excellent film quality uniformity over the entire surface of the substrate.
【0070】次に、前記結晶性ケイ素膜203aの画素
TFTを形成する部分を残し、その他の部分を除去する
ことで、図2(C)に示すような素子間分離を行って、
後にTFTの活性領域(ソース領域、ドレイン領域、チ
ャネル領域)を構成する島状のケイ素膜208を形成す
る。Next, by removing the portion of the crystalline silicon film 203a where the pixel TFT is to be formed and removing the other portion, isolation between the elements as shown in FIG.
After that, an island-shaped silicon film 208 constituting active regions (source region, drain region, channel region) of the TFT is formed.
【0071】引き続き、図2(D)に示すように、上記
の活性領域となる島状のケイ素膜208を覆うように厚
さ20〜150nm、ここでは100nmの酸化ケイ素
膜をゲート絶縁膜209として成膜する。酸化ケイ素膜
の形成には、ここではTEOS(Tetra Etho
xy Ortho Silicate)を原料とし、酸
素とともに基板温度150〜600℃、好ましくは30
0〜450℃で、RFプラズマCVD法で分解・堆積し
た。あるいはTEOSを原料としてオゾンガスとともに
減圧CVD法もしくは常圧CVD法によって、基板温度
を350〜600℃、好ましくは400〜550℃とし
て形成してもよい。Subsequently, as shown in FIG. 2D, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is formed as the gate insulating film 209 so as to cover the island-shaped silicon film 208 serving as the active region. Form a film. Here, TEOS (Tetra Etho) is used for forming the silicon oxide film.
xy Ortho Silicate) and a substrate temperature of 150 to 600 ° C., preferably 30 ° C., together with oxygen.
Decomposition and deposition were performed at 0 to 450 ° C. by an RF plasma CVD method. Alternatively, the substrate may be formed at a substrate temperature of 350 to 600 ° C., preferably 400 to 550 ° C. by a low pressure CVD method or a normal pressure CVD method using TEOS as a raw material together with an ozone gas.
【0072】引き続いて、スパッタリング法によって、
厚さ300〜600nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極210を形成する。ゲート電極21
0は、同層で形成されるゲートバスラインとつながって
おり、これよりゲート信号が入力される。さらに、この
アルミニウムの電極の表面を陽極酸化して、表面に酸化
物層211を形成する。この状態が図2(D)に相当す
る。陽極酸化は、酒石酸が1〜5%含まれたエチレング
リコール溶液中で行い、最初一定電流で220Vまで電
圧を上げ、その状態で1時間保持して終了させる。この
ようにして得られた酸化物層211の厚さは200nm
である。なお、この酸化物層211は、後のイオンドー
ピング工程において、オフセットゲート領域を形成する
厚さとなるので、オフセットゲート領域の長さを上記陽
極酸化工程で決めることができる。オフセットゲート領
域は、TFTオフ動作時のリーク電流を低減する目的で
設けられる。Subsequently, by the sputtering method,
An aluminum film having a thickness of 300 to 600 nm, for example, 400 nm is formed. Then, the gate electrode 210 is formed by patterning the aluminum film. Gate electrode 21
0 is connected to a gate bus line formed in the same layer, from which a gate signal is input. Further, the surface of the aluminum electrode is anodized to form an oxide layer 211 on the surface. This state corresponds to FIG. The anodization is performed in an ethylene glycol solution containing tartaric acid at 1 to 5%, and the voltage is first increased to 220 V at a constant current, and the state is maintained for 1 hour to complete the process. The thickness of the oxide layer 211 thus obtained is 200 nm
It is. Note that since the oxide layer 211 has a thickness for forming an offset gate region in a later ion doping process, the length of the offset gate region can be determined in the anodic oxidation process. The offset gate region is provided for the purpose of reducing a leakage current at the time of TFT off operation.
【0073】次に、図2(D)に示すように、イオンド
ーピング法によって、ゲート電極210とその周囲の酸
化物層211をマスクとして活性領域に不純物イオン
(リン)212を注入する。ドーピングガスとして、フ
ォスフィン(PH3)を用い、加速電圧を60〜90k
V、例えば80kV、ドーズ量を1×1015〜8×10
15cm-2、例えば2×1015cm-2とする。この工程に
より、不純物が注入された領域は後にTFTのソース領
域214、ドレイン領域215となり、ゲート電極21
0およびその周囲の酸化物層211にマスクされ不純物
が注入されない領域は、後にTFTのチャネル領域21
3を形成する。Next, as shown in FIG. 2D, impurity ions (phosphorus) 212 are implanted into the active region by ion doping using the gate electrode 210 and the surrounding oxide layer 211 as a mask. Phosphine (PH 3 ) is used as a doping gas, and the accelerating voltage is 60 to 90 k.
V, for example, 80 kV, and the dose amount is 1 × 10 15 to 8 × 10
It is 15 cm -2 , for example, 2 × 10 15 cm -2 . By this step, the region into which the impurities are implanted becomes the source region 214 and the drain region 215 of the TFT later, and the gate electrode 21
The region which is masked by the oxide layer 211 and the surrounding oxide layer 211 and into which impurities are not implanted is formed later by the channel region 21 of the TFT.
Form 3
【0074】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣化した部分の結
晶性を改善させる。この際、使用するレーザーとしては
XeClエキシマレーザー(波長308nm、パルス幅
40nsec)を用い、エネルギー密度150〜400
mJ/cm2、好ましくは200〜250mJ/cm2で
照射を行った。こうして形成されたN型不純物イオン
(リン)を注入したソース領域214、ドレイン領域2
15のシート抵抗は、200〜800Ω/□であった。After that, annealing is performed by laser light irradiation to activate the ion-implanted impurities, and at the same time, to improve the crystallinity of the portion where the crystallinity has deteriorated in the above-described impurity introducing step. At this time, a XeCl excimer laser (wavelength: 308 nm, pulse width: 40 nsec) was used as a laser, and the energy density was 150 to 400.
mJ / cm 2, preferably irradiation was performed at 200~250mJ / cm 2. The source region 214 and the drain region 2 into which the N-type impurity ions (phosphorus) thus formed are implanted.
The sheet resistance of No. 15 was 200 to 800 Ω / □.
【0075】そして、図2(E)に示すように、厚さ6
00nm程度の酸化ケイ素膜を層間絶縁膜216として
形成する。この酸化ケイ素膜は、TEOSを原料とし
て、これと酸素とのプラズマCVD法、もしくはオゾン
との減圧CVD法あるいは常圧CVD法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。Then, as shown in FIG.
A silicon oxide film of about 00 nm is formed as the interlayer insulating film 216. If this silicon oxide film is formed using TEOS as a raw material by a plasma CVD method with oxygen and a reduced pressure CVD method or a normal pressure CVD method with ozone, a good interlayer insulating film having excellent step coverage can be obtained. Can be
【0076】次に、層間絶縁膜216にコンタクトホー
ルを形成して、ソース電極217と画素電極220を形
成する。ソース電極217は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。また、ソース
電極217と同層でソースバスラインが形成され、該バ
スラインを介してソース電極217に映像信号が入力さ
れる。画素電極220はITOなど透明導電膜により形
成される。Next, a contact hole is formed in the interlayer insulating film 216, and a source electrode 217 and a pixel electrode 220 are formed. The source electrode 217 is formed of a metal material, for example, a two-layer film of titanium nitride and aluminum. The titanium nitride film is provided as a barrier film for preventing aluminum from diffusing into the semiconductor layer. Further, a source bus line is formed in the same layer as the source electrode 217, and a video signal is input to the source electrode 217 through the bus line. The pixel electrode 220 is formed of a transparent conductive film such as ITO.
【0077】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図2(E)に示す
N型の画素TFT221を完成させる。このアニール処
理により、画素TFT221の活性領域/ゲート絶縁膜
の界面へ水素原子を供給し、TFT特性を劣化させる不
対結合手を低減する効果がある。なお、さらに画素TF
T221を保護する目的で、必要な箇所のみSiH4と
NH3を原料ガスとしたプラズマCVD法により形成さ
れた窒化ケイ素膜でカバーしてもよい。Finally, in a hydrogen atmosphere of 1 atm.
Annealing is performed at 0 ° C. for about one hour to complete the N-type pixel TFT 221 shown in FIG. This annealing process has the effect of supplying hydrogen atoms to the interface between the active region of the pixel TFT 221 and the gate insulating film, thereby reducing dangling bonds that degrade the TFT characteristics. Note that the pixel TF
For the purpose of protecting T221, only necessary portions may be covered with a silicon nitride film formed by a plasma CVD method using SiH 4 and NH 3 as source gases.
【0078】以上の実施例にしたがって作製した各TF
Tは、全パネルにおいて、電界効果移動度で60〜80
cm2/Vs、閾値電圧1.5〜2Vという良好な特性
を示した。また、パネル内のTFTの均一性は電界効果
移動度で±8%程度、閾値電圧で±0.2V程度と非常
に良好であった。その結果、本実施例にて作製したアク
ティブマトリクス基板を用い、液晶表示パネルを作製
し、全面表示を行った結果、TFT特性の不均一性に起
因する表示むらは大きく低減され、高表示品位の液晶表
示装置が実現できた。Each TF manufactured according to the above embodiment
T is 60 to 80 in field effect mobility in all panels.
Good characteristics such as cm 2 / Vs and a threshold voltage of 1.5 to 2 V were exhibited. In addition, the uniformity of the TFTs in the panel was as good as about ± 8% in field effect mobility and about ± 0.2 V in threshold voltage. As a result, a liquid crystal display panel was manufactured using the active matrix substrate manufactured in this example, and the entire display was performed. As a result, display unevenness due to non-uniformity of TFT characteristics was greatly reduced, and high display quality was obtained. A liquid crystal display device was realized.
【0079】(実施例3)本発明を用いた第3の実施例
について説明する。本実施例でも、本発明を利用し、ガ
ラス基板上に液晶表示装置用のアクティブマトリクス基
板を作製する際の工程について、説明を行う。このアク
ティブマトリクス基板においては、各画素電極をスイッ
チングするための素子としてN型TFTが形成され、そ
のドレイン領域側には画素液晶容量と並列に補助容量C
sが設けられている。(Embodiment 3) A third embodiment using the present invention will be described. In this embodiment, steps of manufacturing an active matrix substrate for a liquid crystal display device on a glass substrate using the present invention will be described. In this active matrix substrate, an N-type TFT is formed as an element for switching each pixel electrode, and an auxiliary capacitance C is provided on the drain region side in parallel with the pixel liquid crystal capacitance.
s is provided.
【0080】図3は、本実施例で説明するアクティブマ
トリクス基板において、任意の一画素部分の構成を示す
平面図である。図4は、図3のA−A'で切った断面図
であり、(A)→(E)の順にしたがって工程が順次進
行する。図3および図4(E)が本実施例にて作製した
画素TFTおよびその補助容量(Cs)部の完成図であ
り、画素スイッチング用のN型の画素TFT321、補
助容量(Cs)324を示す。FIG. 3 is a plan view showing the structure of an arbitrary pixel portion on the active matrix substrate described in this embodiment. FIG. 4 is a cross-sectional view taken along the line AA ′ of FIG. 3, and the process sequentially proceeds in the order of (A) → (E). FIG. 3 and FIG. 4E are completed diagrams of the pixel TFT and the auxiliary capacitance (Cs) portion manufactured in the present embodiment, and show an N-type pixel TFT 321 for pixel switching and an auxiliary capacitance (Cs) 324. .
【0081】まず、図4(A)に示すように、ガラス基
板301上にプラズマCVD法によって厚さ300nm
程度の酸化ケイ素膜からなる下地膜302を形成する。
そして、この下地膜302上に、減圧CVD法あるいは
プラズマCVD法によって、厚さ30nm程度の真性
(I型)の非晶質ケイ素膜(a−Si膜)303を成膜
する。プラズマCVD法により前記a−Si膜303を
成膜した場合には、その膜中に多量の水素を含有し、後
のレーザー照射時の膜剥がれの原因となるため、ここで
450℃程度の温度で数時間熱処理を行い、膜中の水素
を放出しておく必要がある。First, as shown in FIG. 4A, a glass substrate 301 having a thickness of 300 nm is formed by a plasma CVD method.
A base film 302 made of a silicon oxide film is formed.
Then, an intrinsic (I-type) amorphous silicon film (a-Si film) 303 having a thickness of about 30 nm is formed on the base film 302 by a low pressure CVD method or a plasma CVD method. When the a-Si film 303 is formed by a plasma CVD method, a large amount of hydrogen is contained in the film, which causes peeling of the film during laser irradiation later. It is necessary to perform a heat treatment for several hours to release hydrogen in the film.
【0082】次に、第1実施例で述べた方法と同様の方
法を用い、a−Si膜303にXeClエキシマレーザ
ー(波長308nm、パルス幅40nsec)光307
を順次走査照射し、a−Si膜303の結晶化を行う。
この工程により、ケイ素膜は溶融・固化され、基板全面
にわたって膜質均一性の良好な結晶性ケイ素膜303a
になる。ここで、原子間力顕微鏡(AFM)により、結
晶性ケイ素膜303a表面の平均面粗さRaを測定する
と、5〜6nm程度の値であり、基板全体においてほぼ
同様の値を示した。従来法によって作成された結晶性ケ
イ素膜表面の平均面粗さRaは、絶対値(平均値)とし
ては本実施例とほぼ同様の値であるが、5〜9nmの範
囲内にわたって、特に絶対値が大きくなる方向に対して
大きくばらつく。この主なばらつきは局所的なばらつき
であり、本発明では、こういった局所的な特異点・異常
点などに起因するばらつきが大きく低減される。Next, using a method similar to the method described in the first embodiment, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) light 307 is applied to the a-Si film 303.
Are sequentially scanned and irradiated to crystallize the a-Si film 303.
By this step, the silicon film is melted and solidified, and the crystalline silicon film 303a having good film quality uniformity over the entire surface of the substrate.
become. Here, when the average surface roughness Ra of the surface of the crystalline silicon film 303a was measured by an atomic force microscope (AFM), it was a value of about 5 to 6 nm, and almost the same value was shown in the entire substrate. The average surface roughness Ra of the surface of the crystalline silicon film formed by the conventional method is almost the same as the absolute value (average value) in this embodiment, but is particularly in the range of 5 to 9 nm. Varies greatly in the direction in which The main variation is a local variation, and in the present invention, the variation due to such local singularity / abnormality is greatly reduced.
【0083】次に、前記結晶性ケイ素膜303aの画素
TFT及び補助容量(Cs)を形成する部分を残し、そ
の他の部分を除去することで、図4(B)に示すような
素子間分離を行って、後に画素TFTの活性領域(ソー
ス領域、ドレイン領域、チャネル領域)および補助容量
(Cs)の下部電極を構成する島状の結晶性ケイ素膜3
08を形成する。このときの状態を基板上方より見る
と、図3に示されるような形状に島状のケイ素膜308
が形成されている。Next, by leaving a portion of the crystalline silicon film 303a where a pixel TFT and an auxiliary capacitor (Cs) are formed and removing other portions, isolation between elements as shown in FIG. After that, the island-shaped crystalline silicon film 3 constituting the active region (source region, drain region, channel region) of the pixel TFT and the lower electrode of the storage capacitor (Cs) later
08 is formed. When this state is viewed from above the substrate, the island-shaped silicon film 308 has a shape as shown in FIG.
Are formed.
【0084】次に、図4(C)に示すように、上記島状
の結晶性ケイ素膜308上にフォトレジストを塗布し、
露光・現像してマスク304とする。すなわち、マスク
304により、後にTFTのチャネル領域となる部分の
みが覆われた状態となっている。そして、イオンドーピ
ング法によって、フォトレジストのマスク304をマス
クとして不純物イオン(リン)312を注入する。ドー
ピングガスとして、フォスフィン(PH3)を用い、加
速電圧を5〜30kV、例えば15kV、ドーズ量を1
×1015〜8×1015cm-2、例えば2×1015cm-2
とする。この工程により、不純物イオンが注入された領
域は後の画素TFT321のソース領域314となり、
また画素TFT321のドレイン領域315aと補助容
量(Cs)324の下部電極315bを形成する。フォ
トレジストのマスク304にマスクされ不純物イオンが
注入されない領域は、上述のように後に画素TFT32
1のチャネル領域313となる。Next, as shown in FIG. 4C, a photoresist is applied on the island-shaped crystalline silicon film 308,
Exposure and development are performed to form a mask 304. That is, the mask 304 is in a state where only a portion which will be a channel region of the TFT later is covered. Then, impurity ions (phosphorus) 312 are implanted by ion doping using the photoresist mask 304 as a mask. Phosphine (PH 3 ) is used as a doping gas, the acceleration voltage is 5 to 30 kV, for example, 15 kV, and the dose is 1
× 10 15 to 8 × 10 15 cm −2 , for example, 2 × 10 15 cm −2
And By this step, the region into which the impurity ions have been implanted becomes the source region 314 of the pixel TFT 321 later.
Further, the drain region 315a of the pixel TFT 321 and the lower electrode 315b of the storage capacitor (Cs) 324 are formed. The region which is masked by the photoresist mask 304 and into which the impurity ions are not implanted is formed later by the pixel TFT 32 as described above.
One channel region 313 is obtained.
【0085】次に、図4(D)に示すように、フォトレ
ジストのマスク304を除去し、島状の結晶性ケイ素膜
308を覆うように厚さ20〜150nm、ここでは1
00nmの酸化ケイ素膜をゲート絶縁膜309として成
膜する。酸化ケイ素膜の形成には、ここではTEOS
(Tetra Ethoxy Ortho Silic
ate)を原料とし、酸素とともに基板温度150〜6
00℃、好ましくは300〜400℃で、RFプラズマ
CVD法で分解・堆積した。成膜後、ゲート絶縁膜30
9自身のバルク特性および結晶性ケイ素膜\ゲート絶縁
膜の界面特性を向上するために、不活性ガス雰囲気下で
400〜600℃で数時間のアニールを行った。同時
に、このアニール処理により、ソース領域314および
ドレイン領域315a、下部電極315bにドーピング
された不純物が活性化され、ソース領域314およびド
レイン領域315a、下部電極315bが低抵抗化され
た結果、そのシート抵抗は800〜1000Ω/□とな
った。Next, as shown in FIG. 4D, the photoresist mask 304 is removed, and the thickness is 20 to 150 nm, here 1 nm, so as to cover the island-shaped crystalline silicon film 308.
A 00 nm silicon oxide film is formed as the gate insulating film 309. Here, TEOS is used for forming the silicon oxide film.
(Tetra Ethoxy Ortho Silic
ate) as a raw material and a substrate temperature of 150 to 6 together with oxygen.
Decomposition and deposition were performed at 00 ° C., preferably 300 to 400 ° C., by RF plasma CVD. After the film formation, the gate insulating film 30
Annealing was performed at 400 to 600 ° C. for several hours in an inert gas atmosphere in order to improve the bulk characteristics of the sample 9 itself and the interface characteristics between the crystalline silicon film and the gate insulating film. At the same time, the impurities doped in the source region 314, the drain region 315a, and the lower electrode 315b are activated by the annealing, and the resistance of the source region 314, the drain region 315a, and the lower electrode 315b is reduced. Was 800 to 1000 Ω / □.
【0086】引き続いて、スパッタリング法によって、
厚さ300〜500nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極310aと補助容量(Cs)324
の上部電極310bを形成する。ここで、ゲート電極3
10aは平面的に見れば、図3に示すように、第n番目
のゲートバスラインを構成しており、補助容量(Cs)
の上部電極310bは第n+1番目のゲートバスライン
を構成する。Subsequently, by the sputtering method,
An aluminum film having a thickness of 300 to 500 nm, for example, 400 nm is formed. Then, the aluminum film is patterned to form a gate electrode 310a and a storage capacitor (Cs) 324.
Of the upper electrode 310b is formed. Here, the gate electrode 3
When viewed in a plan view, 10a constitutes the n-th gate bus line as shown in FIG. 3, and the storage capacitor (Cs)
Upper electrode 310b constitutes the (n + 1) th gate bus line.
【0087】そして、図4(E)に示すように、厚さ5
00nm程度の酸化ケイ素膜を層間絶縁膜316として
形成する。この酸化ケイ素膜は、TEOSを原料とし
て、これと酸素とのプラズマCVD法、もしくはオゾン
との減圧CVD法あるいは常圧CVD法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。Then, as shown in FIG.
A silicon oxide film of about 00 nm is formed as the interlayer insulating film 316. If this silicon oxide film is formed using TEOS as a raw material by a plasma CVD method with oxygen and a reduced pressure CVD method or a normal pressure CVD method with ozone, a good interlayer insulating film having excellent step coverage can be obtained. Can be
【0088】次に、層間絶縁膜316にコンタクトホー
ルを形成して、ソース電極317と画素電極320を形
成する。ソース電極317は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。画素電極32
0はITOなど透明導電膜により形成される。このとき
の状態を基板上方より見れば、図3のようにソース電極
317は、このTFT321に映像信号を伝達するソー
スバスラインを構成しており、各バスライン間に画素電
極320が配置されている。Next, a contact hole is formed in the interlayer insulating film 316, and a source electrode 317 and a pixel electrode 320 are formed. The source electrode 317 is formed of a metal material, for example, a two-layer film of titanium nitride and aluminum. The titanium nitride film is provided as a barrier film for preventing aluminum from diffusing into the semiconductor layer. Pixel electrode 32
0 is formed of a transparent conductive film such as ITO. When the state at this time is viewed from above the substrate, as shown in FIG. 3, the source electrode 317 forms a source bus line for transmitting a video signal to the TFT 321, and the pixel electrode 320 is arranged between the bus lines. I have.
【0089】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図4(E)に示す
画素TFT321および補助容量(Cs)324を完成
させる。このアニール処理により、画素TFT321の
活性領域/ゲート絶縁膜の界面へ水素原子を供給し、T
FT特性を劣化させる不対結合手を低減する効果があ
る。なお、さらに画素TFT321を保護する目的で、
必要な箇所のみプラズマCVD法により形成された窒化
ケイ素膜でカバーしてもよい。Finally, in a hydrogen atmosphere of 1 atm.
Annealing is performed at 0 ° C. for about 1 hour to complete the pixel TFT 321 and the storage capacitor (Cs) 324 shown in FIG. By this annealing, hydrogen atoms are supplied to the interface between the active region of the pixel TFT 321 and the gate insulating film.
This has the effect of reducing dangling bonds that degrade FT characteristics. In order to further protect the pixel TFT 321,
Only necessary portions may be covered with a silicon nitride film formed by a plasma CVD method.
【0090】以上の実施例にしたがって作製したTFT
は、第2実施例と同様の良好な特性を示すのに加えて、
そのチャネル領域313とその補助容量(Cs)324
の下部電極315bにおいては、その表面平均粗さRa
が共に5〜6nm程度の範囲内に全て抑えられ、ゲート
絶縁膜309を介したリーク電流はほとんど無く、それ
ぞれの容量の不均一性も小さく抑えられる。その結果、
本実施例にて作製したアクティブマトリクス基板を用
い、液晶表示パネルを作製し、全面表示を行った結果、
信頼性が高く、表示むらの無い高表示品位の液晶表示装
置が実現できた。The TFT manufactured according to the above embodiment
Shows good characteristics similar to those of the second embodiment,
The channel region 313 and its storage capacitance (Cs) 324
Lower electrode 315b has a surface average roughness Ra
Are all suppressed within the range of about 5 to 6 nm, there is almost no leakage current through the gate insulating film 309, and the non-uniformity of each capacitance is also suppressed to a small value. as a result,
A liquid crystal display panel was manufactured using the active matrix substrate manufactured in this example, and the entire display was performed.
A liquid crystal display device with high reliability and high display quality without display unevenness was realized.
【0091】(実施例4)本発明を用いた第4の実施例
について説明する。本実施例では、薄膜集積回路の基礎
となる、N型TFTとP型TFTを相補型に構成したC
MOS構造の回路を作製する場合についての説明を行
う。(Embodiment 4) A fourth embodiment using the present invention will be described. In this embodiment, a C-type TFT in which an N-type TFT and a P-type TFT are formed in a complementary manner,
A case of manufacturing a circuit having a MOS structure will be described.
【0092】図5は、本実施例で説明するCMOS回路
(N型TFT422とP型TFT423)の作製工程の
概要を示す平面図である。実際には、基板上に何万とい
う複数の素子が同時形成されるのであるが、本実施例で
は、ある任意のCMOS回路に注目して説明を行う。図
6は、図5のB−B'で切ったCMOS回路の作製工程
を示す断面図であり、(A)→(F)の順にしたがって
工程が順次進行する。図6(F)に示すのが、本実施例
による任意のCMOS回路の完成図であり、N型TFT
422とP型TFT423により構成される。FIG. 5 is a plan view showing the outline of the process of manufacturing the CMOS circuit (N-type TFT 422 and P-type TFT 423) described in this embodiment. Actually, tens of thousands of elements are simultaneously formed on a substrate, but in the present embodiment, description will be given focusing on an arbitrary CMOS circuit. FIG. 6 is a cross-sectional view showing the manufacturing process of the CMOS circuit taken along the line BB 'in FIG. 5, and the process proceeds sequentially in the order of (A) → (F). FIG. 6F is a completed view of an arbitrary CMOS circuit according to the present embodiment, and shows an N-type TFT.
422 and a P-type TFT 423.
【0093】まず、図6(A)に示すように、ガラス基
板401上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜402を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に、減圧CVD法あるい
はプラズマCVD法によって、厚さ20〜100nm、
例えば50nmの真性(I型)の非晶質ケイ素膜(a−
Si膜)403を成膜する。First, as shown in FIG. 6A, a glass substrate 401 having a thickness of 30
A base film 402 of about 0 nm made of silicon oxide is formed. This silicon oxide film is provided to prevent diffusion of impurities from the glass substrate. Next, by a low pressure CVD method or a plasma CVD method,
For example, a 50 nm intrinsic (I-type) amorphous silicon film (a-
(Si film) 403 is formed.
【0094】次に、a−Si膜403上に感光性樹脂
(フォトレジスト)を塗布し、露光・現像してマスク4
04とする。このとき、フォトレジストマスク404の
スルーホールにより、領域400においてスリット状に
a−Si膜403が露呈される。即ち、図6(A)の状
態を上面から見ると、図5のように領域400でa−S
i膜403が露呈しており、他の部分はフォトレジスト
によりマスクされている状態となっている。Next, a photosensitive resin (photoresist) is applied on the a-Si film 403, and is exposed and developed to form a mask 4
04. At this time, the through hole of the photoresist mask 404 exposes the a-Si film 403 in the region 400 in a slit shape. That is, when the state of FIG. 6A is viewed from above, as shown in FIG.
The i film 403 is exposed, and the other portions are masked by the photoresist.
【0095】次に、図6(A)に示すように、ガラス基
板401の表面にニッケルを薄膜蒸着し、ニッケル薄膜
405を形成する。本実施例では、蒸着ソースと基板間
の距離を通常より大きくして、蒸着レートを低下させる
ことで、ニッケル薄膜405の厚さが1nm程度以下と
なるように制御した。このときのa−Si膜403上に
おけるニッケルの面密度を実際に測定すると、1×10
13atoms/cm2程度であった。そして、フォトレ
ジストマスク404を除去することで、マスク404上
のニッケル薄膜405がリフトオフされ、領域400の
a−Si膜403において、選択的にニッケル405の
微量添加が行われたことになる。そして、これを不活性
雰囲気下、例えば加熱温度550℃で16時間アニール
して結晶化させる。Next, as shown in FIG. 6A, a nickel thin film is deposited on the surface of the glass substrate 401 to form a nickel thin film 405. In this embodiment, the thickness of the nickel thin film 405 is controlled to be about 1 nm or less by increasing the distance between the deposition source and the substrate to a value larger than usual and reducing the deposition rate. At this time, the surface density of nickel on the a-Si film 403 was actually measured to be 1 × 10
It was about 13 atoms / cm 2 . Then, by removing the photoresist mask 404, the nickel thin film 405 on the mask 404 is lifted off, which means that a small amount of nickel 405 is selectively added to the a-Si film 403 in the region 400. Then, this is annealed in an inert atmosphere, for example, at a heating temperature of 550 ° C. for 16 hours to be crystallized.
【0096】この際、図6(B)に示すように、領域4
00においては、a−Si膜403表面に添加されたニ
ッケルを核としてガラス基板401に対して垂直方向に
ケイ素膜403の結晶化が起こり、結晶性ケイ素膜40
3bが形成される。そして、領域400の周辺領域で
は、図5および図6(B)において、矢印406で示す
ように、領域400から横方向(基板と平行な方向)に
結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜
403cが形成される。また、それ以外の領域は、その
まま非晶質ケイ素膜領域403として残る。なお、上記
結晶成長に際し、矢印406で示される基板と平行な方
向の結晶成長の距離は、80μm程度であった。At this time, as shown in FIG.
In 00, crystallization of the silicon film 403 occurs in a direction perpendicular to the glass substrate 401 with nickel added to the surface of the a-Si film 403 as a nucleus, and the crystalline silicon film 40
3b is formed. In the peripheral region of the region 400, as shown by an arrow 406 in FIGS. 5 and 6B, crystal growth is performed in a lateral direction (a direction parallel to the substrate) from the region 400, and the lateral crystal growth is performed. A crystalline silicon film 403c is formed. The other region remains as the amorphous silicon film region 403 as it is. In the above crystal growth, the distance of crystal growth in the direction parallel to the substrate indicated by arrow 406 was about 80 μm.
【0097】その後、図6(C)に示すように、レーザ
ー光407を照射し、ケイ素膜403の再結晶化を行
う。このときのレーザー光としては、XeClエキシマ
レーザー(波長308nm、パルス幅40nsec)を
用いた。このときのレーザー光407の照射条件は、照
射時に基板を200〜500℃、例えば400℃に加熱
し、エネルギー密度200〜350mJ/cm2、例え
ば280mJ/cm2とした。レーザー光407は、基
板表面におけるビームサイズが100mm×1.3mm
の長尺矩形状となるように、ホモジナイザーによって成
型されており、その短辺方向(走査方向)に対して対称
形状の台形状となる強度プロファイルを有している。After that, as shown in FIG. 6C, laser light 407 is irradiated to recrystallize the silicon film 403. At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as the laser light. The irradiation condition of the laser beam 407 at this time was such that the substrate was heated to 200 to 500 ° C., for example, 400 ° C. at the time of irradiation, and the energy density was 200 to 350 mJ / cm 2 , for example, 280 mJ / cm 2 . The laser beam 407 has a beam size of 100 mm × 1.3 mm on the substrate surface.
Is molded by a homogenizer so as to have a long rectangular shape, and has a trapezoidal intensity profile symmetrical with respect to the short side direction (scanning direction).
【0098】ここで、本発明を適用するために、まず第
1実施例のように、非晶質領域403のケイ素膜に対し
て一回のレーザー照射を行い、実際の結晶化幅を測定す
る。本実施例の条件で測定された結晶化幅は1.1mm
幅であった。また、ビームプロファイラーにより、事前
に調べたレーザー光407の強度プロファイルにおける
ピークトップのフラット領域幅は0.9mmであった。
すなわち、本実施例においては、レーザー強度プロファ
イルにおける結晶化閾値強度以上における立ち上がり領
域の幅は、0.1mmであり、その値から、本実施例に
おけるレーザー走査ピッチを0.08mm(80μm)
と設定した。上記工程により、結晶性ケイ素領域403
bおよび403cは、一部を種結晶として再結合し、さ
らに良好な結晶性ケイ素領域403b'および403c'
となる。また、a−Si領域403は、結晶化され結晶
性ケイ素膜403aとなる。Here, in order to apply the present invention, as in the first embodiment, a single laser irradiation is performed on the silicon film in the amorphous region 403 to measure the actual crystallization width. . The crystallization width measured under the conditions of this example is 1.1 mm
It was width. Further, the flat region width of the peak top in the intensity profile of the laser beam 407 examined in advance by the beam profiler was 0.9 mm.
That is, in the present embodiment, the width of the rising region above the crystallization threshold intensity in the laser intensity profile is 0.1 mm, and from this value, the laser scanning pitch in the present embodiment is 0.08 mm (80 μm).
Was set. By the above steps, the crystalline silicon region 403
b and 403c recombine in part as seed crystals, resulting in better crystalline silicon regions 403b ′ and 403c ′
Becomes Further, the a-Si region 403 is crystallized into a crystalline silicon film 403a.
【0099】次に、図5および図6(D)に示すよう
に、高品質結晶性ケイ素膜403c'領域に、後のN型
TFT422とP型TFT423を形成する部分を残
し、その他の部分をエッチング除去してTFTの活性領
域(ソース領域、ドレイン領域、チャネル領域)を構成
する島状の結晶性ケイ素膜408n、408pとなるよ
うに、素子間分離を行う。このときガラス基板401を
上方より見ると、図5のように各TFTの活性領域とな
る島状の結晶性ケイ素膜408がそれぞれ配置されてい
る。図5において、各TFTの活性領域となる島状の結
晶性ケイ素膜408の内、後に形成されるソース領域4
14n、414pと、ドレイン領域415n、415
p、チャネル領域413n、413pを表す。図5から
わかるように、本実施例では、矢印406で示すニッケ
ルによる結晶成長方向とチャネル方向(キャリアの移動
方向;紙面上で左右方向)とが、ほぼ平行となるように
配置されている。このように配置することで、TFTの
電界効果移動度が向上し、より高い駆動能力を有するT
FTが得られる。Next, as shown in FIG. 5 and FIG. 6D, a portion where a later N-type TFT 422 and a P-type TFT 423 are to be formed is left in a region of the high-quality crystalline silicon film 403c ′, and other portions are left. Isolation between elements is performed so that the island-shaped crystalline silicon films 408n and 408p constituting active regions (a source region, a drain region, and a channel region) of the TFT after etching are formed. At this time, when the glass substrate 401 is viewed from above, as shown in FIG. 5, island-shaped crystalline silicon films 408 serving as active regions of the respective TFTs are arranged. In FIG. 5, a source region 4 to be formed later in an island-shaped crystalline silicon film 408 to be an active region of each TFT.
14n, 414p and drain regions 415n, 415
p represents channel regions 413n and 413p. As can be seen from FIG. 5, in the present embodiment, the crystal growth direction of nickel indicated by the arrow 406 and the channel direction (carrier moving direction; horizontal direction on the paper) are arranged so as to be substantially parallel. With such an arrangement, the field-effect mobility of the TFT is improved, and the TFT having a higher driving capability is provided.
FT is obtained.
【0100】次に、図6(E)に示すように、上記の活
性領域となる島状の結晶性ケイ素膜408nおよび40
8pを覆うように厚さ100nmの酸化ケイ素膜をゲー
ト絶縁膜409として成膜する。酸化ケイ素膜の形成に
は、ここではTEOSを原料とし、酸素とともに基板温
度300〜400℃で、RFプラズマCVD法で分解・
堆積した。成膜後、ゲート絶縁膜409自身のバルク特
性および結晶性ケイ素膜\ゲート絶縁膜の界面特性を向
上するために、不活性ガス雰囲気下で400〜600℃
で数時間のアニールを行った。Next, as shown in FIG. 6E, island-shaped crystalline silicon films 408n and 408n serving as the active regions are formed.
A 100-nm-thick silicon oxide film is formed as the gate insulating film 409 so as to cover 8p. For the formation of the silicon oxide film, TEOS is used as a raw material here and is decomposed by RF plasma CVD at a substrate temperature of 300 to 400 ° C. together with oxygen.
Deposited. After the film formation, in order to improve the bulk characteristics of the gate insulating film 409 itself and the interface characteristics between the crystalline silicon film and the gate insulating film, 400 to 600 ° C. in an inert gas atmosphere.
For several hours.
【0101】引き続いて、図6(E)に示すように、ス
パッタリング法によって厚さ400〜800nm、例え
ば500nmのアルミニウム(0.1〜2%のシリコン
を含む)を成膜し、該アルミニウム膜をパターニングし
て、ゲート電極410n、410pを形成する。Subsequently, as shown in FIG. 6E, aluminum (containing 0.1 to 2% of silicon) having a thickness of 400 to 800 nm, for example, 500 nm is formed by a sputtering method. By patterning, gate electrodes 410n and 410p are formed.
【0102】次に、イオンドーピング法によって、活性
領域408n、408pにゲート電極410n、410
pをマスクとして不純物イオン(リン、およびホウ素)
412を注入する。ドーピングガスとして、フォスフィ
ン(PH3)およびジボラン(B2H6)を用い、前者の
場合は、加速電圧を60〜90kV、例えば80kV、
後者の場合は、40kV〜80kV、例えば65kVと
し、ドーズ量は1×1015〜8×1015cm-2、例えば
リンを2×1015cm-2、ホウ素を5×1015cm-2とす
る。この工程により、ゲート電極410n、410pに
マスクされ不純物イオンが注入されない領域は、後にT
FTのチャネル領域413n、413pとなる。ドーピ
ングに際しては、ドーピングが不要な領域をフォトレジ
ストで覆うことによって、それぞれの元素を選択的にド
ーピングを行う。この結果、N型の不純物が注入された
ソース領域414nとドレイン領域415n、P型の不
純物が注入されたソース領域414pとドレイン領域4
15pが形成され、図6(E)および(F)に示すよう
に、Nチャネル型TFT422とPチャネル型TFT4
23とを形成することができる。Next, the gate electrodes 410n and 410n are formed in the active regions 408n and 408p by ion doping.
Impurity ions (phosphorus and boron) using p as a mask
412 is injected. Phosphine (PH 3 ) and diborane (B 2 H 6 ) are used as the doping gas. In the former case, the acceleration voltage is 60 to 90 kV, for example, 80 kV,
In the latter case, 40 kV to 80 kV, for example, 65 kV, the dose is 1 × 10 15 to 8 × 10 15 cm −2 , for example, phosphorus is 2 × 10 15 cm −2 , and boron is 5 × 10 15 cm −2 . I do. By this step, a region which is masked by the gate electrodes 410n and 410p and into which impurity ions are not implanted is later formed by T
FT channel regions 413n and 413p are obtained. At the time of doping, each element is selectively doped by covering a region not requiring doping with a photoresist. As a result, the source region 414n and the drain region 415n into which the N-type impurity has been implanted, and the source region 414p and the drain region 4 into which the P-type impurity has been implanted.
15P are formed, and as shown in FIGS. 6E and 6F, an N-channel TFT 422 and a P-channel TFT 4 are formed.
23 can be formed.
【0103】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化を行う。レー
ザー光としては、XeClエキシマレーザー(波長30
8nm、パルス幅40nsec)を用い、レーザー光の
照射条件としては、エネルギー密度250mJ/cm2
で一か所につき4ショット照射した。Thereafter, annealing is performed by laser light irradiation to activate the ion-implanted impurities. XeCl excimer laser (wavelength 30)
8 nm and a pulse width of 40 nsec), and the irradiation condition of the laser light was an energy density of 250 mJ / cm 2.
Irradiated 4 shots per location.
【0104】続いて、図6(F)に示すように、厚さ6
00nmの酸化ケイ素膜を層間絶縁膜416として、T
EOSを原料としたプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの二層膜によってTFT
の電極・配線417、418、419を形成する。そし
て最後に、1気圧の水素雰囲気下で350℃、1時間程
度のアニールを行い、CMOS回路を構成するN型TF
T422とP型TFT423を完成させる。Subsequently, as shown in FIG.
A silicon oxide film having a thickness of
Formed by a plasma CVD method using EOS as a raw material,
A contact hole is formed in this, and a TFT is formed by a metal material, for example, a two-layer film of titanium nitride and aluminum.
Of electrodes / wirings 417, 418, and 419 are formed. Finally, annealing is performed at 350 ° C. for about one hour in a hydrogen atmosphere at 1 atm to form an N-type TF constituting a CMOS circuit.
T422 and P-type TFT 423 are completed.
【0105】以上の実施例にしたがって作製したCMO
S構造回路において、それぞれのTFTの電界効果移動
度はN型TFTで150〜180cm2/Vs、P型T
FTで80〜100cm2/Vsと高く、閾値電圧はN
型TFTで0.5〜1V、P型TFTで−2.5〜−3
Vと非常に良好な特性を示した。また、基板内のTFT
の均一性は、N型TFT、P型TFT共に、電界効果移
動度で±10%程度、閾値電圧で±0.2V以下と非常
に良好であった。The CMO fabricated according to the above embodiment
In the S structure circuit, the field-effect mobility of each TFT is 150 to 180 cm 2 / Vs for an N-type TFT, and
The FT is as high as 80 to 100 cm 2 / Vs, and the threshold voltage is N
0.5 to 1 V for P-type TFT, -2.5 to -3 for P-type TFT
V and very good characteristics. Also, the TFT in the substrate
The uniformity of both the N-type TFT and the P-type TFT was very good with a field effect mobility of about ± 10% and a threshold voltage of ± 0.2 V or less.
【0106】以上、本発明に基づく実施例4例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。Although the fourth embodiment according to the present invention has been specifically described above, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible. is there.
【0107】例えば、前述の4例の実施例において、レ
ーザー順次走査方向における強度プロファイルとして対
称形状をもつ台形状のものを用いた。しかしながら、レ
ーザーの進行方向側において、強度の傾斜を有するプロ
ファイルであれば、どのようなビームプロファイルのレ
ーザー光に対しても本発明を適用でき、その効果を得る
ことができる。For example, in the above-described four examples, a trapezoidal shape having a symmetrical shape as the intensity profile in the laser sequential scanning direction was used. However, the present invention can be applied to a laser beam having any beam profile as long as the profile has an intensity gradient on the side of the laser traveling direction, and the effect can be obtained.
【0108】また、前述の4例の実施例においては、X
eClエキシマレ−ザ−を用いて、a−Si膜を結晶
化、あるいは固相結晶成長ケイ素膜を再結晶化した。本
発明は、それ以外の様々なパルスレーザー光照射により
結晶化された場合にも勿論、同様の効果があり、波長2
48nmのKrFエキシマレーザーなどを用いた場合に
も同様に適用可能である。In the above four embodiments, X
Using an eCl excimer laser, the a-Si film was crystallized or the solid-phase crystal growth silicon film was recrystallized. The present invention has the same effect, of course, when crystallized by irradiation with various other pulsed laser beams.
The same applies to the case where a 48 nm KrF excimer laser or the like is used.
【0109】また、上記第4実施例では、固相結晶成長
法としては、触媒元素を選択的に用い、横方向に結晶成
長を行わせる方法を用いたが、触媒元素を用いず通常の
固相結晶成長法を用いても同様の効果が得られる。ま
た、触媒元素を選択導入せず、ケイ素膜全面に導入し、
そのまま結晶成長させる方法を用いてもよい。この場合
には、触媒元素による優れた効果が得られると共に、マ
スク形成などの余分なプロセスを必要としない。In the fourth embodiment, the solid-phase crystal growth method employs a method in which a catalyst element is selectively used and crystal growth is performed in the lateral direction. Similar effects can be obtained by using the phase crystal growth method. Also, without selectively introducing the catalytic element, introducing the entire surface of the silicon film,
A method of growing a crystal as it is may be used. In this case, an excellent effect by the catalytic element can be obtained, and an extra process such as mask formation is not required.
【0110】また、触媒元素であるニッケルを導入する
方法としては、第4実施例で述べた蒸着法以外にも、そ
の他、様々な手法を用いることができる。例えば、ニッ
ケル塩を溶かせた水溶液を塗布する方法や、ニッケル塩
を溶かせたSOG(スピンオングラス)材料よりなるS
iO2膜から拡散させる方法も有効であるし、スパッタ
リング法やメッキ法により薄膜形成する方法や、イオン
ドーピング法により直接導入する方法なども利用でき
る。さらに、結晶化を助長する不純物金属元素として
は、ニッケル以外にコバルト、パラジウム、白金、銅、
銀、金、インジウム、スズ、アルミニウム、アンチモン
を用いても効果が得られる。As a method for introducing nickel as a catalyst element, various methods other than the vapor deposition method described in the fourth embodiment can be used. For example, a method of applying an aqueous solution in which a nickel salt is dissolved, or an SOG (spin-on-glass) material in which a nickel salt is dissolved is used.
A method of diffusing from an iO 2 film is also effective, a method of forming a thin film by a sputtering method or a plating method, a method of directly introducing a film by an ion doping method, and the like can also be used. Further, as impurity metal elements that promote crystallization, in addition to nickel, cobalt, palladium, platinum, copper,
The effect can be obtained by using silver, gold, indium, tin, aluminum or antimony.
【0111】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施例で説明したMOS型トランジスタに限らず、
結晶性半導体を素子材としたバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。Further, as an application of the present invention, in addition to an active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a driver built-in thermal head, a driver built-in type using an organic EL as a light emitting element, etc. An optical writing element, a display element, a three-dimensional IC, and the like can be considered. By using the present invention, high performance such as high speed and high resolution of these elements is realized. Further, the present invention is not limited to the MOS transistors described in the above embodiments,
It can be widely applied to all semiconductor processes including a bipolar transistor and an electrostatic induction transistor using a crystalline semiconductor as an element material.
【0112】[0112]
【発明の効果】本発明を用いることにより、パルスレー
ザー光により結晶化された高品質な結晶性ケイ素膜にお
いて、特にその膜質均一性を向上することができる。そ
して、該半導体薄膜を素子材料とする半導体装置全般に
おいて、結晶化の不均一性に支配されず、複数の素子間
の特性安定化が図れ、高性能で且つ信頼性、安定性の高
い薄膜半導体装置を実現することができる。特に液晶表
示装置においては、パネル内において個々のTFTの特
性を均一化でき、レーザー順次走査に起因する表示不良
のない高表示レベルな液晶表示装置が、簡便な製造プロ
セスにて得られる。さらに、周辺駆動回路部を構成する
TFTに要求される高性能化・高集積化・特性均一化が
図れ、同一基板上にアクティブマトリクス部と周辺駆動
回路部を構成するフルドライバモノリシック型のアクテ
ィブマトリクス基板を実現でき、モジュールのコンパク
ト化、高性能化、低コスト化が図れる。According to the present invention, the uniformity of the quality of a high-quality crystalline silicon film crystallized by a pulsed laser beam can be particularly improved. In addition, in a general semiconductor device using the semiconductor thin film as an element material, a thin film semiconductor having high performance, high reliability and high stability can be achieved without being governed by crystallization non-uniformity, stabilizing characteristics among a plurality of elements. The device can be realized. In particular, in the liquid crystal display device, the characteristics of the individual TFTs can be made uniform within the panel, and a liquid crystal display device having a high display level without display defects caused by laser sequential scanning can be obtained by a simple manufacturing process. Furthermore, high performance, high integration, and uniformity of characteristics required for the TFT constituting the peripheral drive circuit section can be achieved, and a full driver monolithic active matrix constituting the active matrix section and the peripheral drive circuit section on the same substrate. A substrate can be realized, and the module can be made compact, high-performance, and low in cost.
【図1】第1の実施例の概要を示す。FIG. 1 shows an outline of a first embodiment.
【図2】第2の実施例の作製工程を示す。FIG. 2 shows a manufacturing process of a second embodiment.
【図3】第3の実施例の概要を示す。FIG. 3 shows an outline of a third embodiment.
【図4】第3の実施例の作製工程を示す。FIG. 4 shows a manufacturing process of a third embodiment.
【図5】第4の実施例の概要を示す。FIG. 5 shows an outline of a fourth embodiment.
【図6】第4の実施例の作製工程を示す。FIG. 6 shows a manufacturing process of a fourth embodiment.
【図7】本発明の概要を示す。FIG. 7 shows an outline of the present invention.
【図8】ケイ素膜表面おける原子間力顕微鏡(AFM)
像を示す。FIG. 8: Atomic force microscope (AFM) on a silicon film surface
An image is shown.
101、201、301、401 ガラス基板 102、202、302、402 下地膜 103、203、303、403 非晶質ケイ素
(a−Si)膜 304、404 マスク 405 ニッケル薄膜 406 矢印 107、207、307、407 レーザー光 208、308、408 島状の結晶性ケイ素膜 209、309、409 ゲート絶縁膜 210、310、410 ゲート電極 211 酸化物層 212、312、412 不純物イオン 213、313、413 チャネル領域 214、314、414 ソース領域 215、315、415 ドレイン領域 216、316、416 層間絶縁膜 217、317 ソース電極 417、418、419 電極・配線 220、320 画素電極 221、321 画素TFT 422 N型TFT 423 P型TFT 324 補助容量(Cs)101, 201, 301, 401 Glass substrate 102, 202, 302, 402 Underlayer 103, 203, 303, 403 Amorphous silicon (a-Si) film 304, 404 Mask 405 Nickel thin film 406 Arrows 107, 207, 307, 407 Laser light 208, 308, 408 Island crystalline silicon film 209, 309, 409 Gate insulating film 210, 310, 410 Gate electrode 211 Oxide layer 212, 312, 412 Impurity ion 213, 313, 413 Channel region 214, 314, 414 Source region 215, 315, 415 Drain region 216, 316, 416 Interlayer insulating film 217, 317 Source electrode 417, 418, 419 Electrode / wiring 220, 320 Pixel electrode 221, 321 Pixel TFT 422 N-type TFT 423 P-type T FT 324 Auxiliary capacity (Cs)
Claims (9)
晶性を有する半導体薄膜であって、 該半導体薄膜は、前記基板上に形成されたケイ素膜にパ
ルスレーザー光を順次走査照射して結晶化された結晶性
ケイ素膜であり、該結晶性ケイ素膜はパルスレーザー光
の走査方向におけるビーム強度プロファイルの走査進行
方向側での立ち上がり領域の幅(R)以下の値に、レー
ザー光の順次走査間隔(P)が設定されたパルスレーザ
ー光により結晶化されたことを特徴とする半導体薄膜。1. A semiconductor thin film having crystallinity formed on a substrate having an insulating surface, wherein the semiconductor thin film is formed by sequentially scanning and irradiating a silicon laser formed on the substrate with a pulsed laser beam. The crystalline silicon film is sequentially scanned with the laser light to a value not more than the width (R) of the rising region on the scanning direction side of the beam intensity profile in the scanning direction of the pulsed laser light. A semiconductor thin film characterized by being crystallized by a pulsed laser beam having an interval (P) set.
膜を結晶化する強度範囲であることを特徴とする前記請
求項1記載の半導体薄膜。2. The semiconductor thin film according to claim 1, wherein the width (R) of the rising region is within a range of strength for crystallizing the silicon film.
ム強度プロファイルは概略台形状となるレーザー光であ
ることを特徴とする前記請求項1記載の半導体薄膜。3. The semiconductor thin film according to claim 1, wherein a beam intensity profile of the laser light in a scanning direction is a substantially trapezoidal laser light.
状が照射面(ケイ素膜表面)において長尺形状となるよ
うに設計されており、該ビーム形状の長尺方向に対して
垂直方向に順次走査することにより、結晶化されたこと
を特徴とする前記請求項1記載の半導体薄膜。4. The pulse laser beam is designed such that its beam shape is elongated on an irradiation surface (silicon film surface), and is sequentially scanned in a direction perpendicular to the elongated direction of the beam shape. The semiconductor thin film according to claim 1, wherein the semiconductor thin film is crystallized.
数の薄膜トランジスタを有する半導体装置において、 前記基板上に形成されたケイ素薄膜を、レーザー光の順
次走査間隔(P)がパルスレーザー光の走査方向におけ
るビーム強度プロファイルの進行方向側での立ち上がり
領域の幅(R)以下の値に設定されたパルスレーザー光
により結晶し、該結晶性ケイ素膜に複数の薄膜トランジ
スタの活性領域が構成されていることを特徴とする半導
体装置。5. A semiconductor device having a plurality of thin film transistors formed on a substrate having an insulating surface, wherein a silicon thin film formed on the substrate is scanned by a pulse laser beam with a laser beam sequential scanning interval (P). Crystallized by a pulsed laser beam having a value equal to or smaller than the width (R) of a rising region on the side of the traveling direction of the beam intensity profile in the direction, and the crystalline silicon film has active regions of a plurality of thin film transistors. A semiconductor device characterized by the above-mentioned.
電極と該各画素電極を駆動する薄膜トランジスタをそれ
ぞれ備え、各薄膜トランジスタには画素電極による液晶
容量と並列に他の容量成分が接続されてなる半導体装置
において、 前記基板上に形成されたケイ素薄膜を、レーザー光の順
次走査間隔(P)がパルスレーザー光の走査方向におけ
るビーム強度プロファイルの進行方向側での立ち上がり
領域の幅(R)以下の値に設定されたパルスレーザー光
により結晶し、該結晶性ケイ素膜に薄膜トランジスタの
チャネル領域と、その薄膜トランジスタに接続された容
量成分の一方の電極とが構成されたことを特徴とする半
導体装置。6. A plurality of pixel electrodes and thin film transistors for driving the respective pixel electrodes are provided on a substrate having an insulating surface, and each of the thin film transistors is connected to another capacitance component in parallel with a liquid crystal capacitance by the pixel electrodes. In the semiconductor device, the silicon thin film formed on the substrate may be formed such that a laser beam sequential scanning interval (P) is equal to or less than a width (R) of a rising region on a traveling direction side of a beam intensity profile in a scanning direction of a pulse laser beam. Wherein the crystalline silicon film is crystallized by a pulsed laser beam, and a channel region of the thin film transistor and one electrode of a capacitance component connected to the thin film transistor are formed in the crystalline silicon film.
膜を形成する工程と、 該非晶質ケイ素膜に対して、パルスレーザー光を順次走
査照射し結晶化する際、パルスレーザー光の順次走査間
隔(P)を、該レーザー光の走査方向におけるビーム強
度プロファイルの走査進行方向側での立ち上がり領域の
幅(R)以下(P<R)の値に設定し、レーザー光の照
射を行う工程と、 前記工程にて得られたケイ素膜を、複数の薄膜トランジ
スタの素子領域にパターニング形成し、薄膜トランジス
タを作製する工程と、を有することを特徴とする半導体
装置の製造方法。7. A step of forming an amorphous silicon film on a substrate having an insulating surface, and sequentially scanning and irradiating the amorphous silicon film with a pulsed laser beam to crystallize the amorphous silicon film. A step of setting the scanning interval (P) to a value less than or equal to (P <R) the width (R) of the rising region on the scanning progress direction side of the beam intensity profile in the scanning direction of the laser light, and irradiating the laser light. And a step of patterning and forming the silicon film obtained in the above step on element regions of a plurality of thin film transistors to produce a thin film transistor.
膜を形成し、加熱することにより固相状態において結晶
化させる工程と、 該ケイ素膜に対して、パルスレーザー光を順次走査照射
し再結晶化する際、パルスレーザー光の順次走査間隔
(P)を、該レーザー光の走査方向におけるビーム強度
プロファイルにおいて、該ケイ素膜が再結晶化する強度
範囲における、走査進行方向側での立ち上がり領域の幅
(R)以下(P<R)の値に設定し、レーザー光の照射
を行う工程と、 前記工程にて得られたケイ素膜を、複数の薄膜トランジ
スタの素子領域にパターニング形成し、薄膜トランジス
タを作製する工程と、を有することを特徴とする半導体
装置の製造方法。8. A step of forming an amorphous silicon film on a substrate having an insulating surface and crystallizing it in a solid state by heating, and sequentially scanning and irradiating the silicon film with a pulsed laser beam. When recrystallizing, the sequential scanning interval (P) of the pulsed laser light is determined by setting the rising area on the scanning advancing direction side in the intensity range where the silicon film is recrystallized in the beam intensity profile in the scanning direction of the laser light. A step of irradiating with a laser beam by setting the width to (R) or less (P <R), and forming the silicon film obtained in the above step in an element region of a plurality of thin film transistors by patterning. And a method of manufacturing a semiconductor device.
設定を、レーザー光の走査前に非晶質ケイ素膜にレーザ
ー光照射を行い、レーザー走査方向におけるケイ素膜が
結晶化される領域の長さと、レーザー光のビームプロフ
ァイルとから上記立ち上がり領域の幅(R)を決定し、
該立ち上がり領域の幅(R)以下に順次走査間隔(P)
を設定することを特徴とする前記請求項7あるいは8記
載の半導体装置の製造方法。9. The setting of the sequential scanning interval (P) of the laser light is performed by irradiating the amorphous silicon film with a laser light before scanning with the laser light, and setting a region where the silicon film is crystallized in the laser scanning direction. The width (R) of the rising region is determined from the length and the beam profile of the laser light,
Scanning interval (P) below the width (R) of the rising area
9. The method for manufacturing a semiconductor device according to claim 7, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04180397A JP3390622B2 (en) | 1997-02-26 | 1997-02-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04180397A JP3390622B2 (en) | 1997-02-26 | 1997-02-26 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242050A true JPH10242050A (en) | 1998-09-11 |
JP3390622B2 JP3390622B2 (en) | 2003-03-24 |
Family
ID=12618502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04180397A Expired - Lifetime JP3390622B2 (en) | 1997-02-26 | 1997-02-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3390622B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
-
1997
- 1997-02-26 JP JP04180397A patent/JP3390622B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
US6512247B1 (en) | 1999-01-11 | 2003-01-28 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
US6965122B2 (en) | 1999-01-11 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
US7297982B2 (en) | 1999-01-11 | 2007-11-20 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
Also Published As
Publication number | Publication date |
---|---|
JP3390622B2 (en) | 2003-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100290270B1 (en) | Semiconductor device and method for fabricating the same | |
JP3072005B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100193144B1 (en) | Semiconductor device and manufacture thereof | |
US7985665B2 (en) | Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method | |
JP3138169B2 (en) | Method for manufacturing semiconductor device | |
JP3389022B2 (en) | Semiconductor device | |
JP3277082B2 (en) | Semiconductor device and manufacturing method thereof | |
JPWO2006038351A1 (en) | Crystalline semiconductor film and manufacturing method thereof | |
JP3317482B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100577795B1 (en) | Method for forming polycrystalline silicon film | |
JP3377160B2 (en) | Semiconductor device and manufacturing method thereof | |
US20060177361A1 (en) | Crystallized film and process for production thereof | |
EP1860699A1 (en) | Display having thin fim transistors with channel region of varying crystal state | |
JP3319963B2 (en) | Method for manufacturing semiconductor device | |
JP3357798B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3927756B2 (en) | Manufacturing method of semiconductor device | |
JP3107345B2 (en) | Method for manufacturing semiconductor device | |
JPH10242050A (en) | Semiconductor thin film, semiconductor device and its manufacture | |
JP3192555B2 (en) | Method for manufacturing semiconductor device | |
JP3338756B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3392677B2 (en) | Semiconductor thin film, semiconductor device and method of manufacturing the same | |
JP3403927B2 (en) | Method for manufacturing semiconductor device | |
JP3204489B2 (en) | Method for manufacturing semiconductor device | |
JP2002353140A (en) | Semiconductor device and its fabricating method | |
US11791160B2 (en) | Polycrystalline film, method for forming polycrystalline film, laser crystallization device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |