JPH10240629A - Intra-memory information updating method - Google Patents
Intra-memory information updating methodInfo
- Publication number
- JPH10240629A JPH10240629A JP4415997A JP4415997A JPH10240629A JP H10240629 A JPH10240629 A JP H10240629A JP 4415997 A JP4415997 A JP 4415997A JP 4415997 A JP4415997 A JP 4415997A JP H10240629 A JPH10240629 A JP H10240629A
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory area
- write
- writing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、データ処理装置に
備えられるメモリ装置のメモリ領域内の情報を更新する
ためのメモリ内情報更新方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an in-memory information updating method for updating information in a memory area of a memory device provided in a data processing device.
【０００２】[0002]
【従来の技術】メモリ装置への情報の更新においては、
予期せぬ電源遮断等によって書込処理が中断した場合、
当該情報は中途半端な情報となるため当該情報を廃棄す
る等の処理が必要になる。図１１は例えば特表平６−５
０６５４７号公報に示された従来のメモリ内情報更新方
法における各段階の処理を示すフローチャートである。2. Description of the Related Art In updating information in a memory device,
If the writing process is interrupted due to unexpected power shutdown,
Since the information becomes incomplete information, processing such as discarding the information is required. FIG.
It is a flowchart which shows the process of each step in the conventional in-memory information updating method shown in 06654.
【０００３】次に、この従来のメモリ内情報更新方法の
動作について図１１を参照して説明する。元の情報Ｄ０
が第１のメモリロケーションＥ０に書き込まれているよ
うな場合の情報の更新方法において、第１段階として、
新しい値Ｄ１を別のメモリロケーションＥ１に書き込
み、この書き込み操作を論理インジケータと関連付け、
この論理インジケータは最初第１の論理状態にあって書
き込み操作中はその状態に保持しており、第２段階で、
書き込むまれた新しい値の検証を行って、この値が書き
込みを指示された値と一致した場合はこの値が保護さ
れ、不一致の場合にエラーコードが出され、最終段階
で、更新の終了によって論理インジケータを第２の論理
状態へ変更し、更新されたデータが読み取りモード内で
アクセス可能となる。Next, the operation of the conventional in-memory information updating method will be described with reference to FIG. Original information D0
Is updated in a case where the data is written to the first memory location E0, as a first step,
Writing a new value D1 to another memory location E1, associating the write operation with a logical indicator,
The logic indicator is initially in a first logic state and remains there during a write operation, and in a second step,
The new value written is verified and if this value matches the value indicated to be written, this value is protected; if there is a mismatch, an error code is issued, and in the final stage, the logic is completed by the end of the update. The indicator changes to the second logic state, and the updated data is accessible in the read mode.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記に
示した従来のメモリ内情報更新方法は、新しい値の書き
込みが完了する毎に書き込まれた新しい値を読み取り、
その新しい値が正しい値であるかどうかを比較検証して
いる。そのため、例えば人が介在してデータの正誤性を
確認できる場合は、この人による正誤性の確認とメモリ
装置自体の比較検証による確認とが併せて行われる。し
たがって、このような確認のための同様の処理が２回発
生することになり、必要でない同様の処理が繰り返し行
われることになり、これにより、処理時間が増え、プロ
グラムが複雑になるという問題点があった。However, the above-described conventional in-memory information updating method reads a new value that has been written each time the writing of a new value is completed.
It verifies that the new value is the correct value. Therefore, for example, when the correctness of the data can be confirmed by a person, the confirmation of the correctness by the person and the confirmation by the comparative verification of the memory device itself are performed together. Therefore, the same processing for such confirmation occurs twice, and the unnecessary unnecessary processing is repeatedly performed, thereby increasing the processing time and complicating the program. was there.
【０００５】この発明は上記のような課題を解決するた
めになされたものであり、電源遮断等が発生しても情報
を完全な形で保証できるようにすると共に、メモリ領域
への書き込みが正常に完了したことの確認をするための
比較検証処理を簡易化し、メモリ領域の情報の修復にか
かる処理時間の短縮及び処理に対するＣＰＵ等の負荷を
低減させることができるメモリ内情報更新方法を提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is possible to guarantee information in a complete form even when a power supply is cut off or the like, and to correctly write data to a memory area. A method for updating in-memory information, which simplifies a comparative verification process for confirming completion of the process, can reduce a processing time required for restoring information in a memory area, and reduce a load on a CPU or the like for processing. The purpose is to:
【０００６】また、連続して送られ、かつ直前に送られ
た情報との変化量が小さいような静止画像情報等におい
ては電源遮断等によって書き込みが中断しても情報の修
復を効率良く得ることができるメモリ内情報更新方法を
提供することを目的とする。Further, in still image information or the like which is continuously transmitted and has a small variation from the information transmitted immediately before, even if the writing is interrupted due to power interruption or the like, the information can be efficiently restored. It is an object of the present invention to provide an in-memory information updating method capable of performing the following.
【０００７】また、書き込み完了を示すために使用する
メモリ領域を減らすことができるメモリ内情報更新方法
を提供することを目的とする。Another object of the present invention is to provide an in-memory information updating method capable of reducing a memory area used for indicating the completion of writing.
【０００８】また、電源遮断等によって書き込みが中断
しても、全体的な大まかな情報を得ることができるメモ
リ内情報更新方法を提供することを目的とする。It is another object of the present invention to provide a method for updating information in a memory which can obtain general information even if writing is interrupted due to power cutoff or the like.
【０００９】[0009]
【課題を解決するための手段】第１の発明は、上記第１
のメモリ領域１０に対する書き込み開始を示す第１の書
込開始フラグ２０及び書き込み完了を示す第１の書込完
了フラグ３０と、第２のメモリ領域１１に対する書き込
み開始を示す第２の書込開始フラグ２１及び書き込み完
了を示す第２の書込完了フラグ３１とを設け、上記第１
の書込開始フラグ２０と上記第１の書込完了フラグ３０
との比較により上記第１のメモリ領域１０の書き込み状
態をチェックし、また、上記第２の書込開始フラグ２１
と上記第２の書込完了フラグ３１との比較により第２の
メモリ領域１１の書き込み状態をチェックし、上記両メ
モリ領域１０，１１の一方の書き込み状態が異常な場合
は他方の正常なメモリ領域をマスタのメモリ領域として
アクセスするようにしたことを特徴とするものである。According to a first aspect of the present invention, there is provided the above-mentioned first aspect.
A first write start flag 20 indicating the start of writing to the memory area 10, a first write completion flag 30 indicating the completion of writing, and a second write start flag indicating the start of writing to the second memory area 11 21 and a second write completion flag 31 indicating completion of writing.
Write start flag 20 and first write completion flag 30
The write state of the first memory area 10 is checked by comparing with the second write start flag 21.
The write state of the second memory area 11 is checked by comparing the write state with the second write completion flag 31. If the write state of one of the two memory areas 10 and 11 is abnormal, the other normal memory area is checked. Is accessed as a memory area of a master.
【００１０】第２の発明は、第１のメモリ領域を複数の
情報単位毎に書き込み完了を示す第１の書込完了フラグ
群を設け、また、上記第２のメモリ領域を複数の情報単
位毎に分割し、上記情報単位毎に書き込み完了を示す第
２の書込完了フラグ群を設け、一方のメモリ領域への書
き込みの最中に書き込み処理が中断した場合、当該書込
完了フラグ群により書き込み完了の情報を判定し、それ
以外の未書き込み情報に対応する書込完了フラグが示す
他方のメモリ領域の情報に相当する情報を上記一方のメ
モリ領域の未書き込み領域に付加するようにしたことを
特徴とするものである。According to a second aspect of the present invention, a first write completion flag group indicating completion of writing of a first memory area for each of a plurality of information units is provided, and the second memory area is provided for each of a plurality of information units. And a second write completion flag group indicating completion of writing is provided for each information unit. When the writing process is interrupted during writing to one memory area, the writing is completed by the writing completion flag group. Completion information is determined, and information corresponding to the information of the other memory area indicated by the write completion flag corresponding to the other unwritten information is added to the unwritten area of the one memory area. It is a feature.
【００１１】第３の発明は、第１の書込完了フラグ群及
び第２の書込完了フラグ群を、どの情報単位まで書き込
み完了したかを示す更新カウンタ３２，３３で実現する
ことを特徴とするものである。A third invention is characterized in that the first write completion flag group and the second write completion flag group are realized by update counters 32 and 33 indicating which information unit has been written. Is what you do.
【００１２】第４の発明は、メモリ領域１０への書き込
みをラングム的なアドレス順に従って行うことを特徴と
するものである。The fourth invention is characterized in that writing to the memory area 10 is performed in accordance with a random address order.
【００１３】[0013]
実施の形態１．以下、この発明の実施の形態１を図に基
づいて説明する。図１はこの発明の実施の形態１に係る
メモリ内情報更新方法を示すブロックである。図１にお
いて、１０は読み込み、消去、書き込みが自由に行え、
かつバックアップ機能を持った不揮発性の第１のメモリ
領域であり、１１は同じく読み込み、消去、書き込みが
自由に行え、かつバックアップ機能を持った不揮発性の
第２のメモリ領域である。２０はメモリ領域１０に付随
する不揮発性の書込開始フラグであり、２１はメモリ領
域１１に付随する不揮発性の書込開始フラグである。３
０はメモリ領域１０に付随する不揮発性の書込完了フラ
グであり、３１はメモリ領域１１に付随する不揮発性の
書込完了フラグである。４はＣＰＵであり、メモリ領域
１０，１１を交互にアクセスするメモリアクセス手段４
ａを具備している。５はメモリ領域１０，１１にアクセ
ス可能な外部アクセス部である。なお、メモリ領域１
０，１１、書込開始フラグ２０，２１及び書込完了フラ
グ３０，３１はメモリ装置１に備えられる。Embodiment 1 FIG. Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an in-memory information updating method according to Embodiment 1 of the present invention. In FIG. 1, numeral 10 indicates that reading, erasing, and writing can be freely performed,
In addition, a nonvolatile first memory area having a backup function, and a nonvolatile second memory area 11 having a backup function and capable of freely reading, erasing, and writing. Reference numeral 20 denotes a nonvolatile write start flag associated with the memory area 10, and reference numeral 21 denotes a nonvolatile write start flag associated with the memory area 11. 3
0 is a nonvolatile write completion flag associated with the memory area 10, and 31 is a nonvolatile write completion flag associated with the memory area 11. Reference numeral 4 denotes a CPU, a memory access unit 4 for alternately accessing the memory areas 10 and 11.
a. Reference numeral 5 denotes an external access unit that can access the memory areas 10 and 11. Note that memory area 1
0, 11, the write start flags 20, 21 and the write completion flags 30, 31 are provided in the memory device 1.
【００１４】図２はこの実施の形態１における書き込み
動作の各段階の処理を示すフローチャートである。ま
た、図３はこの実施の形態１における読み込み動作の各
段階の処理を示すフローチャートである。FIG. 2 is a flowchart showing processing at each stage of the write operation in the first embodiment. FIG. 3 is a flowchart showing processing at each stage of the reading operation according to the first embodiment.
【００１５】次に、この実施の形態１の動作について説
明する。まず、図１と図２を参照して書き込み動作につ
いて説明する。このようなメモリ装置１内のメモリ領域
１０，１１、書込開始フラグ２０，２１及び書込完了フ
ラグ３０，３１への設定がなされていない時（ステップ
Ｓ１）、ＣＰＵ４はメモリ領域１０，１１、書込開始フ
ラグ２０，２１及び書込完了フラグ３０，３１を初期化
する（ステップＳ２）。このとき、例えば書込開始フラ
グ２０と書込完了フラグ３０とに１０進数で０を、書込
開始フラグ２１と書込完了フラグ３１とに１０進数で１
を書き込む。次に、書込開始フラグ２０と書込完了フラ
グ３０とを比較し（ステップＳ３）、一致した場合は現
在の書込開始フラグ２０の値に例えば１０進数で「２」
を足し（ステップＳ５）、メモリ領域１０に新規情報Ｄ
０を書き込み（ステップＳ６）、書き込み完了後に現在
の書込完了フラグ３０の値に同様にして１０進数で
「２」を足し（ステップＳ７）、書込開始フラグ２０と
同じ値にする。不一致の場合は書込開始フラグ２１と書
込完了フラグ３１とを比較し（ステップＳ４）、一致し
た場合は現在の書込開始フラグ２１の値に例えば１０進
数で「２」を足し（ステップＳ８）、メモリ領域１１に
新規情報Ｄ０を書き込み（ステップＳ９）、書き込み完
了後に現在の書込完了フラグ３１の値に同様にして１０
進数「２」を足し（ステップＳ１０）、書込開始フラグ
２１と同じ値にする。ステップＳ３及びステップＳ４に
おいて不一致の場合は異常処理（ステップＳ１１）とし
て、例えば再度、メモリ領域１０，１１、書込完了フラ
グ２０，２１及び書込完了フラグ３０，３１を初期化す
る。Next, the operation of the first embodiment will be described. First, a write operation will be described with reference to FIGS. When the memory regions 10, 11 and the write start flags 20, 21 and the write completion flags 30, 31 in the memory device 1 are not set (step S1), the CPU 4 sets the memory regions 10, 11, The writing start flags 20, 21 and the writing completion flags 30, 31 are initialized (step S2). At this time, for example, the writing start flag 20 and the writing completion flag 30 are set to 0 in decimal, and the writing start flag 21 and the writing completion flag 31 are set to 1 in decimal.
Write. Next, the write start flag 20 and the write completion flag 30 are compared (step S3), and if they match, the current value of the write start flag 20 is, for example, "2" in decimal.
(Step S5), and the new information D is stored in the memory area 10.
0 is written (step S6), and after the writing is completed, "2" is added to the current value of the writing completion flag 30 in the same way as a decimal number (step S7) to make the value the same as the writing start flag 20. If they do not match, the write start flag 21 and the write completion flag 31 are compared (step S4), and if they match, "2" is added to the current value of the write start flag 21 in decimal notation (step S8). ), Write the new information D0 into the memory area 11 (step S9), and after writing is completed, set the current value of the write completion flag 31 to 10
The base number "2" is added (step S10) to make the same value as the write start flag 21. If there is a mismatch in steps S3 and S4, for example, the memory areas 10, 11 and the write completion flags 20, 21 and the write completion flags 30, 31 are initialized again as abnormal processing (step S11).
【００１６】次に、新規情報Ｄ１の書き込みが必要とな
った場合、書き込みメモリ領域を切り替え、新規情報Ｄ
０を書き込んだメモリ領域とは異なるメモリ領域に新規
情報Ｄ１を書き込む。このとき、例えばメモリ領域１０
に書き込むならば、上記と同様の方法で、書込開始フラ
グと書込完了フラグの値を更新する。以下この動作を繰
り返す。Next, when it becomes necessary to write the new information D1, the write memory area is switched and the new information D1 is written.
The new information D1 is written in a memory area different from the memory area in which 0 has been written. At this time, for example, the memory area 10
, The values of the write start flag and the write completion flag are updated in the same manner as described above. Hereinafter, this operation is repeated.
【００１７】次に図３を参照して読み込み動作について
説明する。読み込み処理は、書込完了フラグが大きい値
の方のメモリ領域をマスタとし、そのメモリ領域の読み
込みを行う。ただし、読み込みを行うメモリ領域に付随
する書込開始フラグと書込完了フラグは同じ値であるこ
とが条件である。Next, the reading operation will be described with reference to FIG. In the read processing, the memory area having the larger value of the write completion flag is set as a master, and the memory area is read. However, the condition is that the write start flag and the write completion flag attached to the memory area to be read have the same value.
【００１８】基本的には書込完了フラグが大きい値の方
のメモリ領域をマスタとするが、同じメモリ領域に付随
する書込開始フラグと書込完了フラグの値が異なる場
合、書き込み中に電源遮断等が発生し書き込みが正常に
行われなかったとし、書込完了フラグが小さい値の方の
メモリ領域をマスタとする（ステップＳ３１）。したが
って、書き込み及び読み込みは、書込完了フラグが小さ
い値の方のメモリ領域に対して上記方法でアクセスする
（ステップＳ３２又はステップＳ３３）。Basically, the memory area having the larger write completion flag is used as the master. However, if the write start flag and the write completion flag associated with the same memory area have different values, the power supply during writing is It is determined that writing has not been performed normally due to interruption or the like, and the memory area having a smaller write completion flag is set as a master (step S31). Therefore, in writing and reading, the memory area having the smaller value of the write completion flag is accessed by the above method (step S32 or step S33).
【００１９】なお、当該各書込開始フラグと書込完了フ
ラグのビット数を多くすることによって、遮断等で書き
込みが最後まで行われないにも関わらず書込完了フラグ
が書込開始フラグと同じ値に誤って書き替わってしまう
ことを防止することが可能となる。By increasing the number of bits of each write start flag and write completion flag, the write completion flag is the same as the write start flag even though writing is not performed to the end due to interruption or the like. It is possible to prevent the value from being erroneously rewritten.
【００２０】この実施の形態１によれば、突然の予期せ
ぬ遮断が発生しても情報は完全な形で保証され、同時に
必要に応じて、中断された処理を再度行うことを可能と
なる。また、メモリ領域への書き込みが正常に完了した
ことの確認を書込開始フラグと書込完了フラグのみを比
較することで行うことにより、比較検証処理を簡易化し
ているため、例えば人が介在してデータの正誤性を確認
してメモリ領域の情報を修復する場合は、不必要な処理
の処理時間及び処理に対するＣＰＵ等の負荷を低減させ
ることが可能となり、メモリ内情報更新方法における信
頼性及び効率性の向上といった効果が得られる。According to the first embodiment, even if a sudden unexpected interruption occurs, the information is completely guaranteed, and at the same time, the interrupted processing can be performed again as needed. . In addition, the comparison verification process is simplified by comparing only the write start flag and the write completion flag to confirm that the writing to the memory area has been completed normally. When the correctness of the data is checked to restore the information in the memory area, the processing time of unnecessary processing and the load on the CPU for the processing can be reduced, and the reliability and the reliability of the in-memory information updating method can be reduced. The effect of improving efficiency is obtained.
【００２１】実施の形態２．前記実施の形態１では、１
つの書込完了フラグは１つのメモリ領域全体に対して１
つ割り振られていたが、この実施の形態２では、図４に
示すように、メモリ領域１０，１１をそれぞれ複数の情
報単位に分割し、情報単位毎に不揮発性の書き込み完了
を示す書込完了フラグ３００，３０１，３０２，３１
０，３１１，３１２を備え、ＣＰＵ４にメモリ領域内の
どの情報単位まで書き込みが正常に行われたかを認識す
る書込認識手段４ｃを具備する。さらに、ＣＰＵ４に、
一方のメモリ領域への書き込みの最中に電源遮断等が発
生し書き込み処理が中断した場合、電源が発生した側の
メモリ領域において電源遮断が発生するまでに書き込ん
だ情報をＡとし、それ以外の情報をＢとすると、当該情
報Ａに、もう一方のメモリ領域内の当該情報Ｂに相当す
る情報Ｂ’を付加するメモリ領域合成手段４ｂを具備す
る。Embodiment 2 FIG. In the first embodiment, 1
One write completion flag is 1 for the entire memory area.
In the second embodiment, as shown in FIG. 4, each of the memory areas 10 and 11 is divided into a plurality of information units, and the write completion indicating the completion of nonvolatile writing is performed for each information unit. Flags 300, 301, 302, 31
0, 311 and 312, and a write recognition means 4c for the CPU 4 to recognize which information unit in the memory area has been normally written. Further, the CPU 4
If a power interruption or the like occurs during writing to one memory area and the writing process is interrupted, the information written until the power interruption occurs in the memory area on the side where power is generated is A, and the other information is written. Assuming that the information is B, a memory area synthesizing means 4b for adding information B 'corresponding to the information B in the other memory area to the information A is provided.
【００２２】図５はこの実施の形態２における書き込み
動作の各段階の処理を示すフローチャートである。ま
た、図６はこの実施の形態２における読み込み動作の各
段階の処理を示すフローチャートである。FIG. 5 is a flowchart showing the processing of each stage of the write operation in the second embodiment. FIG. 6 is a flowchart showing the processing of each stage of the reading operation in the second embodiment.
【００２３】次に図４および図５を参照してこの実施の
形態２の書き込み動作について説明する。まず、メモリ
領域１０，１１及び書込完了フラグ３００〜３０２，３
１０〜３１２を初期化する（ステップＳ５１）。次にメ
モリ領域１０内の最前の情報単位に対応する書込完了フ
ラグ３００と最後の情報単位に対応する書込完了フラグ
３０２との値を比較し、一致した場合はメモリ領域１０
に新規情報を書き込むと共に、書込完了フラグ３００〜
３０２に書き込み完了を示す値を書き込む（ステップＳ
５４）。一致しない場合はメモリ領域１１内の最前の情
報単位に対応する書込完了フラグ３１０と最後の情報単
位に対応する書込完了フラグ３１２との値を比較し、一
致した場合はメモリ領域１１に新規情報を書き込むと共
に、書込完了フラグ３１２に書き込み完了を示す値を書
き込む（ステップＳ５５）。ステップＳ５４又はステッ
プＳ５５の処理の後、更新メモリ領域を他方のメモリ領
域に切り替える（ステップＳ５６）。ステップＳ５２及
びステップＳ５３において不一致の場合は異常処理（ス
テップＳ５７）として、例えば、再度、メモリ領域１
０，１１及び書込完了フラグ３００〜３０２，３１０〜
３１２を初期化する。Next, a write operation according to the second embodiment will be described with reference to FIGS. First, the memory areas 10 and 11 and the write completion flags 300 to 302 and 3
10 to 312 are initialized (step S51). Next, the value of the write completion flag 300 corresponding to the first information unit in the memory area 10 is compared with the value of the write completion flag 302 corresponding to the last information unit.
New information and write complete flags 300 to
A value indicating the completion of writing is written to the memory 302 (step S
54). If they do not match, the value of the write completion flag 310 corresponding to the first information unit in the memory area 11 is compared with the value of the write completion flag 312 corresponding to the last information unit. At the same time as writing the information, a value indicating the write completion is written to the write completion flag 312 (step S55). After the processing in step S54 or S55, the update memory area is switched to the other memory area (step S56). If there is a mismatch in step S52 and step S53, for example, the memory area 1 is re-determined as abnormal processing (step S57).
0, 11 and write completion flags 300-302, 310-
Initialize 312.
【００２４】次に図４及び図６を参照してこの実施の形
態２の読み込み動作について説明する。メモリ領域１０
の書き込み状態を書込完了フラグ３００〜３０２により
チェックし（ステップＳ６１）、正常に書き込み完了し
たならばメモリ領域１０から情報を読み込む（ステップ
Ｓ６２）。また、メモリ領域１１の書き込み状態を書込
完了フラグ３１０〜３１２によりチェックし（ステップ
Ｓ６１）、正常に書き込み完了したならばメモリ領域１
１から情報を読み込む（ステップＳ６３）。メモリ領域
１０の書き込み時に電源遮断等があると、メモリ領域１
０の情報未更新分にメモリ領域１１の当該情報分を付加
する（ステップＳ６４）。また、メモリ領域１１の書き
込み時に電源遮断等があると、メモリ領域１１の情報未
更新分にメモリ領域１０の当該情報分を付加する（ステ
ップＳ６５）。Next, the reading operation of the second embodiment will be described with reference to FIGS. Memory area 10
Is checked by the write completion flags 300 to 302 (step S61), and if the writing is normally completed, information is read from the memory area 10 (step S62). The write state of the memory area 11 is checked by the write completion flags 310 to 312 (step S61).
1 is read (step S63). If power is cut off when writing to the memory area 10, the memory area 1
The information of the memory area 11 is added to the information not updated of 0 (step S64). If there is a power shutdown or the like at the time of writing to the memory area 11, the information of the memory area 10 is added to the information not updated of the memory area 11 (step S65).
【００２５】例えば、メモリ領域に情報を書き込むと、
その情報単位毎に付随する書込完了フラグに書き込みが
完了したことを示す値を入れるメモリ装置において、メ
モリ領域１０とメモリ領域１１の容量をそれぞれ１００
バイトとし、各情報単位の容量を１０バイトとすると、
メモリ領域１０に６０バイトを書き込んだところで電源
遮断等によって書き込みが中断された場合、正常に書き
込まれたメモリ領域１０の６０バイトの情報Ａの後にメ
モリ領域１１の６１バイト目から１００バイトまでの情
報Ｂ’を付加する。For example, when information is written in a memory area,
In a memory device in which a value indicating that writing has been completed is added to a writing completion flag associated with each information unit, the capacity of each of the memory area 10 and the memory area 11 is set to 100
If the capacity of each information unit is 10 bytes,
If the writing is interrupted due to power interruption or the like when 60 bytes have been written to the memory area 10, information from the 61st byte to the 100th byte of the memory area 11 is added after the normally written 60 bytes of information A of the memory area 10. B 'is added.
【００２６】この実施の形態２によれば、連続して送ら
れ、かつ直前に送られた情報との変化量が小さいような
情報、例えば静止画像情報においては、書き込みができ
なかった画像部位にもう一方のメモリ領域内の当該画像
部位を合成することによって、情報の修復を効率良く行
うことが可能になり、メモリ内情報更新方法における信
頼性の向上といった効果が得られる。According to the second embodiment, in the case of information that is continuously transmitted and has a small variation from the immediately preceding information, for example, in the case of still image information, the image portion where writing was not possible is performed. By synthesizing the image portion in the other memory area, the information can be efficiently restored, and the effect of improving the reliability of the in-memory information updating method can be obtained.
【００２７】実施の形態３．前記実施の形態２では、書
込完了フラグは情報単位毎に割り振られていたが、この
実施の形態３では図７に示すように、書込完了フラグ群
を例えば情報単位の書き込みが完了する度にインクリメ
ントしていく不揮発性の更新カウンタ３２，３３で実現
し、メモリ領域内のどの情報単位まで書き込みが正常に
行われたかを認識させる。図８はこの実施の形態３にお
ける書き込み動作の各段階の処理を示すフローチャート
である。また、図９はこの実施の形態３における読み込
み動作の各段階の処理を示すフローチャートである。Embodiment 3 In the second embodiment, the write completion flag is allocated for each information unit. However, in the third embodiment, as shown in FIG. This is realized by the non-volatile update counters 32 and 33 which are incremented to make it possible to recognize up to which information unit in the memory area the writing has been performed normally. FIG. 8 is a flowchart showing the processing of each stage of the write operation in the third embodiment. FIG. 9 is a flowchart showing the processing of each stage of the reading operation in the third embodiment.
【００２８】次に図７及び図８を参照して、この実施の
形態３における書き込み動作を説明する。まず、メモリ
領域１０，１１及び更新カウンタ３２，３３を初期化す
る（ステップＳ８１）。次にメモリ領域１０，１１に情
報を書き込んでいき、更新カウンタ３２の値がメモリ領
域１０の情報単位数に等しくなったか否かを判定し（ス
テップＳ８２）、等しくない場合は更新カウンタ３３の
値がメモリ領域１１の情報単位数に等しくなったか否か
を判定する（ステップＳ８３）。次に前回の更新メモリ
領域がメモリ領域１１であると判定すると（ステップＳ
８４）、メモリ領域１０に新規情報を書き込むと共に更
新カウンタ３２をインクリメントする（ステップＳ８
５）。一方、前回の更新メモリ領域がメモリ領域１１で
ないと判定すると（ステップＳ８４）、メモリ領域１１
に新規情報を書き込むと共に更新カウンタ３３をインク
リメントする（ステップＳ８６）。ステップＳ８５又は
ステップ８６の後は、更新メモリ領域を他方のメモリ領
域に切り替える（ステップＳ８７）。ステップＳ８２及
びステップＳ８３において不一致の場合は異常処理（ス
テップＳ８８）として、例えば、再度、メモリ領域１
０，１１及び更新カウンタ３２，３３を初期化する。Next, the write operation in the third embodiment will be described with reference to FIGS. First, the memory areas 10 and 11 and the update counters 32 and 33 are initialized (step S81). Next, information is written into the memory areas 10 and 11, and it is determined whether or not the value of the update counter 32 has become equal to the number of information units of the memory area 10 (step S82). Is determined to be equal to the number of information units in the memory area 11 (step S83). Next, when it is determined that the previous update memory area is the memory area 11 (step S
84), new information is written to the memory area 10, and the update counter 32 is incremented (step S8).
5). On the other hand, if it is determined that the previous update memory area is not the memory area 11 (step S84), the memory area 11
And updates the update counter 33 (step S86). After step S85 or step 86, the update memory area is switched to the other memory area (step S87). If there is a mismatch in step S82 and step S83, for example, the memory area 1 is re-determined as abnormal processing (step S88).
0 and 11 and the update counters 32 and 33 are initialized.
【００２９】次に図７及び図９を参照して、この実施の
形態３における読み込み動作を説明する。メモリ領域１
０の書き込み状態を更新カウンタ３２によりチェックし
（ステップＳ９１）、正常に書き込み完了したならばメ
モリ領域１０から情報を読み込む（ステップＳ９２）。
また、メモリ領域１１の書き込み状態を更新カウンタ３
３によりチェックし（ステップＳ９１）、正常に書き込
み完了したならばメモリ領域１１から情報を読み込む
（ステップＳ９３）。メモリ領域１０の書き込み時に電
源遮断等があると、メモリ領域１０の情報未更新分にメ
モリ領域１１の当該情報分を付加する（ステップＳ９
４）。また、メモリ領域１１の書き込み時に電源遮断等
があると、メモリ領域１１の情報未更新分にメモリ領域
１０の当該情報分を付加する（ステップＳ６５）。Next, a reading operation in the third embodiment will be described with reference to FIGS. Memory area 1
The writing state of 0 is checked by the update counter 32 (step S91), and when the writing is completed normally, information is read from the memory area 10 (step S92).
Further, the write state of the memory area 11 is updated by the update counter 3.
3 (step S91), and when the writing is completed normally, information is read from the memory area 11 (step S93). If there is a power interruption or the like at the time of writing to the memory area 10, the information of the memory area 11 is added to the information not updated of the memory area 10 (step S9).
4). If there is a power shutdown or the like at the time of writing to the memory area 11, the information of the memory area 10 is added to the information not updated of the memory area 11 (step S65).
【００３０】この実施の形態３によれば、更新カウンタ
を設けたことにより、書き込み完了を示すために使用す
るメモリ領域を減らすことが可能になり、メモリ内情報
更新方法において更新のために必要となるメモリ容量を
低減させるといった効果が得られる。According to the third embodiment, the provision of the update counter makes it possible to reduce the memory area used to indicate the completion of the write operation. The effect of reducing the memory capacity is obtained.
【００３１】実施の形態４．前記実施の形態２では、メ
モリ領域への書き込みが例えばアドレス値の小さいもの
から大きいものにかけてシーケンシャルに行われていた
が、この実施の形態４では、図１０に示すように、ＣＰ
Ｕ４内に、メモリ領域１０等への書き込みが例えば、
０，１００，５０，５，９５，５５，・・・のようなラ
ンダム的なアトレス順にしたがって行うランダムアクセ
ス手段４ｄを具備する。なお、読み込み処理について
は、実施の形態２と同様にして、例えばアドレス値の小
さいものから大きいものにかけて（アドレス値０〜１０
０にかけて）シーケンシャルに行う。Embodiment 4 FIG. In the second embodiment, the writing to the memory area is performed sequentially, for example, from a small address value to a large address value. In the fourth embodiment, as shown in FIG.
In U4, for example, writing to the memory area 10
It has a random access means 4d for performing a random address order such as 0, 100, 50, 5, 95, 55,. Note that the read processing is performed in the same manner as in the second embodiment, for example, from a small address value to a large address value (address values 0 to 10).
Perform sequentially (to 0).
【００３２】この実施の形態４によれば、遮断等によっ
て書き込みが中断した場合、それまでにそのメモリ領域
にどれくらいの情報が書き込まれていたかという程度に
よるが、そのメモリ領域を読み込み再生したとき、所々
不正な情報が割り込んではいるが全体的な大まかな情報
を得ることができる。これは、例えば多少の情報化けが
あっても人間が主観的に認識できる画像情報のような情
報に適用でき、万が一書き込みが中断した場合には、少
なくとも全面的なイメージを再生することが可能とな
り、メモリ内情報更新方法にける情報の修復性の向上と
いった効果が得られる。According to the fourth embodiment, when writing is interrupted due to interruption or the like, depending on how much information has been written in the memory area up to that point, when the memory area is read and reproduced, Although rough information is interrupted in some places, overall rough information can be obtained. This can be applied to information such as image information that can be subjectively recognized by humans even if there is some information corruption, and if writing is interrupted, at least the entire image can be reproduced. Thus, the effect of improving the recoverability of information in the in-memory information updating method can be obtained.
【００３３】[0033]
【発明の効果】以上のように第１の発明によれば、メモ
リ領域への書き込みか正常に完了したことの確認を書込
開始フラグと書込完了フラグのみを比較することで行う
ので、比較検証処理を簡易化でき、これにより例えば人
が介在して情報の正誤性を確認してメモリ領域の情報を
修復する場合は、不必要な処理の処理時間及び処理に対
するＣＰＵ等の負荷を低減させることが可能となり、し
たがって、信頼性及び効率性が向上するという効果が得
られる。また、両メモリ領域の一方の書き込み状態が異
常な場合は他方の正常なメモリ領域をマスタのメモリ領
域としてアクセスするようにしたので、突然の予期せぬ
電源遮断等が発生しても情報は完全な形で保証され、同
時に必要に応じて，中断された処理を再度行うことがで
きるいう効果が得られる。As described above, according to the first aspect of the present invention, it is confirmed that the writing to the memory area has been completed normally by comparing only the write start flag and the write completion flag. The verification process can be simplified, thereby reducing the processing time of unnecessary processing and the load on the CPU and the like for unnecessary processing when the information in the memory area is restored by checking the correctness of the information with the intervention of a person. Therefore, the effect that reliability and efficiency are improved can be obtained. In addition, if one of the two memory areas has an abnormal write state, the other normal memory area is accessed as the master memory area. Therefore, even if a sudden unexpected power shutdown occurs, the information is completely stored. In this manner, the interrupted process can be performed again as needed.
【００３４】第２の発明によれば、第１，第２のメモリ
領域を複数の情報単位毎に分割し、情報単位毎に書込完
了フラグを設け、一方のメモリ領域への書き込み処理が
中断した場合、当該書込完了フラグ群により書き込み完
了の情報を判定し、それ以外の未書き込みの情報に対応
する書込完了フラグが示す他方のメモリ領域の情報に相
当する情報を一方のメモリ領域の未書き込み領域に付加
するようにしたので、連続して送られ、かつ直前に送ら
れた情報との変化量が小さいような情報、例えば静止画
像情報においては、書き込みができなかった画像部位に
他方のメモリ領域内の当該画像部位を合成でき、これに
より情報の修復を効率良く行うことが可能となり、した
がって信頼性及び効率性が向上するという効果が得られ
る。According to the second aspect, the first and second memory areas are divided into a plurality of information units, a write completion flag is provided for each information unit, and the writing process to one memory area is interrupted. In this case, write completion information is determined based on the write completion flag group, and information corresponding to the information in the other memory area indicated by the write completion flag corresponding to the other unwritten information is written in one memory area. Since it is added to the unwritten area, information that is continuously transmitted and has a small change amount from the information transmitted immediately before, for example, in the case of still image information, is added to the image portion where writing could not be performed. The image portion in the memory area described above can be synthesized, whereby information can be efficiently restored, and the effect of improving reliability and efficiency can be obtained.
【００３５】第３の発明によれば、書込完了フラグ群を
更新カウンタで実現したので、書き込み完了を示すため
に使用するメモリ領域を減らすことが可能になり、これ
により更新のために必要となるメモリ容量を低減させる
ことができるという効果が得られる。According to the third aspect, since the write completion flag group is realized by the update counter, it is possible to reduce the memory area used to indicate the completion of the write, thereby making it unnecessary for the update. The memory capacity can be reduced.
【００３６】第４の発明によれば、メモリ領域への書き
込みをランダム的なアドレス順に従って行うので、電源
遮断等によって書き込みが中断しても、全体的な大まか
な情報を得ることができ、情報の修復性が向上するとい
う効果が得られる。According to the fourth aspect, since writing to the memory area is performed in a random address order, even if the writing is interrupted due to power cutoff or the like, overall rough information can be obtained. The effect of improving the repairability of is obtained.
【図１】 この発明の実施の形態１に係るメモリ内情報
更新方法を行うための装置構成を示したブロック図であ
る。FIG. 1 is a block diagram showing an apparatus configuration for performing an in-memory information updating method according to Embodiment 1 of the present invention;
【図２】 この発明の実施の形態１における書き込み動
作の各段階の処理を示したフローチャートである。FIG. 2 is a flowchart showing processing at each stage of a write operation according to the first embodiment of the present invention;
【図３】 この発明の実施の形態１における読み込み動
作の各段階の処理を示したフローチャートである。FIG. 3 is a flowchart showing processing at each stage of a reading operation according to the first embodiment of the present invention;
【図４】 この発明の実施の形態２に係るメモリ内情報
更新方法を行うための装置構成を示したブロック図であ
る。FIG. 4 is a block diagram showing an apparatus configuration for performing an in-memory information updating method according to Embodiment 2 of the present invention;
【図５】 この発明の実施の形態２における書き込み動
作の各段階の処理を示したフローチャートである。FIG. 5 is a flowchart showing processing at each stage of a write operation according to the second embodiment of the present invention.
【図６】 この発明の実施の形態２における読み込み動
作の各段階の処理を示したフローチャートである。FIG. 6 is a flowchart showing processing at each stage of a reading operation according to the second embodiment of the present invention.
【図７】 この発明の実施の形態３に係るメモリ内情報
更新方法を行うための装置構成を示したブロック図であ
る。FIG. 7 is a block diagram showing a device configuration for performing an in-memory information updating method according to a third embodiment of the present invention;
【図８】 この発明の実施の形態３における書き込み動
作の各段階の処理を示したフローチャートである。FIG. 8 is a flowchart showing processing at each stage of a write operation according to Embodiment 3 of the present invention;
【図９】 この発明の実施の形態３における読み込み動
作の各段階の処理を示したフローチャートである。FIG. 9 is a flowchart showing processing at each stage of a read operation according to Embodiment 3 of the present invention.
【図１０】 この発明の実施の形態４に係るメモリ内情
報更新方法を行うための装置構成を示したブロック図で
ある。FIG. 10 is a block diagram showing an apparatus configuration for performing an in-memory information updating method according to a fourth embodiment of the present invention.
【図１１】 従来のメモリ内情報更新方法の各段階の処
理を示したフローチャートである。FIG. 11 is a flowchart showing processing at each stage of a conventional in-memory information updating method.
１ メモリ装置、４ ＣＰＵ、４ａ メモリアクセス手
段、４ｂ メモリ領域合成手段、４ｃ 書込認識手段、
４ｄ ランダムアクセス手段、５ 外部アクセス部、１
０，１１ メモリ領域、２０，２１ 書込開始フラグ、
３０，３１，３００〜３０２，３１０〜３１２ 書込完
了フラグ、３２，３３ 更新カウンタ。1 memory device, 4 CPU, 4a memory access means, 4b memory area synthesizing means, 4c write recognition means,
4d random access means, 5 external access unit, 1
0,11 memory area, 20,21 write start flag,
30, 31, 300 to 302, 310 to 312 Write completion flag, 32, 33 Update counter.
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成９年３月１８日[Submission date] March 18, 1997
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２０[Correction target item name] 0020
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２０】この実施の形態１によれば、突然の予期せ
ぬ遮断が発生しても情報は完全な形で保証され、同時に
必要に応じて、中断された処理を再度行うことが可能と
なる。また、メモリ領域への書き込みが正常に完了した
ことの確認を書込開始フラグと書込完了フラグのみを比
較することで行うことにより、比較検証処理を簡易化し
ているため、例えば人が介在してデータの正誤性を確認
してメモリ領域の情報を修復する場合は、不必要な処理
の処理時間及び処理に対するＣＰＵ等の負荷を低減させ
ることが可能となり、メモリ内情報更新方法における信
頼性及び効率性の向上といった効果が得られる。According to the first embodiment, guaranteed by sudden unexpected interruption information be generated, not the complete form, it is possible when necessary simultaneously, the interrupted process again . In addition, the comparison verification process is simplified by comparing only the write start flag and the write completion flag to confirm that the writing to the memory area has been completed normally. When the correctness of the data is checked to restore the information in the memory area, the processing time of unnecessary processing and the load on the CPU for the processing can be reduced, and the reliability and the reliability of the in-memory information updating method can be reduced. The effect of improving efficiency is obtained.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２１[Correction target item name] 0021
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２１】実施の形態２．前記実施の形態１では、１
つの書込完了フラグは１つのメモリ領域全体に対して１
つ割り振られていたが、この実施の形態２では、図４に
示すように、メモリ領域１０，１１をそれぞれ複数の情
報単位に分割し、情報単位毎に不揮発性の書き込み完了
を示す書込完了フラグ３００，３０１，３０２，３１
０，３１１，３１２を備え、ＣＰＵ４にメモリ領域内の
どの情報単位まで書き込みが正常に行われたかを認識す
る書込認識手段４ｃを具備する。さらに、ＣＰＵ４に、
一方のメモリ領域への書き込みの最中に電源遮断等が発
生し書き込み処理が中断した場合、電源遮断が発生した
側のメモリ領域において電源遮断が発生するまでに書き
込んだ情報をＡとし、それ以外の情報をＢとすると、当
該情報Ａに、もう一方のメモリ領域内の当該情報Ｂに相
当する情報Ｂ’を付加するメモリ領域合成手段４ｂを具
備する。Embodiment 2 FIG. In the first embodiment, 1
One write completion flag is 1 for the entire memory area.
In the second embodiment, as shown in FIG. 4, the memory areas 10 and 11 are each divided into a plurality of information units, and each of the information units has a write completion indicating a nonvolatile write completion. Flags 300, 301, 302, 31
0, 311 and 312, and a write recognition means 4c for the CPU 4 to recognize which information unit in the memory area has been normally written. Further, the CPU 4
If the power cutoff or the like in the midst of writing to one memory area is interrupted by the write process occurs, the written information before power-off occurs by A on the side of the memory area to the power shutdown occurs, otherwise The information B is provided with a memory area synthesizing means 4b for adding information B 'corresponding to the information B in the other memory area to the information A.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３１[Correction target item name] 0031
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００３１】実施の形態４．前記実施の形態２では、メ
モリ領域への書き込みが例えばアドレス値の小さいもの
から大きいものにかけてシーケンシャルに行われていた
が、この実施の形態４では、図１０に示すように、ＣＰ
Ｕ４内に、メモリ領域１０等への書き込みが例えば、
０，１００，５０，５，９５，５５，・・・のようなラ
ンダム的なアドレス順にしたがって行うランダムアクセ
ス手段４ｄを具備する。なお、読み込み処理について
は、実施の形態２と同様にして、例えばアドレス値の小
さいものから大きいものにかけて（アドレス値０〜１０
０にかけて）シーケンシャルに行う。Embodiment 4 FIG. In the second embodiment, the writing to the memory area is performed sequentially, for example, from a small address value to a large address value. In the fourth embodiment, as shown in FIG.
In U4, for example, writing to the memory area 10
0,100,50,5,95,55, comprising a random access means 4d carried out according to a random specific add-less order, such as .... Note that the read processing is performed in the same manner as in the second embodiment, for example, from a small address value to a large address value (address values 0 to 10).
Perform sequentially (to 0).
Claims (4)
で、かつバックアップ機能を持った第１のメモリ領域及
び第２のメモリ領域の情報を更新するためのメモリ内情
報更新方法において、上記第１のメモリ領域に対する書
き込み開始を示す第１の書込開始フラグ及び書き込み完
了を示す第１の書込完了フラグと、上記第２のメモリ領
域に対する書き込み開始を示す第２の書込開始フラグ及
び書き込み完了を示す第２の書込完了フラグとを設け、
上記第１の書込開始フラグと上記第１の書込完了フラグ
との比較により上記第１のメモリ領域の書き込み状態を
チェックし、また、上記第２の書込開始フラグと上記第
２の書込完了フラグとの比較により上記第２のメモリ領
域の書き込み状態をチェックし、上記両メモリ領域の一
方の書き込み状態が異常な場合は他方の正常なメモリ領
域をマスタのメモリ領域としてアクセスするようにした
ことを特徴とするメモリ内情報更新方法。1. An in-memory information updating method for updating information in a first memory area and a second memory area capable of reading, erasing, and writing information and having a backup function. A first write start flag indicating the start of writing to the memory area and a first write completion flag indicating the completion of writing, and a second write start flag indicating the start of writing to the second memory area and a write completion And a second write completion flag indicating
The write state of the first memory area is checked by comparing the first write start flag with the first write completion flag, and the second write start flag is compared with the second write start flag. The write state of the second memory area is checked by comparison with the write completion flag. If the write state of one of the two memory areas is abnormal, the other normal memory area is accessed as the master memory area. An in-memory information updating method, characterized in that:
で、かつバックアップ機能を持った第１のメモリ領域及
び第２のメモリ領域の情報を更新するためのメモリ内情
報更新方法において、上記第１のメモリ領域を複数の情
報単位毎に分割し、上記情報単位毎に書き込み完了を示
す第１の書込完了フラグ群を設け、また、上記第２のメ
モリ領域を複数の情報単位毎に分割し、上記情報単位毎
に書き込み完了を示す第２の書込完了フラグ群を設け、
一方のメモリ領域への書き込みの最中に書き込み処理が
中断した場合、当該書込完了フラグ群により書き込み完
了の情報を判定し、それ以外の未書き込み情報に対応す
る書込完了フラグが示す他方のメモリ領域の情報に相当
する情報を上記一方のメモリ領域の未書き込み領域に付
加するようにしたことを特徴とするメモリ内情報更新方
法。2. An in-memory information updating method for updating information in a first memory area and a second memory area capable of reading, erasing, and writing information and having a backup function. Is divided into a plurality of information units, a first write completion flag group indicating completion of writing is provided for each information unit, and the second memory region is divided into a plurality of information units. Providing a second write completion flag group indicating completion of writing for each of the information units,
When the writing process is interrupted during writing to one memory area, the information of the writing completion is determined by the writing completion flag group, and the other writing completion flag corresponding to the other unwritten information is indicated. A method for updating information in a memory, characterized in that information corresponding to information in a memory area is added to an unwritten area of said one memory area.
完了フラグ群を、どの情報単位まで書き込み完了したか
を示す更新カウンタで実現することを特徴とする請求項
２記載のメモリ内情報更新方法。3. The memory according to claim 2, wherein the first write completion flag group and the second write completion flag group are realized by an update counter indicating which information unit has been written. Information update method.
アドレス順に従って行うことを特徴とする請求項１又は
２記載のメモリ内情報更新方法。4. The method according to claim 1, wherein writing to the memory area is performed in a random address order.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4415997A JPH10240629A (en) | 1997-02-27 | 1997-02-27 | Intra-memory information updating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4415997A JPH10240629A (en) | 1997-02-27 | 1997-02-27 | Intra-memory information updating method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10240629A true JPH10240629A (en) | 1998-09-11 |
Family
ID=12683840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4415997A Pending JPH10240629A (en) | 1997-02-27 | 1997-02-27 | Intra-memory information updating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10240629A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000218824A (en) * | 1998-11-26 | 2000-08-08 | Seiko Epson Corp | Ink container and printer using the same |
| JP2001187455A (en) * | 1998-11-02 | 2001-07-10 | Seiko Epson Corp | Ink container and printing device using the same |
| WO2003075163A1 (en) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co., Ltd. | Data storing device |
| JPWO2004031966A1 (en) * | 2002-10-02 | 2006-02-02 | 松下電器産業株式会社 | Method for controlling nonvolatile memory device |
| JP2006031276A (en) * | 2004-07-14 | 2006-02-02 | Sony Corp | Semiconductor integrated circuit, data storage method and data communication equipment |
| JP2007185973A (en) * | 1998-11-02 | 2007-07-26 | Seiko Epson Corp | Ink container and printing device using the same |
| CN100370429C (en) * | 2003-12-11 | 2008-02-20 | 鸿富锦精密工业（深圳）有限公司 | System and method for validating integrality of data |
| US7426686B2 (en) | 2003-12-05 | 2008-09-16 | Hon Hai Precision Industry Co., Ltd. | System and method for verifying data integrity |
| US7650328B2 (en) | 2002-07-25 | 2010-01-19 | Sanyo Electric Co., Ltd. | Data storage device capable of storing multiple sets of history information on input/output processing of security data without duplication |
| US7752461B2 (en) | 2002-01-15 | 2010-07-06 | Sanyo Electric Co., Ltd. | Storage apparatus that can properly recommence input and output of classified data |
| JP2010152514A (en) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | Memory system |
| US7925821B2 (en) | 2007-02-05 | 2011-04-12 | Sony Corporation | Nonvolatile semiconductor storage device and method of managing the same |
-
1997
- 1997-02-27 JP JP4415997A patent/JPH10240629A/en active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001187455A (en) * | 1998-11-02 | 2001-07-10 | Seiko Epson Corp | Ink container and printing device using the same |
| JP2007185973A (en) * | 1998-11-02 | 2007-07-26 | Seiko Epson Corp | Ink container and printing device using the same |
| JP2000218824A (en) * | 1998-11-26 | 2000-08-08 | Seiko Epson Corp | Ink container and printer using the same |
| JP2009040063A (en) * | 1998-11-26 | 2009-02-26 | Seiko Epson Corp | Ink cartridge and printer using the same |
| US7752461B2 (en) | 2002-01-15 | 2010-07-06 | Sanyo Electric Co., Ltd. | Storage apparatus that can properly recommence input and output of classified data |
| WO2003075163A1 (en) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co., Ltd. | Data storing device |
| US7716746B2 (en) | 2002-03-05 | 2010-05-11 | Sanyo Electric Co., Ltd. | Data storing device for classified data |
| US7650328B2 (en) | 2002-07-25 | 2010-01-19 | Sanyo Electric Co., Ltd. | Data storage device capable of storing multiple sets of history information on input/output processing of security data without duplication |
| JP4560408B2 (en) * | 2002-10-02 | 2010-10-13 | パナソニック株式会社 | Method for controlling nonvolatile memory device |
| JPWO2004031966A1 (en) * | 2002-10-02 | 2006-02-02 | 松下電器産業株式会社 | Method for controlling nonvolatile memory device |
| US7426686B2 (en) | 2003-12-05 | 2008-09-16 | Hon Hai Precision Industry Co., Ltd. | System and method for verifying data integrity |
| CN100370429C (en) * | 2003-12-11 | 2008-02-20 | 鸿富锦精密工业（深圳）有限公司 | System and method for validating integrality of data |
| JP2006031276A (en) * | 2004-07-14 | 2006-02-02 | Sony Corp | Semiconductor integrated circuit, data storage method and data communication equipment |
| JP4645883B2 (en) * | 2004-07-14 | 2011-03-09 | ソニー株式会社 | Semiconductor integrated circuit, data storage method, and data communication apparatus |
| US7925821B2 (en) | 2007-02-05 | 2011-04-12 | Sony Corporation | Nonvolatile semiconductor storage device and method of managing the same |
| JP2010152514A (en) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | Memory system |
| US8706988B2 (en) | 2008-12-24 | 2014-04-22 | Kabushiki Kaisha Toshiba | Memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3232089B2 (en) | Method and apparatus for updating information in a memory and use of the method and apparatus on a memory card | |
| US6330634B1 (en) | External storage apparatus having redundant boot blocks, and data processing method therefor | |
| US7240178B2 (en) | Non-volatile memory and non-volatile memory data rewriting method | |
| JP2990181B1 (en) | Flash memory, microcomputer having flash memory, and method of storing program in flash memory | |
| EP1403771A1 (en) | Non-volatile memory control method | |
| EP1524603B1 (en) | Data management apparatus and method for a non-volatile memory | |
| US6516400B1 (en) | Data storage, data processing system and method | |
| KR100370893B1 (en) | Flash memory unit and control method of flash memory | |
| JPH10240629A (en) | Intra-memory information updating method | |
| JP2008033801A (en) | Memory data management device | |
| JP2004046453A (en) | Single chip microcomputer and boot sector switching method | |
| US6925522B2 (en) | Device and method capable of changing codes of micro-controller | |
| JPH07248978A (en) | Nonvolatile memory | |
| JPS6234260A (en) | Access system for nonvolatile memory | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JP4127307B2 (en) | Data storage device, data processing system, data processing method, and data processing device | |
| JP2910745B2 (en) | Storage device and data processing method | |
| JP3924568B2 (en) | Data access control method and data access control program in flash memory | |
| JP5060088B2 (en) | Flash memory control system and control method thereof | |
| JPH06180674A (en) | Data storage device | |
| JP4200362B2 (en) | Recording medium recording control method, recording control apparatus, and electronic apparatus | |
| JP2003050747A (en) | Method for rewriting data of non-volatile memory | |
| JP4580724B2 (en) | Nonvolatile memory control method | |
| KR100216045B1 (en) | Bit arithmetic processing method and apparatus of programmable controller | |
| US6338100B1 (en) | Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source |