JPH1023662A - Surge protective circuit - Google Patents
Surge protective circuitInfo
- Publication number
- JPH1023662A JPH1023662A JP17376196A JP17376196A JPH1023662A JP H1023662 A JPH1023662 A JP H1023662A JP 17376196 A JP17376196 A JP 17376196A JP 17376196 A JP17376196 A JP 17376196A JP H1023662 A JPH1023662 A JP H1023662A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- supply terminal
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、バイポーラ・Ｃ
−ＭＯＳおよびＢｉ−ＣＭＯＳで構成された半導体チッ
プからなる半導体集積回路において、複数の電源電圧供
給端子（以下、電源端子という）がある場合に適応でき
るサージ保護回路に関するものである。TECHNICAL FIELD The present invention relates to a bipolar C
The present invention relates to a surge protection circuit applicable to a semiconductor integrated circuit including a semiconductor chip composed of MOS and Bi-CMOS when there are a plurality of power supply voltage supply terminals (hereinafter referred to as power supply terminals).
【０００２】[0002]
【従来の技術】図５に、従来のこの種のサージ保護回路
の一例を示す。このサージ保護回路の構成は、バイポー
ラＩＣの信号の入出力端子および電源端子によく利用さ
れるものである。図６は、図５のサージ保護回路をＣ−
ＭＯＳ＿ＩＣに適用した場合の構成例である。2. Description of the Related Art FIG. 5 shows an example of a conventional surge protection circuit of this kind. This configuration of the surge protection circuit is often used for a signal input / output terminal and a power supply terminal of a bipolar IC. FIG. 6 shows the surge protection circuit of FIG.
It is a configuration example when applied to MOS_IC.
【０００３】図５・図６において、Ｄ１ａ・Ｄ２ａは、
外部端子（アノード）と電源（カソード）間に接続され
たサージ保護ダイオード、Ｄ１ｂ・Ｄ２ｂ・Ｄ３ｂ・Ｄ
４ｂは、外部端子（カソード）と接地（アノード）間に
接続されたサージ保護ダイオードである。また、回路１
・回路２はそれぞれ独立した電源端子を持つ能動回路で
ある。In FIGS. 5 and 6, D1a and D2a are:
A surge protection diode connected between an external terminal (anode) and a power supply (cathode), D1b / D2b / D3b / D
4b is a surge protection diode connected between an external terminal (cathode) and ground (anode). Circuit 1
The circuit 2 is an active circuit having independent power supply terminals.
【０００４】次に、動作について説明する。図５・図６
において、まず、信号入出力端子に負側のサージパルス
が印加された場合、印加されたサージ電流は、この信号
入力端子（カソード）と接地端子（アノード）間に接続
された保護ダイオード（Ｄ１ｂ・Ｄ２ｂ）を通過し、接
地端子に抜けることとなる。Next, the operation will be described. 5 and 6
First, when a negative surge pulse is applied to the signal input / output terminal, the applied surge current is applied to the protection diode (D1b.multidot.D) connected between the signal input terminal (cathode) and the ground terminal (anode). D2b) and escape to the ground terminal.
【０００５】次に、信号入出力端子に正側のサージパル
スが印加された場合、印加されたサージ電流は、この信
号入力端子（アノード）と電源端子（カソード）間に接
続された保護ダイオード（Ｄ１ａ・Ｄ２ａ）を通過し、
一旦、電源端子を経由しその後内部回路を通過し接地端
子に抜けることとなる。Next, when a positive surge pulse is applied to the signal input / output terminal, the applied surge current is applied to a protection diode (a cathode) connected between the signal input terminal (anode) and the power supply terminal (cathode). D1a / D2a),
Once through the power supply terminal, it then passes through the internal circuit and escapes to the ground terminal.
【０００６】同様に、電源端子に負側のサージパルスが
印加された場合、印加されたサージ電流はこの電源端子
（カソード）と接地端子（アノード）間に接続された保
護ダイオード（Ｄ３ｂ・Ｄ４ｂ）を通過し接地端子に抜
けることとなる。Similarly, when a negative surge pulse is applied to the power supply terminal, the applied surge current is applied to the protection diodes (D3b and D4b) connected between the power supply terminal (cathode) and the ground terminal (anode). And passes to the ground terminal.
【０００７】次に、電源端子に正側のサージパルスが印
加された場合、印加されたサージ電流は保護ダイオード
を通過することなく直接内部回路を通過し接地端子に抜
けることとなる。このように、端子に印加されたサージ
電流は、最終的に接地端子に抜けるが、その極性により
経路が異なる。Next, when a positive surge pulse is applied to the power supply terminal, the applied surge current passes directly through the internal circuit without passing through the protection diode and escapes to the ground terminal. As described above, the surge current applied to the terminal eventually flows to the ground terminal, but the path differs depending on the polarity.
【０００８】[0008]
【発明が解決しようとする課題】従来のサージ保護回路
は、以上のように構成されているので、電源端子に正側
のサージパルスが印加された場合、この電源端子が電源
電圧を供給している回路のみでサージ電流を吸収されて
いることとなる。そのため、従来の構成では、ある電源
端子が電源電圧を供給している回路部の規模が小さい場
合、サージ電流を吸収することができる素子が少ないた
め、その電源端子の正側のサージ耐量が低下する問題点
があった。Since the conventional surge protection circuit is configured as described above, when a positive surge pulse is applied to the power supply terminal, the power supply terminal supplies the power supply voltage. In other words, the surge current is absorbed only by the circuit in which it is located. Therefore, in the conventional configuration, when the size of the circuit section to which a certain power supply terminal supplies the power supply voltage is small, the number of elements capable of absorbing the surge current is small, and the surge withstand capability on the positive side of the power supply terminal is reduced. There was a problem to do.
【０００９】この発明は、上記のような問題点を解決す
るためになされたもので、比較的規模が小さい回路部の
電源端子において効果的にサージ耐量を向上することを
目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to effectively improve the surge withstand capability at a power supply terminal of a relatively small circuit portion.
【００１０】第１の発明は、他回路へのサージ吸収経路
を確保して、的確にサージ耐量を向上できるサージ保護
回路を得ようとするものである。A first aspect of the present invention is to provide a surge protection circuit which can secure a surge absorption path to another circuit and can accurately improve a surge resistance.
【００１１】第２の発明は、比較的規模の小さい回路に
ついて、他回路へのサージ吸収経路を確保して、的確に
サージ耐量を向上できるサージ保護回路を得ようとする
ものである。A second aspect of the present invention is to provide a surge protection circuit capable of appropriately improving a surge withstand voltage by securing a surge absorption path to another circuit for a relatively small-scale circuit.
【００１２】第３の発明は、他回路および接地へのサー
ジ吸収経路を確保して、的確にサージ耐量を向上できる
サージ保護回路を得ようとするものである。A third aspect of the present invention is to provide a surge protection circuit capable of securing a surge absorption path to another circuit and the ground, and appropriately improving a surge withstand capability.
【００１３】第４の発明は、ＣＭＯＳ素子からなるサー
ジ保護ダイオードを接続し他回路へのサージ吸収経路を
確保して、的確にサージ耐量を向上できるサージ保護回
路を得ようとするものである。A fourth aspect of the present invention is to provide a surge protection circuit which can connect a surge protection diode composed of a CMOS element and secure a surge absorption path to other circuits, thereby accurately improving a surge withstand capability.
【００１４】第５の発明は、ＣＭＯＳ素子からなるサー
ジ保護ダイオードを接続し他回路および接地へのサージ
吸収経路を確保して、的確にサージ耐量を向上できるサ
ージ保護回路を得ようとするものである。According to a fifth aspect of the present invention, there is provided a surge protection circuit which connects a surge protection diode formed of a CMOS element and secures a surge absorption path to other circuits and the ground, thereby accurately improving a surge withstand capability. is there.
【００１５】第６の発明は、他回路との双方向のサージ
吸収経路を確保して、的確にサージ耐量を向上できるサ
ージ保護回路を得ようとするものである。A sixth aspect of the present invention is to provide a surge protection circuit which can secure a bidirectional surge absorption path with another circuit and can accurately improve a surge withstand capability.
【００１６】第７の発明は、他回路との双方向のサージ
吸収経路および接地とのサージ吸収経路を確保して、的
確にサージ耐量を向上できるサージ保護回路を得ようと
するものである。A seventh aspect of the present invention is to provide a surge protection circuit which can secure a bidirectional surge absorption path to another circuit and a surge absorption path to the ground, and can appropriately improve a surge withstand capability.
【００１７】[0017]
【課題を解決するための手段】第１の発明のサージ保護
回路においては、第１の回路と、第２の回路と、前記第
１の回路に電源電圧を供給するための第１の電源電圧供
給端子と、前記第２の回路に前記第１の電源電圧供給端
子と同一の電源電圧を供給するための第２の電源電圧供
給端子とを備えた半導体集積回路における電源電圧供給
端子のサージ保護回路において、前記第１の電源電圧供
給端子と前記第２の電源電圧供給端子との間に、サージ
保護ダイオードを接続し、他回路へのサージ吸収経路を
確保するようにしたことを特徴とする。According to a first aspect of the present invention, a surge protection circuit includes a first circuit, a second circuit, and a first power supply voltage for supplying a power supply voltage to the first circuit. Surge protection of a power supply voltage supply terminal in a semiconductor integrated circuit having a supply terminal and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. In the circuit, a surge protection diode is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal to secure a surge absorption path to another circuit. .
【００１８】第２の発明のサージ保護回路においては、
比較的規模の小さい第１の回路と、前記第１の回路より
も比較的規模の大きい第２の回路と、前記第１の回路に
電源電圧を供給するための第１の電源電圧供給端子と、
前記第２の回路に前記第１の電源電圧供給端子と同一の
電源電圧を供給するための第２の電源電圧供給端子とを
備えた半導体集積回路における電源電圧供給端子のサー
ジ保護回路において、前記第１の電源電圧供給端子と前
記第２の電源電圧供給端子との間に、第１の電源電圧供
給端子から第２の電源電圧供給端子方向に、サージ保護
ダイオードを接続し、他回路へのサージ吸収経路を確保
するようにしたことを特徴とする。In the surge protection circuit of the second invention,
A first circuit having a relatively small scale, a second circuit having a relatively large scale than the first circuit, and a first power supply voltage supply terminal for supplying a power supply voltage to the first circuit. ,
In a surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit having a first power supply voltage supply terminal and a second power supply voltage supply terminal for supplying the same power supply voltage to the second circuit, A surge protection diode is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal in the direction from the first power supply voltage supply terminal to the second power supply voltage supply terminal, and is connected to another circuit. It is characterized in that a surge absorption path is secured.
【００１９】第３の発明のサージ保護回路においては、
第１の回路と、第２の回路と、前記第１の回路に電源電
圧を供給するための第１の電源電圧供給端子と、前記第
２の回路に前記第１の電源電圧供給端子と同一の電源電
圧を供給するための第２の電源電圧供給端子とを備えた
半導体集積回路における電源電圧供給端子のサージ保護
回路において、前記第１の電源電圧供給端子および前記
第２の電源電圧供給端子と接地間に、サージ保護ダイオ
ードをそれぞれ接続するとともに、前記第１の電源電圧
供給端子と前記第２の電源電圧供給端子との間に、サー
ジ保護ダイオードを接続し、他回路へのサージ吸収経路
を確保するようにしたことを特徴とする。In the surge protection circuit according to the third invention,
A first circuit, a second circuit, a first power supply voltage supply terminal for supplying a power supply voltage to the first circuit, and the same second power supply terminal as the first power supply voltage supply terminal for the second circuit. A first power supply voltage supply terminal and a second power supply voltage supply terminal in a surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit having a second power supply voltage supply terminal for supplying a second power supply voltage. And a ground, and a surge protection diode is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal, and a surge absorption path to another circuit is connected. The feature is that it is ensured.
【００２０】第４の発明のサージ保護回路においては、
第１の回路と、第２の回路と、前記第１の回路に電源電
圧を供給するための第１の電源電圧供給端子と、前記第
２の回路に前記第１の電源電圧供給端子と同一の電源電
圧を供給するための第２の電源電圧供給端子とを備えた
半導体集積回路における電源電圧供給端子のサージ保護
回路において、前記第１の電源電圧供給端子と前記第２
の電源電圧供給端子との間に、ＣＭＯＳ素子からなるサ
ージ保護ダイオードを接続し、他回路へのサージ吸収経
路を確保するようにしたことを特徴とする。In the surge protection circuit according to a fourth aspect,
A first circuit, a second circuit, a first power supply voltage supply terminal for supplying a power supply voltage to the first circuit, and the same second power supply terminal as the first power supply voltage supply terminal for the second circuit. A surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit having a second power supply voltage supply terminal for supplying the first power supply voltage and the second power supply voltage supply terminal.
A surge protection diode made of a CMOS element is connected between the power supply voltage supply terminal and the power supply voltage supply terminal to secure a surge absorption path to another circuit.
【００２１】第５の発明のサージ保護回路においては、
第１の回路と、第２の回路と、前記第１の回路に電源電
圧を供給するための第１の電源電圧供給端子と、前記第
２の回路に前記第１の電源電圧供給端子と同一の電源電
圧を供給するための第２の電源電圧供給端子とを備えた
半導体集積回路における電源電圧供給端子のサージ保護
回路において、前記第１の電源電圧供給端子および前記
第２の電源電圧供給端子と接地間に、ＣＭＯＳ素子から
なるサージ保護ダイオードをそれぞれ接続するととも
に、前記第１の電源電圧供給端子と前記第２の電源電圧
供給端子との間に、ＣＭＯＳ素子からなるサージ保護ダ
イオードを接続し、他回路へのサージ吸収経路を確保す
るようにしたことを特徴とする。In a surge protection circuit according to a fifth aspect of the present invention,
A first circuit, a second circuit, a first power supply voltage supply terminal for supplying a power supply voltage to the first circuit, and the same second power supply terminal as the first power supply voltage supply terminal for the second circuit. A first power supply voltage supply terminal and a second power supply voltage supply terminal in a surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit having a second power supply voltage supply terminal for supplying a second power supply voltage. A surge protection diode made of a CMOS device is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal, and a surge protection diode made of a CMOS device is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal. In addition, a surge absorption path to another circuit is secured.
【００２２】第６の発明のサージ保護回路においては、
第１の回路と、第２の回路と、前記第１の回路に電源電
圧を供給するための第１の電源電圧供給端子と、前記第
２の回路に前記第１の電源電圧供給端子と同一の電源電
圧を供給するための第２の電源電圧供給端子とを備えた
半導体集積回路における電源電圧供給端子のサージ保護
回路において、前記第１の電源電圧供給端子と前記第２
の電源電圧供給端子との間に、サージ保護ダイオードを
逆並列に接続し、双方向でのサージ吸収経路を確保する
ようにしたことを特徴とする。In a surge protection circuit according to a sixth aspect,
A first circuit, a second circuit, a first power supply voltage supply terminal for supplying a power supply voltage to the first circuit, and the same second power supply terminal as the first power supply voltage supply terminal for the second circuit. A surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit having a second power supply voltage supply terminal for supplying the first power supply voltage and the second power supply voltage supply terminal.
A surge protection diode is connected in anti-parallel between the power supply voltage supply terminal and the power supply voltage supply terminal to secure a bidirectional surge absorption path.
【００２３】第７の発明のサージ保護回路においては、
第１の回路と、第２の回路と、前記第１の回路に電源電
圧を供給するための第１の電源電圧供給端子と、前記第
２の回路に前記第１の電源電圧供給端子と同一の電源電
圧を供給するための第２の電源電圧供給端子とを備えた
半導体集積回路における電源電圧供給端子のサージ保護
回路において、前記第１の電源電圧供給端子および前記
第２の電源電圧供給端子と接地間に、サージ保護ダイオ
ードをそれぞれ接続するとともに、前記第１の電源電圧
供給端子と前記第２の電源電圧供給端子との間に、サー
ジ保護ダイオードを逆並列に接続し、双方向でのサージ
吸収経路を確保するようにしたことを特徴とする。In a surge protection circuit according to a seventh aspect of the present invention,
A first circuit, a second circuit, a first power supply voltage supply terminal for supplying a power supply voltage to the first circuit, and the same second power supply terminal as the first power supply voltage supply terminal for the second circuit. A first power supply voltage supply terminal and a second power supply voltage supply terminal in a surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit having a second power supply voltage supply terminal for supplying a second power supply voltage. A surge protection diode is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal, and a surge protection diode is connected in anti-parallel between the first power supply voltage supply terminal and the second power supply voltage supply terminal. It is characterized in that a surge absorption path is secured.
【００２４】この発明の実施の形態においては、次のよ
うな課題解決手段を有する。この発明におけるサージ保
護回路は、規模が小さい回路部の電源端子（アノード）
と他の電源端子（カソード）間に保護ダイオードを接続
することにより、印加されたサージ電流は保護ダイオー
ドを介し他の電源端子に接続された回路部も通過し接地
端子に抜けることができるようにしたものである。The embodiments of the present invention have the following means for solving the problems. The surge protection circuit according to the present invention is a power supply terminal (anode) of a small circuit portion.
By connecting a protection diode between the power supply terminal and the other power supply terminal (cathode), the applied surge current can also pass through the circuit section connected to the other power supply terminal via the protection diode and escape to the ground terminal. It was done.
【００２５】この発明におけるサージ保護回路は、規模
が小さい回路部の電源端子と他の電源端子間に保護ダイ
オードを接続することで印加されたサージ電流を吸収さ
せる経路を増やし、その電源端子が電源電圧を供給して
いる回路部のみでサージ電流を吸収することを避け、サ
ージを吸収するために必要な回路規模分サージ電流を吸
収させる経路を設けることは可能となる。According to the surge protection circuit of the present invention, a protection diode is connected between a power supply terminal of a small circuit portion and another power supply terminal to increase a path for absorbing the applied surge current. It is possible to avoid the surge current being absorbed only by the circuit section that supplies the voltage, and to provide a path for absorbing the surge current for the circuit size necessary for absorbing the surge.
【００２６】[0026]
実施の形態１．この発明の一実施形態を図について説明
する。図１は、この発明の一実施形態によるサージ保護
回路を示す。図１において、Ｄ１ａ・Ｄ２ａは、外部端
子（アノード）と電源（カソード）間に接続されたサー
ジ保護ダイオード、Ｄ１ｂ・Ｄ２ｂ・Ｄ３ｂ・Ｄ４ｂ
は、外部端子（カソード）と接地（アノード）間に接続
されたサージ保護ダイオードである。Ｄ５はバイポーラ
素子からなるサージ保護ダイオードである。Embodiment 1 FIG. One embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a surge protection circuit according to an embodiment of the present invention. In FIG. 1, D1a and D2a are surge protection diodes connected between an external terminal (anode) and a power supply (cathode), and D1b, D2b, D3b, and D4b.
Is a surge protection diode connected between an external terminal (cathode) and ground (anode). D5 is a surge protection diode composed of a bipolar element.
【００２７】また、回路１・回路２はそれぞれ独立した
電源端子１・電源端子２を持つ能動回路であり、回路１
は比較的規模が小さく、回路２は回路１に比べて規模が
比較的大きい。電源端子１・電源端子２は、回路１・回
路２に同一電圧をそれぞれ供給する。この実施の形態１
と従来例との相違点は、電源端子（アノード）と他の電
源端子（カソード）間に接続された保護ダイオードＤ５
を保有している点である。The circuit 1 and the circuit 2 are active circuits having independent power supply terminals 1 and 2 respectively.
Is relatively small in scale, and circuit 2 is relatively large in scale as compared to circuit 1. The power supply terminal 1 and the power supply terminal 2 supply the same voltage to the circuit 1 and the circuit 2, respectively. Embodiment 1
Is different from the conventional example in that a protection diode D5 connected between a power supply terminal (anode) and another power supply terminal (cathode) is provided.
It is the point that has.
【００２８】次に、動作について説明する。まず、信号
入出力端子に負側のサージパルスが印加された場合と、
信号入出力端子に正側のサージパルスが印加された場
合、および、電源端子に負側のサージパルスが印加され
た場合については従来の構成と同様である。Next, the operation will be described. First, when a negative-side surge pulse is applied to the signal input / output terminal,
The case where a positive surge pulse is applied to the signal input / output terminal and the case where a negative surge pulse is applied to the power supply terminal are the same as in the conventional configuration.
【００２９】次に、電源端子に正側のサージパルスが印
加された場合、従来の構成と同様に印加されたサージ電
流の一部は保護ダイオード通過することなく直接内部回
路を通過し接地端子に抜けるが、残りのサージ電流は、
この発明におけるサージ保護回路は、電源端子（アノー
ド）と他の電源端子（カソード）間に接続された保護ダ
イオードＤ５を通過し、別の回路を通過し接地端子に抜
けることになる。Next, when a positive-side surge pulse is applied to the power supply terminal, a part of the applied surge current passes through the internal circuit directly without passing through the protection diode and goes to the ground terminal as in the conventional configuration. But the remaining surge current is
The surge protection circuit according to the present invention passes through the protection diode D5 connected between the power supply terminal (anode) and another power supply terminal (cathode), passes through another circuit, and escapes to the ground terminal.
【００３０】このように、その電源端子が電源電圧を供
給している回路部のみでサージ電流を吸収することな
く、サージを吸収するために必要な回路規模分サージ電
流を吸収させる経路を設けることができる。As described above, a path for absorbing a surge current corresponding to a circuit size necessary for absorbing a surge without providing a surge current only in a circuit section whose power supply terminal supplies a power supply voltage is provided. Can be.
【００３１】実施の形態２．なお、上記実施の形態１で
はバイポーラ素子を使用した例を示したが、図２に示す
ように、Ｃ−ＭＯＳ素子にて構成してもよい。図２にお
いて、Ｄ１ａ・Ｄ２ａは、外部端子（アノード）と電源
（カソード）間に接続されたサージ保護ダイオード、Ｄ
１ｂ・Ｄ２ｂ・Ｄ３ｂ・Ｄ４ｂは、外部端子（カソー
ド）と接地（アノード）間に接続されたサージ保護ダイ
オードである。Ｄ５はＣＭＯＳ素子からなるサージ保護
ダイオードである。Embodiment 2 In the first embodiment, an example in which a bipolar element is used is shown. However, as shown in FIG. 2, a C-MOS element may be used. In FIG. 2, D1a and D2a are surge protection diodes connected between an external terminal (anode) and a power supply (cathode).
1b, D2b, D3b, and D4b are surge protection diodes connected between an external terminal (cathode) and ground (anode). D5 is a surge protection diode composed of a CMOS device.
【００３２】また、回路１・回路２はそれぞれ独立した
電源端子１・電源端子２を持つ能動回路であり、回路１
は比較的規模が小さく、回路２は回路１に比べて規模が
比較的大きい。電源端子１・電源端子２は、回路１・回
路２に同一電圧をそれぞれ供給する。The circuit 1 and the circuit 2 are active circuits having independent power supply terminals 1 and 2, respectively.
Is relatively small in scale, and circuit 2 is relatively large in scale as compared to circuit 1. The power supply terminal 1 and the power supply terminal 2 supply the same voltage to the circuit 1 and the circuit 2, respectively.
【００３３】実施の形態３．また、上記実施の形態では
１方向のサージ吸収経路を適用した例を示したが、図３
・図４に示すように、双方向としてもよく、更に、３経
路以上設けてもよい。Embodiment 3 Further, in the above embodiment, an example in which a one-way surge absorbing path is applied is shown.
-As shown in FIG. 4, it may be bidirectional, and may be provided with three or more paths.
【００３４】図３・図４において、Ｄ１ａ・Ｄ２ａは、
外部端子（アノード）と電源（カソード）間に接続され
たサージ保護ダイオード、Ｄ１ｂ・Ｄ２ｂ・Ｄ３ｂ・Ｄ
４ｂは、外部端子（カソード）と接地（アノード）間に
接続されたサージ保護ダイオードである。Ｄ５・Ｄ６は
バイポーラ素子・ＣＭＯＳ素子からなるサージ保護ダイ
オードである。In FIGS. 3 and 4, D1a and D2a are:
A surge protection diode connected between an external terminal (anode) and a power supply (cathode), D1b / D2b / D3b / D
4b is a surge protection diode connected between an external terminal (cathode) and ground (anode). D5 and D6 are surge protection diodes composed of bipolar elements and CMOS elements.
【００３５】また、回路１・回路２はそれぞれ独立した
電源端子１・電源端子２を持つ能動回路であり、回路１
は比較的規模が小さく、回路２は回路１に比べて規模が
比較的大きい。電源端子１・電源端子２は、回路１・回
路２に同一電圧をそれぞれ供給する。The circuit 1 and the circuit 2 are active circuits having independent power supply terminals 1 and 2, respectively.
Is relatively small in scale, and circuit 2 is relatively large in scale as compared to circuit 1. The power supply terminal 1 and the power supply terminal 2 supply the same voltage to the circuit 1 and the circuit 2, respectively.
【００３６】以上のように、この発明の実施の形態に係
わるサージ保護回路によれば、サージを吸収するために
必要な回路規模分サージ電流を吸収させる経路を設ける
ことが可能なため、その電源端子が電源電圧を供給して
いる回路部のみでサージ電流を吸収しなくなる。そのた
め、この発明の実施の形態におけるサージ保護回路は、
電源端子のサージ耐量を向上することが可能となる。As described above, according to the surge protection circuit according to the embodiment of the present invention, it is possible to provide a path for absorbing a surge current by a circuit size necessary for absorbing the surge, and therefore, the power supply The surge current is no longer absorbed only by the circuit section whose terminal supplies the power supply voltage. Therefore, the surge protection circuit according to the embodiment of the present invention
The surge withstand capability of the power supply terminal can be improved.
【００３７】[0037]
【発明の効果】第１の発明によれば、他回路へのサージ
吸収経路を確保して、的確にサージ耐量を向上できるサ
ージ保護回路を得ることができる。According to the first aspect of the present invention, it is possible to obtain a surge protection circuit capable of securing a surge absorption path to another circuit and appropriately improving a surge withstand capability.
【００３８】第２の発明によれば、比較的規模の小さい
回路について、他回路へのサージ吸収経路を確保して、
的確にサージ耐量を向上できるサージ保護回路を得るこ
とができる。According to the second aspect, a surge absorption path to another circuit is secured for a relatively small-scale circuit,
It is possible to obtain a surge protection circuit capable of accurately improving the surge withstand capability.
【００３９】第３の発明によれば、他回路および接地へ
のサージ吸収経路を確保して、的確にサージ耐量を向上
できるサージ保護回路を得ることができる。According to the third aspect of the present invention, it is possible to obtain a surge protection circuit capable of ensuring a surge absorption path to another circuit and the ground and appropriately improving a surge withstand capability.
【００４０】第４の発明によれば、ＣＭＯＳ素子からな
るサージ保護ダイオードを接続し他回路へのサージ吸収
経路を確保して、的確にサージ耐量を向上できるサージ
保護回路を得ることができる。According to the fourth aspect, it is possible to obtain a surge protection circuit which can connect a surge protection diode formed of a CMOS element and secure a surge absorption path to another circuit, thereby accurately improving a surge withstand capability.
【００４１】第５の発明によれば、ＣＭＯＳ素子からな
るサージ保護ダイオードを接続し他回路および接地への
サージ吸収経路を確保して、的確にサージ耐量を向上で
きるサージ保護回路を得ることができる。According to the fifth aspect of the present invention, it is possible to obtain a surge protection circuit in which a surge protection diode composed of a CMOS element is connected to secure a surge absorption path to another circuit and the ground, and that the surge withstand capability can be accurately improved. .
【００４２】第６の発明によれば、他回路との双方向の
サージ吸収経路を確保して、的確にサージ耐量を向上で
きるサージ保護回路を得ることができる。According to the sixth aspect, it is possible to obtain a surge protection circuit which can secure a bidirectional surge absorption path with other circuits and can accurately improve surge withstand capability.
【００４３】第７の発明によれば、他回路との双方向の
サージ吸収経路および接地とのサージ吸収経路を確保し
て、的確にサージ耐量を向上できるサージ保護回路を得
ることができる。According to the seventh aspect, it is possible to obtain a surge protection circuit which can secure a bidirectional surge absorption path to another circuit and a surge absorption path to the ground, and can accurately improve the surge withstand capability.
【図１】 この発明の一実施形態によるサージ保護回路
を示す回路図である。FIG. 1 is a circuit diagram showing a surge protection circuit according to an embodiment of the present invention.
【図２】 この発明の他の実施の形態を示すサージ保護
回路の回路図である。FIG. 2 is a circuit diagram of a surge protection circuit showing another embodiment of the present invention.
【図３】 この発明の他の実施の形態を示すサージ保護
回路の回路図である。FIG. 3 is a circuit diagram of a surge protection circuit showing another embodiment of the present invention.
【図４】 この発明の他の実施の形態を示すサージ保護
回路の回路図である。FIG. 4 is a circuit diagram of a surge protection circuit showing another embodiment of the present invention.
【図５】 従来のサージ保護回路を示す回路図である。FIG. 5 is a circuit diagram showing a conventional surge protection circuit.
【図６】 従来のサージ保護回路の他の実施の形態を示
す回路図である。FIG. 6 is a circuit diagram showing another embodiment of a conventional surge protection circuit.
Ｄ１ａ・Ｄ２ａ 入出力端子と電源端子間に接続したサ
ージ保護ダイオード、Ｄ１ｂ・Ｄ２ｂ・Ｄ３ｂ・Ｄ４ｂ
外部端子と接地端子間に接続したサージ保護ダイオー
ド、Ｄ５・Ｄ６ この発明による電源端子と電源端子間
に接続したサージ保護ダイオード。D1a / D2a Surge protection diode connected between input / output terminal and power supply terminal, D1b / D2b / D3b / D4b
Surge protection diode connected between external terminal and ground terminal, D5 / D6 Surge protection diode connected between power supply terminals according to the present invention.
Claims (7)
の回路に電源電圧を供給するための第１の電源電圧供給
端子と、前記第２の回路に前記第１の電源電圧供給端子
と同一の電源電圧を供給するための第２の電源電圧供給
端子とを備えた半導体集積回路における電源電圧供給端
子のサージ保護回路において、前記第１の電源電圧供給
端子と前記第２の電源電圧供給端子との間に、サージ保
護ダイオードを接続し、他回路へのサージ吸収経路を確
保するようにしたことを特徴とするサージ保護回路。A first circuit, a second circuit, and the first circuit;
A first power supply voltage supply terminal for supplying a power supply voltage to the circuit, and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. And a surge protection diode between the first power supply voltage supply terminal and the second power supply voltage supply terminal to connect to another circuit. Surge protection circuit characterized by securing a surge absorption path for
第１の回路よりも比較的規模の大きい第２の回路と、前
記第１の回路に電源電圧を供給するための第１の電源電
圧供給端子と、前記第２の回路に前記第１の電源電圧供
給端子と同一の電源電圧を供給するための第２の電源電
圧供給端子とを備えた半導体集積回路における電源電圧
供給端子のサージ保護回路において、前記第１の電源電
圧供給端子と前記第２の電源電圧供給端子との間に、第
１の電源電圧供給端子から第２の電源電圧供給端子方向
に、サージ保護ダイオードを接続し、他回路へのサージ
吸収経路を確保するようにしたことを特徴とするサージ
保護回路。2. A first circuit having a relatively small scale, a second circuit having a relatively large scale than the first circuit, and a first circuit for supplying a power supply voltage to the first circuit. A power supply voltage supply terminal in a semiconductor integrated circuit, comprising: a power supply voltage supply terminal; and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. In the surge protection circuit, a surge protection diode is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal in a direction from the first power supply voltage supply terminal to the second power supply voltage supply terminal. And a surge absorbing circuit for securing a surge absorbing path to other circuits.
の回路に電源電圧を供給するための第１の電源電圧供給
端子と、前記第２の回路に前記第１の電源電圧供給端子
と同一の電源電圧を供給するための第２の電源電圧供給
端子とを備えた半導体集積回路における電源電圧供給端
子のサージ保護回路において、前記第１の電源電圧供給
端子および前記第２の電源電圧供給端子と接地間に、サ
ージ保護ダイオードをそれぞれ接続するとともに、前記
第１の電源電圧供給端子と前記第２の電源電圧供給端子
との間に、サージ保護ダイオードを接続し、他回路への
サージ吸収経路を確保するようにしたことを特徴とする
サージ保護回路。3. A first circuit, a second circuit, and the first circuit.
A first power supply voltage supply terminal for supplying a power supply voltage to the circuit, and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. A surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit comprising: a surge protection diode connected between the first power supply voltage supply terminal, the second power supply voltage supply terminal, and ground; A surge protection circuit comprising a surge protection diode connected between a first power supply voltage supply terminal and the second power supply voltage supply terminal to secure a surge absorption path to another circuit.
の回路に電源電圧を供給するための第１の電源電圧供給
端子と、前記第２の回路に前記第１の電源電圧供給端子
と同一の電源電圧を供給するための第２の電源電圧供給
端子とを備えた半導体集積回路における電源電圧供給端
子のサージ保護回路において、前記第１の電源電圧供給
端子と前記第２の電源電圧供給端子との間に、ＣＭＯＳ
素子からなるサージ保護ダイオードを接続し、他回路へ
のサージ吸収経路を確保するようにしたことを特徴とす
るサージ保護回路。4. A first circuit, a second circuit, and the first circuit.
A first power supply voltage supply terminal for supplying a power supply voltage to the circuit, and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. A surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit, comprising: a CMOS between the first power supply voltage supply terminal and the second power supply voltage supply terminal;
A surge protection circuit characterized by connecting a surge protection diode composed of elements to secure a surge absorption path to other circuits.
の回路に電源電圧を供給するための第１の電源電圧供給
端子と、前記第２の回路に前記第１の電源電圧供給端子
と同一の電源電圧を供給するための第２の電源電圧供給
端子とを備えた半導体集積回路における電源電圧供給端
子のサージ保護回路において、前記第１の電源電圧供給
端子および前記第２の電源電圧供給端子と接地間に、Ｃ
ＭＯＳ素子からなるサージ保護ダイオードをそれぞれ接
続するとともに、前記第１の電源電圧供給端子と前記第
２の電源電圧供給端子との間に、ＣＭＯＳ素子からなる
サージ保護ダイオードを接続し、他回路へのサージ吸収
経路を確保するようにしたことを特徴とするサージ保護
回路。5. A first circuit, a second circuit, and the first circuit.
A first power supply voltage supply terminal for supplying a power supply voltage to the circuit, and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. A surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit comprising: a first power supply voltage supply terminal and a second power supply voltage supply terminal;
A surge protection diode made of a CMOS element is connected between the first power supply voltage supply terminal and the second power supply terminal, and a surge protection diode made of a CMOS element is connected between the first power supply voltage supply terminal and the second power supply voltage supply terminal. A surge protection circuit characterized by securing a surge absorption path.
の回路に電源電圧を供給するための第１の電源電圧供給
端子と、前記第２の回路に前記第１の電源電圧供給端子
と同一の電源電圧を供給するための第２の電源電圧供給
端子とを備えた半導体集積回路における電源電圧供給端
子のサージ保護回路において、前記第１の電源電圧供給
端子と前記第２の電源電圧供給端子との間に、サージ保
護ダイオードを逆並列に接続し、双方向でのサージ吸収
経路を確保するようにしたことを特徴とするサージ保護
回路。6. A first circuit, a second circuit, and the first circuit.
A first power supply voltage supply terminal for supplying a power supply voltage to the circuit, and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. In a surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit comprising: a surge protection diode connected in anti-parallel between the first power supply voltage supply terminal and the second power supply voltage supply terminal; A surge protection circuit characterized by securing a bidirectional surge absorption path.
の回路に電源電圧を供給するための第１の電源電圧供給
端子と、前記第２の回路に前記第１の電源電圧供給端子
と同一の電源電圧を供給するための第２の電源電圧供給
端子とを備えた半導体集積回路における電源電圧供給端
子のサージ保護回路において、前記第１の電源電圧供給
端子および前記第２の電源電圧供給端子と接地間に、サ
ージ保護ダイオードをそれぞれ接続するとともに、前記
第１の電源電圧供給端子と前記第２の電源電圧供給端子
との間に、サージ保護ダイオードを逆並列に接続し、双
方向でのサージ吸収経路を確保するようにしたことを特
徴とするサージ保護回路。7. A first circuit, a second circuit, and the first circuit.
A first power supply voltage supply terminal for supplying a power supply voltage to the circuit, and a second power supply voltage supply terminal for supplying the same power supply voltage as the first power supply voltage supply terminal to the second circuit. A surge protection circuit for a power supply voltage supply terminal in a semiconductor integrated circuit comprising: a surge protection diode connected between the first power supply voltage supply terminal, the second power supply voltage supply terminal, and ground; A surge protection diode is connected in anti-parallel between a first power supply voltage supply terminal and the second power supply voltage supply terminal to secure a bidirectional surge absorption path. Protection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17376196A JPH1023662A (en) | 1996-07-03 | 1996-07-03 | Surge protective circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17376196A JPH1023662A (en) | 1996-07-03 | 1996-07-03 | Surge protective circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1023662A true JPH1023662A (en) | 1998-01-23 |
Family
ID=15966662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17376196A Pending JPH1023662A (en) | 1996-07-03 | 1996-07-03 | Surge protective circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1023662A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388857B1 (en) | 1999-07-23 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit device with improved surge resistance |
| JP2009124672A (en) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | Semiconductor integrated circuit |
| JP2019057617A (en) * | 2017-09-21 | 2019-04-11 | 新日本無線株式会社 | Protection circuit |
| CN111316554A (en) * | 2018-09-27 | 2020-06-19 | 富士电机株式会社 | Power conversion device |
-
1996
- 1996-07-03 JP JP17376196A patent/JPH1023662A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388857B1 (en) | 1999-07-23 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit device with improved surge resistance |
| US6521951B2 (en) | 1999-07-23 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit device with improved surge resistance |
| JP2009124672A (en) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | Semiconductor integrated circuit |
| JP2019057617A (en) * | 2017-09-21 | 2019-04-11 | 新日本無線株式会社 | Protection circuit |
| CN111316554A (en) * | 2018-09-27 | 2020-06-19 | 富士电机株式会社 | Power conversion device |
| CN111316554B (en) * | 2018-09-27 | 2023-09-22 | 富士电机株式会社 | Power conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8427801B2 (en) | Rectifier circuit | |
| US6215634B1 (en) | Drive circuit for power device | |
| JP4719746B2 (en) | Cascode rectifier | |
| JPH02266712A (en) | Semiconductor device | |
| US6809561B2 (en) | Semiconductor power converting apparatus | |
| JPH088391A (en) | Semiconductor circuit | |
| US5986862A (en) | Electrostatic discharge protection circuit | |
| US6590263B2 (en) | ESD protection configuration for signal inputs and outputs in semiconductor devices with substrate isolation | |
| US5737200A (en) | Semiconductor device protection method | |
| JPH1023662A (en) | Surge protective circuit | |
| JPH11262242A (en) | Semiconductor element drive circuit and power conversion device using the same | |
| US4740719A (en) | Semiconductor integrated circuit device | |
| US20020093775A1 (en) | Esd protection in mixed signal ics | |
| JP2870514B2 (en) | Semiconductor device | |
| JP3703595B2 (en) | Electronic circuit equipment | |
| JPS60257576A (en) | Protective circuit for input to mis type field-effect semiconductor device | |
| US6157239A (en) | Integrated full bridge circuit with four transistors | |
| JPH0494161A (en) | Input-output protection device for integrated circuit | |
| JP2848674B2 (en) | Semiconductor integrated circuit device | |
| JPH09130217A (en) | Semiconductor device | |
| US11728803B2 (en) | Multichannel switch integrated circuit | |
| JP2715593B2 (en) | Semiconductor integrated circuit | |
| US20240170960A1 (en) | Protection of an integrated circuit against electrostatic discharges | |
| KR20100080186A (en) | Power transformation circuit | |
| JP3198266B2 (en) | Power semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040414 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A02 | Decision of refusal |
Effective date: 20040810 Free format text: JAPANESE INTERMEDIATE CODE: A02 |