JPH10229327A - Frequency adjustment device for oscillation circuit - Google Patents
Frequency adjustment device for oscillation circuitInfo
- Publication number
- JPH10229327A JPH10229327A JP9031981A JP3198197A JPH10229327A JP H10229327 A JPH10229327 A JP H10229327A JP 9031981 A JP9031981 A JP 9031981A JP 3198197 A JP3198197 A JP 3198197A JP H10229327 A JPH10229327 A JP H10229327A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- frequency
- oscillation frequency
- oscillation circuit
- frequency adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、集積回路に使用さ
れるＲＣ発振回路の発振周波数を誤差調整するのに好適
な発振回路の周波数調整装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency adjusting device for an oscillation circuit, which is suitable for adjusting an oscillation frequency of an RC oscillation circuit used in an integrated circuit.
【０００２】[0002]
【従来の技術】クロック信号入力を必要とするマイクロ
コンピュータ等の集積回路は、発振回路を外部接続し自
分自身でクロック信号を作成する集積回路、外部からク
ロック信号の供給を受ける集積回路、の２種類に大別さ
れる。前者の集積回路において、ＲＣ発振回路は、構成
素子の一部である抵抗を集積回路に内蔵すると共にコン
デンサを集積回路に外部接続するものが多い（前記コン
デンサを集積回路に内蔵する場合もある）。ここで、Ｒ
Ｃ発振回路の発振周波数は、集積回路の１ロット毎にば
らついており、期待する発振周波数となる様に現状の誤
差を有する発振周波数を調整する必要がある。2. Description of the Related Art Integrated circuits such as microcomputers that require a clock signal input include an integrated circuit that externally connects an oscillation circuit to generate a clock signal by itself, and an integrated circuit that receives a clock signal from the outside. Broadly classified into types. In the former integrated circuit, in many cases, the RC oscillation circuit has a resistor that is a part of a component incorporated in the integrated circuit and a capacitor externally connected to the integrated circuit (the capacitor may be incorporated in the integrated circuit in some cases). . Where R
The oscillation frequency of the C oscillation circuit varies for each lot of the integrated circuit, and it is necessary to adjust the oscillation frequency having the current error so that the expected oscillation frequency is obtained.
【０００３】ＲＣ発振回路の発振周波数の調整方法とし
て、（１）コンデンサを可変容量コンデンサ（トリマ
ー）とし、各集積回路毎に、可変容量コンデンサの容量
を調整して期待する発振周波数に合わせ込む方法、
（２）ロット内から代表サンプルを任意選択し、コンデ
ンサの容量を期待する発振周波数となる様に合わせ込
み、当該容量のコンデンサを各集積回路に外部接続する
方法等があり、従来は何れかの方法で対応していた。As a method of adjusting the oscillation frequency of the RC oscillation circuit, (1) a method in which a capacitor is a variable capacitor (trimmer), and the capacitance of the variable capacitor is adjusted for each integrated circuit to match the expected oscillation frequency. ,
(2) There is a method in which a representative sample is arbitrarily selected from a lot, the capacitance of the capacitor is adjusted so as to have an expected oscillation frequency, and a capacitor having the capacitance is externally connected to each integrated circuit. Was responded in a way.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、調整方
法（１）の場合、各集積回路毎に可変容量コンデンサを
設けてその容量を調整しなければならない為、期待する
発振周波数は得られる様になるが、その反面、手間が掛
かると共にコスト高となる問題がある。また、調整方法
（２）の場合、ロット内の代表サンプルを任意選択する
だけでコンデンサの容量を固定してしまう為、ロット内
で素子特性のバラツキがある場合は、発振周波数が期待
値から外れてしまう問題がある。However, in the case of the adjusting method (1), an expected oscillation frequency can be obtained because a variable capacitor must be provided for each integrated circuit to adjust the capacitance. On the other hand, however, there is a problem that it takes time and costs. In the case of the adjustment method (2), the capacitance of the capacitor is fixed only by arbitrarily selecting a representative sample in the lot. Therefore, if there is a variation in element characteristics in the lot, the oscillation frequency may be out of the expected value. There is a problem.
【０００５】そこで、本発明は、ＲＣ発振回路の発振周
波数を容易に調整できる発振回路の周波数調整装置を提
供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide an oscillation circuit frequency adjusting device capable of easily adjusting the oscillation frequency of an RC oscillation circuit.
【０００６】[0006]
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、抵抗及びコンデンサ
から成るＲＣ発振回路の発振出力を使用する集積回路で
あって、前記ＲＣ発振回路の発振周波数を調整する装置
において、前記抵抗の抵抗値又は前記コンデンサの容量
の何れか一方を可変とする発振定数調整素子と、通常動
作を実行する為の第１プログラム領域、発振周波数の誤
差を検出する為の第２プログラム領域から成り、リセッ
ト解除後は、前記第２プログラム領域が指定される様に
構成されて成るプログラムメモリと、前記集積回路の内
部素子のバラツキに起因する前記ＲＣ発振回路の発振周
波数の誤差を調整する為の補正データが、前記プログラ
ムメモリの第２プログラム領域の命令の解読結果に基づ
き書き込まれる補正メモリと、から成り、前記補正メモ
リからの補正データに従って前記発振定数調整素子を制
御し、この時の発振周波数が期待する発振周波数となる
まで前記補正メモリの補正データの書き換えを繰り返す
ことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and is an integrated circuit using an oscillation output of an RC oscillation circuit comprising a resistor and a capacitor. In an apparatus for adjusting an oscillation frequency of an oscillation circuit, an oscillation constant adjustment element for changing one of a resistance value of the resistor and a capacitance of the capacitor, a first program area for executing a normal operation, and an oscillation frequency adjustment element. A second program area for detecting an error, a program memory configured to designate the second program area after reset release, and the RC memory due to a variation in internal elements of the integrated circuit. Correction data for adjusting the oscillation frequency error of the oscillation circuit is written based on the result of decoding the instruction in the second program area of the program memory. And controlling the oscillation constant adjusting element according to the correction data from the correction memory, and repeatedly rewriting the correction data in the correction memory until the oscillation frequency at this time reaches the expected oscillation frequency. I do.
【０００７】また、前記発振定数調整素子は、前記抵抗
の抵抗値を調整する複数の発振周波数調整用抵抗であ
り、前記複数の発振周波数調整用抵抗は、前記補正デー
タに従って前記抵抗に選択的に接続されることを特徴と
する。特に、前記複数の発振周波数調整用抵抗は、順
次、２のｎ乗（ｎ＝０、１、２・・・）の抵抗値を有す
ることを特徴とする。Further, the oscillation constant adjustment element is a plurality of oscillation frequency adjustment resistors for adjusting the resistance value of the resistor, and the plurality of oscillation frequency adjustment resistors are selectively connected to the resistor according to the correction data. It is characterized by being connected. In particular, the plurality of oscillation frequency adjusting resistors sequentially have a resistance value of 2 n (n = 0, 1, 2,...).
【０００８】また、前記発振定数調整素子は、前記コン
デンサの容量を調整する複数の発振周波数調整用コンデ
ンサであり、前記複数の発振周波数調整用コンデンサ
は、前記補正データに従って前記コンデンサに選択的に
接続されることを特徴とする。特に、前記複数の発振周
波数調整用コンデンサは、順次、２のｎ乗（ｎ＝０、
１、２・・・）の容量を有することを特徴とする。Further, the oscillation constant adjustment element is a plurality of oscillation frequency adjustment capacitors for adjusting the capacitance of the capacitor, and the plurality of oscillation frequency adjustment capacitors are selectively connected to the capacitor according to the correction data. It is characterized by being performed. In particular, the plurality of capacitors for adjusting the oscillation frequency are sequentially raised to the power of 2 n (n = 0,
1, 2,...).
【０００９】また、前記発振周波数が期待する発振周波
数となった時、前記第２プログラム領域から前記第１プ
ログラム領域へジャンプすることを特徴とする。また、
前記補正メモリは揮発性のランダムアクセスメモリであ
ることを特徴とする。Further, when the oscillation frequency reaches an expected oscillation frequency, a jump is made from the second program area to the first program area. Also,
The correction memory is a volatile random access memory.
【００１０】[0010]
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の発振回路の周波数調整装
置を示す回路ブロック図であり、１チップマイクロコン
ピュータに適用されるものとする。図１において、コン
デンサ（１）は端子（２）（３）と接地との間に外部接
続され、抵抗（４）の一端は端子（２）と接続され、３
段のインバータ（５）（６）（７）から成る直列体の一
端は端子（３）と接続されている。前記コンデンサ
（１）、抵抗（４）及びインバータ（５）（６）（７）
から従来のＲＣ発振回路が構成される。尚、コンデンサ
（１）の容量（例えばｐＦ単位）及び抵抗（４）の抵抗
値（例えばＫΩ単位）は、後述する全スイッチ回路が閉
じた状態で、理想状態において期待する発振周波数より
若干高い発振周波数が得られる値に固定されている。
尚、初段のインバータ（５）には、異なる２つのスレッ
ショルド電圧を有する所謂シュミット型が採用され、発
振クロックＣＬＫを得る上でノイズの影響を無視できる
様になっている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be specifically described with reference to the drawings. FIG. 1 is a circuit block diagram showing a frequency adjusting device for an oscillation circuit according to the present invention, which is applied to a one-chip microcomputer. In FIG. 1, the capacitor (1) is externally connected between the terminals (2) and (3) and the ground, one end of the resistor (4) is connected to the terminal (2), and
One end of a series body including the inverters (5), (6), and (7) of the stage is connected to the terminal (3). The capacitor (1), the resistor (4) and the inverters (5) (6) (7)
Constitutes a conventional RC oscillation circuit. The capacitance (for example, in pF) of the capacitor (1) and the resistance value (for example, in KΩ) of the resistor (4) are slightly higher than the oscillation frequency expected in an ideal state when all the switch circuits described later are closed. The frequency is fixed at a value that can be obtained.
The first-stage inverter (5) employs a so-called Schmitt type having two different threshold voltages, so that the influence of noise can be ignored in obtaining the oscillation clock CLK.
【００１１】発振周波数調整用抵抗（８−１）〜（８−
ｎ）は、抵抗（４）の他端と最終段のインバータ（７）
の出力端子との間に直列接続され、スイッチ回路（９−
１）〜（９−ｎ）は、発振周波数調整用抵抗（８−１）
〜（８−ｎ）に並列接続されている。即ち、発振周波数
調整用抵抗（８−１）〜（８−ｎ）は、スイッチ回路
（９−１）〜（９−ｎ）の開閉に応じて抵抗（４）と直
列接続されるものである。従って、発振周波数調整用抵
抗（８−１）〜（８−ｎ）は、スイッチ回路（９−１）
〜（９−ｎ）の開閉に応じて、前記ＲＣ発振回路を構成
する抵抗（４）側の抵抗値を変化させ、ＲＣ発振定数を
調整させるものである。抵抗（４）及び発振周波数調整
用抵抗（８−１）〜（８−ｎ）は直列接続される為、単
純な足し算で抵抗（４）側の抵抗値を可変とできる。発
振周波数調整用抵抗（８−１）〜（８−ｎ）の抵抗値
（例えばＫΩ単位）は各々２↑０〜２↑（ｎ−１）に設
定される。但し、↑はべき乗を表す。これより、抵抗
（４）側の抵抗値は、スイッチ回路（９−１）〜（９−
ｎ）の開閉の組み合わせに応じて１ＫΩ単位での調整が
可能となる。Oscillation frequency adjusting resistors (8-1) to (8-
n) is the other end of the resistor (4) and the final stage inverter (7)
And a switch circuit (9-
1) to (9-n) are oscillation frequency adjustment resistors (8-1)
To (8-n). That is, the oscillation frequency adjusting resistors (8-1) to (8-n) are connected in series with the resistor (4) in accordance with opening and closing of the switch circuits (9-1) to (9-n). . Therefore, the oscillation frequency adjusting resistors (8-1) to (8-n) are connected to the switch circuit (9-1).
The resistance value of the resistor (4) constituting the RC oscillation circuit is changed in accordance with the opening and closing of (9-n) to adjust the RC oscillation constant. Since the resistor (4) and the oscillation frequency adjusting resistors (8-1) to (8-n) are connected in series, the resistance value of the resistor (4) can be made variable by simple addition. The resistance values (for example, in KΩ units) of the oscillation frequency adjusting resistors (8-1) to (8-n) are set to 2 ↑ 0 to 2 ↑ (n-1). Here, ↑ represents a power. From this, the resistance value of the resistor (4) is determined by the switch circuits (9-1) to (9-).
Adjustment in units of 1 KΩ is possible according to the combination of opening and closing of n).
【００１２】（１０）はＲＡＭ（揮発性のランダムアク
セスメモリ）であり、スイッチ回路（９−１）〜（９−
ｎ）を開閉制御する為の補正データが書き込まれるもの
である。前記補正データは、期待する発振周波数と現状
の発振周波数との誤差に相当するｎビットの２進データ
であり、各ビットが個々のスイッチ回路（９−１）〜
（９−ｎ）の開閉制御に対応する。因みに、前記補正デ
ータが論理値「１」の時、対応するスイッチ回路は閉
じ、前記補正データが論理値「０」の時、対応するスイ
ッチ回路は開くものとする。本発明の実施の形態では、
ＲＡＭ（１０）の１ワードはｎビットとする。尚、初期
状態では、発振周波数の誤差検出ができない為、１チッ
プマイクロコンピュータのリセットの都度、後述するＲ
ＯＭの第２プログラム領域の命令の解読結果に従って、
ＲＡＭ（１０）には全ビットが論理値「１」の補正デー
タが初期値として書き込まれる。Reference numeral (10) denotes a RAM (volatile random access memory), and the switch circuits (9-1) to (9-)
Correction data for opening / closing control of n) is written. The correction data is n-bit binary data corresponding to the error between the expected oscillation frequency and the current oscillation frequency, and each bit is an individual switch circuit (9-1) to
This corresponds to the opening / closing control of (9-n). Incidentally, when the correction data has a logical value of “1”, the corresponding switch circuit is closed, and when the correction data has a logical value of “0”, the corresponding switch circuit is opened. In the embodiment of the present invention,
One word of the RAM (10) has n bits. In the initial state, an error in the oscillation frequency cannot be detected.
According to the result of decoding the instruction in the second program area of the OM,
In the RAM (10), correction data in which all bits have a logical value "1" are written as initial values.
【００１３】（１１）はＲＯＭ（プログラムメモリ）で
あり、１チップマイクロコンピュータを動作制御する為
のプログラム命令が予め記憶されたものである。即ち、
ＲＯＭ（１１）は、通常動作を実行する為の命令が記憶
された第１プログラム領域と、ＲＣ発振回路の発振周波
数を調整する為の命令が記憶された第２プログラム領域
とに分割されている。Reference numeral (11) denotes a ROM (program memory) in which program instructions for controlling the operation of the one-chip microcomputer are stored in advance. That is,
The ROM (11) is divided into a first program area in which an instruction for executing a normal operation is stored and a second program area in which an instruction for adjusting the oscillation frequency of the RC oscillation circuit is stored. .
【００１４】さて、電池駆動型の携帯用電子機器に適用
される１チップマイクロコンピュータは、消費電流の低
減を要求される為、消費電流が比較的多いＲＣ発振回路
又はセラミック発振回路の他に、消費電流が比較的少な
い水晶発振回路を内蔵し、用途に応じて両発振回路を使
い分けできる機種が多い。即ち、通常の演算処理を実行
する時はＲＣ発振回路又はセラミック発振回路を動作さ
せ、それ以外の計時処理等を実行する時は水晶発振回路
を動作させ、電池の長寿命化を図っている。勿論、ＲＣ
発振回路の発振周波数は水晶発振回路の発振周波数より
も高い。本発明の実施の形態における１チップマイクロ
コンピュータは、前記両発振回路を内蔵しているものと
する。Now, a one-chip microcomputer applied to a battery-operated portable electronic device is required to reduce current consumption. Therefore, in addition to an RC oscillation circuit or a ceramic oscillation circuit, which consumes a relatively large amount of current, Many models have a built-in crystal oscillation circuit that consumes relatively little current and can use both oscillation circuits depending on the application. That is, the RC oscillation circuit or the ceramic oscillation circuit is operated when executing the normal arithmetic processing, and the crystal oscillation circuit is operated when performing other timekeeping processing or the like, thereby extending the life of the battery. Of course, RC
The oscillation frequency of the oscillation circuit is higher than the oscillation frequency of the crystal oscillation circuit. It is assumed that the one-chip microcomputer according to the embodiment of the present invention incorporates both of the oscillation circuits.
【００１５】（１２）はカウンタであり、前記水晶又は
セラミック発振回路の発振出力を所定分周した分周クロ
ックＤＩＶの立ち上がり（又は立ち下がり）が印加され
た時、リセットされると共に発振クロックＣＬＫの計数
を開始し、その直後の分周クロックＤＩＶの立ち上がり
（又は立ち下がり）が印加された時、発振クロックＣＬ
Ｋの計数動作を停止するものである。即ち、分周クロッ
クＤＩＶの１周期内のカウンタ（１２）の計数値と基準
値とを比較することにより、発振クロックＣＬＫの現状
の発振周波数と期待する発振周波数との誤差を検出でき
る。A counter (12) is reset when the rising (or falling) of the divided clock DIV obtained by dividing the oscillation output of the crystal or ceramic oscillation circuit by a predetermined value, and resets the oscillation clock CLK. When the counting is started and the rising (or falling) of the divided clock DIV immediately thereafter is applied, the oscillation clock CL
The counting operation of K is stopped. That is, by comparing the count value of the counter (12) within one cycle of the divided clock DIV with the reference value, an error between the current oscillation frequency of the oscillation clock CLK and the expected oscillation frequency can be detected.
【００１６】以下、図１の動作を図２のフローチャート
を基に説明する。１チップマイクロコンピュータがリセ
ット解除されると、ＲＯＭ（１１）の第２プログラム領
域が指定され、当該第２プログラム領域の命令の解読結
果に従って、ＲＣ発振回路の発振周波数を調整する為の
動作が開始される。先ず、ＲＣ発振回路の発振周波数の
誤差検出が行われる（ステップ）。即ち、ＲＡＭ（１
０）に全ビットが論理値「１」の補正データが書き込ま
れた後、ＲＡＭ（１０）から当該補正データが読み出さ
れ、スイッチ回路（９−１）〜（９−ｎ）が閉じ、コン
デンサ（１）及び抵抗（４）から成るＲＣ定数に従って
発振クロックＣＬＫが発生する。当該発振クロックＣＬ
Ｋは分周クロックＤＩＶの１周期だけカウンタ（１２）
で計数され、この時のカウンタ（１２）の計数値は基準
値と比較される。ＲＡＭ（１０）には、カウンタ（１
２）の計数値と基準値との差に応じた新たな補正データ
が記憶される（ステップ）。そして、ステップと同
様に、ＲＣ発振回路の発振周波数の誤差検出が再び行わ
れる（ステップ）。即ち、スイッチ回路（９−１）〜
（９−ｎ）の何れかが開き、コンデンサ（１）と抵抗
（４）及び発振周波数調整用抵抗（８−１）〜（８−
ｎ）の何れかとの直列体とから成るＲＣ定数に従って発
振クロックＣＬＫが発生する。当該発振クロックＣＬＫ
は分周クロックＤＩＶの１周期だけカウンタ（１２）で
計数され、この時のカウンタ（１２）の計数値は基準値
と比較される。前記ステップは、ＲＣ発振回路の現
状の発振周波数が期待する発振周波数となるまで繰り返
し実行される（ステップＮＯ）。ＲＣ発振回路の発振
周波数が期待する発振周波数となった時（ステップＹ
ＥＳ）、ＲＯＭ（１１）の第１プログラム領域の先頭番
地にジャンプし、命令の解読結果に従って通常動作が実
行される（ステップ）。The operation of FIG. 1 will be described below with reference to the flowchart of FIG. When the reset of the one-chip microcomputer is released, the second program area of the ROM (11) is designated, and the operation for adjusting the oscillation frequency of the RC oscillation circuit starts according to the result of decoding the instruction in the second program area. Is done. First, an error in the oscillation frequency of the RC oscillation circuit is detected (step). That is, the RAM (1
After the correction data of which all bits have the logical value "1" are written to the RAM (0), the correction data is read out from the RAM (10), the switch circuits (9-1) to (9-n) are closed, and the capacitor (9) is closed. An oscillation clock CLK is generated according to an RC constant consisting of (1) and a resistor (4). The oscillation clock CL
K is a counter for one cycle of the divided clock DIV (12)
The count value of the counter (12) at this time is compared with a reference value. The RAM (10) has a counter (1
New correction data corresponding to the difference between the count value of 2) and the reference value is stored (step). Then, similarly to the step, the error detection of the oscillation frequency of the RC oscillation circuit is performed again (step). That is, the switch circuits (9-1) to
(9-n) is opened, and the capacitor (1) and the resistor (4) and the oscillation frequency adjusting resistors (8-1) to (8-n) are opened.
The oscillation clock CLK is generated in accordance with the RC constant composed of any one of n) and the series member. The oscillation clock CLK
Is counted by the counter (12) for one cycle of the divided clock DIV, and the count value of the counter (12) at this time is compared with a reference value. The above steps are repeatedly performed until the current oscillation frequency of the RC oscillation circuit reaches the expected oscillation frequency (step NO). When the oscillation frequency of the RC oscillation circuit reaches the expected oscillation frequency (step Y
ES), the CPU jumps to the first address of the first program area of the ROM (11), and executes a normal operation according to the result of decoding the instruction (step).
【００１７】さて、電池駆動型の携帯用電子機器の場
合、電源電圧の経時的変化に伴い、ＲＣ発振回路の発振
周波数が変動するが、ＲＣ発振回路の発振周波数の調整
が１チップマイクロコンピュータのリセット解除の都度
実行され、この結果、ＲＣ発振回路の発振周波数の精度
は向上する。また、集積回路の内部素子の特性は、周囲
温度変化、浮遊容量等の影響を受けてばらつき易い。即
ち、ＲＣ発振回路の発振周波数がばらつき易い。ところ
が、ＲＣ発振回路の発振周波数の調整が１チップマイク
ロコンピュータのリセット解除毎に実行される為、周囲
温度に適合したＲＣ発振回路の発振周波数を得ることが
できる。In the case of a battery-operated portable electronic device, the oscillation frequency of the RC oscillation circuit fluctuates as the power supply voltage changes over time, but the oscillation frequency of the RC oscillation circuit is adjusted by a one-chip microcomputer. This is executed every time the reset is released, and as a result, the accuracy of the oscillation frequency of the RC oscillation circuit is improved. In addition, the characteristics of the internal elements of the integrated circuit tend to vary under the influence of ambient temperature changes, stray capacitance, and the like. That is, the oscillation frequency of the RC oscillation circuit tends to vary. However, since the adjustment of the oscillation frequency of the RC oscillation circuit is performed every time the reset of the one-chip microcomputer is released, the oscillation frequency of the RC oscillation circuit suitable for the ambient temperature can be obtained.
【００１８】尚、ＲＣ発振回路を構成する抵抗の抵抗値
を調整する技術について説明したが、これに限定される
ことなく、ＲＣ発振回路を構成するコンデンサの容量を
調整する様にしてもよい。図３は本発明における他の実
施の形態であり、図１と同一素子については同一番号を
記し、その説明を省略する。図３において、発振周波数
調整用コンデンサ（１３−１）〜（１３−ｎ）及びスイ
ッチ回路（１４−１）〜（１４−ｎ）から成る直列体
は、シュミット型のインバータ（５）の入力端子と接地
との間に並列接続されている。即ち、前記直列体は、ス
イッチ回路（１４−１）〜（１４−ｎ）の開閉に応じて
ＲＣ発振回路のコンデンサ（１）側の容量を変化させ、
発振周波数を調整させるものである。コンデンサ（１）
及び発振周波数調整用コンデンサ（１３−１）〜（１３
−ｎ）は並列接続される為、単純な足し算でコンデンサ
（１）側の容量を可変とできる。発振周波数調整用コン
デンサ（１３−１）〜（１３−ｎ）の容量（例えばｐＦ
単位）は各々２↑０〜２↑（ｎ−１）に設定される。こ
れより、コンデンサ（１）側の容量は、スイッチ回路
（１４−１）〜（１４−ｎ）の開閉の組み合わせに応じ
て１ｐＦ単位での調整が可能となる。勿論、スイッチ回
路（１４−１）〜（１４−ｎ）は不揮発性メモリ（１
０）の補正データに応じて開閉制御される。前記補正デ
ータは、２↑ｎ通り存在する。そして、図３の動作は図
２のフローチャートと同様である。Although the technique for adjusting the resistance value of the resistor constituting the RC oscillation circuit has been described, the present invention is not limited to this, and the capacitance of the capacitor constituting the RC oscillation circuit may be adjusted. FIG. 3 shows another embodiment of the present invention, in which the same elements as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 3, a series body composed of oscillation frequency adjusting capacitors (13-1) to (13-n) and switch circuits (14-1) to (14-n) is an input terminal of a Schmidt type inverter (5). And ground are connected in parallel. That is, the series body changes the capacitance of the RC oscillation circuit on the capacitor (1) side according to the opening and closing of the switch circuits (14-1) to (14-n).
This is for adjusting the oscillation frequency. Capacitor (1)
And oscillation frequency adjusting capacitors (13-1) to (13).
Since -n) is connected in parallel, the capacitance on the side of the capacitor (1) can be made variable by simple addition. The capacitance (for example, pF) of the oscillation frequency adjusting capacitors (13-1) to (13-n)
Unit) is set to 2 {0} to 2} (n−1). Thus, the capacitance on the side of the capacitor (1) can be adjusted in units of 1 pF according to the combination of opening and closing of the switch circuits (14-1) to (14-n). Of course, the switch circuits (14-1) to (14-n) are provided with the nonvolatile memory (1).
Opening / closing is controlled according to the correction data of 0). There are 2 ↑ n kinds of correction data. The operation of FIG. 3 is the same as that of the flowchart of FIG.
【００１９】[0019]
【発明の効果】本発明によれば、揮発性のランダムアク
セスメモリの補正データに基づきＲＣ発振回路の現状の
発振周波数を期待する発振周波数に調整することができ
る。特に、１チップマイクロコンピュータのリセット解
除の都度、発振周波数の調整動作を実行することにより
周囲温度に適合した精度の高い発振周波数を得ることが
できる。According to the present invention, the current oscillation frequency of the RC oscillation circuit can be adjusted to the expected oscillation frequency based on the correction data of the volatile random access memory. In particular, each time the reset of the one-chip microcomputer is released, the operation of adjusting the oscillation frequency is performed, so that a highly accurate oscillation frequency suitable for the ambient temperature can be obtained.
【図１】本発明の発振回路の周波数調整装置の一実施形
態を示す回路ブロック図である。FIG. 1 is a circuit block diagram showing one embodiment of a frequency adjustment device for an oscillation circuit according to the present invention.
【図２】本発明の動作を示すフローチャートである。FIG. 2 is a flowchart showing the operation of the present invention.
【図３】本発明の発振回路の周波数調整装置の他の実施
形態を示す回路ブロック図である。FIG. 3 is a circuit block diagram showing another embodiment of the frequency adjusting device of the oscillation circuit of the present invention.
（１） コンデンサ （４） 抵抗 （８−１）〜（８−ｎ） 発振周波数調整用抵抗 （９−１）〜（９−ｎ） スイッチ回路 （１０） ＲＡＭ （１１） ＲＯＭ （１２） カウンタ （１３−１）〜（１３−ｎ） 発振周波数調整用コンデ
ンサ （１４−１）〜（１４−ｎ） スイッチ回路(1) Capacitor (4) Resistance (8-1) to (8-n) Oscillation frequency adjustment resistance (9-1) to (9-n) Switch circuit (10) RAM (11) ROM (12) Counter ( 13-1) to (13-n) Oscillation frequency adjusting capacitor (14-1) to (14-n) Switch circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 舘川 克己 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Katsumi Tatekawa 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd.
Claims (7)
路の発振出力を使用する集積回路であって、前記ＲＣ発
振回路の発振周波数を調整する装置において、 前記抵抗の抵抗値又は前記コンデンサの容量の何れか一
方を可変とする発振定数調整素子と、 通常動作を実行する為の第１プログラム領域、発振周波
数の誤差を検出する為の第２プログラム領域から成り、
リセット解除後は、前記第２プログラム領域が指定され
る様に構成されて成るプログラムメモリと、 前記集積回路の内部素子のバラツキに起因する前記ＲＣ
発振回路の発振周波数の誤差を調整する為の補正データ
が、前記プログラムメモリの第２プログラム領域の命令
の解読結果に基づき書き込まれる補正メモリと、から成
り、 前記補正メモリからの補正データに従って前記発振定数
調整素子を制御し、この時の発振周波数が期待する発振
周波数となるまで前記補正メモリの補正データの書き換
えを繰り返すことを特徴とする発振回路の周波数調整装
置。1. An integrated circuit using an oscillation output of an RC oscillation circuit comprising a resistor and a capacitor, wherein the apparatus adjusts the oscillation frequency of the RC oscillation circuit, wherein any one of a resistance value of the resistor or a capacitance of the capacitor is used. An oscillation constant adjusting element that makes one of them variable, a first program area for executing a normal operation, and a second program area for detecting an error in oscillation frequency.
After the reset is released, the program memory configured so that the second program area is designated, and the RC caused by the variation of the internal elements of the integrated circuit.
A correction memory in which correction data for adjusting an oscillation frequency error of the oscillation circuit is written based on a result of decoding a command in the second program area of the program memory; and wherein the oscillation is performed in accordance with the correction data from the correction memory. A frequency adjustment device for an oscillation circuit, comprising: controlling a constant adjustment element; and repeatedly rewriting the correction data in the correction memory until the oscillation frequency at this time reaches an expected oscillation frequency.
抗値を調整する複数の発振周波数調整用抵抗であり、前
記複数の発振周波数調整用抵抗は、前記補正データに従
って前記抵抗に選択的に接続されることを特徴とする請
求項１記載の発振回路の周波数調整装置。2. The oscillation constant adjustment element is a plurality of oscillation frequency adjustment resistors for adjusting a resistance value of the resistor, and the plurality of oscillation frequency adjustment resistors are selectively connected to the resistor according to the correction data. The frequency adjusting device for an oscillation circuit according to claim 1, wherein the frequency adjusting device is connected.
サの容量を調整する複数の発振周波数調整用コンデンサ
であり、前記複数の発振周波数調整用コンデンサは、前
記補正データに従って前記コンデンサに選択的に接続さ
れることを特徴とする請求項１記載の発振回路の周波数
調整装置。3. The oscillation constant adjustment element is a plurality of oscillation frequency adjustment capacitors for adjusting the capacitance of the capacitor, and the plurality of oscillation frequency adjustment capacitors are selectively connected to the capacitor according to the correction data. 2. The frequency adjustment device for an oscillation circuit according to claim 1, wherein the frequency adjustment is performed.
なった時、前記第２プログラム領域から前記第１プログ
ラム領域へジャンプすることを特徴とする請求項１記載
の発振回路の周波数調整装置。4. The frequency adjustment device for an oscillation circuit according to claim 1, wherein when the oscillation frequency has reached an expected oscillation frequency, the frequency jumps from the second program area to the first program area.
クセスメモリであることを特徴とする請求項１記載の発
振回路の周波数調整装置。5. The frequency adjustment device for an oscillation circuit according to claim 1, wherein the correction memory is a volatile random access memory.
次、２のｎ乗（ｎ＝０、１、２・・・）の抵抗値を有す
ることを特徴とする請求項２記載の発振回路の周波数調
整装置。6. The oscillation circuit according to claim 2, wherein the plurality of oscillation frequency adjustment resistors sequentially have a resistance value of 2 n (n = 0, 1, 2,...). Frequency adjustment device.
は、順次、２のｎ乗（ｎ＝０、１、２・・・）の容量を
有することを特徴とする請求項３記載の発振回路の周波
数調整装置。7. The oscillation circuit according to claim 3, wherein the plurality of oscillation frequency adjustment capacitors sequentially have a capacity of 2 n (n = 0, 1, 2,...). Frequency adjustment device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9031981A JPH10229327A (en) | 1997-02-17 | 1997-02-17 | Frequency adjustment device for oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9031981A JPH10229327A (en) | 1997-02-17 | 1997-02-17 | Frequency adjustment device for oscillation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229327A true JPH10229327A (en) | 1998-08-25 |
Family
ID=12346125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9031981A Abandoned JPH10229327A (en) | 1997-02-17 | 1997-02-17 | Frequency adjustment device for oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229327A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191262A (en) * | 2005-01-05 | 2006-07-20 | Rohm Co Ltd | Cr oscillation circuit |
| US7531852B2 (en) | 2004-06-14 | 2009-05-12 | Denso Corporation | Electronic unit with a substrate where an electronic circuit is fabricated |
| JP2009302615A (en) * | 2008-06-10 | 2009-12-24 | Sharp Corp | Load modulation circuit, integrated circuit and ic card |
| JP2010081337A (en) * | 2008-09-26 | 2010-04-08 | Denso Corp | Cr oscillation clock-incorporated microcomputer |
| JP2010098399A (en) * | 2008-10-15 | 2010-04-30 | Sony Corp | Switch circuit |
| KR101051686B1 (en) | 2004-04-27 | 2011-07-25 | 매그나칩 반도체 유한회사 | Multistage ARC Oscillator and Frequency Tuning Method |
| JP2012088979A (en) * | 2010-10-21 | 2012-05-10 | Casio Comput Co Ltd | Electronic apparatus and clock correction method |
-
1997
- 1997-02-17 JP JP9031981A patent/JPH10229327A/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051686B1 (en) | 2004-04-27 | 2011-07-25 | 매그나칩 반도체 유한회사 | Multistage ARC Oscillator and Frequency Tuning Method |
| US7531852B2 (en) | 2004-06-14 | 2009-05-12 | Denso Corporation | Electronic unit with a substrate where an electronic circuit is fabricated |
| JP2006191262A (en) * | 2005-01-05 | 2006-07-20 | Rohm Co Ltd | Cr oscillation circuit |
| JP2009302615A (en) * | 2008-06-10 | 2009-12-24 | Sharp Corp | Load modulation circuit, integrated circuit and ic card |
| JP2010081337A (en) * | 2008-09-26 | 2010-04-08 | Denso Corp | Cr oscillation clock-incorporated microcomputer |
| JP2010098399A (en) * | 2008-10-15 | 2010-04-30 | Sony Corp | Switch circuit |
| JP4636163B2 (en) * | 2008-10-15 | 2011-02-23 | ソニー株式会社 | Switch circuit |
| US8264231B2 (en) | 2008-10-15 | 2012-09-11 | Sony Corporation | Switch circuit |
| JP2012088979A (en) * | 2010-10-21 | 2012-05-10 | Casio Comput Co Ltd | Electronic apparatus and clock correction method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340373B2 (en) | Integrated circuit with programmable internal clock | |
| US6677814B2 (en) | Method and apparatus for filter tuning | |
| EP0780035B1 (en) | Accurate rc oscillator | |
| US7551101B2 (en) | Light emitting device drive controller, and a light emitting device driving apparatus | |
| JP3747837B2 (en) | Level judgment circuit threshold voltage setting method | |
| WO1997045959A1 (en) | Microcontroller having a minimal number of external components | |
| JP3857762B2 (en) | Frequency adjustment device for oscillation circuit | |
| KR100550176B1 (en) | Battery management circiut and electronic device | |
| JPH10229327A (en) | Frequency adjustment device for oscillation circuit | |
| US20180054162A1 (en) | Apparatus for Oscillator with Improved Precision and Associated Methods | |
| JP3801247B2 (en) | Electrical device restart circuit | |
| US11520658B2 (en) | Non-volatile memory on chip | |
| JP2009517905A (en) | Oscillator including start control device | |
| JP5082952B2 (en) | Coulomb counter and dynamic range adjustment method | |
| JPH10224146A (en) | Frequency-adjusting device for oscillator circuit | |
| EP3282583B1 (en) | Oscillator circuit | |
| JPH11258279A (en) | Power supply voltage detector and control equipment using the same | |
| JP2776093B2 (en) | Reset circuit | |
| JPH10224147A (en) | Frequency-adjusting device of oscillator circuit | |
| JP2001060851A (en) | Period correction frequency dividing circuit and period correction type oscillation circuit using the same | |
| JPH01260518A (en) | Microcomputer | |
| JP3849757B2 (en) | Oscillator circuit, electronic equipment and clock | |
| JPS5879333A (en) | Automatic clear circuit | |
| US20070194629A1 (en) | Frequency sensor and semiconductor device | |
| JP2011159460A (en) | Switch for vehicle interior light |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050601 |