JPH10229311A - Mos line transconductance amplifier - Google Patents

Mos line transconductance amplifier

Info

Publication number
JPH10229311A
JPH10229311A JP3195497A JP3195497A JPH10229311A JP H10229311 A JPH10229311 A JP H10229311A JP 3195497 A JP3195497 A JP 3195497A JP 3195497 A JP3195497 A JP 3195497A JP H10229311 A JPH10229311 A JP H10229311A
Authority
JP
Japan
Prior art keywords
mos
current
output
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3195497A
Other languages
Japanese (ja)
Inventor
Katsuharu Kimura
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3195497A priority Critical patent/JPH10229311A/en
Priority to CN98100624A priority patent/CN1191414A/en
Priority to GB9803348A priority patent/GB2322247A/en
Priority to AU55342/98A priority patent/AU5534298A/en
Publication of JPH10229311A publication Critical patent/JPH10229311A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/20—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating powers, roots, polynomes, mean square values, standard deviation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain completely linearized differential output currents from a MOS differential pair by providing external differential outputs from the MOS differential transistor(TR) pair, via two root circuits that receive currents from each TR. SOLUTION: This amplifier is made up of a MOS differential pair, consisting of MOS TRs M1, M2 and root circuits 1a, 1b that connect respectively to the MOS TRs M1, M2. The currents, outputted from the MOS TRs M1, M2 are differentially outputted through the root circuits 1a, 1b. In this case, the linearity of a difference between output currents from the MOS differential amplifier pair is guaranteed by the following identical equation. a+2<1/2> x (1-x<2> /2)<1/2> }<1/2> - a-2<1/2> x(1-x<2> /2)<1/2> }<1/2> =2<1/2> xo , where a=1. Since X may be expressed as Vi /(Io /β)<1/2> , relations ID1 <1/2> -ID2 <1/2> =β<1/2> Vi and [|Vi |<=(Io /β)<1/2> ] are obtained, and then this means that the current ID1 <1/2> -ID2 <1/2> differentially outputted via the root circuits 1a, 1b that is a current outputted from the amplifier circuit is completely linear.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ＭＯＳ線形トラン
スコンダクタンスアンプに関し、特に、線形性に優れ、
かつ、トランスコンダクタンスを変えることが可能なＭ
ＯＳ線形トランスコンダクタンスアンプに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOS linear transconductance amplifier.
M that can change transconductance
It relates to an OS linear transconductance amplifier.

【０００２】[0002]

【従来の技術】近年、アナログ信号処理において、線形
トランスコンダクタンスアンプは欠くことのできない必
須のファンクション・ブロックとなっている。特に、Ｍ
ＯＳ線形トランスコンダクタンスアンプの要求、さらに
は、トランスコンダクタンスを変えることができるチュ
ーナブルＭＯＳ線形トランスコンダクタンスアンプの要
求が一層高まってきている。2. Description of the Related Art In recent years, in analog signal processing, a linear transconductance amplifier has become an indispensable function block. In particular, M
The demand for OS linear transconductance amplifiers and the demand for tunable MOS linear transconductance amplifiers capable of changing transconductance are increasing.

【０００３】一般的に、従来のＭＯＳ線形トランスコン
ダクタンスアンプにおいては、ＭＯＳトランジスタを２
乗則素子として２つのフローティングトランジスタが等
価的に形成され、形成された２つのフローティングトラ
ンスタの差電流が出力電流として出力されており、回路
の線形性は次式で保証されている。Generally, in a conventional MOS linear transconductance amplifier, two MOS transistors are used.
Two floating transistors are equivalently formed as multiplicative elements, and a difference current between the two formed floating transformers is output as an output current. The linearity of the circuit is guaranteed by the following equation.

【０００４】 β（Ｖi＋ＶTH）2−（Ｖi−ＶTH）2＝４βＶTHＶi （１） ただし、素子の整合性は良好であるものとし、チャネル
長変調及び基板効果を無視し、ＭＯＳトランジスタのド
レイン電流とゲート−ソース間電圧との関係は２乗則に
従うものとし、さらに、飽和領域におけるＭＯＳトラン
ジスタのドレイン電流は、 ＩD＝β（ＶGS−ＶTH）2 （２） であるものとする。ここで、βはトランスコンダクタン
ス・パラメータであり、β＝μ（ＣOX／２）（Ｗ／Ｌ）
と表される。ただし、μはキャリアの実効モビリティ、
ＣOXは単位面積当たりのゲート酸化膜容量、Ｗはゲート
幅、Ｌはゲート長をそれぞれ表している。[0004] β (V i + V TH) 2 - provided that (V i -V TH) 2 = 4βV TH V i (1), matching of the device is assumed to be better to ignore the channel length modulation and body effect The relationship between the drain current of the MOS transistor and the voltage between the gate and the source follows the square law, and the drain current of the MOS transistor in the saturation region is given by ID = β (V GS −V TH ) 2 (2) It is assumed that Here, β is a transconductance parameter, and β = μ (C OX / 2) (W / L)
It is expressed as Where μ is the effective mobility of the carrier,
C OX represents a gate oxide film capacity per unit area, W represents a gate width, and L represents a gate length.

【０００５】以下に、文献“Independent control of t
ransconductance gain and input linear range in a M
OS linear transconductance amplifier,”J. Mahattan
akuland C. Toumazou, IEEE Electronics Letters 29th
Aug. 1996, vol. 32, no.18, pp. 1629-1630. に開示
されている回路について説明する。[0005] In the following, the document "Independent control of t
ransconductance gain and input linear range in a M
OS linear transconductance amplifier, ”J. Mahattan
akuland C. Toumazou, IEEE Electronics Letters 29th
The circuit disclosed in Aug. 1996, vol. 32, no. 18, pp. 1629-1630 will be described.

【０００６】上述した文献においては、Fig. 1に、２乗
電流が平方根回路を流れると線形になるという公知のこ
とが記載されており、Fig. 2に、バイポーラ平方根回路
及びＭＯＳ平方根回路が記載されており、また、Fig. 3
に、ＭＯＳ差動対とウィルソンカレントミラー回路（Wi
lson current mirrors）とからなる回路が記載されてい
る。[0006] In the above-mentioned literature, Fig. 1 describes a well-known fact that a square current flows linearly when flowing through a square root circuit, and Fig. 2 describes a bipolar square root circuit and a MOS square root circuit. And Fig. 3
The MOS differential pair and the Wilson current mirror circuit (Wi
lson current mirrors).

【０００７】上記文献のFig. 3に記載された回路を図面
を用いて解析してみる。The circuit described in FIG. 3 of the above document will be analyzed with reference to the drawings.

【０００８】図９は、従来の、ＭＯＳ差動対とウィルソ
ンカレントミラー回路とからなる回路の構成を示す図で
ある。FIG. 9 is a diagram showing the configuration of a conventional circuit composed of a MOS differential pair and a Wilson current mirror circuit.

【０００９】図９に示す回路において、飽和領域で動作
しているＭＯＳトランジスタＭ１０１〜Ｍ１１０からな
るＭＯＳ差動対の出力電流ＩOUTは、ＭＯＳトランジス
タＭ１０１〜Ｍ１１０のドレイン電流をそれぞれＩD1O1
〜ＩD110とし、チャネル長変調と基板効果を無視すれ
ば、ドレイン電流ＩD101，ＩD102，ＩD105，ＩD106が、 ＩD101＝ＩD105＝１／２｛ＩSS＋βＶi（２Ｉ0／β−Ｖi 2）1/2｝ ［｜Ｖi｜≦（Ｉ0／β）1/2］ （３ａ） ＩD102＝ＩD106＝１／２｛ＩSS−βＶi（２Ｉ0／β−Ｖi 2）1/2｝ ［｜Ｖi｜≦（Ｉ0／β）1/2］ （３ｂ） となり、また、ＭＯＳトランジスタＭ１０３，Ｍ１０
７，Ｍ１０９とトランジスタＭ１０４，Ｍ１０８，Ｍ１
１０とがそれぞれウィルソンカレントミラー回路を形成
していることから、ドレイン電流ＩD107，ＩD108が、 ＩD107＝ＩD108＝Ｉ0 （４） となることにより、したがって、出力電流ＩOUTは、 ＩOUT＝Ｉ101−Ｉ102＝（ＩD105＋ＩD108）−（ＩD106＋ＩD107） ＝βＶi（２Ｉ0／β−Ｖi 2）1/2 ［｜Ｖi｜≦（Ｉ0／β）1/2］（５） となる。これは、ＭＯＳ差動対の差動出力電流と等し
い。In the circuit shown in FIG. 9, the output current I OUT of the MOS differential pair composed of the MOS transistors M101 to M110 operating in the saturation region indicates the drain current of the MOS transistors M101 to M110 as I D1O1.
And ~I D110, neglecting the channel length modulation and body effect, the drain current I D101, I D102, I D105 , I D106 is, I D101 = I D105 = 1 /2 {I SS + βV i (2I 0 / β -V i 2) 1/2} [| V i | ≦ (I 0 / β) 1/2] (3a) I D102 = I D106 = 1/2 {I SS -βV i (2I 0 / β-V i 2 ) 1/2 ｝ [| V i | ≦ (I 0 / β) 1/2 ] (3b), and the MOS transistors M103 and M10
7, M109 and transistors M104, M108, M1
10 form a Wilson current mirror circuit, the drain currents I D107 and I D108 become I D107 = I D108 = I 0 (4), and therefore the output current I OUT becomes I OUT = I 101 -I 102 = ( I D105 + I D108) - (I D106 + I D107) = βV i (2I 0 / βV i 2) 1/2 [| V i | ≦ (I 0 / β) 1 / 2 ] (5). This is equal to the differential output current of the MOS differential pair.

【００１０】[0010]

【発明が解決しようとする課題】上述したような従来の
回路においては、出力電流がＭＯＳ差動対の差動出力電
流と等しいものであるため、完全な線形動作を実現する
ことができないという問題点がある。また、トランスコ
ンダクタンスをチューニングすることも不可能である。In the conventional circuit as described above, since the output current is equal to the differential output current of the MOS differential pair, it is not possible to realize perfect linear operation. There is a point. It is also impossible to tune transconductance.

【００１１】本発明は、上述したような従来の技術に鑑
みてなされたものであって、出力電流において完全に線
形を実現することができるとともに、独立にトランスコ
ンダクタンスを設定することができるＭＯＳ線形トラン
スコンダクタンスアンプを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned prior art, and has been made in consideration of the above-described background art. It is an object to provide a transconductance amplifier.

【００１２】[0012]

【課題を解決するための手段】上記目的を達成するため
に本発明は、ＭＯＳ差動対を形成する２つのトランジス
タにそれぞれ接続されている２つの平方根回路を有し、
前記２つのトランジスタから出力される電流が、前記平
方根回路を介して差動出力されることを特徴とする。In order to achieve the above object, the present invention comprises two square root circuits respectively connected to two transistors forming a MOS differential pair,
The currents output from the two transistors are differentially output via the square root circuit.

【００１３】また、前記２つの平方根回路は、定電流源
から出力される定電流によって駆動される第１のバイポ
ーラトランジスタと、ベース端子、エミッタ端子が前記
第１のバイポーラトランジスタのコレクタ端子、ベース
端子にそれぞれ接続され、前記ＭＯＳ差動対のいずれか
一方の出力電流によって駆動される第２のバイポーラト
ランジスタと、ベース端子が前記第２のバイポーラトラ
ンジスタのベース端子に接続されている第３のバイポー
ラトランジスタと、ベース端子及びコレクタ端子が前記
第３のバイポーラトランジスタのエミッタ端子に共通接
続され、エミッタ端子が前記第１のバイポーラトランジ
スタのエミッタ端子に接続され、前記第３のバイポーラ
トランジスタと直列に接続されている第４のバイポーラ
トランジスタとをそれぞれ有し、前記第３のバイポーラ
トランジスタのコレクタ電流を出力電流とし、前記定電
流源から出力される定電流によってトランスコンダクタ
ンスが変化することを特徴とする。The two square root circuits may include a first bipolar transistor driven by a constant current output from a constant current source, a base terminal and an emitter terminal having a collector terminal and a base terminal of the first bipolar transistor. , A second bipolar transistor driven by an output current of one of the MOS differential pairs, and a third bipolar transistor having a base terminal connected to a base terminal of the second bipolar transistor. And a base terminal and a collector terminal are commonly connected to an emitter terminal of the third bipolar transistor, an emitter terminal is connected to an emitter terminal of the first bipolar transistor, and connected in series with the third bipolar transistor. And the fourth bipolar transistor A Re respectively, the collector current of the third bipolar transistor and the output current, characterized in that the transconductance is varied by a constant current output from the constant current source.

【００１４】また、前記２つの平方根回路は、ソース端
子が、それぞれがダイオード接続され互いに直列に接続
されているｎ（ｎは０または正の整数）個のトランジス
タを介して接地され、定電流源から出力される定電流に
よって駆動される第１のＭＯＳトランジスタと、ゲート
端子、ソース端子が前記第１のＭＯＳトランジスタのド
レイン端子、ゲート端子にそれぞれ接続され、前記ＭＯ
Ｓ差動対のいずれか一方の出力電流によって駆動される
第２のＭＯＳトランジスタと、ソース端子が、それぞれ
がダイオード接続され互いに直列に接続されている（ｎ
＋１）（ｎは０または正の整数）個のトランジスタを介
して接地され、ゲート端子が前記第２のＭＯＳトランジ
スタのゲート端子に接続されている第３のＭＯＳトラン
ジスタとをそれぞれ有し、前記第３のＭＯＳトランジス
タのドレイン電流と前記ＭＯＳ差動対の他方の出力電流
との和電流を出力電流とし、前記定電流源から出力され
る定電流によってトランスコンダクタンスが変化するこ
とを特徴とする。In the two square root circuits, a source terminal is grounded via n (n is 0 or a positive integer) transistors each of which is diode-connected and connected in series with each other. A first MOS transistor driven by a constant current output from the first MOS transistor, and a gate terminal and a source terminal connected to a drain terminal and a gate terminal of the first MOS transistor, respectively;
The second MOS transistor driven by one of the output currents of the S differential pair and the source terminal are diode-connected and connected in series with each other (n
+1) (n is 0 or a positive integer) transistors, and a third MOS transistor whose gate terminal is connected to the gate terminal of the second MOS transistor. The sum of the drain current of the third MOS transistor and the other output current of the MOS differential pair is used as the output current, and the transconductance is changed by the constant current output from the constant current source.

【００１５】また、前記ＭＯＳ差動対の他方の出力電流
は、他方の平方根回路の第２のＭＯＳトランジスタのド
レイン電流であることを特徴とする。The other output current of the MOS differential pair is a drain current of a second MOS transistor of the other square root circuit.

【００１６】また、前記２つの平方根回路は、それぞれ
がダイオード接続され、定電流源から出力される定電流
によって駆動される第４のＭＯＳトランジスタ及び第５
のＭＯＳトランジスタと、ゲート端子が前記第４のＭＯ
Ｓトランジスタの共通接続されたドレイン端子及びゲー
ト端子に接続され、前記ＭＯＳ差動対のいずれか一方の
出力電流によって駆動される第６のＭＯＳトランジスタ
と、ゲート端子が前記第６のＭＯＳトランジスタのソー
ス端子に接続され、ソース端子が前記第５のＭＯＳトラ
ンジスタのソース端子に接続されている第７のＭＯＳト
ランジスタとをそれぞれ有し、前記第７のＭＯＳトラン
ジスタのドレイン電流と前記ＭＯＳ差動対の他方の出力
電流との和電流を出力電流とし、前記定電流源から出力
される定電流によってトランスコンダクタンスが変化す
ることを特徴とする。The two square root circuits are each diode-connected, and each of the fourth MOS transistor and the fifth MOS transistor driven by a constant current output from a constant current source.
MOS transistor and the gate terminal is the fourth MO transistor.
A sixth MOS transistor connected to the commonly connected drain terminal and gate terminal of the S transistor and driven by one of the output currents of the MOS differential pair, and a gate terminal connected to the source of the sixth MOS transistor And a seventh MOS transistor having a source terminal connected to the source terminal of the fifth MOS transistor, and a drain current of the seventh MOS transistor and the other of the MOS differential pair. Wherein the transconductance is changed by the constant current output from the constant current source.

【００１７】また、前記ＭＯＳ差動対の他方の出力電流
は、他方の平方根回路の第６のＭＯＳトランジスタのド
レイン電流であることを特徴とする。Further, the other output current of the MOS differential pair is a drain current of a sixth MOS transistor of the other square root circuit.

【００１８】また、前記トランスコンダクタンスを変化
させる電流は、電流または電圧を入力とする２乗回路の
出力電流であることを特徴とする。Further, the current for changing the transconductance is an output current of a square circuit having a current or a voltage as an input.

【００１９】（作用）上記のように構成された本発明に
おいては、ＭＯＳ差動対を形成する２つのトランジスタ
から出力される電流がそれぞれ平方根回路を介して差動
出力されるので、恒等式 ｛ａ＋２1/2ｘ（１−ｘ2／２）1/2｝1/2−｛ａ−２1/2
ｘ（１−ｘ2／２）1/2｝1/2＝２1/2ｘ により、線形動作が保証されている。(Operation) In the present invention configured as described above, since the currents output from the two transistors forming the MOS differential pair are output differentially via the square root circuit, the identity equation ｛a + 2 1/2 x (1-x 2/ 2) 1/2} 1/2 - {a-2 1/2
The x (1-x 2/2 ) 1/2} 1/2 = 2 1/2 x, linear operation is assured.

【００２０】これにより、本発明のＭＯＳ線形トランス
コンダクタンスアンプにおいては、完全な線形性が実現
される。As a result, perfect linearity is realized in the MOS linear transconductance amplifier of the present invention.

【００２１】[0021]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００２２】図１は、本発明のＭＯＳ線形トランスコン
ダクタンスアンプの実施の一形態を示す図であり、
（ａ）は回路構成図、（ｂ）は（ａ）に示した回路を流
れる電流の特性を示す図である。FIG. 1 is a diagram showing an embodiment of a MOS linear transconductance amplifier according to the present invention.
FIG. 3A is a diagram illustrating a circuit configuration, and FIG. 3B is a diagram illustrating characteristics of a current flowing through the circuit illustrated in FIG.

【００２３】本形態は図１（ａ）に示すように、ＭＯＳ
トランジスタＭ１，Ｍ２からなるＭＯＳ差動対と、ＭＯ
ＳトランジスタＭ１，Ｍ２にそれぞれ接続されている平
方根回路１ａ，１ｂとから構成されており、ＭＯＳトラ
ンジスタＭ１，Ｍ２から出力される電流が、それぞれ平
方根回路１ａ，１ｂを介して差動出力される。In this embodiment, as shown in FIG.
A MOS differential pair composed of transistors M1 and M2 and MO
It comprises square root circuits 1a and 1b connected to the S transistors M1 and M2, respectively, and currents output from the MOS transistors M1 and M2 are differentially output via the square root circuits 1a and 1b, respectively.

【００２４】図１に示すものにおいては、ＭＯＳ差動対
の出力電流を線形化させることを保証する恒等式であ
る、次の式に基づいて構成されている。The circuit shown in FIG. 1 is constructed based on the following equation, which is an identity that guarantees that the output current of the MOS differential pair is linearized.

【００２５】 ｛ａ＋２1/2ｘ（１−ｘ2／２）1/2｝1/2−｛ａ−２1/2ｘ（１−ｘ2／２）1/2 ｝1/2＝２1/2ｘ （６） ここで、ａ＝１，ｘ＝Ｖi／（Ｉ0／β）1/2とおけるか
ら、 ＩD1 1/2−ＩD2 1/2＝β1/2Ｖi ［｜Ｖi｜≦（Ｉ0／β）1/2 ］ （７） と求まり、図１（ｂ）に示すように、この回路から出力
される電流となる平方根回路１ａ，１ｂを介して差動出
力される電流ＩD1 1/2−ＩD2 1/2が、完全に線形となる。[0025] {a + 2 1/2 x (1 -x 2/2) 1/2} 1/2 - {a-2 1/2 x (1-x 2/2) 1/2} 1/2 = 2 in 1/2 x (6) where, a = 1, x = V i / from (I 0 / β) 1/2 and definitive, I D1 1/2 -I D2 1/2 = β 1/2 V i [| V i | ≦ (I 0 / β) 1/2 ] (7), and as shown in FIG. 1 (b), the difference is output through the square root circuits 1a and 1b which are currents output from this circuit. The dynamically output current I D1 1/2 −I D2 1/2 becomes completely linear.

【００２６】以下に、図１に示した平方根回路をバイポ
ーラトランジスタを用いて実現した回路について説明す
る。Hereinafter, a circuit in which the square root circuit shown in FIG. 1 is realized using bipolar transistors will be described.

【００２７】図２は、図１に示した平方根回路をバイポ
ーラトランジスタを用いて実現した回路の実施の一形態
を示す回路図である。FIG. 2 is a circuit diagram showing an embodiment of a circuit in which the square root circuit shown in FIG. 1 is realized using bipolar transistors.

【００２８】本形態は図２に示すように、定電流源１０
から出力される定電流Ｉbによって駆動される第１のバ
イポーラトランジスタＱ１と、ベース端子、エミッタ端
子がバイポーラトランジスタＱ１のコレクタ端子、ベー
ス端子にそれぞれ接続され、ＭＯＳ差動対のいずれか一
方の出力電流Ｉ1によって駆動される第２のバイポーラ
トランジスタＱ２と、ベース端子がバイポーラトランジ
スタＱ２のベース端子に接続されている第３のバイポー
ラトランジスタＱ３と、ベース端子及びコレクタ端子が
バイポーラトランジスタＱ３のエミッタ端子に共通接続
され、エミッタ端子がバイポーラトランジスタＱ１のエ
ミッタ端子に接続され、バイポーラトランジスタＱ３と
直列に接続されている第４のバイポーラトランジスタＱ
４とから構成されており、バイポーラトランジスタＱ３
のコレクタ電流が出力電流ＩOUTとなっている。In this embodiment, as shown in FIG.
A first bipolar transistor Q1 which is driven by the constant current I b to be output from the base terminal, a collector terminal of the emitter terminal bipolar transistor Q1, is connected to the base terminal, one of the output of the MOS differential pair a second bipolar transistor Q2, driven by a current I 1, the third bipolar transistor Q3 whose base terminal is connected to the base terminal of the bipolar transistor Q2, the base terminal and collector terminal to the emitter terminal of the bipolar transistor Q3 A fourth bipolar transistor Q connected in common, having an emitter terminal connected to the emitter terminal of bipolar transistor Q1, and connected in series with bipolar transistor Q3.
4 and a bipolar transistor Q3.
Is the output current I OUT .

【００２９】バイポーラトランジスタのコレクタ電流と
ベース−エミッタ間電圧との関係は、指数則に従うもの
とすれば、次式で示される。The relationship between the collector current and the base-emitter voltage of a bipolar transistor is given by the following equation, assuming that it follows an exponential law.

【００３０】 ＩC＝ＩS｛ｅｘｐ（ＶBE／ＶT）−１｝ （８） ここで、ＩSは飽和電流、ＶTは熱電圧であり、ＶT＝ｋ
Ｔ／ｑと表される。ただし、ｑは単位電子電荷、ｋはボ
ルツマン定数、Ｔは絶対温度である。I C = I S {exp (V BE / V T ) −1} (8) where I S is a saturation current, V T is a thermal voltage, and V T = k
Expressed as T / q. Here, q is a unit electron charge, k is a Boltzmann constant, and T is an absolute temperature.

【００３１】（８）式においては、ベース−エミッタ間
電圧ＶBEが６００ｍＶ前後となるトランジスタの通常動
作時には、指数部ｅｘｐ（ＶBE／ＶT）は１０乗程度の
値になり、“−１”は無視することができる。したがっ
て、 ＩC＝ＩSｅｘｐ（ＶBE／ＶT） （９） となる。In equation (8), during normal operation of a transistor having a base-emitter voltage V BE of about 600 mV, the exponent exp (V BE / V T ) takes on the order of 10 power and “−1”. "Can be ignored. Therefore, I C = I S exp (V BE / V T ) (9).

【００３２】図２においては、バイポーラトランジスタ
Ｑ２のエミッタ面積比をＫとしている。In FIG. 2, the emitter area ratio of the bipolar transistor Q2 is represented by K.

【００３３】 ＶBE1＋ＶBE2＝ＶBE3＋ＶBE4 （１０） ここで、 ＶBE1＝ＶTｌｎ（Ｉb／ＩS） （１１） ＶBE2＝ＶTｌｎ（Ｉ1／ＫＩS） （１２） ＶBE3＝ＶBE4＝ＶTｌｎ（ＩOUT／ＩS） （１３） である。（１０）〜（１２）式を用いて（１３）式を解
くと、バイポーラ平方根回路の出力電流ＩOUTは、 ＩOUT＝（ＩbＩ1／Ｋ）1/2 （１４） となる。[0033] V BE1 + V BE2 = V BE3 + V BE4 (10) where, V BE1 = V T ln ( I b / I S) (11) V BE2 = V T ln (I 1 / KI S) (12) V BE3 = V BE4 = V T ln (I OUT / I S) is (13). By solving the equation (13) using the equations (10) to (12), the output current I OUT of the bipolar square root circuit is I OUT = (I b I 1 / K) 1/2 (14)

【００３４】式（７），（１４）より、図２に示したバ
イポーラ平方根回路を用いた場合、線形化ＭＯＳ差動対
の差動出力電流ΔＩは、 ΔＩ＝Ｉ+−Ｉ-＝（ＩbＩD1／Ｋ）1/2−（ＩbＩD2／Ｋ）1/2 ＝（βＩb／Ｋ）1/2Ｖi ［｜Ｖi｜≦（ＩSS／β）1/2］ （１５） となる。From the equations (7) and (14), when the bipolar square root circuit shown in FIG. 2 is used, the differential output current ΔI of the linearized MOS differential pair is ΔI = I + −I − = (I b I D1 / K) 1/2 - (I b I D2 / K) 1/2 = (βI b / K) 1/2 V i [| V i | ≦ (I SS / β) 1/2] ( 15)

【００３５】したがって、図２に示した平方根回路を用
いたＭＯＳ線形トランスコンダクタンスアンプにおいて
は、完全な線形動作を実現することができ、かつ、バイ
ポーラ平方根回路のバイアス電流Ｉbによりトランスコ
ンダクタンスを独立に設定することができる。すなわ
ち、線形なＭＯＳトランスコンダクタンスアンプのトラ
ンスコンダクタンスを独立に設定することができるチュ
ーナブルＭＯＳ線形トランスコンダクタンスアンプを実
現することができる。Therefore, in the MOS linear transconductance amplifier using the square root circuit shown in FIG. 2, a perfect linear operation can be realized, and the transconductance can be independently controlled by the bias current Ib of the bipolar square root circuit. Can be set. That is, a tunable MOS linear transconductance amplifier that can independently set the transconductance of a linear MOS transconductance amplifier can be realized.

【００３６】図３は、図２に示した平方根回路を用いた
ＭＯＳ線形トランスコンダクタンスアンプの実施の一形
態を示す図であり、（ａ）は回路図、（ｂ）は（ａ）に
示す回路の伝達特性の実測値を示す図である。なお、図
３（ａ）に示す回路においては、トランジスタ・アレー
（μＰＡ５７２Ｔ）とＣＨＳプロセスＴＥＧ用トランジ
スタ・アレー（ＣＴＷ４）が用いられており、また、電
源電圧を５．０Ｖ、ＭＯＳ差動対のテール電流（Ｉ0）
をおよそ１２ｍＡ、バイポーラ平方根回路の共通エミッ
タ電圧を２．０Ｖ、エミッタ面積比Ｋ＝９にそれぞれ設
定し、バイアス電流（Ｉb）をおよそ９０μＡ，１１０
μＡ，１４０μＡと変えてある。なお、テール電流（Ｉ
0）がおよそ１２ｍＡの時には、ＭＯＳ差動対の動作入
力電圧範囲は、およそ１ＶP-Pである。FIGS. 3A and 3B are diagrams showing an embodiment of a MOS linear transconductance amplifier using the square root circuit shown in FIG. 2, wherein FIG. 3A is a circuit diagram and FIG. 3B is a circuit diagram shown in FIG. FIG. 6 is a diagram showing measured values of transfer characteristics of FIG. In the circuit shown in FIG. 3A, a transistor array (μPA572T) and a transistor array (CTW4) for the CHS process TEG are used, the power supply voltage is 5.0 V, and the MOS differential pair is used. Tail current (I 0 )
Is set to about 12 mA, the common emitter voltage of the bipolar square root circuit is set to 2.0 V, the emitter area ratio K = 9, and the bias current (I b ) is set to about 90 μA, 110
μA, 140 μA. Note that the tail current (I
When (0 ) is approximately 12 mA, the operating input voltage range of the MOS differential pair is approximately 1 V PP .

【００３７】図３（ａ）に示すように本形態において
は、ＭＯＳトランジスタＭ１，Ｍ２からなるＭＯＳ差動
対に、図２に示した平方根回路がそれぞれ接続されて構
成されており、ＭＯＳトランジスタＭ１の出力には、バ
イポーラトランジスタＱ１〜Ｑ４からなる平方根回路
が、また、ＭＯＳトランジスタＭ２の出力には、バイポ
ーラトランジスタＱ５〜Ｑ８からなる平方根回路がそれ
ぞれ接続されている。As shown in FIG. 3A, in this embodiment, the square root circuit shown in FIG. 2 is connected to a MOS differential pair composed of MOS transistors M1 and M2. Is connected to a square root circuit composed of bipolar transistors Q1 to Q4, and the output of the MOS transistor M2 is connected to a square root circuit composed of bipolar transistors Q5 to Q8.

【００３８】上記のように構成されたＭＯＳ線形トラン
スコンダクタンスアンプにおいては、図３（ｂ）に示す
ように、バイポーラトランジスタＱ１〜Ｑ４からなる平
方根回路を介して出力されるＭＯＳトランジスタＭ１の
出力電流と、バイポーラトランジスタＱ５〜Ｑ８からな
る平方根回路を介して出力されるＭＯＳトランジスタＭ
２の出力電流との差動出力電流ΔＩが線形となる。In the MOS linear transconductance amplifier configured as described above, as shown in FIG. 3B, the output current of the MOS transistor M1 output through the square root circuit composed of the bipolar transistors Q1 to Q4 and MOS transistor M output through a square root circuit composed of bipolar transistors Q5 to Q8
2 is linear with the differential output current ΔI.

【００３９】したがって、図３に示したＭＯＳ線形トラ
ンスコンダクタンスアンプにおいては、完全な線形動作
を実現することができ、かつ、バイポーラ平方根回路の
バイアス電流Ｉbによりトランスコンダクタンスを独立
に設定することができる。すなわち、線形なＭＯＳトラ
ンスコンダクタンスアンプのトランスコンダクタンスを
独立に設定することができるチューナブルＭＯＳ線形ト
ランスコンダクタンスアンプを実現することができる。Therefore, in the MOS linear transconductance amplifier shown in FIG. 3, a perfect linear operation can be realized, and the transconductance can be set independently by the bias current Ib of the bipolar square root circuit. . That is, a tunable MOS linear transconductance amplifier that can independently set the transconductance of a linear MOS transconductance amplifier can be realized.

【００４０】以下に、図１に示した平方根回路をＭＯＳ
トランジスタを用いて実現した回路について説明する。The square root circuit shown in FIG.
A circuit realized using a transistor is described.

【００４１】図４は、図１に示した平方根回路をＭＯＳ
トランジスタを用いて実現した回路の実施の一形態を示
す回路図である。FIG. 4 is a circuit diagram showing the square root circuit shown in FIG.
FIG. 2 is a circuit diagram illustrating an embodiment of a circuit realized using transistors.

【００４２】本形態は図４に示すように、定電流源１０
から出力される定電流Ｉbによって駆動される第１のＭ
ＯＳトランジスタＭ３と、ゲート端子、ソース端子がＭ
ＯＳトランジスタＭ３のドレイン端子、ゲート端子にそ
れぞれ接続され、ＭＯＳ差動対のいずれか一方の出力電
流Ｉ1によって駆動される第２のＭＯＳトランジスタＭ
４と、ゲート端子がＭＯＳトランジスタＭ４のゲート端
子に接続されている第３のＭＯＳトランジスタＭ５とを
有し、さらに、ＭＯＳトランジスタＭ３のソース端子に
は、ダイオード接続されたｎ（ｎは０または正の整数）
個のＭＯＳトランジスタが直列に接続されており、ま
た、ＭＯＳトランジスタＭ５のソース端子には、ダイオ
ード接続された（ｎ＋１）（ｎは０または正の整数）個
のＭＯＳトランジスタが直列に接続されている。なお、
直列に接続されたＭＯＳトランジスタの、ＭＯＳトラン
ジスタＭ３，Ｍ５が接続されていない端は、それぞれ接
地されている。In this embodiment, as shown in FIG.
The first M driven by the constant current I b output from
OS transistor M3, gate terminal and source terminal are M
The drain terminal of the OS transistor M3, is connected to the gate terminal, a second MOS transistor M which is driven by one of the output current I 1 of the MOS differential pair
4 and a third MOS transistor M5 having a gate terminal connected to the gate terminal of the MOS transistor M4. Further, a diode-connected n (n is 0 or positive) is connected to the source terminal of the MOS transistor M3. Integer)
MOS transistors are connected in series, and (n + 1) (n is 0 or a positive integer) diode-connected MOS transistors are connected in series to the source terminal of the MOS transistor M5. . In addition,
The ends of the serially connected MOS transistors to which the MOS transistors M3 and M5 are not connected are grounded.

【００４３】上記のように構成された回路においては、
ＭＯＳトランジスタＭ５のドレイン電流とＭＯＳ差動対
の他方の出力電流との和電流が出力電流ＩOUTとされて
出力される。In the circuit configured as described above,
The sum current of the drain current of the MOS transistor M5 and the other output current of the MOS differential pair is output as the output current I OUT .

【００４４】定電流Ｉbを共有するＭＯＳトランジスタ
Ｍ３及びＭＯＳトランジスタＭ３と直列に接続されてい
るトランジスタのトランスコンダクタンス・パラメータ
をβとし、ＭＯＳトランジスタＭ４のトランスコンダク
タンス・パラメータをＫ1β（Ｋ1は１以上の数）とし、
ＭＯＳトランジスタＭ５及びＭＯＳトランジスタＭ５と
直列に接続されているトランジスタのトランスコンダク
タンス・パラメータをＫ2βとすると、 Ｉb＝β(ＶGS3−ＶTH)2 （１６） Ｉ1＝Ｋ1β(ＶGS4−ＶTH)2 （１７） ＩOUT＝Ｋ2β(ＶGS5−ＶTH)2 （１８） となり、ゲート電圧の関係により、 （ｎ＋１）ＶGS3＋ＶGS4＝（ｎ＋２）ＶGS5 （１９） となる。（１６）〜（１８）式を用いて（１９）式を解
くと、 ＩOUT＝Ｋ2［｛（ｎ＋１）／（ｎ＋２）｝Ｉb 1/2＋｛１／（ｎ＋２）｝（Ｉ1 ／Ｋ1）1/2］2＝｛Ｋ2／（ｎ＋２）2｝｛（ｎ＋１）2Ｉb＋Ｉ1／Ｋ1＋２（ｎ＋ １）（ＩbＩ1／Ｋ1）1/2｝ （２０） となる。[0044] The transconductance parameter of the MOS transistors M3 and MOS transistor M3 connected in series with it are transistors sharing the constant current I b and β, K 1 β (K 1 the transconductance parameter of the MOS transistor M4 1 or more)
Assuming that the transconductance parameter of the MOS transistor M5 and the transistor connected in series with the MOS transistor M5 is K 2 β, I b = β (V GS3 −V TH ) 2 (16) I 1 = K 1 β (V GS4− V TH ) 2 (17) I OUT = K 2 β (V GS5 −V TH ) 2 (18), and (n + 1) V GS3 + V GS4 = (n + 2) V GS5 (19) Becomes By solving the expression (19) using the expressions (16) to (18), I OUT = K 2 [{(n + 1) / (n + 2)} I b 1/2 + {1 / (n + 2)} (I 1 / K 1 ) 1/2 ] 2 = {K 2 / (n + 2) 2 ｝ ｛(n + 1) 2 I b + I 1 / K 1 +2 (n + 1) (I b I 1 / K 1 ) 1/2 } ( 20)

【００４５】したがって、電流Ｉ1の平方根が得られ
る。ただし、（２０）式により、電流Ｉ1の項と電流Ｉb
の項も含まれる。すなわち、含まれる電流Ｉ1の項は差
動出力化する時に互いに相殺されるように、ＭＯＳトラ
ンジスタＭ４のドレイン電流でもう一方のＭＯＳ平方根
回路のＭＯＳトランジスタ（不図示）のドレイン電流が
相殺されれば良い。この条件は、ＭＯＳトランジスタＭ
４のトランスコンダクタンス・パラメータのＫ1βのＫ1
の値を設定することに相当する。Accordingly, the square root of the current I 1 is obtained. However, by (20), the current I 1 term and the current I b
Is included. That is, it is terms of the current I 1 that is included as offset each other when the differential output, the drain current offset of the other MOS square root circuit of the MOS transistor in the drain current of the MOS transistor M4 (not shown) Good. This condition is satisfied by the MOS transistor M
4 of K 1 of K 1 β of the transconductance parameter
Is equivalent to setting the value of.

【００４６】 Ｋ2／Ｋ1（ｎ＋２）2＝１ （２１） 例えば、Ｋ1＝１とおくと、 Ｋ2＝（ｎ＋２）2 （２２） 最も小さな値はｎ＝０の場合であり、Ｋ2＝４となる。
ここで、Ｋ2を４以上の整数値に設定することと、ＭＯ
Ｓ差動対の出力電流ＩD1とＩD2とを分流し、ＩD1／Ｋ2
とＩD2／Ｋ2にすることは等価である。K 2 / K 1 (n + 2) 2 = 1 (21) For example, if K 1 = 1, K 2 = (n + 2) 2 (22) The smallest value is the case where n = 0, and K 2 = 4.
Here, setting K 2 to an integer value of 4 or more, and MO
The output currents I D1 and I D2 of the S differential pair are divided to obtain I D1 / K 2
And I D2 / K 2 are equivalent.

【００４７】例えば、電流を分流する簡単な方法として
は、ゲート同士及びソース同士が互いに共通に接続され
たＫ2個の並列トランジスタに電流を流し、そのうちの
１つのドレインから電流を取り出せば良い。または、Ｋ
2の値が２つの整数の積で表すことができる場合は、こ
のような電流分流回路の分流比とＭＯＳ平方根回路のト
ランジスタＭ２のトランジスタサイズ比に割り振ること
でも実現することができる。For example, as a simple method of dividing a current, a current may be passed through K 2 parallel transistors whose gates and sources are commonly connected to each other, and the current may be extracted from one of the drains. Or K
When the value of 2 can be represented by the product of two integers, it can also be realized by allocating the current shunt ratio to the transistor size ratio of the transistor M2 of the MOS square root circuit.

【００４８】図５は、図４において、ｎ＝０，Ｋ2＝４
とした平方根回路を用いたＭＯＳ線形トランスコンダク
タンスアンプの実施の一形態を示す回路図である。FIG. 5 shows a case where n = 0 and K 2 = 4 in FIG.
FIG. 3 is a circuit diagram showing an embodiment of a MOS linear transconductance amplifier using a square root circuit as described above.

【００４９】図５に示すように本形態においては、ＭＯ
ＳトランジスタＭ１，Ｍ２からなるＭＯＳ差動対に、図
４に示した平方根回路がそれぞれ接続されて構成されて
おり、ＭＯＳトランジスタＭ１の出力には、ＭＯＳトラ
ンジスタＭ３〜Ｍ６からなる平方根回路が、また、ＭＯ
ＳトランジスタＭ２の出力には、ＭＯＳトランジスタＭ
７〜Ｍ１０からなる平方根回路がそれぞれ接続されてい
る。In this embodiment, as shown in FIG.
The square root circuit shown in FIG. 4 is connected to the MOS differential pair including the S transistors M1 and M2, and the output of the MOS transistor M1 includes a square root circuit including the MOS transistors M3 to M6. , MO
The MOS transistor M is connected to the output of the S transistor M2.
7 to M10 are connected respectively.

【００５０】上記のように構成されたＭＯＳ線形トラン
スコンダクタンスアンプにおいては、ＭＯＳトランジス
タＭ８の出力電流とＭＯＳトランジスタＭ３〜Ｍ６から
なる平方根回路を介して出力されるＭＯＳトランジスタ
Ｍ１の出力電流との和電流と、ＭＯＳトランジスタＭ４
の出力電流とＭＯＳトランジスタＭ７〜Ｍ１０からなる
平方根回路を介して出力されるＭＯＳトランジスタＭ２
の出力電流との和電流との差動出力電流ΔＩが出力され
る。In the MOS linear transconductance amplifier configured as described above, the sum current of the output current of the MOS transistor M8 and the output current of the MOS transistor M1 output through the square root circuit including the MOS transistors M3 to M6. And the MOS transistor M4
MOS transistor M2 output via the square root circuit formed by the output current of MOS transistor M7 to M10
And a differential output current ΔI with the sum current of the output currents.

【００５１】以上のように、首尾良く電流Ｉ1の項と電
流Ｉbの項とを差動出力化させることによって相殺すれ
ば、電流Ｉ1の平方根が得られ、ＭＯＳ線形トランスコ
ンダクタンスアンプの差動出力電流ΔＩが、同様に、 ΔＩ＝Ｉ+−Ｉ-＝（ＩbＩD1）1/2−（ＩbＩD2）1/2＝（βＩb）1/2Ｖi ［｜Ｖi｜≦（Ｉss／β）1/2］ （２３） となる。As described above, if the terms of the current I 1 and the term of the current I b are successfully canceled by making the differential output, the square root of the current I 1 is obtained, and the difference of the MOS linear transconductance amplifier is obtained. dynamic output current [Delta] I is likewise, ΔI = I + -I - = (I b I D1) 1/2 - (I b I D2) 1/2 = (βI b) 1/2 V i [| V i | ≦ ( Iss / β) 1/2 ] (23)

【００５２】したがって、図４に示した平方根回路を用
いた線形トランスコンダクタンスアンプにおいては、完
全な線形動作を実現することができ、かつ、ＭＯＳ平方
根回路のバイアス電流Ｉbによりトランスコンダクタン
スを独立に設定することができる。すなわち、線形なＭ
ＯＳトランスコンダクタンスアンプのトランスコンダク
タンスを独立に設定することができるチューナブルＭＯ
Ｓ線形トランスコンダクタンスアンプを実現することが
できる。Therefore, in the linear transconductance amplifier using the square root circuit shown in FIG. 4, perfect linear operation can be realized, and transconductance is independently set by the bias current Ib of the MOS square root circuit. can do. That is, a linear M
Tunable MO that can independently set the transconductance of OS transconductance amplifier
An S-linear transconductance amplifier can be realized.

【００５３】図６は、ＭＯＳトランジスタから構成され
る平方根回路を用いたＭＯＳ線形トランスコンダクタン
スアンプの実施の他の形態を示す図であり、（ａ）は回
路図、（ｂ）は（ａ）に示す回路の伝達特性の実測値を
示す図である。なお、図６（ａ）に示す回路において
は、Ｎチャネル・パワーＭＯＳトランジスタ・アレー
（μＰＡ５７２Ｔ）が用いられており、ＶTMはおよそ
１．５Ｖである。また、電源電圧を８．０Ｖ、ＭＯＳ差
動対のテール電流（Ｉ0）をおよそ１２ｍＡ、バイポー
ラ平方根回路の共通ソース電圧を２．０Ｖにそれぞれ設
定し、バイアス電流（Ｉb）をおよそ３ｍＡ，４．５ｍ
Ａ，６ｍＡと変えてある。FIGS. 6A and 6B are diagrams showing another embodiment of a MOS linear transconductance amplifier using a square root circuit composed of MOS transistors. FIG. 6A is a circuit diagram, and FIG. FIG. 9 is a diagram showing measured values of transfer characteristics of the circuit shown. In the circuit shown in FIG. 6A, an N-channel power MOS transistor array (μPA572T) is used, and VTM is about 1.5V. Further, the power supply voltage is set to 8.0 V, the tail current (I 0 ) of the MOS differential pair is set to about 12 mA, the common source voltage of the bipolar square root circuit is set to 2.0 V, and the bias current (I b ) is set to about 3 mA. 4.5m
A, changed to 6 mA.

【００５４】図６（ａ）に示すように本形態において
は、ＭＯＳトランジスタＭ１，Ｍ２からなるＭＯＳ差動
対に、ＭＯＳトランジスタＭ１１〜Ｍ１４からなる平方
根回路及びＭＯＳトランジスタＭ１５〜Ｍ１８からなる
平方根回路がそれぞれ接続されて構成されている。ＭＯ
ＳトランジスタＭ１１〜Ｍ１４からなる平方根回路は、
それぞれがダイオード接続され、定電流源１０から出力
される定電流Ｉbによって駆動される第４のＭＯＳトラ
ンジスタＭ１１及び第５のＭＯＳトランジスタＭ１２
と、ゲート端子がＭＯＳトランジスタＭ１１のドレイン
端子及びゲート端子に共通接続され、ＭＯＳ差動対のい
ずれか一方の出力電流によって駆動される第６のＭＯＳ
トランジスタＭ１３と、ゲート端子がＭＯＳトランジス
タＭ１３のソース端子に接続され、ソース端子がＭＯＳ
トランジスタＭ１２のソース端子に接続されている第７
のＭＯＳトランジスタＭ１７とから構成されており、Ｍ
ＯＳトランジスタＭ１５〜Ｍ１８からなる平方根回路
は、それぞれがダイオード接続され、定電流源１１から
出力される定電流Ｉbによって駆動されるＭＯＳトラン
ジスタＭ１５，Ｍ１６と、ゲート端子がＭＯＳトランジ
スタＭ１５のドレイン端子及びゲート端子に共通接続さ
れ、ＭＯＳ差動対のいずれか一方の出力電流によって駆
動されるＭＯＳトランジスタＭ１７と、ゲート端子がＭ
ＯＳトランジスタＭ１７のソース端子に接続され、ソー
ス端子がＭＯＳトランジスタＭ１６のソース端子に接続
されているＭＯＳトランジスタＭ１８とから構成されて
いる。As shown in FIG. 6A, in this embodiment, a square root circuit including MOS transistors M11 to M14 and a square root circuit including MOS transistors M15 to M18 are provided in a MOS differential pair including MOS transistors M1 and M2. Each is connected and configured. MO
The square root circuit including the S transistors M11 to M14 is as follows.
Each is diode connected, a fourth MOS transistor M11 and the fifth MOS transistor driven by the constant current I b output from the constant current source 10 M12
And a sixth MOS transistor having a gate terminal commonly connected to the drain terminal and the gate terminal of the MOS transistor M11, and driven by one of the output currents of the MOS differential pair.
The transistor M13 has a gate terminal connected to the source terminal of the MOS transistor M13, and a source terminal connected to the MOS transistor M13.
The seventh terminal connected to the source terminal of the transistor M12
MOS transistor M17, and M
Square root unit consisting OS transistor M15~M18 each is diode connected, the MOS transistors M15, M16 are driven by the constant current I b output from the constant current source 11, gate terminal and the drain terminal of the MOS transistor M15 A MOS transistor M17 connected in common to the gate terminals and driven by one of the output currents of the MOS differential pair;
The MOS transistor M18 is connected to the source terminal of the OS transistor M17, and the source terminal is connected to the source terminal of the MOS transistor M16.

【００５５】上記のように構成されたＭＯＳ線形トラン
スコンダクタンスアンプにおいては、図６（ｂ）に示す
ように、ＭＯＳトランジスタＭ１７の出力電流とＭＯＳ
トランジスタＭ１１〜Ｍ１４からなる平方根回路を介し
て出力されるＭＯＳトランジスタＭ１の出力電流との和
電流と、ＭＯＳトランジスタＭ１３の出力電流とＭＯＳ
トランジスタＭ１５〜Ｍ１８からなる平方根回路を介し
て出力されるＭＯＳトランジスタＭ２の出力電流との和
電流との差動出力電流ΔＩが線形となる。In the MOS linear transconductance amplifier configured as described above, as shown in FIG. 6B, the output current of the MOS transistor M17 and the MOS
The sum current of the output current of the MOS transistor M1 output through the square root circuit including the transistors M11 to M14, the output current of the MOS transistor M13, and the MOS
The differential output current ΔI with the sum current of the output current of the MOS transistor M2 and the output current via the square root circuit including the transistors M15 to M18 becomes linear.

【００５６】トランジスタのトランスコンダクタンス・
パラメータをβとすると、定電流Ｉ bを共有して直列に
接続されているＭＯＳトランジスタＭ１１，Ｍ１２にお
いては、 Ｉb＝β(ＶGS11−ＶTH)2＝β(ＶGS12−ＶTH)2 （２４） となり、ＭＯＳトランジスタＭ１３においては、 ＩD13＝ＩD1＝β(ＶGS13−ＶTH)2 （２５） となり、ＭＯＳトランジスタＭ１４においては、 ＩD14＝β(ＶGS14−ＶTH)2 （２６） となる。ゲート電圧の関係により、 ＶGS11＋ＶGS12＝ＶGS13＋ＶGS14 （２７） となり、（２４）〜（２７）から ＩD1 1/2＋ＩD14 1/2＝２Ｉb 1/2 （２８） となる。Transconductance of transistor
If the parameter is β, the constant current I bSharing in series
Connected MOS transistors M11 and M12
And Ib= Β (VGS11-VTH)Two= Β (VGS12-VTH)Two (24) In the MOS transistor M13, ID13= ID1= Β (VGS13-VTH)Two (25) In the MOS transistor M14, ID14= Β (VGS14-VTH)Two (26) Due to the relationship of the gate voltage, VGS11+ VGS12= VGS13+ VGS14 (27) and from (24) to (27) ID1 1/2+ ID14 1/2= 2Ib 1/2 (28)

【００５７】したがって、 ＩD14＝４Ｉb＋ＩD1−（ＩbＩD1）1/2 （２９） となる。同様に、 ＩD18＝４Ｉb＋ＩD2−（ＩbＩD2）1/2 （３０） となる。Therefore, I D14 = 4I b + I D1 − (I b I D1 ) 1/2 (29) Similarly, I D18 = 4I b + I D2 - a (I b I D2) 1/2 ( 30).

【００５８】これにより、 ΔＩ＝Ｉ+−Ｉ- ＝（ＩD13＋ＩD18）−（ＩD14＋ＩD17） ＝４Ｉb（ＩD1 1/2−ＩD2 1/2） ＝４（βＩb）1/2Ｖi （３１） となる。[0058] Accordingly, ΔI = I + -I - = (I D13 + I D18) - (I D14 + I D17) = 4I b (I D1 1/2 -I D2 1/2) = 4 (βI b) 1 / 2 V i (31).

【００５９】したがって、図６に示したＭＯＳ線形トラ
ンスコンダクタンスアンプにおいては、完全な線形が実
現され、かつ、ＣＭＯＳ平方根回路のバイアス電流Ｉb
によりトランスコンダクタンスを独立に設定することが
できる。すなわち、線形なＭＯＳトランスコンダクタン
スアンプのトランスコンダクタンスを独立に設定するこ
とができるチューナブルＭＯＳ線形トランスコンダクタ
ンスアンプを実現することができる。Therefore, in the MOS linear transconductance amplifier shown in FIG. 6, perfect linearity is realized, and the bias current I b of the CMOS square root circuit is obtained.
Thus, the transconductance can be set independently. That is, a tunable MOS linear transconductance amplifier that can independently set the transconductance of a linear MOS transconductance amplifier can be realized.

【００６０】以上説明した実施の形態で明らかなよう
に、バイポーラトランジスタあるいはＭＯＳトランジス
タを用いた平方根回路においては、バイアス電流Ｉbに
より、ＭＯＳ線形トランスコンダクタンスアンプのトラ
ンスコンダクタンスが独立に設定される。しかし、いず
れの場合においても、線形トランスコンダクタンスアン
プのトランスコンダクタンスはバイアス電流Ｉbの平方
根Ｉb 1/2に比例しており、利用上は、線形トランスコン
ダクタンスアンプのトランスコンダクタンスはバイアス
電流Ｉbに比例する方が良い場合も多い。すなわち、バ
イポーラトランジスタあるいはＭＯＳトランジスタを用
いた平方根回路においては、バイアス電流Ｉbは２乗回
路を介して電流を供給することで線形化が実現される。[0060] As apparent from the embodiment described above, the square-root circuit using a bipolar transistor or a MOS transistor, the bias current I b, the transconductance of the MOS linear transconductance amplifier is set independently. However, in any case, the transconductance of the linear transconductance amplifier is proportional to the square root Ib1 / 2 of the bias current Ib , and in use, the transconductance of the linear transconductance amplifier is equal to the bias current Ib . It is often better to be proportional. That is, in a square root circuit using a bipolar transistor or a MOS transistor, the bias current Ib is linearized by supplying a current through a squaring circuit.

【００６１】以下に、本発明に用いられる２乗回路につ
いて説明する。The squaring circuit used in the present invention will be described below.

【００６２】図７は、本発明のＭＯＳ線形コンダクタン
スアンプに用いられる２乗回路の実施の一形態を示す図
であり、電流入力−電流出力型の２乗回路を示してい
る。FIG. 7 is a diagram showing one embodiment of a squaring circuit used in the MOS linear conductance amplifier of the present invention, and shows a current input-current output type squaring circuit.

【００６３】図６に示すバイポーラ電流２乗回路におい
ては、 ＶBE11＋ＶBE12＝ＶBE13＋ＶBE14 （３３） となる。ここで、 ＶBE11＝ＶBE12＝ＶTｌｎ（ＩC／ＩS） （３４） ＶBE13＝ＶTｌｎ（Ｉb／ＩS） （３５） ＶBE14＝ＶTｌｎ（ＩSQ／ＩS） （３６） である。[0063] In bipolar current squaring circuit shown in FIG. 6, the V BE11 + V BE12 = V BE13 + V BE14 (33). Here, V BE11 = V BE12 = V T ln (I C / I S) (34) V BE13 = V T ln (I b / I S) (35) V BE14 = V T ln (I SQ / I S (36).

【００６４】（３３）〜（３５）を用いて（３６）式を
解くと、バイポーラ電流２乗回路の出力電流ＩSQは、 ＩSQ＝Ｉb 2／ＩC （３７） となる。When the equation (36) is solved by using the equations (33) to (35), the output current I SQ of the bipolar current square circuit becomes I SQ = I b 2 / I C (37).

【００６５】例えば、バイポーラ電流２乗回路の出力電
流ＩSQを、図２に示したバイポーラ平方根回路のバイア
ス電流に用いると、線形化ＭＯＳ差動対の差動出力電流
ΔＩは、 ΔＩ＝Ｉ+−Ｉ-＝（ＩSQＩD1／Ｋ）1/2−（ＩSQＩD2／Ｋ）1/2 ＝｛β／（ＫＩC）｝1/2ＩbＶi ［｜Ｖi｜≦（Ｉss／β）1/2］（３８） と求まり、バイポーラ電流２乗回路への入力電流Ｉbに
比例した線形トランスコンダクタンスアンプのトランス
コンダクタンスを得ることができる。For example, when the output current I SQ of the bipolar current square circuit is used as the bias current of the bipolar square root circuit shown in FIG. 2, the differential output current ΔI of the linearized MOS differential pair is ΔI = I + -I - = (I SQ I D1 / K) 1/2 - (I SQ I D2 / K) 1/2 = {β / (KI C)} 1/2 I b V i [| V i | ≦ ( I ss / β) 1/2] Motomari (38), can be obtained transconductance of the linear transconductance amplifier which is proportional to the input current I b to the bipolar current squaring circuit.

【００６６】図８は、本発明のＭＯＳ線形コンダクタン
スアンプに用いられる２乗回路の実施の他の形態を示す
図であり、電圧入力−電流出力型の２乗回路を示してい
る。FIG. 8 is a diagram showing another embodiment of the squaring circuit used in the MOS linear conductance amplifier of the present invention, and shows a voltage input-current output type squaring circuit.

【００６７】図８に示すＭＯＳ電圧２乗回路において
は、 ＶGS33＝ＶGS35＋Ｖi／２ （３９） ＶGS34＝ＶGS35−Ｖi／２ （４０） ＶGS35＝ＶGS36 （４１） であり、また、 ＩD33＋ＩD34＋ＩD35＋ＩD36＝Ｉ0 （４２） となる。（３９）式から（４２）式を解くと、ＭＯＳ電
圧２乗回路の出力電流Ｉ SQは、 ＩSQ＝(ＩD33＋ＩD34)−(ＩD35＋ＩD36)＝βＶC 2／２ ［｜ＶC｜≦｛２Ｉ0／３β｝1/2］ （４３） となる。In the MOS voltage squaring circuit shown in FIG.
Is VGS33= VGS35+ Vi/ 2 (39) VGS34= VGS35-Vi/ 2 (40) VGS35= VGS36 (41) and ID33+ ID34+ ID35+ ID36= I0 (42) Solving equation (42) from equation (39) gives MOS power
Output current I of voltage squaring circuit SQIs ISQ= (ID33+ ID34)-(ID35+ ID36) = ΒVC Two/ 2 [| VC| ≦ ｛2I0/ 3β｝1/2(43).

【００６８】例えば、ＭＯＳ電圧２乗回路の出力電流Ｉ
SQを、図４に示したＭＯＳ平方根回路のバイアス電流に
用いると、線形化ＭＯＳ差動対の差動出力電流ΔＩは、 ΔＩ＝Ｉ+−Ｉ-＝（ＩSQＩD1）1/2−（ＩSQＩD2）1/2＝βＶCＶi ［｜Ｖi｜≦（２Ｉ0／３β）1/2，｜Ｖi｜≦（Ｉss／β）1/2］ （４４） と求まり、ＭＯＳ電圧２乗回路の入力電圧ＶCに比例し
たＭＯＳ線形トランスコンダクタンスアンプのトランス
コンダクタンスを得ることができる。For example, the output current I of the MOS voltage squaring circuit
When SQ is used for the bias current of the MOS square root circuit shown in FIG. 4, the differential output current ΔI of the linearized MOS differential pair is ΔI = I + −I − = (I SQ I D1 ) 1/2 − (I SQ I D2) 1/2 = βV C V i [| V i | ≦ (2I 0 / 3β) 1/2, | V i | ≦ (I ss / β) 1/2] Motomari (44) Thus, the transconductance of the MOS linear transconductance amplifier proportional to the input voltage V C of the MOS voltage squaring circuit can be obtained.

【００６９】以上説明したように、ＭＯＳ差動対の差動
出力電流は、平方根回路を用いることによって線形化さ
せることができ、リニアトランスコンダクタンスアンプ
を実現することができる。本発明で明らかにした、ＭＯ
Ｓ差動対の差動出力電流を線形化する方法は、公式
（６）により保証される。As described above, the differential output current of the MOS differential pair can be linearized by using a square root circuit, and a linear transconductance amplifier can be realized. According to the present invention, the MO
The method of linearizing the differential output current of the S differential pair is guaranteed by formula (6).

【００７０】また、トランスコンダクタンスは平方根回
路のバイアス電流により独立に設定することができる。The transconductance can be set independently by the bias current of the square root circuit.

【００７１】[0071]

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。Since the present invention is constructed as described above, it has the following effects.

【００７２】（１）ＭＯＳ差動対を形成している２つの
トランジスタにそれぞれ接続されている２つの平方根回
路を設け、２つのトランジスタから出力される電流が、
平方根回路を介して差動出力される構成としたため、恒
等式 ｛ａ＋２1/2ｘ（１−ｘ2／２）1/2｝1/2−｛ａ−２1/2
ｘ（１−ｘ2／２）1/2｝1/2＝２1/2ｘ により、線形動作が保証され、ＭＯＳ差動対の差動出力
電流を完全に線形化することができる。(1) Two square root circuits are respectively connected to two transistors forming a MOS differential pair, and currents output from the two transistors are:
Due to a configuration that is the differential output via the square root circuit, identity {a + 2 1/2 x (1 -x 2/2) 1/2} 1/2 - {a-2 1/2
The x (1-x 2/2 ) 1/2} 1/2 = 2 1/2 x, linear operation is guaranteed, it is possible to completely linearize the differential output current of the MOS differential pair.

【００７３】これにより、理想的な線形トランスコンダ
クタンスアンプを実現することができる。As a result, an ideal linear transconductance amplifier can be realized.

【００７４】（２）定電流源から出力される定電流によ
ってトランスコンダクタンスが変化する構成としたた
め、ＭＯＳ線形トランスコンダクタンスアンプのトラン
スコンダクタンスを独立に設定することができる。(2) Since the transconductance is changed by the constant current output from the constant current source, the transconductance of the MOS linear transconductance amplifier can be set independently.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のＭＯＳ線形トランスコンダクタンスア
ンプの実施の一形態を示す図であり、（ａ）は回路構成
図、（ｂ）は（ａ）に示した回路を流れる電流の特性を
示す図である。1A and 1B are diagrams showing an embodiment of a MOS linear transconductance amplifier according to the present invention, in which FIG. 1A is a circuit configuration diagram, and FIG. 1B is a diagram showing characteristics of a current flowing through the circuit shown in FIG. It is.

【図２】図１に示した平方根回路をバイポーラトランジ
スタを用いて実現した回路の実施の一形態を示す回路図
である。FIG. 2 is a circuit diagram showing an embodiment of a circuit in which the square root circuit shown in FIG. 1 is realized using bipolar transistors.

【図３】図２に示した平方根回路を用いたＭＯＳ線形ト
ランスコンダクタンスアンプの実施の一形態を示す図で
あり、（ａ）は回路図、（ｂ）は（ａ）に示す回路の伝
達特性の実測値を示す図である。3A and 3B are diagrams showing one embodiment of a MOS linear transconductance amplifier using the square root circuit shown in FIG. 2, wherein FIG. 3A is a circuit diagram, and FIG. 3B is a transfer characteristic of the circuit shown in FIG. It is a figure showing the actual measurement value of.

【図４】図１に示した平方根回路をＭＯＳトランジスタ
を用いて実現した回路の実施の一形態を示す回路図であ
る。FIG. 4 is a circuit diagram showing an embodiment of a circuit in which the square root circuit shown in FIG. 1 is realized using MOS transistors.

【図５】図４において、ｎ＝０，Ｋ2＝４とした平方根
回路を用いたＭＯＳ線形トランスコンダクタンスアンプ
の実施の一形態を示す回路図である。FIG. 5 is a circuit diagram showing an embodiment of a MOS linear transconductance amplifier using a square root circuit in which n = 0 and K 2 = 4 in FIG.

【図６】ＭＯＳトランジスタから構成される平方根回路
を用いたＭＯＳ線形トランスコンダクタンスアンプの実
施の他の形態を示す図であり、（ａ）は回路図、（ｂ）
は（ａ）に示す回路の伝達特性の実測値を示す図であ
る。6A and 6B are diagrams showing another embodiment of a MOS linear transconductance amplifier using a square root circuit composed of MOS transistors, wherein FIG. 6A is a circuit diagram, and FIG.
FIG. 4 is a diagram showing measured values of transfer characteristics of the circuit shown in FIG.

【図７】本発明のＭＯＳ線形コンダクタンスアンプに用
いられる２乗回路の実施の一形態を示す図である。FIG. 7 is a diagram showing an embodiment of a squaring circuit used in the MOS linear conductance amplifier of the present invention.

【図８】本発明のＭＯＳ線形コンダクタンスアンプに用
いられる２乗回路の実施の他の形態を示す図であり、電
圧入力−電流出力型の２乗回路を示している。FIG. 8 is a diagram showing another embodiment of the squaring circuit used in the MOS linear conductance amplifier of the present invention, and shows a voltage input-current output type squaring circuit.

【図９】従来の、ＭＯＳ差動対とウィルソンカレントミ
ラー回路とからなる回路の構成を示す図である。FIG. 9 is a diagram showing a configuration of a conventional circuit including a MOS differential pair and a Wilson current mirror circuit.

【符号の説明】[Explanation of symbols]

１ａ，１ｂ 平方根回路 １０，１１ 定電流源 Ｍ１〜Ｍ１８，Ｍ３３〜Ｍ４２ ＭＯＳトランジスタ Ｑ１〜Ｑ８，Ｑ１１〜Ｑ１４ バイポーラトランジス
タ1a, 1b Square root circuit 10, 11 Constant current source M1 to M18, M33 to M42 MOS transistor Q1 to Q8, Q11 to Q14 Bipolar transistor

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 ＭＯＳ差動対を形成する２つのトランジ
スタにそれぞれ接続されている２つの平方根回路を有
し、 前記２つのトランジスタから出力される電流が、前記平
方根回路を介して差動出力されることを特徴とするＭＯ
Ｓ線形トランスコンダクタンスアンプ。1. A semiconductor device comprising two square root circuits respectively connected to two transistors forming a MOS differential pair, wherein a current output from the two transistors is differentially output via the square root circuit. MO that features
S linear transconductance amplifier. 【請求項２】 請求項１に記載のＭＯＳ線形トランスコ
ンダクタンスアンプにおいて、 前記２つの平方根回路は、 定電流源から出力される定電流によって駆動される第１
のバイポーラトランジスタと、 ベース端子、エミッタ端子が前記第１のバイポーラトラ
ンジスタのコレクタ端子、ベース端子にそれぞれ接続さ
れ、前記ＭＯＳ差動対のいずれか一方の出力電流によっ
て駆動される第２のバイポーラトランジスタと、 ベース端子が前記第２のバイポーラトランジスタのベー
ス端子に接続されている第３のバイポーラトランジスタ
と、 ベース端子及びコレクタ端子が前記第３のバイポーラト
ランジスタのエミッタ端子に共通接続され、エミッタ端
子が前記第１のバイポーラトランジスタのエミッタ端子
に接続され、前記第３のバイポーラトランジスタと直列
に接続されている第４のバイポーラトランジスタとをそ
れぞれ有し、 前記第３のバイポーラトランジスタのコレクタ電流を出
力電流とし、 前記定電流源から出力される定電流によってトランスコ
ンダクタンスが変化することを特徴とするＭＯＳ線形ト
ランスコンダクタンスアンプ。2. The MOS linear transconductance amplifier according to claim 1, wherein said two square root circuits are driven by a constant current output from a constant current source.
And a second bipolar transistor having a base terminal and an emitter terminal connected to the collector terminal and the base terminal of the first bipolar transistor, respectively, and driven by one of the output currents of the MOS differential pair. A third bipolar transistor having a base terminal connected to the base terminal of the second bipolar transistor, a base terminal and a collector terminal commonly connected to an emitter terminal of the third bipolar transistor, and an emitter terminal connected to the third bipolar transistor; A fourth bipolar transistor connected to the emitter terminal of the first bipolar transistor and connected in series with the third bipolar transistor, wherein a collector current of the third bipolar transistor is an output current; Constant current source MOS linear transconductance amplifier, wherein a transconductance is changed by a constant current which is et output. 【請求項３】 請求項１に記載のＭＯＳ線形トランスコ
ンダクタンスアンプにおいて、 前記２つの平方根回路は、 ソース端子が、それぞれがダイオード接続され互いに直
列に接続されているｎ（ｎは０または正の整数）個のト
ランジスタを介して接地され、定電流源から出力される
定電流によって駆動される第１のＭＯＳトランジスタ
と、 ゲート端子、ソース端子が前記第１のＭＯＳトランジス
タのドレイン端子、ゲート端子にそれぞれ接続され、前
記ＭＯＳ差動対のいずれか一方の出力電流によって駆動
される第２のＭＯＳトランジスタと、 ソース端子が、それぞれがダイオード接続され互いに直
列に接続されている（ｎ＋１）（ｎは０または正の整
数）個のトランジスタを介して接地され、ゲート端子が
前記第２のＭＯＳトランジスタのゲート端子に接続され
ている第３のＭＯＳトランジスタとをそれぞれ有し、 前記第３のＭＯＳトランジスタのドレイン電流と前記Ｍ
ＯＳ差動対の他方の出力電流との和電流を出力電流と
し、 前記定電流源から出力される定電流によってトランスコ
ンダクタンスが変化することを特徴とするＭＯＳ線形ト
ランスコンダクタンスアンプ。3. The MOS linear transconductance amplifier according to claim 1, wherein the two square root circuits have n (n is 0 or a positive integer) whose source terminals are diode-connected and connected in series with each other. ) A first MOS transistor that is grounded via the transistors and is driven by a constant current output from a constant current source; and a gate terminal and a source terminal are respectively connected to a drain terminal and a gate terminal of the first MOS transistor The second MOS transistor connected and driven by one of the output currents of the MOS differential pair has a source terminal connected in series with a diode-connected (n + 1) (n is 0 or (Positive integer) transistors, and the gate terminal is connected to the second MOS transistor. And a third MOS transistor connected to the gate terminals, respectively, wherein the drain current of the third MOS transistor M
A MOS linear transconductance amplifier, wherein a sum current with the other output current of the OS differential pair is used as an output current, and a transconductance is changed by the constant current output from the constant current source. 【請求項４】 請求項３に記載のＭＯＳ線形トランスコ
ンダクタンスアンプにおいて、 前記ＭＯＳ差動対の他方の出力電流は、他方の平方根回
路の第２のＭＯＳトランジスタのドレイン電流であるこ
とを特徴とするＭＯＳ線形トランスコンダクタンスアン
プ。4. The MOS linear transconductance amplifier according to claim 3, wherein the other output current of the MOS differential pair is a drain current of a second MOS transistor of the other square root circuit. MOS linear transconductance amplifier. 【請求項５】 請求項１に記載のＭＯＳ線形トランスコ
ンダクタンスアンプにおいて、 前記２つの平方根回路は、 それぞれがダイオード接続され、定電流源から出力され
る定電流によって駆動される第４のＭＯＳトランジスタ
及び第５のＭＯＳトランジスタと、 ゲート端子が前記第４のＭＯＳトランジスタの共通接続
されたドレイン端子及びゲート端子に接続され、前記Ｍ
ＯＳ差動対のいずれか一方の出力電流によって駆動され
る第６のＭＯＳトランジスタと、 ゲート端子が前記第６のＭＯＳトランジスタのソース端
子に接続され、ソース端子が前記第５のＭＯＳトランジ
スタのソース端子に接続されている第７のＭＯＳトラン
ジスタとをそれぞれ有し、 前記第７のＭＯＳトランジスタのドレイン電流と前記Ｍ
ＯＳ差動対の他方の出力電流との和電流を出力電流と
し、 前記定電流源から出力される定電流によってトランスコ
ンダクタンスが変化することを特徴とするＭＯＳ線形ト
ランスコンダクタンスアンプ。5. The MOS linear transconductance amplifier according to claim 1, wherein each of the two square root circuits is diode-connected, and a fourth MOS transistor driven by a constant current output from a constant current source; A fifth MOS transistor having a gate terminal connected to a commonly connected drain terminal and a gate terminal of the fourth MOS transistor;
A sixth MOS transistor driven by one of the output currents of the OS differential pair, a gate terminal connected to the source terminal of the sixth MOS transistor, and a source terminal connected to the source terminal of the fifth MOS transistor And a drain current of the seventh MOS transistor and a drain current of the seventh MOS transistor.
A MOS linear transconductance amplifier, wherein a sum current with the other output current of the OS differential pair is used as an output current, and a transconductance is changed by the constant current output from the constant current source. 【請求項６】 請求項５に記載のＭＯＳ線形トランスコ
ンダクタンスアンプにおいて、 前記ＭＯＳ差動対の他方の出力電流は、他方の平方根回
路の第６のＭＯＳトランジスタのドレイン電流であるこ
とを特徴とするＭＯＳ線形トランスコンダクタンスアン
プ。6. The MOS linear transconductance amplifier according to claim 5, wherein the other output current of the MOS differential pair is a drain current of a sixth MOS transistor of the other square root circuit. MOS linear transconductance amplifier. 【請求項７】 請求項１乃至６のいずれか１項に記載の
ＭＯＳ線形トランスコンダクタンスアンプにおいて、 前記トランスコンダクタンスを変化させる電流は、電流
または電圧を入力とする２乗回路の出力電流であること
を特徴とするＭＯＳ線形トランスコンダクタンスアン
プ。7. The MOS linear transconductance amplifier according to claim 1, wherein the current that changes the transconductance is an output current of a square circuit having a current or a voltage as an input. MOS linear transconductance amplifier.
JP3195497A 1997-02-17 1997-02-17 Mos line transconductance amplifier Pending JPH10229311A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3195497A JPH10229311A (en) 1997-02-17 1997-02-17 Mos line transconductance amplifier
CN98100624A CN1191414A (en) 1997-02-17 1998-02-17 Tunable MOS linear transconductance amplifier
GB9803348A GB2322247A (en) 1997-02-17 1998-02-17 Adjustable linearised MOS transconductance amplifier using a source-coupled pair and square-root circuits
AU55342/98A AU5534298A (en) 1997-02-17 1998-02-17 Tunable MOS linear transconductance amplifier having source-coupled pair and square-root circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3195497A JPH10229311A (en) 1997-02-17 1997-02-17 Mos line transconductance amplifier

Publications (1)

Publication Number Publication Date
JPH10229311A true JPH10229311A (en) 1998-08-25

Family

ID=12345359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3195497A Pending JPH10229311A (en) 1997-02-17 1997-02-17 Mos line transconductance amplifier

Country Status (4)

Country Link
JP (1) JPH10229311A (en)
CN (1) CN1191414A (en)
AU (1) AU5534298A (en)
GB (1) GB2322247A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683497B2 (en) 2000-09-08 2004-01-27 Nec Electronics Corporation MOS linear transconductance amplifier
JP2014157155A (en) * 2013-02-18 2014-08-28 Lsis Co Ltd Rms detector and circuit breaker using the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2325341A (en) * 1997-03-28 1998-11-18 Nec Corp A composite transistor for a current squarer and analog multiplier
DE60228545D1 (en) * 2001-02-21 2008-10-09 Nxp Bv INTERFACE CIRCUIT FOR A DIFFERENTIAL SIGNAL
JP2003216252A (en) * 2001-11-15 2003-07-31 Seiko Instruments Inc Voltage regulator
CN100446417C (en) * 2004-12-23 2008-12-24 中国科学院电子学研究所 Differential circuit for reading out signal of integrated ISFET sensor based on two modes
US8086207B2 (en) * 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
CN107479620B (en) * 2017-08-03 2019-04-05 广东顺德中山大学卡内基梅隆大学国际联合研究院 A kind of square rootkey transconductance circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556293B2 (en) * 1994-06-09 1996-11-20 日本電気株式会社 MOS OTA

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683497B2 (en) 2000-09-08 2004-01-27 Nec Electronics Corporation MOS linear transconductance amplifier
JP2014157155A (en) * 2013-02-18 2014-08-28 Lsis Co Ltd Rms detector and circuit breaker using the same
US9194891B2 (en) 2013-02-18 2015-11-24 Lsis Co., Ltd. Root mean square detector and circuit breaker using the same

Also Published As

Publication number Publication date
GB2322247A (en) 1998-08-19
CN1191414A (en) 1998-08-26
GB9803348D0 (en) 1998-04-15
AU5534298A (en) 1998-08-20

Similar Documents

Publication Publication Date Title
EP0194031B1 (en) Cmos bandgap reference voltage circuits
US7268529B2 (en) Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus
US8013588B2 (en) Reference voltage circuit
US4935690A (en) CMOS compatible bandgap voltage reference
JPH08234853A (en) Ptat electric current source
JPH0625956B2 (en) Reference voltage source device
JP2874634B2 (en) Reference voltage circuit
JPH10229311A (en) Mos line transconductance amplifier
GB2290398A (en) Analog multiplier
US9523995B2 (en) Reference voltage circuit
JPH09116350A (en) Ota and multiplier
US5712594A (en) Operational transconductance amplifier operable at low supply voltage
JPS6119134B2 (en)
JPH10150332A (en) Differential circuit
EP0452967A2 (en) Hysteresis comparator
KR100219037B1 (en) FET resistance based analogue multiplier
EP0367330B1 (en) Linear-gain amplifier arrangement
US6507246B1 (en) FET circuit with resistor-programmable transconductance
US5909137A (en) Voltage adder/subtractor circuit with two differential transistor pairs
JP2550871B2 (en) CMOS constant current source circuit
JP3414320B2 (en) Reference voltage circuit
JP2637791B2 (en) Blog programmable reference voltage generator
JPH10124161A (en) Reference voltage source
JPH10283040A (en) Voltage dividing circuit, differential amplifier circuit and semiconductor integrated circuit device
JP3392696B2 (en) Voltage subtraction circuit, voltage amplification circuit, voltage division circuit, and semiconductor integrated circuit device