JPH1022740A - Amplifier circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To improve an amplifier circuit in which a switching power supply circuit including a switching transistor(TR) is formed. SOLUTION: This amplifier circuit is provided with a signal amplifier section 11 that amplifies an input signal AS and outputs an amplified signal ZS and with a switching power supply 18 provided with a switching element SW generating a power supply voltage +Vc in following to the amplified signal ZS, and the switching power supply 18 stops the switching operation of the switching element SW for a period when a radio receiver is in operation close to the amplifier circuit so as to apply a voltage being a prescribed voltage +Vcc to the signal amplifier section 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は増幅回路に関し、更
に詳しく言えば、オーディオアンプなどに用いられ、ス
イッチング電源を備えた増幅回路のスイッチングノイズ
による悪影響の低減を目的とする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit provided with a switching power supply, which is used for an audio amplifier or the like, and has an object to reduce adverse effects due to switching noise.

【０００２】[0002]

【従来の技術】以下で従来例に係るオーディオアンプに
搭載される増幅回路について説明する。従来、一定電圧
を電源電圧としていたオーディオアンプにおいては、常
時最大出力を取り出せる程度の高電圧を電源電圧とし
て、アンプを駆動していた。2. Description of the Related Art An amplifier circuit mounted on a conventional audio amplifier will be described below. Conventionally, in an audio amplifier that uses a constant voltage as a power supply voltage, the amplifier is driven with a power supply voltage that is high enough to always take the maximum output.

【０００３】このような回路では、出力が小レベルであ
ったような場合においても、常時最大出力を取り出せる
程度の高電圧を電源電圧としているので、アンプ内での
消費電力は必要以上に大きくなり、アンプの効率は低か
った。そこで、アンプの高効率化を図るために、以下に
示すような増幅回路が提案されている。これは、増幅信
号（ＺＳ）に一定電圧を上乗した電圧を電源電圧とし
て、増幅信号（ＺＳ）の増減に応じて電源電圧を変動さ
せながら駆動するというものである。In such a circuit, even when the output is at a low level, the power supply voltage is such that the maximum output can always be taken out, so that the power consumption in the amplifier becomes unnecessarily large. , The efficiency of the amplifier was low. Therefore, in order to improve the efficiency of the amplifier, the following amplifier circuit has been proposed. In this method, a voltage obtained by adding a constant voltage to the amplified signal (ZS) is used as a power supply voltage, and driving is performed while changing the power supply voltage in accordance with increase or decrease of the amplified signal (ZS).

【０００４】この回路は具体的には図１７に示すような
回路であって、アンプ（１）と、補助電源部（２）とを
有する。なお、アンプ（１）の負側には、補助電源部
（２）と同様の構成を有する電源が接続されているが、
これは正側と同様なので説明を省略する。上記の回路に
よれば、電源が投入されると補助電源部（２）に、一定
の電源電圧（±Ｖｃｃ）が印加される。This circuit is specifically a circuit as shown in FIG. 17, and has an amplifier (1) and an auxiliary power supply (2). A power supply having the same configuration as that of the auxiliary power supply unit (2) is connected to the negative side of the amplifier (1).
Since this is the same as the positive side, the description is omitted. According to the above circuit, when the power is turned on, a constant power supply voltage (± Vcc) is applied to the auxiliary power supply section (2).

【０００５】次いで入力信号（ＡＳ）がアンプ（１）に
よって増幅されて増幅信号（ＺＳ）が生成されて不図示
のスピーカに出力され、同時に補助電源部（２）にも出
力される。するとオフセット電圧生成回路（４）によっ
て増幅信号（ＺＳ）に一定電圧が上乗されてコンパレー
タ（７）の反転入力部（−）に入力される。一方、コン
パレータ（７）の非反転入力部（＋）にはチョッパ電源
（８）から出力される電源電圧（＋Ｖｃ）が入力されて
おり、常に電源電圧（＋Ｖｃ）と一定電圧が上乗された
増幅信号（ＺＳ）とは比較されている。Next, the input signal (AS) is amplified by the amplifier (1) to generate an amplified signal (ZS), which is output to a speaker (not shown), and is also output to the auxiliary power supply (2). Then, a constant voltage is added to the amplified signal (ZS) by the offset voltage generating circuit (4) and input to the inverting input section (-) of the comparator (7). On the other hand, the power supply voltage (+ Vc) output from the chopper power supply (8) is input to the non-inverting input section (+) of the comparator (7), and the power supply voltage (+ Vc) and the constant voltage are always added. It is compared with the amplified signal (ZS).

【０００６】コンパレータ（７）の出力はチョッパ電源
（８）のスイッチング素子（ＳＷ）に接続されており、
一定電圧が上乗された増幅信号（ＺＳ）を電源電圧（＋
Ｖｃ）が下回るとコンパレータ（７）の出力がローレベ
ル（以下“Ｌ”と称する）になってスイッチング素子
（ＳＷ）がＯＮされて電源電圧（＋Ｖｃ）が上昇し、逆
に一定電圧が上乗された増幅信号（ＺＳ）を電源電圧
（＋Ｖｃ）が上回るとコンパレータ（７）の出力がハイ
レベル（以下“Ｈ”と称する）になってスイッチング素
子（ＳＷ）がＯＦＦされて電源電圧（＋Ｖｃ）が上昇す
る。The output of the comparator (7) is connected to a switching element (SW) of a chopper power supply (8).
The amplified signal (ZS) with the added constant voltage is supplied to the power supply voltage (+
Vc) falls, the output of the comparator (7) goes low (hereinafter referred to as "L"), the switching element (SW) is turned on, the power supply voltage (+ Vc) rises, and conversely a constant voltage rises. When the power supply voltage (+ Vc) exceeds the amplified signal (ZS), the output of the comparator (7) becomes a high level (hereinafter referred to as "H"), the switching element (SW) is turned off, and the power supply voltage (+ Vc) Rises.

【０００７】以上の動作により、電源電圧（＋Ｖｃ）は
図１８に示すように増幅信号（ＺＳ）に一定電圧が上乗
された電圧に追従するように変化しながらアンプ（１）
に供給される。この電源電圧（＋Ｖｃ）を用いて、アン
プ（１）によって入力信号（ＡＳ）が増幅されて増幅信
号（ＺＳ）がスピーカに出力される。このようにして増
幅信号（ＺＳ）の大小に応じて電源電圧（±Ｖｃ）を変
動させることにより、常時最大出力を取り出せる高電圧
を電源電圧としてアンプを駆動するような場合に比し
て、特に小レベルの出力時における消費電力のロスを軽
減し、高効率化をはかっていた。By the above operation, the power supply voltage (+ Vc) changes so as to follow a voltage obtained by adding a constant voltage to the amplified signal (ZS) as shown in FIG.
Supplied to Using this power supply voltage (+ Vc), the input signal (AS) is amplified by the amplifier (1), and the amplified signal (ZS) is output to the speaker. By varying the power supply voltage (± Vc) in accordance with the magnitude of the amplified signal (ZS) in this manner, especially in comparison with a case where the amplifier is driven using a high voltage from which the maximum output can always be taken out as the power supply voltage. The power consumption loss at the time of a small level output was reduced, and the efficiency was improved.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の増幅回路ではチョッパ電源（８）を用いており、こ
のスイッチング素子（ＳＷ）のスイッチング周波数は、
約２００ｋHz〜５００ｋHz程度である。これは、アンプ
の周波数特性を可聴帯の上限である２０ｋHzまで得てな
おかつ、出力波形の追従性の確保やリップル成分の抑制
を図るためである。However, the conventional amplifier circuit uses a chopper power supply (8), and the switching frequency of the switching element (SW) is:
It is about 200 kHz to 500 kHz. This is because the frequency characteristics of the amplifier can be obtained up to the upper limit of the audible band of 20 kHz, the follow-up of the output waveform can be ensured, and the ripple component can be suppressed.

【０００９】スイッチング素子（ＳＷ）のノイズの周波
数は、基本周波数の２００ｋHzと、２次〜５次の高調波
すなわち４００ｋHz〜１ＭHzである。このノイズは、Ａ
Ｍラジオの周波数帯である２００ｋHz〜２ＭHzの範囲に
入ってしまうので、この増幅回路の近くにＡＭラジオが
あった場合には、ＡＭラジオからノイズが出力されてし
まうという問題が生じていた。The frequency of the noise of the switching element (SW) is 200 kHz of the fundamental frequency and the second to fifth harmonics, that is, 400 kHz to 1 MHz. This noise is A
Since the frequency band falls within the range of 200 kHz to 2 MHz, which is the frequency band of the M radio, if an AM radio is present near this amplifier circuit, there is a problem that noise is output from the AM radio.

【００１０】特に車載用の用途では、ＡＭやＦＭのラジ
オチューナーとオーディオアンプが一緒に搭載されたも
のが用いられるので、この問題は無視出来ない大きな問
題となっていた。[0010] In particular, in the case of a vehicle-mounted use, since a device equipped with an AM or FM radio tuner and an audio amplifier is used, this problem has become a serious problem that cannot be ignored.

【００１１】[0011]

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、入力信号を
増幅して増幅信号として出力する信号増幅部と、前記増
幅信号に基づいてスイッチング動作し、前記増幅信号に
追従する電源電圧を生成するスイッチング素子を備えた
スイッチング電源とを有し、かつ前記スイッチング電源
は、当該増幅回路の近くでラジオが動作している期間
中、前記スイッチング素子のスイッチング動作を停止さ
せて一定電圧を前記信号増幅部に供給することを特徴と
する増幅回路により、上記課題を解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional disadvantages. As shown in FIG. 1, a signal amplifying section for amplifying an input signal and outputting the amplified signal as an amplified signal is provided. And a switching power supply having a switching element that generates a power supply voltage that follows the amplified signal, and the switching power supply operates during a period when the radio is operating near the amplifier circuit. According to another aspect of the present invention, there is provided an amplifier circuit in which a switching operation of the switching element is stopped and a constant voltage is supplied to the signal amplifier.

【００１２】[0012]

【発明の実施の形態】以下で本発明の実施形態について
図面を参照しながら説明する。 （１）第１の実施形態 以下で、本発明の第１の実施形態に係る増幅回路につい
て図面を参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings. (1) First Embodiment Hereinafter, an amplifier circuit according to a first embodiment of the present invention will be described with reference to the drawings.

【００１３】この増幅回路は具体的には図１に示すよう
な回路であって、チューナ内蔵のオーディオアンプなど
に用いられ、信号増幅部の一例であるアンプ（１１）
と、補助電源部（１２）とを有する。なお、アンプ（１
１）の負側には、図１に示す補助電源部（１２）と同様
の構成を有する電源が接続されているが、これは正の電
源電圧（＋Ｖｃ）を生成する補助電源部（１２）と構成
は同一であって、負の電源電圧（−Ｖｃ）を生成する点
だけが異なるので図示せず、また説明も省略する。This amplifier circuit is specifically a circuit as shown in FIG. 1, and is used for an audio amplifier or the like with a built-in tuner, and an amplifier (11) which is an example of a signal amplifier.
And an auxiliary power supply section (12). The amplifier (1
On the negative side of 1), a power supply having the same configuration as the auxiliary power supply section (12) shown in FIG. 1 is connected, and this is an auxiliary power supply section (12) for generating a positive power supply voltage (+ Vc). Since the configuration is the same as that of the first embodiment except that the negative power supply voltage (-Vc) is generated, the configuration is not shown and the description is omitted.

【００１４】アンプ（１１）は、信号増幅部の一例であ
って、後述の電源電圧（＋Ｖｃ）を用いて、入力信号
（ＡＳ）を増幅して増幅信号（ＺＳ）を出力するもので
ある。これはそれぞれ入力信号（ＡＳ）を電圧増幅する
電圧増幅部と、電圧増幅部の出力を電流増幅する電流増
幅部を有するが、特に図示はしていない。補助電源部
（１２）はオフセット電圧生成回路（１４）と、コンパ
レータ（１７Ｂ）と、チョッパ電源（１８）とを有する
回路であって、一定の直流電圧（＋Ｖｃｃ）を増幅信号
（ＺＳ）の増減に応じて変化させてアンプ（１１）に供
給するものである。具体的には、増幅信号（ＺＳ）に、
オフセット電圧生成回路（１４）によって生成されるオ
フセット電圧を上乗し、この電圧に追従するように変化
する正の電源電圧（＋Ｖｃ）を供給している。The amplifier (11) is an example of a signal amplifying unit, and amplifies an input signal (AS) using a power supply voltage (+ Vc) described later and outputs an amplified signal (ZS). Each of them has a voltage amplifying unit for amplifying the voltage of the input signal (AS) and a current amplifying unit for amplifying the current of the output of the voltage amplifying unit. The auxiliary power supply section (12) is a circuit having an offset voltage generation circuit (14), a comparator (17B), and a chopper power supply (18), and supplies a constant DC voltage (+ Vcc) to increase or decrease of an amplified signal (ZS). And supplies it to the amplifier (11). Specifically, the amplified signal (ZS)
An offset voltage generated by the offset voltage generation circuit (14) is added, and a positive power supply voltage (+ Vc) that changes so as to follow this voltage is supplied.

【００１５】オフセット電圧生成部（１４）は、増幅信
号（ＺＳ）に一定電圧を上乗するものである。コンパレ
ータ（１７Ｂ）は信号生成部の一例であって、一定電圧
が上乗された増幅信号（ＺＳ）と正の電源電圧（＋Ｖ
ｃ）とを比較して、その比較結果をスイッチング素子
（ＳＷ）に出力するものである。The offset voltage generator (14) adds a constant voltage to the amplified signal (ZS). The comparator (17B) is an example of a signal generation unit, and includes an amplified signal (ZS) having a constant voltage added thereto and a positive power supply voltage (+ V
c) and outputs the comparison result to the switching element (SW).

【００１６】スイッチング素子（ＳＷ）はそのゲートが
コンパレータ（１７Ｂ）の出力に接続され、ソースが一
定の直流電圧（＋Ｖｃｃ）に接続され、ドレインがチョ
ッパ電源（１８）のローパスフィルタを構成するダイオ
ード（Ｄ），チョークコイル（Ｌ）に接続されるＭＯＳ
ＦＥＴからなり、コンパレータ（１７Ｂ）の出力に応じ
てＯＮ／ＯＦＦ動作し、一定の直流電圧（＋Ｖｃｃ）を
増減させながらアンプ（１１）に供給するものである。The switching element (SW) has a gate connected to the output of the comparator (17B), a source connected to a constant DC voltage (+ Vcc), and a drain forming a low-pass filter of the chopper power supply (18). D), MOS connected to choke coil (L)
It is composed of an FET, which is turned on / off in response to the output of the comparator (17B), and supplies a constant DC voltage (+ Vcc) to the amplifier (11) while increasing or decreasing it.

【００１７】また、スイッチング回路（ＳＣ）は、スイ
ッチング素子（ＳＷ）と一定電圧（Ｖｚ）との間に接続
され、ラジオ動作信号（ＡＭ）が入力されたときにＯＮ
して、スイッチング素子（ＳＷ）のゲート電位を、スイ
ッチング素子（ＳＷ）がＯＮする電圧である一定電圧
（Ｖｚ）に強制的に引き下げ、これをＯＮせしめる回路
である。The switching circuit (SC) is connected between the switching element (SW) and a constant voltage (Vz), and is turned on when a radio operation signal (AM) is input.
Then, the gate potential of the switching element (SW) is forcibly reduced to a constant voltage (Vz) which is a voltage at which the switching element (SW) is turned on, and this circuit is turned on.

【００１８】以下で上記の増幅回路の動作について説明
する。まず補助電源部（１２）に、一定の電源電圧（±
Ｖｃｃ）が印加される。次いで入力信号（ＡＳ）がアン
プ（１１）によって増幅されて増幅信号（ＺＳ）が生成
されて不図示のスピーカに出力され、同時に補助電源部
（１２）にも出力される。The operation of the above amplifier circuit will be described below. First, a fixed power supply voltage (±
Vcc) is applied. Next, the input signal (AS) is amplified by the amplifier (11) to generate an amplified signal (ZS), which is output to a speaker (not shown), and is also output to the auxiliary power supply unit (12).

【００１９】するとオフセット電圧生成回路（１４）に
よって増幅信号（ＺＳ）に一定電圧が上乗されてコンパ
レータ（１７Ｂ）の反転入力部（−）に入力される。一
方、コンパレータ（１７Ｂ）の非反転入力部（＋）には
チョッパ電源（１８）から出力される電源電圧（＋Ｖ
ｃ）が入力されており、常に電源電圧（＋Ｖｃ）と一定
電圧が上乗された増幅信号（ＺＳ）とは比較されてい
る。Then, a constant voltage is added to the amplified signal (ZS) by the offset voltage generation circuit (14) and is input to the inverting input section (-) of the comparator (17B). On the other hand, the non-inverting input section (+) of the comparator (17B) has a power supply voltage (+ V) output from the chopper power supply (18).
c) is input, and the power supply voltage (+ Vc) is always compared with the amplified signal (ZS) with a constant voltage added.

【００２０】コンパレータ（１７Ｂ）によるこの比較結
果はスイッチング素子（ＳＷ）に出力される。このと
き、一定電圧が上乗された増幅信号（ＺＳ）を電源電圧
（＋Ｖｃ）が上回るとコンパレータ（１７Ｂ）の出力が
ハイレベル（以下“Ｈ”と称する）になってスイッチン
グ素子（ＳＷ）がＯＦＦして電源電圧（＋Ｖｃ）が下降
し、逆に一定電圧が上乗された増幅信号（ＺＳ）を電源
電圧（＋Ｖｃ）が下回るとコンパレータ（１７Ｂ）の出
力がローレベル（以下“Ｌ”と称する）になってスイッ
チング素子（ＳＷ）がＯＮして電源電圧（＋Ｖｃ）が上
昇する。The result of this comparison by the comparator (17B) is output to the switching element (SW). At this time, when the power supply voltage (+ Vc) exceeds the amplified signal (ZS) with the added constant voltage, the output of the comparator (17B) becomes a high level (hereinafter, referred to as “H”) and the switching element (SW) is turned on. When the power supply voltage (+ Vc) falls and the power supply voltage (+ Vc) falls below the amplified signal (ZS) with the constant voltage added thereto, the output of the comparator (17B) goes low (hereinafter referred to as “L”). ), The switching element (SW) turns on, and the power supply voltage (+ Vc) rises.

【００２１】このようにしてスイッチング素子（ＳＷ）
はＯＮ／ＯＦＦ動作を繰り返す。このときのスイッチン
グ周波数は２００〜５００ｋＨｚである。以上の動作に
より、電源電圧（＋Ｖｃ）は図２に示すように増幅信号
（ＺＳ）に一定電圧が上乗された電圧に追従するように
変化しながらアンプ（１１）に供給される。この電源電
圧（＋Ｖｃ）を用いて、アンプ（１１）によって入力信
号（ＡＳ）が増幅されて増幅信号（ＺＳ）がスピーカに
出力されるので、一定電圧を電源電圧とした場合に比べ
て、効率がよくなる。Thus, the switching element (SW)
Repeats the ON / OFF operation. The switching frequency at this time is 200 to 500 kHz. By the above operation, the power supply voltage (+ Vc) is supplied to the amplifier (11) while changing so as to follow a voltage obtained by adding a constant voltage to the amplified signal (ZS) as shown in FIG. Using the power supply voltage (+ Vc), the input signal (AS) is amplified by the amplifier (11) and the amplified signal (ZS) is output to the speaker. Therefore, the efficiency is higher than when a constant voltage is used as the power supply voltage. Will be better.

【００２２】以下で、本実施形態の特徴的な動作である
ＡＭラジオがＯＮしている場合の動作について説明す
る。この場合、ＡＭラジオをオンした場合、同時に例え
ばマイコンよりＶHの信号がスイッチング回路（ＳＣ）
に入力する。すると、スイッチング回路（ＳＣ）ＯＮし
てスイッチング素子（ＳＷ）のゲートに一定電圧（Ｖ
ｚ）が印加されるので、スイッチング素子（ＳＷ）は他
の回路の動作に関らずマイコンよりＶHの信号がが入力
されている期間中、ＯＮしつづけてＯＮ／ＯＦＦ動作を
しない。従って、この間アンプ（１１）には一定の電源
電圧（±Ｖｃｃ）が印加され、通常のＡＢ級アンプと同
様の動作をする。Hereinafter, an operation when the AM radio is ON, which is a characteristic operation of the present embodiment, will be described. In this case, when the AM radio is turned on, at the same time, for example, the microcomputer outputs a VH signal to the switching circuit (SC).
To enter. Then, the switching circuit (SC) is turned on and a constant voltage (V) is applied to the gate of the switching element (SW).
Since z) is applied, the switching element (SW) keeps on and does not perform the ON / OFF operation during the period when the VH signal is input from the microcomputer regardless of the operation of other circuits. Therefore, during this time, a constant power supply voltage (± Vcc) is applied to the amplifier (11), and the amplifier (11) performs the same operation as a normal AB class amplifier.

【００２３】このように、本実施形態に係る増幅回路に
よれば、ＡＭラジオが近くで動作しているときにはスイ
ッチング素子（ＳＷ）のスイッチング動作を停止してい
るので、従来スイッチング動作により生じていたスイッ
チングノイズの高調波成分が、ＡＭラジオの周波数帯で
ある２００ｋHz〜２ＭHzの範囲に入り、近くにＡＭラジ
オがあった場合など、このＡＭラジオからノイズが出力
されてしまうという問題を極力抑止することが可能にな
る。As described above, according to the amplifier circuit according to the present embodiment, when the AM radio is operating nearby, the switching operation of the switching element (SW) is stopped. To minimize the problem that the harmonic component of the switching noise enters the AM radio frequency band of 200 kHz to 2 MHz and noise is output from this AM radio when there is an AM radio nearby. Becomes possible.

【００２４】特にＡＭやＦＭのラジオチューナーが搭載
されたオーディオアンプには、特に有効である。なお、
本実施形態では図１に示すような回路構成の増幅回路に
ついて説明しているが、本発明はこれに限らず、増幅信
号（ＺＳ）に一定電圧が上乗された電圧に追従するよう
に変化する電源電圧によって動作し、スイッチング回路
を備えたチョッパ電源を有する増幅回路であれば、どの
ような回路であっても、同様の効果を奏する。The present invention is particularly effective for an audio amplifier equipped with an AM or FM radio tuner. In addition,
In the present embodiment, an amplifier circuit having a circuit configuration as shown in FIG. 1 is described. However, the present invention is not limited to this, and the amplifier circuit changes so as to follow a voltage obtained by adding a constant voltage to the amplified signal (ZS). As long as the amplifier circuit is operated by a power supply voltage and includes a chopper power supply including a switching circuit, any circuit has the same effect.

【００２５】（２）第２の実施形態 以下で、本発明の第２の実施形態に係る増幅回路につい
て説明する前に、なぜ本実施形態で下記のような構成を
とったかという理由について簡単に説明する。第１の実
施形態の回路構成による増幅回路は、図４に示すように
その立上がりが急峻な増幅信号（ＺＳ）が生成された時
には補助電源部がその急峻な変化に追従しきれずに、図
４に示すように、本来常に増幅信号（ＺＳ）を上回って
いるべき電源電圧（＋Ｖｃ）が増幅信号（ＺＳ）を下回
ってしまい、増幅信号（ＺＳ）が歪んでしまうという欠
点が有るので、本実施形態に係る増幅回路でこの欠点の
改善を図ったわけである。(2) Second Embodiment Before describing an amplifier circuit according to a second embodiment of the present invention, the reason why the following configuration is employed in the present embodiment will be briefly described. explain. In the amplifier circuit having the circuit configuration of the first embodiment, when an amplified signal (ZS) having a steep rise is generated as shown in FIG. 4, the auxiliary power supply unit cannot follow the steep change. As shown in the figure, the power supply voltage (+ Vc), which should be always higher than the amplified signal (ZS), is lower than the amplified signal (ZS), and the amplified signal (ZS) is distorted. The amplifier circuit according to the embodiment has improved this drawback.

【００２６】以下で、本発明の第２の実施形態について
図面を参照しながら説明する。なお、第１の実施形態と
共通する事項については、重複を避けるため説明を省略
する。この回路が第１の実施形態と異なる点は、単に増
幅信号（ＺＳ）に一定電圧を上乗して、これに電源電圧
が追従するように動作するのではなく、勾配検出部（７
１）によって増幅信号（ＺＳ）の勾配を検出し、その検
出結果と一定電圧との和を増幅信号（ＺＳ）に上乗する
という点である。Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. Note that the description of items common to the first embodiment will be omitted to avoid duplication. This circuit differs from the first embodiment in that a gradient detection unit (7) is used instead of simply adding a constant voltage to the amplified signal (ZS) and operating the power supply voltage to follow this.
1) The gradient of the amplified signal (ZS) is detected by 1), and the sum of the detection result and a constant voltage is added to the amplified signal (ZS).

【００２７】本実施形態に係る増幅回路は、チューナ内
蔵のオーディオアンプなどに用いられ、図３に示すよう
に、勾配検出部（７１）、オフセット電圧生成部（７
２）、チョッパ電源（７４），第１，第２のコンパレー
タ（７３Ａ，７３Ｂ）及びスイッチング回路（ＳＣ）を
有する補助電源部（７７）と、プリアンプ（７５Ａ），
パワーアンプ（７５Ｂ）からなる増幅部（７５）を有す
る回路である。The amplifier circuit according to the present embodiment is used for an audio amplifier or the like with a built-in tuner, and as shown in FIG. 3, a gradient detector (71) and an offset voltage generator (7).
2), an auxiliary power supply section (77) having a chopper power supply (74), first and second comparators (73A, 73B) and a switching circuit (SC), a preamplifier (75A),
This is a circuit having an amplifier (75) composed of a power amplifier (75B).

【００２８】勾配検出部（７１）は微分回路を有し、増
幅信号（ＺＳ）の微分を求める回路である。オフセット
電圧生成部（７２）は、増幅信号（ＺＳ）に一定電圧を
上乗するオフセット部（７２Ａ）と加算回路（７２Ｂ）
とを有し、増幅信号（ＺＳ）の微分と、一定電圧と、増
幅信号の加算結果であるオフセット電圧（Ｖａ）を生成
する回路である。The gradient detecting section (71) has a differentiating circuit and is a circuit for obtaining a differential of the amplified signal (ZS). The offset voltage generation section (72) includes an offset section (72A) for adding a constant voltage to the amplified signal (ZS) and an addition circuit (72B).
And a circuit that generates an offset voltage (Va) as a differential result of the amplified signal (ZS), a constant voltage, and an addition result of the amplified signal.

【００２９】第１のコンパレータ（７３Ａ）、第２のコ
ンパレータ（７３Ｂ）は信号生成部の一例を構成するも
のであって、スイッチング素子（ＳＷ）のゲート電極に
電圧を印加してこのＯＮ／ＯＦＦ状態を制御する回路で
ある。第２のコンパレータ（７３Ｂ）は動作の安定化の
ために設けたものである。チョッパ電源（７４）はスイ
ッチング素子（ＳＷ）を有する。このスイッチング素子
（ＳＷ）は、ソースが一定の電源電圧（＋Ｖｃｃ）に接
続され、ドレインがダイオード（Ｄ１５０）及びコンデ
ンサ（Ｃ１５１）に接続され、ゲートが第２のコンパレ
ータ（７３Ｂ）に接続されるＭＯＳＦＥＴであって、Ｏ
Ｎ／ＯＦＦして一定の電源電圧（＋Ｖｃｃ）を降圧して
電源電圧（＋Ｖｃ）を生成する。The first comparator (73A) and the second comparator (73B) constitute an example of a signal generator, and apply a voltage to the gate electrode of the switching element (SW) to turn ON / OFF the signal. It is a circuit that controls the state. The second comparator (73B) is provided for stabilizing the operation. The chopper power supply (74) has a switching element (SW). The switching element (SW) has a source connected to a constant power supply voltage (+ Vcc), a drain connected to a diode (D150) and a capacitor (C151), and a gate connected to a second comparator (73B). And O
The power supply voltage (+ Vc) is generated by lowering the power supply voltage (+ Vcc) by N / OFF.

【００３０】また、スイッチング回路（ＳＣ２）は、ス
イッチング素子（ＳＷ）と一定電圧（Ｖｚ）との間に接
続され、ラジオ動作信号（ＡＭ）が入力されたときにＯ
Ｎして、スイッチング素子（ＳＷ）のゲート電位を強制
的に引き上げ、これをＯＮせしめる回路である。本実施
形態に係る増幅回路の動作について以下で説明する。The switching circuit (SC2) is connected between the switching element (SW) and the constant voltage (Vz), and is turned on when a radio operation signal (AM) is input.
N is a circuit for forcibly raising the gate potential of the switching element (SW) and turning it on. The operation of the amplifier circuit according to the present embodiment will be described below.

【００３１】まずパワーアンプ（７５Ｂ）から出力され
る増幅信号（ＺＳ）が、微分回路である勾配検出部（７
１）によって微分される。一方オフセット電圧生成部
（７２）によって増幅信号（ＺＳ）には一定電圧が上乗
せされ、加算回路によって増幅信号（ＺＳ）の微分と一
定電圧が上乗せされた増幅信号（ＺＳ）との加算結果で
ある電圧（以下でこれをオフセット電圧（Ｖａ）と称す
る）が生成される。First, the amplified signal (ZS) output from the power amplifier (75B) is supplied to a gradient detector (7
Differentiated by 1). On the other hand, a constant voltage is added to the amplified signal (ZS) by the offset voltage generation unit (72), and the result of addition of the differential of the amplified signal (ZS) and the amplified signal (ZS) to which the constant voltage is added by the adding circuit. A voltage (hereinafter referred to as an offset voltage (Va)) is generated.

【００３２】次いで、第１のコンパレータ（７３Ａ）に
よってチョッパ電源（７４）の出力である電源電圧（＋
Ｖｃ）とオフセット電圧（Ｖａ）とが比較処理され、第
２のコンパレータ（７３Ｂ）の反転入力側に出力され、
第２のコンパレータ（７３Ｂ）の非反転入力の基準電圧
と比較された出力結果がスイッチング素子（ＳＷ）に出
力され、２００〜５００ｋHzのスイッチング周波数でス
イッチング素子（ＳＷ）がＯＮ／ＯＦＦ動作をする。Next, the power supply voltage (+) which is the output of the chopper power supply (74) is output by the first comparator (73A).
Vc) and the offset voltage (Va) are compared and output to the inverting input side of the second comparator (73B).
The output result compared with the reference voltage of the non-inverting input of the second comparator (73B) is output to the switching element (SW), and the switching element (SW) performs ON / OFF operation at a switching frequency of 200 to 500 kHz.

【００３３】すなわち、オフセット電圧（Ｖａ）を電源
電圧（＋Ｖｃ）が下回ると第１のコンパレータ（７３
Ａ）の出力が“Ｌ”になり、第２のコンパレータ（７３
Ｂ）の非反転入力（−）にこの“Ｌ”が入力される。す
ると第２のコンパレータ（７３Ｂ）の出力は“Ｈ”にな
り、チョッパ電源（７４）のスイッチング素子（ＳＷ）
がＯＮして電源電圧（＋Ｖｃ）が上昇する。That is, when the power supply voltage (+ Vc) falls below the offset voltage (Va), the first comparator (73)
A) becomes “L”, and the second comparator (73)
This "L" is input to the non-inverting input (-) of B). Then, the output of the second comparator (73B) becomes “H”, and the switching element (SW) of the chopper power supply (74)
Turns on, and the power supply voltage (+ Vc) rises.

【００３４】逆にオフセット電圧（Ｖａ）を電源電圧
（＋Ｖｃ）が上回ると第１のコンパレータ（７３Ａ）の
出力が“Ｈ”になり、第２のコンパレータ（７３Ｂ）の
非反転入力（−）にこの“Ｈ”が入力される。すると第
２のコンパレータ（７３Ｂ）の出力は“Ｌ”になり、チ
ョッパ電源（７４）のスイッチング素子（ＳＷ）がＯＦ
Ｆして電源電圧（＋Ｖｃ）が下降する。Conversely, when the power supply voltage (+ Vc) exceeds the offset voltage (Va), the output of the first comparator (73A) becomes "H" and the non-inverting input (-) of the second comparator (73B) is applied. This “H” is input. Then, the output of the second comparator (73B) becomes “L”, and the switching element (SW) of the chopper power supply (74) is turned off.
F and the power supply voltage (+ Vc) falls.

【００３５】以上の動作の結果、電源電圧（＋Ｖｃ）は
オフセット電圧（Ｖａ）に追従するように動作すること
になる。このようにして、上記の増幅回路は常に増幅信
号（ＺＳ）に一定電圧が上乗せされた電圧と増幅信号
（ＺＳ）の微分の和であるオフセット電圧（Ｖａ）に、
パワーアンプ（７５Ｂ）の最終段のトランジスタ（ＴＲ
１１）のコレクタに印加される電源電圧（＋Ｖｃ）が追
従するように動作している。As a result of the above operation, the power supply voltage (+ Vc) operates so as to follow the offset voltage (Va). In this way, the above-described amplifier circuit always generates the offset voltage (Va) which is the sum of the voltage obtained by adding a constant voltage to the amplified signal (ZS) and the differential of the amplified signal (ZS).
The last transistor (TR) of the power amplifier (75B)
It operates so that the power supply voltage (+ Vc) applied to the collector of 11) follows.

【００３６】ここで第１の実施形態の増幅回路で歪みが
生じていた、図４に示すような立ち上がりが急峻な増幅
信号（ＺＳ）について考えると、その増幅信号（ＺＳ）
に一定値を上乗せし（図５）、同時に図６に示すような
増幅信号（ＺＳ）の微分をとり、一定値が上乗せされた
増幅信号と増幅信号（ＺＳ）の微分との和をとって、図
７に示すようなオフセット電圧（Ｖａ）を生成し、電源
電圧（＋Ｖｃ）がこのオフセット電圧（Ｖａ）に追従す
るように変化して生成されていることになる。Here, considering an amplified signal (ZS) having a steep rise as shown in FIG. 4 in which distortion has occurred in the amplifier circuit of the first embodiment, the amplified signal (ZS)
, And at the same time, the differential of the amplified signal (ZS) as shown in FIG. 6 is taken, and the sum of the amplified signal with the added constant and the differential of the amplified signal (ZS) is taken. , The offset voltage (Va) as shown in FIG. 7 is generated, and the power supply voltage (+ Vc) is changed and generated so as to follow this offset voltage (Va).

【００３７】よって、増幅信号（ＺＳ）の変化が急峻な
場合にはその微分が増大し、増大した増幅信号（ＺＳ）
の微分が上乗せされたオフセット電圧（Ｖａ）に追従す
るように電源電圧（＋Ｖｃ）が供給されるので、急峻な
信号の変化があったときにも常に図７に示すように電源
電圧が増幅信号を下回ることはないので、増幅信号（Ｚ
Ｓ）の変化に電源電圧（＋Ｖｃ）が余裕をもって追従で
き、第１の実施形態の増幅回路で生じていたアンプの出
力の歪みを抑止することが可能となる。Therefore, when the change of the amplified signal (ZS) is steep, its differentiation is increased, and the increased amplified signal (ZS) is increased.
Since the power supply voltage (+ Vc) is supplied so as to follow the offset voltage (Va) with the differential of the added power, the power supply voltage is always increased as shown in FIG. 7 even when there is a sharp signal change. , The amplified signal (Z
The power supply voltage (+ Vc) can follow the change of S) with a margin, and it is possible to suppress the distortion of the output of the amplifier which occurs in the amplifier circuit of the first embodiment.

【００３８】以下で、本発明の特徴となるＡＭラジオが
動作している場合の動作について説明する。この場合、
ＡＭラジオをオンした場合、同時にマイコンよりＶHの
信号がスイッチング回路（ＳＣ２）に入力する。する
と、スイッチング素子（ＳＷ）のゲートに一定電圧（Ｖ
ｚ）が印加され、スイッチング素子（ＳＷ）は他の回路
の動作に関らずＯＮ／ＯＦＦ動作をやめ、マイコンより
ＶHの信号が入力されている期間中、ＯＮしつづける。
従って、この間パワーアンプ（７５Ｂ）の最終段の出力
のトランジスタ（ＴＲ１１）のコレクタには一定の電源
電圧（±Ｖｃｃ）が印加され、通常のＡＢ級アンプと同
様の動作をする。Hereinafter, the operation when the AM radio which is a feature of the present invention is operating will be described. in this case,
When the AM radio is turned on, a VH signal is simultaneously input from the microcomputer to the switching circuit (SC2). Then, a constant voltage (V) is applied to the gate of the switching element (SW).
z) is applied, the switching element (SW) stops the ON / OFF operation irrespective of the operation of other circuits, and keeps on during the period when the VH signal is input from the microcomputer.
Therefore, during this time, a constant power supply voltage (± Vcc) is applied to the collector of the transistor (TR11) of the output of the last stage of the power amplifier (75B), and the operation is the same as that of a normal class AB amplifier.

【００３９】このように、本実施形態に係る増幅回路に
よれば、ＡＭラジオが近くで動作しているときにはスイ
ッチング素子（ＳＷ）のスイッチング動作を停止してい
るので、従来スイッチング動作により生じていたスイッ
チングノイズが、ＡＭラジオの周波数帯である２００ｋ
Hz〜２ＭHzの範囲に入り、近くにＡＭラジオがあった場
合など、このＡＭラジオからノイズが出力されてしまう
という問題を極力抑止することが可能になる。As described above, according to the amplifier circuit according to the present embodiment, the switching operation of the switching element (SW) is stopped when the AM radio is operating nearby, so that the conventional switching operation is caused by the switching operation. Switching noise is 200k, which is the frequency band of AM radio
It is possible to minimize the problem that noise is output from the AM radio, such as when the frequency is in the range of Hz to 2 MHz and there is an AM radio nearby.

【００４０】特にＡＭやＦＭのラジオチューナーとオー
ディオアンプが一緒に搭載されたものには、多大な効果
を奏する。なお、本実施形態では図３に示すような回路
構成の増幅回路について説明したが本発明はこれに限ら
ず、増幅信号（ＺＳ）の微分と増幅信号（ＺＳ）との加
算結果にさらに一定電圧を上乗して生成された電圧に追
従して変化する電源電圧で動作する回路であれば、凡そ
どのような回路構成をとっても同様の効果を奏する。In particular, a system in which an AM or FM radio tuner and an audio amplifier are mounted together has a great effect. In the present embodiment, the amplifier circuit having the circuit configuration as shown in FIG. 3 has been described. However, the present invention is not limited to this. As long as the circuit operates with a power supply voltage that changes in accordance with the voltage generated by adding the above, the same effect can be obtained with any circuit configuration.

【００４１】以下で、上記回路の適用例について図８を
参照しながら説明する。図８は、上記の回路を実際のハ
イブリッドＩＣに適用した場合の例を示す回路である。
図８に示すように、この回路はＬチャンネル用アンプ
（８１），Ｒチャンネル用アンプ（８２），制御用ＩＣ
（８３），正側のコンパレータ（８４），負側のコンパ
レータ（８５），ノイズカット回路（８６），正側のプ
リドライバ（８７），負側のプリドライバ（８８），正
側のスイッチング素子（Ｍ１），負側のスイッチング素
子（Ｍ２）を有し、Ｌ，Ｒ両チャンネルのオーディオア
ンプと、これに電源電圧を供給する電源回路とを備えて
いる。An application example of the above circuit will be described below with reference to FIG. FIG. 8 is a circuit showing an example where the above circuit is applied to an actual hybrid IC.
As shown in FIG. 8, this circuit includes an L-channel amplifier (81), an R-channel amplifier (82), and a control IC.
(83), positive side comparator (84), negative side comparator (85), noise cut circuit (86), positive side predriver (87), negative side predriver (88), positive side switching element (M1), a negative-side switching element (M2), audio amplifiers for both L and R channels, and a power supply circuit for supplying a power supply voltage thereto.

【００４２】この回路は、図８に示す回路の適用例の一
つなので、図８の回路と共通する点については説明を省
略する。Ｌチャンネル用アンプ（８１），Ｒチャンネル
用アンプ（８２）は図３の回路のプリアンプ（７５
Ａ），パワーアンプ（７５Ｂ）に相当するアンプであっ
て、図３の最終段の出力トランジスタ（Ｑ３，Ｑ４，Ｑ
７，Ｑ８）は図３のトランジスタ（ＴＲ１１，ＴＲ１
２）に相当する。This circuit is one of the application examples of the circuit shown in FIG. 8, and description of points common to the circuit of FIG. 8 will be omitted. The L channel amplifier (81) and the R channel amplifier (82) are the preamplifiers (75
A), an amplifier corresponding to a power amplifier (75B), which is an output transistor (Q3, Q4, Q
7, Q8) are the transistors (TR11, TR1) of FIG.
This corresponds to 2).

【００４３】制御用ＩＣ（８３）は、図３の勾配検出部
（７１），加算部（７２），第１のコンパレータ（７３
Ａ）を搭載したＩＣである。正側，負側のコンパレータ
（８４，８５）は図３の第２のコンパレータ（７３Ｂ）
に相当する回路である。ノイズカット回路（８６）はト
ランジスタ（Ｑ６１，Ｑ６２）を備えた回路であって、
図８の１番の外部端子からラジオ動作信号（ＡＭ）が入
力されたときにこれらのトランジスタ（Ｑ６１，Ｑ６
２）が同時にＯＮして、正側，負側のプリドライバ（８
７，８８）を介して正側のスイッチング素子（Ｍ１），
負側のスイッチング素子（Ｍ２）を同時にＯＮさせる回
路である。図３の回路ではスイッチング回路（ＳＣ２）
に該当する。The control IC (83) includes a gradient detector (71), an adder (72), and a first comparator (73) shown in FIG.
This is an IC mounted with A). The positive and negative comparators (84, 85) are the second comparator (73B) in FIG.
Is a circuit corresponding to. The noise cut circuit (86) is a circuit including transistors (Q61, Q62),
When a radio operation signal (AM) is input from the first external terminal of FIG. 8, these transistors (Q61, Q6
2) are simultaneously turned on, and the positive and negative pre-drivers (8
7,88) via the positive switching element (M1),
This is a circuit that simultaneously turns on the negative switching element (M2). In the circuit of FIG. 3, the switching circuit (SC2)
Corresponds to.

【００４４】この回路によれば、Ｌチャンネル，Ｒチャ
ンネルの入力信号（ＡＳ１，ＡＳ２）がそれぞれ１８
番，２２番の外部端子に入力され、Ｌ，Ｒチャンネル用
アンプ（８１，８２）でそれぞれ増幅されて１３番と１
４番の端子からそれぞれＬ，Ｒチャンネルの増幅信号
（ＺＬ，ＺＲ）が不図示のスピーカに出力される。この
増幅信号（ＺＬ，ＺＲ）はそれぞれ制御用ＩＣ（８３）
に帰還され、同時に電源電圧（±Ｖｃ）が帰還される。
この電源電圧（±Ｖｃ）は、２番，９番の外部端子から
印加される一定電圧（＋Ｖｃｃ，−Ｖｃｃ）が正側，負
側のスイッチング素子（Ｍ１，Ｍ２）によって降圧され
て生成される。According to this circuit, the input signals (AS1, AS2) of the L channel and the R channel are 18
Nos. 13 and 1 are input to the external terminals Nos. 22 and 22, respectively, and amplified by the L and R channel amplifiers (81 and 82).
From the fourth terminal, amplified signals (ZL, ZR) of the L and R channels are output to a speaker (not shown). The amplified signals (ZL, ZR) are respectively supplied to the control IC (83)
And the power supply voltage (± Vc) is simultaneously fed back.
The power supply voltage (± Vc) is generated by lowering constant voltages (+ Vcc, −Vcc) applied from the second and ninth external terminals by the positive and negative switching elements (M1, M2). .

【００４５】この回路において、ＡＭラジオが動作して
いるときには、ラジオ動作信号（ＡＭ）が１番の外部端
子から入力されて、ノイズカット回路（８６）のトラン
ジスタ（Ｑ６１，Ｑ６２）が同時にＯＮし、正側，負側
のプリドライバ（８７，８８）を介して正側のスイッチ
ング素子（Ｍ１），負側のスイッチング素子（Ｍ２）を
同時にＯＮさせる。するとそれまでスイッチング動作し
ていたこれらのスイッチング素子（Ｍ１，Ｍ２）はＯＮ
しつづけるので、通常のＡＢ級アンプと同様の動作を
し、仮に近くでＡＭラジオが動作していても、スイッチ
ングノイズがＡＭラジオに悪影響を与えない。In this circuit, when the AM radio is operating, the radio operation signal (AM) is input from the first external terminal, and the transistors (Q61, Q62) of the noise cut circuit (86) are simultaneously turned on. The positive-side switching element (M1) and the negative-side switching element (M2) are simultaneously turned on via the positive-side and negative-side predrivers (87, 88). Then, these switching elements (M1 and M2) that have been performing the switching operation are turned on.
Since the operation continues, the operation is the same as that of a normal class AB amplifier. Even if the AM radio is operating nearby, the switching noise does not adversely affect the AM radio.

【００４６】（３）第３の実施形態 以下で本発明の第３の実施形態について図面を参照しな
がら説明する。本発明の発明者などにより、第１，第２
の実施形態と異なる方式で消費電力を低減するアンプが
提案されている（特願平５−１６７８６４）。このアン
プは、ＢＴＬ（Balanced Transformerless）回路を用い
た回路である。通常このＢＴＬには４個のトランジスタ
が必要で、これを駆動するスイッチングレギュレータも
また４個必要であったが、本発明の発明者などによりス
イッチングレギュレータを１個に低減する事が実現され
た。以下でこの方式を用いてノイズ低減を図る方法につ
いて説明する。(3) Third Embodiment Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. By the inventor of the present invention, the first and second
An amplifier that reduces power consumption by a method different from that of the first embodiment has been proposed (Japanese Patent Application No. 5-167864). This amplifier is a circuit using a BTL (Balanced Transformerless) circuit. Normally, this BTL requires four transistors, and also requires four switching regulators for driving the transistors. However, the inventors of the present invention have realized that the number of switching regulators is reduced to one. Hereinafter, a method of reducing noise using this method will be described.

【００４７】図９は、本発明の一実施形態を示す回路図
で、（１７）は、正負の２つの入力端子（１８）及び
（１９）と、出力信号の直流レベルを設定する共通端子
（７０）と、正負２つの出力端子(２１)及び(２２)とを
備え、一方の入力端子からの入力信号を抵抗Ｒ１及びＲ
２の比で定まる利得により、増幅する第１の差動増幅器
である。FIG. 9 is a circuit diagram showing an embodiment of the present invention. In FIG. 9, (17) designates two positive and negative input terminals (18) and (19) and a common terminal () for setting the DC level of an output signal. 70), and two positive and negative output terminals (21) and (22), and an input signal from one input terminal is connected to resistors R1 and R2.
This is a first differential amplifier that amplifies with a gain determined by a ratio of 2.

【００４８】(２３)及び(２４)は、前記第１の差動増幅
器(１７)の互いに逆相の２つの出力信号が印加されるバ
イアス回路であり、(２５)は第１ＳＥＰＰ ＯＣＬ(sil
ngle-ended push-pull output capacitor less)(２６)
と第２ＳＥＰＰ ＯＣＬ(２７)とにより構成され負荷
(２８)を駆動するＢＴＬ増幅器である。また、(２９)
は、前記負荷(２８)の両端に発生する２つの出力信号の
レベルが所定値以下では加算動作を行ない、所定値以上
では入出力端子間がクランプ動作を行なう非線型加算回
路であり、(３０)は、前記負荷(２８)の両端に発生する
２つの出力信号の加算を行なう加算回路である。(３１)
は、前記非線型加算回路(２９)の出力信号と基準電源
(３２)の基準電圧との差に応じた比較出力信号を前記第
１の差動増幅器(１７)の前記共通端子(２０)に印加する
第２の差動増幅器であり、(３３)は、前記加算回路(３
０)の出力信号レベルに応じてしベルが変化する電源電
圧を前記ＢＴＬ増幅器(２５)に印加するスイッチング電
源である。(23) and (24) are bias circuits to which two output signals of opposite phases of the first differential amplifier (17) are applied, and (25) is a first SEPP OCL (silicon).
ngle-ended push-pull output capacitor less) (26)
And the second SEPP OCL (27)
This is a BTL amplifier that drives (28). Also, (29)
Is a non-linear addition circuit that performs an addition operation when the level of two output signals generated at both ends of the load (28) is equal to or lower than a predetermined value, and performs a clamping operation between the input / output terminals when the level is equal to or higher than the predetermined value. ) Is an addition circuit for adding two output signals generated at both ends of the load (28). (31)
Is the output signal of the nonlinear addition circuit (29) and the reference power supply.
(32) a second differential amplifier for applying a comparison output signal corresponding to a difference from the reference voltage to the common terminal (20) of the first differential amplifier (17); The addition circuit (3
This switching power supply applies a power supply voltage whose bell changes according to the output signal level of 0) to the BTL amplifier (25).

【００４９】このような構成の回路に、図９に示すよう
にスイッチングトランジスタ（ＳＣ３）が加えられてい
る。このスイッチングトランジスタ（ＳＣ３）は、本発
明の特徴となる点であり、トランジスタスイッチ（５
０）のベースに接続されＡＭラジオがこの近傍で動作し
ている時には、ラジオ動作信号（ＡＭ）の入力によりＯ
Ｎして、ラジオ動作信号（ＡＭ）が入力されている期間
中ずっとトランジスタスイッチ（５０）をＯＮせしめる
スイッチングトランジスタである。A switching transistor (SC3) is added to the circuit having such a configuration as shown in FIG. This switching transistor (SC3) is a feature of the present invention, and a transistor switch (5
0) is connected to the base and the AM radio is operating in the vicinity, the input of the radio operation signal (AM) causes the O
N is a switching transistor that keeps the transistor switch (50) on during the period when the radio operation signal (AM) is input.

【００５０】以下で上記回路の動作について、（Ａ）Ａ
Ｍラジオが当該増幅回路のそばで動作していない場合、
（Ｂ）ＡＭラジオが当該増幅回路のそばで動作している
場合、の２つの場合に分けて説明する。 （Ａ）ＡＭラジオが当該増幅回路のそばで動作していな
い場合 この場合にはＡＭラジオが動作していないので、ラジオ
動作信号（ＡＭ）はスイッチングトランジスタ（ＡＭ）
に入力されず、したがってこれもＯＮしない。そこでス
イッチングトランジスタ（ＡＭ）がないものと扱ってよ
い。The operation of the above circuit will be described in the following.
If the M radio is not operating near the amplifier,
(B) The case where the AM radio is operating near the amplifier circuit will be described in two cases. (A) When the AM radio is not operating near the amplifier circuit In this case, since the AM radio is not operating, the radio operation signal (AM) is output from the switching transistor (AM).
Is not input to this, so it is not turned on. Therefore, it may be treated as having no switching transistor (AM).

【００５１】図９の信号源(３４)からの入力信号は、第
１の差動増幅器(１７)の反転入力端子(１９)に印加され
増幅された互いに逆相の２つの出力信号が出力端子(２
１)及び(２２)に発生する。そして、前記２つの出力信
号は、各々バイアス回路(２３)及び(２４)を介して第１
及び第２ＳＥＰＰ ＯＣＬ(２６)及び(２７)に印加され
る。The input signal from the signal source (34) shown in FIG. 9 is composed of two output signals having opposite phases applied to the inverting input terminal (19) of the first differential amplifier (17) and amplified. (2
Occurs in 1) and (22). The two output signals are respectively supplied to the first signals via bias circuits (23) and (24).
And the second SEPP OCL (26) and (27).

【００５２】前記第１及び第２ＳＥＰＰ ＯＣＬ(２６)
及び(２７)を構成するトランジスタの動作は、第１及び
第２トランジスタ(３５)及び(３６)が共にオンしている
時は、第３及び第４トランジスタ(３７)及び(３８)が共
にオンする。逆に、第３及び第４トランジスタ(３７)及
び(３８)が共にオンすると第１及び第２トランジスタ
(２６)及び(２７)は共にオフする。The first and second SEPP OCLs (26)
The operation of the transistors constituting (27) and (27) is such that when both the first and second transistors (35) and (36) are on, both the third and fourth transistors (37) and (38) are on. I do. Conversely, when the third and fourth transistors 37 and 38 are both turned on, the first and second transistors
(26) and (27) are both turned off.

【００５３】図１５は、図１の第１の差動増幅器(１７)
とバイアス回路(２３)及び(２４)とＢＴＬ増幅器(２５)
との具体回路図を示すものである。図１５において、図
９と同一の回路素子については、同一の符号を付す。次
に端子(３９)及び(４０)の直流電圧の定まり方について
説明する。端子 (３９)及び(４０)の直流電圧は、非線
型加算回路(２９)、第２の差動増幅器(３１)による帰還
ループにより定まる。FIG. 15 shows the first differential amplifier (17) of FIG.
And bias circuits (23) and (24) and BTL amplifier (25)
FIG. 15, the same circuit elements as those in FIG. 9 are denoted by the same reference numerals. Next, how to determine the DC voltage of the terminals (39) and (40) will be described. The DC voltage at the terminals (39) and (40) is determined by a feedback loop formed by the non-linear addition circuit (29) and the second differential amplifier (31).

【００５４】ここで非線型加算回路(２９)の具体回路を
図１６に示す。図１６の第２の差動増幅器(３１)の出力
信号は、図１５の可変電流源(４１)の電流値を制御す
る。前記可変電流源(４１)の電流値を変化させると、ト
ランジスタ(４２)及び(４３)のエミッタ・コレクタ路を
流れる直流電流が変化し、バイアス回路(２３)及び(２
４)に内蔵されるトランジスタ(４４)及び(４５)のべー
ス電圧が変化する。その結果、第１乃至第４トランジス
タ(３５)乃至(３８)のべース電圧が変化し、端子(３９)
及び(４０)の直流電圧が等しく変化する。FIG. 16 shows a specific circuit of the non-linear addition circuit (29). The output signal of the second differential amplifier (31) in FIG. 16 controls the current value of the variable current source (41) in FIG. When the current value of the variable current source (41) is changed, the DC current flowing through the emitter-collector paths of the transistors (42) and (43) changes, and the bias circuits (23) and (2)
The base voltages of the transistors (44) and (45) built in 4) change. As a result, the base voltages of the first to fourth transistors (35) to (38) change, and the terminal (39)
And the DC voltage of (40) changes equally.

【００５５】図１６の第２の差動増幅器(３１)は、２つ
の入力信号のレベルが等しくなるように帰還動作を行な
うので、電圧Ｖcは電圧ＶBCと等しくなり、同時に電圧V
olとVo２も電圧ＶBCと等しくなる。図１６の抵抗(４６)
及び(４７)の働きにより、前述の帰還動作が達成され
る。図１６のダイオード(４８)及び(４９)は、端子(３
９)及び(４０)の電圧Vol及びVo２が電圧ＶBCよりダイオ
ードの順方向電圧VF以下に低下するのを防止する役目で
ある。図１６の回路の入出力特性を図１０に示す。図１
０から明らかなように、図１６の回路は、電圧Ｖol及び
Ｖo２とが近い値(２ＶF以下)の時は、加算器として動作
するが、それ以上となるとクランプ回路として働く。Since the second differential amplifier (31) in FIG. 16 performs a feedback operation so that the levels of the two input signals become equal, the voltage Vc becomes equal to the voltage VBC, and at the same time, the voltage Vc
ol and Vo2 are also equal to the voltage VBC. Resistance (46) in FIG.
By the operation of (47), the above-described feedback operation is achieved. The diodes (48) and (49) in FIG.
This is to prevent the voltages Vol and Vo2 of 9) and (40) from dropping below the voltage VBC to the diode forward voltage VF or less. FIG. 10 shows input / output characteristics of the circuit of FIG. FIG.
As is apparent from 0, the circuit of FIG. 16 operates as an adder when the voltages Vol and Vo2 are close to each other (2 VF or less), but operates as a clamp circuit when the voltages are higher than 2 VF.

【００５６】従って、図９の端子(３９)及び(４０)の直
流電圧は、基準電源(３２)に応じて任意に定めることが
できる。本発明は、負荷(２８)を半波信号で駆動するこ
とを特徴とする。その為、前記基準電源(３２)の値は、
図１１の(a)及び(b)に示す如くアースレベルに近い低い
値に設定される。この状態で、前述の如く第１及び第２
トランジスタ(３５)及び(３６)が共にオンしたとする。
すると、端子(３９)から端子(４０)に電流が流れ、端子
(３９)の電圧は、直流電圧ＶBCから上昇し、端子(４
０)の電圧は、直流電圧ＶBCから低下する。しかしなが
ら、端子(４０)の電圧は、非線型加算回路(２９)のクラ
ンプ動作に応じて電圧(ＶBCc-ＶF)以下には低下しな
い。Therefore, the DC voltage at the terminals (39) and (40) in FIG. 9 can be arbitrarily determined according to the reference power supply (32). The invention is characterized in that the load (28) is driven by a half-wave signal. Therefore, the value of the reference power supply (32) is
As shown in FIGS. 11A and 11B, the value is set to a low value close to the ground level. In this state, the first and second
It is assumed that both the transistors (35) and (36) are turned on.
Then, a current flows from the terminal (39) to the terminal (40), and the terminal
The voltage of (39) rises from the DC voltage VBC,
The voltage of 0) decreases from the DC voltage VBC. However, the voltage at the terminal (40) does not drop below the voltage (VBCc-VF) in accordance with the clamping operation of the non-linear addition circuit (29).

【００５７】又、端子(３９)の電圧は、信号レベルに応
じて上昇する。その様子を図１１(a)及び (b)の期間ｔ
１に示す。図１１(a)は、端子(３９)の電圧レベルを示
し、期間ｔ１では信号の半サイクル分が発生する。又、
図１１(b)は、端子(４０)の電圧レベルを示し、期間ｔ
１では、本来負の半サイクルが生ずる期間、クランプさ
れて電圧ＶBCから電圧ＶF分、低下したしベルとなる。The voltage at the terminal (39) rises according to the signal level. This is shown in the period t in FIGS. 11 (a) and 11 (b).
It is shown in FIG. FIG. 11A shows the voltage level of the terminal (39), and a half cycle of the signal occurs in the period t1. or,
FIG. 11 (b) shows the voltage level of the terminal (40),
At 1, the voltage is clamped and reduced from the voltage VBC by the voltage VF to a bell during a period in which a negative half cycle occurs.

【００５８】図１１(a)及び(b)の期間ｔ１から明らかな
ように、負荷は、Ｂ級動作を行なう第１及び第２トラン
ジスタ(３５)及び(３６)により駆動される。次に、図１
１の期間t２になったとすると、今度は第３及び第４ト
ランジスタ(３７)及び(３８)が共にオンし、端子(４０)
から端子(３９)へ電流が流れる。この場合の動作も、前
述と同様であり、図１１(a)にはクランプされた電圧が
図１１(b)には信号が発生する。As is apparent from the period t1 in FIGS. 11A and 11B, the load is driven by the first and second transistors (35) and (36) performing the class B operation. Next, FIG.
Assuming that the period of time t1 has reached t2, the third and fourth transistors 37 and 38 are both turned on, and the terminal 40 is turned on.
A current flows from the terminal to the terminal (39). The operation in this case is the same as described above, and a clamped voltage is generated in FIG. 11A and a signal is generated in FIG. 11B.

【００５９】従って、負荷(２８)は、正弦波信号ではな
く、両端から半彼信号で駆動されることが明らかであ
る。負荷(２８)に発生する出力信号は、端子(３９)と端
子(４０)との両端間に発生する交流分であるので、電圧
Ｖolから電圧Ｖo2を引いた図１１(c)との交流信号が出
力となる。図１６の回路について更に詳しく説明する。Thus, it is clear that the load (28) is driven not by a sine wave signal but by a half signal from both ends. Since the output signal generated at the load (28) is an AC component generated between both ends of the terminal (39) and the terminal (40), the AC signal of FIG. 11 (c) obtained by subtracting the voltage Vo2 from the voltage Vol. Is the output. The circuit of FIG. 16 will be described in more detail.

【００６０】今、図１４(a)及び(b)に示す如き互いに逆
極性の正弦波が図１の端子(３９)及び(４０)に発生して
いたとする。図１４に実線で示す交流分は、図１６の抵
抗(４６)及び(４７)の働きによりキャンセルされ、図１
４の一点鎖線で示す直流分が加算されて図１ ４(c)の如
くなり、図１４(c)の電圧が直流電圧ＶBCと等しくな
る。この時、図９のダイオード(４８)及び(４９)は動作
しない。Assume that sine waves of opposite polarities are generated at the terminals (39) and (40) in FIG. 1 as shown in FIGS. 14 (a) and 14 (b). The alternating current shown by the solid line in FIG. 14 is canceled by the action of the resistors (46) and (47) in FIG.
The DC components indicated by the dashed-dotted lines in FIG. 4 are added, as shown in FIG. 14C, and the voltage in FIG. 14C becomes equal to the DC voltage VBC. At this time, the diodes (48) and (49) in FIG. 9 do not operate.

【００６１】次に図１６のダイオード(４８)及び(４９)
が存在しないとし、その状態で図１１(a)及び(b)に示す
如き直流レベルが偏位している信号が図９の端子(３９)
及び(４０)に発生したとする。すると、ダイオード(４
８)及び(４９）が存在しないとすると、図１１(e)の電
圧Ｖｘの如き電圧が図９の第２の差動増幅器(３１)に加
わる。Next, the diodes (48) and (49) shown in FIG.
Is not present, and in this state, a signal whose DC level is deviated as shown in FIGS. 11 (a) and 11 (b) is supplied to the terminal (39) of FIG.
And (40). Then, the diode (4
Assuming that 8) and (49) do not exist, a voltage such as the voltage Vx in FIG. 11E is applied to the second differential amplifier 31 in FIG.

【００６２】ところが、第２の差動増幅器(３１)は、前
記電圧Ｖｘが前記直流電圧ＶBCと等しくなるように制御
するので、第１の差動増幅器(１７)の出力直流電圧が安
定に定まらなくなってしまう。そこで、本発明では図１
６のダイオード(４８)及び(４９)を設け、該ダイオード
(４８)及び(４９)のクリップ作用を用いて直流電圧を定
めている。However, since the second differential amplifier (31) controls the voltage Vx to be equal to the DC voltage VBC, the output DC voltage of the first differential amplifier (17) is stably determined. Will be gone. Therefore, in the present invention, FIG.
6. Diodes (48) and (49) are provided.
The DC voltage is determined using the clipping action of (48) and (49).

【００６３】図１６の実施例におけるダイオード(４８)
及び(４９)は、そのカソードとアノードを逆方向にして
も良い。但し、その場合は、図１１(a)及び(b)に示す無
信号レベルＶBCが電源電圧(＋Ｖｃｃ)レベルに近い場合
となる。尚、図１６のダイオード(４８)及び(４９)の働
きは、図９の第１及び第２の差動増幅器(１７)及び(３
１)に対して有効であり、その場合の電源は、スイッチ
ング電源である必要はない。Diode (48) in the embodiment of FIG.
In (49), the cathode and anode may be reversed. However, in this case, the non-signal level VBC shown in FIGS. 11A and 11B is close to the power supply voltage (+ Vcc) level. The functions of the diodes (48) and (49) in FIG. 16 are the same as those of the first and second differential amplifiers (17) and (3) in FIG.
This is effective for 1), in which case the power supply does not need to be a switching power supply.

【００６４】図９の回路で電力消費を減らすためには、
入力信号に応じて電圧ＶCEが大きく変化するトランジス
タのコレクタ・エミツタ路に、入力信号に対して相似の
電源電圧を加えれば良い。そこで、本発明では、負荷
(２８)の両端に発生する電圧Ｖｏl及びＶｏ２を加算回
路(３０)で検出及び加算し、加算した信号(Ｖｏ１+Ｖｏ
２)でスイッチング電源(３３)のトランジスタスイッチ
(５０)をオンオフさせる。すると、スイッチング電源
(３３)の出力端には、図１１(d)の電圧Ｖｘが生ずる。
図１１(d)の電圧Ｖｘは、負荷(２８)の両端に発生する
電圧に基づいて作成されているので、確実に出力信号レ
ベルに応答した値の電源電圧値を発生させることができ
安定に消費電力の削減につながる。尚、ツェナーダイオ
ード(５１)は、レベルシフト用である。図１１(d)から
明らかなように信号電圧Ｖo１と相似の電圧Ｖｘが第１
トランジスタ(３５)のコレクタに加わることになり、第
１トランジスタ(３５)のコレクタ損失がわすか(Ｖｘ-Ｖ
ｏ１)であることが明らかである。In order to reduce power consumption in the circuit of FIG.
A power supply voltage similar to the input signal may be applied to the collector-emitter path of the transistor whose voltage VCE greatly changes according to the input signal. Therefore, in the present invention, the load
The voltage Vol and Vo2 generated at both ends of (28) are detected and added by an adding circuit (30), and the added signal (Vo1 + Vo) is detected.
2) Transistor switch of switching power supply (33)
(50) is turned on / off. Then, the switching power supply
The voltage Vx shown in FIG. 11D is generated at the output terminal of (33).
Since the voltage Vx in FIG. 11D is created based on the voltage generated at both ends of the load (28), a power supply voltage value that reliably responds to the output signal level can be generated stably. This leads to a reduction in power consumption. The zener diode (51) is for level shifting. As apparent from FIG. 11D, the voltage Vx similar to the signal voltage Vo1 is the first voltage Vx.
It is added to the collector of the transistor (35), and the collector loss of the first transistor (35) is given (Vx-V
o1).

【００６５】図１１(e)は、図１１(b)の信号に対する電
源電圧の変化を示しており、電源電圧Ｖｘの変化が全て
有効に利用されていることが明らかである。従って、図
９の回路に依れば単一電源で消費電力の少ない電力増幅
装置が得られる。一般にスイッチング電源は、その応答
性が必らずしも高くなく、急激に変化する信号(オンオ
フ信号)に追随できない場合があり、その様な場合には
第１及び第３トランジスタ(３５)及び(３７)が飽和して
しまう恐れがある。そこで、本発明では、トランジスタ
(５２)を設け、第１及び第３トランジスタ(３５)及び
(３７)のコレクタ電圧が低下するのを防止している。FIG. 11E shows a change in the power supply voltage with respect to the signal shown in FIG. 11B, and it is clear that all the changes in the power supply voltage Vx are effectively used. Therefore, according to the circuit of FIG. 9, a power amplifying device with a small power consumption with a single power supply can be obtained. Generally, the switching power supply does not always have a high response, and may not be able to follow a rapidly changing signal (on-off signal). In such a case, the first and third transistors (35) and ( 37) may be saturated. Therefore, in the present invention, the transistor
(52), the first and third transistors (35) and
The collector voltage of (37) is prevented from lowering.

【００６６】図１２は、加算回路(３０)の具体回路例を
示すもので、入力端子(５３)及び(５４)に印加された信
号の内、正極性の信号が出力端子(５５)に加算して得ら
れる。ところで、図９の負荷(２８)をドライブする方法
としては、図９の如きＢＴＬドライブ以外に図１３の如
き方法でも良い。図１３において、入力端子(５６)に正
極性の半波信号が印加されたとすると、第１スイッチ
(５７)をオフ、第２スイッチ(５８)をオンさせる。する
と、第１トランジスタ(５９)のエミッタから第２スイッ
チ(５８)に電流が流れる。逆に、入力端子(６０)に正極
性の半波信号が印加されると、第１スイッチ(５７)をオ
ン、第２スイッチ(５８)をオフさせ、第２トランジスタ
(６１)から負荷(６２)に逆方向の電流を流す。この様に
して、負荷(６２)を半波の信号でドライブしても良い。FIG. 12 shows a specific circuit example of the adder circuit (30). Of the signals applied to the input terminals (53) and (54), the positive signal is added to the output terminal (55). Is obtained. By the way, as a method of driving the load (28) in FIG. 9, besides the BTL drive as shown in FIG. 9, a method as shown in FIG. 13 may be used. In FIG. 13, if a positive half-wave signal is applied to the input terminal (56), the first switch
(57) is turned off, and the second switch (58) is turned on. Then, a current flows from the emitter of the first transistor (59) to the second switch (58). Conversely, when a positive half-wave signal is applied to the input terminal (60), the first switch (57) is turned on, the second switch (58) is turned off, and the second transistor (58) is turned on.
A current flows in the opposite direction from (61) to the load (62). In this manner, the load (62) may be driven by a half-wave signal.

【００６７】（Ｂ）ＡＭラジオが当該増幅回路のそばで
動作している場合 この場合の動作が、本発明の特徴となる動作である。こ
の場合にはＡＭラジオが動作しているので、図９におい
て、ラジオ動作信号（ＡＭ）はスイッチングトランジス
タ（ＳＣ３）に入力され、スイッチングトランジスタ
（ＳＣ３）がＯＮする。すると、スイッチングトランジ
スタ（ＳＣ）がＯＮしてトランジスタスイッチ（５０）
のベース電位を接地電位（ＧＮＤ）まで引き下げるの
で、このトランジスタスイッチ（５０）は他の回路部の
動作に関らず、ラジオ動作信号（ＡＭ）が入力されてい
る期間だけＯＮし、スイッチング動作をしない。(B) The case where the AM radio is operating near the amplifier circuit The operation in this case is the characteristic operation of the present invention. In this case, since the AM radio is operating, in FIG. 9, the radio operation signal (AM) is input to the switching transistor (SC3), and the switching transistor (SC3) is turned on. Then, the switching transistor (SC) turns on and the transistor switch (50)
Is lowered to the ground potential (GND), so that this transistor switch (50) is turned on only during the period when the radio operation signal (AM) is input, regardless of the operation of other circuit sections, and the switching operation is performed. do not do.

【００６８】このため、ＡＭラジオが近くで動作してい
る時にはトランジスタスイッチ（５０）がスイッチング
動作をしないことで、このスイッチングノイズがＡＭラ
ジオに飛び込んで、ノイズとなってラジオから出力され
るという事態を極力抑止する事が可能になる。Therefore, when the AM radio is operating nearby, the transistor switch (50) does not perform a switching operation, so that the switching noise jumps into the AM radio and is output as noise from the radio. Can be suppressed as much as possible.

【００６９】[0069]

【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、ＡＭラジオが近くで動作している期間だ
けスイッチング電源のスイッチング動作を停止させてい
るので、このスイッチングノイズがＡＭラジオに飛び込
むなどの悪影響を防止する事が可能となる。As described above, according to the amplifier circuit of the present invention, the switching operation of the switching power supply is stopped only while the AM radio is operating nearby, so that the switching noise is reduced to the AM radio. It is possible to prevent an adverse effect such as jumping into a vehicle.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施形態に係る増幅回路の回路
図である。FIG. 1 is a circuit diagram of an amplifier circuit according to a first embodiment of the present invention.

【図２】本発明の第１の実施形態に係る増幅回路の動作
を説明する図である。FIG. 2 is a diagram illustrating an operation of the amplifier circuit according to the first embodiment of the present invention.

【図３】本発明の第２の実施形態に係る増幅回路の回路
図である。FIG. 3 is a circuit diagram of an amplifier circuit according to a second embodiment of the present invention.

【図４】本発明の第２の実施形態に係る増幅回路の利点
を説明する図である。FIG. 4 is a diagram illustrating advantages of the amplifier circuit according to the second embodiment of the present invention.

【図５】本発明の第２の実施形態に係る増幅回路の動作
を説明する第１の図である。FIG. 5 is a first diagram illustrating an operation of the amplifier circuit according to the second embodiment of the present invention.

【図６】本発明の第２の実施形態に係る増幅回路の動作
を説明する第２の図である。FIG. 6 is a second diagram illustrating the operation of the amplifier circuit according to the second embodiment of the present invention.

【図７】本発明の第２の実施形態に係る増幅回路の動作
を説明する第３の図である。FIG. 7 is a third diagram illustrating the operation of the amplifier circuit according to the second embodiment of the present invention.

【図８】本発明の第２の実施形態に係る増幅回路の適用
例を示す回路図である。FIG. 8 is a circuit diagram illustrating an application example of an amplifier circuit according to a second embodiment of the present invention.

【図９】本発明の第３の実施形態に係る増幅回路を説明
する回路図である。FIG. 9 is a circuit diagram illustrating an amplifier circuit according to a third embodiment of the present invention.

【図１０】本発明の第３の実施形態に係る非線形加算回
路の入出力特性を示す図である。FIG. 10 is a diagram illustrating input / output characteristics of a nonlinear addition circuit according to a third embodiment of the present invention.

【図１１】本発明の第３の実施形態に係る増幅回路の負
荷に供給される電圧の波形図である。FIG. 11 is a waveform diagram of a voltage supplied to a load of an amplifier circuit according to a third embodiment of the present invention.

【図１２】本発明の第３の実施形態に係る加算回路の回
路図である。FIG. 12 is a circuit diagram of an adding circuit according to a third embodiment of the present invention.

【図１３】本発明の第３の実施形態に係る増幅回路の別
法を説明する構成図である。FIG. 13 is a configuration diagram illustrating another method of the amplifier circuit according to the third embodiment of the present invention.

【図１４】本発明の第３の実施形態に係る増幅回路の動
作を説明する波形図である。FIG. 14 is a waveform diagram illustrating an operation of the amplifier circuit according to the third embodiment of the present invention.

【図１５】本発明の第３の実施形態に係る差動増幅回
路、バイアス回路及びＢＴＬ増幅器の一例を示す回路図
である。FIG. 15 is a circuit diagram illustrating an example of a differential amplifier circuit, a bias circuit, and a BTL amplifier according to a third embodiment of the present invention.

【図１６】本発明の第３の実施形態に係る非線形加算回
路の一例を示す回路図である。FIG. 16 is a circuit diagram illustrating an example of a nonlinear addition circuit according to a third embodiment of the present invention.

【図１７】従来例に係る増幅回路の回路図である。FIG. 17 is a circuit diagram of an amplifier circuit according to a conventional example.

【図１８】従来例に係る増幅回路の動作を説明する図で
ある。FIG. 18 is a diagram illustrating the operation of an amplifier circuit according to a conventional example.

【符号の説明】[Explanation of symbols]

（１１） アンプ（信号増幅部） （１２） 補助電源部 （１４） オフセット電圧生成回路 （１７Ｂ） コンパレータ （１８） チョッパ電源 （１９） 信号生成部 （ＡＭ） ラジオ動作信号 （ＡＳ） 入力信号 （ＺＳ） 増幅信号 （ＳＷ） スイッチング素子 （ＳＣ） スイッチング回路 （７１） 勾配検出部 （７２） オフセット電圧生成部 （７３Ａ） 第１のコンパレータ （７３Ｂ） 第２のコンパレータ （７４） チョッパ電源回路 （７５） 信号増幅部 （７５Ａ） プリアンプ （７５Ｂ） パワーアンプ （７７） 補助電源部 （Ｖａ） オフセット電圧 （Ｖｂ） 定電圧 （ＳＣ２） スイッチング回路 （８１） Ｌチャンネル用アンプ （８２） Ｒチャンネル用アンプ （８３） 制御用ＩＣ （８４） 正側のコンパレータ （８５） 負側のコンパレータ （８６） ノイズカット回路 （８７） 正側のプリドライバ （８８） 負側のプリドライバ （Ｍ１） 正側のスイッチング素子， （Ｍ２） 負側のスイッチング素子 （１７） 第１の差動増幅器 （２５） ＢＴＬ増幅器 （２８） 非線形加算回路 （３０） 加算回路 （３１） 第２の差動増幅器 （５０） トランジスタスイッチ （ＳＣ３） スイッチングトランジスタ (11) Amplifier (signal amplification unit) (12) Auxiliary power supply unit (14) Offset voltage generation circuit (17B) Comparator (18) Chopper power supply (19) Signal generation unit (AM) Radio operation signal (AS) Input signal (ZS) ) Amplified signal (SW) Switching element (SC) Switching circuit (71) Gradient detector (72) Offset voltage generator (73A) First comparator (73B) Second comparator (74) Chopper power supply circuit (75) Signal Amplifier (75A) Preamplifier (75B) Power amplifier (77) Auxiliary power supply (Va) Offset voltage (Vb) Constant voltage (SC2) Switching circuit (81) L channel amplifier (82) R channel amplifier (83) Control IC (84) Positive comparator (85) Negative comparator (86) Noise cut circuit (87) Positive-side pre-driver (88) Negative-side pre-driver (M1) Positive-side switching element, (M2) Negative-side switching element (17) First differential amplifier (25) BTL amplifier (28) Non-linear addition circuit (30) Addition circuit (31) Second differential amplifier (50) Transistor switch (SC3) Switching transistor

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 入力信号を増幅して増幅信号として出力
する信号増幅部と、 前記増幅信号に基づいてスイッチング動作し、前記増幅
信号に追従する電源電圧を生成するスイッチング素子を
備えたスイッチング電源とを有し、 かつ前記スイッチング電源は、当該増幅回路の近くでラ
ジオが動作している期間中、前記スイッチング素子のス
イッチング動作を停止させて一定電圧を前記信号増幅部
に供給することを特徴とする増幅回路。A switching power supply, comprising: a signal amplifying unit that amplifies an input signal and outputs the amplified signal as an amplified signal; and a switching power supply that performs a switching operation based on the amplified signal and generates a power supply voltage that follows the amplified signal. And wherein the switching power supply stops a switching operation of the switching element and supplies a constant voltage to the signal amplifying unit during a period when the radio is operating near the amplifier circuit. Amplifier circuit. 【請求項２】 前記スイッチング電源は、 前記増幅信号に一定電圧を上乗してオフセット電圧を生
成するオフセット電圧生成部と、 前記オフセット電圧に基づいて所定のスイッチング周波
数を有する駆動信号を生成する信号生成部と、 前記スイッチング周波数でスイッチング動作するスイッ
チング素子を備え、前記オフセット電圧に追従する電圧
を前記信号増幅部に電源電圧として供給するチョッパ部
とを有することを特徴とする請求項１記載の増幅回路。2. The switching power supply, further comprising: an offset voltage generation unit configured to generate an offset voltage by adding a constant voltage to the amplified signal; and a signal generating a drive signal having a predetermined switching frequency based on the offset voltage. The amplification according to claim 1, further comprising: a generation unit; and a chopper unit that includes a switching element that performs a switching operation at the switching frequency, and supplies a voltage that follows the offset voltage to the signal amplification unit as a power supply voltage. circuit. 【請求項３】 前記スイッチング電源は、 前記増幅信号の勾配を検出してオフセット電圧生成部に
出力する勾配検出部と、 前記増幅信号と、前記増幅信号の勾配とに基づいてオフ
セット電圧を生成し、チョッパ電源に出力するオフセッ
ト電圧生成部と、 前記オフセット電圧に基づいて所定のスイッチング周波
数を有する駆動信号を生成する信号生成部と、 前記スイッチング周波数でスイッチング動作するスイッ
チング素子を備え、前記オフセット電圧に追従する電圧
を前記信号増幅部に電源電圧として供給するチョッパ部
とを有することを特徴とする請求項１記載の増幅回路。3. The switching power supply, comprising: a gradient detector for detecting a gradient of the amplified signal and outputting the detected voltage to an offset voltage generator; and generating an offset voltage based on the amplified signal and a gradient of the amplified signal. An offset voltage generator that outputs to a chopper power supply; a signal generator that generates a drive signal having a predetermined switching frequency based on the offset voltage; and a switching element that performs a switching operation at the switching frequency. 2. The amplifying circuit according to claim 1, further comprising a chopper section for supplying a following voltage to the signal amplifying section as a power supply voltage. 【請求項４】 第１及び第２入力端子と、第１及び第２
出力端子と、該第１及び第２出力端子の直流レベルを定
める共通入力端子とを備え一方の入力端子からの入力信
号を増幅する第１の差動増幅器と、 該第１の差動増幅器の２つの出力信号に応じて負荷を増
幅するＢＴＬ増幅器と、 前記第１入力端子と前記第１出力端子との間及び前記第
２入力端子と前記第２出力端子との間に互いに等しい大
きさの負帰還を施す負帰還回路と、 前記２つの出力端子に発生する２つの出力信号の加算を
行う加算部と、該加算部の加算出力レベルを基準として
前記２つの出力端子のレベルをクランプする非線型加算
回路と、 前記非線型加算回路の出力信号と基準電源の基準電圧と
の差に応じた比較出力信号を前記第１の差動増幅器の前
記共通端子に印加する第２の差動増幅器と、 前記負荷の両端に発生する２つの出力信号の加算を行う
加算回路と、 前記加算回路の出力信号レベルに応じてレベルが変化す
る電源電圧を前記ＢＴＬ増幅器に印加するスイッチング
電源とを備え、 かつ前記スイッチング電源は当該回路の近くでＡＭラジ
オが動作している期間中、スイッチング動作を停止させ
て一定電圧を前記ＢＴＬ増幅器に供給することを特徴と
する増幅回路。4. The first and second input terminals and the first and second input terminals.
A first differential amplifier having an output terminal and a common input terminal for determining a DC level of the first and second output terminals and amplifying an input signal from one of the input terminals; A BTL amplifier for amplifying a load in accordance with two output signals; and a BTL amplifier having an equal size between the first input terminal and the first output terminal and between the second input terminal and the second output terminal. A negative feedback circuit that performs negative feedback; an adding unit that adds two output signals generated at the two output terminals; and a non-clamping unit that clamps the levels of the two output terminals based on the added output level of the adding unit. A linear adder circuit; a second differential amplifier for applying a comparison output signal corresponding to a difference between an output signal of the non-linear adder circuit and a reference voltage of a reference power supply to the common terminal of the first differential amplifier; Two that occur at both ends of the load An adding circuit for adding an output signal; and a switching power supply for applying a power supply voltage whose level changes in accordance with an output signal level of the adding circuit to the BTL amplifier, and the switching power supply is connected to the circuit near the circuit. An amplifier circuit for stopping a switching operation and supplying a constant voltage to the BTL amplifier during a period in which a radio is operating.