JPH10224797A - Moving vector detector and moving image coder using it - Google Patents

Abstract

PROBLEM TO BE SOLVED: To assign a time slot efficiently and to read a reference image for detecting a moving vector from a memory. SOLUTION: A macro block input image from a memory 14 is stored to a buffer 15 and a reference image for a retrieval range consisting of a plurality of retrieval areas with respect to the macro block are stored to a buffer 16 respectively and a motion vector retrieval circuit 17 detects an optimum motion vector from the input image and the reference image. When the detection of the motion vector is finished, the input image of a succeeding macro block is stored in the buffer 15, a reference image for one retrieval area is rewritten in the buffer 16 to set a new retrieval range and to detect the motion vector. When the retrieval range is protruded from the right end of a screen, the contents of the buffer 16 are rewritten by using part of reference image in other retrieval range at the right end of the screen, corresponding thereto and the processing by the motion vector retrieval circuit 17 with the reference image is inhibited by a retrieval range limit circuit 19.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、動き補償を用いた
動画像の予測符号化を行なうための動きベクトルを検出
する装置とそれを用いた動画像符号化装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for detecting a motion vector for predictive coding of a moving picture using motion compensation, and a moving picture coding apparatus using the same.

【０００２】[0002]

【従来の技術】動き補償を用いた動画像の予測符号化
は、入力画像と参照画像とを１６×１６画素範囲のマク
ロブロック単位でパターンマッチングを行ない、最もマ
ッチングした入力画像と参照画像との差分を符号化する
ものであり、この際、これら差分がとられる参照画像で
のマクロブロックに対する入力画像のマクロブロックの
画面での変位量及び変位方向を表わす動きベクトルを検
出し、これを符号化して対応するマクロブロックの符号
化データとともに伝送あるいは記録される。この参照画
像としては、動画像符号化の国際標準規格であるＭＰＥ
Ｇ２を例にとると、前方予測フレーム間／フィールド間
符号化されるＰピクチャが入力画像であるときには、先
行配列のフレーム内／フィールド内符号化されるＩピク
チャまたはＰピクチャのうちの最も近いものであり、両
方向予測フレーム間／フィールド間符号化されるＢピク
チャが入力画像であるときには、先行配列のＩピクチャ
またはＰピクチャのうちの最も近いものと後続するＩピ
クチャまたはＰピクチャのうちの最も近いものとを用い
る。2. Description of the Related Art In predictive coding of a moving image using motion compensation, an input image and a reference image are subjected to pattern matching in units of macroblocks in a 16 × 16 pixel range, and the best matching of the input image and the reference image is determined. At this time, a motion vector representing a displacement amount and a displacement direction on the screen of the macroblock of the input image with respect to the macroblock in the reference image from which these differences are obtained is detected and encoded. Is transmitted or recorded together with the encoded data of the corresponding macro block. As the reference image, MPE, which is an international standard for video coding, is used.
Taking G2 as an example, if the P picture to be coded forward-prediction inter-frame / inter-field is an input image, the closest one of the I-pictures or P-pictures to be coded in the intra-frame / in-field of the preceding array When the B-picture to be bidirectionally predicted inter-frame / inter-field encoded is an input image, the closest one of the preceding I-pictures or P-pictures and the closest one of the subsequent I-pictures or P-pictures Use something.

【０００３】このように、かかる符号化では、入力画像
のマクロブロックをこれに最もバターンマッチングした
参照画像のマクロブロックとで行なうものであるから、
高い圧縮効率を得ることができる。しかし、動き補償に
用いる動きベクトルを検出するためには、画像の広い範
囲でパターンマッチングを行なう必要があり、そのた
め、メモリアクセスや回路規模の面で、動きベクトル検
出の占める割合は非常に大きい。[0003] As described above, in such encoding, a macroblock of an input image is performed with a macroblock of a reference image most closely matched to the macroblock.
High compression efficiency can be obtained. However, in order to detect a motion vector used for motion compensation, it is necessary to perform pattern matching over a wide range of an image. Therefore, in terms of memory access and circuit scale, the ratio of motion vector detection is very large.

【０００４】そこで、特開平５−２３６４６６号公報に
記載のように、低精度で参照画像の広い範囲を探索して
から高精度で参照画像の狭い範囲の探索を行なう二
（多）段階探索や、予測誤差生成用の参照データの読み
出しとメモリアクセスを兼用する等の工夫がなされてい
る。なお、参照画像のかかる範囲を探索範囲という。Therefore, as described in Japanese Patent Application Laid-Open No. Hei 5-236466, a two- (multi) -step search for searching a wide range of a reference image with low accuracy and then searching for a narrow range of a reference image with high accuracy, For example, the reading of reference data for generating a prediction error and the memory access are combined. Note that such a range of the reference image is called a search range.

【０００５】この従来技術での二段階探索では、第１段
階として、入力画像の１６×１６画素範囲のマクロブロ
ックに対し、参照画像に、このマクロブロックに対応す
る位置を中心として、３２×３２画素範囲の探索範囲
（探索ウインド）を設定し、この探索範囲内でこの入力
画像のマクロブロックとこれに最もパターンマッチング
する１６×１６画素の範囲を探索するものであり、これ
が探索されると、探索されたこの参照画像の１６×１６
画素部分に対する入力画像のマクロブロックの変位量と
方向とを表わす動きベクトルを演算で求める。[0005] In the two-stage search according to the prior art, as a first stage, a macroblock of a 16x16 pixel range of an input image is added to a reference image at 32x32 around a position corresponding to the macroblock. A search range (search window) of a pixel range is set, and a macroblock of the input image and a range of 16 × 16 pixels that most closely match the macroblock of the input image are searched within the search range. 16 × 16 of this searched reference image
A motion vector representing the displacement amount and direction of the macroblock of the input image with respect to the pixel portion is obtained by calculation.

【０００６】但し、この場合、入力画像のマクロブロッ
クＭＢとしては、図２（ａ）に示すように、１６×１６
画素の範囲を１つおきにサブサンプリングして８×８画
素からなるものとし（即ち、マクロブロックＭＢは、画
像の１６×１６画素の範囲の大きさをもつが、その１つ
おきのサブサンプリング（間引き）された８×８画素か
らなる）、同様に、探索範囲ＳＡも３２×３２の画素範
囲の大きさをもつが、その１つおきにサブサンプリング
された１６×１６画素からなるするものであり、これに
より、２画素精度で動きベクトルが検出されることにな
る。図２（ｂ）はこれらマクロブロックＭＢと探索範囲
ＳＡのサブサンプリングした状態を示し、○印がサブサ
ンプリングされた画素であり、×印が除かれた画素であ
る。However, in this case, as shown in FIG. 2A, the macroblock MB of the input image is 16 × 16
Every other pixel range is sub-sampled to be 8 × 8 pixels (ie, the macroblock MB has a size of the image 16 × 16 pixel range, but every other sub-sampling is performed). Similarly, the search area SA also has the size of the 32 × 32 pixel range, but is composed of 16 × 16 pixels that are sub-sampled every other pixel. Accordingly, a motion vector is detected with two-pixel accuracy. FIG. 2B shows a sub-sampled state of the macro block MB and the search area SA, where a circle is a sub-sampled pixel and a cross is a pixel from which the cross is removed.

【０００７】また、第２段階では、図２（ｃ）に示すよ
うに、参照画像のこの検出された動きベクトルで決まる
１６×１６画素のマクロブロックＭＢ’を中心として１
８×１８画素の探索範囲ＳＡ’を設定し、この探索範囲
ＳＡ’内で入力画像のマクロブロックＭＢに最もマッチ
ングする１６×１６画素範囲を探索する。これが探索さ
れると、探索されたこの参照画像の１６×１６画素範囲
に対する入力画像のマクロブロックＭＢ’の変位量と方
向とを表わす動きベクトルを演算で求める。In the second stage, as shown in FIG. 2 (c), one macroblock MB 'of 16 × 16 pixels determined by the detected motion vector of the reference image is centered.
An 8 × 18 pixel search range SA ′ is set, and a 16 × 16 pixel range that best matches the macroblock MB of the input image is searched within this search range SA ′. When this is searched, a motion vector representing the displacement and direction of the macroblock MB ′ of the input image with respect to the searched 16 × 16 pixel range of the reference image is calculated.

【０００８】但し、この場合には、１８×１８画素の探
索範囲ＳＡ’は、図２（ｄ）に示すように、○印で示す
元の画素間に補間画素を設け、３６×３６画素からなる
ものである。ここで、△印は水平方向に配列される○印
で示す元の画素間の補間画素、▽印は垂直方向に配列さ
れる○印で示す元の画素間の補間画素、□印は△印，▽
印で示す補間画素間の補間画素である。In this case, however, the search area SA ′ of 18 × 18 pixels is, as shown in FIG. 2D, provided with interpolated pixels between the original pixels indicated by ○ and from 36 × 36 pixels. It becomes. Here, the symbol △ indicates the interpolated pixel between the original pixels indicated by a circle arranged in the horizontal direction, the symbol ▽ indicates the interpolated pixel between the original pixels indicated by a circle arranged in the vertical direction, and the symbol △ indicates the interpolated pixel. , ▽
Interpolated pixels between the interpolated pixels indicated by marks.

【０００９】かかる探索範囲ＳＡ’内で１６×１６画素
の入力画像のマクロブロックＭＢ’を補間画素も含めて
１画素ずつ移動させることにより、○印，△印，▽印及
び□印で示す画素毎にこのマクロブロックＭＢ’と最も
パターンマッチングした１６×１６画素範囲の領域を探
索し、この最適な領域に対する入力画像のマクロブロッ
クＭＢ’の動きベクトルを求める。これにより、これに
より、１／２画素精度で動きベクトルが検出されること
になる。By moving the macro block MB 'of the input image of 16 × 16 pixels including the interpolation pixel one pixel at a time within the search range SA', the pixels indicated by the circles, triangles, triangles, and squares are obtained. Every time, a region in a 16 × 16 pixel range that is most pattern-matched with the macroblock MB ′ is searched, and a motion vector of the macroblock MB ′ of the input image corresponding to the optimal region is obtained. As a result, a motion vector is thus detected with half-pixel accuracy.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来技術では、動きベクトル検出の単位であるマクロブロ
ックの走査順については配慮されておらず、上記のよう
に、符号化の単位であるマクロブロック毎に探索範囲を
設定し、この探索範囲全体から動きベクトルを探索する
ような方法をとると、次のような問題が生ずる。However, in the above-mentioned prior art, no consideration is given to the scanning order of the macroblocks, which are the units of motion vector detection. If a method is used in which a search range is set and the motion vector is searched from the entire search range, the following problem occurs.

【００１１】即ち、動画像符号化の国際標準規格である
ＭＰＥＧ２を始めとする動き補償を用いた予測符号化方
式では、マクロブロックを画像走査と同じように左から
右へとその配列順に符号化し、画面の右端のマクロブロ
ックの符号化が終わると、次に、マクロブロックの幅分
下のマクロブロック配列ラインについて、その画面の左
端から右方へ順次マクロブロックを符号化していくので
あるが、これと同じ順序で各マクロブロックでの動きベ
クトルの検出を行なうものとすると、図２（ａ）に示し
たようにマクロブロックＭＢに対する探索範囲ＳＡが設
定されるものとして、図３（ａ）に示すように、マクロ
ブロックＭＢに設定されている探索範囲ＳＡ全体が画面
ＤＦ内に含まれ、図３（ｂ）示すように、１つのマクロ
ブロックＭＢ１についての動きベクトルの検出が終わっ
て次の右隣のマクロブロックＭＢ２の動きベクトルの検
出のために、１つ前のマクロブロックＭＢ１の探索範囲
ＳＡ１に対して１マクロブロック分右側に移動して探索
範囲ＳＡ２が設定されるようにして、順次探索範囲ＳＡ
が右方に移動し、図３（ｃ）に示すように、画面ＤＦの
右端部のマクロブロックＭＢに達しても、その探索範囲
ＳＡが画面ＤＦ内にあるまでは格別問題はないが、図３
（ｄ）に示すように、画面ＤＦの最も右端のマクロブロ
ックＭＢに達して場合には、これに対して設定される探
索範囲ＳＡは、その一部が画面ＤＦからはみ出してしま
い、このはみ出した領域では、画素が存在しない。That is, in a predictive coding method using motion compensation such as MPEG2 which is an international standard for moving picture coding, macroblocks are coded from left to right in the arrangement order in the same manner as in image scanning. When the coding of the macroblock at the right end of the screen is completed, the macroblocks are sequentially coded from the left end of the screen to the right with respect to the macroblock array line below the width of the macroblock. Assuming that motion vectors are detected in each macroblock in the same order as this, the search range SA for the macroblock MB is set as shown in FIG. As shown, the entire search range SA set in the macroblock MB is included in the screen DF, and as shown in FIG. In order to detect the motion vector of the next right next macroblock MB2 after the detection of the previous motion block is completed, the search is performed by moving one macroblock to the right with respect to the search range SA1 of the immediately preceding macroblock MB1. The search range SA is sequentially set so that the range SA2 is set.
Moves rightward and reaches the rightmost macroblock MB of the screen DF, as shown in FIG. 3C, there is no particular problem until the search range SA is within the screen DF. 3
As shown in (d), when the rightmost macroblock MB of the screen DF is reached, a part of the search range SA set for the macroblock MB protrudes from the screen DF. There are no pixels in the region.

【００１２】ところで、上記従来技術では、動きベクト
ルの検出に際しても、参照画像がメモリに記憶され、動
きベクトルを検出すべきマクロブロックＭＢが決まる
と、これに対する探索範囲内の画素データがこのメモリ
から読み出されるのであるが、図３（ｂ）に示すよう
に、或るマクロブロックＭＢ１に対する探索範囲ＳＡ１
と次に動きベクトルが検出されるべきマクロブロックＭ
Ｂ２の探索範囲ＳＡ２とは一部重複しており、この重複
した部分の画素データはマクロブロックＭＢ２の動きベ
クトル検出でも使用することができるから、このマクロ
ブロックＭＢ２の動きベクトルの検出に際しては、その
探索範囲ＳＡ２のうちのこの重複した部分以外の画素デ
ータをメモリから読み出せばよく、この重複した部分で
のメモリのアクセスを削減することができる。In the prior art, when detecting a motion vector, a reference image is stored in a memory, and when a macroblock MB from which a motion vector is to be detected is determined, pixel data within a search range for the macroblock MB is retrieved from the memory. 3B, the search range SA1 for a certain macroblock MB1 is read out.
And the macroblock M from which the motion vector is to be detected next
The search range SA2 of B2 partially overlaps, and the pixel data of the overlapped portion can be used for the detection of the motion vector of the macroblock MB2. Pixel data other than the overlapping portion of the search range SA2 may be read from the memory, and the memory access at the overlapping portion can be reduced.

【００１３】しかしながら、図３（ｄ）に示すように、
マクロブロックＭＢの探索範囲ＳＡの一部の領域ΔＳ
Ａ’が画面ＤＦの右端からはみ出した場合、この状態に
続いては、図３（ｅ）に示すように、１マクロブロック
ｄ２分だけ下方のマクロブロック配列ラインでの画面Ｄ
Ｆの左端のマクロブロックＭＢについて動きベクトルを
検出する状態となることから、図３（ｄ）において、探
索範囲ＳＡのはみ出した領域ΔＳＡ’は、符号ΔＳＡ”
として示すように、画面ＤＦの左端部にかかっているこ
とになるが、この領域ΔＳＡ”はマクロブロックＭＢの
探索範囲ＳＡでの情報内容とは関連性がなく、メモリか
ら読み出してこの探索範囲ＳＡにつなぎ合わせることは
できない。However, as shown in FIG.
Partial area ΔS of search range SA of macro block MB
If A 'protrudes from the right end of the screen DF, following this state, as shown in FIG.
Since a motion vector is detected for the macroblock MB at the left end of F, in FIG. 3D, the area ΔSA ′ that extends beyond the search range SA is represented by a code ΔSA ″.
, The area .DELTA.SA "has no relevance to the information content in the search range SA of the macroblock MB, and is read out from the memory and read out from the search range SA. Cannot be joined.

【００１４】このため、図３（ｄ）に示す状態では、メ
モリの読出しを行なってはならず、この間メモリアクセ
スの休止が必要となり、また、このマクロブロックＭＢ
での動きベクトルの検出処理も、探索範囲ＳＡでの画面
ＤＦに含まれている領域のみで行なうようにしなければ
ならない。For this reason, in the state shown in FIG. 3D, the memory must not be read out, and the memory access must be suspended during this time.
Must be performed only in the area included in the screen DF in the search range SA.

【００１５】あるいはまた、図３（ｄ）に示す状態にお
いて、探索範囲ＳＡのはみ出した領域ΔＳＡ’に対し、
左端の領域ΔＳＡ”のメモリの読出しを行なうとする
と、このマクロブロックＭＢに対する探索範囲ＳＡには
情報内容に関連性のないこの領域ΔＳＡ”の情報が含ま
れることになり、このこのマクロブロックＭＢに対して
は、動きベクトルを検出することができない。Alternatively, in the state shown in FIG. 3 (d), the area .DELTA.
If the memory of the left end area .DELTA.SA "is read out, the search range SA for this macroblock MB includes the information of this area .DELTA.SA" which is not related to the information content. On the other hand, a motion vector cannot be detected.

【００１６】また、図３（ｄ）に示す状態から図３
（ｅ）に移った状態でも、画面ＤＦの左端のマクロブロ
ックＭＢに対する探索範囲ＳＡは、図示するように、そ
の一部の領域が画面ＤＦの左端からはみ出しており、上
記のことからして、このはみ出した部分は、図３（ｄ）
に示す右端のマクロブロックＭＢの探索範囲ＳＡに含ま
れるものである。このため、図３（ｅ）においても、図
３（ｂ）で説明したように、１つ前のマクロブロックＭ
Ｂの探索範囲ＳＡの一部の情報が図３（ｅ）におけるマ
クロブロックＭＢの探索範囲ＳＡに含まれていることに
なり、従って、図３（ｅ）に示す状態では、動きベクト
ルの検出を行なうことができない。Also, from the state shown in FIG.
Even in the state shifted to (e), the search range SA for the macroblock MB at the left end of the screen DF has a part of the area protruding from the left end of the screen DF as shown in the figure. This protruding part is shown in FIG.
Are included in the search range SA of the rightmost macroblock MB shown in FIG. For this reason, in FIG. 3E, as described with reference to FIG.
Part of the information of the search range SA of B is included in the search range SA of the macroblock MB in FIG. 3E, and therefore, in the state shown in FIG. Cannot do it.

【００１７】このように、動きベクトルを検出すべきマ
クロブロックＭＢが画面ＤＦの右端部に達して次のマク
ロブロック配列ラインに移るときには、メモリアクセス
や動きベクトルの検出の処理を休止することが必要とな
り、一連の処理動作でこのような休止期間を設けること
により、タイムスロットを有効に割り当てることができ
ず、また、処理も非常に複雑になる。As described above, when the macroblock MB whose motion vector is to be detected reaches the right end of the screen DF and moves to the next macroblock array line, it is necessary to suspend the processing of memory access and motion vector detection. By providing such a pause period in a series of processing operations, time slots cannot be effectively assigned, and the processing becomes very complicated.

【００１８】また、ＭＰＥＧ２では、インターレース画
像を効率良く符号化するために、フレーム単位で符号化
を行なうフレーム構造とフィールド単位で符号化を行な
うフィールド構造とを任意に選択することができ、ま
た、夫々に対して複数の予測モードをとることができる
が、回路規模を大きくせずにかかる選択に対応できるよ
うにすることが必要である。In MPEG2, in order to efficiently encode an interlaced image, a frame structure in which encoding is performed in frame units and a field structure in which encoding is performed in field units can be arbitrarily selected. A plurality of prediction modes can be set for each, but it is necessary to be able to cope with such selection without increasing the circuit scale.

【００１９】本発明の第１の目的は、かかる問題を解消
し、効率の良いタイムスロット割り当てで、かつ処理を
簡略化して動きベクトル検出のための参照画像の読出し
を可能とした動きベクトル検出装置を提供することにあ
る。A first object of the present invention is to solve the above-mentioned problems, to efficiently allocate time slots, and to simplify the processing to enable reading of a reference image for detecting a motion vector. Is to provide.

【００２０】本発明の第２の目的は、回路規模の大型化
を回避して、フレーム構造とフィールド構造との複数の
予測モードの動きベクトルの検出を行なうことができる
ようにした動きベクトル検出装置を提供することにあ
る。A second object of the present invention is to provide a motion vector detecting device capable of detecting motion vectors in a plurality of prediction modes of a frame structure and a field structure while avoiding an increase in circuit scale. Is to provide.

【００２１】本発明の第３の目的は、かかる動きベクト
ル検出装置を用いた動画像符号化装置を提供することに
ある。A third object of the present invention is to provide a moving picture coding device using such a motion vector detecting device.

【００２２】[0022]

【発明が解決しようとする課題】上記第１の目的を達成
するために、本発明による動きベクトル検出装置は、少
なくとも探索範囲分の参照画像の画像データを記憶する
参照画像記憶手段と、該参照画像記憶手段に記憶された
該参照画像の画像データを用いて動きベクトルの検出対
象となるブロック内の入力画像に対する動きベクトルを
探索する動きベクトル探索手段と、動きベクトルの検出
対象となる該ブロックが隣のブロックに移る毎に、該参
照画像記憶手段に記憶されている探索範囲分の該参照画
像の画像データの一部を更新し、該参照画像記憶手段を
新たに動きベクトルの検出対象となる該ブロックに対す
る探索範囲分の該参照画像の画像データを記憶した状態
とする追加書込手段と、画面の一方の端部側の該ブロッ
クが動きベクトルの検出対象のブロックとなって該探索
範囲の一部が該画面の一方の端部からはみ出し、該参照
画像記憶手段に記憶されている探索範囲分の該参照画像
の画像データの一部を更新するための該参照画像の画像
データがないとき、該画面の一方の端部からはみ出した
該探索範囲の一部が該画面の他方の端部に移ったものと
して、該画面の他方の端部に移った該探索範囲の一部内
の該参照画像の画像データを該参照画像記憶手段に記憶
されている探索範囲分の該参照画像の画像データの一部
を更新するための追加書込データとするように、該追加
書込手段を制御する追加書込制御手段と、該追加書込制
御手段の制御によって該参照画像記憶手段での追加書込
データとなった該参照画像の画像データによる該動きベ
クトル探索手段の探索結果を無効とするように、該動き
ベクトル探索手段の探索結果に制限を加える探索範囲制
限手段とを備えている。SUMMARY OF THE INVENTION In order to achieve the first object, a motion vector detecting device according to the present invention comprises: a reference image storage means for storing image data of reference images for at least a search range; A motion vector search unit that searches for a motion vector for an input image in a block for which a motion vector is to be detected using the image data of the reference image stored in the image storage unit; Every time the block moves to the next block, a part of the image data of the reference image for the search range stored in the reference image storage is updated, and the reference image storage becomes a new motion vector detection target. Additional writing means for storing the image data of the reference image for the search range for the block, and the block at one end of the screen being a motion vector As a block to be detected, a part of the search range protrudes from one end of the screen, and a part of the image data of the reference image corresponding to the search range stored in the reference image storage unit is updated. When there is no image data of the reference image, a part of the search range protruding from one end of the screen is moved to the other end of the screen, and the image is displayed on the other end of the screen. The image data of the reference image in a part of the moved search range is used as additional write data for updating a part of the image data of the reference image for the search range stored in the reference image storage unit. As described above, the additional writing control means for controlling the additional writing means, and the movement by the image data of the reference image which becomes the additional writing data in the reference image storage means under the control of the additional writing control means Invalidate the search result of the vector search means In so that, and a search range limiting means to restrict the search result of the motion vector search unit.

【００２３】上記第２の目的を達成するために、本発明
による動きベクトル検出装置は、フレーム構造の入力画
像の動きベクトルを検出する第１のモードと、フィール
ド構造の該入力画像の動きベクトルを検出する第２のモ
ードとが設定可能であって、該第１のモードでは、動き
ベクトル検出の対象となるブロック内の該入力画像の第
１フィールドの画像データを第１のテンプレートデータ
として、第２フイールドの画像データを第２のテンプレ
ートデータとし、また、該第２のモードでは、該ブロッ
クの上半分の領域の該入力画像の画像データを第１のテ
ンプレートデータとして、下半分の該入力画像の画像デ
ータを第２のテンプレートデータとするデータ切換手段
と、探索範囲内の参照画像の第１フィールドの画像デー
タを第１のサーチエリアデータとし、第２フィールドの
画像データを第２のサーチエリアデータとするデータ分
配手段と、該第１のテンプレートデータの該第１のサー
チエリアデータからの第１の予測誤差と、該第１のテン
プレートデータの該第２のサーチエリアデータからの第
２の予測誤差と、該第２のテンプレートデータの該第１
のサーチエリアデータからの第３の予測誤差と、該第２
のテンプレートデータの該第２のサーチエリアデータか
らの第４の予測誤差とを夫々算出する予測誤差算出手段
と、該第１のモードでは、該第１〜該第４の予測誤差か
らフレーム予測とフィールド予測との最適なベクトルと
その予測誤差とを求め、該第２のモードでは、該第１〜
該第４の予測誤差からフィールド予測と該上下半分毎の
予測との最適ベクトルとその予測誤差とを求める予測誤
差比較手段とを備えている。In order to achieve the second object, a motion vector detecting device according to the present invention comprises a first mode for detecting a motion vector of an input image having a frame structure, and a motion vector detecting device for detecting a motion vector of the input image having a field structure. A second mode to be detected can be set. In the first mode, image data of a first field of the input image in a block to be subjected to motion vector detection is used as first template data, In the second mode, the image data of the input image in the upper half area of the block is used as the first template data, and the lower half of the input image is used as the second template data. Data switching means for setting the image data of the first field of the reference image within the search range as the second template data. A data distribution unit that uses image data of a second field as second search area data as rear data; a first prediction error of the first template data from the first search area data; A second prediction error of the template data from the second search area data and a first prediction error of the second template data.
A third prediction error from the search area data of
Prediction error calculating means for respectively calculating a fourth prediction error from the second search area data of the template data of the first mode, and in the first mode, calculating a frame prediction from the first to fourth prediction errors. The optimum vector for the field prediction and its prediction error are determined, and in the second mode,
A prediction error comparing means for obtaining an optimum vector between the field prediction and the prediction for each of the upper and lower halves from the fourth prediction error and a prediction error thereof;

【００２４】上記第３の目的を達成するために、本発明
は、入力画像の動きベクトルを低精度で検出する動きベ
クトル粗探索手段と、該動きベクトル粗探索手段により
求めた動きベクトルの周辺について高精度で動きベクト
ルの検出を行なう動きベクトル密探索手段と、該動きベ
クトル密探索手段により求めた動きベクトルを用いて参
照画像から該入力画像への動き補償予測を行なう動き補
償予測手段と、動きベクトル密探索手段により求めた動
きベクトルと動き補償予測を行なった残差信号を符号化
する符号化手段とを備えた動画像符号化装置であって、
該動きベクトル粗探索手段として、上記本発明の動きベ
クトル検出装置を用いる。In order to achieve the third object, the present invention provides a motion vector coarse search means for detecting a motion vector of an input image with low precision, and a method for detecting a motion vector around the motion vector obtained by the motion vector coarse search means. Motion vector dense search means for detecting a motion vector with high accuracy; motion compensation prediction means for performing motion compensation prediction from a reference image to the input image using the motion vector obtained by the motion vector dense search means; A video encoding apparatus comprising: a motion vector obtained by a vector dense search means; and an encoding means for encoding a residual signal subjected to motion compensation prediction,
As the motion vector coarse search means, the above-described motion vector detection device of the present invention is used.

【００２５】[0025]

【発明の実施の形態】以下、本発明の実施形態を図面説
明する。図１は本発明による動きベクトル検出装置の一
実施形態をブロック図であって、１は画面同期回路、２
はリセット遅延回路、３，４は水平／垂直マクロブロッ
クカウンタ、５は入力画像読出アドレス発生回路、６は
参照画像追加読出アドレス発生回路、７は入力画像書込
アドレス信号の入力端子、８は参照画像書込アドレス信
号の入力端子、９はメモリアクセス切換回路、１０は入
力画像書込データの入力端子、１１は参照画像データの
入力端子、１２は書込データ切換回路、１３は書込／読
出切換回路、１４はメモリ、１５は入力画像バッファ、
１６は参照画像バッファ、１７は動きベクトル探索回
路、１８は動きベクトルの出力端子、１９は探索範囲制
限回路、３４は動きベクトル検出部である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a motion vector detecting device according to the present invention, wherein 1 is a screen synchronization circuit,
Is a reset delay circuit, 3 and 4 are horizontal / vertical macroblock counters, 5 is an input image read address generation circuit, 6 is a reference image additional read address generation circuit, 7 is an input terminal of an input image write address signal, and 8 is a reference. An input terminal for an image write address signal, 9 is a memory access switching circuit, 10 is an input terminal for input image write data, 11 is an input terminal for reference image data, 12 is a write data switching circuit, and 13 is write / read. Switching circuit, 14 is a memory, 15 is an input image buffer,
Reference numeral 16 denotes a reference image buffer, 17 denotes a motion vector search circuit, 18 denotes a motion vector output terminal, 19 denotes a search range limiting circuit, and 34 denotes a motion vector detection unit.

【００２６】同図において、入力端子１０から入力画像
データが、また、入力端子１１から参照画像データが夫
々入力され、書込データ切換回路１２によって時分割多
重されて、書込／読出切換回路１３を介してメモリ１４
に書き込まれる。また、メモリ１４に書き込まれた入力
画像データは１マクロブロック分ずつ読み出され、書込
／読出切換回路１３を介して入力画像バッファ１５に書
き込まれ、メモリ１４に書き込まれた参照画像データ
も、後述するように読み出されて入力画像バッファ１５
に書き込まれた入力画像データのマクロブロックに対応
する探索範囲分が参照画像バッファ１６に書き込まれ
る。そして、動きベクトル探索回路１７により、入力画
像バッファ１５に書き込まれた動きベクトルの検出対象
となるマクロブロックＭＢ（これを、以下、検出対象マ
クロブロックという）の入力画像データと参照画像バッ
ファ１６に格納された探索範囲ＳＡの参照画像データと
で動きベクトルの検出処理が行なわれ、検出された動き
ベクトルが出力端子１８から出力される。In FIG. 1, input image data is input from an input terminal 10 and reference image data is input from an input terminal 11. The input data is time-division multiplexed by a write data switching circuit 12, and Through the memory 14
Is written to. Also, the input image data written in the memory 14 is read out one macroblock at a time, written into the input image buffer 15 via the write / read switching circuit 13, and the reference image data written in the memory 14 is The input image buffer 15 is read out as described later.
Are written into the reference image buffer 16 for the search range corresponding to the macroblock of the input image data written in the reference image buffer 16. Then, the motion vector search circuit 17 stores the input image data of the macroblock MB (hereinafter, referred to as a detection target macroblock) as a detection target of the motion vector written in the input image buffer 15 and the reference image buffer 16. A motion vector detection process is performed with the reference image data in the search range SA, and the detected motion vector is output from the output terminal 18.

【００２７】かかる入力画像データと参照画像データの
メモリ１４での書込み，読出しは、入力端子７からの入
力画像書込アドレス信号と、入力端子８からの参照画像
書込アドレス信号と、入力画像読出アドレス発生回路５
からの入力画像書込アドレス信号と、参照画像追加読出
アドレス発生回路６からの参照画像追加読出アドレス信
号とをメモリアクセス切換回路９で切り換えることによ
り、行なわれる。The input image data and the reference image data are written and read in and out of the memory 14 by an input image write address signal from the input terminal 7, a reference image write address signal from the input terminal 8, and an input image read. Address generation circuit 5
The switching is performed by the memory access switching circuit 9 between the input image writing address signal supplied from the memory device and the reference image additional reading address signal from the reference image additional reading address generating circuit 6.

【００２８】いま、図４（ａ）に示すように、１つの画
面ＤＦにおいて、検出対象マクロブロックＭＢに対し、
それを中心とする探索範囲ＳＡが設定され、この検出対
象マクロブロックＭＢの入力画像データがメモリ１４か
ら読み出されて入力画像バッファ１５に格納され、ま
た、探索範囲ＳＡの参照画像データがメモリ１４から読
み出されて参照画像バッファ１６に格納されるのである
が、ここで、図４（ｂ）に示すように、探索範囲ＳＡ
を、検出対象マクロブロックＭＢを中心として、フレー
ム画像またはフィールド画像での縦５マクロブロック
分，横９マクロブロック分の範囲とし、この探索範囲Ｓ
Ａ内でのマクロブロックＭＢの探索のための移動範囲を
縦±２マクロブロック（±３２画素）分，横±４マクロ
ブロック（±６４画素）分とする。Now, as shown in FIG. 4A, in one screen DF, the detection target macro block MB
A search area SA centered on the search area SA is set, the input image data of the macroblock MB to be detected is read from the memory 14 and stored in the input image buffer 15, and the reference image data of the search area SA is stored in the memory 14 , And stored in the reference image buffer 16. Here, as shown in FIG.
Is a range of 5 vertical macroblocks and 9 horizontal macroblocks in a frame image or a field image with the detection target macroblock MB as a center.
The moving range for searching for the macroblock MB in A is ± 2 vertical macroblocks (± 32 pixels) and ± 4 horizontal macroblocks (± 64 pixels).

【００２９】そして、図４（ａ）に矢印で示すように、
画面ＤＦ内を右方向、即ち、画像の水平走査方向に検出
対象マクロブロックＭＢが移っていくと、これにともな
って探索範囲ＳＡも１マクロブロック分ずつ同じ方向に
移っていくことになる。検出対象マクロブロックＭＢが
画面ＤＦの右端のものとなると、次には、１つ下のマク
ロブロック配列ラインの左端のマクロブロックが検出対
象マクロブロックＭＢとなり、そのラインを右方向に順
次検出対象マクロブロックＭＢが移っていく。Then, as shown by an arrow in FIG.
As the detection target macroblock MB moves rightward in the screen DF, that is, in the horizontal scanning direction of the image, the search range SA also moves in the same direction by one macroblock at a time. When the macroblock MB to be detected becomes the rightmost one of the screen DF, the macroblock at the left end of the next lower macroblock array line becomes the macroblock MB to be detected, and the lines are sequentially shifted to the right in the right direction. The block MB moves.

【００３０】以上のことは、探索範囲ＳＡの大きさの点
を除いて、上記の従来技術と同様である。The above is the same as the above prior art except for the size of the search range SA.

【００３１】また、図５に示すように、いま、検出対象
マクロブロックＭＢ’に対し、探索範囲ＳＡ’を用いて
動きベクトルの検索が終了すると、その右隣のマクロブ
ロックが検索対象マクロブロックＭＢとなり、これに対
して探索範囲ＳＡが設定されるが、この探索範囲ＳＡは
１つ前の探索範囲ＳＡ’とハッチングした部分で重複し
ており、このハッチング部分の参照画像データはこの探
索範囲ＳＡ内の参照画像データとして用いることができ
る。このために、探索範囲ＳＡについては、ハッチング
以外の領域ΔＳＡ（この領域ΔＳＡは、図４（ｂ）で明
らかなように、水平方向に１マクロブロック幅、垂直方
向に５マクロブロック幅の領域である。この実施形態で
は、探索範囲はかかる領域を９個含むものであるが、以
下、探索範囲内のかかる領域を探索領域という）での参
照画像データをメモリ１４から読み出して参照画像バッ
ファ１６に追加書込みすればよく、これにより、メモリ
１４へのアクセス回数を低減することができる。As shown in FIG. 5, when the search for the motion vector is completed for the detection target macroblock MB 'using the search range SA', the macroblock to the right of the search target macroblock MB 'becomes the search target macroblock MB'. The search range SA is set for the search range SA. The search range SA overlaps the previous search range SA ′ at a hatched portion, and the reference image data of the hatched portion is the search range SA. Can be used as reference image data. For this reason, regarding the search range SA, the area ΔSA other than the hatching (the area ΔSA is an area having a width of one macroblock in the horizontal direction and a width of 5 macroblocks in the vertical direction, as is apparent from FIG. 4B). In this embodiment, the search range includes nine such areas, but hereinafter, such an area within the search range is referred to as a search area.) The reference image data is read from the memory 14 and additionally written into the reference image buffer 16. By doing so, the number of accesses to the memory 14 can be reduced.

【００３２】参照画像追加読出アドレス発生回路６は、
水平／垂直マクロブロックカウンタ４のカウント値によ
り、ある検出対象マクロブロックＭＢ’の動きベクトル
の検出が終了すると、図５での探索領域ΔＳＡでの参照
画像データを読み出しすための参照画像追加読出アドレ
ス信号を発生し、メモリアクセス切換回路９を介してメ
モリ１４に送る。この場合、図５に示す１つ前の探索範
囲ＳＡ’でのハッチングしていない１マクロブロック幅
の探索領域ΔＳＡ’の参照画像データが不要となるの
で、参照画像バッファ１６では、メモリ１４から読み出
された図５に示す探索範囲ＳＡの探索領域ΔＳＡの参照
画像データは、１つ前の探索範囲ＳＡ’の探索領域ΔＳ
Ａ’での参照画像データが記憶されていたメモリ領域に
書き込まれる。The reference image additional read address generation circuit 6
When the detection of the motion vector of a certain detection-target macroblock MB 'is completed based on the count value of the horizontal / vertical macroblock counter 4, the reference image additional read address for reading the reference image data in the search area ΔSA in FIG. A signal is generated and sent to the memory 14 via the memory access switching circuit 9. In this case, the reference image data of the search area ΔSA ′ having a width of one macroblock which is not hatched in the immediately preceding search range SA ′ shown in FIG. The output reference image data of the search area ΔSA of the search area SA shown in FIG.
The reference image data at A 'is written to the memory area where it was stored.

【００３３】水平／垂直マクロブロックカウンタ４は、
画面同期回路１から画面の開始毎に供給されるスタート
信号によってリセットされて始めからカウントを開始
し、また、水平／垂直マクロブロックカウンタ３は、リ
セット遅延回路２で遅延されたこのスタート信号でリセ
ットされて始めからカウントを開始する。The horizontal / vertical macro block counter 4
The count is started from the beginning after being reset by the start signal supplied from the screen synchronization circuit 1 every time the screen is started, and the horizontal / vertical macro block counter 3 is reset by the start signal delayed by the reset delay circuit 2. Start counting from the beginning.

【００３４】図５で説明したように、検出対象マクロブ
ロックＭＢ’の探索範囲ＳＡ’を用いた動きベクトルの
検出処理が動きベクトル探索回路１７で行なわれ、検出
された動きベクトルが出力端子１８から出力されると、
次に、メモリ１４から次の検出対象マクロブロックＭＢ
の入力画像データが読み出されて入力画像バッファ１５
に書き込まれ、また、図５における探索範囲ＳＡの探索
領域ΔＳＡの参照画像データがメモリ１４から読み出さ
れて参照画像バッファ１６に書き込まれるが、ここで
は、これらの書込み順序として、探索範囲ＳＡの探索領
域ΔＳＡの参照画像データがメモリ１４から読み出され
て参照画像バッファ１６に書き込まれてから、次の検出
対象マクロブロックＭＢの入力画像データがメモリ１４
から読み出されて入力画像バッファ１５に書き込まれる
ものとしており、このため、水平／垂直マクロブロック
カウンタ５のカウント動作が水平／垂直マクロブロック
カウンタ５のカウント動作よりも探索範囲ＳＡの探索領
域ΔＳＡの参照画像データのメモリ１４からの読出し時
間分遅れるように、この水平／垂直マクロブロックカウ
ンタ５への上記スタート信号の供給をリセット遅延回路
２で遅らせる。As described with reference to FIG. 5, a motion vector detecting process using the search range SA 'of the detection target macroblock MB' is performed by the motion vector searching circuit 17, and the detected motion vector is output from the output terminal 18. When output,
Next, the next detection target macro block MB is read from the memory 14.
Is read from the input image buffer 15
The reference image data in the search area ΔSA of the search range SA in FIG. 5 is read out from the memory 14 and written into the reference image buffer 16. After the reference image data of the search area ΔSA is read from the memory 14 and written into the reference image buffer 16, the input image data of the next detection target macroblock MB is stored in the memory 14.
, And is written into the input image buffer 15. Therefore, the counting operation of the horizontal / vertical macroblock counter 5 is smaller than the counting operation of the horizontal / vertical macroblock counter 5 in the search area ΔSA of the search range SA. The supply of the start signal to the horizontal / vertical macroblock counter 5 is delayed by the reset delay circuit 2 so as to delay the reference image data from the memory 14 by the reading time.

【００３５】次に、図６及び図７により、検出対象マク
ロブロックＭＢが画面の右端部から左端部に移るときの
この実施形態の動作について説明する。但し、同図で
は、あるマクロブロック配列ラインでの検出対象マクロ
ブロックを符号ＭＢ１で、これに対する探索範囲を符号
ＳＡ１で夫々表わし、この次のマクロブロック配列ライ
ンでの検出対象マクロブロックを符号ＭＢ２で、これに
対する探索範囲を符号ＳＡ２で夫々表わしている。な
お、いうまでもないが、これらの探索範囲ＳＡ１，ＳＡ
２はフレーム画像またはフィールド画像での水平方向９
マクロブロック幅，垂直方向５マクロブロック幅の領域
である。Next, the operation of this embodiment when the macroblock MB to be detected moves from the right end to the left end of the screen will be described with reference to FIGS. However, in the figure, a detection target macroblock in a certain macroblock array line is represented by a code MB1, a search range for the macroblock is represented by a code SA1, and a detection target macroblock in the next macroblock array line is represented by a code MB2. , A search range for this is represented by reference symbol SA2. Needless to say, these search ranges SA1, SA
2 is a horizontal direction 9 in a frame image or a field image
This is an area having a macroblock width of 5 macroblocks in the vertical direction.

【００３６】まず、図６（ａ）は検出対象マクロブロッ
クＭＢ１の探索範囲ＳＡ１が画面ＤＦの右端に達した状
態を示している。ここで、この探索範囲ＳＡ１は、図４
（ｂ）に示したように、横方向に９マクロブロック幅を
有しているから、参照画像の左側から１マクロブロック
幅ずつの９個の探索領域からなり、これら探索領域を夫
々Ａ〜Ｉとする。即ち、探索領域Ｉは参照画像の最も右
端の１マクロブロック幅の範囲であり、探索領域Ｈは参
照画像での探索領域Ｉの左隣（つまり、右端から２番
目）の１マクロブロック幅の探索領域であり、……、探
索領域Ａは参照画像の右端から９番目の１マクロブロッ
ク幅の探索領域である。この状態では、検出対象マクロ
ブロックＭＢ１に対し、この探索範囲ＳＡ１全体の探索
領域Ａ〜Ｉの参照画像データを用いて動きベクトルの検
出が行なわれる。First, FIG. 6A shows a state where the search range SA1 of the detection target macroblock MB1 has reached the right end of the screen DF. Here, this search range SA1 is the same as FIG.
As shown in (b), since the reference image has a width of 9 macroblocks, the search image includes nine search regions each having a width of 1 macroblock from the left side of the reference image. And That is, the search area I is a range of one macroblock width at the right end of the reference image, and the search area H is a search of one macroblock width adjacent to the left of the search area I (that is, the second from the right end) in the reference image. The search area A is a ninth macroblock width search area from the right end of the reference image. In this state, a motion vector is detected for the detection target macroblock MB1 using the reference image data of the search areas A to I in the entire search range SA1.

【００３７】この状態で動きベクトルの検出処理が終了
すると、図６（ｂ）に示すように、右隣のマクロブロッ
クが検出対象マクロブロックＭＢ１となって探索範囲Ｓ
Ａ１も１マクロブロック幅分右方に移り、９個の探索領
域Ｂ〜Ｊからなる。探索領域Ｂ〜Ｉの参照画像データが
探索範囲ＳＡ１に含まれるが、この探索範囲ＳＡ１の破
線で示す右端の探索領域Ｊが画面ＤＦからはみ出してし
まう。従って、この探索領域Ｊに対しては、参照画像デ
ータは存在しない。When the motion vector detection processing is completed in this state, as shown in FIG. 6B, the macro block on the right becomes the detection target macro block MB1 and the search range S
A1 also shifts to the right by one macroblock width, and includes nine search areas B to J. The reference image data of the search areas B to I is included in the search area SA1, but the rightmost search area J indicated by the broken line of the search area SA1 protrudes from the screen DF. Therefore, no reference image data exists for this search area J.

【００３８】そこで、この実施形態では、探索範囲ＳＡ
１の探索領域Ｊが画面ＤＦの右端からはみ出したときに
は、図６（ｂ）の画面ＤＦの左側に示すように、次のマ
クロブロック配列ラインの画面ＤＦの左端よりもさらに
左端にある検出対象マクロブロックＭＢ２を想定し、こ
の検出マクロブロックＭＢ２の探索範囲ＳＡ２での画面
右端の探索領域ｊが画面ＤＦの左端にかかったものとし
て、この探索領域Ｊの代わりに、この探索領域ｊの参照
画像データをメモリ１４から読み出し、参照画像バッフ
ァ１６の探索領域Ａが格納されていたメモリ領域に追加
書き込む。Therefore, in this embodiment, the search range SA
When the first search area J extends beyond the right end of the screen DF, as shown on the left side of the screen DF in FIG. 6B, the detection target macro located further left than the left end of the screen DF of the next macroblock array line. Assuming a block MB2, assuming that a search area j at the right end of the screen in the search range SA2 of the detected macroblock MB2 extends over the left end of the screen DF, the reference image data of the search area j is used instead of the search area J. Is read from the memory 14 and additionally written into the memory area of the reference image buffer 16 where the search area A was stored.

【００３９】そして、動きベクトル探索回路１７では、
入力画像バッファ１５に格納されている検出対象マクロ
ブロックＭＢ１と、参照画像バッファ１６に格納されて
いる探索範囲ＳＡ１内の探索領域Ｂ〜Ｉ及び探索範囲Ｓ
Ａ２内の探索領域ｊとにより、この検出対象マクロブロ
ックＭＢ１に対する動きベクトルの検出処理を行なう
が、その処理結果のうちの探索範囲ＳＡ２内の探索領域
ｊに関係する部分が探索範囲制限回路１９によって除か
れる。Then, in the motion vector search circuit 17,
The detection target macroblock MB1 stored in the input image buffer 15 and the search areas B to I and the search range S in the search range SA1 stored in the reference image buffer 16
The motion vector detection process for the detection target macroblock MB1 is performed using the search area j in A2. Removed.

【００４０】即ち、動きベクトル探索回路１７では、次
の探索範囲ＳＡ２の一部（つまり、探索領域ｊ）も含め
て、参照画像バファ１６に格納されている１探索範囲分
の参照画像データを用いて動きベクトルの検出処理を行
なうが、検出対象マクロブロック（即ち、マクロブロッ
クＭＢ１）を含まない探索範囲（即ち、探索範囲ＳＡ
２）に含まれる探索領域（即ち、探索領域ｊ）の参照画
像データが関係する処理結果は探索範囲制限回路１９に
よって除かれ、検出対象マクロブロック（即ち、マクロ
ブロックＭＢ１）を含む探索範囲（即ち、探索範囲ＳＡ
１）に含まれる参照画像の探索領域（即ち、探索領域Ｂ
〜Ｉ）内の参照画像データによる処理結果から動きベク
トルを求めるものである。That is, the motion vector search circuit 17 uses the reference image data for one search range stored in the reference image buffer 16 including a part of the next search range SA2 (that is, the search area j). To perform a motion vector detection process.
The processing result relating to the reference image data of the search area (ie, search area j) included in 2) is removed by the search range limiting circuit 19, and the search area including the detection target macroblock (ie, macroblock MB1) (ie, the search area). , Search range SA
The search area of the reference image included in 1) (that is, search area B)
1) to obtain a motion vector from a processing result based on the reference image data in I).

【００４１】そこで、図６（ｂ）に示す状態で探索範囲
ＳＡ１の探索領域Ｂ〜Ｉの参照画像から検出対象マクロ
ブロックＭＢ１の動きベクトルが求まると、図６（ｃ）
に示すように、次の検出対象マクロブロックＭＢ１に対
し、探索範囲ＳＡ１が設定される。この場合には、探索
範囲ＳＡ１は右側の２個の探索領域が画面ＤＦの右端か
らはみ出す（このはみ出した部分を１マクロブロック幅
ずつの探索領域Ｊ，Ｋとする）が、これに対して、画面
ＤＦの左端部に次の検出対象マクロブロックＭＢ２に対
する探索範囲ＳＡ２の右側の夫々１マクロブロック幅の
探索領域ｊ，ｋが設定される。つまり、図６（ｃ）に示
す状態で、メモリ１４から探索範囲ＳＡの探索領域ｋで
の参照画像データが読み出され、参照画像バッファ１６
での探索領域Ｂが格納されていたメモリ領域に追加書き
込まれるのである。Therefore, when the motion vector of the macroblock MB1 to be detected is obtained from the reference images of the search areas B to I in the search range SA1 in the state shown in FIG. 6B, FIG.
As shown in (1), a search range SA1 is set for the next detection target macroblock MB1. In this case, the search range SA1 is such that the two right search areas protrude from the right end of the screen DF (the protruding portions are referred to as search areas J and K each having a width of one macroblock). At the left end of the screen DF, search areas j and k each having a width of one macroblock on the right side of the search range SA2 for the next detection target macroblock MB2 are set. That is, in the state shown in FIG. 6C, the reference image data in the search area k of the search range SA is read from the memory 14 and the reference image buffer 16
Is additionally written into the memory area where the search area B was stored.

【００４２】この図６（ｃ）に示す状態では、動きベク
トル探索回路１７において、探索範囲ＳＡ１の探索領域
Ｃ〜Ｉと探索探索領域ｊ，ｋとの参照画像データとによ
り、検出対象マクロブロックＭＢ１に対する動きベクト
ルの検出処理がなされるが、その処理結果のうちの探索
範囲ＳＡ２の探索領域ｊ，ｋの参照画像データに対する
処理結果が探索範囲制限回路１９によって除かれ、探索
範囲ＳＡ１の探索領域Ｃ〜Ｉの参照画像データのみから
動きベクトルが求められる。In the state shown in FIG. 6C, the motion vector search circuit 17 uses the search areas CI to I of the search range SA1 and the reference image data of the search search areas j and k to detect the macroblock MB1 to be detected. Is performed, the processing result for the reference image data in the search areas j and k in the search range SA2 is removed by the search range limiting circuit 19, and the search area C in the search range SA1 is removed. A motion vector is obtained only from the reference image data of .about.I.

【００４３】以下同様にして、検出対象マクロブロック
ＭＢ１が１つずつ右方向に移り、探索範囲ＳＡ１も１マ
クロブロック幅ずつ右方に移動し、図６（ｄ），（ｅ）
に示す状態となって、夫々の検出対象マクロブロックＭ
Ｂ１の動きベクトルが探索範囲ＳＡ１内の参照画像デー
タから求められる。Similarly, the detection target macroblock MB1 moves rightward one by one, and the search range SA1 also moves rightward one macroblock width, as shown in FIGS. 6 (d) and 6 (e).
And the respective detection target macroblocks M
The motion vector of B1 is obtained from the reference image data within the search range SA1.

【００４４】図６（ｅ）に示す状態で動きベクトルの検
出が終わると、次に、図７（ｆ）に示すように、検出対
象マクロブロックは、画面ＤＦの左端でのマクロブロッ
クＭＢ１よりも１つ下のマクロブロック配列ラインの左
端のマクロブロックＭＢ２に移る。このとき、探索範囲
ＳＡ２の探索領域ｎの参照画像データがメモリ１４から
読み出され、参照画像バッファ１６での先の探索範囲Ｓ
Ａ１での範囲Ｅが格納されていたメモリ領域に追加書込
みされて、この検出対象マクロブロックＭＢ２に対する
探索範囲ＳＡ２が、先の探索範囲ＳＡ１よりも１マクロ
ブロック幅分下方に設定されるが、この探索範囲ＳＡ２
の左側４個の探索領域が画面ＤＦの左端からはみ出して
いる。When the detection of the motion vector is completed in the state shown in FIG. 6 (e), then, as shown in FIG. 7 (f), the macroblock to be detected is larger than the macroblock MB1 at the left end of the screen DF. The process moves to the leftmost macroblock MB2 of the next lower macroblock array line. At this time, the reference image data of the search area n of the search range SA2 is read from the memory 14, and the previous search range S in the reference image buffer 16 is read.
Additional writing is performed in the memory area where the range E in A1 is stored, and the search range SA2 for this detection target macroblock MB2 is set one macroblock width lower than the previous search range SA1. Search range SA2
The four search areas on the left side of protrude from the left end of the screen DF.

【００４５】この状態においては、この検出対象マクロ
ブロックＭＢ２の動きベクトル検出のための動きベクト
ル探索回路１７での処理が、探索範囲ＳＡ１の探索領域
Ｆ〜Ｉと探索範囲ＳＡ２の探索領域ｊ〜ｎとの参照画像
データを用いてなされるが、検出対象マクロブロックＭ
Ｂ２が探索範囲ＳＡ２内にあることから、この処理結果
のうち、探索範囲ＳＡ１の探索領域Ｆ〜Ｉによるものが
探索範囲制限回路１９によって除かれ、探索範囲ＳＡ２
の探索領域ｊ〜ｎの参照画像データに対する処理結果か
ら動きベクトルが求められる。In this state, the processing in the motion vector search circuit 17 for detecting the motion vector of the detection target macroblock MB2 is performed by the search areas FI to I of the search area SA1 and the search areas j to n of the search area SA2. Is performed using the reference image data of the macro block M to be detected.
Since B2 is within the search range SA2, of the processing results, those based on the search areas F to I of the search range SA1 are removed by the search range limiting circuit 19, and the search range SA2
Are obtained from the processing results for the reference image data in the search areas j to n.

【００４６】以下同様にして、検出対象マクロブロック
ＭＢ２が右方に移っていくに従い、図７（ｇ），
（ｈ），（ｉ）に示すように、順次探索領域ｏ，ｐ，ｑ
の参照画像データがメモリ１４から読み出されて参照画
像バッファ１６の探索範囲ＳＡ１の参照画像データが格
納されていたメモリ領域に追加書き込まれていき、これ
によって検出対象ＳＡ２の探索範囲ＳＡ２が１マクロブ
ロック幅分ずつ右方向に移動していく。そして、図７
（ｊ）に示す状態以降では、検出対象マクロブロックＭ
Ｂ２の動きベクトルが、その探索範囲ＳＡ２全体の参照
画像データを用いて求められるようになる。Similarly, as the detection target macroblock MB2 moves to the right, FIG.
As shown in (h) and (i), the search areas o, p, q
Is read from the memory 14 and is additionally written in the memory area of the reference image buffer 16 in which the reference image data of the search range SA1 is stored, whereby the search range SA2 of the detection target SA2 becomes one macro. Move to the right by the block width. And FIG.
After the state shown in (j), the detection target macroblock M
The motion vector of B2 is obtained using the reference image data of the entire search range SA2.

【００４７】このようにして、この実施形態では、検出
対象マクロブロックＭＢが画面ＤＦの右端から左端に移
るときも、連続してメモリ１４からの１探索領域ずつの
参照画像データの読出しが行なわれ、上記従来技術での
ような読出しの休止期間を設ける必要がなく、特に、メ
モリ１４での画像データの書込みや読出しのタイムスロ
ットを有効に割り当てることができて、メモリアクセス
を有効に利用することができる。As described above, in this embodiment, even when the macro block MB to be detected moves from the right end to the left end of the screen DF, the reference image data is continuously read from the memory 14 for each search area. It is not necessary to provide an idle period for reading as in the prior art described above, and in particular, it is possible to effectively allocate time slots for writing and reading image data in the memory 14 and effectively use memory access. Can be.

【００４８】また、探索範囲制限回路１９を用いること
により、動きベクトル探索回路１７の処理動作を常に探
索範囲全体の参照画像データが供給された状態で行なう
ことができて、かつ、画像内容に連続性のない他の探索
範囲の参照画像データによる処理結果を除くものである
から、動きベクトル探索回路１７での処理も連続して行
なわれて、参照画像バッファ１６からこの動きベクトル
探索回路１７への探索範囲の参照画像データの読出しも
連続して行なわせることができ、動きベクトル探索回路
１７の処理や参照画像バッファ１６の動作制御が簡略化
できる。Further, by using the search range limiting circuit 19, the processing operation of the motion vector search circuit 17 can always be performed in a state in which the reference image data of the entire search range is supplied, and the motion vector Since the processing result by the reference image data in the other search range having no characteristic is excluded, the processing in the motion vector search circuit 17 is also performed continuously, and the processing from the reference image buffer 16 to the motion vector search circuit 17 is performed. The reading of the reference image data in the search range can be performed continuously, and the processing of the motion vector search circuit 17 and the operation control of the reference image buffer 16 can be simplified.

【００４９】なお、この実施形態では、探索範囲ＳＡを
横長の領域としているが、画像の動きとしては、一般
に、垂直方向よりも水平方向の動き成分の方が多く、か
つ水平方向の動きが速い場合が多いので、このように探
索範囲ＳＡを横長とすることにより、横方向の動きを広
範囲にわたって検出することができ、また、探索範囲Ｓ
Ａを、上記従来技術での探索範囲に比べて、横９マクロ
ブロック幅，横５マクロブロック幅と充分広くすること
により、横方向の動きばかりでなく、縦方向の動きも広
い範囲で検出することができる。In this embodiment, the search range SA is a horizontally long region. However, as for the motion of an image, the motion component in the horizontal direction is generally larger than that in the vertical direction, and the motion in the horizontal direction is faster. In many cases, by making the search range SA horizontally long, it is possible to detect a horizontal movement over a wide range, and furthermore, the search range S
By making A sufficiently wider than the search range in the prior art, that is, 9 horizontal macroblocks and 5 horizontal macroblocks, not only the horizontal movement but also the vertical movement can be detected in a wide range. be able to.

【００５０】また、上記の探索範囲ＳＡを、上記のよう
な画素のサブサンプリングをせず、もとのフレーム画像
やフィールド画像の全ての画像データからなるものとす
ると、１画素の精度で動きベクトルを検出することがで
きるが、上記従来技術のように粗い精度の検出と細かい
精度の検出との２段階探索の場合には、この実施形態を
粗い精度の検出に用い、図２（ａ）に示したように、こ
の探索範囲ＳＡや検出対象マクロブロックＭＢを１画素
おきにサブサンプリングし、２画素の精度で動きベクト
ルを検出するようにしてもよい。If the search range SA is made up of all the image data of the original frame image and field image without sub-sampling the pixels as described above, the motion vector can be calculated with an accuracy of one pixel. Can be detected. However, in the case of a two-stage search of coarse precision detection and fine precision detection as in the above-described conventional technique, this embodiment is used for coarse precision detection, and FIG. As shown, the search range SA and the detection target macroblock MB may be sub-sampled every other pixel, and the motion vector may be detected with an accuracy of two pixels.

【００５１】次に、図１における要部の具体例について
説明する。図８は図１における参照画像バッファ１６，
動きベクトル探索回路１７及び探索範囲制限回路１９の
一具体例を示すブロック図であって、２０，２１は入力
端子、２２は比較無効信号発生回路、２３は探索領域カ
ウンタ、２４は予測誤差算出部、２５は予測誤差比較
部、２６はデータ切換回路、２７は書込領域選択カウン
タ、２８は書込アドレス発生回路、２９は領域リセット
回路、３０は読出領域カウンタ、３１は読出アドレス発
生回路、３２はアドレス切換回路、３３はバッファメモ
リであり、図１に対応する部分には同一符号を付けて重
複する説明を省略する。Next, a specific example of the main part in FIG. 1 will be described. FIG. 8 shows the reference image buffer 16 in FIG.
FIG. 2 is a block diagram showing a specific example of a motion vector search circuit 17 and a search range limiting circuit 19, wherein reference numerals 20 and 21 denote input terminals, 22 denotes a comparison invalid signal generation circuit, 23 denotes a search area counter, and 24 denotes a prediction error calculation unit. , 25 a prediction error comparing section, 26 a data switching circuit, 27 a write area selection counter, 28 a write address generation circuit, 29 an area reset circuit, 30 a read area counter, 31 a read address generation circuit, 32 Denotes an address switching circuit, and 33 denotes a buffer memory. The same reference numerals are given to portions corresponding to those in FIG.

【００５２】同図において、メモリ１４（図１）から読
み出された検出対象マクロブロックＭＢの入力画像デー
タやこの検出対象マクロブロックＭＢに対する探索範囲
ＳＡの右端の探索領域の参照画像データは入力端子２１
から入力され、この入力画像データが入力画像バッファ
１５に、この参照画像データが参照画像バッファ１６に
夫々供給される。In the figure, the input image data of the detection target macroblock MB read from the memory 14 (FIG. 1) and the reference image data of the rightmost search area of the search range SA for the detection target macroblock MB are input terminals. 21
The input image data is supplied to the input image buffer 15 and the reference image data is supplied to the reference image buffer 16.

【００５３】この参照画像バッファ１６では、データ切
換回路２６が書込みと読出しとでのデータの切換えを行
ない、データ書込み時では、入力端子２１から入力され
た１探索領域の参照画像データをバッファメモリ３３に
供給する。バッファメモリ３３は、１探索範囲が９個の
探索領域からなることに対応して、９個のメモリ領域１
〜９に区分されている。In the reference image buffer 16, the data switching circuit 26 switches data between writing and reading, and at the time of data writing, the reference image data of one search area input from the input terminal 21 is stored in the buffer memory 33. To supply. The buffer memory 33 includes nine memory areas 1 corresponding to one search range including nine search areas.
-9.

【００５４】書込領域選択カウンタ２７は、メモリ１４
（図１）からの探索範囲ＳＡの右端の探索領域の参照画
像データの読出しに同期してカウントアップし、そのカ
ウント値に応じて書込アドレス発生回路２８がデータ切
換回路２６からのこの探索領域の参照画像データのバッ
ファメモリ３３での書込領域をメモリ領域１〜９のいず
れにするかを決定する書込アドレス信号を発生する。ま
た、このバッファメモリ３３でのメモリ領域１〜９のい
ずれかへの１探索領域分の参照画像データの書込みが終
了すると、このバッファメモリ３３全体から探索範囲Ｓ
Ａ全体の読出しが開始されるが、このための読出アドレ
ス信号が読出アドレス発生回路３１で生成される。図９
はバッファメモリ３３でのかかる書込アドレス信号と読
出アドレス信号の発生タイミングを示す図である。ま
た、アドレス切換回路３２は、これら書込アドレス信号
と読出アドレス信号とを切り換えてバッファメモリ３３
に供給する。The write area selection counter 27 is
The count-up is performed in synchronization with the reading of the reference image data in the search area on the right end of the search area SA from FIG. 1 (FIG. 1). A write address signal for determining which of the memory areas 1 to 9 is to be used as the write area of the reference image data in the buffer memory 33. When the writing of the reference image data for one search area to any of the memory areas 1 to 9 in the buffer memory 33 is completed, the search range S
Reading of the entire A is started, and a read address signal for this is generated by the read address generation circuit 31. FIG.
FIG. 4 is a diagram showing the generation timing of the write address signal and the read address signal in the buffer memory 33. The address switching circuit 32 switches between the write address signal and the read address signal to switch the buffer memory 33.
To supply.

【００５５】ここで、書込領域選択カウンタ２７のカウ
ント値は領域オフセット回路２９で所定値のオフセット
が付されて読出領域カウンタ３０に供給され、そのカウ
ント値に応じて読出アドレス発生回路３１が読出アドレ
ス信号を発生するのであるが、この領域オフセット回路
２９で付されるオフセット値により、バッファメモリ３
３でのメモリ領域１〜９のうちの読出開始となるメモリ
領域の設定と書込開始から所定時間ｔ１だけ遅れた読出
開始タイミング（図９）とが設定される。Here, the count value of the write area selection counter 27 is supplied to the read area counter 30 with a predetermined value offset by the area offset circuit 29, and the read address generation circuit 31 reads the count value in accordance with the count value. The address signal is generated.
In step 3, the setting of the memory area from among the memory areas 1 to 9 at which reading is started and the reading start timing (FIG. 9) delayed by a predetermined time t1 from the start of writing are set.

【００５６】図１０はバッファメモリ３３での書込み／
読出しの動作を示す図である。いま、図５に示すよう
に、検出対象マクロブロックＭＢ’に対して設定された
探索範囲ＳＡ’内の参照画像データが、図１０（ａ）に
示すように格納されているものとする。なお、ここで
は、メモリ領域１に探索範囲ＳＡ’の右端の探索領域Δ
ＳＡ’の参照画像データが格納され、残りの図５に示す
ハッチングした８個の探索領域の参照画像データがメモ
リ領域２〜９に格納されているものとする。FIG. 10 shows the writing / writing in the buffer memory 33.
FIG. 7 is a diagram illustrating a read operation. Now, as shown in FIG. 5, it is assumed that reference image data within the search range SA 'set for the detection target macroblock MB' is stored as shown in FIG. Here, the search area Δ at the right end of the search range SA ′ is stored in the memory area 1.
It is assumed that the reference image data of SA ′ is stored, and the reference image data of the remaining eight hatched search areas shown in FIG.

【００５７】図１０（ａ）に示すかかる状態において、
検出対象マクロブロックＭＢ’の動きベクトルを検出す
るときには、矢印で示すように、メモリ領域１から順に
メモリ領域２，３，……，９と参照画像データの読出し
が行なわれる。そして、この動きベクトル検出のための
読出しが終ると、図５での次の検出対象マクロブロック
ＭＢの動きベクトル検出のために、次の探索範囲ＳＡの
設定が必要であり、このために、この探索範囲ＳＡの右
端の探索領域ΔＳＡの参照画像データがメモリ１４（図
１）から読み出されるのであるが、この参照画像データ
は、図１０（ｂ）に示すように、探索領域ΔＳＡ’の参
照画像データの代わりに、メモリ領域１に書き込まれ
る。この書込みが終わると、探索範囲ＳＡでは、メモリ
領域２に格納されている参照画像データが最も左端の範
囲のものとなるから、矢印で示すように、このメモリ領
域２から順にメモリ領域３，４，……，９と読み出さ
れ、最後にメモリ領域１が読み出される。In the state shown in FIG.
When the motion vector of the detection target macroblock MB 'is detected, the reference image data is read from the memory areas 1, 3,... When the reading for detecting the motion vector is completed, the next search range SA needs to be set for detecting the motion vector of the next detection target macroblock MB in FIG. The reference image data of the search area ΔSA at the right end of the search area SA is read from the memory 14 (FIG. 1). The reference image data is, as shown in FIG. The data is written to the memory area 1 instead of the data. When this writing is completed, in the search range SA, the reference image data stored in the memory area 2 is in the leftmost range. Therefore, as indicated by an arrow, the memory areas 3, 4 ,..., 9, and finally the memory area 1 is read.

【００５８】さらに次の検出対象マクロブロックに対し
ては、メモリ１４（図１）から読み出された参照画像デ
ータは、バッファメモリ３３のメモリ領域２に書き込ま
れ、次いで、メモリ領域３から順にメモリ領域４，５，
……，９と読み出され、さらに、メモリ領域１，２と読
み出されることにより、探索範囲全体の参照画像データ
が読み出される。For the next macro block to be detected, the reference image data read from the memory 14 (FIG. 1) is written to the memory area 2 of the buffer memory 33, and then the memory area 3 Regions 4, 5,
.., 9 and the memory areas 1 and 2, the reference image data of the entire search range is read.

【００５９】このようにして、検出対象マクロブロック
が１つずつ右方に移る毎に、不要となった参照画像デー
タが格納されていたメモリ領域に新たな参照画像データ
が書き込まれ、その次のメモリ領域から読み出されて、
データ切換回路２６を介し、動きベクトル探索回路１７
の予測誤差算出部２４に供給される。In this way, each time the macro block to be detected moves to the right one by one, new reference image data is written into the memory area where the unnecessary reference image data is stored, and the next reference image data is written. Read from the memory area,
The motion vector search circuit 17 via the data switching circuit 26
Is supplied to the prediction error calculation unit 24.

【００６０】次に、図６及び図７で説明したように、検
出対象マクロブロックＭＢが画面ＤＦの右端から左端に
移るときのバッファメモリ３３でのデータの書込み／読
出し動作を、図１１により説明する。Next, the data write / read operation in the buffer memory 33 when the macro block MB to be detected moves from the right end to the left end of the screen DF as described with reference to FIGS. I do.

【００６１】いま、図６（ａ）に示すように、探索範囲
ＳＡが画面ＤＦの右端にあるときの状態で、図１１
（ａ）に示すように、バッファメモリ３３のメモリ領域
１にこの探索範囲ＳＡ１の探索領域Ａの参照画像データ
が格納されており（これを、探索範囲ＳＡ１の探索領域
Ａが格納されているという。以下同様）、以下、メモリ
領域２，３，……，９にこの探索範囲ＳＡ１の探索領域
Ｂ，Ｃ，……，Ｉが格納されているとする。この状態で
は、メモリ領域１から順に矢印で示す方向に読出しが行
なわれ、動きベクトル探索回路１７の予測誤差算出部２
４に供給される。Now, as shown in FIG. 6A, when the search range SA is at the right end of the screen DF, FIG.
As shown in (a), the reference image data of the search area A of the search area SA1 is stored in the memory area 1 of the buffer memory 33 (this is referred to as the storage of the search area A of the search area SA1). Hereafter, it is assumed that the search areas B, C,..., I of this search range SA1 are stored in the memory areas 2, 3,. In this state, reading is performed sequentially from the memory area 1 in the direction indicated by the arrow, and the prediction error calculation unit 2 of the motion vector search circuit 17
4 is supplied.

【００６２】図６（ｂ）に示す状態では、図１１（ｂ）
に示すように、バッファメモリ３３のメモリ領域１が次
の探索範囲ＳＡ２の探索領域ｊで書き換えられ、矢印で
示すように、メモリ領域２から順に読み出され、最後
に、メモリ領域１の探索領域ｊが読み出される。以下、
図６（ｃ），（ｄ）と状態が変化するとともに、バッフ
ァメモリ３３では、メモリ領域２に探索範囲ＳＡ２の探
索領域ｋが書き込まれ、メモリ領域３に探索領域ｌが書
き込まれて、矢印で示すように読出しが行なわれる。そ
して、図６（ｅ）に示す状態になると、さらに、メモリ
領域４に探索範囲ＳＡ２の探索領域ｍが書き込まれ、矢
印で示すように、メモリ領域５からメモリ領域４まで順
に読み出される。In the state shown in FIG. 6B, the state shown in FIG.
As shown in the figure, the memory area 1 of the buffer memory 33 is rewritten with the search area j of the next search area SA2, and is sequentially read from the memory area 2 as shown by the arrow. j is read. Less than,
6C and 6D, the search area k of the search range SA2 is written in the memory area 2 in the buffer memory 33, the search area 1 is written in the memory area 3, and Reading is performed as shown. Then, when the state shown in FIG. 6E is reached, the search area m of the search range SA2 is further written in the memory area 4, and are sequentially read from the memory area 5 to the memory area 4 as indicated by arrows.

【００６３】この図１１（ｅ）までの状態は、ハッチン
グして示すメモリ領域に図６（ａ）〜（ｅ）までの検出
対象マクロブロックＭＢ１に対する探索範囲ＳＡ１の参
照画像データが格納されており、バッファメモリ３３か
ら読み出された参照画像データ全体が動きベクトル探索
回路２４の予測誤差算出部２４に供給されて、入力画像
バッファ１５から読み出された検出対象マクロブロック
ＭＢの入力画像データとで予測誤差算出の処理がなされ
るが、その処理結果のうちの探索範囲ＳＡ１の参照画像
データによる処理結果のみが、探索範囲制限回路１９に
より、予測誤差比較部２５で使用されて検出対象マクロ
ブロックＭＢに対する動きベクトルが検出される。In the state up to FIG. 11E, reference image data of the search range SA1 for the macroblock MB1 to be detected shown in FIGS. 6A to 6E is stored in the hatched memory area. The entire reference image data read from the buffer memory 33 is supplied to the prediction error calculating unit 24 of the motion vector search circuit 24, and the input image data of the detection target macroblock MB read from the input image buffer 15 is used. The prediction error calculation process is performed. Of the processing results, only the processing result based on the reference image data of the search range SA1 is used by the prediction range comparison circuit 25 by the search range limiting circuit 19 and is used as the detection target macroblock MB. Is detected.

【００６４】次に、図７（ｆ）に示す状態になると、図
１１（ｆ）に示すように、バッファメモリ３３のメモリ
領域５に探索範囲ＳＡ２の探索領域ｎが書き込まれ、矢
印で示すように、メモリ領域６から始まってメモリ領域
５で終わる読出しが行なわれる。この場合には、検出対
象マクロブロックＭＢ２は画面ＤＦの左側に移ってお
り、このために、バッファメモリ３３のハッチングして
示すメモリ領域１〜５から読み出された探索範囲ＳＡ２
の探索領域ｊ〜ｎの参照画像データが動きベクトル探索
回路１７での動きベクトルの検出に有効となる。Next, in the state shown in FIG. 7F, the search area n of the search range SA2 is written in the memory area 5 of the buffer memory 33 as shown in FIG. Then, a read operation starting from the memory area 6 and ending at the memory area 5 is performed. In this case, the detection target macro block MB2 has moved to the left side of the screen DF, and therefore, the search range SA2 read from the hatched memory areas 1 to 5 of the buffer memory 33.
The reference image data of the search areas j to n are effective for detecting the motion vector in the motion vector search circuit 17.

【００６５】以下、図７（ｇ），（ｈ），（ｉ）と状態
が移るとともに、図１１（ｇ），（ｈ），（ｉ）に示す
ように、メモリ領域６，７，８に順に探索範囲ＳＡ２の
探索領域ｏ，ｐ，ｑが書き込まれていき、夫々矢印で示
す順に読出しが行なわれるが、夫々の状態でハッチング
して示すメモリ領域から読み出された参照画像データが
動きベクトル探索回路１７での動きベクトルの検出に有
効となる。そして、図６（ｊ）に示す状態になると、図
１１（ｊ）に示すように、動きベクトル探索回路１７で
は、バッファメモリ３３から読み出される全ての参照画
像データが動きベクトル検出に有効となる。Thereafter, the state changes to FIGS. 7 (g), 7 (h) and 7 (i), and as shown in FIGS. 11 (g), (h) and (i), The search areas o, p, and q of the search range SA2 are sequentially written, and reading is performed in the order indicated by arrows. This is effective for detecting a motion vector in the search circuit 17. Then, in the state shown in FIG. 6 (j), as shown in FIG. 11 (j), in the motion vector search circuit 17, all the reference image data read from the buffer memory 33 becomes effective for the motion vector detection.

【００６６】次に、図１２により、図８における動きベ
クトル探索回路１７での予測誤差算出部２４の動作につ
いて説明する。なお、ここでは、図６（ｂ）に示す状態
のときの説明とし、この場合には、参照画像バッファ１
６のバッファメモリ３３には、図１１（ｂ）に示す状態
で参照画像データが格納されている。Next, the operation of the prediction error calculator 24 in the motion vector search circuit 17 in FIG. 8 will be described with reference to FIG. Here, the description will be given for the state shown in FIG. 6B, and in this case, the reference image buffer 1
Reference image data is stored in the buffer memory 33 of No. 6 in the state shown in FIG.

【００６７】まず、バッファメモリ３３からそのメモリ
領域２に格納されている探索範囲ＳＡ１の探索領域Ｂの
参照画像データが読み出され、予測誤差算出部２４に供
給される。また、このときには、入力画像バッファ１５
から検出対象マクロブロックＭＢ１の入力画像データも
読み出されて、この予測誤差算出部２４に供給されてい
る。探索領域カウンタ２３はバッファメモリ３３からの
メモリ領域の読出個数をカウントするものであって、そ
のカウント値は、入力画像バッファ１５から予測誤差算
出部２４に入力画像データが読み取られてからのバッフ
ァメモリ３３のメモリ領域の読出個数を表わす。このと
き、探索領域カウンタ２３のカウント値は１となる。First, the reference image data of the search area B in the search area SA1 stored in the memory area 2 is read from the buffer memory 33 and supplied to the prediction error calculation section 24. At this time, the input image buffer 15
The input image data of the macro block MB1 to be detected is also read out from the block and supplied to the prediction error calculation unit 24. The search area counter 23 counts the number of memory areas read out from the buffer memory 33. It indicates the number of readouts of 33 memory areas. At this time, the count value of the search area counter 23 is 1.

【００６８】そして、図１２（ａ）に示すように（な
お、説明を簡明にするために、予測誤差算出部２４に取
り込まれる探索領域を探索範囲ＳＡ１と関連させて図示
している）、まず、検出対象マクロブロックＭＢ１と同
じ大きさで同じ画素データ配列からなる範囲（以下、こ
れを探索マクロブロックＳＭＡという）を探索領域Ｂの
上端部に仮想的に位置設定し、検出対象マクロブロック
ＭＢ１内の入力画像データとこの探索マクロブロックＳ
ＭＡ内の参照画像データとについて、これらの対応する
画素データ毎の誤差を算出してその総和を求める。この
誤差算出が終了すると、次に、探索マクロブロックＳＭ
Ａを、図１２（ｂ）に示すように、１画素間隔ｄ３分
（検出対象マクロブロックＭＢ１や探索範囲ＳＡ１内
で、図２（ａ）のように、１つおきの画素をサブサンプ
リングしているときには、もとの画像の２画素間隔分）
矢印で示す下方向（この方向を＋（プラス）方向とす
る）に移動させ、この状態で検出対象マクロブロックＭ
Ｂ１内での入力画像データと探索マクロブロックＳＭＢ
内の参照画像データとの上記の誤差の総和を算出する。Then, as shown in FIG. 12A (for simplicity, the search area taken into the prediction error calculation unit 24 is shown in relation to the search range SA1). A range (hereinafter, referred to as a search macroblock SMA) having the same size and the same pixel data array as the detection target macroblock MB1 is virtually set at the upper end of the search area B, and is set in the detection target macroblock MB1. Input image data and the search macroblock S
With respect to the reference image data in the MA, an error for each of the corresponding pixel data is calculated, and the sum is obtained. When this error calculation is completed, the search macro block SM
As shown in FIG. 12 (b), A is subsampled every other pixel by one pixel interval d3 (within the detection target macroblock MB1 and the search range SA1 as shown in FIG. 2 (a)). When it is, it is 2 pixel interval of the original image)
It is moved in the downward direction indicated by an arrow (this direction is defined as a + (plus) direction), and in this state, the macro block M to be detected is moved.
Input image data and search macroblock SMB in B1
Is calculated with respect to the reference image data in the above.

【００６９】以下同様にして、探索マクロブロックＳＭ
Ｂを探索領域Ｂ内で順次１画素間隔ｄ３分ずつ下方に移
動させながら、その都度検出対象マクロブロックＭＢ１
内での入力画像データと探索マクロブロックＳＭＡ内の
参照画像データとの上記の誤差の総和を求め、図１２
（ｃ）に示すように、探索マクロブロックＳＭＢが探索
領域Ｂの下端に達すると、予測誤差算出部２４は、次
に、バッファメモリ３３のメモリ領域３から探索範囲Ｓ
Ａ１の探索領域Ｃの参照画像データを読み取る。このと
き、探索領域カウンタ２３のカウント値は２となる。Similarly, search macro block SM
B is sequentially moved downward in the search area B by one pixel interval d3, and each time the detection target macroblock MB1
The sum of the above-mentioned errors between the input image data in the search macroblock SMA and the reference image data in the search macroblock SMA is calculated,
As shown in (c), when the search macro block SMB reaches the lower end of the search area B, the prediction error calculation unit 24 next moves from the memory area 3 of the buffer memory 33 to the search range S.
The reference image data of the search area C of A1 is read. At this time, the count value of the search area counter 23 is 2.

【００７０】そして、探索マクロブロックＳＭＢを矢印
で示す右方向に１画素間隔ｄ４分（探索領域が１画素お
きにサブサンプリングされている場合には、もとのフレ
ーム画像やフィールド画像での２画素間隔分）移動さ
せ、図１２（ｄ）に示す状態で検出対象マクロブロック
ＭＢ１内での入力画像データと探索マクロブロックＳＭ
Ｂ内の参照画像データとの上記の誤差の総和を算出す
る。これ以降は探索マクロブロックＳＭＢが、破線矢印
で示すように、上方（この方向を−（マイナス）方向と
する）に１画素間隔ｄ３分ずつ移動し、探索範囲ＳＡ１
の上端に達すると、さらに右方に１画素間隔分移動して
再び下方に１画素間隔ｄ３分ずつ移動し、その都度検出
対象マクロブロックＭＢ１内での入力画像データと探索
マクロブロックＳＭＢ内での参照画像データとの上記の
誤差の総和を算出する。Then, the search macroblock SMB is shifted rightward by one pixel interval d4 as indicated by the arrow (when the search area is sub-sampled every other pixel, two pixels in the original frame image or field image are used). 12D), and the input image data and the search macroblock SM in the detection target macroblock MB1 in the state shown in FIG.
The sum of the above-mentioned errors with the reference image data in B is calculated. Thereafter, the search macroblock SMB moves upward (this direction is referred to as a-(minus) direction) by one pixel interval d3 as shown by the broken line arrow, and the search range SA1
At the upper end of the target macroblock MB1, the pixel moves further rightward by one pixel interval and moves downward again by one pixel interval d3. Calculate the sum of the above errors with the reference image data.

【００７１】このようにして、探索マクロブロックＳＭ
Ｂが上下にジグザグに１画素間隔分ずつ右方向に移動し
て、その移動毎に検出対象マクロブロックＭＢ１内での
入力画像データと探索マクロブロックＳＭＢ内での参照
画像データとの上記の誤差の総和を算出し、探索マクロ
ブロックＳＭＢが最後に取り込まれた探索領域の右下隅
または右上隅に達すると、次の探索領域の参照画像デー
タがバッファメモリ３３から読み取られ、これととも
に、探索領域カウンタ２３は１だけカウントアップす
る。Thus, the search macro block SM
B moves up and down in a zigzag manner by one pixel at a time in the right direction, and every time the B moves, the difference between the input image data in the detection target macroblock MB1 and the reference image data in the search macroblock SMB is determined. When the sum is calculated and the search macroblock SMB reaches the lower right corner or the upper right corner of the last captured search area, the reference image data of the next search area is read from the buffer memory 33 and the search area counter 23 is read. Counts up by one.

【００７２】この場合、バッファメモリ３３から最後に
読み取られるのは、次の探索範囲ＳＡ２での探索領域ｊ
の参照画像データである。In this case, the last read from the buffer memory 33 is the search area j in the next search range SA2.
Is the reference image data.

【００７３】予測誤差算出部２４で求められた上記の誤
差の総和は予測誤差比較部２５に供給され、これら誤差
の総和を用いて検出対象マクロブロックＭＢ１の動きベ
クトルが求められる。このとき、次の探索範囲ＳＡ２で
の探索領域ｊの参照画像データに関連して求められた誤
差の総和は、予測誤差比較部２５において、探索範囲制
限回路１９により、無効とされる。The sum of the above-mentioned errors obtained by the prediction error calculation unit 24 is supplied to a prediction error comparison unit 25, and the motion vector of the macroblock MB1 to be detected is obtained using the sum of these errors. At this time, the total sum of the errors obtained in relation to the reference image data of the search area j in the next search range SA2 is invalidated by the search range limiting circuit 19 in the prediction error comparison unit 25.

【００７４】この探索範囲制限回路１９は比較無効信号
発生回路２２からなり、探索領域カウンタ２３のカウン
ト値を取り込むとともに、入力端子２０から検出対象マ
クロブロックＭＢ１の画面ＤＦ（例えば、図６）内での
位置を示すマクロブロックアドレス信号が供給される。
図６及び図７から明らかなように、検出対象マクロブロ
ックＭＢ１の画面ＤＦ上での位置に応じて、この検出対
象マクロブロックＭＢ１に対する探索範囲ＳＡ１の全体
が画面ＤＦ内にあるか否か、また、探索範囲ＳＡ１の一
部が画面ＤＦからはみ出すとして、どの部分がはみ出す
か決まる。The search range limiting circuit 19 comprises a comparison invalid signal generating circuit 22. The search range limiting circuit 19 captures the count value of the search area counter 23, and inputs the count value from the input terminal 20 into the screen DF (for example, FIG. 6) of the macroblock MB1 to be detected. Are supplied.
As is clear from FIGS. 6 and 7, depending on the position of the detection target macroblock MB1 on the screen DF, whether or not the entire search range SA1 for the detection target macroblock MB1 is within the screen DF; Assuming that a part of the search range SA1 protrudes from the screen DF, it is determined which part protrudes.

【００７５】例えば、図６（ｂ）に示す状態では、探索
範囲ＳＡ１の右端の１つ（左端から９番目の）探索領
域、即ち、探索領域Ｊが画面ＤＦの右端からはみ出す
が、このことは入力端子２０からのマクロブロックアド
レス信号によって判定することができる。また、探索領
域カウンタ２３は、上記のように、バッファメモリ３３
からのメモリ領域の読出個数をカウントするものである
から、そのカウント値が９のときに、バッファメモリ３
３から読み取る参照画像データが探索範囲ＳＡ２の探索
領域ｊに含まれるものであることが分かる。従って、比
較無効信号発生回路２２は、予測誤差比較部２５におい
て、この探索領域ｊの参照画像データに関係する上記誤
差の総和を無効にするタイミングで比較無効信号を発生
し、この予測誤差比較部２５に供給する。For example, in the state shown in FIG. 6 (b), one search area (the ninth from the left end) of the search area SA1, ie, the search area J, extends beyond the right end of the screen DF. It can be determined by the macro block address signal from the input terminal 20. Further, the search area counter 23 stores the buffer memory 33 as described above.
When the count value is 9, the buffer memory 3
It can be seen that the reference image data read from No. 3 is included in the search area j of the search range SA2. Therefore, the comparison invalid signal generation circuit 22 generates a comparison invalid signal at a timing when the prediction error comparison unit 25 invalidates the sum of the errors related to the reference image data of the search area j. 25.

【００７６】また、例えば、図７（ｆ）に示す状態で
は、検出対象マクロブロックＭＢ２が画面ＤＦの右端に
あり、この場合には、この検出対象マクロブロックＭＢ
２に対する探索範囲ＳＡ２の左側４個の探索領域が画面
ＤＦの左端からはみ出していることを、比較無効信号発
生回路２２が入力端子２０からのマクロブロックアドレ
ス信号から判定し、この結果、比較無効信号発生回路２
２は、探索領域カウンタ２３のカウント値が１，２，
３，４であることを検知すると、このはみ出した探索領
域の参照画像データ（図１１（ｆ））において、バッフ
ァメモリ３３のメモリ領域６，７，８，９から読み出さ
れる１つ前の探索範囲ＳＡ１の参照画像データ）が関係
する上記の誤差の総和を無効にする比較無効信号を発生
して予測誤差比較部２５に供給する。For example, in the state shown in FIG. 7F, the macro block MB2 to be detected is at the right end of the screen DF.
The comparison invalid signal generation circuit 22 determines from the macroblock address signal from the input terminal 20 that the four search areas on the left side of the search range SA2 with respect to 2 are protruded from the left end of the screen DF. Generation circuit 2
2 means that the count value of the search area counter 23 is 1, 2, 2,
When it is detected that the search area is 3, 4, the previous search range read from the memory areas 6, 7, 8, 9 of the buffer memory 33 in the reference image data (FIG. 11 (f)) of the protruded search area. A reference invalidation signal that invalidates the sum of the above-mentioned errors related to the SA1 reference image data) is generated and supplied to the prediction error comparison unit 25.

【００７７】このように、バッファメモリ３３からそこ
に格納されている探索範囲の参照画像データが読み出さ
れ、また、予測誤差算出部２４はこれら参照画像データ
を全て誤差検出処理に用いるものであるから、検出対象
マクロブロックの画面上での位置に係らず、バッファメ
モリ３３のデータ書込／読出制御に割り当てられるタイ
ムスロットは一定のものとなって、その制御が容易とな
るし、予測誤差算出部２４での算出処理も常に一定の動
作で行なわれることになり、その構成や制御を簡略化す
ることができる。As described above, the reference image data of the search range stored therein is read from the buffer memory 33, and the prediction error calculator 24 uses all of these reference image data for the error detection processing. Therefore, regardless of the position of the macroblock to be detected on the screen, the time slot allocated to the data write / read control of the buffer memory 33 becomes constant, which facilitates the control and calculates the prediction error. The calculation process in the unit 24 is always performed by a constant operation, and the configuration and control thereof can be simplified.

【００７８】図１３は図８における予測誤差算出部２４
の一具体例を示すブロック図であって、３５はフレーム
／フィールド構造設定回路、３６，３７はスイッチ、３
８は第１フィールド抜出し回路、３９は上サブブロック
抜出し回路、４０は第２フィールド抜出し回路、４１は
下サブブロック抜出し回路、４２は第１フィールド抜出
し回路、４３は第２フィールド抜出し回路、４４〜４７
はシリアル／パラレル変換回路、４８はプロセッサアレ
イ、４９は１−１誤差総和計算回路、５０は１−２誤差
総和計算回路、５１は２−１誤差総和計算回路、５２は
２−２誤差総和計算回路であり、図８に対応する部分に
は同一符号を付けて重複する説明を省略する。FIG. 13 shows the prediction error calculator 24 in FIG.
35 is a block diagram showing a specific example of a frame / field structure setting circuit 35; switches 36 and 37;
8 is a first field extraction circuit, 39 is an upper sub block extraction circuit, 40 is a second field extraction circuit, 41 is a lower sub block extraction circuit, 42 is a first field extraction circuit, 43 is a second field extraction circuit, and 44 to 47
Is a serial / parallel conversion circuit, 48 is a processor array, 49 is a 1-1 error sum calculation circuit, 50 is a 1-2 error sum calculation circuit, 51 is a 2-1 error sum calculation circuit, and 52 is a 2-2 error sum calculation. This is a circuit, and the same reference numerals are given to portions corresponding to FIG.

【００７９】ＭＰＥＧ２では、動画像信号をＩ，Ｐ，Ｂ
ピクチャと異なる方法で符号化するものであるが、この
ピクチャとしてフレームを割り当てることもできるし、
フィールドを割り当てることもできる。前者の割付け方
法をフレーム構造といい、後者の割付け方法をフィール
ド構造というが、この具体例でも、符号化をフレーム構
造で行なうか、フィールド構造で行なうかを選択するこ
とができるようにしている。In MPEG2, moving picture signals are represented by I, P, B
It is encoded in a different way from a picture, but a frame can be assigned as this picture,
You can also assign fields. The former allocation method is referred to as a frame structure, and the latter allocation method is referred to as a field structure. In this specific example, it is possible to select whether to perform encoding using a frame structure or a field structure.

【００８０】まず、フレーム構造の場合について説明す
ると、フレーム構造の場合には、入力画像バッファ１５
に第１フィールド（たとえば、奇フィールド）と第２フ
ィールド（たとえば、偶フィールド）とで構成されるフ
レーム画像の一部としての検出対象マクロブロックＭＢ
の入力画像データが格納されており、また、参照画像バ
ッファ１６には、同様にして、フレーム画像の一部とし
ての探索範囲ＳＡの参照画像データが格納されている。
このとき、スイッチ３６，３７は夫々、フレーム／フィ
ールド構造設定回路３５により、図示するように、第１
フィールド抜出し回路３８側，第２フィールド抜出し回
路４０側に閉じている。First, the case of the frame structure will be described. In the case of the frame structure, the input image buffer 15
To be detected as a part of a frame image composed of a first field (eg, an odd field) and a second field (eg, an even field)
, And the reference image buffer 16 similarly stores reference image data of the search range SA as a part of the frame image.
At this time, the switches 36 and 37 are respectively operated by the frame / field structure setting circuit 35 as shown in FIG.
It is closed on the field extraction circuit 38 side and the second field extraction circuit 40 side.

【００８１】入力画像バッファ１５からは、検出対象マ
クロブロックＭＢの入力画像データが画素毎にシリアル
に読み出され、第１フィールド抜出し回路３８で第１フ
ィールドの画素データが、第２フィールド抜出し回路４
０で第２フィールドの画素データが夫々抜き出される。
ここで、フレーム構造の場合、検出対象マクロブロック
ＭＢは、フレーム画像上水平，垂直方向で１６×１６画
素の範囲の大きさのものとなるが、水平方向では１つお
きの画素データがサブサンプリングされて１つおきの８
画素データらなり、また、垂直方向も、第１フィールド
抜出し回路３８と第２フィールド抜出し回路４０とで夫
々１つおきに分離されるから、８画素データからなる。
即ち、これら第１フィールド抜出し回路３８と第２フィ
ールド抜出し回路４０とから夫々、１６×１６画素から
なる検出対象マクロブロック内の入力画像データが第１
フィールドの画像データと第２フィールドの画像データ
とに分離されて、８×８画素からなる検出対象マクロブ
ロックとしての入力画像データが得られることになる。From the input image buffer 15, the input image data of the detection target macroblock MB is read out serially for each pixel, and the first field extraction circuit 38 outputs the pixel data of the first field to the second field extraction circuit 4.
At 0, the pixel data of the second field is extracted respectively.
Here, in the case of the frame structure, the detection target macroblock MB has a size of 16 × 16 pixels in the horizontal and vertical directions on the frame image, but every other pixel data is sub-sampled in the horizontal direction. Every other 8
Each pixel is separated by the first field extraction circuit 38 and the second field extraction circuit 40 in the vertical direction, so that it is composed of eight pixel data.
That is, the first field extraction circuit 38 and the second field extraction circuit 40 respectively input the input image data in the macroblock to be detected consisting of 16 × 16 pixels into the first image data.
The image data of the field and the image data of the second field are separated, and the input image data as a detection target macroblock composed of 8 × 8 pixels is obtained.

【００８２】第１フィールド抜出し回路３８から出力さ
れる８×８＝６４画素データのシリアルデータは、スイ
ッチ３６を介してシリアル／パラレル変換回路４４に供
給され、マクロブロック内で垂直方向に配列された８画
素データがパラレルに配列されてこれが８列続くパラレ
ルデータ（即ち、８×８画素のパラレルデータ）に変換
される。同様にして、第２フィールド抜出し回路４０か
ら出力される８×８＝６４画素のシリアルデータも、ス
イッチ３７を介してシリアル／パラレル変換回路４５に
供給され、同様の８×８画素のパラレルデータに変換さ
れる。これらシリアル／パラレル変換回路４４，４５か
ら出力されるパラレルデータは夫々、テンプレートデー
タＴ１，Ｔ２としてプロセッサアレイ４８に供給され
る。The serial data of 8 × 8 = 64 pixel data output from the first field extraction circuit 38 is supplied to the serial / parallel conversion circuit 44 via the switch 36 and is arranged vertically in the macro block. Eight pixel data are arranged in parallel, and this is converted into parallel data (that is, parallel data of 8 × 8 pixels) that continues in eight columns. Similarly, 8 × 8 = 64 pixel serial data output from the second field extraction circuit 40 is also supplied to the serial / parallel conversion circuit 45 via the switch 37, and converted into similar 8 × 8 pixel parallel data. Is converted. The parallel data output from the serial / parallel conversion circuits 44 and 45 are supplied to the processor array 48 as template data T1 and T2, respectively.

【００８３】また、フィールド構造の場合には、スイッ
チ３６，３７は、フレーム／フィールド構造設定回路３
５により、図示とは反対側の上サブブロック抜出し回路
３９側、下サブブロック抜出し回路４１側に閉じてい
る。In the case of the field structure, the switches 36 and 37 are connected to the frame / field structure setting circuit 3
5 closes to the upper sub-block extracting circuit 39 side and the lower sub-block extracting circuit 41 side opposite to the illustration.

【００８４】入力画像バッファ１５に記憶される検出対
象マクロブロックは、フィールド画像上では１６×１６
画素の範囲であるが、垂直方向で１６画素、水平方向で
１つおきにサブサンプリングされて８画素の垂直，水平
方向に１６×８画素データからなる。かかる入力画像バ
ッファ１５からこの検出対象マクロブロックＭＢの画素
データがシリアルに読み出される。読み出されたシリア
ルの画素データ列は、一方では、上サブブロック抜出し
回路３９に供給されてこの検出対象マクロブロックＭＢ
の上半分の８×８画素の範囲の画素データが抜き取ら
れ、他方、下サブブロック抜出し回路４１に供給されて
この検出対象マクロブロックＭＢの下半分の８×８画素
の範囲の画素データが抜き取られる。上サブブロック抜
出し回路３９から出力される８×８＝６４画素のシリア
ルデータは、スイッチ３６を介してシリアル／パラレル
変換回路４４に供給され、同様の８×８画素のパラレル
データに変換される。同様にして、下サブブロック抜出
し回路４１から出力される８×８＝６４画素のシリアル
データも、スイッチ３７を介してシリアル／パラレル変
換回路４５に供給され、同様の８×８画素のパラレルデ
ータに変換される。これらシリアル／パラレル変換回路
４４，４５から出力されるパラレルデータは夫々、検出
対象マクロブロックＭＢのテンプレートデータＴ１，Ｔ
２としてプロセッサアレイ４８に供給される。The macroblock to be detected stored in the input image buffer 15 is 16 × 16 on the field image.
The pixel range is 16 pixels in the vertical direction and sub-sampled every other pixel in the horizontal direction. The pixel data of the detection target macro block MB is serially read from the input image buffer 15. On the other hand, the read serial pixel data string is supplied to an upper sub-block extracting circuit 39, and the detection target macro block MB
The pixel data in the upper half 8 × 8 pixel range is extracted, while the pixel data in the lower half 8 × 8 pixel range in the lower half of this detection target macroblock MB is supplied to the lower sub block extraction circuit 41. It is. The serial data of 8 × 8 = 64 pixels output from the upper sub-block extracting circuit 39 is supplied to the serial / parallel conversion circuit 44 via the switch 36 and is converted into the same parallel data of 8 × 8 pixels. Similarly, the serial data of 8 × 8 = 64 pixels output from the lower sub-block extracting circuit 41 is also supplied to the serial / parallel conversion circuit 45 via the switch 37 and converted into the same parallel data of 8 × 8 pixels. Is converted. The parallel data output from the serial / parallel conversion circuits 44 and 45 are respectively template data T1 and T of the detection target macroblock MB.
2 is supplied to the processor array 48.

【００８５】図１４にこれらテンプレートデータＴ１，
Ｔ２での画素データの配列状態を示す。ここでは、例え
ば、図４での検出対象マクロブロックＭＢでの左辺に垂
直方向に配列される８個の画素データが第１列の画素デ
ータとなる。FIG. 14 shows these template data T1,
The arrangement state of the pixel data at T2 is shown. Here, for example, eight pixel data vertically arranged on the left side of the detection target macroblock MB in FIG. 4 is the pixel data of the first column.

【００８６】図１３において、参照画像バッファ１６か
らは、探索範囲ＳＡの１探索領域分ずつ参照画像データ
が読み出される。読み出されたこの参照画像データは、
第１フィールド抜出し回路４２に供給されて第１フィー
ルドの画素データが抜き出され、また、第２フィールド
抜出し回路４３にも供給されて第２フィールドの画素デ
ータが抜き出される。従って、第１，第２フィールド抜
出し回路４２，４３からは夫々、画面の垂直方向に１つ
おきにサブサンプリングされた画素データがシリアルに
出力される。なお、ここでは、参照画像バッファ１６か
ら読み出される参照画像データは、画面の水平方向に１
つおきにサブサンプリングされたものである。そこで、
フレーム画像での探索範囲ＳＡの１探索領域は、垂直，
水平方向に５×１マクロブロック分（８０×１６画素）
の大きさをもつが、８０×８画素からなり、第１，第２
フィールド抜出し回路４２，４３から出力される１探索
領域分のデータは、４０×８画素データからなることに
なる。In FIG. 13, reference image data is read from the reference image buffer 16 for each search area of the search range SA. The read reference image data is
The pixel data of the first field is supplied to the first field extraction circuit 42, and the pixel data of the second field is also supplied to the second field extraction circuit 43. Accordingly, the first and second field extracting circuits 42 and 43 output sub-sampled pixel data every other pixel in the vertical direction of the screen, respectively, in a serial manner. Here, the reference image data read from the reference image buffer 16 is 1 in the horizontal direction of the screen.
Subsampled every other time. Therefore,
One search area of the search range SA in the frame image is vertical,
5 × 1 macroblocks in the horizontal direction (80 × 16 pixels)
, But is composed of 80 × 8 pixels.
The data for one search area output from the field extraction circuits 42 and 43 is composed of 40 × 8 pixel data.

【００８７】第１，第２フィールド抜出し回路４２，４
３から出力される１探索領域分のシリアルデータは夫
々、シリアル／パラレル変換回路４６，４７に供給され
て、画面上垂直方向に配列される４０個の画素データが
パラレルに配列され、かかる配列が水平方向の画素の配
列分、即ち、８列続くパラレルデータに変換される。こ
れらパラレルデータは夫々、探索領域のサーチエリアデ
ータＲ１，Ｒ２としてプロセッサアレイ４８に供給され
る。The first and second field extraction circuits 42 and 4
The serial data for one search area output from 3 is supplied to serial / parallel conversion circuits 46 and 47, respectively, and 40 pixel data vertically arranged on the screen are arranged in parallel. The data is converted into the horizontal pixel array, that is, parallel data continuing for eight columns. These parallel data are supplied to the processor array 48 as search area data R1 and R2 of the search area, respectively.

【００８８】図１４にこれらサーチエリアデータＲ１，
Ｒ２での画素データの配列状態を示す。ここでは、例え
ば、図４での探索範囲ＳＡ内の１つの探索領域での左辺
に上下方向に配列される４０個の画素が第１列の画素と
なる。FIG. 14 shows these search area data R1,
9 shows an arrangement state of pixel data in R2. Here, for example, 40 pixels vertically arranged on the left side of one search area in the search range SA in FIG. 4 are pixels in the first column.

【００８９】プロセッサアレイ４８は、８×８画素デー
タからなるテンプレートデータＴ１，Ｔ２を夫々サーチ
エリアデータＲ１からなる探索領域内の８×８画素から
なる領域（以下、これを探索マクロブロックという），
サーチエリアデータＲ２からなる探索領域内の８×８画
素からなる探索マクロブロック夫々との画素毎の誤差を
検出する。この場合、テンプレートデータＴ１とサーチ
エリアデータＲ１との画素毎の誤差（これを、以下、１
−１誤差という），テンプレートデータＴ１とサーチエ
リアデータＲ２との画素毎の誤差（これを、以下、１−
２誤差という），テンプレートデータＴ２とサーチエリ
アデータＲ１との画素毎の誤差（これを、以下、２−１
誤差という）及びテンプレートデータＴ２とサーチエリ
アデータＲ２との画素毎の誤差（これを、以下、２−２
誤差という）の４種類の誤差群が得られるが、これら誤
差群は、明らかに、８×８＝６４個の画素毎の誤差から
なっている。The processor array 48 converts the template data T1 and T2 composed of 8 × 8 pixel data into an area composed of 8 × 8 pixels in a search area composed of the search area data R1 (hereinafter, referred to as a search macro block).
An error for each pixel is detected from each of the search macro blocks including 8 × 8 pixels in the search area including the search area data R2. In this case, the error of each pixel between the template data T1 and the search area data R1 (hereinafter referred to as 1
-1 error), an error of each pixel between the template data T1 and the search area data R2 (hereinafter referred to as 1-error).
2), an error of each pixel between the template data T2 and the search area data R1 (hereinafter referred to as 2-1).
Error) and an error of each pixel between the template data T2 and the search area data R2 (hereinafter referred to as 2-2).
(Referred to as errors), four types of error groups are obtained, and these error groups clearly consist of 8 × 8 = 64 errors per pixel.

【００９０】プロセッサアレイ４８から出力される１−
１誤差群は１−１誤差総和計算回路４９に供給され、こ
の誤差群の６４個の１−１誤差が加算されてその総和が
得られる。また、プロセッサアレイ４８から出力される
１−２誤差群は１−２誤差総和計算回路５０に供給さ
れ、この誤差群の６４個の１−２誤差が加算されてその
総和が得られる。さらに、プロセッサアレイ４８から出
力される２−１誤差群は２−１誤差総和計算回路５１に
供給され、この誤差群の６４個の２−１誤差が加算され
てその総和が得られる。さらにまた、プロセッサアレイ
４８から出力される２−２誤差群は２−２誤差総和計算
回路５２に供給され、この誤差群の６４個の２−２誤差
が加算されてその総和が得られる。このようにして得ら
れた４種類の誤差の総和は、予測誤差比較部２５に供給
されて検出対象マクロブロックＭＢに対する動きベクト
ルが検出される。1- output from processor array 48
One error group is supplied to a 1-1 error sum calculation circuit 49, and the 64 1-1 errors of the error group are added to obtain a sum. Further, the 1-2 error group output from the processor array 48 is supplied to a 1-2 error sum calculation circuit 50, and the 64 1-2 errors of this error group are added to obtain the sum. Further, the 2-1 error group output from the processor array 48 is supplied to a 2-1 error sum calculation circuit 51, and 64 2-1 errors of the error group are added to obtain a sum. Furthermore, the 2-2 error group output from the processor array 48 is supplied to the 2-2 error sum calculation circuit 52, and the 64 2-2 errors of this error group are added to obtain the sum. The sum of the four types of errors obtained in this way is supplied to the prediction error comparison unit 25, and the motion vector for the detection target macroblock MB is detected.

【００９１】このようにして、サーチエリアデータＲ
１，Ｒ２でのたんさくマクロブロックにたいして上記各
誤差群が得られると、次に、プロセッサアレイ４８にサ
ーチエリアデータＲ１，Ｒ２での次のパラレルの８画素
データが供給され、この８画素データと前の８×８画素
データのうちの先頭のパラレルの８画素データを除いた
７×８画素データとで新たな８×８画素データの探索マ
クロブロックが形成され、これと８×８画素データのテ
ンプレートデータＴ１，Ｔ２とについて上記の動作が繰
り返されて、１−１誤差の総和，１−２誤差の総和，２
−１誤差の総和及び２−２誤差の総和が夫々生成されて
予測誤差比較部２５に供給される。Thus, search area data R
When the above error groups are obtained for the protein macroblocks at R1 and R2, the next parallel 8-pixel data in the search area data R1 and R2 is supplied to the processor array 48. A search macroblock of new 8 × 8 pixel data is formed by the 7 × 8 pixel data obtained by removing the leading parallel 8 pixel data from the previous 8 × 8 pixel data, and this and the 8 × 8 pixel data The above operation is repeated for template data T1 and T2, and the sum of 1-1 error, the sum of 1-2 error, 2
The sum of the −1 error and the sum of the 2-2 error are respectively generated and supplied to the prediction error comparison unit 25.

【００９２】以下、同様の動作が繰り返されるのである
が、かかる動作は、図１２に示した探索範囲ＳＡの各探
索領域Ｂ，Ｃ，……での検出対象マクロブロックＭＢ１
における入力画像データと探索マクロブロックＳＭＢに
おける参照画像データとの画素毎の比較動作である。こ
の場合、テンプレートデータＴＩ，Ｔ２は検出対象マク
ロブロックＭＢ内の入力画像の画素データからなるもの
であり、サーチエリアデータＲ１，Ｒ２は探索範囲Ｂ内
の参照画像の画素データからなるものである。Hereinafter, the same operation is repeated. This operation is performed in each of the search areas B, C,... Of the search area SA shown in FIG.
Is a comparison operation for each pixel between the input image data in the search macroblock and the reference image data in the search macroblock SMB. In this case, the template data TI and T2 are composed of pixel data of the input image in the detection target macroblock MB, and the search area data R1 and R2 are composed of pixel data of the reference image within the search range B.

【００９３】ここで、プロセッサアレイ４８の動作の概
略を図１４を用いて説明する。プロセッサアレイ４８に
は、まず、８行８列の入力画像の画素データからなるテ
ンプレートデータＴ１，Ｔ２が供給され、また、サーチ
エリアデータＲ１，Ｒ２での第１行〜第８行の８行８列
の画素データからなる部分（破線で囲って示す領域。こ
の領域が図１２における探索マクロブロックＳＭＢに相
当する）が供給され、これらによって上記の１−１誤差
群，１−２誤差群，２−１誤差群及び２−２誤差群が求
められ、次に、サーチエリアデータＲ１，Ｒ２の第９行
の画素データが供給されて、その第２行〜第８行の８行
８列の画素データからなる部分とテンプレートデータＴ
１，Ｔ２との１−１誤差群，１−２誤差群，２−１誤差
群及び２−２誤差群が求められる。以下同様にして、テ
ンプレートデータＴ１，Ｔ２と画素毎の誤差群が求めら
れるサーチエリアデータＲ１，Ｒ２の８×８画素からな
る部分が、図１４において、１画素間隔ずつ矢印で示す
下方向に移動する。Here, an outline of the operation of the processor array 48 will be described with reference to FIG. The processor array 48 is first supplied with template data T1 and T2 composed of pixel data of an input image having eight rows and eight columns, and further includes eight rows and eight rows of the first to eighth rows in the search area data R1 and R2. A portion composed of pixel data of a column (a region surrounded by a broken line; this region corresponds to the search macroblock SMB in FIG. 12) is supplied, and the above-mentioned 1-1 error group, 1-2 error group, 2 -1 error group and 2-2 error group are obtained. Next, pixel data of the ninth row of the search area data R1 and R2 is supplied, and pixels of the second to eighth rows of eight rows and eight columns are supplied. Data part and template data T
1, a 1-1 error group with T2, a 1-2 error group, a 2-1 error group, and a 2-2 error group are obtained. Similarly, the portion of the search area data R1 and R2 in which the error group for each pixel is obtained from the template data T1 and T2, which is obtained by 8 × 8 pixels, is shifted downward by one pixel interval in FIG. I do.

【００９４】ここで、図１４のサーチエリアデータＲ
１，Ｒ２において、破線で囲んだ８×８画素の領域は、
上記のように、図１２での探索マクロブロックＳＭＢに
相当するものであり、この領域が矢印方向に画素データ
の１行分ずつ移っていくということは、図１２で説明し
た探索マクロブロックＳＭＢの移動に対応している。Here, the search area data R shown in FIG.
In 1 and R2, an area of 8 × 8 pixels surrounded by a broken line is
As described above, it corresponds to the search macroblock SMB in FIG. 12, and the fact that this area shifts by one row of pixel data in the direction of the arrow means that the search macroblock SMB explained in FIG. It supports moving.

【００９５】図１５は図１３におけるプロセッサアレイ
４８の一具体例を示す構成図であって、５３〜５６は入
力端子、５７（５７_1-1〜５７_8-8）はプロセッサエレメ
ント（ＰＥ）、５８（５８_1-1〜５８_8-32）はサイドレ
ジスタ（ＳＲ）、５９〜６２は出力端子である。[0095] Figure 15 is a block diagram showing a specific example of a processor array 48 in FIG. 13, 53-56 is an input terminal, 57 (57 _1-1 to 57 _8-8) is a processor element (PE), 58 (58 _1-1 to 58 _8-32) is a side register (SR), 59-62 denotes an output terminal.

【００９６】同図において、この具体例では、夫々が従
属接続された８個のプロセッサエレメント５７_1-1，５
７_2-1，……，５７_8-1の群（以下、第１のエレメント群
という）と、同じく８個のプロセッサエレメント５７
_1-2，５７_2-2，……，５７_8-2の群（以下、第２のエレ
メント群という）と、……、同じく８個のプロセッサエ
レメント５７_1-8，５７_2-8，……，５７_8-8の群（以
下、第８のエレメント群という）との８個のエレメント
群がパラレルに配列されており、これらはテンプレート
データＴ１，Ｔ２とサーチエリアデータＲ１，Ｒ２との
間で画素データ毎の誤差を検出する。また、夫々が従属
接続された８個のサイドレジスタ５８_1-1，５８_2-1，…
…，５８_8-1の群（以下、第１のレジスタ群という）
と、同じく８個のサイドレジスタ５８_1-2，５８_2-2，…
…，５８_8-2の群（以下、第２のレジスタ群という）
と、……、同じく８個のサイドレジスタ５８_1-32，５８
_2-32，……，５８_8-32の群（以下、第３２のレジスタ群
という）との３２個のレジスタ群がパラレルに配列され
ており、これらはプロセッサエレメント５７で誤差検出
に使用されないサーチエリアデータＲ１，Ｒ２の各画素
データを保持するものである。In this example, in this specific example, eight processor elements 571-1, _571-5 , each of which is cascade-connected, are shown.
7 _2-1 ,..., 57 _8-1 (hereinafter referred to as a first element group) and eight processor elements 57
_1-2, 57 _2-2, ..., 57 _8-2 group (hereinafter, referred to as a second element group) and, ..., also eight of the processor element 57 _1-8, 57 _2-8, ... , 57 _8-8 (hereinafter referred to as an eighth element group) are arranged in parallel, and these are arranged between the template data T1, T2 and the search area data R1, R2. Detects an error for each pixel data. Further, eight side registers _581-1 , 582-1 _,.
…, 58 _8-1 group (hereinafter referred to as first register group)
And the same eight side registers 58 _1-2 , 58 _2-2 , ...
…, 58 _8-2 group (hereinafter referred to as second register group)
, And the same eight side registers 58 _1-32 , 58
_2-2 ,..., _588-32 (hereinafter referred to as the 32nd register group) and 32 register groups are arranged in parallel. These are not used by processor element 57 for error detection. It holds each pixel data of the area data R1 and R2.

【００９７】入力端子５３には、シリアル／パラレル変
換回路４４（図１３）からの図１４に示した８×８画素
からなるテンプレートデータＴ１が入力され、入力端子
５４には、シリアル／パラレル変換回路４５（図１３）
からの図１４に示した８×８画素からなるテンプレート
データＴ２が入力され、入力端子５５には、シリアル／
パラレル変換回路４６（図１３）からの図１４に示した
４０×８画素からなるサーチエリアデータＲ１が入力さ
れ、入力端子５６には、シリアル／パラレル変換回路４
７（図１３）からの図１４に示した４０×８画素からな
るサーチエリアデータＲ２が入力される。An input terminal 53 receives template data T1 of 8 × 8 pixels shown in FIG. 14 from a serial / parallel conversion circuit 44 (FIG. 13). 45 (FIG. 13)
From the template data T2 composed of 8 × 8 pixels shown in FIG.
The search area data R1 composed of 40 × 8 pixels shown in FIG. 14 is input from the parallel conversion circuit 46 (FIG. 13), and the serial / parallel conversion circuit 4
The search area data R2 composed of 40 × 8 pixels shown in FIG. 14 from FIG. 7 (FIG. 13) is input.

【００９８】テンプレートデータＴ１，Ｔ２夫々の図１
４に示す第１行目の８画素データはプロセッサエレメン
ト５７_1-1，５７_2-1，……，５７_8-1の第１のエレメン
ト群に供給されて順次転送され、夫々のプロセッサエレ
メントに１画素データずつ保持される。テンプレートデ
ータＴ１，Ｔ２夫々の同じく第２行目の８画素データは
プロセッサエレメント５７_1-2，５７_2-2，……，５７
_8-2の第２のエレメント群に供給されて順次転送され、
夫々のプロセッサエレメントに１画素データずつ保持さ
れる。以下同様にして、テンプレートデータＴ１，Ｔ２
夫々の同じく第８行目の８画素データはプロセッサエレ
メント５７_1-8，５７_2-8，……，５７_8-8の第８のエレ
メント群に供給されて順次転送され、夫々のプロセッサ
エレメント５７に１画素データつ保持される。即ち、８
×８に配列して示す６４個のプロセッサエレメント５７
は、その配列が図１４に示すように配列して示すテンプ
レートデータＴ１，Ｔ２の画素データ夫々に対応してお
り、これらの画素データが対応するプロセッサエレメン
ト５７に格納保持される。また、このような状態は、図
１２（ａ）に示すように、検出対象マクロブロックＭＢ
１が設定されたことに相当する。FIG. 1 shows template data T1 and T2.
4 are supplied to the first element group of the processor elements _571-1 , _572-1 ,..., _578-1 and sequentially transferred to the respective processor elements. Each pixel data is held. The eight pixel data in the same second row of the template data T1 and T2 are the processor elements 57 _1-2 , 57 _2-2 ,.
_8-2 is supplied to the second element group and sequentially transferred,
One pixel data is held in each processor element. Similarly, template data T1, T2
Each of the eight pixel data in the same eighth row is supplied to an eighth element group of processor elements 57 _1-8 , 57 _{2-8 ,.} Holds one pixel data. That is, 8
64 processor elements 57 shown in an array of × 8
Correspond to the pixel data of the template data T1 and T2 whose arrangement is as shown in FIG. 14, and these pixel data are stored and held in the corresponding processor element 57. In addition, such a state is detected as shown in FIG.
1 is equivalent to being set.

【００９９】これと同時に、入力端子５５，５６からサ
ーチエリアデータＲ１，Ｒ２が供給され、いま、図１４
の破線で囲んだ８×８画素の部分が入力されたものとす
ると、サーチエリアデータＲ１，Ｒ２夫々の図１４に示
す第１行の８画素データはプロセッサエレメント５７
_1-1，５７_2-1，……，５７_8-1の第１のエレメント群に
供給されて順次転送され、夫々のプロセッサエレメント
に１画素データずつ保持される。サーチエリアデータＲ
１，Ｒ２夫々の同じく第２行目の８画素データはプロセ
ッサエレメント５７_1-2，５７_2-2，……，５７_8-2の第
２のエレメント群に供給されて順次転送され、夫々のプ
ロセッサエレメントに１画素データずつ保持される。以
下同様にして、サーチエリアデータＲ１，Ｒ２夫々の同
じく第８行目の８画素データはプロセッサエレメント５
７_1-8，５７_2-8，……，５７_8-8の第８のエレメント群
に供給されて順次転送され、夫々のプロセッサエレメン
トに１画素データずつ保持される。サーチエリアデータ
Ｒ１，Ｒ２夫々の同じく第９行目の８画素データはサイ
ドレジスタ５８_1-1，５８_2-1，……，５８_8-1の第１の
レジスタ群に供給されて順次転送されて、夫々のサイド
レジスタ５８に１画素データずつ保持され、サーチエリ
アデータＲ１，Ｒ２夫々の同じく第１０行目の８画素デ
ータはサイドレジスタ５８_1-2，５８_2-2，……，５８
_8-2の第２のレジスタ群に供給されて順次転送されて、
夫々のサイドレジスタ５８に１画素データずつ保持さ
れ、……、サーチエリアデータＲ１，Ｒ２夫々の同じく
第４０行目の８画素データはサイドレジスタ５８_1-32，
５８_2-32，……，５８_8-32の第３２のレジスタ群に供給
されて順次転送されて、夫々のサイドレジスタ５８に１
画素データずつ保持される。At the same time, search area data R1 and R2 are supplied from input terminals 55 and 56.
Assuming that a portion of 8 × 8 pixels surrounded by a broken line is input, the 8-pixel data of the first row shown in FIG.
_1-1, 57 _2-1, ..., are supplied sequentially transferred to the first element group 57 _8-1 is held by one pixel data to the processor elements each. Search area data R
, R2 are supplied to the second element group of the processor elements 57 _1-2 , 57 _2-2 ,..., 57 _8-2 and sequentially transferred to the second element group. The pixel data is stored in the processor element one by one. Similarly, the eight pixel data in the same eighth row of each of the search area data R1 and R2 is
7 _1-8 57 _2-8, ..., are supplied sequentially transferred to the eighth element group 57 _8-8 is held by one pixel data to the processor elements each. The eight pixel data of the ninth row of each of the search area data R1 and R2 is supplied to the first register group of the side registers _581-1 , _582-1 ,..., _588-1 and sequentially transferred. Each of the side registers 58 holds one pixel data at a time, and the eight pixel data of the same tenth row of the search area data R1 and R2 are stored in the side registers 58 _1-2 , 58 _2-2 ,.
_8-2 , supplied to the second register group and sequentially transferred,
Each of the side registers 58 holds one pixel data at a time...., The eight pixel data of the 40th row of the search area data R1 and R2 are stored in the side registers 58 _1-32,.
, 58 _2-32 ,..., 58 _8-32 are supplied to the 32nd register group and sequentially transferred to the respective side registers 58.
It is held for each pixel data.

【０１００】即ち、８×８に配列して示す６４個のプロ
セッサエレメント５７と８×３２に配列して示す２５６
個のサイドレジスタ５８は、それらの配列が図１４に示
すように配列して示すサーチエリアデータＲ１，Ｒ２の
画素データ夫々に対応しており、これらの画素データが
対応するプロセッサエレメント５７とサイドレジスタ５
８に格納保持される。That is, 64 processor elements 57 arranged in 8 × 8 and 256 processor elements arranged in 8 × 32
The side registers 58 correspond to the respective pixel data of the search area data R1 and R2 which are arranged as shown in FIG. 14, and these pixel data correspond to the processor element 57 and the side register 5
8 is stored and held.

【０１０１】このようにして、６４個のプロセッサエレ
メント５７に検出対象マクロブロックＭＢ内の入力画像
データであるテンプレートデータＴ１，Ｔ２が保持さ
れ、また、これらプロセッサエレメント５７と２５６個
のサイドレジスタ５８とに検出対象マクロブロックＭＢ
に対する探索範囲ＳＡの１探索領域内の参照画像データ
であるサーチエリアデータＲ１，Ｒ２が保持され、その
うちの探索マクロブロックＳＭＢ内の参照画像データが
６４個のプロセッサエレメント５７に保持されることに
なる。In this way, the template data T1 and T2, which are the input image data in the macroblock MB to be detected, are held in the 64 processor elements 57, and the processor elements 57 and the 256 side registers 58 To the macroblock MB to be detected
, Search area data R1 and R2, which are reference image data in one search area of the search range SA, are held, and 64 of the processor elements 57 hold reference image data in the search macroblock SMB. .

【０１０２】以上の状態は、図１２（ａ）に示すよう
に、検出対象マクロブロックＭＢ１に対して探索範囲Ｓ
Ａ１での１つの探索領域Ｂが設定され、これと同時に、
探索マクロブロックＳＭＢも設定されたことに相当す
る。In the above state, as shown in FIG. 12 (a), the search range S
One search area B in A1 is set, and at the same time,
This is equivalent to setting the search macro block SMB.

【０１０３】そこで、いま、上記のように、６４個のプ
ロセッサエレメント５７に、テンプレートデータＴ１，
Ｔ２とサーチエリアデータＲ１，Ｒ２での図１４で破線
で囲って示す８×８画素の部分とが格納された状態にあ
るとすると、これらプロセッサエレメント５７毎に、保
持されているテンプレートデータＴ１，Ｔ２とサーチエ
リアデータＲ１，Ｒ２との画素データの差分（誤差）が
検出される。例えば、プロセッサエレメント５７_8-1で
は、テンプレートデータＴ１，Ｔ２とサーチエリアデー
タＲ１，Ｒ２との図１４に示す第１行第１列の画素デー
タの誤差が検出され、プロセッサエレメント５７_8-2で
は、テンプレートデータＴ１，Ｔ２とサーチエリアデー
タＲ１，Ｒ２との同じく第２行第１列の画素データの誤
差が検出され、……、プロセッサエレメント５７_1-8で
は、テンプレートデータＴ１，Ｔ２とサーチエリアデー
タＲ１，Ｒ２との同じく第８行第８列の画素データの誤
差が検出される。Therefore, as described above, the template data T1,
Assuming that T2 and the 8 × 8 pixel portion of the search area data R1 and R2 surrounded by a broken line in FIG. 14 are stored, the template data T1 and The difference (error) between the pixel data of T2 and the search area data R1, R2 is detected. For example, the processor element 57 _8-1 first row error of the first column of pixel data shown in FIG. 14 with the template data T1, T2 and search area data R1, R2 are detected, the processor element 57 _8-2 , also the error of the pixel data of the second row, first column is detected, ......, the processor element 57 _1-8, template data T1, T2 and the search area with the template data T1, T2 and search area data R1, R2 An error is detected in the pixel data of the eighth row and the eighth column, similarly to the data R1 and R2.

【０１０４】ここで、各プロセッサエレメント５７の出
力１−１はテンプレートデータＴ１とサーチエリアデー
タＲ１との画素データの誤差、即ち、上記の１−１誤差
であり、各プロセッサエレメント５７の出力１−２はテ
ンプレートデータＴ１とサーチエリアデータＲ２との画
素データの誤差、即ち、上記の１−２誤差であり、各プ
ロセッサエレメント５７の出力２−１はテンプレートデ
ータＴ２とサーチエリアデータＲ１との画素データの誤
差、即ち、上記の２−１誤差であり、各プロセッサエレ
メント５７の出力２−２はテンプレートデータＴ２とサ
ーチエリアデータＲ２との画素データの誤差、即ち、上
記の２−２誤差である。これら１−１誤差，１−２誤
差，２−１誤差及び２−２誤差は夫々、パラレルに８×
８＝６４個ずつ得られるものであり、出力端子５９，６
０，６１，６２から出力される。Here, the output 1-1 of each processor element 57 is the error of the pixel data between the template data T1 and the search area data R1, that is, the above-mentioned 1-1 error. 2 is the error of the pixel data between the template data T1 and the search area data R2, that is, the above-mentioned 1-2 error. The output 2-1 of each processor element 57 is the pixel data of the template data T2 and the search area data R1. , Ie, the above-mentioned 2-1 error, and the output 2-2 of each processor element 57 is an error of the pixel data between the template data T2 and the search area data R2, ie, the above-mentioned 2-2 error. These 1-1 error, 1-2 error, 2-1 error, and 2-2 error are each 8 × in parallel.
8 = 64 each, and output terminals 59 and 6
0, 61 and 62.

【０１０５】以上の誤差検出が終わると、サーチエリア
データＲ１，Ｒ２が、全体として、図１５の上方に１ス
テップ転送される（以下、この上方向の転送を＋方向の
転送といい、このような１ステップの転送を＋１ステッ
プ転送という）。ここで、１ステップ転送とは、図１５
において、あるプロセッサエレメントまたはサイドレジ
スタからその隣りのプロセッサエレメントまたはサイド
レジスタへ転送されることをいう。このことは、また、
探索マクロブロックＳＭＢをサーチエリアデータＲ１，
Ｒ２からなる探索領域で１画素間隔分移動させることに
相当する。When the above error detection is completed, search area data R1 and R2 are transferred one step upward in FIG. 15 as a whole (hereinafter, this upward transfer is referred to as + direction transfer. One-step transfer is referred to as + 1-step transfer). Here, one-step transfer refers to FIG.
In this case, the transfer from one processor element or side register to the adjacent processor element or side register. This also means
The search macro block SMB is stored in the search area data R1,
This corresponds to moving by one pixel interval in the search area consisting of R2.

【０１０６】即ち、プロセッサエレメント５７_1-1，５
７_2-1，……，５７_8-1に格納されているサーチエリアデ
ータＲ１，Ｒ２の第１行目の画素データ（図１４）が最
下段のサイドレジスタ５８_1-32，５８_2-32，……，５８
_8-32に夫々＋１ステップ転送され、プロセッサエレメン
ト５７_1-2，５７_2-2，……，５７_8-2に格納されている
同じくの第２行目の画素データが最上段のプロセッサエ
レメント５７_1-1，５７_2-1，……，５７_8-1に夫々＋１
ステップ転送され、……、最上段のサイドレジスタ５８
_1-1，５８_2-1，……，５８_8-1に格納されている同じく
第９行目の画素データが最下段のプロセッサエレメント
５７_1-8，５７_2-8，……，５７_8-8に夫々＋１ステップ
転送され、……、最下段のサイドレジスタ５８_1-32，５
８_2-32，……，５８_8-32に格納されている同じく第４０
行目の画素データが図示しないその１段上のサイドレジ
スタ５８_1-31，５８_2-31，……，５８_8-31に夫々＋１ス
テップ転送される。そして、上記と同様に、各プロセッ
サエレメント５７で１−１誤差，１−２誤差，２−１誤
差及び２−２誤差が求められる。[0106] In other words, the processor element 57 _1-1, 5
7 _2-1, ..., 57 _8-1 search area data stored in R1, R2 first row of pixel data (Fig. 14) is the lowermost side register 58 _1-32, 58 _2-32 , ……, 58
_The same second row of pixel data stored in the processor elements 57 _1-2 , 57 _2-2 ,..., 57 _8-2 is transferred to the processor elements 57 _1-2 , 57 _{2-2 ,.} +1 to _1-1 , 57 _2-1 , ..., 57 _8-1
Step transfer,..., The uppermost side register 58
_1-1, 58 _2-1, ..., 58 _8-1 likewise stored in the ninth row of pixel data is the bottom of the processor element 57 _1-8, 57 _2-8, ..., 57 _{8 -8} are transferred by +1 step, respectively,..., The lowest side register 58 _1-32 , 5
8 _2-32 ,..., 58 _8-32
Side register 58 _1-31 of 1 level upper the row of pixel data is not shown, 58 _2-31, ..., are respectively +1 step transferred to 58 _8-31. Then, similarly to the above, the 1-1 error, the 1-2 error, the 2-1 error, and the 2-2 error are obtained by each processor element 57.

【０１０７】このように、かかる誤差が得られる毎に、
サーチエリアデータＲ１，Ｒ２は＋１ステップずつ転送
されるのであるが、これは、図１２に示すように、探索
マクロブロックＳＭＢが探索範囲ＳＡ１の１つの探索範
囲Ｂ内を１画素間隔分ずつ矢印方向に移動しながら、夫
々でこの検出対象マクロブロックＭＢ内での入力画像デ
ータと探索マクロブロックＳＭＢ内の参照画像データと
の画素データの誤差を求めていることにほかならない
（探索マクロブロックＳＭＢの方を移動させるか、探索
領域Ｂの方を移動させるかの違いがあるだけである）。Thus, every time such an error is obtained,
The search area data R1 and R2 are transferred by +1 step at a time, as shown in FIG. , The error of the pixel data between the input image data in the macroblock MB to be detected and the reference image data in the search macroblock SMB is calculated. There is only a difference between moving the search area and the search area B).

【０１０８】そして、サーチエリアデータＲ１，Ｒ２が
＋３２ステップ移動すると、図１２（ｃ）に示すよう
に、探索マクロブロックＳＭＢが探索領域Ｂの端部に達
したことになり、このときには、図１５において、サー
チエリアデータＲ１，Ｒ２の第１行目の８個の画素デー
タ（図１４）が第１のレジスタ群、即ち、サイドレジス
タ５８_1-1，５８_2-1，……，５８_8-1に格納されている
状態となっている。When the search area data R1 and R2 move by +32 steps, the search macroblock SMB reaches the end of the search area B as shown in FIG. 12 (c). in the search area data R1, 8 pieces of pixel data of the first line of R2 (FIG. 14) is the first register group, i.e., the side register 58 _1-1, 58 _2-1, ..., 58 ₈ It is in the state stored in ₁ .

【０１０９】かかる状態では、次の探索領域（図１２で
は、探索領域Ｃ）でのサーチエリアデータＲ１，Ｒ２の
第１列目の４０画素データが夫々入力端子５５，５６か
ら入力されるが、この場合には、これら４０画素データ
のうちの最後の８個の行の画素データ、即ち、第３３行
目〜第４０行目の画素データが夫々各エレメント群の初
段のプロセッサエレメント５７_1-1，５７_1-2，……，５
７_1-8に供給されて保持され、また、他の第１行目〜第
３２行目の３２個の画素データは夫々各レジスタ群の初
段のサイドレジスタ５８_1-1，５８_1-2，……，５８_1-32
に供給されて保持される。勿論、これまでプロセッサエ
レメント５７とサイドレジスタ５８とに格納されていた
１つ前のサーチエリアデータＲ１，Ｒ２の各画素データ
は右方向に１ステップだけ転送され、夫々１つ後段のプ
ロセッサエレメント５７やサイドレジスタ５８に保持さ
れる。従って、プロセッサエレメント５７_8-1，５
７_8-2，……，５７_8-8やサイドレジスタ５８_8-1，５８
_8-2，……，５７_8-32に格納されていた１つ前のサーチ
エリアデータＲ１，Ｒ２の第１列目の画像データは夫
々、図示しないプロセッサエレメント５７_7-1，５
７_7-2，……，５７_7-8やサイドレジスタ５８_7-1，５８
_7-2，……，５７_7-32からのサーチエリアデータＲ１，
Ｒ２の画素データで書き換えられて失われる。この状態
は、図１２（ｄ）で示す検出対象マクロブロックＭＢが
右側に１画素間隔分移動した状態である。In this state, 40 pixel data in the first column of search area data R1 and R2 in the next search area (search area C in FIG. 12) is input from input terminals 55 and 56, respectively. in this case, these 40 pixel last 8 rows of pixel data of the data, i.e., the line 33 - line 40 the first stage of the pixel data of each respective element groups of processor elements 57 _1-1 , 57 _1-2 , ……, 5
The pixel data is supplied to and held in a memory 7 _1-8 , and the other 32 pixel data in the first to 32nd rows are stored in the first-stage side registers 58 _1-1 , 58 _1-2 , 58 _1-2 , _............ 58 _1-32
Supplied and held. Of course, each pixel data of the previous search area data R1 and R2 previously stored in the processor element 57 and the side register 58 is transferred rightward by one step, and each of the pixel data of the succeeding processor element 57 It is held in the side register 58. Therefore, the processor elements 57 _8-1,5
7 _8-2 ,..., 57 _8-8 and side registers 58 _8-1 , 58
_8-2 ,..., 57 _8-32 , the image data of the first column of the immediately preceding search area data R1, R2 are processor elements 57 _7-1 , _5-7 (not shown), respectively.
7 _7-2 ,..., 57 _7-8 and side registers 58 _7-1 , 58
_7-2, ..., the search area data R1 from 57 _7-32,
It is rewritten with the pixel data of R2 and lost. This state is a state where the detection target macroblock MB shown in FIG. 12D has moved to the right by one pixel interval.

【０１１０】このようにして新たな１列４０画素データ
で入れ換えられてプロセッサエレメント５７とサイドレ
ジスタ５８とに格納されるサーチエリアデータＲ１，Ｒ
２も、当然のことながら、図１４に示すデータ構成をな
している。In this manner, search area data R1, R which are replaced with new one-column 40-pixel data and stored in processor element 57 and side register 58 are stored.
2 also has the data configuration shown in FIG.

【０１１１】かかる状態から、上記のように、サーチエ
リアデータＲ１，Ｒ２の各画素データが１ステップずつ
転送され、この転送毎にプロセッサエレメント５７で１
−１誤差，１−２誤差，２−１誤差及び２−２誤差が求
められるのであるが、このときの転送方向は、上記とは
逆に、図１５の図面上、下方に転送される（以下、この
下方向の転送を−方向の転送といい、このような１ステ
ップの転送を−１ステップ転送という）。このことは、
図１２（ｄ）に矢印で示すように、探索マクロブロック
ＳＭＢの移動方向が逆転したことに相当する。From this state, as described above, each pixel data of the search area data R1 and R2 is transferred one step at a time.
The -1 error, the 1-2 error, the 2-1 error, and the 2-2 error are obtained. The transfer direction at this time is transferred downward in the drawing of FIG. Hereinafter, this downward transfer is referred to as -direction transfer, and such one-step transfer is referred to as -1 step transfer.) This means
As shown by the arrow in FIG. 12D, this corresponds to the reversal of the moving direction of the search macroblock SMB.

【０１１２】そして、サーチエリアデータＲ１，Ｒ２
が、−１ステップ転送される毎に上記４種類の画素デー
タの誤差が検出されつつ、−３２ステップ転送されて、
それらの第１行目の８画素データ（図１４）が第１のエ
レメント群であるプロセッサエレメント５７_1-1，５７
_2-1，……，５７_8-1に夫々格納される状態になると、再
びサーチエリアデータＲ１，Ｒ２の次の列の４０画素デ
ータ（これは、図１２で言えば、探索範囲Ｃの第２列目
の画素データに相当する）が入力端子５５，５６から入
力される。このときには、この列の第１行目の画素デー
タから順に、プロセッサエレメント５７_1-1，５７_1-2，
……，５７_1-8，サイドレジスタ５８_1-1，５８_1-2，…
…，５８_1-32に格納される。そして、格納されたサーチ
エリアデータＲ１，Ｒ２の全体は、上記とは逆に、＋１
ステップずつ移動する。これは、図１２（ｄ）に示す破
線矢印の折返し方向に探索マクロブロックＳＭＢが移動
することに対応する。The search area data R1, R2
Is transferred by -32 steps while an error of the above four types of pixel data is detected each time the data is transferred by -1 step.
The eight pixel data (FIG. 14) in the first row are the processor elements 571-1 and _{571-1 as} the first element group.
_2-1 ..., 58 _8-1 , the 40 pixel data of the next column of the search area data R 1, R 2 (this is the first pixel of the search range C in FIG. (Corresponding to the pixel data of the second column) is input from the input terminals 55 and 56. At this time, the processor elements _571-1 , 571-2 _,.
......, 57 _1-8 , side registers 58 _1-1 , 58 _1-2 , ...
..., 58 _1-32 . Then, the entirety of the stored search area data R1, R2 is +1
Move step by step. This corresponds to the movement of the search macroblock SMB in the direction in which the broken arrow shown in FIG.

【０１１３】以下、プロセッサエレメント５７とサイド
レジスタ５８に保持されているサーチエリアデータＲ
１，Ｒ２の画素データの全てについて１−１誤差，１−
２誤差，２−１誤差及び２−２誤差が求められる毎に、
入力端子５５，５６からサーチエリアデータＲ１，Ｒ２
の１列の４０画素データが入力され、この入力毎にサー
チエリアデータＲ１，Ｒ２での画素データの探索マクロ
ブロックＳＭＢの図１５での転送方向が反転される。Hereinafter, search area data R held in processor element 57 and side register 58 will be described.
1, 1-1 error for all pixel data of R2, 1-
Each time 2 error, 2-1 error and 2-2 error are obtained,
Search area data R1, R2 from input terminals 55, 56
Is input, and the transfer direction of the search macro block SMB of the pixel data in the search area data R1 and R2 in FIG. 15 is inverted every time this input is performed.

【０１１４】これにより、図１２で説明したように、探
索マクロブロックＳＭＢのジグザグの移動が行なわれる
ことになり、例えば、図１２（ｃ）に示す状態になる
と、１画素間隔分右側にずれた図１２（ａ）に示す状態
に戻してから、再び探索マクロブロックＳＭＢを下方に
移動させるような、常に１方向に探索マクロブロックＭ
Ｂを移動させる場合に比べ、誤差検出の処理を迅速に行
なうことができる。As a result, as described with reference to FIG. 12, the zigzag movement of the search macro block SMB is performed. For example, in the state shown in FIG. After returning to the state shown in FIG. 12A, the search macroblock M is always moved in one direction such that the search macroblock SMB is moved downward again.
The error detection process can be performed more quickly than when B is moved.

【０１１５】図１６は図１５におけるプロセッサエレメ
ント５７の一具体例を示すブロック図であり、６３〜６
６は入力端子、６７〜７０は出力端子、７１，７２は選
択回路、７３，７４はフリップフロップ（ＦＦ）回路、
７５〜７８は絶対値差分計算回路、７９〜８２はフリッ
プフロップ（ＦＦ）回路、８３〜８６は出力端子であ
る。この具体例は図１５でのプロセッサエレメント５７
_1-1 についてのものであるが、他のプロセッサエレメン
ト５７についても同様である。FIG. 16 is a block diagram showing a specific example of the processor element 57 in FIG.
6 is an input terminal, 67 to 70 are output terminals, 71 and 72 are selection circuits, 73 and 74 are flip-flop (FF) circuits,
75 to 78 are absolute value difference calculation circuits, 79 to 82 are flip-flop (FF) circuits, and 83 to 86 are output terminals. This specific example corresponds to the processor element 57 in FIG.
_{This is the case of 1-1} , but the same applies to other processor elements 57.

【０１１６】同図において、プロセッサアレイ４８（図
１５）にテンプレートデータＴ１，Ｔ２を取り込むとき
には、入力端子６３を介して前段（この場合、図１５の
入力端子５３，５４）から順次テンプレートデータＴ
１，Ｔ２の同じ行の画素データが入力され、選択回路７
１，ＦＦ回路７３を介して出力端子６７から出力されて
次段（ここでは、プロセッサエレメント５７_2-1（図１
５））に供給される。そして、所定の画素データ（この
場合、図１４に示すテンプレートデータＴ１，Ｔ２の第
８列第１行の画素データ）が入力端子６３から選択回路
７１を介して入力されると、この所定の画素データがＦ
Ｆ回路７３に保持される。In the figure, when the template data T1 and T2 are taken into the processor array 48 (FIG. 15), the template data T1 is sequentially inputted from the preceding stage (in this case, the input terminals 53 and 54 in FIG. 15) via the input terminal 63.
1 and T2, the pixel data of the same row is input and the selection circuit 7
1, output from the output terminal 67 via the FF circuit 73 and the next stage (here, the processor element 57 _2-1 (FIG. 1)
5)). When predetermined pixel data (in this case, pixel data of the eighth column and first row of the template data T1 and T2 shown in FIG. 14) is input from the input terminal 63 via the selection circuit 71, the predetermined pixel data Data is F
It is held in the F circuit 73.

【０１１７】これと同時に、入力端子６４を介して前段
（この場合、図１５の入力端子５５，５６）から順次サ
ーチエリアデータＲ１，Ｒ２の同じ行の画素データが入
力され、選択回路７２，ＦＦ回路７４を介して出力端子
６８から出力されて次段（ここでは、プロセッサエレメ
ント５７_2-1（図１５））に供給される。そして、所定
の画素データ（この場合、図１４に示すサーチエリアデ
ータＲ１，Ｒ２の第８列第１行の画素データ）が入力端
子６４から選択回路７２を介して入力されると、この所
定の画素データがＦＦ回路７４に保持される。At the same time, the pixel data of the same row of the search area data R1, R2 is sequentially input from the preceding stage (in this case, the input terminals 55, 56 in FIG. 15) via the input terminal 64, and the selection circuit 72, FF The signal is output from the output terminal 68 via the circuit 74 and supplied to the next stage (here, the processor element 57 _2-1 (FIG. 15)). When predetermined pixel data (in this case, pixel data of the eighth column and first row of search area data R1 and R2 shown in FIG. 14) is input from input terminal 64 via selection circuit 72, the predetermined pixel data is input. The pixel data is held in the FF circuit 74.

【０１１８】以上の状態で、プロセッサアレイ４８にテ
ンプレートデータＴ１，Ｔ２と１探索領域分のサーチエ
リアデータＲ１，Ｒ２とが格納されたことになり、この
状態で、絶対値差分計算回路７５により、ＦＦ回路７３
に保持されているテンプレートデータＴ１の画素データ
とＦＦ回路７４に保持されているサーチエリアデータＲ
１の画素データとの差分の絶対値が計算され、得られた
計算結果はＦＦ回路７９に保持されて、出力端子８３か
ら１−１誤差として出力される。同様にして、絶対値差
分計算回路７６とＦＦ回路８０とにより、ＦＦ回路７３
に保持されているテンプレートデータＴ１の画素データ
とＦＦ回路７４に保持されているサーチエリアデータＲ
２の画素データとの差分の絶対値である１−２誤差が得
られて出力端子８４から出力され、また、絶対値差分計
算回路７７とＦＦ回路８１とにより、ＦＦ回路７３に保
持されているテンプレートデータＴ２の画素データとＦ
Ｆ回路７４に保持されているサーチエリアデータＲ１の
画素データとの差分の絶対値である２−１誤差が得られ
て出力端子８５から出力され、さらに、絶対値差分計算
回路７８とＦＦ回路８２とにより、ＦＦ回路７３に保持
されているテンプレートデータＴ２の画素データとＦＦ
回路７４に保持されているサーチエリアデータＲ２の画
素データとの差分の絶対値である２−２誤差が得られて
出力端子８６から出力される。In the above state, the template data T1, T2 and the search area data R1, R2 for one search area are stored in the processor array 48. In this state, the absolute value difference calculation circuit 75 FF circuit 73
And the search area data R stored in the FF circuit 74.
The absolute value of the difference from the one pixel data is calculated, and the obtained calculation result is held in the FF circuit 79 and output from the output terminal 83 as a 1-1 error. Similarly, the FF circuit 73 is provided by the absolute value difference calculation circuit 76 and the FF circuit 80.
And the search area data R stored in the FF circuit 74.
An 1-2 error, which is the absolute value of the difference between the pixel data and the second pixel data, is obtained and output from the output terminal 84, and is held in the FF circuit 73 by the absolute value difference calculation circuit 77 and the FF circuit 81. Pixel data of template data T2 and F
An 2-1 error, which is the absolute value of the difference between the search area data R1 and the pixel data held in the F circuit 74, is obtained and output from the output terminal 85. Further, the absolute value difference calculation circuit 78 and the FF circuit 82 Thus, the pixel data of the template data T2 held in the FF circuit 73 and the FF
A 2-2 error, which is the absolute value of the difference between the search area data R2 held in the circuit 74 and the pixel data, is obtained and output from the output terminal 86.

【０１１９】以上の演算処理が終わると、選択回路７１
はＦＦ回路７３側を、また、選択回路７２は入力端子６
６側を夫々選択し、ＦＦ回路７３に格納されていたテン
プレートデータＴ１，Ｔ２の第８列第１行（図１４）の
画素データが格納され直し、プロセッサエレメント５７
_1-2でのＦＦ回路７４と同様のＦＦ回路に格納されてい
たサーチエリアデータＲ１，Ｒ２の第８列第２行の画素
データ（図１４）が入力端子６６から入力されてＦＦ回
路７４に格納される。勿論、このＦＦ回路７４に格納さ
れていたサーチエリアデータＲ１，Ｒ２の第８列第１行
の画素データは、出力端子６９からサイドレジスタ５８
_1-32に供給されて格納される。そして、上記と同様にし
て、出力端子８３，８４，８５，８６に夫々１−１誤
差，１−２誤差，２−１誤差，２−２誤差が得られる。When the above operation is completed, the selection circuit 71
Is the FF circuit 73 side, and the selection circuit 72 is the input terminal 6
6 is selected, and the pixel data of the eighth column and first row (FIG. 14) of the template data T1 and T2 stored in the FF circuit 73 is stored again, and the processor element 57 is selected.
The pixel data (FIG. 14) of the eighth column and second row of the search area data R1 and R2 stored in the same FF circuit as the FF circuit 74 in _1-2 is input from the input terminal 66 and sent to the FF circuit 74. Is stored. Of course, the pixel data of the eighth column and the first row of the search area data R1 and R2 stored in the FF circuit 74 is supplied from the output terminal 69 to the side register 58.
_It is supplied to _1-32 and stored. Then, in the same manner as above, a 1-1 error, a 1-2 error, a 2-1 error, and a 2-2 error are obtained at the output terminals 83, 84, 85, 86, respectively.

【０１２０】以下同様にして、探索範囲ＳＡの１探索領
域での誤差検出では、順次入力端子６６からサーチエリ
アデータＲ１，Ｒ２の第８列各行の画像データが入力さ
れるとともに、ＦＦ回路７４に格納されていた画像デー
タが出力端子６９から出力され、その入出力毎に上記画
素データ間の各誤差が検出される。これにより、図１５
で説明したように、プロセッサエレメント５７とサイド
レジスタ５８とに格納されているサーチエリアデータＲ
１，Ｒ２が＋１ステップずつ転送されることになる。換
言すると、探索マクロブロックＳＭＢが探索領域内を図
１２に示すように移動することになる。Similarly, in the error detection in one search area of the search range SA, the image data of each row of the eighth column of the search area data R1 and R2 is sequentially input from the input terminal 66 and the FF circuit 74 The stored image data is output from the output terminal 69, and each error between the pixel data is detected for each input and output. As a result, FIG.
As described above, the search area data R stored in the processor element 57 and the side register 58
1 and R2 are transferred by +1 step at a time. In other words, the search macroblock SMB moves in the search area as shown in FIG.

【０１２１】勿論、かかるサーチエリアデータＲ１，Ｒ
２が図１５で−１ステップずつ転送されるときには、選
択回路７２が入力端子６５側を選択し、図１４に示すサ
ーチエリアデータＲ１，Ｒ２の第８列第１行の画素デー
タが探索領域の下側から上方向の順にＦＦ回路７４に供
給されることになる。Of course, the search area data R1, R
When 2 is transferred by one step in FIG. 15, the selection circuit 72 selects the input terminal 65 side, and the pixel data of the eighth column and first row of the search area data R1 and R2 shown in FIG. The data is supplied to the FF circuit 74 in order from the lower side to the upper side.

【０１２２】また、図１２（ｃ），（ｄ）に示すように
探索マクロブロックＳＭＢが探索範囲ＳＡの１画素間隔
分右方に移動するときには、選択回路７２が入力端子６
４側を選択し、そこから入力されるサーチエリアデータ
Ｒ１，Ｒ２の１画素データを取り込んでＦＦ回路７４に
格納するとともに、これまでこのＦＦ回路７４に格納さ
れていた画素データを出力端子６８から次段のプロセッ
サエレメント５７_2-1に転送する。When the search macroblock SMB moves to the right by one pixel interval of the search range SA as shown in FIGS.
4 is selected, and one pixel data of the search area data R1 and R2 input therefrom is fetched and stored in the FF circuit 74, and the pixel data previously stored in the FF circuit 74 is output from the output terminal 68. transferred to the next processor element 57 _2-1.

【０１２３】図１７は図１５におけるサイドレジスタ５
８の一具体例を示すブロック図であって、８７〜８９は
入力端子、９０〜９２は出力端子、９３は選択回路、９
４はフリップフロップ（ＦＦ）回路である。なお、この
具体例は、図１５でのサイドレシスタ５８_1-1について
のものであるが、他のサイドレジスタ５８についても同
様である。FIG. 17 shows side register 5 in FIG.
8 is a block diagram showing a specific example of 8; 87 to 89 are input terminals; 90 to 92 are output terminals; 93 is a selection circuit;
4 is a flip-flop (FF) circuit. Incidentally, the specific examples are intended for Saidoreshisuta 58 _1-1 in FIG. 15, the same applies to the other side register 58.

【０１２４】同図において、テンプレートデータＴ１，
Ｔ２が、図１５や図１６で説明したように、プロセッサ
エレメント５７に入力保持されるときには、選択回路９
３は入力端子８７側を選択しており、入力端子８７から
前段（この場合には、図１５の入力端子５５，５６）か
らのサーチエリアデータＲ１，Ｒ２の第９行目の画素デ
ータ（図１４）が順次入力され、選択回路９３，ＦＦ回
路９４を介して、出力端子９０から次段（この場合に
は、図１５でのサイドレジスタ５８_2-1）に供給され
る。そして、このサイドレジスタ５８_1-1に対応する画
素データ（この場合には、図１４でのサーチエリアデー
タＲ１，Ｒ２の第８列第９行の画素データ）が供給され
ると、これがＦＦ回路９３に保持される。In the figure, template data T1,
When T2 is input and held in the processor element 57 as described with reference to FIGS.
Reference numeral 3 designates the input terminal 87 side, and pixel data on the ninth row of the search area data R1 and R2 from the input terminal 87 to the preceding stage (in this case, the input terminals 55 and 56 in FIG. 15). 14) are sequentially input and supplied to the next stage (in this case, the side register 58 _{2-1 in} FIG. 15) from the output terminal 90 via the selection circuit 93 and the FF circuit 94. Then, the pixel data corresponding to the side register 58 _1-1 (in this case, the search column 8 line 9 of the pixel data of the area data R1, R2 in FIG. 14) has been supplied, this FF circuit 93.

【０１２５】この状態で、上記のように、プロセッサエ
レメント５７（図１５）で上記の画素データ間の誤差が
検出されるが、図１５で説明したように格納されている
１探索領域のサーチエリアデータＲ１，Ｒ２が＋１ステ
ップずつ転送されて画素データ間の各誤差を検出すると
きには、選択回路９３が入力端子８９側を選択し、サイ
ドレジスタ５８_1-2から順次供給される画素データをＦ
Ｆ回路９４に取り込み、また、図１５で説明したように
格納されている１探索領域のサーチエリアデータＲ１，
Ｒ２が−１ステップずつ転送して画素データ間の各誤差
を検出するときには、選択回路９３が入力端子８８側を
選択し、プロセッサエレメント５７_1-8から順次供給さ
れる画素データをＦＦ回路９４に取り込む。In this state, the error between the pixel data is detected by the processor element 57 (FIG. 15) as described above, but the search area of one search area stored as described with reference to FIG. data R1, when R2 is detecting each error between the transferred and the pixel data by +1 step selects the input terminal 89 side selection circuit 93, the pixel data sequentially supplied from the side register 58 _1-2 F
The search area data R1 and R1 of one search area which are taken in by the F circuit 94 and stored as described with reference to FIG.
When R2 transfers −1 step at a time to detect each error between pixel data, the selection circuit 93 selects the input terminal 88 side, and pixel data sequentially supplied from the processor element 57 _1-8 is supplied to the FF circuit 94. take in.

【０１２６】また、図１２（ｃ），（ｄ）に示すように
探索マクロブロックＳＭＢが探索範囲ＳＡの１画素間隔
分右方に移動するときには、選択回路９３が入力端子８
７側を選択し、そこから入力されるサーチエリアデータ
Ｒ１，Ｒ２の１画素データを取り込んでＦＦ回路９４に
格納するとともに、これまでこのＦＦ回路９４に格納さ
れていた画素データを出力端子９０から次のサイドレジ
スタ５８_2-1に転送する。When the search macroblock SMB moves to the right by one pixel interval in the search range SA as shown in FIGS.
7 is selected, and one pixel data of the search area data R1 and R2 input therefrom is fetched and stored in the FF circuit 94, and the pixel data previously stored in the FF circuit 94 is output from the output terminal 90. to transfer to the next side register 58 _2-1.

【０１２７】図１８は図１５に示したプロセッサアレイ
４８の動作を探索範囲の１探索領域ΔＳＡについて模式
的に示した図である。FIG. 18 is a diagram schematically showing the operation of the processor array 48 shown in FIG. 15 for one search area ΔSA in the search range.

【０１２８】図１８（ａ）はフレーム構造の場合を示す
ものであって、この場合、プロセッサアレイ４８では、
検出対象マクロブロックＭＢでの入力画像データと探索
領域ΔＳＡでの探索マクロブロックＳＭＢ内の参照画像
データとの画素データ毎の誤差を検出するものであるが
（図１８では、図面の都合上、検出対象マクロブロック
ＭＢと探索マクロブロックＳＭＢとを重複して示し、夫
々の符号を付している）、この場合の入力画像データと
参照画像データとはフレーム画像の画素データであっ
て、検出対象マクロブロックＭＢも探索マクロブロック
ＳＭＢも、このフレーム画像において、１６×１６画素
からなる。FIG. 18A shows a case of a frame structure. In this case, in the processor array 48,
This is to detect an error for each pixel data between the input image data in the detection target macroblock MB and the reference image data in the search macroblock SMB in the search area ΔSA. The target macroblock MB and the search macroblock SMB are shown in an overlapping manner, and are denoted by the same reference numerals. In this case, the input image data and the reference image data are pixel data of a frame image, Both the block MB and the search macroblock SMB consist of 16 × 16 pixels in this frame image.

【０１２９】そして、プロセッサアレイ４８の上記の検
出動作としては、検出対象マクロブロックＭＢでの入力
画像データを第１フィールドの画素データと第２フィー
ルドの画素データとに分離して、前者をテンプレートデ
ータＴ１、後者をテンプレートデータＴ２とし、同様
に、探索領域ΔＳＡでの参照画像データを第１フィール
ドの画像データと第２フィールドの画像データとに分離
して、前者をサーチエリアデータＲ１、後者をサーチエ
リアデータＲ２とし、ａ１として示すように、テンプレ
ートデータＴ１とサーチエリアデータＲ１との画素デー
タ毎の差の絶対値を求めて１−１誤差、テンプレートデ
ータＴ２とサーチエリアデータＲ１との画素データ毎の
差の絶対値を求めて１−２誤差とし、また、ａ２として
示すように、テンプレートデータＴ１とサーチエリアデ
ータＲ２との画素データ毎の差の絶対値を求めて２−１
誤差、テンプレートデータＴ２とサーチエリアデータＲ
２との画素データ毎の差の絶対値を求めて２−２誤差と
するものである。The above-described detection operation of the processor array 48 is performed by separating the input image data of the detection target macro block MB into pixel data of the first field and pixel data of the second field, and converting the former into the template data. T1, the latter is template data T2, and similarly, the reference image data in the search area ΔSA is separated into image data of the first field and image data of the second field, and the former is search area data R1, and the latter is search. The absolute value of the difference between the template data T1 and the search area data R1 for each pixel data is calculated as an area data R2, and the absolute value of the difference between the template data T1 and the search area data R1 is calculated as shown as a1. The absolute value of the difference is obtained as 1-2 error, and as shown as a2, Todeta T1 and 2-1 obtains the absolute value of the difference between each pixel data of the search area data R2
Error, template data T2 and search area data R
The absolute value of the difference between each pixel data and the pixel data of 2 is calculated to be a 2-2 error.

【０１３０】つまり、フレーム画像の画素データからな
る検出対象マクロブロックＭＢ内の入力画像データと探
索領域ΔＳＡ内の参照画像データとが夫々第１，第２フ
ィールド毎に分離され、夫々毎に互いに画素データ毎の
誤差を検出するものである。なお、１−１誤差総和計算
回路４９，１−２誤差総和計算回路５０，２−１誤差総
和計算回路５１，２−２誤差総和計算回路５２は夫々、
テンプレートデータＴ１，Ｔ２夫々の全画素データに対
する１−１誤差の総和，１−２誤差の総和，２−１誤差
の総和，２−２誤差の総和を計算することはいうまでも
ない。That is, the input image data in the macroblock MB to be detected, which is composed of the pixel data of the frame image, and the reference image data in the search area ΔSA are separated into first and second fields, respectively. This is to detect an error for each data. The 1-1 total error calculation circuit 49, the 1-2 total error calculation circuit 50, the 2-1 total error calculation circuit 51, and the 2-2 total error calculation circuit 52 include:
It goes without saying that the sum of the 1-1 error, the sum of the 1-2 errors, the sum of the 2-1 errors, and the sum of the 2-2 errors with respect to all the pixel data of the template data T1 and T2 are calculated.

【０１３１】図１８（ｂ）はフィールド構造の場合を示
すものであって、この場合、プロセッサアレイ４８で
は、検出対象マクロブロックＭＢ内での入力画像データ
と探索領域ΔＳＡでの探索マクロブロックＳＭＢ内の参
照画像データとの画素データ毎の誤差を検出するもので
あるが、この場合の入力画像データはフィールド画像の
画素データであり、参照画像データはフレーム画像の画
素データであって、検出対象マクロブロックＭＢや探索
マクロブロックＳＭＢは、このフィールド画像におい
て、１６×１６画素からなる。FIG. 18B shows the case of the field structure. In this case, in the processor array 48, the input image data in the macro block MB to be detected and the search macro block SMB in the search area ΔSA In this case, the input image data is the pixel data of the field image, the reference image data is the pixel data of the frame image, and the detection target macro The block MB and the search macroblock SMB consist of 16 × 16 pixels in this field image.

【０１３２】そして、プロセッサアレイ４８の上記の検
出動作としては、検出対象マクロブロックＭＢの入力画
像を上下に１６×８画素からなる２つのサブブロックに
分離して、前者をテンプレートデータＴ１、後者をテン
プレートデータＴ２とし、探索領域ΔＳＡでの参照画像
データについては、フレーム構造の場合と同様、第１フ
ィールドの画像データと第２フィールドの画像データと
に分離して、前者をサーチエリアデータＲ１、後者をサ
ーチエリアデータＲ２とするものであり、フレーム構造
の場合と同様、ｂ１として示すように、テンプレートデ
ータＴ１とサーチエリアデータＲ１との画素データ毎の
差の絶対値を求めて１−１誤差、テンプレートデータＴ
２とサーチエリアデータＲ１との画素データ毎の差の絶
対値を求めて１−２誤差とし、また、ｂ２として示すよ
うに、テンプレートデータＴ１とサーチエリアデータＲ
２との画素データ毎の差の絶対値を求めて２−１誤差、
テンプレートデータＴ２とサーチエリアデータＲ２との
画素データ毎の差の絶対値を求めて２−２誤差とするも
のである。The above-described detection operation of the processor array 48 is such that the input image of the macroblock MB to be detected is divided into two sub-blocks each consisting of 16 × 8 pixels, and the former is used as template data T1 and the latter is used as template data T1. As the template data T2, the reference image data in the search area ΔSA is separated into image data of the first field and image data of the second field, as in the case of the frame structure, and the former is searched area data R1, and the latter is the latter. Is used as the search area data R2. As in the case of the frame structure, the absolute value of the difference between the template data T1 and the search area data R1 for each pixel data is obtained as shown by b1 to obtain a 1-1 error, Template data T
The absolute value of the difference between each pixel data and the search area data R1 is obtained as a 1-2 error, and the template data T1 and the search area data R
The absolute value of the difference for each pixel data from 2 is calculated to be 2-1 error,
The absolute value of the difference between the template data T2 and the search area data R2 for each pixel data is determined to be a 2-2 error.

【０１３３】なお、この場合でも、１−１誤差総和計算
回路４９，１−２誤差総和計算回路５０，２−１誤差総
和計算回路５１，２−２誤差総和計算回路５２は夫々、
テンプレートデータＴ１，Ｔ２夫々の全画素データに対
する１−１誤差の総和，１−２誤差の総和，２−１誤差
の総和，２−２誤差の総和を計算することはいうまでも
ない。In this case as well, the 1-1 error sum calculation circuit 49, the 1-2 error sum calculation circuit 50, the 2-1 error sum calculation circuit 51, and the 2-2 error sum calculation circuit 52 are:
It goes without saying that the sum of the 1-1 error, the sum of the 1-2 errors, the sum of the 2-1 errors, and the sum of the 2-2 errors with respect to all the pixel data of the template data T1 and T2 are calculated.

【０１３４】図１９は図１３における予測誤差比較部２
５の一具体例を示すブロック図であって、９５，９６は
８ステップ遅延調整回路、９７は１ステップ遅延調整回
路、９８〜１０１はスイッチ、１０２，１０３は加算回
路、１０４〜１０６は小値選択回路、１０７〜１０９は
最小値検出回路、１１０は第１フィールドフィールド予
測／１６×８予測ベクトル算出回路、１１１はフレーム
予測／１６×１６予測ベクトル算出回路、１１２は第２
フィールドフィールド予測／１６×８予測ベクトル算出
回路、１１３は最適ベクトル選択回路、１１４は入力端
子であり、図１３に対応する部分には同一符号を付けて
重複する説明を省略する。FIG. 19 shows the prediction error comparing unit 2 in FIG.
5 is a block diagram showing one specific example, wherein 95 and 96 are eight-step delay adjustment circuits, 97 is one-step delay adjustment circuits, 98 to 101 are switches, 102 and 103 are addition circuits, and 104 to 106 are small values. A selection circuit, 107 to 109 are minimum value detection circuits, 110 is a first field / field prediction / 16 × 8 prediction vector calculation circuit, 111 is a frame prediction / 16 × 16 prediction vector calculation circuit, and 112 is a second
A field / field prediction / 16 × 8 prediction vector calculation circuit, 113 is an optimum vector selection circuit, and 114 is an input terminal, parts corresponding to those in FIG.

【０１３５】まず、フレーム構造の場合について図１８
（ａ）をも参照して説明する。なお、この場合には、ス
イッチ９８〜１０１は図示する状態にある。First, FIG. 18 shows a case of a frame structure.
This will be described with reference to FIG. In this case, the switches 98 to 101 are in the illustrated state.

【０１３６】１−１誤差総和計算回路４９からの１−１
誤差の総和と２−１誤差総和計算回路５１からの２−１
誤差の装置とは小値選択回路１０４に供給され、これら
のうちの小さい方が選択される。これを図１８（ａ）で
みると、検出対象マクロブロックＭＢ内の第１フィール
ドの入力画像（テンプレートデータＴ１からなる）と、
探索マクロブロックＳＭＢ内の第１フィールドの参照画
像（サーチエリアデータＲ１からなる），第２フィール
ドの参照画像（サーチエリアデータＲ２からなる）のい
ずれがとのパターンマッチングの度合いが高いかを判定
し、よりマッチングしている方の誤差の総和を選択する
ものである。1-1 from the error sum calculating circuit 49
Sum of error and 2-1 from error sum calculating circuit 51
The error device is supplied to the small value selection circuit 104, and the smaller one of them is selected. 18A, the input image (consisting of the template data T1) of the first field in the macroblock MB to be detected is:
It is determined whether the degree of pattern matching with the reference image of the first field (consisting of the search area data R1) or the reference image of the second field (consisting of the search area data R2) in the search macroblock SMB is high. , The sum of the errors of the matching one is selected.

【０１３７】これにより、検出たいしょうマクロブロッ
クＭＢ毎に、その第１フィールドの入力画像が探索マク
ロブロックＳＭＢの第１，第２フィールドのいずれかの
方の参照画像画がよりパターンマッチングしているか判
定され、マッチングしている方の誤差の総和が選択され
ることになる。With this, for each macro block MB to be detected, whether the input image of the first field of the first field of the search macro block SMB matches the reference image of one of the first and second fields more closely. It is determined, and the sum of the error of the matching one is selected.

【０１３８】最小値検出回路１０７は、小値選択回路１
０４で選択される小さい方の誤差の総和を探索範囲ＳＡ
全体にわたって監視し、そのうちの最小のものを抽出す
る。これにより、探索範囲ＳＡ内のどの探索マクロブロ
ックＳＭＢの第１，第２フィールドのいずれが検出対象
マクロブロックＭＢの第１フィールドの入力画像に最も
パターンマッチングしているかが判定され、その誤差の
総和が求められる。The minimum value detection circuit 107 is provided with the small value selection circuit 1
04 is the sum of the smaller errors selected in the search range SA
Monitor throughout and extract the smallest of them. Thus, it is determined which of the first and second fields of which search macroblock SMB in the search range SA most closely matches the input image of the first field of the detection target macroblock MB, and the sum of the errors is determined. Is required.

【０１３９】最小値検出回路１０７が誤差の総和の最小
値のものを検出すると、この検出タイミングでの検出対
象マクロブロックＭＢの画面上での位置データとこの最
小の誤差の総和を持つ探索マクロブロックＳＭＢの画面
上での位置データとから、第１フィールドフィールド予
測／１６×８予測ベクトル算出回路１１０により、フィ
ールド予測符号化でのこの探索マクロブロックＳＭＢか
らのこの検出対象マクロブロックＭＢ内の第１フィール
ドの入力画像の動きベクトルを生成する。When the minimum value detection circuit 107 detects the one having the minimum value of the total error, the position data on the screen of the macro block MB to be detected at this detection timing and the search macro block having the minimum total error are searched. From the position data of the SMB on the screen, the first field field prediction / 16 × 8 prediction vector calculation circuit 110 calculates the first field in the detection target macroblock MB from the search macroblock SMB in the field prediction coding. Generate a motion vector of the input image of the field.

【０１４０】同様にして、小値選択回路１０６と最小値
検出回路１０９とにより、１−２誤差総和計算回路５０
からの１−２誤差の総和と２−２誤差総和計算回路５２
からの２−２誤差の総和とのうちの上記探索範囲ＳＡ内
で最も小さい値のものが検出され、この最小の誤差の総
和が検出されたときの検出対象マクロブロックＭＢの画
面上での位置データとこの最小の誤差の総和を持つ探索
マクロブロックＳＭＢの画面上での位置データとから、
第２フィールドフィールド予測／１６×８予測ベクトル
算出回路１１２により、フィールド予測符号化でのこの
探索マクロブロックＳＭＢからのこの検出対象マクロブ
ロックＭＢ内の第２フィールドの入力画像の動きベクト
ルを生成される。Similarly, the small value selection circuit 106 and the minimum value detection circuit 109 provide a 1-2 error sum calculation circuit 50.
Sum of 1-2 error from and 2-2 error sum calculation circuit 52
And the sum of the 2-2 errors from the above, the one with the smallest value within the search range SA is detected, and the position on the screen of the macroblock MB to be detected when the minimum sum of the errors is detected From the data and the position data on the screen of the search macro block SMB having the minimum sum of the errors,
The second field field prediction / 16 × 8 prediction vector calculation circuit 112 generates a motion vector of the input image of the second field in the detection target macroblock MB from the search macroblock SMB in the field prediction coding. .

【０１４１】また、フレーム予測符号化方式での動きベ
クトルを求める。ここで、この動きベクトルの概略を図
２０により説明する。Further, a motion vector in the frame predictive coding method is obtained. Here, the outline of the motion vector will be described with reference to FIG.

【０１４２】この動きベクトルは、フレーム画像につい
て、検出対象マクロブロックＭＢの入力画像データと探
索範囲ＳＡでの参照画像データとからもとめるものであ
る。この場合の検出対象マクロブロックＭＢも探索範囲
ＳＡ内を移動する探索マクロブロックＳＭＢも、フレー
ム画像での１６×１６画素の範囲であって、この範囲内
で水平／垂直方向に８×１６画素からなっている。This motion vector is obtained from the input image data of the macroblock MB to be detected and the reference image data in the search range SA for the frame image. In this case, both the detection target macroblock MB and the search macroblock SMB that moves in the search range SA are 16 × 16 pixels in the frame image, and within this range, 8 × 16 pixels in the horizontal / vertical direction. Has become.

【０１４３】図２０（ａ）はかかる検出対象マクロブロ
ックＭＢと探索領域ΔＳＡでの探索マクロブロックＳＭ
Ｂとを示すものであって、ハッチングした部分は第１フ
ィールドの画素列を、ハッチングしていない部分は第２
フィールドの画素列を夫々示している。また、図２０
（ｂ）も同様のことを示す図であるが、これは図２０
（ａ）に示す状態から１画素間隔分探索マクロブロック
が上方または下方に移動した状態を示している。FIG. 20A shows a macro block MB to be detected and a search macro block SM in the search area ΔSA.
B, the hatched portion indicates the pixel column of the first field, and the non-hatched portion indicates the second column.
Each pixel column of the field is shown. FIG.
(B) is a diagram showing the same thing, which is shown in FIG.
A state in which the search macroblock has been moved upward or downward by one pixel interval from the state shown in FIG.

【０１４４】フレーム予測符号化方式での動きベクトル
を求める場合には、かかる検出対象マクロブロックＭＢ
での入力画像データと探索マクロブロックＳＭＢでの参
照画像データとの予測誤差（誤差の総和）を求めるので
あるが、探索マクロブロックＳＭＢが探索領域ΔＳＡに
沿って順次１画素間隔分ずつ移動するとともに、図２０
（ａ），（ｂ）の状態を交互に繰り返す。そして、夫々
の状態毎に検出対象マクロブロックＭＢでの入力画像デ
ータと探索マクロブロックＳＭＢでの参照画像データと
の予測誤差を求め、求めた予測誤差のうちの最小のもの
に対して、探索マクロブロックＳＭＢに対する検出対象
マクロブロックＭＢの動きベクトルを求めればよいので
あるが、上記のように、プロセッサアレイ４８（図１
５）で検出対象マクロブロックＭＢでの入力画像データ
と探索マクロブロックＳＭＢでの参照画像データとを夫
々第１，第２フィールドの画素データに分離してテンプ
レートデータＴ１，Ｔ２及びサーチエリアデータＲ１，
Ｒ２を形成し、これらを用いて、夫々間の予測誤差を求
めていることから、図１９に示す予測誤差比較部２５の
具体例では、図２０（ａ），（ｂ）に示す２つの状態を
セットとし、夫々の探索範囲ＳＡにおいて、図２０
（ａ）に示す状態で求まる予測誤差と図２０（ｂ）に示
す状態で求まる予測誤差との小さい方を選択し、選択さ
れた予測誤差のうちの最小のものを検出するようにして
いる。When obtaining a motion vector in the frame predictive coding method, the macro block MB to be detected
The prediction error (sum of the errors) between the input image data in the search macroblock and the reference image data in the search macroblock SMB is calculated. The search macroblock SMB sequentially moves by one pixel interval along the search area ΔSA. , FIG.
The states (a) and (b) are alternately repeated. Then, the prediction error between the input image data in the detection target macroblock MB and the reference image data in the search macroblock SMB is calculated for each state, and the search macro What is necessary is just to find the motion vector of the detection target macroblock MB with respect to the block SMB. As described above, the processor array 48 (FIG.
In step 5), the input image data of the detection target macroblock MB and the reference image data of the search macroblock SMB are separated into pixel data of the first and second fields, respectively, and the template data T1, T2 and the search area data R1,
Since R2 is formed and the prediction error between them is obtained using these, in the specific example of the prediction error comparison unit 25 shown in FIG. 19, the two states shown in FIGS. Are set, and in each search range SA, FIG.
The smaller of the prediction error obtained in the state shown in FIG. 20A and the prediction error obtained in the state shown in FIG. 20B is selected, and the smallest one of the selected prediction errors is detected.

【０１４５】ここで、図２０（ａ），（ｂ）において、
検出対象マクロブロックＭＢでのハッチングして示す画
素列の画素データは先のテンプレートデータＴ１を構成
し、ハッチングしない画素列の画素データは先のテンプ
レートデータＴ２を構成する。また、探索領域ΔＳＡで
のハッチングして示す画素列の画素データは先のサーチ
エリアデータＲ１を構成し、ハッチングしない画素列の
画素データは先のサーチエリアデータＲ２を構成する。
そして、図２０（ａ）に示す状態では、検出対象マクロ
ブロックＭＢでの入力画像データと探索マクロブロック
ＳＭＢでの参照画像データとの予測誤差を求めるという
ことは、これら検出対象マクロブロックＭＢと探索マク
ロブロックＳＭＢとのハッチングして示す画素列の画素
データ同士の予測誤差，ハッチングしていない画素列の
画素データ同士の予測誤差を夫々求めるものであるか
ら、テンプレートデータＴ１とサーチエリアデータＲ１
との画素データの誤差，テンプレートデータＴ２とサー
チエリアデータＲ２との画素データの誤差を夫々求め、
これらの総和が求めるべき予測誤差ということになる。Here, in FIGS. 20 (a) and 20 (b),
The pixel data of the hatched pixel column in the detection target macroblock MB constitutes the preceding template data T1, and the pixel data of the unhatched pixel column constitutes the preceding template data T2. The pixel data of the pixel row indicated by hatching in the search area ΔSA constitutes the preceding search area data R1, and the pixel data of the pixel row not hatched constitutes the preceding search area data R2.
Then, in the state shown in FIG. 20A, obtaining the prediction error between the input image data in the detection target macroblock MB and the reference image data in the search macroblock SMB means that these detection target macroblocks MB Since the prediction error between the pixel data of the pixel row indicated by hatching with the macro block SMB and the prediction error between the pixel data of the pixel row not hatched are calculated, the template data T1 and the search area data R1 are obtained.
Of the pixel data of the template data T2 and the search area data R2, respectively.
The sum of these is the prediction error to be obtained.

【０１４６】そこで、図１９において、テンプレートデ
ータＴ１とサーチエリアデータＲ１との画素データの誤
差の総和である１−１誤差総和計算回路４９からの１−
１誤差の総和と、テンプレートデータＴ２とサーチエリ
アデータＲ２との画素データの誤差の総和である２−２
誤差総和計算回路５２からの２−２誤差の総和とは夫
々、スイッチ９８，９９を介して加算回路１０２に供給
されて加算され、上記のように、図２０（ａ）に示す状
態での予測誤差が求められる。Therefore, in FIG. 19, 1--1 from the 1-1 error sum calculation circuit 49, which is the sum of the errors of the pixel data between the template data T1 and the search area data R1.
2-2 which is the sum of one error and the sum of errors of pixel data between template data T2 and search area data R2.
The sum of the 2-2 error from the error sum calculation circuit 52 is supplied to the addition circuit 102 via the switches 98 and 99 and added, and the prediction in the state shown in FIG. An error is required.

【０１４７】一方、図２０（ｂ）に示す状態では、検出
対象マクロブロックＭＢでの入力画像データと探索マク
ロブロックＳＭＢでの参照画像データとの予測誤差を求
めるということは、検出対象マクロブロックＭＢのハッ
チングして示す画素列の画素データと探索マクロブロッ
クＳＭＢのハッチングしていない画素列の画素データ同
士の誤差と、検出対象マクロブロックＭＢのハッチング
していない画素列の画素データと探索マクロブロックＳ
ＭＢのハッチングして示す画素列の画素データ同士の誤
差とを求め、これらの総和を求めるものであるから、テ
ンプレートデータＴ１とサーチエリアデータＲ２との画
素データの誤差，テンプレートデータＴ２とサーチエリ
アデータＲ１との画素データの誤差を夫々求め、これら
の総和が求めるべき予測誤差ということになる。従っ
て、この予測誤差は、図１９において、１−２誤差総和
計算回路５０からの１−２誤差の総和と２−１誤差総和
計算回路５１からの２−１誤差の総和との加算値とな
る。On the other hand, in the state shown in FIG. 20B, obtaining the prediction error between the input image data in the macroblock MB to be detected and the reference image data in the search macroblock SMB means that the macroblock MB to be detected is not detected. Between the pixel data of the hatched pixel row and the pixel data of the unhatched pixel row of the search macroblock SMB, the pixel data of the unhatched pixel row of the detection target macroblock MB, and the search macroblock S
An error between pixel data of a pixel row indicated by hatching of MB is obtained, and a sum thereof is obtained. Therefore, an error of pixel data between template data T1 and search area data R2, and an error between template data T2 and search area data are obtained. The error of the pixel data with respect to R1 is obtained, and the sum of these is the prediction error to be obtained. Therefore, this prediction error is the sum of the sum of the 1-2 errors from the 1-2 error sum calculation circuit 50 and the sum of the 2-1 errors from the 2-1 error sum calculation circuit 51 in FIG. .

【０１４８】但し、この場合、図２０（ｂ）に示す状態
は図２０（ａ）に示す状態よりも１画像間隔分ずれた状
態であるから、次のようなタイミングの補正が必要とな
る。即ち、図２０（ａ），（ｂ）を比較すると、いま、
図２０（ｂ）に示す状態が図２０（ａ）に示す状態か
ら、図１２（ａ），（ｂ）に示したように、下方に１画
素間隔分移動した状態とすると、図２０（ｂ）での探索
マクロブロックＳＭＢのハッチングしない画素列は、図
２０（ａ）に示す状態での探索マクロブロックＳＭＢで
のハッチングしない画素列と同じものであるが、図２０
（ｂ）での探索マクロブロックＳＭＢのハッチングした
画素列は、図２０（ａ）に示す状態での探索マクロブロ
ックＳＭＢでのハッチングした画素列とは異なり、この
探索マクロブロックＳＭＢの進行方向（下方）先頭に新
たな画素列が加わり、最後の画素列がこの探索マクロブ
ロックＳＭＢからはずれる。However, in this case, since the state shown in FIG. 20B is shifted from the state shown in FIG. 20A by one image interval, the following timing correction is necessary. That is, comparing FIGS. 20A and 20B,
If the state shown in FIG. 20B is shifted downward by one pixel interval from the state shown in FIG. 20A as shown in FIGS. 12A and 12B, the state shown in FIG. 20) are the same as the non-hatched pixel columns in the search macroblock SMB in the state shown in FIG. 20 (a).
The hatched pixel row of the search macroblock SMB in (b) is different from the hatched pixel row in the search macroblock SMB in the state shown in FIG. ) A new pixel row is added at the head, and the last pixel row is deviated from this search macroblock SMB.

【０１４９】このことからして、この図２０（ｂ）の状
態での予測誤差の検出では、１−２誤差総和計算回路５
０からの１−２誤差の総和と２−１誤差総和計算回路５
１からの２−１誤差の総和とを用いるのであるが、１−
２誤差総和計算回路５０からの１−２誤差の総和として
は、２−１誤差総和計算回路５１からの２−１誤差の総
和よりも探索マクロブロックＳＭＢの１移動周期分、即
ち、上記の１ステップ分遅れて出力されるものを使用す
る必要がある。Therefore, in the detection of the prediction error in the state of FIG. 20B, the 1-2 error sum calculation circuit 5
Sum of 1-2 error from 0 and 2-1 error sum calculating circuit 5
The sum of 2-1 error from 1 is used.
The sum of the 1-2 errors from the two-error sum calculation circuit 50 is larger than the sum of the 2-1 errors from the 2-1 error sum calculation circuit 51 by one moving period of the search macroblock SMB, that is, 1 It is necessary to use the output that is delayed by the step.

【０１５０】そこで、この場合には、図１９において、
１−２誤差総和計算回路５０からの１−２誤差の総和と
２−１誤差総和計算回路５１からの２−１誤差の総和と
を夫々スイッチ１００，１０１を介して加算回路１０３
に供給し、これらを加算して図２０（ｂ）に示す状態で
の予測誤差を形成するものであるが、この際、２−１誤
差総和計算回路５１からの２−１誤差の総和の方を１ス
テップ遅延調整回路９７で１ステップ遅延させ、対応す
る１−２誤差総和計算回路５０からの１−２誤差の総和
とタイミングを合わせる。Thus, in this case, in FIG.
The sum of the 1-2 error from the 1-2 error sum calculation circuit 50 and the 2-1 error sum from the 2-1 error sum calculation circuit 51 are added to the addition circuit 103 via the switches 100 and 101, respectively.
, And adds them to form a prediction error in the state shown in FIG. 20B. At this time, the sum of the 2-1 errors from the 2-1 error sum calculation circuit 51 is Is delayed by one step in a one-step delay adjusting circuit 97, and the timing is adjusted to the sum of the 1-2 errors from the corresponding 1-2 error sum calculating circuit 50.

【０１５１】図２０（ｂ）に示す状態が図２０（ａ）に
示す状態から、図１２（ｄ）に示したように、上方に１
画素分移動した状態であるときには、上記とは逆に、図
２０（ｂ）での探索マクロブロックＳＭＢのハッチング
した画素列が、図２０（ａ）に示す状態での探索マクロ
ブロックＳＭＢでのハッチングした画素列と同じもので
あり、図２０（ｂ）での探索マクロブロックＳＭＢのハ
ッチングしない画素列が、図２０（ａ）に示す状態での
探索マクロブロックＳＭＢでのハッチングしない画素列
とは異なり、この探索マクロブロックＳＭＢの進行方向
（上方）先頭に新たな画素列が加わり、最後の画素列が
この探索マクロブロックＳＭＢからはずれる。The state shown in FIG. 20 (b) is changed from the state shown in FIG. 20 (a) by one upward as shown in FIG. 12 (d).
Contrary to the above, when the pixel array is moved by the number of pixels, the hatched pixel column of the search macroblock SMB in FIG. 20B is replaced by the hatch in the search macroblock SMB in the state shown in FIG. 20 (b), and the unhatched pixel row in the search macroblock SMB in FIG. 20 (b) is different from the unhatched pixel row in the search macroblock SMB in the state shown in FIG. 20 (a). A new pixel row is added to the head of the search macroblock SMB in the traveling direction (upward), and the last pixel row is deviated from the search macroblock SMB.

【０１５２】従って、この場合には、図１９において、
１ステップ遅延調整回路９７により、１−２誤差総和計
算回路５０からの１−２誤差の総和を１ステップ分遅延
させればよい。Therefore, in this case, in FIG.
The one-step delay adjusting circuit 97 may delay the sum of the 1-2 errors from the 1-2 error sum calculating circuit 50 by one step.

【０１５３】加算回路１０２，１０３からの加算出力は
小値選択回路１０５に供給され、これらのうちの小さい
方が選択され、図２０（ａ），（ｂ）で示す状態のセッ
ト毎に、検出対象マクロブロックＭＢ内の入力画像と探
索マクロブロックＳＭＢ内の参照画像との類似の度合い
の高い方が選択され、選択された加算出力が最小値検出
回路１０８に順次供給される。この最小値検出回路１０
８は、小値選択回路１０５で選択された加算値を探索範
囲ＳＡ全体にわたって監視し、そのうちの最小のものを
フレーム予測符号化での予測誤差として抽出する。最小
値検出回路１０８が最小値のものを検出すると、この検
出タイミングでの検出対象マクロブロックＭＢと探索マ
クロブロックＳＭＢとの画面上での位置データとから、
フレーム予測／１６×１６予測ベクトル算出回路１１１
により、フレーム予測符号化でのこの探索マクロブロッ
クＳＭＢに対するこの検出対象マクロブロックＭＢの動
きベクトルを生成する。The addition outputs from the addition circuits 102 and 103 are supplied to a small value selection circuit 105, and the smaller one of them is selected, and the smaller one is selected for each set of states shown in FIGS. 20 (a) and 20 (b). The higher similarity between the input image in the target macroblock MB and the reference image in the search macroblock SMB is selected, and the selected addition output is sequentially supplied to the minimum value detection circuit 108. This minimum value detection circuit 10
8 monitors the added value selected by the small value selection circuit 105 over the entire search range SA, and extracts the minimum value as a prediction error in frame prediction coding. When the minimum value detection circuit 108 detects the one with the minimum value, from the position data on the screen of the detection target macroblock MB and the search macroblock SMB at this detection timing,
Frame prediction / 16 × 16 prediction vector calculation circuit 111
Thus, a motion vector of the detection target macroblock MB with respect to the search macroblock SMB in the frame prediction coding is generated.

【０１５４】以上のようにして、フレーム構造では、第
１フィールドフィールド予測／１６×８予測ベクトル算
出回路１１０により、検出対象マクロブロックＭＢの第
１フィールドの入力画像に対する動きベクトル（以下、
第１フィールド動きベクトルという）が、第２フィール
ドフィールド予測／１６×８予測ベクトル算出回路１１
２により、検出対象マクロブロックＭＢの第２フィール
ドの入力画像に対する動きベクトル（以下、第２フィー
ルド動きベクトルという）が、フレーム予測／１６×１
６予測ベクトル算出回路１１１により、検出対象マクロ
ブロックＭＢのフレームの入力画像に対する動きベクト
ル（以下、フレーム動きベクトルという）が夫々得ら
れ、これらは最適ベクトル選択回路１１３に供給され
る。As described above, in the frame structure, the first field / field prediction / 16 × 8 prediction vector calculation circuit 110 uses the motion vector (hereinafter, referred to as the motion vector) for the input image of the first field of the macroblock MB to be detected.
The first field motion vector is referred to as a second field field prediction / 16 × 8 prediction vector calculation circuit 11
2, a motion vector (hereinafter, referred to as a second field motion vector) for the input image of the second field of the macroblock MB to be detected is calculated as frame prediction / 16 × 1
The 6 prediction vector calculation circuit 111 obtains motion vectors (hereinafter, referred to as frame motion vectors) for the input image of the frame of the detection target macroblock MB, and these are supplied to the optimum vector selection circuit 113.

【０１５５】この最適ベクトル選択回路１１３では、最
小値検出回路１０７，１０９の検出値（予測誤差）が加
算され、この加算値と最小検出回路１０８の検出値（予
測誤差）とを比較して小さい方を検出し、この小さい方
に対する動きベクトルを最適動きベクトルとして、これ
に対する予測誤差とともに、出力端子１８から出力す
る。従って、最小値検出回路１０８の検出値の方が小さ
いときには、フレーム予測／１６×１６予測ベクトル算
出回路１１１で生成されたフレーム動きベクトルが最適
動きベクトルとして出力され、最小値検出回路１０７，
１０９の検出値の加算値の方が小さいときには、第１フ
ィールドフィールド予測／１６×８予測ベクトル算出回
路１１０で生成された第１フィールド動きベクトルと第
２フィールドフィールド予測／１６×８予測ベクトル算
出回路１１２で生成された第２動きベクトルが最適動き
ベクトルとして出力される。In the optimum vector selection circuit 113, the detection values (prediction errors) of the minimum value detection circuits 107 and 109 are added, and this added value is compared with the detection value (prediction error) of the minimum detection circuit 108 to be smaller. The motion vector for the smaller one is detected as the optimum motion vector and output from the output terminal 18 together with the prediction error for the motion vector. Therefore, when the detection value of the minimum value detection circuit 108 is smaller, the frame motion vector generated by the frame prediction / 16 × 16 prediction vector calculation circuit 111 is output as the optimal motion vector, and the minimum value detection circuit 107,
When the addition value of the detection values of step 109 is smaller, the first field motion vector generated by the first field field prediction / 16 × 8 prediction vector calculation circuit 110 and the second field field prediction / 16 × 8 prediction vector calculation circuit The second motion vector generated at 112 is output as the optimal motion vector.

【０１５６】以上の動作が図６（ａ）〜（ｊ）に示す状
態毎に行なわれ、各状態では、図２１に示すように、動
きベクトルが求まる。図２１（ａ）は図１９での第１フ
ィールドフィールド予測／１６×８予測ベクトル算出回
路１１０と第２フィールドフィールド予測／１６×８予
測ベクトル算出回路１１２とで得られる動きベクトルを
最適動きベクトルとする場合を示し、検出対象マクロブ
ロック内の第１フィールドの入力画像ＭＢ（Ｔ１）に対
しては、その探索範囲ＳＡで探索マクロブロックＳＭＢ
１の参照画像と最もマッチングしており、この探索マク
ロブロックＳＭＢ１からの第１フィールド動きベクトル
Ｖ（Ｔ１）が最適な動きベクトルとなり、検出対象マク
ロブロック内の第２フィールドの入力画像ＭＢ（Ｔ１）
に対しては、その探索範囲ＳＡで探索マクロブロックＳ
ＭＢ２の参照画像と最もマッチングしており、この探索
マクロブロックＳＭＢ２からの第１フィールド動きベク
トルＶ（Ｔ２）が最適な動きベクトルとなることを示し
ている。The above operation is performed for each of the states shown in FIGS. 6A to 6J. In each state, a motion vector is obtained as shown in FIG. FIG. 21A shows the motion vectors obtained by the first field / field prediction / 16 × 8 prediction vector calculation circuit 112 and the second field field prediction / 16 × 8 prediction vector calculation circuit 112 in FIG. In the case of the input image MB (T1) of the first field in the detection target macroblock, the search macroblock SMB in the search range SA is shown.
1, the first field motion vector V (T1) from the search macroblock SMB1 becomes the optimal motion vector, and the input image MB (T1) of the second field in the macroblock to be detected.
For the search macroblock S in the search range SA.
The best matching with the reference picture of MB2 indicates that the first field motion vector V (T2) from this search macroblock SMB2 is the optimum motion vector.

【０１５７】また、図２１（ｂ）は図１９でのフレーム
予測／１６×１６予測ベクトル算出回路１１１で得られ
る動きベクトルを最適動きベクトルとする場合を示して
おり、検出対象マクロブロックＭＢ内のフレーム入力画
像に対しては、その探索範囲ＳＡで探索マクロブロック
ＳＭＢのフレーム参照画像と最もマッチングしており、
この探索マクロブロックＳＭＢからのフレーム動きベク
トルＶ（Ｆ）が最適な動きベクトルとなることを示して
いる。FIG. 21B shows a case where the motion vector obtained by the frame prediction / 16 × 16 prediction vector calculation circuit 111 in FIG. 19 is used as an optimum motion vector. For the frame input image, the search range SA best matches the frame reference image of the search macroblock SMB,
This shows that the frame motion vector V (F) from this search macroblock SMB is the optimal motion vector.

【０１５８】なお、１−１誤差総和計算回路４９，１−
２誤差総和計算回路５０，２−１誤差総和計算回路５
１，２−２誤差総和計算回路５２から夫々出力される誤
差の総和が、図６（ｂ）〜図７（ｉ）で説明したよう
に、画面ＤＦの他方の端にかかる探索範囲での探索領域
の参照画像が関連するものであるときには、比較無効信
号発生回路２２（図８）から入力端子１１４を介して、
例えば、最小値検出回路１０７〜１０９に比較無効信号
が供給され、かかる誤差の総和が遮断されてこれら最小
値検出回路１０７〜１０９での処理対象からはずされ
る。Incidentally, the 1-1 error sum calculation circuit 49,1-
2 total error calculating circuit 50, 2-1 total error calculating circuit 5
As described with reference to FIGS. 6B to 7I, the sum of the errors output from the 1-2 sum error calculation circuit 52 is the search in the search range over the other end of the screen DF. When the reference image of the area is relevant, the comparison invalid signal generation circuit 22 (FIG. 8)
For example, a comparison invalid signal is supplied to the minimum value detection circuits 107 to 109, and the sum of such errors is cut off and removed from the processing targets of these minimum value detection circuits 107 to 109.

【０１５９】次に、フィールド構造の場合の図１９に示
す具体例の動作を説明する。なお、この場合には、スイ
ッチ９８〜１０１は図示とは反対側に閉じた状態にあ
る。Next, the operation of the specific example shown in FIG. 19 in the case of the field structure will be described. Note that, in this case, the switches 98 to 101 are closed on the opposite side from the illustration.

【０１６０】この場合には、上記のように、検出対象マ
クロブロックＭＢは同一フィールドの１６×１６画素の
範囲であって、垂直／水平方向に１６×８画素データか
らなっており、かかる検出対象マクロブロックＭＢが上
下のサブブロックに分割されて夫々第１，第２のテンプ
レートデータＴ１，Ｔ２を形成し、かかる第１，第２の
テンプレートデータＴ１，Ｔ２と上記のサーチエリアデ
ータＲ１，Ｒ２との画素データ毎の誤差から、１−１誤
差総和計算回路４９，１−２誤差総和計算回路５０，２
−１誤差総和計算回路５１，２−２誤差総和計算回路５
２で夫々１−１誤差の総和，１−２誤差の総和，２−１
誤差の総和，２−２誤差の総和が形成される。In this case, as described above, the macroblock MB to be detected is a range of 16 × 16 pixels in the same field, and is composed of 16 × 8 pixel data in the vertical / horizontal directions. The macroblock MB is divided into upper and lower sub-blocks to form first and second template data T1 and T2, respectively. The first and second template data T1 and T2 and the search area data R1 and R2 are From the error for each pixel data, 1-1 error sum calculation circuit 49, 1-2 error sum calculation circuit 50, 2
-1 Error total calculation circuit 51, 2-2 Error total calculation circuit 5
2, the sum of 1-1 error, the sum of 1-2 error, 2-1
The sum of the errors and the sum of the 2-2 errors are formed.

【０１６１】先のフレーム構造の場合と同様に、小値選
択回路１０４，最小値検出回路１０７及び第１フィール
ドフィールド予測／１６×８予測ベクトル算出回路１１
０により、同じ探索範囲ＳＡ内での１−１誤差総和計算
回路４９からの１−１誤差の総和と２−１誤差総和計算
回路５１からの２−１誤差の総和とのうちの最小のもの
の動きベクトル（上サブブロックの１６×８予測ベクト
ル）が生成され、同様に、小値選択回路１０６，最小値
検出回路１０９及び第１フィールドフィールド予測／１
６×８予測ベクトル算出回路１１２により、同じ探索範
囲ＳＡ内での１−２誤差総和計算回路５０からの１−２
誤差の総和と２−２誤差総和計算回路５２からの２−２
誤差の総和とのうちの最小のものの動きベクトル（下サ
ブブロックの１６×８予測ベクトル）が生成される。As in the case of the previous frame structure, the small value selection circuit 104, the minimum value detection circuit 107, and the first field / field prediction / 16 × 8 prediction vector calculation circuit 11
0, the smallest one of the sum of the 1-1 error from the 1-1 error sum calculation circuit 49 and the sum of the 2-1 error from the 2-1 error sum calculation circuit 51 within the same search range SA. A motion vector (16 × 8 prediction vector of the upper sub-block) is generated, and similarly, the small value selection circuit 106, the minimum value detection circuit 109, and the first field field prediction / 1
The 6 × 8 prediction vector calculation circuit 112 outputs the 1-2 from the 1-2 error sum calculation circuit 50 within the same search range SA.
Sum of Error and 2-2 from Error Sum Calculation Circuit 52
The motion vector (the 16 × 8 prediction vector of the lower sub-block) of the smallest one of the sum of the errors is generated.

【０１６２】さらに、この具体例では、フィールド画像
での１６×１６画素の範囲の検出対象マクロブロックＭ
Ｂについても動きベクトル（１６×１６予測ベクトル）
を求め、これと上下夫々のサブブロックの動きベクトル
（１６×８予測ベクトル）とのうちの最適なものをこの
検出対象マクロブロックＭＢの動きベクトルとする。Further, in this specific example, the macroblock M to be detected in the range of 16 × 16 pixels in the field image is used.
Motion vector for B (16 × 16 prediction vector)
And the optimal one of the motion vector and the motion vector (16 × 8 prediction vector) of each of the upper and lower sub-blocks is set as the motion vector of the detection-target macroblock MB.

【０１６３】フィールド画像の１６×１６画素範囲の大
きさをもつ１６×８画素からなる検出対象マクロブロッ
クＭＢの動きベクトル（即ち、１６×１６予測ベクト
ル）は、図２２に示すように、８×８画素からなる（も
とのフィールド画像で１６×８画素範囲の）上サブブロ
ックと同じく８×８画素からなる（もとのフィールド画
像で１６×８画素範囲の）下サブブロックとが探索範囲
ＳＡの探索領域ΔＳＡに沿って配列されてなる検出対象
マクロブロックＭＢの入力画像と、探索領域ΔＳＡでの
同じ大きさの探索マクロブロック（ＳＭＢ＋ＳＭＢ’）
の参照画像とのマッチングの度合いによって求めるもの
であるが、上記のように、プロセッサアレイ４８（図１
５）において、かかる検出対象マクロブロックＭＢを
上，下サブブロックに分割して夫々からテンプレートデ
ータＴ１，Ｔ２を得、これを用いて１６×８予測ベクト
ルを求めるようにしているので、この１６×１６予測ベ
クトルも、かかるテンプレートデータＴ１，Ｔ２から１
−１誤差総和計算回路４９，１−２誤差総和計算回路５
０，２−１誤差総和計算回路５１及び２−２誤差総和計
算回路５２で夫々得られる１−１誤差の総和，１−２誤
差の総和，２−１誤差の総和及び２−２誤差の総和を用
いて、得るようにするものである。As shown in FIG. 22, the motion vector (ie, 16 × 16 prediction vector) of the macroblock MB to be detected consisting of 16 × 8 pixels having a size in the 16 × 16 pixel range of the field image is, as shown in FIG. The upper sub-block consisting of 8 pixels (having a 16 × 8 pixel range in the original field image) and the lower sub-block consisting of 8 × 8 pixels (having a 16 × 8 pixel range in the original field image) An input image of a detection target macroblock MB arranged along the SA search area ΔSA, and a search macroblock (SMB + SMB ′) of the same size in the search area ΔSA
Is determined by the degree of matching with the reference image of the processor array 48, as described above.
In 5), the macro block MB to be detected is divided into upper and lower sub-blocks, template data T1 and T2 are obtained from each of them, and a 16 × 8 prediction vector is obtained using the template data. The 16 predicted vectors are also 1 from the template data T1 and T2.
-1 error sum calculation circuit 49, 1-2 error sum calculation circuit 5
The sum of the 1-1 error, the sum of the 1-2 errors, the sum of the 2-1 errors, and the sum of the 2-2 errors obtained by the 0, 2-1 error sum calculation circuit 51 and the 2-2 error sum calculation circuit 52, respectively. Is to be obtained by using

【０１６４】そこで、図１９において、１−１誤差総和
計算回路４９からの１−１誤差の総和と１−２誤差総和
計算回路５０の１−２誤差の総和とをスイッチ９８，９
９を介して加算回路１０２に供給し、そこで加算するも
のであるが、この加算値を図２２における上サブブロッ
クと下サブブロックとが探索領域ΔＳＡの方向に配列さ
れてなる検出対象マクロブロックＭＢと探索領域ΔＳＡ
での探索マクロブロック（ＳＭＢ＋ＳＭＢ’）との誤差
の総和となるようにする。Therefore, in FIG. 19, the total of the 1-1 error from the 1-1 total error calculating circuit 49 and the total of the 1-2 error of the 1-2 total error calculating circuit 50 are changed by switches 98 and 9.
9 is added to the addition circuit 102 and added there. This addition value is used as the detection target macroblock MB in which the upper sub-block and the lower sub-block in FIG. 22 are arranged in the direction of the search area ΔSA. And search area ΔSA
And the sum of the errors with the search macroblock (SMB + SMB ').

【０１６５】しかしながら、図１５に示したプロセッサ
アレイ４８の動作によると、図２２に示すように、検出
対象マクロブロックＭＢの上サブブロックＭＢ（Ｔ１）
のテンプレートデータＴ１と下サブブロックＭＢ（Ｔ
２）のテンプレートデータＴ２とは、同じタイミングで
探索領域ΔＳＡでの同じ探索マクロブロックＳＭＢのサ
ーチエリアデータＲ１，Ｒ２と画素データの誤差を求め
ている。これによると、図１９において、１−１誤差総
和計算回路４９と１−２誤差総和計算回路５０とから同
時に出力される１−１誤差の総和と１−２誤差の総和と
は、上サブブロックＭＢ（Ｔ１）のテンプレートデータ
Ｔ１，下サブブロックＭＢ（Ｔ２）のテンプレートデー
タＴ２とが同じサーチエリアＲ１に対して得られる誤差
の総和であり、これら同時に得られる１−１誤差の総和
と１−２誤差の総和を加算しても、図２２に示す上，下
サブブロックが探索領域ΔＳＡに沿って配列されてなる
検出対象マクロブロックＭＢに対する誤差の総和とはな
らない。However, according to the operation of the processor array 48 shown in FIG. 15, as shown in FIG. 22, the upper sub-block MB (T1)
Template data T1 and the lower sub-block MB (T
With the template data T2 of 2), the error between the search area data R1 and R2 of the same search macroblock SMB in the search area ΔSA and the pixel data at the same timing is obtained. According to FIG. 19, the sum of the 1-1 error and the sum of the 1-2 error simultaneously output from the 1-1 error sum calculation circuit 49 and the 1-2 error sum calculation circuit 50 in FIG. The template data T1 of the MB (T1) and the template data T2 of the lower sub-block MB (T2) are the sum of errors obtained for the same search area R1, and the sum of the simultaneously obtained 1-1 errors and 1- Even if the sum of the two errors is added, the sum of the errors does not become the sum of the errors for the detection target macroblock MB in which the upper and lower sub-blocks shown in FIG. 22 are arranged along the search area ΔSA.

【０１６６】図２２から明らかなように、いま、実線で
囲む同じ探索マクロブロックＳＭＢ内のサーチエリアデ
ータＲ１に対して上マクロブロックＭＢ（Ｔ１）のテン
プレートデータＴ１と下マクロブロック（Ｔ２）のテン
プレートデータＴ２との１−１誤差の総和と１−２誤差
の総和が得られたとし、このとき、探索マクロブロック
ＳＭＢが下方に１ステップずつ移動するものとすると、
この探索マクロブロックＳＭＢが８ステップ下方に移動
したときに、探索マクロブロックＳＭＢ内のサーチエリ
アデータＲ１に対して下マクロブロック（Ｔ２）のテン
プレートデータＴ２の１−２誤差の総和が得られること
になる。従って、先行する上マクロブロックＭＢ（Ｔ
１）のテンプレートデータＴ１の１−１誤差の総和とこ
れより８ステップだけ遅れて得られるこの下マクロブロ
ック（Ｔ２）のテンプレートデータＴ２の１−２誤差の
総和とを加算することにより、検出対象マクロブロック
ＭＢに対する誤差の総和が得られることになる。As is clear from FIG. 22, the template data T1 of the upper macroblock MB (T1) and the template data of the lower macroblock (T2) are now compared with the search area data R1 in the same search macroblock SMB surrounded by a solid line. It is assumed that the sum of the 1-1 error and the sum of the 1-2 error with respect to the data T2 are obtained. At this time, assuming that the search macro block SMB moves downward by one step,
When the search macroblock SMB moves downward by 8 steps, the sum of 1-2 errors of the template data T2 of the lower macroblock (T2) with respect to the search area data R1 in the search macroblock SMB is obtained. Become. Therefore, the preceding upper macroblock MB (T
By adding the sum of the 1-1 errors of the template data T1 of 1) and the sum of the 1-2 errors of the template data T2 of the lower macroblock (T2) obtained 8 steps later than this, the detection target is obtained. The sum of the errors for the macroblock MB is obtained.

【０１６７】そこで、この具体例では、このような方向
に探索マクロブロックＳＭＢが移動する場合には、先行
して得られる１−１誤差総和計算回路４９からの１−１
誤差の総和を、８ステップ遅延調整回路９５によって８
ステップだけ遅延させてから、加算回路１０２に供給す
る。Therefore, in this specific example, when the search macro block SMB moves in such a direction, the 1-1 from the 1-1 error sum calculation circuit 49 obtained in advance is used.
The sum of the errors is calculated by an eight-step delay adjustment circuit 95 as 8
After being delayed by a step, the signal is supplied to the addition circuit 102.

【０１６８】逆に、探索マクロブロックＳＭＢが上方に
移動するときには、１−２誤差総和計算回路５０からの
１−２誤差の総和の方が先行して得られるから、これを
８ステップ遅延調整回路９５によって８ステップだけ遅
延させて加算回路１０２に供給する。Conversely, when the search macroblock SMB moves upward, the sum of the 1-2 error from the 1-2 error sum calculation circuit 50 is obtained earlier, so that the 8-step delay adjustment circuit The signal is delayed by eight steps by 95 and supplied to the adding circuit 102.

【０１６９】以上は、上サブブロックＭＢ（Ｔ１），下
サブブロックＭＢ（Ｔ２）のテンプレートデータＴ１，
Ｔ２と探索マクロブロックＳＭＢの第１フィールドのサ
ーチエリアデータＲ１との誤差の総和を得る場合であっ
たが、探索マクロブロックＳＭＢの第２フィールド側の
サーチエリアデータＲ２との誤差の総和を得る場合も同
様であり、２−１誤差総和計算回路５１と２−２誤差総
和計算回路５２とから出力される２−１誤差の総和と２
−２誤差の総和との、探索マクロブロックＳＭＢの移動
方向に応じて一方を８ステップ遅延調整回路９６で遅延
させ、これによってタイミング調整されたこれら誤差の
総和をスイッチ１００，１０１を介して加算回路１０３
に供給し、そこで加算して探索マクロブロックＳＭＢ内
の第２フィールドに対する検出対象マクロブロックＭＢ
の誤差の総和を求める。The above is the description of the template data T1,
In the case where the sum of the error between T2 and the search area data R1 of the first field of the search macroblock SMB is obtained, the case where the sum of the error of the search area data R2 on the second field side of the search macroblock SMB is obtained. Similarly, the sum of the 2-1 error output from the 2-1 error sum calculation circuit 51 and the 2-2 error sum calculation circuit 52 and 2
One of them is delayed by an eight-step delay adjusting circuit 96 in accordance with the moving direction of the search macro block SMB with respect to the sum of the errors, and the sum of these errors whose timing has been adjusted is added via switches 100 and 101 to an adding circuit. 103
, And then add the detected macroblock MB to the second field in the search macroblock SMB.
Find the sum of the errors of

【０１７０】これ以下の処理は、フレーム構造でのフレ
ーム予測の動きベクトルを検出する場合と同様であっ
て、加算器１０２，１０３から同時に誤差の総和が出力
される毎に、それらのうちの小さい方を小値選択回路１
０５で選択し、さらに、このように選択された誤差の総
和の同じ探索範囲ＳＡ内での最小のものを最小値検出回
路１０８で検出し、この検出された最小の誤差の総和に
対する動きベクトル（１６×１６予測ベクトル）をフレ
ーム予測／１６×１６予測ベクトル算出回路１１１で生
成する。そして、最適ベクトル選択回路１１３により、
第１，フィールドフィールド予測／１６×８予測ベクト
ル算出回路１１０と第２フィールドフィールド予測／１
６×８予測ベクトル算出回路１１２とで得られた動きベ
クトル（１６×８予測ベクトル）と、フレーム予測／１
６×１６予測ベクトル算出回路１１１で得られる動きベ
クトル（１６×１６予測ベクトル）とのうち、最適な動
きベクトルを検出対象マクロブロックＭＢの動きベクト
ルとして選択し、その予測誤差とともに、出力端子１８
から出力する。The subsequent processing is the same as that of detecting a motion vector for frame prediction in the frame structure. Each time the adders 102 and 103 simultaneously output the sum of errors, a smaller one of them is output. One small value selection circuit 1
05, and the minimum value of the sum of the errors thus selected within the same search range SA is detected by the minimum value detection circuit 108, and the motion vector ( 16 × 16 prediction vector) is generated by the frame prediction / 16 × 16 prediction vector calculation circuit 111. Then, by the optimal vector selection circuit 113,
1st field field prediction / 16 × 8 prediction vector calculation circuit 110 and second field field prediction / 1
The motion vector (16 × 8 prediction vector) obtained by the 6 × 8 prediction vector calculation circuit 112 and the frame prediction / 1
Among the motion vectors (16 × 16 prediction vectors) obtained by the 6 × 16 prediction vector calculation circuit 111, an optimum motion vector is selected as a motion vector of the macroblock MB to be detected, and the prediction error is output to the output terminal 18.
Output from

【０１７１】なお、１６×１６予測ベクトルの検出の場
合には、探索範囲ＳＡの垂直方向の８ステップ期間は
上，下サブブロックの一方に対する予測誤差がないの
で、探索範囲ＳＡは±１２画素（フレーム画像の場合、
±２４画素相当）になる。In the case of detecting a 16 × 16 prediction vector, since there is no prediction error with respect to one of the upper and lower sub-blocks during eight vertical steps of the search range SA, the search range SA is ± 12 pixels ( For frame images,
(Corresponding to ± 24 pixels).

【０１７２】図２３（ａ）はこのようにして求めた１６
×８予測ベクトルＶ（Ｔ１），Ｖ（Ｔ２）を示すもので
あり、図２３（ｂ）は１６×１６予測ベクトルＶを示す
ものである。FIG. 23 (a) shows the results of 16
FIG. 23 (b) shows a 16 × 16 prediction vector V, showing × 8 prediction vectors V (T1) and V (T2).

【０１７３】以上のように、この実施形態では、同じ探
索範囲のデータを用いて、フレーム構造の場合には、フ
レーム予測符号化とフィールド予測符号化夫々の最適ベ
クトルと予測誤差の値とが、フィールド構造の場合に
は、１６×１６予測符号化と１６×８予測符号化との最
適ベクトルと予測誤差の値を求めることができるので、
フレーム構造の場合でも、また、フィールド構造の場合
でも、最適な予測符号化の動きベクトルを選ぶことがで
きる。As described above, in this embodiment, using data in the same search range, in the case of a frame structure, the optimal vector and the prediction error value of each of the frame predictive coding and the field predictive coding are: In the case of the field structure, since the optimal vector and the prediction error value of 16 × 16 prediction encoding and 16 × 8 prediction encoding can be obtained,
Even in the case of the frame structure or the case of the field structure, it is possible to select an optimal motion vector for predictive coding.

【０１７４】図２４は本発明による動きベクトル検出装
置を用いた動画像符号化装置の一実施形態を示すブロッ
ク図であって、３４は動きベクトル粗探索回路、１１５
は入力端子、１１６は画像入力回路、１１７は動き補償
予測回路、１１８はＤＣＴ変換回路、１１９は量子化回
路、１２０は局部復号回路、１２１は可変長符号化回
路、１２２は符号出力回路、１２３は出力端子、１２４
は動きベクトル密探索回路であり、図一に対応する部分
には同一符号を付けている。FIG. 24 is a block diagram showing an embodiment of a moving picture coding apparatus using a motion vector detecting apparatus according to the present invention.
Is an input terminal, 116 is an image input circuit, 117 is a motion compensation prediction circuit, 118 is a DCT conversion circuit, 119 is a quantization circuit, 120 is a local decoding circuit, 121 is a variable length coding circuit, 122 is a code output circuit, 123 Is an output terminal, 124
Denotes a motion vector fine search circuit, and the same reference numerals are given to portions corresponding to FIG.

【０１７５】同図において、この実施形態は、動きベク
トル粗探索回路３４として図１に示した動きベクトル検
出部３４を用いたものである。メモリアクセス切換回路
９，書込データ切換回路１２，書込／読出切換回路１３
及びメモリ１４も図１に示したものと同じであるが、メ
モリ１４は他の回路からもアクセスされる。In this embodiment, the present embodiment uses the motion vector detecting section 34 shown in FIG. Memory access switching circuit 9, write data switching circuit 12, write / read switching circuit 13
The memory 14 is the same as that shown in FIG. 1, but the memory 14 is also accessed from other circuits.

【０１７６】動きベクトル粗探索回路３４による垂直１
画素，水平２画素精度の動きベクトルの探索と、これに
よって得られた動きベクトルの周辺で、動きベクトル密
探索回路１２４による垂直水平１／２画素精度の動きベ
クトルの探索との２段階探索が行なわれる。Vertical 1 by the motion vector coarse search circuit 34
A two-stage search of a motion vector search with pixel and horizontal two-pixel accuracy and a search for a motion vector with vertical and horizontal half-pixel accuracy by the motion vector dense search circuit 124 is performed around the motion vector obtained thereby. It is.

【０１７７】入力端子１１５からの入力画像データは、
画像入力回路１１６により、メモリ１４へ書き込まれ
る。このメモリ１４のアクセス削減のために、動きベク
トル密探索回路１１４及び動き補償予測回路１１７で使
用される入力画像データは、動きベクトル粗探索回路３
４のために読み出したものを転送して用いる。動き補償
予測回路１１７は、動きベクトル密探索回路１１４で得
られた動きベクトルを用いてメモリ１４から参照画像デ
ータを読み出し、１／２画素精度の動き補償予測を行な
って残差を出力する。The input image data from the input terminal 115 is
The image is written into the memory 14 by the image input circuit 116. The input image data used in the motion vector fine search circuit 114 and the motion compensation prediction circuit 117 to reduce the access to the memory 14 is the motion vector coarse search circuit 3
The data read for 4 is transferred and used. The motion compensation prediction circuit 117 reads the reference image data from the memory 14 using the motion vector obtained by the motion vector dense search circuit 114, performs 1/2 pixel accuracy motion compensation prediction, and outputs a residual.

【０１７８】この残差はＤＣＴ変換回路１１８でＤＣＴ
変換され、さらに、量子化回路１１９で量子化される。
局部復号回路１２０では、この量子化されたデータが逆
量子化，逆ＤＣＴ変換され、さらに、動き補償予測回路
１１７から転送される予測データが加算されることによ
り、局部復号画像が作成されてメモリ１４に書き込まれ
る。This residual is converted by the DCT conversion circuit 118 into the DCT
It is transformed and further quantized by the quantization circuit 119.
In the local decoding circuit 120, the quantized data is inversely quantized and inversely DCT-transformed, and further, the prediction data transferred from the motion compensation prediction circuit 117 is added, so that a local decoded image is created and stored in the memory. 14 is written.

【０１７９】なお、この実施形態では、動きベクトル粗
探索回路３４で用いる参照画像は入力画像であり、動き
ベクトル密探索回路１１４で用いる参照画像は上記の局
部復号画像である。In this embodiment, the reference image used in the coarse motion vector search circuit 34 is an input image, and the reference image used in the fine motion vector search circuit 114 is the above-described local decoded image.

【０１８０】可変長符号化回路１２１では、量子化回路
１１９からの量子化データと動きベクトル密探索回路１
２４からの動きベクトルとを符号化し、符号出力回路１
２２は、これを一旦メモリ１４に書き込んでから一定レ
ートで読み出し、出力端子１２３から出力する。In the variable length coding circuit 121, the quantized data from the quantization circuit 119 and the motion vector dense search circuit 1
24, and encodes the motion vector from the
Reference numeral 22 writes the data into the memory 14 once, reads it out at a constant rate, and outputs it from the output terminal 123.

【０１８１】この実施形態では、広い探索範囲と正確な
動きベクトルの検出を実現しつつ、少ないメモリアクセ
スで、なおかつ効率の良いタイムスロット割り当てで、
フレーム構造とフィールド構造の複数の予測モードに対
応した動画像符号化が実現することができる。In this embodiment, while realizing a wide search range and accurate motion vector detection, with a small memory access and an efficient time slot allocation,
Video encoding corresponding to a plurality of prediction modes having a frame structure and a field structure can be realized.

【０１８２】[0182]

【発明の効果】以上説明したように、本発明によると、
少ないメモリアクセスで、なおかつ効率の良いタイムス
ロット割り当てで動きベクトル検出用の参照画像の読み
出しを行なうことができる。As described above, according to the present invention,
A reference image for detecting a motion vector can be read with less memory access and more efficient time slot allocation.

【０１８３】また、フレーム構造の場合には、フレーム
予測とフィールド予測夫々の最適動きベクトルと予測誤
差の値が、また、フィールド構造の場合には、１６×１
６予測符号化と１６×８予測符号化の最適動きベクトル
と予測誤差の値を求めることができるので、フレーム構
造の場合でも、また、フィールド構造の場合でも、最適
な予測符号化と動きベクトルとを選ぶことができる。In the case of the frame structure, the optimum motion vector and the value of the prediction error of the frame prediction and the field prediction, respectively, and in the case of the field structure, 16 × 1
Since the optimal motion vector and the value of the prediction error of the 6-prediction coding and the 16 × 8 prediction coding can be obtained, the optimal prediction coding and the motion vector can be obtained regardless of the frame structure or the field structure. You can choose.

【０１８４】そして、それにより、広い探索範囲と正確
な動きベクトルの検出を実現しつつ、少ないメモリアク
セスで、なおかつ効率の良いタイムスロット割り当て
で、また、フレーム構造とフィールド構造の複数の予測
モードに対応した動画像符号化が実現する。Thus, while realizing a wide search range and accurate motion vector detection, it is possible to use a small number of memory accesses, achieve efficient time slot allocation, and use a plurality of prediction modes having a frame structure and a field structure. Corresponding video coding is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明による動きベクトル検出装置の一実施形
態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a motion vector detecting device according to the present invention.

【図２】動きベクトル検出装置の一従来例での粗い動き
ベクトル検出と細かい動きベクトル検出とにおけるマク
ロブロックとそれに対する探索範囲との関係を示す図で
ある。FIG. 2 is a diagram illustrating a relationship between a macroblock and a search range for the macroblock in coarse motion vector detection and fine motion vector detection in a conventional example of a motion vector detection device.

【図３】図２に示した従来技術の粗い動きベクトル検出
動作を示す図である。FIG. 3 is a diagram illustrating a coarse motion vector detection operation according to the related art shown in FIG. 2;

【図４】図１に示した実施形態での検出対象マクロブロ
ックとそれに対する探索範囲との関係示す図である。FIG. 4 is a diagram showing a relationship between a detection target macroblock and a search range for the macroblock in the embodiment shown in FIG. 1;

【図５】図１に示した実施形態での検出対象マクロブロ
ックの移動と探索範囲の変化とを説明するための図であ
る。FIG. 5 is a diagram for explaining movement of a detection target macroblock and a change in a search range in the embodiment shown in FIG. 1;

【図６】図１に示した実施形態でのマクロブロックが画
面の右端から左端に移るときの前半部分の動作を示す図
である。FIG. 6 is a diagram illustrating an operation of a first half when a macro block moves from a right end to a left end of a screen in the embodiment illustrated in FIG. 1;

【図７】図１に示した実施形態でのマクロブロックが画
面の右端から左端に移るときの後半部分の動作を示す図
である。FIG. 7 is a diagram illustrating an operation of a second half when a macro block moves from a right end to a left end of a screen in the embodiment illustrated in FIG. 1;

【図８】図１における参照画像バッファ、動きベクトル
探索回路及び探索範囲制限回路の一具体例を示すブロッ
ク図である。FIG. 8 is a block diagram showing a specific example of a reference image buffer, a motion vector search circuit, and a search range limiting circuit in FIG. 1;

【図９】図８におけるメモリバッファでのかかる書込み
アドレス信号と読出しアドレス信号の発生タイミングを
示す図である。FIG. 9 is a diagram showing generation timings of such a write address signal and a read address signal in the memory buffer in FIG. 8;

【図１０】図８におけるバッファメモリでの書込み／読
出しの動作を示す図である。FIG. 10 is a diagram showing write / read operations in the buffer memory in FIG. 8;

【図１１】図８における予測誤差算出部の動作を概略的
に示す図である。FIG. 11 is a diagram schematically showing an operation of a prediction error calculator in FIG. 8;

【図１２】図８における動きベクトル探索回路での予測
誤差算出部２４の動作を説明するための図である。FIG. 12 is a diagram for explaining an operation of a prediction error calculation unit 24 in the motion vector search circuit in FIG.

【図１３】図８における予測誤差算出部の一具体例を示
すブロック図である。13 is a block diagram illustrating a specific example of a prediction error calculator in FIG.

【図１４】図１３におけるプロセッサアレイに供給され
るテンプレートデータ、サーチエリアデータの構成を示
す図である。14 is a diagram showing a configuration of template data and search area data supplied to the processor array in FIG.

【図１５】図１３におけるプロセッサアレイの一具体例
を示す構成図である。FIG. 15 is a configuration diagram illustrating a specific example of a processor array in FIG. 13;

【図１６】図１５におけるプロセッサエレメントの一具
体例を示すブロック図である。16 is a block diagram showing a specific example of a processor element in FIG.

【図１７】図１５におけるサイドレジスタの一具体例を
示すブロック図である。FIG. 17 is a block diagram showing a specific example of a side register in FIG. 15;

【図１８】図１３に示した具体例の全体的な動作を示す
模式図である。FIG. 18 is a schematic diagram showing an overall operation of the specific example shown in FIG.

【図１９】図８における予測誤差比較部の一具体例を示
すブロック図である。FIG. 19 is a block diagram illustrating a specific example of a prediction error comparison unit in FIG. 8;

【図２０】図１９に示した具体例のフレーム構造での一
動作例を説明するための模式図である。20 is a schematic diagram for explaining an operation example in the frame structure of the specific example shown in FIG. 19;

【図２１】図１９に示した具体例のフレーム構造での検
出した動きベクトルを示す模式図である。FIG. 21 is a schematic diagram showing a motion vector detected in the frame structure of the specific example shown in FIG. 19;

【図２２】図１９に示した具体例のフィールド構造での
一動作例を説明するための模式図である。FIG. 22 is a schematic diagram for explaining an example of an operation in the field structure of the specific example shown in FIG. 19;

【図２３】図１９に示した具体例のフィールド構造での
検出した動きベクトルを示す模式図である。FIG. 23 is a schematic diagram showing a motion vector detected in the field structure of the specific example shown in FIG. 19;

【図２４】本発明による動きベクトル検出装置を用いた
動画像符号化装置の一実施形態を示すブロック図であ
る。FIG. 24 is a block diagram showing an embodiment of a moving picture coding device using a motion vector detecting device according to the present invention.

【符号の説明】 １ 画面同期回路 ２ リセット遅延回路 ３，４ 水平／垂直マクロブロックカウンタ ５ 入力画像読出アドレス発生回路 ６ 参照画像追加読出アドレス発生回路 ７ 入力画像書込アドレス信号の入力端子 ８ 参照画像書込アドレス信号の入力端子 ９ メモリアクセス切換回路 １０ 入力画像書込データの入力端子 １１ 参照画像データの入力端子 １２ 書込データ切換回路 １３ 書込／読出切換回路 １４ メモリ １５ 入力画像バッファ １６ 参照画像バッファ １７ 動きベクトル探索回路 １８ 動きベクトルの出力端子 １９ 探索範囲制限回路 ２０，２１ 入力端子 ２２ 比較無効信号発生回路 ２３ 探索領域カウンタ ２４ 予測誤差算出部 ２５ 予測誤差比較部 ２６ データ切換回路 ２７ 書込領域選択カウンタ ２８ 書込アドレス発生回路 ２９ 領域リセット回路 ３０ 読出領域カウンタ ３１ 読出アドレス発生回路 ３２ アドレス切換回路 ３３ バッファメモリ ３４ 動きベクトル検出部 ３５ フレーム／フィールド構造設定回路 ３６，３７ スイッチ ３８ 第１フィールド抜出し回路 ３９ 上サブブロック抜出し回路 ４０ 第２フィールド抜出し回路 ４１ 下サブブロック抜出し回路 ４２ 第１フィールド抜出し回路 ４３ 第２フィールド抜出し回路 ４４〜４７ シリアル／パラレル変換回路 ４８ プロセッサアレイ ４９ １−１誤差総和計算回路 ５０ １−２誤差総和計算回路 ５１ ２−１誤差総和計算回路 ５２ ２−２誤差総和計算回路 ５７_1-1〜５７_8-8 プロセッサエレメント ５８_1-1〜５８_8-32 サイドレジスタ ９５，９６ ８ステップ遅延調整回路 ９７ １ステップ遅延調整回路 ９８〜１０１ スイッチ １０２，１０３ 加算回路 １０４〜１０６ 小値選択回路 １０７〜１０９ 最小値検出回路 １１０ 第１フィールドフィールド予測／１６×８予測
ベクトル算出回路 １１１ フレーム予測／１６×１６予測ベクトル算出回
路 １１２ 第２フィールドフィールド予測／１６×８予測
ベクトル算出回路 １１３ 最適ベクトル選択回路 １１７ 動き補償予測回路 １１８ ＤＣＴ変換回路 １１９ 量子化回路 １２１ 可変長符号化回路 １２４ 動きベクトル密探索回路[Description of Signs] 1 Screen synchronization circuit 2 Reset delay circuit 3, 4 Horizontal / vertical macroblock counter 5 Input image read address generation circuit 6 Reference image additional read address generation circuit 7 Input terminal for input image write address signal 8 Reference image Input terminal of write address signal 9 Memory access switching circuit 10 Input terminal of input image write data 11 Input terminal of reference image data 12 Write data switching circuit 13 Write / read switching circuit 14 Memory 15 Input image buffer 16 Reference image Buffer 17 Motion vector search circuit 18 Motion vector output terminal 19 Search range limiting circuit 20, 21 Input terminal 22 Comparison invalid signal generation circuit 23 Search area counter 24 Prediction error calculation unit 25 Prediction error comparison unit 26 Data switching circuit 27 Write area Selection counter 28 Write address generation circuit 29 area reset circuit 30 read area counter 31 read address generation circuit 32 address switching circuit 33 buffer memory 34 motion vector detection unit 35 frame / field structure setting circuit 36, 37 switch 38 first field extraction circuit 39 upper sub block extraction circuit 40 2 field extraction circuit 41 lower sub block extraction circuit 42 first field extraction circuit 43 second field extraction circuit 44 to 47 serial / parallel conversion circuit 48 processor array 49 1-1 error total calculation circuit 50 1-2 error total calculation circuit 51 2-1 Error total calculation circuit 52 2-2 Error total calculation circuit 57 _{1-1 to} 57 _8-8 Processor element 58 _{1-1 to} 58 _8-32 Side register 95,968 8-step delay adjustment circuit 97 One-step delay adjustment Circuit 98 Reference Signs List 101 Switch 102, 103 Addition circuit 104-106 Small value selection circuit 107-109 Minimum value detection circuit 110 First field field prediction / 16 × 8 prediction vector calculation circuit 111 Frame prediction / 16 × 16 prediction vector calculation circuit 112 Second field Field prediction / 16 × 8 prediction vector calculation circuit 113 Optimum vector selection circuit 117 Motion compensation prediction circuit 118 DCT transformation circuit 119 Quantization circuit 121 Variable length coding circuit 124 Motion vector dense search circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 １画面分の入力画像を所定の大きさのブ
ロックに分割するとともに、該ブロック毎に参照画像の
探索範囲を設定し、該ブロック毎に、該参照画像からの
該入力画像の動きベクトルを該ブロックに対して設定さ
れた該探索範囲内から検出する動きベクトル検出装置に
おいて、 少なくとも該探索範囲分の該参照画像の画像データを記
憶する参照画像記憶手段と、 該参照画像記憶手段に記憶された該参照画像の画像デー
タを用いて、動きベクトルの検出対象となる該ブロック
内の入力画像に対する動きベクトルを探索する動きベク
トル探索手段と、 動きベクトルの検出対象となる該ブロックが隣のブロッ
クに移る毎に、該参照画像記憶手段に記憶されている探
索範囲分の該参照画像の画像データの一部を更新し、該
参照画像記憶手段を新たに動きベクトルの検出対象とな
る該ブロックに対する探索範囲分の該参照画像の画像デ
ータを記憶した状態とする追加書込手段と、 画面の一方の端部側の該ブロックが動きベクトルの検出
対象のブロックとなって該探索範囲の一部が該画面の一
方の端部からはみ出し、該参照画像記憶手段に記憶され
ている探索範囲分の該参照画像の画像データの一部を更
新するための該参照画像の画像データがないとき、該画
面の一方の端部からはみ出した該探索範囲の一部が該画
面の他方の端部に移ったものとして、該画面の他方の端
部に移った該探索範囲の一部内の該参照画像の画像デー
タを該参照画像記憶手段に記憶されている探索範囲分の
該参照画像の画像データの一部を更新するための追加書
込データとするように、該追加書込手段を制御する追加
書込制御手段と、 該追加書込制御手段の制御によって該参照画像記憶手段
での追加書込データとなった該参照画像の画像データに
よる該動きベクトル探索手段の探索結果を無効とするよ
うに、該動きベクトル探索手段の探索結果に制限を加え
る探索範囲制限手段とを備えたことを特徴とする動きベ
クトル検出装置。1. An input image for one screen is divided into blocks of a predetermined size, a search range of a reference image is set for each block, and a search range of the input image from the reference image is set for each block. In a motion vector detecting device for detecting a motion vector from within the search range set for the block, reference image storage means for storing at least image data of the reference image for the search range, and reference image storage means A motion vector searching means for searching for a motion vector for an input image in the block for which a motion vector is to be detected using the image data of the reference image stored in the block; Every time the process moves to a block of the reference image storage unit, a part of the image data of the reference image for the search range stored in the reference image storage unit is updated. Additional writing means for storing the image data of the reference image for the search range for the block for which a motion vector is to be newly detected, and the block at one end of the screen for detecting the motion vector. In order to update a part of the image data of the reference image corresponding to the search range stored in the reference image storage unit, a part of the search range protrudes from one end of the screen as a target block. When there is no image data of the reference image, the part of the search range that protrudes from one end of the screen moves to the other end of the screen and moves to the other end of the screen. The image data of the reference image in a part of the search range is set as additional write data for updating a part of the image data of the reference image in the search range stored in the reference image storage unit. Control the additional writing means An additional writing control unit that invalidates a search result of the motion vector searching unit based on image data of the reference image that has become additional writing data in the reference image storage unit under the control of the additional writing control unit. And a search range limiting means for limiting a search result of the motion vector searching means. 【請求項２】 １画面分の入力画像を所定の大きさのブ
ロックに分割するとともに、該ブロック毎に参照画像の
探索範囲を設定し、該ブロック毎に、該参照画像からの
該入力画像の動きベクトルを該ブロックに対して設定さ
れた該探索範囲内から検出する動きベクトル検出装置に
おいて、 フレーム構造の該入力画像の動きベクトルを検出する第
１のモードと、フィールド構造の該入力画像の動きベク
トルを検出する第２のモードとが設定可能であって、 該第１のモードでは、該ブロック内の該入力画像の第１
フィールドの画像データを第１のテンプレートデータと
して、第２フイールドの画像データを第２のテンプレー
トデータとし、また、該第２のモードでは、該ブロック
の上半分の領域の該入力画像の画像データを第１のテン
プレートデータとして、下半分の該入力画像の画像デー
タを第２のテンプレートデータとするデータ切換手段
と、 該探索範囲内の参照画像の第１フィールドの画像データ
を第１のサーチエリアデータとし、第２フィールドの画
像データを第２のサーチエリアデータとするデータ分配
手段と、 該第１のテンプレートデータの該第１のサーチエリアデ
ータからの第１の予測誤差と、該第１のテンプレートデ
ータの該第２のサーチエリアデータからの第２の予測誤
差と、該第２のテンプレートデータの該第１のサーチエ
リアデータからの第３の予測誤差と、該第２のテンプレ
ートデータの該第２のサーチエリアデータからの第４の
予測誤差とを夫々算出する予測誤差算出手段と、 該第１のモードでは、該第１〜該第４の予測誤差からフ
レーム予測とフィールド予測との最適なベクトルとその
予測誤差とを求め、該第２のモードでは、該第１〜該第
４の予測誤差からフィールド予測と該上下半分毎の予測
との最適ベクトルとその予測誤差とを求める予測誤差比
較手段とを備えたことを特徴とする動きベクトル検出装
置。2. An input image for one screen is divided into blocks of a predetermined size, a search range of a reference image is set for each block, and a search range of the input image from the reference image is set for each block. A motion vector detecting device for detecting a motion vector from within the search range set for the block, a first mode for detecting a motion vector of the input image having a frame structure, and a motion of the input image having a field structure. A second mode for detecting a vector can be set, and in the first mode, a first mode of the input image in the block is set.
The field image data is used as the first template data, the second field image data is used as the second template data, and in the second mode, the image data of the input image in the upper half area of the block is used. Data switching means for using, as the first template data, image data of the lower half of the input image as second template data; image data of a first field of a reference image within the search range as first search area data Data distribution means for using image data of a second field as second search area data; a first prediction error of the first template data from the first search area data; A second prediction error of data from the second search area data, and a first search area of the second template data. Prediction error calculating means for calculating a third prediction error from the data and a fourth prediction error from the second search area data of the second template data, and in the first mode, From the first to fourth prediction errors, an optimum vector of frame prediction and field prediction and its prediction error are obtained. In the second mode, field prediction and field prediction are performed from the first to fourth prediction errors. A motion vector detecting device, comprising: a prediction error comparing means for obtaining an optimum vector for the prediction for each of the upper and lower halves and a prediction error thereof. 【請求項３】 入力画像の参照画像からの動きベクトル
を低精度で検出する動きベクトル粗探索手段と、該参照
画像での該動きベクトル粗探索手段で得られた該動きベ
クトルで決まる位置にある所定の大きさの領域からの動
きベクトルを高精度で検出する動きベクトル密探索手段
と、該動きベクトル密探索手段によって得られた該動き
ベクトルを用いて該参照画像から該入力画像への動き補
償予測を行なう動き補償予測手段と、該動きベクトル密
探索手段で得られた該動きベクトルと該動き補償予測手
段からの残差信号とを符号化する符号化手段とを備えた
動画像符号化装置において、 該動きベクトル粗検出手段として請求項１または２に記
載の動きベクトル検出装置を用いたことを特徴とする動
画像符号化装置。3. A motion vector coarse search means for detecting a motion vector from a reference image of an input image with low accuracy, and a position in the reference image determined by the motion vector obtained by the motion vector coarse search means. Motion vector dense search means for detecting a motion vector from a region of a predetermined size with high accuracy; and motion compensation from the reference image to the input image using the motion vector obtained by the motion vector dense search means A video encoding apparatus comprising: motion compensation prediction means for performing prediction; and encoding means for encoding the motion vector obtained by the motion vector dense search means and a residual signal from the motion compensation prediction means. 3. A moving picture coding apparatus according to claim 1, wherein the motion vector detecting apparatus according to claim 1 is used as the coarse motion vector detecting means.