JPH10222995A - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JPH10222995A JPH10222995A JP5576997A JP5576997A JPH10222995A JP H10222995 A JPH10222995 A JP H10222995A JP 5576997 A JP5576997 A JP 5576997A JP 5576997 A JP5576997 A JP 5576997A JP H10222995 A JPH10222995 A JP H10222995A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- memory cells
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
性記憶装置を実現する。 【解決手段】ワード線単位でページデータの読み出しを
行い、ページ読み出しデータ内に所定個数以内のエラー
ビットが存在する場合に、エラービットを訂正するエラ
ー訂正手段(20、30)を備え、ワード線単位のペー
ジプログラムにおいて、所定回数のプログラム/ベリフ
ァイ動作を繰り返し行った後にプログラム未終了メモリ
セルが存在する場合に、当該プログラム未終了メモリセ
ルの個数をカウント回路40で計数し、当該個数がエラ
ー訂正可能な前記所定個数以内のエラービットである場
合に、プログラム未終了メモリセルを残したままデータ
プログラムを終了し、当該エラービットを前記エラー訂
正手段により救済する。したがって、ごくまれに存在す
る非常にプログラムの遅いメモリセルに律速されること
なく、高速にデータプログラムが可能となる。
Description
プログラムが可能な半導体不揮発性記憶装置に係り、特
にデータプログラムおよび消去の高速化に関するもので
ある。
R型フラッシュメモリ等の半導体不揮発性記憶装置にお
いては、選択するワード線に接続されたすべてのメモリ
セル一括にデータプログラムが行われる。すなわち、ワ
ード線単位でページプログラムが行われる。
ND型、DINOR型フラッシュメモリにおける、メモ
リアレイ構造を示す図である。
接続されたNAND列1本に4個のメモリセルが接続さ
れた場合のNAND型フラッシュメモリアレイを示す図
である。図7(a)において、BLはビット線を示し、
ビット線BLに2個の選択トランジスタタST1〜ST
2、および4個のメモリセルMT1〜MT4が直列接続
されたNAND列が接続されている。選択トランジスタ
タST1〜ST2はそれぞれ選択ゲート線SL1,SL
2により制御され、またメモリセルMT1〜MT4はそ
れぞれワード線WL1〜WL4により制御される。
に接続された副ビット線1本に4個のメモリトランジス
タが接続された場合のDINOR型フラッシュメモリア
レイを示す図である。図7(b)において、MBLは主
ビット線、SBLは副ビット線をそれぞれ示し、主ビッ
ト線MBLおよび副ビット線SBLは、選択ゲート線S
Lにより制御される選択トランジスタST1を介して作
動的に接続される。副ビット線SBLは、4本のワード
線WL1〜WL4と交差し、各交差位置には4個のメモ
リセルMT1〜MT4が配置されている。
体不揮発性記憶装置においては、データの書き換えは、
所定のブロック単位(たとえば64Kバイト程度)でデ
ータの消去を行った後、当該消去ブロックのメモリセル
に対してデータプログラムが行われる。
リにおける、メモリアレイ構造およびデータ消去時のバ
イアス条件を示す図である。
は、便宜上、4本のワード線WL1〜WL4と4本のビ
ット線BL1〜BL4との格子位置にメモリセルMT1
1〜MT44がマトリクス配置されている。
おいて、データ消去動作について説明する。データ消去
は、図8に示すように、消去ブロックメモリアレイ内の
すべてのワード線WL1〜WL4を接地レベル(0V)
に、すべてのビット線BL1〜BL4をフローティング
状態とし、共通ソース線VSSに高電圧(たとえば12
V)の消去電圧パルスを印加する。その結果、データプ
ログラム時に各メモリセルに蓄積されていた電子がソー
ス側からトンネル電流により引き抜かれて、各メモリセ
ルのしきい値電圧Vthは、データプログラム状態の6
V〜7Vから消去状態の2V〜3Vに遷移する。
AND型、DINOR型フラッシュメモリ等のようなワ
ード線セクタを単位としたページプログラムを行う半導
体不揮発性記憶装置においては、データのプログラムは
選択ワード線に接続されたすべてのメモリセル一括にデ
ータプログラムを行う。しかし、選択ワード線に接続さ
れた各メモリセルは、製造プロセスに起因するサイズ等
のバラツキのため、それぞれプログラム速度に差が生じ
る。
たメモリセル間のプログラム速度の差を示す図である。
図9において、横軸はtPROG(プログラム時間)、
すなわち各メモリセルのプログラム必要時間を表わして
いる。また、縦軸はN(メモリセル個数)、すなわち横
軸tPROG(プログラム時間)に対応したメモリセル
個数の分布頻度を表わしている。
メモリ等のようなワード線セクタを単位としたページプ
ログラムを行う半導体不揮発性記憶装置においては、メ
モリセル間でプログラム必要時間tPROGに分布が生
じる。このようなプログラム速度のバラツキを考慮し
て、一般的なNAND型フラッシュメモリ等において
は、プログラム時のしきい値電圧Vthの分布を狭く抑
える観点から、プログラム動作がベリファイ動作を介し
て行われ、かつ当該プログラム/ベリファイ動作をプロ
グラム終了メモリセルから順次プログラム禁止にしてす
べてのメモリセルのプログラムが終了するまで繰り返し
行う、いわゆるビット毎ベリファイ動作が行われる。
リセルの場合、プログラム必要時間tPROGは図中t
0であるが、プロセス等のバラツキ要因から非常に長い
プログラム必要時間tPROG、たとえば図中t1以上
を要するメモリセルがごくまれに存在する場合がある。
このような場合、ごくまれに存在するプログラムの遅い
メモリセルのために、上述したプログラム/ベリファイ
動作の回数も、たとえば100回以上と非常に多くな
り、その結果、ページプログラムを終了するのに要する
時間も非常に長くなる。
シュメモリ等のようなワード線セクタを単位としたペー
ジプログラムを行う半導体不揮発性記憶装置における、
データプログラム時のシーケンスフローを示す図であ
る。以下、図6のシーケンスフローについて、順を追っ
て説明する。
ムが開始され、最初にステップSF2でページプログラ
ムデータがメモリアレイ内の各ビット線毎に設けられた
データラッチ回路に転送される。次に、ステップSF3
でプログラムベリファイ回数Kが0にリセットされ、プ
ログラムパルスを印加するプログラム動作(ステップS
F4)、およびベリファイ読み出し後に再プログラムデ
ータを自動設定するベリファイ読み出し動作(ステップ
SF5)が連続して行われる。次に、ステップSF6で
すべてのメモリセルのプログラムが終了したかどうかの
終点検出が、再プログラムデータ内に少なくとも1個以
上のプログラム未終了メモリセルが残っているか否かを
調べることにより行われる。
検出ができた場合には、データプログラムを完了する
(ステップSF9)。一方、全ビットプログラム終了の
終点検出ができなかった場合には、さらにプログラムベ
リファイ回数Kがインクリメントされ(ステップSF
7)、Kが予め設定された所定回数k0(たとえば10
0回程度)未満であるかどうかが調べられる(ステップ
SF8)。そしてKがk0未満である場合には、上述し
たステップSF4〜ステップSF8のシーケンスフロー
が繰り返し行われ、Kがk0に到達した時点でデータプ
ログラム失敗と判断される(ステップSF10)。
は、ごくまれに存在するプログラムの遅いメモリセルの
ために、従来のNAND型フラッシュメモリ等の場合た
とえば100回以上と非常に多くなり、その結果、ペー
ジプログラムを終了するのに要する時間も非常に長くな
っていた。
等のような半導体不揮発性記憶装置においては、データ
の書き換えは、所定のブロック単位(たとえば64Kバ
イト程度)でデータ消去を行った後、当該ブロック単位
でデータプログラムを行う。しかし、消去ブロック単位
内の各メモリセルは、製造プロセスに起因するサイズ等
のバラツキのため、それぞれ消去速度に差が生じる。
セル間の消去速度の差を示す図である。図11におい
て、横軸はterase(消去時間)、すなわち各メモ
リセルの消去必要時間を表わしている。また、縦軸はN
(メモリセル個数)、すなわち横軸terase(消去
時間)に対応したメモリセル個数の分布頻度を表わして
いる。
メモリ等のような所定のブロック単位でデータ消去を行
う半導体不揮発性記憶装置においては、メモリセル間で
消去必要時間teraseに分布が生じる。このような
消去速度のバラツキを考慮して、一般的なNOR型フラ
ッシュメモリにおいては、消去動作がベリファイ動作を
介して行われ、かつ当該消去/ベリファイ動作を消去ブ
ロック内のすべてのメモリセルのデータ消去が終了する
まで繰り返し行われる。
モリセルの場合、消去必要時間teraseは図中t0
であるが、プロセス等のバラツキ要因から非常に長い消
去必要時間terase、たとえば図中t1以上を要す
るメモリセルがごくまれに存在する場合がある。このよ
うな場合、ごくまれに存在する消去の遅いメモリセルの
ために、上述した消去/ベリファイ動作の回数も、たと
えば100回〜1000回以上と非常に多くなり、その
結果、消去動作を終了するのに要する時間も非常に長く
なり、ひいてはデータの書き換えに要する時間も長くな
る。さらに、ごくまれに存在する消去の遅いメモリセル
のために消去/ベリファイ動作の回数が非常に多くなる
と、消去の速いメモリセルが過剰消去されて当該メモリ
セルのしきい値電圧Vthがデプレーション状態(Vt
h<0)となって、誤動作の原因となる。
ュメモリ等のような所定のブロック単位でデータの書き
換えを行う半導体不揮発性記憶装置における、データ消
去およびその後のデータプログラム時のシーケンスフロ
ーを示す図である。以下、図12のシーケンスフローに
ついて、順を追って説明する。
れ、ステップSF22で消去ベリファイ回数Kを最初の
1に設定して消去パルスを印加する消去動作(ステップ
SF23)、およびベリファイ読み出し動作(ステップ
SF24)が連続して行われる。ステップSF24のベ
リファイ読み出し動作の結果、ブロック内のすべてのメ
モリセルの消去終了の終点検出ができた場合には(ステ
ップSF25)、データ消去を完了して、ステップSF
101のデータプログラム動作が開始される。
出し動作の結果、ブロック内のすべてのメモリセルの消
去終了の終点検出ができなかった場合には(ステップS
F25)、ステップSF26において、消去ベリファイ
回数Kがあらかじめ設定された所定回数K0(たとえば
100〜1000回程度)未満であるか否かが調べられ
る。その結果、消去ベリファイ回数Kが設定回数K0未
満である場合には、さらに消去ベリファイ回数Kがイン
クリメントされて(ステップSF27)、上述したステ
ップSF23〜SF27のシーケンスフローが繰り返し
行われる。そして、消去ベリファイ回数Kが設定回数K
0に到達した時点でデータ消去失敗と判断される(ステ
ップSF28)。
消去終了の終点検出ができた場合には、引き続いてデー
タプログラムが開始される。まず、ステップSF101
でメモリセルのアドレス番地Ar−NOを最初の1に設
定して、当該メモリセルに対してデータ内容に応じてデ
ータプログラムが行われ(ステップSF102)、アド
レス番地Ar−NOが最終アドレス番地があるか否かが
調べられる(ステップSF103)。その結果、アドレ
ス番地Ar−NOが最終アドレス番地でない場合には、
さらにアドレス番地Ar−NOがインクリメントされて
(ステップSF104)、上述したステップSF102
〜SF104のシーケンスフローが繰り返し行われる。
そして、アドレス番地Ar−NOが最終アドレス番地に
到達した時点でデータプログラムが完了する(ステップ
SF105)。
の消去ベリファイ回数K0は、ごくまれに存在する消去
の遅いメモリセルのために、従来のNOR型フラッシュ
メモリ等の場合たとえば100回〜1000回程度と非
常に多くなり、その結果、消去動作を終了するのに要す
る時間も非常に長くなり、ひいてはデータの書き換えに
要する時間も長くなっていた。さらには、上記消去の遅
いメモリセルのために消去の速いメモリセルが過剰消去
されて、誤動作の原因となっていた。
のであり、その目的は、データプログラムおよびデータ
消去を高速に行うことができ、データの書き換えを高速
に行うことが可能で、さらには過剰消去メモリセルの発
生を防止でき、信頼性の向上を図れる半導体不揮発性記
憶装置を提供することにある。
め、本発明は、電気的にデータの処理が行われるメモリ
セルがマトリクス配置された半導体不揮発性記憶装置で
あって、複数ビットデータ内に所定個数以内のエラービ
ットが存在する場合に当該エラービットを訂正するエラ
ー訂正手段と、前記複数ビットデータを単位としたデー
タの処理を当該複数単位のメモリセルに対して行い、デ
ータの処理後に当該データ処理未終了メモリセルの個数
を計数する手段と、前記データ処理未終了メモリセルの
個数が前記所定個数以内のエラービットである場合に、
当該データ処理未終了メモリセルを残したままデータの
処理を終了し、当該エラービットを前記エラー訂正手段
に救済させる手段とを備えている。
ラムが行われるメモリセルがマトリクス配置された半導
体不揮発性記憶装置であって、複数ビットデータを単位
としてデータの読み出しを行い、当該複数ビットデータ
内に所定個数以内のエラービットが存在する場合に当該
エラービットを訂正するエラー訂正手段と、前記複数ビ
ットデータを単位としたデータプログラムを当該複数単
位のメモリセルに対して行い、データプログラム後にプ
ログラム未終了メモリセルの個数を計数する手段と、前
記プログラム未終了メモリセルの個数が前記所定個数以
内のエラービットである場合に、当該プログラム未終了
メモリセルを残したままデータプログラムを終了し、当
該エラービットを前記エラー訂正手段に救済させる手段
とを備えている。
グラムデータを各ビット線毎に設けられたデータラッチ
回路に転送し、当該データに従って選択されたセクタの
メモリセル一括に電気的にデータプログラムが行われる
メモリセルがマトリクス配置された半導体不揮発性記憶
装置であって、選択されたセクタのメモリセル単位でペ
ージデータの読み出しを行い、当該ページ読み出しデー
タ内に所定個数以内のエラービットが存在する場合に当
該エラービットを訂正するエラー訂正手段と、前記ペー
ジプログラムデータに従ったデータプログラムがベリフ
ァイ読み出し動作を介して複数回のプログラム動作を繰
り返し行うことによりなされ、各プログラム動作毎にプ
ログラム未終了メモリセルが存在するか否かを検知する
手段と、所定回数のプログラム動作を繰り返し行った後
にプログラム未終了メモリセルが存在する場合に、当該
プログラム未終了メモリセルの個数を計数する手段と、
前記プログラム未終了メモリセルの個数が前記所定個数
以内のエラービットである場合に、当該プログラム未終
了メモリセルを残したままデータプログラムを終了し、
当該エラービットを前記エラー訂正手段に救済させる手
段とを備えている。
プログラムすべき正規データよりエラー検査コードを発
生する手段と、前記正規データを記録するための正規メ
モリアレイ部と前記エラー検査コードを記録するための
パリティメモリアレイ部とから構成されたメモリアレイ
と、前記正規データとエラー検査コードにより合成され
たページプログラムデータを前記メモリアレイにページ
プログラムする手段と、前記ページプログラムデータの
データ読み出し時に、読み出した正規データとエラー検
査コードによりデータプログラム時のエラービットを訂
正する手段とを備えている。
モリセルの検知手段は、各プログラム動作後のベリファ
イ読み出し動作毎に、プログラムが終了したメモリセル
の接続されたデータラッチ回路にラッチされているデー
タを順次反転させて再プログラムデータを自動設定する
手段と、前記再プログラムデータの自動設定後に、プロ
グラム未終了のデータがラッチされているデータラッチ
回路が少なくとも1個以上存在するか否かを検出する終
点検出手段とを備えている。
ば、所定回数のデータ処理、たとえばプログラム動作を
繰り返し行った後にプログラム未終了メモリセルが存在
しても、当該プログラム未終了メモリセルの個数がエラ
ー訂正手段により訂正可能な所定個数以内のエラービッ
トである場合には、プログラム未終了メモリセルを残し
たままデータプログラムを終了する。したがって、ごく
まれに存在する非常にプログラムの遅いメモリセルに律
速されることなく、高速にデータプログラムが可能とな
る。
よびプログラムを行うことによりデータの書き換えが可
能なメモリセルがマトリクス配置された半導体不揮発性
記憶装置であって、複数ビットデータを単位としてデー
タの読み出しを行い、当該複数ビットデータ単位内に所
定個数以内のエラービットが存在する場合に当該エラー
ビットを訂正するエラー訂正手段と、少なくとも1単位
以上の前記複数ビットデータ単位のメモリセルに対して
データ消去を行い、データ消去後に当該各複数ビットデ
ータ単位内の消去未終了メモリセルの個数を計数する手
段と、前記消去未終了メモリセルの個数が前記所定個数
以内のエラービットである場合に、当該消去未終了メモ
リセルを残したままデータプログラムを行い、当該エラ
ービットをデータ読み出し時に前記エラー訂正手段に救
済させる手段とを備えている。
よびプログラムを行うことによりデータの書き換えが可
能なメモリセルがマトリクス配置された半導体不揮発性
記憶装置であって、複数ビットデータを単位としてデー
タの読み出しを行い、当該複数ビットデータ単位内に所
定個数以内のエラービットが存在する場合に当該エラー
ビットを訂正するエラー訂正手段と、少なくとも1単位
以上の前記複数ビットデータ単位のメモリセルに対する
データ消去を、ベリファイ読み出し動作を介して複数回
の消去電圧パルスを繰り返し印加して行い、各消去動作
毎に消去未終了メモリセルが存在するか否かを検知する
手段と、所定回数の消去動作を繰り返し行った後に消去
未終了メモリセルが存在する場合に、各複数ビットデー
タ単位内の消去未終了メモリセルの個数を計数する手段
と、前記消去未終了メモリセルの個数が前記所定個数以
内のエラービットである場合に、当該消去未終了メモリ
セルを残したままデータプログラムを行い、当該エラー
ビットをデータ読み出し時に前記エラー訂正手段に救済
させる手段とを備えている。
プログラムすべき正規データよりエラー検査コードを発
生する手段と、前記正規データを記録するための正規メ
モリアレイ部と前記エラー検査コードを記録するための
パリティメモリアレイ部とから構成されたメモリアレイ
と、前記正規データとエラー検査コードにより合成され
た前記複数ビットデータ単位のプログラムデータをデー
タ消去後の前記メモリアレイにプログラムする手段と、
前記複数ビットデータ単位のデータ読み出し時に、読み
出した正規データとエラー検査コードによりデータプロ
グラム時のエラービットを訂正する手段とを備えてい
る。
モリセルの計数手段は、一定のクロックパルスに同期し
たカラムデコーダの動作によりページ読み出しし、当該
ページ読み出しデータを順次計数回路にシフト転送して
プログラム未終了のデータの個数をカウントする。
ば、所定回数の消去動作を繰り返し行った後に消去未終
了メモリセルが存在しても、当該消去未終了メモリセル
の個数がエラー訂正手段により訂正可能な所定個数以内
のエラービットである場合には、消去未終了メモリセル
を残したままデータプログラムが行われる。したがっ
て、ごくまれに存在する非常に消去の遅いメモリセルに
に律速されることなく、高速にデータプログラムが可能
となり、ひいてはデータの書き換えを高速に行うことが
できる。さらには、消去の速いメモリセルが過剰消去さ
れることを防止でき、信頼性の高い半導体不揮発性記憶
装置を実現することができる。
ばNAND型フラッシュメモリの具体的な構成例を示す
図である。
メモリ本体10は、メモリアレイ部11、ローデコーダ
12、各ビット線毎に設けられたデータラッチ回路群1
3、カラム選択部14、再プログラムデータ自動設定回
路群15および終点検出回路16等から構成されてい
る。
1aとパリティメモリアレイ11bから構成されてい
る。正規メモリアレイ11aにはn本(通常は512バ
イト程度)の正規ビット線B1 〜Bnが配線され、パリ
ティメモリアレイ11bにはj本(通常は10バイト程
度)のパリティビット線b1 〜bjが配線されている。
なお、図中はワード線Wmを選択して、正規メモリセル
MT1〜MTnおよびパリティメモリセルmT1〜mT
jに対してページプログラムを行う場合を図示してい
る。
ッチ回路SA1〜SAnおよびパリティデータラッチ回
路sA1〜sAjから構成され、カラム選択部14は正
規カラム選択部14aおよびパリティカラム選択部14
bから構成されている。カラム選択部14はデータ転送
クロック信号φCLに同期して作動し、正規データラッ
チ回路SA1〜SAnおよびパリティデータラッチ回路
sA1〜sAjにページプログラムデータをシフト転送
し、またデータラッチ回路からページデータの読み出し
を行う。
は、各正規データラッチ回路SA1〜SAnおよびパリ
ティデータラッチ回路sA1〜sAj毎に対応して設け
られた自動設定回路15S−1〜15S−n、15s−
1〜15s−jにより構成されている。自動設定回路1
5S−1〜15S−n、15s−1〜15s−jは、各
プログラム動作後のベリファイ読み出し動作毎に、プロ
グラムが終了したメモリセルの接続されたデータラッチ
回路にラッチされているデータを順次反転させて再プロ
グラムデータを自動設定する。
回路SA1〜SAnおよびパリティデータラッチ回路s
A1〜sAj毎に設けられたトランジスタT1〜Tnお
よびTp1〜Tpj、並びにトランジスタTset、お
よび反転回路INV1により構成されている。各トラン
ジスタT1〜TnおよびT1〜Tjのゲート電極がそれ
ぞれの正規データラッチ回路SA1〜SAnおよびパリ
ティデータラッチ回路sA1〜sAjの反転出力に、ソ
ース電極が接地電位に、ドレイン電極が共通接続されて
おり、プログラム未終了セルが存在して少なくとも1個
以上のデータラッチ回路の反転出力がハイレベルである
場合に、共通接続された終点検出電位Vaが接地電位と
なり、反転回路INV1により終点検出信号ENDou
tがハイレベルとして出力される。またトランジスタT
setは、終点検出電位Vaを予めVCCレベルにプリ
チャージするために設けられ、終点検出に先だってプリ
チャージ信号φsetにより駆動される。
20は、データ入力回路21とエラー検査コード発生回
路22とにより構成される。データ入力回路21は正規
入力データ[Din]1 〜n をエラー検査コード発生回
路22に入力し、エラー検査コード(パリティ入力デー
タ)[Cin]1 〜j を発生する。正規入力データ[D
in]1 〜n およびエラー検査コード[Cin]1 〜j
により合成されるページプログラムデータは、データ転
送クロック信号φCLに同期して、それぞれ正規データ
ラッチ回路SA1〜SAnおよびパリティデータラッチ
回路sA1〜sAjにシフト転送され、対応する正規メ
モリセルおよびパリティメモリセルにページプログラム
される。
30は、エラー検査回路31とデータ訂正回路32とに
より構成される。エラー検査回路31は、ページ読み出
しした正規出力データ[Dout]1 〜n およびエラー
検査コード(パリティ出力データ)[Cout]1 〜j
により、データ復調コード[S]1 〜j を発生する。デ
ータ訂正回路32は、正規出力データ[Dout]1 〜
n およびデータ復調コード[S]1 〜j により、ページ
読み出しデータ内に所定個数(たとえば1ビット)以内
のエラービットが存在する場合にこれを訂正し、訂正後
の正しい正規出力データ[DATA]1 〜n を出力す
る。
カウント回路40は、所定回数のプログラムベリファイ
回数(たとえば10回程度)を繰り返した後にプログラ
ム未終了メモリセルが存在して終点検出できなかった場
合、つまり少なくとも1個以上のデータラッチ回路の出
力がローレベルである場合に、以下のようにプログラム
未終了メモリセルの個数を計数する。すなわち、基本デ
ータ転送クロック信号φCLに同期したベリファイペー
ジ読み出しデータDATAverの反転回路INV2の
出力DATAver’をシフト入力し、最後にチェック
信号φCHKの入力に応じてプログラム未終了メモリセ
ルの個数を計数する。
反転回路INV1の出力信号φCHKをハイレベルで入
力すると、プログラム未終了メモリセルがあるものとし
て、プログラム未終了メモリセルの個数の計数を開始す
るようにチェック信号φCHKをカウント回路40に出
力する。
チェック信号φCNTがハイレベルに切り換わったなら
ば、プログラム未終了のセルが1つ以上あるものとし
て、図示しない制御系に出力する。本実施形態の場合、
判定回路60は、たとえばフリップフロップにより構成
される。
おけるエラー訂正手段において、1ビットエラーに対処
できる正規データビット数nとパリティデータビット数
(エラー検査ビット数)jとの関係を示す図である。
回路22、エラー検査回路31、およびデータ訂正回路
32については、本発明の骨子と直接関係しないため、
ここでは詳述しない。しかし図2によれば、512ビッ
トの正規データビット数には10ビットのエラー検査ビ
ット数が必要であり、したがって一般的な512ビット
の正規入力データ[Din]1 〜n には10ビットのエ
ラー検査コード[Cin]1 〜j を発生させる必要があ
る。
おける、データプログラム時のシーケンスフローを示す
図である。以下、図3のシーケンスフローについて、図
1の構成例等を参照しながら順を追って説明する。
れ、最初にデータ入力回路21を介して入力された正規
入力データ[Din]1 〜n に基づき、エラー検査コー
ド発生回路22によりエラー検査コード[Cin]1 〜
j が発生される(ステップS2)。そして、正規入力デ
ータ[Din]1 〜n およびエラー検査コード[Ci
n]1 〜j は正規カラム選択14aおよびパリティカラ
ム選択14bに入力され、合成したページプログラムデ
ータがメモリアレイ内の各ビット線毎に設けられた正規
データラッチ回路SA1〜SAnおよびパリティデータ
ラッチ回路sA1〜sAjに転送される(ステップS
3)。
ステップS4でプログラムベリファイ回数Kが0にリセ
ットされ、プログラムパルスを印加するプログラム動作
が行われ(ステップS5)、ベリファイ読み出し後に、
自動設定回路15S−1〜15S−n、15s−1〜1
5s−jにおいてプログラム終了メモリセルの正規デー
タラッチ回路SA1〜SAnおよびパリティデータラッ
チ回路sA1〜sAj内のデータを順次反転させて再プ
ログラムデータを自動設定するベリファイ読み出し動作
(ステップS6)が連続して行われる。
よび未終了判定回路50において、すべてのメモリセル
のプログラムが終了したかどうかの終点検出が、再プロ
グラムデータ内に少なくとも1個以上のプログラム未終
了メモリセルに対応するデータが残っているか否かを調
べることにより行われる。
検出ができた場合には、データプログラムを完了する
(ステップS12)。しかし、全ビットプログラム終了
の終点検出ができなかった場合には、さらにプログラム
ベリファイ回数Kがインクリメントされて(ステップS
8)、Kが予め設定された所定回数k0(たとえば10
回程度)未満であるかどうかが調べられる(ステップS
9)。そしてKがk0未満である場合には、上述したス
テップS5〜S9のシーケンスフローが繰り返し行わ
れ、Kがk0に到達した時点でステップS10に進む。
路内のデータがページ読み出しされて、プログラム未終
了メモリセルの個数がカウント回路40でカウントされ
る。次に、ステップS11おいて、計数したプログラム
未終了メモリセルの個数がエラー訂正可能な所定個数
(たとえば1個)以内であるかどうかが調べられる。そ
の結果、プログラム未終了メモリセルの個数がエラー訂
正可能な所定個数以内である場合にはデータプログラム
を完了し(ステップS12)、所定個数を超えている場
合にはデータプログラム失敗と判断される(ステップS
13)。
グラムが行われた本発明の半導体不揮発性記憶装置にお
いては、データ読み出し時に、エラー検査回路31およ
びデータ訂正回路32とによりプログラム未終了メモリ
セルのエラー訂正がなされ、正しい正規データ[DAT
A]1 〜n が読み出される。
る半導体不揮発性記憶装置によれば、所定回数のプログ
ラム動作を繰り返し行った後にプログラム未終了メモリ
セルが存在しても、当該プログラム未終了メモリセルの
個数がエラー訂正手段により訂正可能な所定個数以内の
エラービットである場合には、プログラム未終了メモリ
セルを残したままデータプログラムを終了する。したが
って、ごくまれに存在する非常にプログラムの遅いメモ
リセルに律速されることなく、高速にデータプログラム
が可能となる。
ばNOR型フラッシュメモリの具体的な構成例を示す図
である。
本体を示し、メモリ本体100は、メモリアレイ部11
1、ローデコーダ112、各ビット線毎に設けられたデ
ータラッチ回路群113、カラム選択部114、再プロ
グラムデータ自動設定回路群115および終点検出回路
116等から構成されている。
111aとパリティメモリアレイ111bとから構成さ
れている。正規メモリアレイ111aにはn本(通常は
512バイト程度)の正規ビット線B1 〜Bnが配線さ
れ、パリティメモリアレイ111bにはj本(通常は1
0バイト程度)のパリティビット線b1 〜bjが配線さ
れている。なお、図中はワード線Wmを選択して、正規
メモリセルMT1〜MTnおよびパリティメモリセルm
T1〜mTjに対してページ読み出しを行う場合を図示
している。
ラッチ回路SA1〜SAnおよびパリティデータラッチ
回路sA1〜sAjから構成され、カラム選択部114
は正規カラム選択部114aおよびパリティカラム選択
部114bから構成されている。カラム選択部114は
データ転送クロック信号φCLに同期して作動し、正規
データラッチ回路SA1〜SAnおよびパリティデータ
ラッチ回路sA1〜sAjにページプログラムデータを
シフト転送し、またデータラッチ回路からワード線単位
のページデータの読み出しを行う。
は、各正規データラッチ回路SA1〜SAnおよびパリ
ティデータラッチ回路sA1〜sAj毎に対応して設け
られた自動設定回路115S−1〜115S−n、11
5s−1〜115s−jにより構成されている。自動設
定回路115S−1〜115S−n、115s−1〜1
15s−jは、各プログラム動作後のベリファイ読み出
し動作毎に、プログラムが終了したメモリセルの接続さ
れたデータラッチ回路にラッチされているデータを順次
反転させて再プログラムデータを自動設定する。
チ回路SA1〜SAnおよびパリティデータラッチ回路
sA1〜sAj毎に設けられたトランジスタT1〜Tn
およびTp1〜Tpj、並びにトランジスタTset、
および反転回路INV100により構成されている。各
トランジスタT1〜TnおよびTp1〜Tpjのゲート
電極がそれぞれの正規データラッチ回路SA1〜SAn
およびパリティデータラッチ回路sA1〜sAjの反転
出力に、ソース電極が接地電位に、ドレイン電極が共通
接続されており、消去未終了セルが存在して少なくとも
1個以上のデータラッチ回路の反転出力がハイレベルで
ある場合に、共通接続された終点検出電位Vaが接地電
位となり、反転回路INV1により終点検出信号END
outがハイレベルとして出力される。またトランジス
タTsetは、終点検出電位Vaを予めVCCレベルに
プリチャージするために設けられ、終点検出に先だって
プリチャージ信号φsetにより駆動される。
部120は、データ入力回路121とエラー検査コード
発生回路122とにより構成される。データ入力回路1
21は正規入力データ[Din]1 〜n をエラー検査コ
ード発生回路122に入力し、エラー検査コード(パリ
ティ入力データ)[Cin]1 〜j を発生する。正規入
力データ[Din]1 〜n およびエラー検査コード[C
in]1 〜j により合成されるワード線単位のページプ
ログラムデータは、データ転送クロック信号φCLに同
期して、それぞれ正規データラッチ回路SA1〜SAn
およびパリティデータラッチ回路sA1〜sAjにシフ
ト転送され、対応する正規メモリセルおよびパリティメ
モリセルに順次データプログラムされる。
部130は、エラー検査回路131とデータ訂正回路1
32とにより構成される。エラー検査回路131は、ペ
ージ読み出しした正規出力データ[Dout]1〜n お
よびエラー検査コード(パリティ出力データ)[Cou
t]1 〜j により、データ復調コード[S]1 〜j を発
生する。データ訂正回路132は、正規出力データ[D
out]1 〜n およびデータ復調コード[S]1 〜j に
より、ページ読み出しデータ内に所定個数(たとえば1
ビット)以内のエラービットが存在する場合にこれを訂
正し、訂正後の正しい正規出力データ[DATA]1 〜
n を出力する。
し、カウント回路140は、所定回数の消去ベリファイ
回数(たとえば10回〜数10回程度)を繰り返した後
に消去ブロック内の各ページ内に消去未終了メモリセル
が存在して終点検出できなかった場合、つまり各ページ
毎のベリファイ読み出し時に1個以上のデータラッチ回
路の出力がハイレベルである場合に、以下のように消去
未終了メモリセルの個数を計数する。すなわち、基本デ
ータ転送クロック信号φCLに同期したベリファイペー
ジ読み出しデータDATAverをシフト入力し、最後
にチェック信号φCHKの入力に応じて消去未終了メモ
リセルの個数を計数する。
0の反転回路INV100の出力信号φCHKをハイレ
ベルで入力すると、消去未終了メモリセルがあるものと
して、消去未終了メモリセルの個数の計数を開始するよ
うにチェック信号φCHKをカウント回路140に出力
する。
出力チェック信号φCNTがハイレベルに切り換わった
ならば、消去未終了のセルが1つ以上あるものとして、
図示しない制御系に出力する。本実施例の場合も、判定
回路160は、たとえばフリップフロップにより構成さ
れる。
ラー訂正手段において、1ビットエラーに対処できる正
規データビット数nとパリティデータビット数(エラー
検査ビット数)jとの関係は、第1実施例の場合と同様
に、図2に示すような関係である。
回路122、エラー検査回路131、およびデータ訂正
回路132については、本発明の骨子と直接関係しない
ため、ここでは詳述しない。しかし図2によれば、51
2ビットの正規データビット数には10ビットのエラー
検査ビット数が必要である。したがって、ワード線を5
12バイトページサイズとして128ページの64Kバ
イトデ消去ブロック単位が構成されている場合、各ペー
ジ毎で、512バイトの正規入力データ[Din]1 〜
n には10ビットのエラー検査コード[Cin]1 〜j
を発生させる必要がある。
おいてデータの書き換えを行う場合データ消去時のシー
ケンスフローを示す図である。また、図6は、その後の
データプログラム時のシーケンスフローを示す図であ
る。以下、図5および図6のシーケンスフローについ
て、図4の構成例等を参照しながら順を追って説明す
る。
ーについて説明する。ステップS21でデータ消去が開
始され、ステップS22で消去ベリファイ回数Kを最初
の1に設定して消去パルスを印加する消去動作(ステッ
プS23)、およびベリファイ読み出し動作(ステップ
S24)が連続して行われる。ステップS24のベリフ
ァイ読み出し動作の結果、ブロック内のすべてのメモリ
セルの消去終了の終点検出ができた場合には(ステップ
S25)、データ消去を完了する。
し動作の結果、ブロック内のすべてのメモリセルの消去
終了の終点検出ができなかった場合には(ステップS2
5)、ステップS26において、消去ベリファイ回数K
があらかじめ設定された所定回数K0(たとえば100
〜1000回程度)未満であるか否かが調べられる。そ
の結果、消去ベリファイ回数Kが設定回数K0未満であ
る場合には、さらに消去ベリファイ回数Kがインクリメ
ントされて(ステップS27)、上述したステップS2
3〜S27のシーケンスフローが繰り返し行われる。そ
して、消去ベリファイ回数Kが設定回数K0に到達した
時点で消去未終了メモリセルが存在するものとしてステ
ップS28の処理に移行する。
のページ番地Pg−NOをまず最初の1に設定して、デ
ータラッチ回路の消去データをページ読み出しして、消
去未終了メモリセルの個数がカウントされる(ステップ
S29)。
終了メモリセルの個数がエラー訂正可能ま所定個数(た
とえば1個)以内であるか否かが調べられる。その結
果、消去未終了メモリセルの個数がエラー訂正可能な所
定個数を超えてる場合にはデータ消去失敗と判断される
(ステップS34)。一方、消去未終了メモリセルの個
数がエラー訂正可能な所定個数以内である場合には、ペ
ージ番地Pg−NOが最終アドレス番地であるか否かが
調べられる(ステップS31)。そして、ページ番地P
g−NOが最終アドレス番地でない場合には、さらにペ
ージ番地Pg−NOがインクリメントされて(ステップ
S32)、上述したステップS29〜S32のシーケン
スフローが繰り返し行われる。そして、ページ番地Pg
−NOが最終ページ番地に到達した時点で、データ消去
完了と判断される(ステップS33)。
ンスフローについて説明する。データの消去が完了した
場合、(図3のステップS33)には、引き続いてデー
タプログラムが開始される(ステップS101)。ま
ず、ステップS102でブロック内のページ番地Pg−
NOをまず最初の1に設定して、当該ページの正規入力
データ[Din]1 〜n に基づき、エラー検査コード発
生回路22によりエラー検査コード[Cin]1 〜j が
発生される(ステッS103)。次に、当該ページ内で
メモリセルのアドレス番地Pg−NOを最初の1に設定
して(ステップS104)、当該メモリセルに対してデ
ータ内容に応じてデータプログラムが行われ(ステップ
S105)、アドレス番地Ar−NOが最終アドレス番
地であるか否かが調べられる(ステップS106)。そ
の結果、アドレス番地Ar−NOが最終アドレス番地で
ない場合には、さらにアドレス番地Ar−NOがインク
リメントされて(ステップS107)、上述したステッ
プS103〜S107のシーケンスフローが繰り返し行
われる。そして、アドレス番地Ar−NOが最終アドレ
ス番地に到達した時点で当該ページのデータプログラム
が完了する。
−NOが最終番地であるか否かが調べられる。その結
果、アドレス番地Pg−NOが最終番地でない場合に
は、さらにページ番地Pg−NOがインクリメントされ
て(ステップS109)、上述したステップS103〜
S109のシーケンスフローが繰り返し行われる。そし
て、アドレス番地Ar−NOが最終アドレス番地に到達
した時点で当該ページのデータプログラムが完了する
(S110)。
き換えが行われた本発明の半導体不揮発性記憶装置にお
いては、データ読み出し時に、エラー検査回路31およ
びデータ訂正回路32とにより消去未終了メモリセルの
エラー訂正がなされ、正しい正規データ[DATA]1
〜n が読み出される。
る半導体不揮発性記憶装置によれば、所定回数の消去動
作を繰り返し行った後に消去未終了メモリセルが存在し
ても、当該消去未終了メモリセルの個数がエラー訂正手
段により訂正可能な所定個数以内のエラービットである
場合には、消去未終了メモリセルを残したままデータプ
ログラムを行う。したがって、ごくまれに存在する非常
に消去の遅いメモリセルに律速されることなく、高速に
データプログラムが可能となり、ひいては、データの書
き換えを高速に行うことができる。さらには、消去の速
いメモリセルが過剰消去されることを防止でき、信頼性
の高い半導体不揮発性記憶装置を実現することができ
る。
高速にデータプログラムを行うこができる半導体不揮発
性記憶装置を実現することができる。
に行うことができ、データの書き換えを高速に行うこと
が可能で、さらには過剰消去メモリセルの発生を防止で
き、信頼性の向上を図れる半導体不揮発性記憶装置を実
現することができる。
実施例の構成例を示す図である。
訂正手段において、1ビットエラーに対処できる正規デ
ータビット数nとパリティデータビット数(エラー検査
ビット数)jとの関係を示す図である。
タプログラム時のシーケンスフローを示す図である。
実施例の構成例を示す図である。
タ消去時のシーケンスフローを示す図である。
タプログラム時のシーケンスフローを示す図である。
リにおける、メモリアレイ構造を示す図である。
メモリアレイ構造およびデータ消去時のバイアス条件を
示す図である。
グラムを行う半導体不揮発性記憶装置のメモリセル間の
プログラム速度の差を示す図である。
ログラムを行う半導体不揮発性記憶装置における、デー
タプログラム時のシーケンスフローを示す図である。
差を示す図である。
ータ書き換え時のシーケンスフローを示す図である。
ト線、Wm…選択ワード線、MT1〜MTn…正規メモ
リセル、mT1〜mTj…パリティメモリセル、SA1
〜SAn…正規データラッチ回路、sA1〜sAj…パ
リティデータラッチ回路、[Din]1 〜n …正規入力
データ、[Dout]1 〜n …正規出力データ、[DA
TA]1 〜n …エラー訂正後の正規出力データ、[Ci
n]1 〜j …入力エラー検査コード、[Cout]1 〜
j …出力エラー検査コード、[S]1 〜j …データ復調
コード、DATAver…ベリファイページ読み出しデ
ータ、φCL…データ転送クロック信号、φcheck
…チェック信号、φset…プリチャージ信号、END
out…終点検出信号、Va…終点検出電位、INV1
〜INV2,INV100…反転回路、10,100…
メモリ本体、11,111…メモリアレイ部、11a,
111a…正規メモリアレイ、11b,111b…パリ
ティメモリアレイ、12,112…ローデコーダ、1
3,113…データラッチ回路、14,114…カラム
選択部、14a,114a…正規カラム選択部、14
b,114b…パリティカラム選択部、15,115…
再プログラムデータ自動設定回路、16,116…終点
検出回路、20,120…データ入力部、21,121
…データ入力回路、22,122…エラー検査コード発
生回路、30,130…データ出力部、31,131…
エラー検査回路、32,132…データ訂正回路、4
0,140…カウント回路、50,150…未終了判定
回路、60,160…判定回路。
Claims (15)
- 【請求項1】 電気的にデータの処理が行われるメモリ
セルがマトリクス配置された半導体不揮発性記憶装置で
あって、 複数ビットデータ内に所定個数以内のエラービットが存
在する場合に当該エラービットを訂正するエラー訂正手
段と、 前記複数ビットデータを単位としたデータの処理を当該
複数単位のメモリセルに対して行い、データの処理後に
当該データ処理未終了メモリセルの個数を計数する手段
と、 前記データ処理未終了メモリセルの個数が前記所定個数
以内のエラービットである場合に、当該データ処理未終
了メモリセルを残したままデータの処理を終了し、当該
エラービットを前記エラー訂正手段に救済させる手段と
を備えた半導体不揮発性記憶装置。 - 【請求項2】 電気的にデータのプログラムが行われる
メモリセルがマトリクス配置された半導体不揮発性記憶
装置であって、 複数ビットデータを単位としてデータの読み出しを行
い、当該複数ビットデータ内に所定個数以内のエラービ
ットが存在する場合に当該エラービットを訂正するエラ
ー訂正手段と、 前記複数ビットデータを単位としたデータプログラムを
当該複数単位のメモリセルに対して行い、データプログ
ラム後にプログラム未終了メモリセルの個数を計数する
手段と、 前記プログラム未終了メモリセルの個数が前記所定個数
以内のエラービットである場合に、当該プログラム未終
了メモリセルを残したままデータプログラムを終了し、
当該エラービットを前記エラー訂正手段に救済させる手
段とを備えた半導体不揮発性記憶装置。 - 【請求項3】 セクタ単位のページプログラムデータを
各ビット線毎に設けられたデータラッチ回路に転送し、
当該データに従って選択されたセクタのメモリセル一括
に電気的にデータプログラムが行われるメモリセルがマ
トリクス配置された半導体不揮発性記憶装置であって、 選択されたセクタのメモリセル単位でページデータの読
み出しを行い、当該ページ読み出しデータ内に所定個数
以内のエラービットが存在する場合に当該エラービット
を訂正するエラー訂正手段と、 前記ページプログラムデータに従ったデータプログラム
がベリファイ読み出し動作を介して複数回のプログラム
動作を繰り返し行うことによりなされ、各プログラム動
作毎にプログラム未終了メモリセルが存在するか否かを
検知する手段と、 所定回数のプログラム動作を繰り返し行った後にプログ
ラム未終了メモリセルが存在する場合に、当該プログラ
ム未終了メモリセルの個数を計数する手段と、 前記プログラム未終了メモリセルの個数が前記所定個数
以内のエラービットである場合に、当該プログラム未終
了メモリセルを残したままデータプログラムを終了し、
当該エラービットを前記エラー訂正手段に救済させる手
段とを備えた半導体不揮発性記憶装置。 - 【請求項4】 上記セクタ単位はワード線単位である請
求項3記載の半導体不揮発性記憶装置。 - 【請求項5】 前記エラー訂正手段は、プログラムすべ
き正規データよりエラー検査コードを発生する手段と、 前記正規データを記録するための正規メモリアレイ部と
前記エラー検査コードを記録するためのパリティメモリ
アレイ部とから構成されたメモリアレイと、 前記正規データとエラー検査コードにより合成されたペ
ージプログラムデータを前記メモリアレイにページプロ
グラムする手段と、 前記ページプログラムデータのデータ読み出し時に、読
み出した正規データとエラー検査コードによりデータプ
ログラム時のエラービットを訂正する手段とを備えた請
求項3記載の半導体不揮発性記憶装置。 - 【請求項6】 前記プログラム未終了メモリセルの検知
手段は、各プログラム動作後のベリファイ読み出し動作
毎に、プログラムが終了したメモリセルの接続されたデ
ータラッチ回路にラッチされているデータを順次反転さ
せて再プログラムデータを自動設定する手段と、 前記再プログラムデータの自動設定後に、プログラム未
終了のデータがラッチされているデータラッチ回路が少
なくとも1個以上存在するか否かを検出する終点検出手
段とを備えた請求項3記載の半導体不揮発性記憶装置。 - 【請求項7】 前記プログラム未終了メモリセルの計数
手段は、一定のクロックパルスに同期したカラムデコー
ダの動作によりページ読み出しし、当該ページ読み出し
データを順次計数回路にシフト転送してプログラム未終
了のデータの個数をカウントする請求項3記載の半導体
不揮発性記憶装置。 - 【請求項8】 前記メモリセルがマトリクス配置された
メモリアレイは、複数のメモリセルが直列接続されたN
AND型構造をなす請求項3記載の半導体不揮発性記憶
装置。 - 【請求項9】 前記メモリセルがマトリクス配置された
メモリアレイは、NOR型構造をなし、 かつ主ビット線が作動的接続手段を介して複数の副ビッ
ト線に階層化されている請求項3記載の半導体不揮発性
記憶装置。 - 【請求項10】 電気的にデータの消去およびプログラ
ムを行うことによりデータの書き換えが可能なメモリセ
ルがマトリクス配置された半導体不揮発性記憶装置であ
って、 複数ビットデータを単位としてデータの読み出しを行
い、当該複数ビットデータ単位内に所定個数以内のエラ
ービットが存在する場合に当該エラービットを訂正する
エラー訂正手段と、 少なくとも1単位以上の前記複数ビットデータ単位のメ
モリセルに対してデータ消去を行い、データ消去後に当
該各複数ビットデータ単位内の消去未終了メモリセルの
個数を計数する手段と、 前記消去未終了メモリセルの個数が前記所定個数以内の
エラービットである場合に、当該消去未終了メモリセル
を残したままデータプログラムを行い、当該エラービッ
トをデータ読み出し時に前記エラー訂正手段に救済させ
る手段とを備えた半導体不揮発性記憶装置。 - 【請求項11】 電気的にデータの消去およびプログラ
ムを行うことによりデータの書き換えが可能なメモリセ
ルがマトリクス配置された半導体不揮発性記憶装置であ
って、 複数ビットデータを単位としてデータの読み出しを行
い、当該複数ビットデータ単位内に所定個数以内のエラ
ービットが存在する場合に当該エラービットを訂正する
エラー訂正手段と、 少なくとも1単位以上の前記複数ビットデータ単位のメ
モリセルに対するデータ消去を、ベリファイ読み出し動
作を介して複数回の消去電圧パルスを繰り返し印加して
行い、各消去動作毎に消去未終了メモリセルが存在する
か否かを検知する手段と、 所定回数の消去動作を繰り返し行った後に消去未終了メ
モリセルが存在する場合に、各複数ビットデータ単位内
の消去未終了メモリセルの個数を計数する手段と、 前記消去未終了メモリセルの個数が前記所定個数以内の
エラービットである場合に、当該消去未終了メモリセル
を残したままデータプログラムを行い、当該エラービッ
トをデータ読み出し時に前記エラー訂正手段に救済させ
る手段とを備えた半導体不揮発性記憶装置。 - 【請求項12】 前記エラー訂正手段は、プログラムす
べき正規データよりエラー検査コードを発生する手段
と、 前記正規データを記録するための正規メモリアレイ部と
前記エラー検査コードを記録するためのパリティメモリ
アレイ部とから構成されたメモリアレイと、 前記正規データとエラー検査コードにより合成された前
記複数ビットデータ単位のプログラムデータをデータ消
去後の前記メモリアレイにプログラムする手段と、 前記複数ビットデータ単位のデータ読み出し時に、読み
出した正規データとエラー検査コードによりデータプロ
グラム時のエラービットを訂正する手段とを備えた請求
項11記載の半導体不揮発性記憶装置。 - 【請求項13】 前記複数ビットデータ単位のメモリセ
ルは、ワード線毎のページ単位のメモリセルであるを備
えた請求項11記載の半導体不揮発性記憶装置。 - 【請求項14】 前記消去未終了メモリセルの計数手段
は、一定のクロックパルスに同期したカラムデコーダの
動作によりページ読み出しし、当該ページ読み出しデー
タを順次計数回路にシフト転送してプログラム未終了の
データの個数をカウントする請求項11記載の半導体不
揮発性記憶装置。 - 【請求項15】 前記メモリセルがマトリクス配置され
たメモリアレイは、NOR型構造をなす請求項11記載
の半導体不揮発性記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05576997A JP3941149B2 (ja) | 1996-12-03 | 1997-03-11 | 半導体不揮発性記憶装置 |
US08/975,712 US5920502A (en) | 1996-03-11 | 1997-11-21 | Nonvolatile semiconductor memory with fast data programming and erasing function using ECC |
US09/234,848 US6046939A (en) | 1996-03-11 | 1999-01-22 | Nonvolatile semiconductor memory with fast data programming and erasing function using ECC |
US09/234,834 US6002612A (en) | 1995-12-04 | 1999-01-22 | Nonvolatile semiconductor memory with fast data programming and erasing function using ECC |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-324293 | 1995-12-04 | ||
JP8-323011 | 1996-12-03 | ||
JP32301196 | 1996-12-03 | ||
JP32429396 | 1996-12-04 | ||
JP05576997A JP3941149B2 (ja) | 1996-12-03 | 1997-03-11 | 半導体不揮発性記憶装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004281465A Division JP2005018983A (ja) | 1996-12-03 | 2004-09-28 | 半導体不揮発性記憶装置およびメモリシステム |
JP2006130990A Division JP2006209971A (ja) | 1996-12-03 | 2006-05-10 | 半導体不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10222995A true JPH10222995A (ja) | 1998-08-21 |
JP3941149B2 JP3941149B2 (ja) | 2007-07-04 |
Family
ID=27295702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05576997A Expired - Lifetime JP3941149B2 (ja) | 1995-12-04 | 1997-03-11 | 半導体不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US5920502A (ja) |
JP (1) | JP3941149B2 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229731B1 (en) | 1999-06-29 | 2001-05-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with security function and protect function |
US6331948B2 (en) | 1999-12-09 | 2001-12-18 | Kabushiki Kaisha Toshiba | Error correcting circuit for making efficient error correction, and involatile semiconductor memory device incorporating the same error correcting circuit |
EP1008936A3 (en) * | 1998-12-10 | 2002-03-27 | Kabushiki Kaisha Toshiba | Flash memory control method |
KR100455792B1 (ko) * | 2000-07-27 | 2004-11-15 | 엔이씨 일렉트로닉스 가부시키가이샤 | Ecc 방식 에러 복구 회로를 갖는 반도체 메모리 장치 |
JP2006079695A (ja) * | 2004-09-08 | 2006-03-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100624595B1 (ko) | 2004-06-14 | 2006-09-15 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치, 불휘발성 반도체 기억 장치의데이터 기입 방법 및 메모리 카드 |
JP2007102942A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Corp | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム |
US7352630B2 (en) | 2005-07-26 | 2008-04-01 | Samsung Electronics Co., Ltd. | Non-volatile memory device having improved program speed and associated programming method |
KR100857252B1 (ko) | 2007-12-27 | 2008-09-05 | (주)인디링스 | 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법 |
JP2008293555A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | 半導体集積回路装置およびメモリ制御方法 |
JP2009134849A (ja) * | 2007-11-29 | 2009-06-18 | Hynix Semiconductor Inc | フラッシュメモリ素子及びそのプログラム方法 |
US7623379B2 (en) | 2004-11-05 | 2009-11-24 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and non-volatile memory system using the same |
JP2010003401A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | メモリシステムの動作方法並びにそれを含むメモリシステム及びメモリカード |
JP2011008878A (ja) * | 2009-06-26 | 2011-01-13 | Samsung Electronics Co Ltd | 不揮発性半導体メモリの放電回路 |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
JP2012169020A (ja) * | 2011-02-15 | 2012-09-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8611150B2 (en) | 2010-10-28 | 2013-12-17 | Samsung Electronics Co., Ltd. | Flash memory device including flag cells and method of programming the same |
JP2014110071A (ja) * | 2012-11-30 | 2014-06-12 | Taiwan Semiconductor Manufactuaring Co Ltd | エラー訂正パリティビットによるmramスマートビット書き込みアルゴリズムの方法および装置 |
US9170893B2 (en) | 2012-04-17 | 2015-10-27 | Sony Corporation | Method and system for selecting region of a nonvolatile memory |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100268433B1 (ko) * | 1997-12-29 | 2000-10-16 | 윤종용 | 열 리던던시 구조를 가지는 반도체 메모리 장치 |
US6272659B1 (en) * | 1998-05-18 | 2001-08-07 | Cirrus Logic, Inc. | Error correction code processor employing adjustable correction power for miscorrection minimization |
US6728913B1 (en) * | 2000-02-25 | 2004-04-27 | Advanced Micro Devices, Inc. | Data recycling in memory |
DE10109449B4 (de) * | 2000-08-02 | 2012-11-08 | Continental Teves Ag & Co. Ohg | Verfahren und Schaltungsanordnung zur Speicherung von Prüfbit-Worten |
KR100391154B1 (ko) * | 2001-05-14 | 2003-07-12 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치의 프로그램 방법 및 장치 |
US7219271B2 (en) * | 2001-12-14 | 2007-05-15 | Sandisk 3D Llc | Memory device and method for redundancy/self-repair |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US6987693B2 (en) * | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
WO2004029984A2 (en) * | 2002-09-24 | 2004-04-08 | Sandisk Corporation | Non-volatile memory and its sensing method |
US7327619B2 (en) * | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
US7324393B2 (en) * | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
US6868022B2 (en) * | 2003-03-28 | 2005-03-15 | Matrix Semiconductor, Inc. | Redundant memory structure using bad bit pointers |
US7064980B2 (en) * | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
US6956770B2 (en) * | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7881133B2 (en) * | 2003-11-11 | 2011-02-01 | Samsung Electronics Co., Ltd. | Method of managing a flash memory and the flash memory |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
JP4135680B2 (ja) * | 2004-05-31 | 2008-08-20 | ソニー株式会社 | 半導体記憶装置および信号処理システム |
US7420847B2 (en) * | 2004-12-14 | 2008-09-02 | Sandisk Corporation | Multi-state memory having data recovery after program fail |
US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
US7158421B2 (en) * | 2005-04-01 | 2007-01-02 | Sandisk Corporation | Use of data latches in multi-phase programming of non-volatile memories |
US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
US7277336B2 (en) * | 2004-12-28 | 2007-10-02 | Sandisk 3D Llc | Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information |
US7158416B2 (en) * | 2005-03-15 | 2007-01-02 | Infineon Technologies Flash Gmbh & Co. Kg | Method for operating a flash memory device |
US7586789B2 (en) * | 2005-03-24 | 2009-09-08 | Beedar Technology Inc. | Method for adjusting programming/erasing time in memory system |
US7206230B2 (en) | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
US7447078B2 (en) * | 2005-04-01 | 2008-11-04 | Sandisk Corporation | Method for non-volatile memory with background data latch caching during read operations |
US7463521B2 (en) * | 2005-04-01 | 2008-12-09 | Sandisk Corporation | Method for non-volatile memory with managed execution of cached data |
US7212454B2 (en) * | 2005-06-22 | 2007-05-01 | Sandisk 3D Llc | Method and apparatus for programming a memory array |
US7428180B2 (en) * | 2006-01-25 | 2008-09-23 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices |
US7355892B2 (en) * | 2006-06-30 | 2008-04-08 | Sandisk Corporation | Partial page fail bit detection in flash memory devices |
US7958390B2 (en) * | 2007-05-15 | 2011-06-07 | Sandisk Corporation | Memory device for repairing a neighborhood of rows in a memory array using a patch table |
US7966518B2 (en) * | 2007-05-15 | 2011-06-21 | Sandisk Corporation | Method for repairing a neighborhood of rows in a memory array using a patch table |
US7765426B2 (en) * | 2007-06-07 | 2010-07-27 | Micron Technology, Inc. | Emerging bad block detection |
US8145977B2 (en) * | 2007-10-15 | 2012-03-27 | Joseph Schweiray Lee | Methods and apparatus for providing error correction to unwritten pages and for identifying unwritten pages in flash memory |
WO2010137178A1 (en) * | 2009-05-25 | 2010-12-02 | Hitachi,Ltd. | Storage subsystem |
TWI412036B (zh) * | 2009-07-22 | 2013-10-11 | Silicon Motion Inc | 資料讀取的方法及資料儲存裝置 |
KR101617641B1 (ko) * | 2009-08-27 | 2016-05-03 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법 |
US8472280B2 (en) | 2010-12-21 | 2013-06-25 | Sandisk Technologies Inc. | Alternate page by page programming scheme |
US8385132B2 (en) * | 2010-12-22 | 2013-02-26 | Sandisk Technologies Inc. | Alternate bit line bias during programming to reduce channel to floating gate coupling in memory |
KR102157875B1 (ko) | 2013-12-19 | 2020-09-22 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
US9240249B1 (en) * | 2014-09-02 | 2016-01-19 | Sandisk Technologies Inc. | AC stress methods to screen out bit line defects |
US9449694B2 (en) | 2014-09-04 | 2016-09-20 | Sandisk Technologies Llc | Non-volatile memory with multi-word line select for defect detection operations |
US9507663B1 (en) | 2015-05-04 | 2016-11-29 | Macronix International Co., Ltd. | Memory device and operation method |
TWI573146B (zh) * | 2015-05-28 | 2017-03-01 | 旺宏電子股份有限公司 | 記憶體裝置與其操作方法 |
US10726936B2 (en) * | 2018-12-20 | 2020-07-28 | Micron Technology, Inc. | Bad block management for memory sub-systems |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5361227A (en) * | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
US5606532A (en) * | 1995-03-17 | 1997-02-25 | Atmel Corporation | EEPROM array with flash-like core |
US5771346A (en) * | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
-
1997
- 1997-03-11 JP JP05576997A patent/JP3941149B2/ja not_active Expired - Lifetime
- 1997-11-21 US US08/975,712 patent/US5920502A/en not_active Expired - Lifetime
-
1999
- 1999-01-22 US US09/234,848 patent/US6046939A/en not_active Expired - Lifetime
- 1999-01-22 US US09/234,834 patent/US6002612A/en not_active Expired - Lifetime
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40252E1 (en) | 1998-12-10 | 2008-04-22 | Kabushiki Kaisha Toshiba | Flash memory control method, flash memory system using the control method and flash memory device using the control method |
EP1008936A3 (en) * | 1998-12-10 | 2002-03-27 | Kabushiki Kaisha Toshiba | Flash memory control method |
US6229731B1 (en) | 1999-06-29 | 2001-05-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with security function and protect function |
US6331948B2 (en) | 1999-12-09 | 2001-12-18 | Kabushiki Kaisha Toshiba | Error correcting circuit for making efficient error correction, and involatile semiconductor memory device incorporating the same error correcting circuit |
KR100455792B1 (ko) * | 2000-07-27 | 2004-11-15 | 엔이씨 일렉트로닉스 가부시키가이샤 | Ecc 방식 에러 복구 회로를 갖는 반도체 메모리 장치 |
US6851081B2 (en) | 2000-07-27 | 2005-02-01 | Nec Electronics Corporation | Semiconductor memory device having ECC type error recovery circuit |
KR100624595B1 (ko) | 2004-06-14 | 2006-09-15 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치, 불휘발성 반도체 기억 장치의데이터 기입 방법 및 메모리 카드 |
JP2006079695A (ja) * | 2004-09-08 | 2006-03-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4703148B2 (ja) * | 2004-09-08 | 2011-06-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7623379B2 (en) | 2004-11-05 | 2009-11-24 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and non-volatile memory system using the same |
US7352630B2 (en) | 2005-07-26 | 2008-04-01 | Samsung Electronics Co., Ltd. | Non-volatile memory device having improved program speed and associated programming method |
JP2007102942A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Corp | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム |
JP2008293555A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | 半導体集積回路装置およびメモリ制御方法 |
JP2009134849A (ja) * | 2007-11-29 | 2009-06-18 | Hynix Semiconductor Inc | フラッシュメモリ素子及びそのプログラム方法 |
KR100857252B1 (ko) | 2007-12-27 | 2008-09-05 | (주)인디링스 | 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법 |
JP2010003401A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | メモリシステムの動作方法並びにそれを含むメモリシステム及びメモリカード |
JP2011008878A (ja) * | 2009-06-26 | 2011-01-13 | Samsung Electronics Co Ltd | 不揮発性半導体メモリの放電回路 |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
US8611150B2 (en) | 2010-10-28 | 2013-12-17 | Samsung Electronics Co., Ltd. | Flash memory device including flag cells and method of programming the same |
JP2012169020A (ja) * | 2011-02-15 | 2012-09-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8976597B2 (en) | 2011-02-15 | 2015-03-10 | Kabushiki Kaisha Toshiba | Electrically rewriteable nonvolatile semiconductor memory device |
US9170893B2 (en) | 2012-04-17 | 2015-10-27 | Sony Corporation | Method and system for selecting region of a nonvolatile memory |
JP2014110071A (ja) * | 2012-11-30 | 2014-06-12 | Taiwan Semiconductor Manufactuaring Co Ltd | エラー訂正パリティビットによるmramスマートビット書き込みアルゴリズムの方法および装置 |
US9110829B2 (en) | 2012-11-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | MRAM smart bit write algorithm with error correction parity bits |
Also Published As
Publication number | Publication date |
---|---|
JP3941149B2 (ja) | 2007-07-04 |
US6046939A (en) | 2000-04-04 |
US6002612A (en) | 1999-12-14 |
US5920502A (en) | 1999-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3941149B2 (ja) | 半導体不揮発性記憶装置 | |
JP4391941B2 (ja) | メモリセルの隣接する行の記憶素子間の結合の効果を減少させる方法 | |
US7872910B2 (en) | Non-volatile semiconductor storage system | |
US7676710B2 (en) | Error detection, documentation, and correction in a flash memory device | |
US7047455B2 (en) | Memory with element redundancy | |
US7417899B2 (en) | Method of verifying flash memory device | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
US20070070704A1 (en) | Nonvolatile memory with program while program verify | |
US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
JP2005507129A (ja) | 不揮発性メモリの効率的なデータ検証動作を行うための新規の方法および構造 | |
US7437625B2 (en) | Memory with element redundancy | |
US7640465B2 (en) | Memory with element redundancy | |
JP2006209971A (ja) | 半導体不揮発性記憶装置 | |
JP3857642B2 (ja) | 不揮発性半導体記憶装置及びその消去シーケンス | |
JP2005018983A (ja) | 半導体不揮発性記憶装置およびメモリシステム | |
KR100486132B1 (ko) | Ecc를이용한신속한데이터프로그래밍및소거기능을가지는불휘발성반도체기억장치 | |
KR100648249B1 (ko) | 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법 | |
US11443814B1 (en) | Memory structure with marker bit and operation method thereof | |
JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
US20020013876A1 (en) | Eeprom memory including an error correction system | |
JP2007188547A (ja) | 不揮発性半導体記憶装置 | |
JP3655882B2 (ja) | データ記憶用装置 | |
KR20240036278A (ko) | 플래시 메모리를 포함하는 저장 장치 및 그것의 블록 이어쓰기 동작 방법 | |
JP2008103076A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
JPH07220486A (ja) | 半導体不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |