JPH10214832A - Multilayer wiring structure and its manufacturing method - Google Patents
Multilayer wiring structure and its manufacturing methodInfo
- Publication number
- JPH10214832A JPH10214832A JP1530297A JP1530297A JPH10214832A JP H10214832 A JPH10214832 A JP H10214832A JP 1530297 A JP1530297 A JP 1530297A JP 1530297 A JP1530297 A JP 1530297A JP H10214832 A JPH10214832 A JP H10214832A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- forming
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高速・高周波で動
作する半導体素子等を実装するために使用される配線基
板に用いられる多層配線構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring structure used for a wiring board used for mounting a semiconductor element or the like operating at high speed and high frequency.
【０００２】[0002]
【従来の技術】近年、半導体チップはマイクロプロセッ
サに代表されるように、非常に高度な処理を高速にでき
るようになってきた。また、半導体メモリにおいてはさ
らに大容量化・高速化が進み、システム全体としてマル
チメディアに対応できるさまざまな機能を合わせ持つこ
とが可能となってきた。さらに、通信の分野では、高速
・大容量な光通信技術が発達し、インターネットに代表
されるように、世界中と瞬時にコミュニケーションをと
ることができるようになった。2. Description of the Related Art In recent years, semiconductor chips, such as microprocessors, have become capable of performing very advanced processing at high speed. Further, the capacity and speed of the semiconductor memory have been further increased, and it has become possible for the whole system to have various functions that can support multimedia. Furthermore, in the field of communications, high-speed, large-capacity optical communication technology has been developed, and as represented by the Internet, it has become possible to instantaneously communicate with the world.
【０００３】このような情勢の中、実装技術も半導体の
高速・大容量化に対応した技術開発が活発に行われてい
る。例えば、フリップチップ接続技術は、従来のワイヤ
ボンディング法などに比べ、半導体チップと実装基板間
の電気的接続距離を極端に小さくすることで、インダク
タンスの増加を抑え、高周波に対応した実装ができる。
また、接続の際に使用するはんだバンプはセルフアライ
メント効果があることで、光素子を実装する場合に１ミ
クロン以下の実装精度が得られ、光通信モジュールの性
能を上げることが可能となる。[0003] Under such circumstances, technology for mounting technology has been actively developed to cope with high-speed and large-capacity semiconductors. For example, the flip-chip connection technique makes it possible to suppress an increase in inductance and to perform mounting corresponding to a high frequency by making the electrical connection distance between the semiconductor chip and the mounting substrate extremely small as compared with a conventional wire bonding method or the like.
In addition, since the solder bump used for connection has a self-alignment effect, mounting accuracy of 1 micron or less can be obtained when mounting an optical element, and the performance of the optical communication module can be improved.
【０００４】一方、実装部品として最も重要な部品の一
つに、配線基板がある。半導体チップは、パッケージン
グしても、裸のチップのままでもほとんどの場合、基板
に実装しなければシステムとして機能しない。配線基板
には、民生用途の安価なプリント配線基板からスーパー
コンピュータの高性能多層配線基板まで、必要な性能と
コストにより使い分けられている。ところが、近年のマ
ルチメディアの普及により、民生用途でも高性能な配線
基板が要求されてきた。しかし、コストはさらに低減し
なければならない方向である。On the other hand, one of the most important components as a mounting component is a wiring board. In most cases, a semiconductor chip, whether packaged or bare, does not function as a system unless it is mounted on a substrate. Wiring boards are used depending on the required performance and cost, from inexpensive printed wiring boards for consumer use to high-performance multilayer wiring boards of supercomputers. However, with the spread of multimedia in recent years, high-performance wiring boards have been demanded even for consumer use. However, the costs have to be further reduced.
【０００５】これらの要求を満足する基板として、ビル
ドアップ式配線基板の開発がなされている。この方式
は、低速信号用配線や電源配線は安価なプリント配線基
板の中に形成し、その基板の上に高速信号用配線をエポ
キシ樹脂やポリイミド樹脂を絶縁層とした多層配線構造
を形成する方式である。As a substrate satisfying these requirements, a build-up type wiring substrate has been developed. In this method, low-speed signal wiring and power supply wiring are formed in an inexpensive printed wiring board, and a high-speed signal wiring is formed on the board with a multilayer wiring structure using epoxy resin or polyimide resin as an insulating layer. It is.
【０００６】また、エポキシ樹脂やポリイミド樹脂で
は、電気的特性が満足できない周波数領域では、これら
の絶縁材料を上回る低誘電率・低誘電正接な材料とし
て、ダウケミカルにより市販されているＢＣＢ樹脂を使
用することができる。この樹脂は高周波特性に優れてい
るため、現在各所で盛んに評価がなされている。ＢＣＢ
を用いてビルドアップ基板を作製することは、通常のフ
ォトリソグラフィ技術によれば、困難ではない。[0006] In a frequency range where the electrical characteristics of the epoxy resin or the polyimide resin cannot be satisfied, a BCB resin commercially available from Dow Chemical is used as a material having a lower dielectric constant and a lower dielectric loss tangent than these insulating materials. can do. Since this resin has excellent high frequency characteristics, it is currently being actively evaluated in various places. BCB
It is not difficult to fabricate a build-up substrate by using ordinary photolithography technology.
【０００７】しかし、環境破壊が世界的な問題となって
きた現在、エッチング液やエッチングガスなどの薬品を
多量に使用する従来のプロセスは廃止していく方向であ
る。そこで、我々は例えば特願平０８−１２０４７７号
公報に記載されているように、有害な薬品を使用しない
機械的研磨法による多層配線の製造方法を提案した。こ
の提案では、例えばＢＣＢからなる絶縁性樹脂層を用い
た基本的なビルドアップ基板の製造方法を開示してい
る。ところが、ベース基板がＳｉウエハーやセラミック
基板のような平坦性のよいものなら問題はないが、プリ
ント配線基板のような反りが大きい基板では、絶縁性樹
脂上の余分なめっき銅を研磨により除去する際、銅が完
全に研磨される前に、軟らかい絶縁性樹脂層がすぐに研
磨されてしまうという問題があった。However, at present, when environmental destruction has become a worldwide problem, conventional processes that use a large amount of chemicals such as an etching solution and an etching gas are being abolished. Therefore, as described in, for example, Japanese Patent Application No. 08-120577, we have proposed a method of manufacturing a multilayer wiring by a mechanical polishing method without using harmful chemicals. This proposal discloses a basic method of manufacturing a build-up substrate using an insulating resin layer made of, for example, BCB. However, if the base substrate has good flatness such as a Si wafer or a ceramic substrate, there is no problem. However, in the case of a substrate having a large warp such as a printed wiring board, excess plated copper on the insulating resin is removed by polishing. In this case, there is a problem that the soft insulating resin layer is immediately polished before the copper is completely polished.
【０００８】図７及び図８に、従来の多層配線構造の製
造過程の一部を表わす図を示す。図７は、配線７を有す
る基板１上に、絶縁性樹脂層２及びビアホール６、及び
めっき電極３を形成し、ビアホール６内が埋まるまで、
金属めっきを行ない金属層５を形成した様子を表す。FIGS. 7 and 8 are views showing a part of a manufacturing process of a conventional multilayer wiring structure. FIG. 7 shows that the insulating resin layer 2, the via hole 6, and the plating electrode 3 are formed on the substrate 1 having the wiring 7, and the inside of the via hole 6 is filled.
This shows a state in which metal plating is performed to form a metal layer 5.
【０００９】図８は、絶縁性樹脂層２上の金属層３及び
金属めっき５を除去するまで研磨を行なった様子を表
す。絶縁性樹脂層２は、本来ならば、破線８で表される
研磨される前の絶縁性樹脂層表面のところまで研磨され
るべきである。しかしながら、実際に研磨された絶縁性
樹脂層の表面は、例えば参照符号９で表されるように、
ビアホール６から離れるにしたがって、余分に除去され
てしまう。FIG. 8 shows a state where polishing is performed until the metal layer 3 and the metal plating 5 on the insulating resin layer 2 are removed. Originally, the insulating resin layer 2 should be polished to the surface of the insulating resin layer before being polished as indicated by a broken line 8. However, the surface of the actually polished insulating resin layer is, for example, as indicated by reference numeral 9,
As the distance from the via hole 6 increases, the excess is removed.
【００１０】この現象の原因は、第１に、基板の反りに
ある。しかしながら、プリント配線基板の反りを皆無に
することは現在の技術ではほとんど不可能である。そし
て、第２に、研磨されるめっき銅の硬度に対して、絶縁
性樹脂層に使用される樹脂の硬度が低いことにある。The cause of this phenomenon is, first, the warpage of the substrate. However, it is almost impossible with the current technology to eliminate the warpage of the printed wiring board. Second, the hardness of the resin used for the insulating resin layer is lower than the hardness of the plated copper to be polished.
【００１１】例えば銅、及び金等からなるめっき金属層
３は、通常、約１００〜２００Ｈｖ（ビッカーズ硬度）
程度の硬度を有する。これに対し、例えばエポキシ、ポ
リイミド、及びＢＣＢ等からなる絶縁性樹脂層は、約２
０〜５０Ｈｖの硬度を持ち、その値は大きく異なる。こ
のため、硬度の高いめっき銅を十分に除去する間に、基
板の反りの影響を受けて、硬度の低い絶縁性樹脂層が研
磨されてしまう。The plated metal layer 3 made of, for example, copper, gold or the like is usually about 100 to 200 Hv (Vickers hardness).
It has a degree of hardness. On the other hand, an insulating resin layer made of, for example, epoxy, polyimide, BCB, etc.
It has a hardness of 0 to 50 Hv, and the values differ greatly. Therefore, while sufficiently removing the plated copper having high hardness, the insulating resin layer having low hardness is polished under the influence of the warpage of the substrate.
【００１２】このようなことから、現在、研磨歩留りを
向上させるためには、基板が反っていても絶縁性樹脂層
上の余分な銅のみ研磨でき、絶縁性樹脂層は影響を受け
ない技術が必要とされている。[0012] From the above, at present, in order to improve the polishing yield, there is a technique in which only the excess copper on the insulating resin layer can be polished even if the substrate is warped, and the insulating resin layer is not affected. is necessary.
【００１３】また基板上にこれら有機樹脂を形成した場
合、実装した半導体チップで発生する熱を効果的に冷却
することが困難になり、放熱の手段が必要とされてい
る。さらに、絶縁性樹脂層としてＢＣＢ樹脂を用いた場
合には、高周波用の部品、例えば共振器やインダクタな
どを多層配線中に作製する場合、ＢＣＢ樹脂が低誘電率
であるために、多層配線構造が大型化してしまうという
不具合があった。When these organic resins are formed on a substrate, it is difficult to effectively cool the heat generated in the mounted semiconductor chip, and a means for radiating heat is required. Further, when a BCB resin is used as the insulating resin layer, when a high-frequency component, such as a resonator or an inductor, is manufactured in a multilayer wiring, the BCB resin has a low dielectric constant. However, there was a problem that the size became large.
【００１４】[0014]
【発明が解決しようとする課題】本発明は、上記事情を
鑑みてなされたもので、本発明の第１の目的は、環境的
に問題がある化学的エッチング法の使用を低減し得る機
械的研磨法の適用が可能であり、かつ基板の反りの影響
を受けず歩留まり良く形成し得る多層配線構造を提供す
ることにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and a first object of the present invention is to provide a mechanical etching method capable of reducing the use of an environmentally problematic chemical etching method. An object of the present invention is to provide a multilayer wiring structure to which a polishing method can be applied and which can be formed with a high yield without being affected by warpage of a substrate.
【００１５】また、本発明の第２の目的は、環境的に問
題がある化学的エッチング法の使用を低減し得る機械的
研磨法を用い、かつ基板の反りの影響を受けず歩留まり
良く形成し得る多層配線構造の製造方法を提供すること
にある。Further, a second object of the present invention is to use a mechanical polishing method capable of reducing the use of an environmentally problematic chemical etching method and to form a substrate at a high yield without being affected by the warpage of the substrate. An object of the present invention is to provide a method for manufacturing a multilayer wiring structure to be obtained.
【００１６】[0016]
【課題を解決するための手段】本発明の第１の観点によ
れば、基板と、該基板上に所定のパターンで形成された
第１の配線層と、該配線層上に形成されたビアと、該ビ
ア以外の該基板上の領域に形成された第１の絶縁層と、
該ビア及び該第１の絶縁層上に所定のパターンで形成さ
れた第２の配線層とを含む多層配線構造において、前記
第１の絶縁層上に該絶縁層の硬度よりも高い硬度を有す
る第２の絶縁層が設けられることを特徴とする多層配線
構造が形成される。According to a first aspect of the present invention, a substrate, a first wiring layer formed in a predetermined pattern on the substrate, and a via formed on the wiring layer are provided. And a first insulating layer formed in a region on the substrate other than the via,
In a multilayer wiring structure including the via and a second wiring layer formed in a predetermined pattern on the first insulating layer, the multilayer wiring structure has a higher hardness on the first insulating layer than the hardness of the insulating layer. A multilayer wiring structure is provided, wherein a second insulating layer is provided.
【００１７】本発明の第２の観点によれば、基板上に、
第１の配線層を形成する工程、該第１の配線層上に第１
の絶縁層及びビアホールを設ける工程、該第１の絶縁層
表面及びビアホール内表面に沿って、該第１の絶縁層の
硬度よりも高い硬度を有する第２の絶縁層を形成する工
程、該第２の絶縁層表面に沿って、めっき電極層を形成
する工程、該めっき電極層上に、該ビアホール領域が埋
まるまで金属めっきを行ない、金属層を設ける工程、前
記第２の絶縁層表面が露出するまで、前記金属層及びめ
っき電極層を研磨し、前記ビアホール領域以外の金属層
及びめっき電極層を除去してビアを形成する工程、及び
該第２の絶縁層及び該ビア上に第２の配線層を形成する
工程を具備する多層配線構造の製造方法が提供される。According to a second aspect of the present invention, on a substrate:
Forming a first wiring layer, forming a first wiring layer on the first wiring layer;
Providing a second insulating layer having a hardness higher than the hardness of the first insulating layer along the surface of the first insulating layer and the inner surface of the via hole; Forming a plated electrode layer along the surface of the second insulating layer, performing metal plating on the plated electrode layer until the via hole region is filled, and providing a metal layer, exposing the surface of the second insulating layer Polishing the metal layer and the plating electrode layer, removing the metal layer and the plating electrode layer other than the via hole area to form a via, and forming a second on the second insulating layer and the via. A method for manufacturing a multilayer wiring structure including a step of forming a wiring layer is provided.
【００１８】本発明の第３の観点によれば、基板上に、
第１の配線層を形成する工程、該第１の配線層上に絶縁
層及びビアホールを設ける工程、ビアホール及びビアホ
ールエッジを除く絶縁層上の領域に、絶縁層の硬度より
も高い硬度を有する導電層を形成する工程、該配線用金
属層表面及びビアホール内表面に沿って、めっき電極層
を形成する工程、該めっき電極層上にこれを電極として
金属層を形成する工程、及び前記導電層が露出するま
で、前記金属層及びめっき電極層を研磨し、前記ビアホ
ール領域以外の金属層及びめっき電極層を除去してビア
を形成する工程、及び前記導電層を用いて第２の配線層
を形成する工程を具備する多層配線構造の製造方法が提
供される。According to a third aspect of the present invention, on a substrate:
A step of forming a first wiring layer, a step of providing an insulating layer and a via hole on the first wiring layer, a conductive layer having a higher hardness than the insulating layer in a region on the insulating layer except for the via hole and the via hole edge. A step of forming a layer, a step of forming a plating electrode layer along the surface of the wiring metal layer and the inner surface of the via hole, a step of forming a metal layer on the plating electrode layer using the electrode as an electrode, and Polishing the metal layer and the plating electrode layer until exposed, removing the metal layer and the plating electrode layer other than the via hole area to form a via, and forming a second wiring layer using the conductive layer A method for manufacturing a multilayer wiring structure comprising the steps of:
【００１９】[0019]
【発明の実施の形態】本発明は、以下の３つの観点に分
けられる。本発明の第１の観点によれば、基板と、該基
板上に所定のパターンで形成された第１の配線層と、配
線層上に形成されたビアと、ビア以外の基板上の領域に
形成された第１の絶縁層と、ビア及び該絶縁層上に所定
のパターンで形成された第２の配線層とを含む多層配線
構造において、第１の絶縁層上に絶縁層の硬度よりも高
い硬度を有する第２の絶縁層が設けられることを特徴と
する多層配線構造が提供される。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention can be divided into the following three aspects. According to a first aspect of the present invention, a substrate, a first wiring layer formed in a predetermined pattern on the substrate, a via formed on the wiring layer, and a region on the substrate other than the via are formed on the substrate. In a multilayer wiring structure including the formed first insulating layer, a via and a second wiring layer formed in a predetermined pattern on the insulating layer, the hardness of the insulating layer on the first insulating layer is smaller than that of the insulating layer. A multilayer wiring structure is provided, wherein a second insulating layer having high hardness is provided.
【００２０】ここでは、第１の絶縁層上に絶縁層の硬度
よりも高い硬度を有する第２の絶縁層が設けられること
により、研磨の際に、基板の反りの影響を受けることな
く、平坦な面が得られる。また絶縁層を部分的に過度に
削りとることがないので、歩留まり良く形成できる。Here, by providing the second insulating layer having a higher hardness than that of the insulating layer on the first insulating layer, the substrate can be flattened without being affected by the warpage of the substrate during polishing. Is obtained. In addition, since the insulating layer is not partly cut away excessively, it can be formed with a high yield.
【００２１】また、本発明の第２の観点に係る発明は、
第１の観点に係る多層配線構造を製造するための方法で
あって、基板上に、第１の配線層を形成する工程、第１
の配線層上に第１の絶縁層及びビアホールを設ける工
程、第１の絶縁層表面及びビアホール内表面に沿って、
第１の絶縁層の硬度よりも高い硬度を有する第２の絶縁
層を形成する工程、該第２の絶縁層表面に沿って、めっ
き電極層を形成する工程、めっき電極層上にビアホール
領域が埋まるまで金属めっきを行ない、金属層を設ける
工程、第２の絶縁層表面が露出するまで、金属層及びめ
っき電極層を研磨し、ビアホール領域以外の金属層及び
めっき電極層を除去してビアを形成する工程、及び第２
の絶縁層及びビア上に第２の配線層を形成する工程を具
備する。Further, the invention according to the second aspect of the present invention provides:
A method for manufacturing a multilayer wiring structure according to a first aspect, comprising: forming a first wiring layer on a substrate;
Providing a first insulating layer and a via hole on the first wiring layer, along the first insulating layer surface and the inner surface of the via hole,
Forming a second insulating layer having a hardness higher than the hardness of the first insulating layer, forming a plating electrode layer along the surface of the second insulating layer, forming a via hole region on the plating electrode layer; Metal plating until filling, providing a metal layer, polishing the metal layer and the plating electrode layer until the surface of the second insulating layer is exposed, removing the metal layer and the plating electrode layer other than the via hole area, and forming a via. Forming step, and second
Forming a second wiring layer on the insulating layer and the via.
【００２２】この方法によれば、第１の絶縁層上に絶縁
層の硬度よりも高い硬度を有する第２の絶縁層が設けら
れることにより、研磨の際に、基板の反りの影響を受け
ないように第１の絶縁層が保護され、平坦な研磨を行な
うことができる。また絶縁層を部分的に過度に削りとる
ことがないので、歩留まりが良くなる。According to this method, the second insulating layer having a higher hardness than the insulating layer is provided on the first insulating layer, so that the substrate is not affected by the warpage of the substrate during polishing. Thus, the first insulating layer is protected and flat polishing can be performed. Further, since the insulating layer is not excessively partially removed, the yield is improved.
【００２３】第１及び第２の観点に用いられる第２の絶
縁層としては、例えばＡｌＮ、ＳｉＣ、及びダイヤモン
ドから群から選択される少なくとも１種の高熱伝導性物
質を含む膜を用いることができる。熱伝導率が高い物質
を用いた多層配線構造は、放熱性が良くなり、高発熱な
半導体素子を実装する場合に特に有効であり、熱伝導層
をさらに挟み込む必要もなく、そのために製造工程を増
やす必要も無くなる。As the second insulating layer used in the first and second aspects, for example, a film containing at least one kind of high thermal conductive material selected from the group consisting of AlN, SiC, and diamond can be used. . A multilayer wiring structure using a material with high thermal conductivity improves heat dissipation and is especially effective when mounting high-heat-generating semiconductor elements. There is no need to increase.
【００２４】また、第１及び第２の観点に用いられる第
２の絶縁層としては、例えばＡｌ2Ｏ3 、ＳｉＯ2 、Ｓ
ｉＯ、Ｓｉ3 Ｎ4 、ＳｒＴｉＯ3 、ＢａＴｉＯ3 、Ｔｉ
Ｏ2、ＢＮ、及びＴｉＮからなる群から選択される少な
くとも１種の高誘電性物質を含む膜を用いることができ
る。誘電率が非常に高い物質を用いると、波長が短縮で
きるので、部品内蔵性が良くなり、高周波膜部品を小さ
く設計することが可能である。The second insulating layer used in the first and second aspects is, for example, Al 2 O 3 , SiO 2 , S
iO, Si 3 N 4 , SrTiO 3 , BaTiO 3 , Ti
A film containing at least one kind of high dielectric substance selected from the group consisting of O 2 , BN, and TiN can be used. When a substance having a very high dielectric constant is used, the wavelength can be shortened, so that the built-in components can be improved, and the high-frequency film component can be designed to be small.
【００２５】また、第２の絶縁層としては、これらの高
熱伝導性物質及び高誘電性物質から選択される物質から
実質的になる膜を用いることができる。あるいは、第２
の絶縁層としてこれらの高熱伝導性物質及び高誘電性物
質から選択される物質から実質的になる粒子を、絶縁性
樹脂膜中に分散させたものを使用することができる。Further, as the second insulating layer, a film substantially made of a material selected from these high thermal conductive materials and high dielectric materials can be used. Or the second
As the insulating layer, there can be used one obtained by dispersing particles substantially consisting of a substance selected from these high thermal conductive substances and high dielectric substances in an insulating resin film.
【００２６】また、第２の絶縁層は、第１の絶縁層上に
そのまま残すことにより、絶縁層の一部として利用する
ことができる。あるいは、第２の絶縁層をさらに加工す
ることにより、配線基板に実装される薄膜状の部品の一
部として利用することができる。特に、高誘電性物質を
含む第２の絶縁層は、薄膜状高周波部品例えばインダク
タ、共振器、及びフィルター等の一部として利用するこ
とができる。The second insulating layer can be used as a part of the insulating layer by leaving it on the first insulating layer. Alternatively, by further processing the second insulating layer, it can be used as a part of a thin-film component mounted on the wiring board. In particular, the second insulating layer containing a high dielectric substance can be used as a part of a thin-film high-frequency component such as an inductor, a resonator, and a filter.
【００２７】第１及び第２の観点にかかる発明に使用さ
れる第１の絶縁層、及び第３の観点にかかる発明に使用
される絶縁層としては、例えばエポキシ樹脂、ポリイミ
ド樹脂、及びＢＣＢ樹脂等の絶縁性樹脂材料を使用する
ことができる。ＢＣＢ樹脂は、低誘電率及び低誘電正接
であるが、高耐熱性及び透明性を有し、さらに、安価で
低環境性であることから、特に好ましく使用される。The first insulating layer used in the invention according to the first and second aspects and the insulating layer used in the invention according to the third aspect include, for example, epoxy resin, polyimide resin, and BCB resin. And other insulating resin materials. The BCB resin has a low dielectric constant and a low dielectric loss tangent, but is particularly preferably used because it has high heat resistance and transparency, and is inexpensive and low in environment.
【００２８】ＢＣＢ樹脂を使用した場合、絶縁層の硬度
は、約２０〜３５Ｈｖであり、エポキシ樹脂を使用した
場合、絶縁層の硬度は、約２５〜４０Ｈｖであり、ポリ
イミド樹脂を使用した場合、絶縁層の硬度は、約２０〜
５０Ｈｖである。When the BCB resin is used, the hardness of the insulating layer is about 20 to 35 Hv. When the epoxy resin is used, the hardness of the insulating layer is about 25 to 40 Hv. When the polyimide resin is used, The hardness of the insulating layer is about 20-
50 Hv.
【００２９】これに対し、上述の第２の絶縁膜は、研磨
に際し、基板の反りの影響を受けない程度の硬度例えば
約３００〜５００Ｈｖの硬度を有することが好ましい。
３００Ｈｖ未満であると、選択性がとれなくなる場合が
あり、１５００Ｈｖを越えると、研摩材の消耗が早く、
コスト高になる傾向がある。On the other hand, it is preferable that the above-mentioned second insulating film has a hardness that is not affected by the warpage of the substrate during polishing, for example, a hardness of about 300 to 500 Hv.
If it is less than 300 Hv, the selectivity may not be obtained. If it exceeds 1500 Hv, the abrasive is consumed quickly,
It tends to be expensive.
【００３０】また、本発明の第３の観点にかかる発明
は、第２の観点にかかる方法のうち、第１の絶縁層表面
及びビアホール内表面に沿って、第１の絶縁層の硬度よ
りも高い硬度を有する第２の絶縁層を形成する工程の代
わりに、ビアホール及びビアホールエッジを除く絶縁層
上の領域に、絶縁層の硬度よりも高い硬度を有する導電
層を形成する工程を行なう以外は、第２の観点にかかる
発明とほぼ同様である。Further, the invention according to the third aspect of the present invention is the method according to the second aspect, wherein the hardness of the first insulating layer along the surface of the first insulating layer and the inner surface of the via hole is higher than the hardness of the first insulating layer. Except for performing the step of forming a conductive layer having a hardness higher than the hardness of the insulating layer in a region on the insulating layer excluding via holes and via hole edges, instead of the step of forming the second insulating layer having a high hardness, This is almost the same as the invention according to the second aspect.
【００３１】第３の観点によれば、基板上に、第１の配
線層を形成する工程、第１の配線層上に絶縁層及びビア
ホールを設ける工程、ビアホール及びビアホールエッジ
を除く絶縁層上の領域に該絶縁層の硬度よりも高い硬度
を有する導電層を形成する工程、配線用金属層表面及び
ビアホール内表面に沿って、めっき電極層を形成する工
程、めっき電極層上にこれを電極として金属層を形成す
る工程、及び前記導電層が露出するまで、金属層及びめ
っき電極層を研磨し、ビアホール領域以外の金属層及び
めっき電極層を除去してビアを形成する工程、及び前記
導電層を用いて第２の配線層を形成する工程を具備する
多層配線構造の製造方法が提供される。According to a third aspect, a step of forming a first wiring layer on a substrate, a step of providing an insulating layer and a via hole on the first wiring layer, a step of forming an insulating layer and a via hole on the insulating layer excluding the via hole and the via hole edge Forming a conductive layer having a hardness higher than the hardness of the insulating layer in the region, forming a plating electrode layer along the surface of the wiring metal layer and the inner surface of the via hole, and forming this as an electrode on the plating electrode layer. Forming a metal layer, polishing the metal layer and the plating electrode layer until the conductive layer is exposed, removing the metal layer and the plating electrode layer other than the via hole area to form a via, and forming the via And a method for manufacturing a multilayer wiring structure including a step of forming a second wiring layer using the method.
【００３２】導電層は、絶縁層の硬度よりも高い硬度を
有し、研磨時に、第１及び第２の観点にかかる発明に使
用される第２の絶縁層と同様に、基板の反りの影響を受
けないように、絶縁膜を保護する役割を果たす。これに
より、平坦な研磨を行なうことができる。また絶縁層を
部分的に過度に削りとることがないので、歩留まりが良
くなる。さらに、この導電層を加工することにより、配
線や放熱用金属パターンとして利用することができる。The conductive layer has a hardness higher than the hardness of the insulating layer. During polishing, like the second insulating layer used in the invention according to the first and second aspects, the conductive layer is affected by the warpage of the substrate. Plays a role in protecting the insulating film so as not to be affected. Thereby, flat polishing can be performed. Further, since the insulating layer is not excessively partially removed, the yield is improved. Further, by processing this conductive layer, it can be used as a wiring or a metal pattern for heat radiation.
【００３３】また、導電層は、ビアのエッジよりも少し
外側に形成され、必要な部分以外は、バイヤと電気的に
ショートしないようになっている。なお、第３の観点に
かかる発明に使用される絶縁層としては、第１及び第２
の観点にかかる発明に使用される第１の絶縁層と同様
に、例えばエポキシ樹脂、ポリイミド樹脂、及びＢＣＢ
樹脂等の絶縁性樹脂材料を使用することができる。Further, the conductive layer is formed slightly outside the edge of the via, so that the conductive layer is not electrically shorted to the via except for a necessary portion. The insulating layer used in the invention according to the third aspect includes the first and second insulating layers.
Similarly to the first insulating layer used in the invention according to the above aspect, for example, epoxy resin, polyimide resin, and BCB
An insulating resin material such as a resin can be used.
【００３４】以上のように、本発明によれば、第１及び
第２の観点にかかる多層配線構造では、第１の絶縁層上
に、第３の観点にかかる多層配線構造では、絶縁層上
に、各々それらの絶縁層よりも高い硬度を有する層を設
けることにより、めっき電極及びめっきにより得られた
金属層を研磨する際にストッパーとして役立ち、絶縁層
に影響を与えることなく余分なめっき電極及び金属層を
除去することができる。このため、機械的研磨により歩
留りの高い多層配線の形成が可能となる。また、多層配
線構造の製造に機械的研磨を取り入れることにより、環
境的に問題のある化学エッチング工程の使用を低減する
ことができる。さらに、本発明によれば、絶縁層よりも
高い硬度を有する層に熱伝導性の良い材料を適用するこ
とにより、基板の放熱性を向上させることができる。ま
た、高周波部品を薄膜として内蔵する場合には、絶縁層
よりも高い硬度を有する層を誘電率の高い材料を適用す
ることにより、部品の小型化が可能となり、ひいては、
モジュール装置の小型化も実現できる。As described above, according to the present invention, in the multilayer wiring structure according to the first and second aspects, on the first insulating layer, and in the multilayer wiring structure according to the third aspect, on the insulating layer, In addition, by providing a layer having a higher hardness than each of those insulating layers, it serves as a stopper when polishing the plating electrode and the metal layer obtained by plating, and an extra plating electrode without affecting the insulating layer And the metal layer can be removed. For this reason, it is possible to form a multilayer wiring having a high yield by mechanical polishing. In addition, the use of mechanical polishing in the manufacture of the multilayer wiring structure can reduce the use of environmentally problematic chemical etching processes. Further, according to the present invention, the heat dissipation of the substrate can be improved by applying a material having good thermal conductivity to the layer having a higher hardness than the insulating layer. When a high-frequency component is incorporated as a thin film, the component having a higher hardness than the insulating layer can be made of a material having a high dielectric constant, so that the component can be downsized.
The size of the module device can be reduced.
【００３５】このように、絶縁層上に、この絶縁層より
も高い硬度を有する層を形成する効果は大きく、本発明
によれば、ハードウエアの基礎的部分である配線基板の
性能を大幅に向上させることができるものである。As described above, the effect of forming a layer having a higher hardness than the insulating layer on the insulating layer is great, and according to the present invention, the performance of the wiring substrate, which is a basic part of hardware, is greatly improved. It can be improved.
【００３６】以下、図面を参照し、本発明の具体例につ
いて説明する。 具体例１ 図１及び図２は、本発明の第１及び第２の観点に係る多
層配線構造の製造工程の一例を表す図である。図１は研
磨工程直前の基板断面を示している。図示するように、
プリント配線基板１に第１の配線７が施され、配線７上
には研磨により、研磨後に形成されるべき第２の配線
（図示せず）と電気的接続を行うコンタクト柱６が形成
されている。基板１の第１の配線以外の領域上には例え
ばＢＣＢ絶縁膜からなる絶縁層２が形成され、ＢＣＢ膜
表面には、例えばＡｌ2 Ｏ3 からなる絶縁性無機薄膜４
が形成されている。Hereinafter, specific examples of the present invention will be described with reference to the drawings. Specific Example 1 FIGS. 1 and 2 are views showing an example of a manufacturing process of a multilayer wiring structure according to first and second aspects of the present invention. FIG. 1 shows a cross section of the substrate immediately before the polishing step. As shown
A first wiring 7 is provided on the printed wiring board 1, and a contact pillar 6 for making an electrical connection with a second wiring (not shown) to be formed after polishing is formed on the wiring 7 by polishing. I have. An insulating layer 2 made of, for example, a BCB insulating film is formed on a region other than the first wiring of the substrate 1, and an insulating inorganic thin film 4 made of, for example, Al 2 O 3 is formed on the surface of the BCB film.
Are formed.
【００３７】絶縁層２とは別に同様の絶縁層を同様の条
件で形成し、その硬度を計測したところ、約３０Ｈｖで
あった。また、この絶縁性無機薄膜４とは別に同様の絶
縁性無機薄膜を、同様の条件で形成し、その硬度を計測
したところ、約１３５０Ｈｖであった。A similar insulating layer was formed under the same conditions separately from the insulating layer 2, and its hardness was measured to be about 30 Hv. A similar insulating inorganic thin film was formed under the same conditions separately from the insulating inorganic thin film 4, and its hardness was measured to be about 1350 Hv.
【００３８】さらに、絶縁性無機薄膜４表面とコンタク
ト柱となる部分の配線７表面上及びＢＣＢ膜壁面には、
めっき用電極３が形成されている。このめっき電極３と
は別に、同様のメッキ電極膜を同様の条件で形成し、そ
の硬度を計測したところ、約９０Ｈｖであった。このめ
っき電極３上には、コンタクト柱となる部分が埋まるま
で電気めっき法により形成した約１２０Ｈｖの硬度を有
する銅層５があり、この銅層５及びメッキ用電極３を、
機械的研磨により、図中Ａ−ＡＡで表される境界面まで
除去する。研磨工程を終了した基板は、図２のようにな
る。図示するように、研磨により、絶縁性無機薄膜上の
めっき電極および余分なめっき銅が除去されており、Ｂ
ＣＢ絶縁膜２の過度な研磨除去は全く行なわれない。Further, on the surface of the wiring 7 at the surface of the insulating inorganic thin film 4 and the portion to be the contact pillar and on the wall surface of the BCB film,
An electrode for plating 3 is formed. Separately from the plating electrode 3, a similar plating electrode film was formed under the same conditions, and its hardness was measured to be about 90 Hv. On the plating electrode 3, there is a copper layer 5 having a hardness of about 120 Hv formed by electroplating until a portion serving as a contact pillar is buried.
By mechanical polishing, it is removed to the boundary surface indicated by A-AA in the figure. The substrate after the polishing step is as shown in FIG. As shown in the figure, the plating electrode on the insulating inorganic thin film and excess plated copper were removed by polishing.
Excessive polishing removal of the CB insulating film 2 is not performed at all.
【００３９】従来は図７に示すように、研磨のストッパ
ーとなる絶縁性無機薄膜が形成されていないため、図８
に示すように、理想的には、研磨前のＢＣＢ絶縁膜表面
を表す破線８のところで研磨を終了すべきところを、実
際には、研磨後のＢＣＢ絶縁膜表面９は、コンタクト柱
から離れるにつれ部分的に過度に除去されてしまってい
る。プリント配線基板のように反りが大きな基板では、
研磨量に基板内でバラツキが発生し、残存するめっき銅
を研磨している間に、研磨が終了している部分はＢＣＢ
絶縁膜が研磨される。しかしながら、本発明の多層配線
構造においては、使用される絶縁性無機薄膜がストッパ
ーとして有効であったため、過度の除去は発生しなかっ
た。Conventionally, as shown in FIG. 7, an insulating inorganic thin film serving as a polishing stopper is not formed.
As shown in the figure, ideally, the polishing should be finished at the broken line 8 representing the surface of the BCB insulating film before polishing, but in reality, the surface 9 of the BCB insulating film after polishing gradually moves away from the contact pillar. It has been partially excessively removed. For a board with a large warp like a printed wiring board,
Variations occur in the amount of polishing within the substrate, and while polishing the remaining plated copper, the portion that has been polished is BCB
The insulating film is polished. However, in the multilayer wiring structure of the present invention, excessive removal did not occur because the insulating inorganic thin film used was effective as a stopper.
【００４０】また、本具体例では第２の絶縁層としてＡ
ｌ2 Ｏ3 からなる絶縁性無機薄膜を使用しているが、例
えばＢＣＢ樹脂中にダイヤモンド粉を混ぜ込み、絶縁性
無機薄膜と同様の位置に形成することができる。この場
合、第１の絶縁層も第２の絶縁層も共にＢＣＢ樹脂を含
むため、熱膨張や層間接着による問題がなく、絶縁性無
機薄膜より信頼性が上がるという利点がある。In this example, A is used as the second insulating layer.
Although an insulating inorganic thin film made of l 2 O 3 is used, it can be formed at the same position as the insulating inorganic thin film, for example, by mixing diamond powder in BCB resin. In this case, since both the first insulating layer and the second insulating layer contain BCB resin, there is no problem due to thermal expansion or interlayer adhesion, and there is an advantage that reliability is higher than that of the insulating inorganic thin film.
【００４１】次に、図１に示す製造過程から、図２に示
す製造過程の構造までのプロセスを、図１を用いて説明
する。プリント配線基板１上に、あらかじめ接着されて
いる銅板をフォトリソ技術によりパターニングし、配線
７を形成した。Next, a process from the manufacturing process shown in FIG. 1 to the structure of the manufacturing process shown in FIG. 2 will be described with reference to FIG. A wiring 7 was formed by patterning a copper plate bonded in advance on the printed wiring board 1 by a photolithography technique.
【００４２】次に、液状感光性ＢＣＢ樹脂をスピンコー
ト法もしくは印刷法などにより塗布し、８０℃で２０分
間プリベークした。その後、６００ｍＪ／ｃｍのエネル
ギーで露光し、有機系現像液（例えばダウケミカルＤＳ
−２１００）で１分間パドル現像を行なった。現像終了
後、２１０℃で３０分間フルキュアーし、第１の絶縁層
となるＢＣＢ膜を完成させた。Next, a liquid photosensitive BCB resin was applied by a spin coating method or a printing method, and prebaked at 80 ° C. for 20 minutes. Thereafter, exposure is performed with an energy of 600 mJ / cm, and an organic developer (for example, Dow Chemical DS)
-2100) for 1 minute. After the development, the film was fully cured at 210 ° C. for 30 minutes to complete a BCB film serving as a first insulating layer.
【００４３】その後、基板全面に第２の絶縁層として、
Ａｌ2 Ｏ3 膜を反応性スパッタ法により、厚さ０．５ミ
クロン形成した。この際、コンタクトホールが形成され
るべき領域には、予めリフトオフ用のレジストパターン
を形成し、スパッタ終了後レジスト剥離を行うことによ
り、コンタクトホールを形成した。Then, as a second insulating layer on the entire surface of the substrate,
An Al 2 O 3 film was formed to a thickness of 0.5 μm by a reactive sputtering method. At this time, a resist pattern for lift-off was formed in advance in a region where a contact hole was to be formed, and the resist was peeled off after the end of sputtering to form a contact hole.
【００４４】なお、第２の絶縁層として、ダイヤモンド
粉を含有したＢＣＢ膜を形成する場合は、パターン印刷
法で膜形成し、２５０℃で３０分間フルキュアーするこ
とで、第２の絶縁層が形成される。When a BCB film containing diamond powder is formed as the second insulating layer, the BCB film is formed by a pattern printing method, and is fully cured at 250 ° C. for 30 minutes to form the second insulating layer. It is formed.
【００４５】次に、電気めっき用の電極膜３を形成し
た。この電極膜３として、例えばスパッタあるいは真空
蒸着法を用いて、例えばＣｒ／Ｃｕ膜、もしくはＴｉ／
Ｃｕ膜を形成した。電極膜３の厚さは、Ｃｒ、Ｔｉは
０．１ミクロン、Ｃｕは１ミクロンで、下地との強い接
着強度と良好な電気めっきが可能であった。Next, an electrode film 3 for electroplating was formed. As the electrode film 3, for example, a Cr / Cu film or a Ti /
A Cu film was formed. The thickness of the electrode film 3 was 0.1 μm for Cr and Ti and 1 μm for Cu, and a strong adhesive strength with the base and good electroplating were possible.
【００４６】このめっき電極膜３を利用して、コンタク
トホールが完全に埋まるまで基板全面に電気めっきを施
した。電気めっきには、例えば硫酸銅めっき法を用いる
と、特に均一なめっき膜を得ることができた。めっき終
了後、得られためっき層は、図１の参照符号５に示すよ
うな形状になり、第２の絶縁膜４上に余分なめっき銅５
とめっき電極が存在する。この部分を、図中のＡ−ＡＡ
境界面まで研磨により除去すると、図２に示すような配
線１層と絶縁層１層が完成する。この工程を繰り返すこ
とにより、多層配線構造が得られる。Using the plated electrode film 3, electroplating was performed on the entire surface of the substrate until the contact holes were completely filled. When a copper sulfate plating method was used for the electroplating, a particularly uniform plating film could be obtained. After the plating is completed, the obtained plating layer has a shape as shown by reference numeral 5 in FIG.
And a plating electrode. This part is denoted by A-AA in the figure.
When the boundary surface is removed by polishing, one wiring layer and one insulating layer as shown in FIG. 2 are completed. By repeating this process, a multilayer wiring structure is obtained.
【００４７】なお、研磨にはバフ研磨法を用いることが
好ましい。なぜなら、バフ研磨は基板の反りにある程度
対応可能であり、また、プリント基板工程で一般的に使
用されているため、あらためて設備投資する必要がない
からである。以上のプロセスにより、ビルドアップ型多
層配線基板ができる。It is preferable to use a buffing method for polishing. This is because buff polishing can cope with the warpage of the substrate to some extent, and is generally used in a printed circuit board process, so that it is not necessary to make another capital investment. Through the above process, a build-up type multilayer wiring board can be obtained.
【００４８】また、ＢＣＢ膜上に熱伝導性物質を含む絶
縁層を形成すると、基板としての熱伝導性が向上する。
図３に、本発明の多層配線構造にサーマルビアを介して
ＬＳＩを実装した例を表す該略図を示す。When an insulating layer containing a heat conductive substance is formed on the BCB film, the heat conductivity as a substrate is improved.
FIG. 3 is a schematic diagram showing an example in which an LSI is mounted on a multilayer wiring structure of the present invention via a thermal via.
【００４９】図示するように、この多層配線構造は、例
えばＡｌＮからなる絶縁性無機薄膜４上に、配線層１
３，１４を形成した後、例えばＢＣＢ樹脂からなる絶縁
層１０、サーマルビア１１、及びビア１２を設け、サー
マルビア１１、及びビア１２上にＬＳＩ２０を実装した
以外は、図２に示す構造と同様の構造を有する。この絶
縁性無機薄膜４とは別に、同様の条件で同様にして絶縁
性無機薄膜を形成し、その硬度を測定したところ、約１
２００Ｈｖであった。As shown in the figure, the multilayer wiring structure has a wiring layer 1 on an insulating inorganic thin film 4 made of, for example, AlN.
The structure shown in FIG. 2 is the same as that shown in FIG. 2 except that after forming the layers 3 and 14, an insulating layer 10 made of, for example, a BCB resin, a thermal via 11 and a via 12 are provided, and the LSI 20 is mounted on the thermal via 11 and the via 12. It has the structure of Separately from the insulating inorganic thin film 4, an insulating inorganic thin film was formed in the same manner under the same conditions and the hardness was measured.
200 Hv.
【００５０】このＬＳＩは、エポキシ系樹脂などで基板
に接着し、電気的には、ワイヤボンディングやＴＡＢな
どの方法により基板と接続することにより、多層配線構
造上に実装される。This LSI is mounted on a multilayer wiring structure by bonding to the substrate with an epoxy resin or the like, and electrically connecting to the substrate by a method such as wire bonding or TAB.
【００５１】特に、発熱量が大きい半導体を実装する場
合、基板用の絶縁性無機薄膜４として、例えばＡｌＮ、
ＳｉＣなどの高熱伝導率を持つ無機物質を選択して形成
するとよい。図３に示すように、ＬＳＩ２０は、サーマ
ルビア１１に熱的に接続しているため、ＬＳＩ２０から
の熱をサーマルビア１１及び絶縁性無機薄膜４を介して
効率的に放熱することが可能である。In particular, when a semiconductor having a large calorific value is mounted, the insulating inorganic thin film 4 for the substrate may be made of, for example, AlN,
It is preferable to select and form an inorganic substance having high thermal conductivity such as SiC. As shown in FIG. 3, since the LSI 20 is thermally connected to the thermal via 11, heat from the LSI 20 can be efficiently radiated through the thermal via 11 and the insulating inorganic thin film 4. .
【００５２】さらに、高周波素子を搭載する基板として
使用する場合、共振器やインダクタなどの高周波部品を
基板に薄膜として内蔵することが要求される。この際、
部品の周囲が低誘電率であると波長短縮率が小さく、パ
ターンサイズが大きくなる。本発明に絶縁層材料として
好ましく使用されるＢＣＢは、低誘電率であるため、高
周波信号を伝搬される伝送線路の誘電体としては有効だ
が、部品を内蔵しようとすると大型化するという問題が
あった。しかし、ＢＣＢ上に絶縁層として、高誘電率を
有する絶縁性無機薄膜を形成すると、誘電率が上がり、
膜部品を小さくすることができる。Further, when used as a substrate on which a high-frequency element is mounted, it is required that high-frequency components such as a resonator and an inductor be incorporated in the substrate as a thin film. On this occasion,
If the periphery of the component has a low dielectric constant, the wavelength reduction ratio is small and the pattern size is large. BCB, which is preferably used as an insulating layer material in the present invention, has a low dielectric constant and is therefore effective as a dielectric of a transmission line through which a high-frequency signal is propagated. Was. However, when an insulating inorganic thin film having a high dielectric constant is formed as an insulating layer on BCB, the dielectric constant increases,
Membrane components can be made smaller.
【００５３】図４に、本発明の多層配線構造に高周波部
品を実装した例を表す該略図を示す。図示するように、
この多層配線構造は、図２の絶縁性無機薄膜４を所定の
パターンに加工して得られた誘電体膜１４と、その上に
設けられたスパイラルパターンを有するインダクター等
の高周波部品１６及び誘電体膜１４と同様に絶縁層を加
工して得られた誘電体膜からなるコンデンサー１５（上
部電極は図示せず）と、図２の絶縁性無機薄膜４を除去
して露出された絶縁層２上に形成された配線層１７，１
８，１９を有する以外は、図２に示す構造と同様の構造
を有する。この絶縁性無機薄膜４とは別に、同様の条件
で同様にして同様の絶縁性無機薄膜を形成し、その硬度
を測定したところ、約１０００Ｈｖであった。FIG. 4 is a schematic diagram showing an example in which high-frequency components are mounted on the multilayer wiring structure of the present invention. As shown
This multilayer wiring structure has a dielectric film 14 obtained by processing the insulating inorganic thin film 4 of FIG. 2 into a predetermined pattern, a high frequency component 16 such as an inductor having a spiral pattern provided thereon, and a dielectric film 14. A capacitor 15 (an upper electrode is not shown) made of a dielectric film obtained by processing the insulating layer in the same manner as the film 14, and the insulating layer 2 exposed by removing the insulating inorganic thin film 4 of FIG. Wiring layers 17, 1 formed in
It has the same structure as the structure shown in FIG. Separately from this insulating inorganic thin film 4, a similar insulating inorganic thin film was formed under the same conditions and under the same conditions, and its hardness was measured to be about 1000 Hv.
【００５４】誘電体膜１４及び１５の加工は、リアクテ
ィブイオンエッチング（ＲＩＥ）か，イオントリミング
法により行なうことができる。また、配線層１７，１
８，１９は、スパッタ等を用いたフォトリソ技術や、パ
ターン印刷法により形成することができる。The processing of the dielectric films 14 and 15 can be performed by reactive ion etching (RIE) or ion trimming. The wiring layers 17 and 1
8 and 19 can be formed by a photolithography technique using sputtering or the like or a pattern printing method.
【００５５】絶縁性無機薄膜層４，１４，１５に使用さ
れる高誘電性物質としては、部品に要求される特性によ
り異なり、例えば誘電率が１０程度必要であれば、Ｓｉ
Ｏ2やＳｉ3 Ｎ4 、逆に非常に大きな誘電率が必要なら
ばＳｒＴｉＯ3 、ＢａＴｉＯ3 、ＴｉＯ2 などを選択す
ればよい。The high dielectric substance used for the insulating inorganic thin film layers 4, 14, and 15 differs depending on the characteristics required for the component.
O 2 or Si 3 N 4 , or conversely, if a very large dielectric constant is required, SrTiO 3 , BaTiO 3 , TiO 2 or the like may be selected.
【００５６】具体例２ 本発明の第３の観点にかかる多層配線構造の一例につい
て図１及び図５を用いて説明する。EXAMPLE 2 An example of a multilayer wiring structure according to a third aspect of the present invention will be described with reference to FIGS.
【００５７】絶縁層２上に、絶縁性無機薄膜４を形成す
る代わりに、例えば金、銀、ニッケル、及びアルミニウ
ムからなる群から選択される少なくとも１種の金属層を
用いて厚さ１μｍの導電層を、コンタクト柱６及びコン
タクト柱のエッジ付近以外の領域に形成する以外は、具
体例１の図１と同様の構造を得た。導電層は、例えばス
パッタ法を用いて形成することができる。Instead of forming the insulating inorganic thin film 4 on the insulating layer 2, for example, a conductive layer having a thickness of 1 μm is formed by using at least one metal layer selected from the group consisting of gold, silver, nickel and aluminum. A structure similar to that of FIG. 1 of Example 1 was obtained except that the layer was formed in a region other than the vicinity of the contact pillar 6 and the edge of the contact pillar. The conductive layer can be formed by, for example, a sputtering method.
【００５８】この構造の金属層５及びメッキ電極層３を
具体例１と同様にしてＡ−ＡＡ境界面まで研磨した。図
５に、本発明の第３の観点に係る多層配線構造の一例の
製造工程における研磨後の様子を表す図を示す。図示す
るように、研磨により、導電層３０上の金属層５及びメ
ッキ電極層３は十分に除去され、導電層がストッパーと
して役立ち、絶縁層２まで研磨されることはなかった。
この導電層とは別に、同様の条件で同様にして絶縁層を
形成し、その硬度を測定したところ、約５００Ｈｖであ
った。The metal layer 5 and the plating electrode layer 3 having this structure were polished to the A-AA interface in the same manner as in Example 1. FIG. 5 is a diagram showing a state after polishing in a manufacturing process of an example of the multilayer wiring structure according to the third aspect of the present invention. As shown in the figure, the metal layer 5 and the plating electrode layer 3 on the conductive layer 30 were sufficiently removed by polishing, the conductive layer served as a stopper, and the insulating layer 2 was not polished.
Separately from this conductive layer, an insulating layer was formed in the same manner under the same conditions, and its hardness was measured to be about 500 Hv.
【００５９】図６に、本発明の第３の観点にかかる多層
配線構造の一例の他の製造工程を表す図を示す。ここで
は、研磨により露出された導電層３０を積極的に利用し
た例を示す。図示するように、ストッパーとして利用し
た導電性３０をフォトリソ技術により加工し、微細な信
号配線２２として再利用できる。さらに、同様の技術に
よりパターニングし、放熱の金属パターン２１とするこ
とができる。FIG. 6 is a diagram showing another example of the manufacturing process of an example of the multilayer wiring structure according to the third aspect of the present invention. Here, an example is shown in which the conductive layer 30 exposed by polishing is positively used. As shown in the figure, the conductive 30 used as a stopper can be processed by a photolithographic technique and reused as a fine signal wiring 22. Further, patterning can be performed by the same technique to form the metal pattern 21 for heat dissipation.
【００６０】以上、本発明の具体例を述べたが、本発明
は種々変形して使用することができる。基板はプリント
配線基板を中心に述べてきたが、半導体ウエハやセラミ
ック基板、ガラス基板などにも適応できる。また、配線
材料やめっき材料は銅を中心に述べたが、金や銀、ニッ
ケル、アルミニウムなどでも同様の効果が得られる。Although the specific examples of the present invention have been described above, the present invention can be variously modified and used. Although the printed circuit board has been mainly described as the substrate, the present invention can be applied to a semiconductor wafer, a ceramic substrate, a glass substrate, and the like. Further, although the wiring material and the plating material are mainly described with copper, similar effects can be obtained with gold, silver, nickel, aluminum and the like.
【００６１】[0061]
【発明の効果】本発明によれば、環境的に問題がある化
学的エッチング法の使用を低減し得る機械的研磨法の適
用が可能であり、かつ基板の反りの影響を受けず歩留ま
り良く形成し得る多層配線構造を提供することができ
る。According to the present invention, it is possible to apply a mechanical polishing method capable of reducing the use of an environmentally problematic chemical etching method, and to form a semiconductor device with a good yield without being affected by substrate warpage. It is possible to provide a multi-layer wiring structure that can be used.
【００６２】また、本発明の方法によれば、環境的に問
題がある化学的エッチング法の使用を低減し得る機械的
研磨法を用い、かつ基板の反りの影響を受けず歩留まり
良く多層配線構造を形成し得る。Further, according to the method of the present invention, a mechanical polishing method capable of reducing the use of an environmentally problematic chemical etching method is used, and a multilayer wiring structure having a good yield without being affected by substrate warpage. Can be formed.
【図１】 本発明の多層配線構造の一例の製造工程の１
つを表す概略断面図FIG. 1 shows one example of a manufacturing process of an example of a multilayer wiring structure of the present invention.
Schematic cross section showing one
【図２】 本発明の多層配線構造の一例の製造工程の１
つを表す概略断面図FIG. 2 shows one example of a manufacturing process of an example of a multilayer wiring structure of the present invention.
Schematic cross section showing one
【図３】 本発明の多層配線構造の一応用例を表す概略
断面図FIG. 3 is a schematic cross-sectional view illustrating an application example of the multilayer wiring structure of the present invention.
【図４】 本発明の多層配線構造の他の応用例を表す概
略断面図FIG. 4 is a schematic sectional view showing another application example of the multilayer wiring structure of the present invention.
【図５】 本発明の多層配線構造の他の一例の製造工程
の１つを表す概略断面図FIG. 5 is a schematic cross-sectional view showing one of manufacturing steps of another example of the multilayer wiring structure of the present invention.
【図６】 本発明の多層配線構造のさらに他の応用例を
表す概略断面図FIG. 6 is a schematic sectional view showing still another application example of the multilayer wiring structure of the present invention.
【図７】 従来の多層配線構造の一例の製造工程の１つ
を表す概略断面図FIG. 7 is a schematic cross-sectional view illustrating one of manufacturing steps of an example of a conventional multilayer wiring structure.
【図８】 従来の多層配線構造の一例の製造工程の１つ
を表す概略断面図FIG. 8 is a schematic cross-sectional view illustrating one of manufacturing steps of an example of a conventional multilayer wiring structure.
１…基板 ２…ＢＣＢ膜 ３…めっき電極 ４…絶縁性無機薄膜 ５…めっき銅 ６，１２…コンタクト柱 ７，１３，１４，１７，１８，１９…配線 ８…研磨前のＢＣＢ平坦面 ９…研磨後のＢＣＢ表面 １１…サーマルビア １４…高周波部品 １５…コンデンサ ２０…ＬＳＩ ３０…導電層 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... BCB film 3 ... Plating electrode 4 ... Insulating inorganic thin film 5 ... Copper plating 6,12 ... Contact pillar 7, 13, 14, 17, 18, 19 ... Wiring 8 ... BCB flat surface before polishing 9 ... BCB surface after polishing 11 ... thermal via 14 ... high frequency component 15 ... capacitor 20 ... LSI 30 ... conductive layer
Claims (6)
成された第１の配線層と、該配線層上に形成されたビア
と、該ビア以外の該基板上の領域に形成された第１の絶
縁層と、該ビア及び該第１の絶縁層上に所定のパターン
で形成された第２の配線層とを含む多層配線構造におい
て、 前記第１の絶縁層上に該絶縁層の硬度よりも高い硬度を
有する第２の絶縁層が設けられることを特徴とする多層
配線構造。1. A substrate, a first wiring layer formed in a predetermined pattern on the substrate, a via formed on the wiring layer, and a region formed on the substrate other than the via. In a multilayer wiring structure including a first insulating layer, a via and a second wiring layer formed in a predetermined pattern on the first insulating layer, A multilayer wiring structure, wherein a second insulating layer having a hardness higher than the hardness is provided.
及びダイヤモンド、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＳｉＯ、Ｓ
ｉ3 Ｎ4 、ＳｒＴｉＯ3 、ＢａＴｉＯ3 、ＴｉＯ2 、Ｂ
Ｎ、及びＴｉＮからなる群から選択される少なくとも１
種の物質を含むことを特徴とする請求項１に記載の多層
配線構造。2. The method according to claim 1, wherein the second insulating layer is made of AlN, SiC,
And diamond, Al 2 O 3 , SiO 2 , SiO, S
i 3 N 4 , SrTiO 3 , BaTiO 3 , TiO 2 , B
At least one selected from the group consisting of N, and TiN
The multilayer wiring structure according to claim 1, wherein the multilayer wiring structure contains a kind of substance.
程、該第１の配線層上に第１の絶縁層及びビアホールを
設ける工程、該第１の絶縁層表面及びビアホール内表面
に沿って、該第１の絶縁層の硬度よりも高い硬度を有す
る第２の絶縁層を形成する工程、該第２の絶縁層表面に
沿って、めっき電極層を形成する工程、該めっき電極層
上に、該ビアホール領域が埋まるまで金属めっきを行な
い、金属層を設ける工程、前記第２の絶縁層表面が露出
するまで、前記金属層及びめっき電極層を研磨し、前記
ビアホール領域以外の金属層及びめっき電極層を除去し
てビアを形成する工程、及び該第２の絶縁層及び該ビア
上に第２の配線層を形成する工程を具備する多層配線構
造の製造方法。3. A step of forming a first wiring layer on a substrate, a step of providing a first insulating layer and a via hole on the first wiring layer, and forming a first insulating layer and a via hole on the surface of the first insulating layer and the inner surface of the via hole. Forming a second insulating layer having a hardness higher than that of the first insulating layer along the surface of the first insulating layer, forming a plating electrode layer along the surface of the second insulating layer, Forming a metal layer until the via-hole region is filled, and providing a metal layer; polishing the metal layer and the plating electrode layer until the surface of the second insulating layer is exposed; And a step of forming a via by removing the plating electrode layer, and a step of forming a second wiring layer on the second insulating layer and the via.
及びダイヤモンド、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＳｉＯ、Ｓ
ｉ3 Ｎ4 、ＳｒＴｉＯ3 、ＢａＴｉＯ3 、ＴｉＯ2 、Ｂ
Ｎ、及びＴｉＮからなる群から選択される少なくとも１
種の物質を含むことを特徴とする請求項３に記載の多層
配線構造の製造方法。4. The method according to claim 1, wherein the second insulating layer is formed of AlN, SiC,
And diamond, Al 2 O 3 , SiO 2 , SiO, S
i 3 N 4 , SrTiO 3 , BaTiO 3 , TiO 2 , B
At least one selected from the group consisting of N, and TiN
4. The method for manufacturing a multilayer wiring structure according to claim 3, comprising a kind of substance.
程、該第１の配線層上に絶縁層及びビアホールを設ける
工程、ビアホール及びビアホールエッジを除く絶縁層上
の領域に該絶縁層の硬度よりも高い硬度を有する導電層
を形成する工程、該配線用金属層表面及びビアホール内
表面に沿って、めっき電極層を形成する工程、該めっき
電極層上にこれを電極として金属層を形成する工程、及
び前記導電層が露出するまで、前記金属層及びめっき電
極層を研磨し、前記ビアホール領域以外の金属層及びめ
っき電極層を除去してビアを形成する工程、及び前記導
電層を用いて第２の配線層を形成する工程を具備する多
層配線構造の製造方法。5. A step of forming a first wiring layer on a substrate, a step of providing an insulating layer and a via hole on the first wiring layer, and forming the insulating layer in a region on the insulating layer excluding the via hole and the via hole edge. Forming a conductive layer having a hardness higher than the hardness of the metal layer for wiring, a step of forming a plating electrode layer along the surface of the wiring metal layer and the inner surface of the via hole, forming a metal layer on the plating electrode layer by using this as an electrode. Forming, and polishing the metal layer and the plating electrode layer until the conductive layer is exposed, removing the metal layer and the plating electrode layer other than the via hole region to form a via, and forming the conductive layer. A method for manufacturing a multilayer wiring structure comprising a step of forming a second wiring layer using the same.
アルミニウムからなる群から選択される少なくとも１種
の金属を含有することを特徴とする請求項５に記載の多
層配線構造の製造方法。6. The method according to claim 5, wherein the conductive layer contains at least one metal selected from the group consisting of gold, silver, nickel, and aluminum. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1530297A JPH10214832A (en) | 1997-01-29 | 1997-01-29 | Multilayer wiring structure and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1530297A JPH10214832A (en) | 1997-01-29 | 1997-01-29 | Multilayer wiring structure and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214832A true JPH10214832A (en) | 1998-08-11 |
Family
ID=11885026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1530297A Pending JPH10214832A (en) | 1997-01-29 | 1997-01-29 | Multilayer wiring structure and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214832A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| KR100373351B1 (en) * | 2000-10-30 | 2003-02-25 | 주식회사 하이닉스반도체 | A method for fabricating semiconductor device |
| US6563057B2 (en) | 1999-02-10 | 2003-05-13 | Nec Toppan Circuit Solutions, Inc. | Printed circuit board and method for manufacturing same |
| US6737744B2 (en) | 2001-09-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device including porous insulating material and manufacturing method therefor |
-
1997
- 1997-01-29 JP JP1530297A patent/JPH10214832A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| US6486559B1 (en) | 1997-06-25 | 2002-11-26 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same |
| US6563057B2 (en) | 1999-02-10 | 2003-05-13 | Nec Toppan Circuit Solutions, Inc. | Printed circuit board and method for manufacturing same |
| KR100373351B1 (en) * | 2000-10-30 | 2003-02-25 | 주식회사 하이닉스반도체 | A method for fabricating semiconductor device |
| US6737744B2 (en) | 2001-09-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device including porous insulating material and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101053419B1 (en) | Multilayer wiring circuit module and manufacturing method thereof | |
| US7187060B2 (en) | Semiconductor device with shield | |
| US7193311B2 (en) | Multi-chip circuit module and method for producing the same | |
| US6797890B2 (en) | High frequency module device and method for its preparation | |
| US6803324B2 (en) | Semiconductor device and its manufacturing method | |
| JP3925378B2 (en) | A method for manufacturing a high-frequency module device. | |
| JP2003163323A (en) | Circuit module and manufacturing method thereof | |
| US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
| WO2003047325A1 (en) | High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method | |
| JP2001257288A (en) | Flip-chip semiconductor device and method of manufacturing the same | |
| KR20040034575A (en) | Thin film circuit board device and its manufacturing method | |
| JP2002164467A (en) | Circuit block body, its manufacturing method, wiring circuit device, its manufacturing method, semiconductor device and its manufacturing method | |
| JP2004297054A (en) | Semiconductor device and its manufacturing method | |
| JP2001320150A (en) | Wiring board by stamper and manufacturing method thereof | |
| US5109601A (en) | Method of marking a thin film package | |
| JPH10214832A (en) | Multilayer wiring structure and its manufacturing method | |
| WO2008133369A9 (en) | The manufacturing method of the thin film ceramic multi layer substrate | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JP2006041122A (en) | Element with built-in electronic component, electronic apparatus and manufacturing method thereof | |
| JP3272945B2 (en) | Manufacturing method of wiring board | |
| JPH07307434A (en) | Packagning substrate | |
| JPH1117333A (en) | Wiring board and its manufacture | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| CN118302856A (en) | Multi-layer package substrate with stepped substrate trace | |
| KR19980076184A (en) | Manufacturing method of package of semiconductor device |