JPH10213627A - Chip carrier, and burn-in method and test method for semiconductor device using it - Google Patents
Chip carrier, and burn-in method and test method for semiconductor device using itInfo
- Publication number
- JPH10213627A JPH10213627A JP9018233A JP1823397A JPH10213627A JP H10213627 A JPH10213627 A JP H10213627A JP 9018233 A JP9018233 A JP 9018233A JP 1823397 A JP1823397 A JP 1823397A JP H10213627 A JPH10213627 A JP H10213627A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- carrier
- connection terminal
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
分野に関するものであり、特に半導体チップの電気的特
性を測定する試験に利用して有効なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of manufacturing semiconductor devices, and is particularly effective for use in tests for measuring electrical characteristics of semiconductor chips.
【０００２】[0002]
【従来の技術】近年、パソコン等のＯＡ機器や携帯電話
等の移動体通信機器を中心として、電子機器の縮小化、
薄型化が著しく、それらに用いる半導体装置の実装方法
も従来のパッケージ実装からベアチップ（パッケージを
持たない半導体チップ）実装へ移り変わりつつある。ベ
アチップ実装やＭＣＭ（multi-chip module）は、実装
基板に良品のベアチップをそのまま実装し、ベアチップ
の電極パッドと実装基板のランドとを金属ワイヤやバン
プで直接電気的接続を図る。従って、複数のベアチップ
からなるボードやＭＣＭは、従来のパッケージを省ける
分、実装面積を小さくできる、ＬＳＩを高速に動作させ
ることができる等の利点を持っている。2. Description of the Related Art In recent years, downsizing of electronic devices, mainly OA devices such as personal computers and mobile communication devices such as mobile phones, has been promoted.
The thinning is remarkable, and the mounting method of the semiconductor device used for them is also shifting from the conventional package mounting to a bare chip (semiconductor chip without a package) mounting. In bare chip mounting or MCM (multi-chip module), a non-defective bare chip is directly mounted on a mounting board, and direct electrical connection is made between electrode pads of the bare chip and lands of the mounting board by metal wires or bumps. Therefore, a board or MCM composed of a plurality of bare chips has advantages such that the mounting area can be reduced and the LSI can be operated at high speed because the conventional package can be omitted.
【０００３】複数のベアチップを使用する場合、ボード
やＭＣＭの良品率は個々のチップの良品率（α）のチッ
プの個数（ｎ）乗で決定するため、良品を保証したベア
チップＬＳＩ（ＫＧＤ：known good die）の供給が不可
欠となっている。ＫＧＤを出荷する場合は、ベアチップ
状態で電気的特性の試験及びバーンイン（ＬＳＩの定格
範囲内で高温、高電圧などのストレスを一定時間与え、
まだ故障に至っていない製造欠陥をもつＬＳＩを故障に
追い込み、事前に除去する方法）を行うために、テスト
用キャリアにチップを一時的に入れる。バーンイン終了
後は電気テストを行い、クリーンルーム内でテスト用キ
ャリアからチップを取り出し、トレイに納めて梱包す
る。[0003] When a plurality of bare chips are used, the non-defective rate of the board or MCM is determined by the non-defective rate (α) of each chip raised to the number of chips (n) raised to the power of the number of chips (n). supply of good die) is indispensable. When shipping the KGD, test the electrical characteristics in a bare chip state and burn-in (given a high temperature, high voltage, etc. stress for a certain time within the rated range of the LSI,
In order to perform an LSI having a manufacturing defect that has not yet failed and to remove it in advance and remove it in advance, a chip is temporarily placed in a test carrier. After the burn-in, an electrical test is performed, and the chips are taken out of the test carrier in a clean room and packed in a tray.
【０００４】尚、ベアチップ実装に関しては、例えば、
「日経エレクトロニクス 1995.6.19」（日経ＢＰ社発
行）１５９頁乃至１７３頁に記載されている。[0004] With regard to bare chip mounting, for example,
"Nikkei Electronics 1995.6.19" (published by Nikkei BP), pages 159 to 173.
【０００５】[0005]
【発明が解決しようとする課題】ＫＧＤを出荷するため
には、ベアチップのテスト用キャリアが必要となる。テ
スト用キャリアには、一時接触タイプと接続タイプとが
あり、特に一時接触タイプはチップを押えつけて接触を
とるだけなので、キャリアを繰り返し使用することがで
きるが、ベアチップは種類によって、寸法、ピン数、パ
ッド位置等が異なるため、種類毎にキャリアを設計する
必要がある。ベアチップの種類毎にキャリアを設計する
場合、バーンインソケット及びバーンインボードの設計
も伴い、また、キャリアのハンドリング性も考慮に入れ
る必要があるため、設計期間が長くなる。また、キャリ
アの構造が複雑になると、その部品それぞれについてベ
アチップに合うように設計が必要となるため、設計・製
造期間の増大及び高コスト化を招いてしまう。従って、
最終的には、ベアチップの供給価格が高価なものになっ
てしまう。In order to ship KGD, a bare chip test carrier is required. There are two types of test carriers: temporary contact type and connection type. In particular, the temporary contact type only presses the chip to make contact, so the carrier can be used repeatedly. Since the number and pad positions are different, it is necessary to design a carrier for each type. When a carrier is designed for each type of bare chip, a burn-in socket and a burn-in board are required to be designed, and the handling of the carrier needs to be taken into consideration. In addition, when the structure of the carrier is complicated, it is necessary to design each component so as to match the bare chip, which leads to an increase in design / manufacturing period and an increase in cost. Therefore,
Eventually, the supply price of the bare chip becomes expensive.
【０００６】そこで、本発明の目的は、設計・製造期間
が短くかつ安価なベアチップのテスト用キャリアを提供
することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an inexpensive bare chip test carrier having a short design and manufacturing period.
【０００７】本発明の他の目的は、ベアチップ１個あた
りのコストを低減させる技術を提供することにある。Another object of the present invention is to provide a technique for reducing the cost per bare chip.
【０００８】本発明の他の目的は、ベアチップのテスト
技術の簡略化を図ることにある。Another object of the present invention is to simplify a bare chip test technique.
【０００９】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【００１０】[0010]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体チップの外部接続用
電極と電気的に接続されるチップ接続端子を有するチッ
プ搭載部と前記接続端子から外部へ引出すための配線及
び外部接続端子とを有する回路基板と、前記半導体チッ
プを裏面から押圧する押圧部材とを有するチップキャリ
アであって、前記チップ搭載部には前記半導体チップの
平面方向の固定を行う固定部材が設けられ、前記外部接
続端子は前記回路基板の１辺に形成され、前記押圧部材
はその内部が空洞となっており１面に開口部を設けた直
方体の容器からなり、前記回路基板を前記開口部から前
記押圧部材へ挿入することにより前記押圧部材の内壁が
前記半導体チップの裏面を押圧するものである。The following is a brief description of an outline of typical inventions disclosed in the present application. That is, a circuit board having a chip mounting portion having a chip connection terminal electrically connected to an external connection electrode of a semiconductor chip, a wiring for leading out from the connection terminal to the outside, and an external connection terminal, A chip carrier having a pressing member for pressing from the back surface, wherein the chip mounting portion is provided with a fixing member for fixing the semiconductor chip in a planar direction, and the external connection terminals are formed on one side of the circuit board. The pressing member has a hollow inside and is formed of a rectangular parallelepiped container provided with an opening on one surface, and the inner wall of the pressing member is formed by inserting the circuit board into the pressing member from the opening. It presses the back surface of the semiconductor chip.
【００１１】上記手段によると、ベアチップが搭載され
た回路基板を押圧部材へ抜き差しするだけの構造となる
ので、チップキャリアの構造を簡略化することができ
る。According to the above-described means, the circuit board on which the bare chip is mounted is simply inserted into and removed from the pressing member, so that the structure of the chip carrier can be simplified.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１に本発明のチップキャリアの構
成、図２にチップキャリアの断面図を示す。チップキャ
リア１は、半導体チップ１４の外部接続用電極と電気的
に接続されるチップ接続端子と接続端子から外部へ引出
すための配線及び外部接続端子とを有する回路基板２、
及び半導体チップ１４をセットした回路基板２を外部接
続端子を突出させた状態で収容する容器となるキャリア
ケース８から構成される。回路基板２は、エポキシ等の
樹脂材料からなる基板２ａ上に、アルミニウムや金、高
融点の半田等の金属からなる配線層４と、配線層４を保
護するためのエポキシやポリイミド等の樹脂からなる上
板３とを重ね合わせた層構造をなしている。この配線層
４については、配線等をポリイミド等のフィルムに印刷
したものを基板２ａに貼り合わせている。配線層４に用
いるフィルムは、半導体チップ１４を裏面から押圧する
関係上、チップ接続部に形成される突起状の電極が押圧
の際、沈み込むように弾性を有するものを用いる。配線
層４は基板２ａ表面上に蒸着等の方法でチップ接続端
子、外部接続端子及びそれらをつなぐ金属配線を印刷し
てもよい。その場合は、基板２ａ自体に弾性を有する素
材、例えばポリイミド樹脂や、エポキシ樹脂の基板にポ
リイミド樹脂のシートを張り合わせたものを用いる。チ
ップ接続端子には、回路基板に搭載すべき半導体チップ
の外部接続用電極と電気的接続を行うために突起状の電
極、例えば金や半田等からなるバンプ１２を形成してい
る。半導体チップ側に突起状の電極が設けられている場
合は、チップ接続端子に突起状の電極を設けなくてもよ
い。上板３は、外部接続端子５及びチップ搭載部１３を
除いた配線層４の配線領域に重ね合わせることにより配
線層４を保護している。チップ搭載領域１３では、半導
体チップ１４が嵌合するように上板３が搭載すべき半導
体チップ１４のサイズ、形状にくり抜かれている。な
お、上板３を設けない場合は、搭載すべき半導体チップ
の対角線上の２つの角部に位置決め用の突起を設けても
よい。また、回路基板２のキャリアケース８への抜き差
しの際、半導体チップ１４の裏面とキャリアケース８内
壁との直接的な擦れを防ぐため、回路基板２に保護シー
ト７を設け、キャリアケース８への挿入時に半導体チッ
プ１４の裏面を覆うようにしている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of the chip carrier of the present invention, and FIG. 2 shows a cross-sectional view of the chip carrier. The chip carrier 1 includes a circuit board 2 having a chip connection terminal electrically connected to an external connection electrode of the semiconductor chip 14, a wiring for leading out from the connection terminal to the outside, and an external connection terminal;
And a carrier case 8 serving as a container for housing the circuit board 2 on which the semiconductor chip 14 is set with the external connection terminals protruding. The circuit board 2 is composed of a wiring layer 4 made of a metal such as aluminum, gold, or a high melting point solder and a resin such as epoxy or polyimide for protecting the wiring layer 4 on a substrate 2a made of a resin material such as epoxy. It has a layer structure in which the upper plate 3 is overlapped. The wiring layer 4 is obtained by printing wiring or the like on a film of polyimide or the like, and is bonded to the substrate 2a. As the film used for the wiring layer 4, since the semiconductor chip 14 is pressed from the back surface, a film having elasticity so that the protruding electrode formed on the chip connecting portion sinks when pressed. The wiring layer 4 may be printed on the surface of the substrate 2a with chip connection terminals, external connection terminals, and metal wiring connecting them by vapor deposition or the like. In this case, a material having elasticity, such as a polyimide resin or an epoxy resin substrate bonded to a polyimide resin sheet, is used for the substrate 2a itself. On the chip connection terminal, a protruding electrode, for example, a bump 12 made of gold, solder, or the like, is formed to electrically connect to an external connection electrode of a semiconductor chip to be mounted on a circuit board. When a protruding electrode is provided on the semiconductor chip side, the protruding electrode may not be provided on the chip connection terminal. The upper plate 3 protects the wiring layer 4 by overlapping the wiring area of the wiring layer 4 excluding the external connection terminals 5 and the chip mounting portion 13. In the chip mounting area 13, the size and shape of the semiconductor chip 14 on which the upper plate 3 is to be mounted are cut out so that the semiconductor chip 14 is fitted. When the upper plate 3 is not provided, positioning protrusions may be provided at two diagonal corners of the semiconductor chip to be mounted. In addition, when the circuit board 2 is inserted into or removed from the carrier case 8, a protective sheet 7 is provided on the circuit board 2 to prevent direct rubbing between the back surface of the semiconductor chip 14 and the inner wall of the carrier case 8. At the time of insertion, the back surface of the semiconductor chip 14 is covered.
【００１３】回路基板２に搭載された半導体チップ１４
を裏面から押圧する押圧部材となるキャリアケース８
は、その内部が回路基板２を収容するために空洞となっ
ており、１面に回路基板２を抜き差しする開口部９を設
けた直方体の容器からなる。キャリアケース８の素材と
しては、バーンイン工程での温度環境（摂氏１２５度前
後）において伸縮が小さく、熱伝導度の高い材料、例え
ば加工用Ａｌ合金、特にＡｌ−Ｃｕ−Ｍｇ合金やＡｌ−
Ｍｇ−Ｓｉ合金、Ａｌ−Ｚｎ−Ｍｇ系合金等の高力合金
が好ましいが条件を満たす素材であれば、樹脂系の素材
でも良い。回路基板２を開口部９からキャリアケース８
へ挿入することによりキャリアケース８の内壁が半導体
チップ１４の裏面を押圧するよう、キャリアケース８の
内壁の半導体チップ１４の裏面に対応する部分は、周縁
部がなだらかな傾斜を持った凸部１０が形成されてい
る。キャリアケース８の内壁には、回路基板２との摩擦
係数を小さくするような材料、例えば、ポリイミド樹脂
等がコーティングされている。Semiconductor chip 14 mounted on circuit board 2
Case 8 serving as a pressing member for pressing the back from the back surface
Is formed as a hollow container for accommodating the circuit board 2 and has a rectangular parallelepiped container provided with an opening 9 for inserting and removing the circuit board 2 on one surface. As a material of the carrier case 8, a material having a small expansion and contraction and a high thermal conductivity in a temperature environment (around 125 degrees Celsius) in a burn-in process, for example, an Al alloy for processing, particularly an Al-Cu-Mg alloy or an Al-
A high-strength alloy such as an Mg-Si alloy or an Al-Zn-Mg alloy is preferable, but a resin-based material may be used as long as the material satisfies the conditions. The circuit board 2 is moved from the opening 9 to the carrier case 8.
A portion of the inner wall of the carrier case 8 corresponding to the back surface of the semiconductor chip 14 has a peripheral portion having a gentle slope so that the inner wall of the carrier case 8 presses the back surface of the semiconductor chip 14 by being inserted into the projection 10. Are formed. The inner wall of the carrier case 8 is coated with a material that reduces the coefficient of friction with the circuit board 2, for example, a polyimide resin or the like.
【００１４】次に、本発明のチップキャリアへの半導体
チップの搭載方法について説明する。Next, a method of mounting a semiconductor chip on a chip carrier according to the present invention will be described.
【００１５】まず、半導体チップ１４を回路基板２のチ
ップ搭載部１３に嵌合させて搭載する。First, the semiconductor chip 14 is fitted and mounted on the chip mounting portion 13 of the circuit board 2.
【００１６】その際、半導体チップ１４の外部接続用電
極とチップ搭載部のチップ接続端子に形成されたバンプ
１２が個々に当接する。次に、半導体チップ１４が搭載
された回路基板２を、キャリアケース８に挿入する。そ
の際、保護シート７はキャリアケース８の開口部９に当
たり、挿入するにつれて保護シート７は半導体チップ方
向へ倒れ、半導体チップ１４の裏面を覆う。従って、キ
ャリアケース２の内壁と半導体チップ１４裏面とが直接
擦れることがない。回路基板２は外部接続端子５を除い
てキャリアケース８内に収納される。この一連の方法を
キャリア詰め装置で行う場合について図３及び図４を用
いて説明する。キャリア詰め装置１５は主に、トレイ２
２から半導体チップを吸着して回路基板２に搭載するコ
レット２１と、回路基板２を搬送しキャリアケース８へ
挿入する基板搬送部１６、キャリアケース８を固定する
固定部２０から構成される。基板搬送部１６には、図示
しない駆動機構によって回路基板２を搬送するピン１９
と、キャリアケース方向に向かってピン１９が移動する
ピン移動路１８が設けられている。ピン１９は、回路基
板２に設けた位置決め用の溝６にはまり込み、ピン移動
路１８を移動することにより回路基板２をキャリアケー
ス８へ搬送する機構となっている。このキャリア詰め装
置１５は、まず、トレイ２２に納められた半導体チップ
１４をコレット２１で吸着し、回路基板２まで搬送して
チップ搭載部１３に嵌合させて搭載する。At this time, the external connection electrodes of the semiconductor chip 14 and the bumps 12 formed on the chip connection terminals of the chip mounting portion individually contact each other. Next, the circuit board 2 on which the semiconductor chip 14 is mounted is inserted into the carrier case 8. At this time, the protective sheet 7 hits the opening 9 of the carrier case 8, and as it is inserted, the protective sheet 7 falls down toward the semiconductor chip, and covers the back surface of the semiconductor chip 14. Therefore, the inner wall of the carrier case 2 does not directly rub against the back surface of the semiconductor chip 14. The circuit board 2 is housed in the carrier case 8 except for the external connection terminals 5. A case where this series of methods is performed by a carrier packing device will be described with reference to FIGS. The carrier stuffing device 15 is mainly used for the tray 2
2, a collet 21 for adsorbing a semiconductor chip and mounting the circuit board 2 on the circuit board 2, a board transfer section 16 for transferring the circuit board 2 and inserting it into the carrier case 8, and a fixing section 20 for fixing the carrier case 8. A pin 19 for transporting the circuit board 2 by a drive mechanism (not shown) is provided on the substrate transport section 16.
And a pin moving path 18 in which the pin 19 moves toward the carrier case. The pin 19 fits into the positioning groove 6 provided on the circuit board 2 and moves the pin moving path 18 to transfer the circuit board 2 to the carrier case 8. The carrier filling device 15 first sucks the semiconductor chips 14 stored in the tray 22 with the collet 21, transports them to the circuit board 2, fits them into the chip mounting section 13, and mounts them.
【００１７】次にピン１９が回路基板２の溝６にはまり
込み、図４（ａ）（ｂ）に示すようにピン移動路１８を
移動することにより回路基板２をキャリアケース８へ搬
送し、キャリアケース８に挿入する。その後、溝６から
ピン１９が外れ、回路基板２のキャリアケース８への挿
入が完了する。このようにして半導体チップ１４が搭載
されたチップキャリア１は図示しない別の搬送手段によ
ってチップキャリア専用のキャリアに納められるか、バ
ーンインに用いるバーンインボードに直接実装される。Next, the pins 19 are fitted into the grooves 6 of the circuit board 2, and the circuit board 2 is conveyed to the carrier case 8 by moving along the pin moving path 18 as shown in FIGS. Insert into carrier case 8. Thereafter, the pins 19 are removed from the grooves 6, and the insertion of the circuit board 2 into the carrier case 8 is completed. The chip carrier 1 on which the semiconductor chip 14 is mounted in this manner is placed in a carrier dedicated to the chip carrier by another transport means (not shown) or directly mounted on a burn-in board used for burn-in.
【００１８】図５に本発明のチップキャリアのバーンイ
ンボードへの実装形態を示す。通常、バーンインを行う
場合は、１枚のバーンインボードに複数個の半導体装置
を実装してバーンイン装置へ投入する。本発明において
は、チップキャリアが平板状であり、一方向に外部接続
端子を集中させているため、バーンインボードに対して
略垂直に実装する。バーンインボード２３上にはチップ
キャリア１を実装するためのソケット２４が複数個取り
付けられている。チップキャリア１は外部接続端子側か
らソケット２４へ差し込まれる。チップキャリア１をバ
ーンインボード２３に対して略垂直に実装するため、一
つのチップキャリアのバーンインボードに占める占有面
積を小さくでき、一度に多数のバーンインを行うことが
できる。FIG. 5 shows an embodiment of mounting the chip carrier of the present invention on a burn-in board. Normally, when performing burn-in, a plurality of semiconductor devices are mounted on a single burn-in board and put into the burn-in device. In the present invention, since the chip carrier is flat and the external connection terminals are concentrated in one direction, the chip carrier is mounted substantially perpendicular to the burn-in board. On the burn-in board 23, a plurality of sockets 24 for mounting the chip carrier 1 are mounted. The chip carrier 1 is inserted into the socket 24 from the external connection terminal side. Since the chip carrier 1 is mounted substantially perpendicularly to the burn-in board 23, the area occupied by one chip carrier in the burn-in board can be reduced, and a large number of burn-ins can be performed at one time.
【００１９】図６は、ソケット２４内の接触形態を示す
図である。（ａ）ではポゴピン状の接触子２５によって
外部接続端子５を挟み込んで接触させる。（ｂ）では板
バネ状の接触子２７を用いて接触させる。FIG. 6 is a view showing a contact form in the socket 24. As shown in FIG. In (a), the external connection terminal 5 is sandwiched and brought into contact with a pogo pin-shaped contact 25. In (b), contact is made using a leaf spring-like contact 27.
【００２０】尚、電気的なテストを行う際のテスト用基
板（パフォーマンスボード）に本発明のチップキャリア
を実装する場合も、図６ののようなソケットを用いてテ
スト用基板に対し略垂直に実装してテストを行う。When the chip carrier of the present invention is mounted on a test board (performance board) for performing an electrical test, the socket is generally perpendicular to the test board using a socket as shown in FIG. Implement and test.
【００２１】[0021]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
【００２２】（１）チップ搭載部に半導体チップの平面
方向の固定を行う固定部材を設け、外部接続端子は回路
基板の１辺に形成し、押圧部材はその内部が空洞となっ
ており１面に開口部を設けた直方体の容器からなり、回
路基板を開口部から押圧部材へ挿入することにより押圧
部材の内壁が前記半導体チップの裏面を押圧する構成を
取ったことにより、半導体チップが搭載された回路基板
を押圧部材へ抜き差しするだけの構造となるので、チッ
プキャリアの構造を簡略化することができる。従って、
設計・製造期間が短くかつ安価なベアチップのテスト用
キャリアを提供することができる。さらに、安価に製造
できるのでベアチップ１個あたりのコストを低減させる
ことができる。 （２）キャリアケース内壁部の半導体チップ裏面との対
向部を凸形状としたことにより、凸部が半導体チップ裏
面を押圧するので、チップキャリア内部での半導体チッ
プと回路基板との接続を確実なものとすることができ
る。(1) A fixing member for fixing a semiconductor chip in a planar direction is provided on a chip mounting portion, external connection terminals are formed on one side of a circuit board, and a pressing member has a hollow inside and has one surface. A rectangular parallelepiped container provided with an opening in the opening, the inner wall of the pressing member pressing the back surface of the semiconductor chip by inserting the circuit board into the pressing member from the opening, the semiconductor chip is mounted Since the structure is such that the circuit board is simply inserted into and removed from the pressing member, the structure of the chip carrier can be simplified. Therefore,
It is possible to provide an inexpensive bare chip test carrier having a short design and manufacturing period. Further, since it can be manufactured at low cost, the cost per bare chip can be reduced. (2) Since the portion of the inner wall portion of the carrier case facing the back surface of the semiconductor chip has a convex shape, the protrusion presses the back surface of the semiconductor chip, so that the connection between the semiconductor chip and the circuit board inside the chip carrier is ensured. Things.
【００２３】（３）回路基板のチップ搭載部に半導体チ
ップの角部を固定する位置決め手段を設けたことによ
り、回路基板上での半導体チップの位置決めを簡単な構
造で確実に行うことができる。(3) Since the positioning means for fixing the corners of the semiconductor chip is provided on the chip mounting portion of the circuit board, the positioning of the semiconductor chip on the circuit board can be reliably performed with a simple structure.
【００２４】（４）回路基板を基板に配線層及び上板を
重ね合わせた３層構造とし、配線層はチップ搭載部及び
回路基板端部で露出して接続端子及び外部接続端子を形
成していることにより、回路基板を重ね合わせ技術で簡
単に製造することができる。また、配線層の下の基板を
共通化でき、配線層及び上板のみをチップに合わせて設
計するだけでよい。更に、上板のチップ露出部分をチッ
プの形状に合わせて形成されるので、チップを嵌合させ
て位置決めすることができる。(4) The circuit board has a three-layer structure in which a wiring layer and an upper plate are superimposed on the board, and the wiring layer is exposed at the chip mounting portion and the end of the circuit board to form connection terminals and external connection terminals. With this, the circuit board can be easily manufactured by the superposition technique. Further, the substrate below the wiring layer can be shared, and only the wiring layer and the upper plate need only be designed according to the chip. Further, since the chip exposed portion of the upper plate is formed according to the shape of the chip, the chip can be fitted and positioned.
【００２５】（５）回路基板の押圧部材への挿入時に半
導体チップの裏面を覆う保護シートを設けたことによ
り、半導体チップの裏面と押圧部材の内壁との直接的な
擦れを防止するので、擦れによる半導体チップの裏面の
キズ、及びそのキズに起因するチップクラックを防止す
ることができる。(5) By providing a protective sheet that covers the back surface of the semiconductor chip when the circuit board is inserted into the pressing member, direct rubbing between the back surface of the semiconductor chip and the inner wall of the pressing member is prevented. On the back surface of the semiconductor chip and chip cracks caused by the scratches can be prevented.
【００２６】（６）チップキャリアをバーンインボード
に略垂直に実装することにより、チップキャリアのバー
ンインボードに占める面積を小さくできるので、一枚の
バーンインボードに多数のチップキャリアを実装するこ
とができる。従って、バーンイン工程のスループットを
向上させることができる。(6) By mounting the chip carrier substantially vertically on the burn-in board, the area occupied by the chip carrier in the burn-in board can be reduced, so that a large number of chip carriers can be mounted on one burn-in board. Therefore, the throughput of the burn-in process can be improved.
【００２７】（７）チップキャリアをテスト用基板に略
垂直に実装することにより、バーンインボードに用いる
ソケットを共用化させることができる。(7) By mounting the chip carrier substantially vertically on the test board, the socket used for the burn-in board can be shared.
【図１】本発明の実施形態によるチップキャリアの構成
を示す斜視図である。FIG. 1 is a perspective view showing a configuration of a chip carrier according to an embodiment of the present invention.
【図２】本発明の実施形態によるチップキャリアの構造
を示す断面図である。FIG. 2 is a cross-sectional view illustrating a structure of a chip carrier according to an embodiment of the present invention.
【図３】本発明の実施形態によるチップキャリアのキャ
リア詰め装置及び半導体チップ搭載方法を示す図であ
る。FIG. 3 is a diagram illustrating a chip carrier carrier packing apparatus and a semiconductor chip mounting method according to an embodiment of the present invention.
【図４】（ａ）及び（ｂ）は、本発明の実施形態による
チップキャリアのキャリア詰め装置の動作を示す図であ
る。FIGS. 4A and 4B are diagrams illustrating the operation of the chip carrier carrier packing device according to the embodiment of the present invention.
【図５】本発明の実施形態によるチップキャリアを用い
たバーンインボードへの実装形態を示す図である。FIG. 5 is a diagram showing an embodiment of mounting on a burn-in board using a chip carrier according to an embodiment of the present invention.
【図６】（ａ）及び（ｂ）は、本発明の実施形態による
チップキャリアを実装するためのソケットの接続形態を
示す図である。FIGS. 6A and 6B are views showing a connection mode of a socket for mounting a chip carrier according to an embodiment of the present invention.
１…チップキャリア，２…回路基板，２ａ…基板，３…
上板，４…配線層，５…外部接続端子，６…溝，７…保
護シート，８…キャリアケース，９…開口部，１０…凸
部，１１…コーティング材，１２…バンプ，１３…チッ
プ搭載部，１４…半導体チップ，１５…キャリア詰め装
置，１６…基板搬送部，１７…段差部，１８…ピン移動
路，１９…ピン，２０…固定部，２１…コレット，２２
…トレイ，２３…バーンインボード，２４…ソケット，
２５…接触子，２６…ソケットピン，２７…接触子。DESCRIPTION OF SYMBOLS 1 ... Chip carrier, 2 ... Circuit board, 2a ... Board, 3 ...
Upper plate, 4 wiring layer, 5 external connection terminal, 6 groove, 7 protection sheet, 8 carrier case, 9 opening, 10 projection, 11 coating material, 12 bump, 13 chip Mounting section, 14: semiconductor chip, 15: carrier packing apparatus, 16: substrate transport section, 17: step section, 18: pin moving path, 19: pin, 20: fixing section, 21: collet, 22
... Tray, 23 ... Burn-in board, 24 ... Socket,
25: contact, 26: socket pin, 27: contact.
Claims (7)
接続されるチップ接続端子を有するチップ搭載部と前記
接続端子から外部へ引出すための配線及び外部接続端子
とを有する回路基板と、前記半導体チップを裏面から押
圧する押圧部材とを有するチップキャリアであって、前
記チップ搭載部には前記半導体チップの平面方向の固定
を行う固定部材が設けられ、前記外部接続端子は前記回
路基板の１辺に形成され、前記押圧部材はその内部が空
洞となっており１面に開口部を設けた直方体の容器から
なり、前記回路基板を前記開口部から前記押圧部材へ挿
入することにより前記押圧部材の内壁が前記半導体チッ
プの裏面を押圧することを特徴とするチップキャリア。A circuit board having a chip mounting portion having a chip connection terminal electrically connected to an external connection electrode of a semiconductor chip, wiring for leading out from the connection terminal to outside, and an external connection terminal; A chip carrier having a pressing member for pressing a semiconductor chip from the back surface, wherein the chip mounting portion is provided with a fixing member for fixing the semiconductor chip in a planar direction, and the external connection terminal is provided on the circuit board. The pressing member is formed on a side, and the pressing member has a hollow inside and is formed of a rectangular parallelepiped container having an opening on one surface, and the pressing member is inserted by inserting the circuit board into the pressing member from the opening. A chip carrier, wherein an inner wall of the chip presses a back surface of the semiconductor chip.
凸形状をなしていることを特徴とする請求項１記載のチ
ップキャリア。2. A chip carrier according to claim 1, wherein a portion of said inner wall portion facing said semiconductor back surface has a convex shape.
半導体チップの角部を固定する位置決め手段を設けた特
徴とする請求項１又は２記載のチップキャリア。3. The chip carrier according to claim 1, wherein said chip mounting portion is provided with positioning means for fixing a corner of said semiconductor chip to said circuit board.
重ね合わせた３層構造をなし、前記配線層は、前記チッ
プ搭載部及び前記回路基板端部で露出して前記接続端子
及び前記外部接続端子を形成していることを特徴とする
請求項１又は２又は３記載のチップキャリア。4. The circuit board has a three-layer structure in which a wiring layer and an upper plate are superimposed on the substrate, and the wiring layer is exposed at the chip mounting portion and at an end of the circuit board to form the connection terminal and the connection terminal. The chip carrier according to claim 1, wherein the external connection terminal is formed.
部材への挿入時に前記半導体チップの裏面を覆う保護シ
ートを設けたことを特徴とする請求項１乃至４のいずれ
か１項記載のチップキャリア。5. The semiconductor device according to claim 1, wherein the circuit board is provided with a protective sheet for covering a back surface of the semiconductor chip when the circuit board is inserted into the pressing member. Chip carrier.
ップキャリアを用いた半導体装置のバーンイン方法であ
って、前記チップキャリアはバーンイン用基板に略垂直
に実装することを特徴とする半導体装置のバーンイン方
法。6. A burn-in method for a semiconductor device using a chip carrier according to claim 1, wherein said chip carrier is mounted substantially vertically on a substrate for burn-in. A burn-in method for a semiconductor device.
ップキャリアを用いた半導体装置のテスト方法であっ
て、前記チップキャリアはテスト用基板に略垂直に実装
することを特徴とする半導体装置のテスト方法。7. A method for testing a semiconductor device using a chip carrier according to claim 1, wherein the chip carrier is mounted substantially vertically on a test substrate. Test method for semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9018233A JPH10213627A (en) | 1997-01-31 | 1997-01-31 | Chip carrier, and burn-in method and test method for semiconductor device using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9018233A JPH10213627A (en) | 1997-01-31 | 1997-01-31 | Chip carrier, and burn-in method and test method for semiconductor device using it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10213627A true JPH10213627A (en) | 1998-08-11 |
Family
ID=11965964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9018233A Pending JPH10213627A (en) | 1997-01-31 | 1997-01-31 | Chip carrier, and burn-in method and test method for semiconductor device using it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10213627A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529011A (en) * | 2004-03-10 | 2007-10-18 | ウエントワース ラボラトリーズ，インコーポレイテッド | Flexible space transformer assembly for fine circuits |
| KR100792146B1 (en) | 2006-11-13 | 2008-01-04 | 앰코 테크놀로지 코리아 주식회사 | Semicouductor package |
| JP2011163807A (en) * | 2010-02-05 | 2011-08-25 | Advantest Corp | Electronic component testing device |
| US8653846B2 (en) | 2009-10-19 | 2014-02-18 | Advantest Corporation | Electronic device mounting apparatus and method of mounting electronic device |
| US8789263B2 (en) | 2010-05-10 | 2014-07-29 | Advantest Corporation | Carrier disassembling apparatus and carrier disassembling method |
-
1997
- 1997-01-31 JP JP9018233A patent/JPH10213627A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529011A (en) * | 2004-03-10 | 2007-10-18 | ウエントワース ラボラトリーズ，インコーポレイテッド | Flexible space transformer assembly for fine circuits |
| KR100792146B1 (en) | 2006-11-13 | 2008-01-04 | 앰코 테크놀로지 코리아 주식회사 | Semicouductor package |
| US8653846B2 (en) | 2009-10-19 | 2014-02-18 | Advantest Corporation | Electronic device mounting apparatus and method of mounting electronic device |
| JP5529154B2 (en) * | 2009-10-19 | 2014-06-25 | 株式会社アドバンテスト | Test carrier |
| US9030223B2 (en) | 2009-10-19 | 2015-05-12 | Advantest Corporation | Test carrier |
| JP2011163807A (en) * | 2010-02-05 | 2011-08-25 | Advantest Corp | Electronic component testing device |
| US8749255B2 (en) | 2010-02-05 | 2014-06-10 | Advantest Corporation | Electronic device test apparatus |
| US8789263B2 (en) | 2010-05-10 | 2014-07-29 | Advantest Corporation | Carrier disassembling apparatus and carrier disassembling method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144101A (en) | Flip chip down-bond: method and apparatus | |
| KR910004506B1 (en) | Inverted chip carrier | |
| US6249052B1 (en) | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration | |
| US6188127B1 (en) | Semiconductor packing stack module and method of producing the same | |
| KR100281667B1 (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
| JP2974552B2 (en) | Semiconductor device | |
| JP2801858B2 (en) | Test socket and method of manufacturing KGD using the same | |
| JPH0550134B2 (en) | ||
| JP2000223650A (en) | Chip scale ic package for multichip | |
| JP3304957B2 (en) | Multi-chip semiconductor module and manufacturing method thereof | |
| TW488045B (en) | Semiconductor package with dislocated multi-chips | |
| US20070108594A1 (en) | Semiconductor apparatus | |
| US6177722B1 (en) | Leadless array package | |
| JP3113005B2 (en) | Integrated circuit package without carrier | |
| EP0978871A2 (en) | A low power packaging design | |
| KR100370529B1 (en) | Semiconductor device | |
| US5942907A (en) | Method and apparatus for testing dies | |
| JP3612155B2 (en) | Semiconductor device and lead frame for semiconductor device | |
| US7087459B2 (en) | Method for packaging a multi-chip module of a semiconductor device | |
| US6329594B1 (en) | Integrated circuit package | |
| JPH10242368A (en) | Semiconductor device and its manufacture as well as semiconductor module and ic card | |
| JPH10213627A (en) | Chip carrier, and burn-in method and test method for semiconductor device using it | |
| JPH07113840A (en) | Carrier having replaceable substrate used in test of semiconductor die | |
| KR900004719B1 (en) | Chip interface mesa | |
| TW426870B (en) | Semiconductor device and the manufacturing method thereof |